JP4718894B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4718894B2
JP4718894B2 JP2005146822A JP2005146822A JP4718894B2 JP 4718894 B2 JP4718894 B2 JP 4718894B2 JP 2005146822 A JP2005146822 A JP 2005146822A JP 2005146822 A JP2005146822 A JP 2005146822A JP 4718894 B2 JP4718894 B2 JP 4718894B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
transistor
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005146822A
Other languages
English (en)
Other versions
JP2006324503A (ja
Inventor
実利 梶本
充宏 野口
博行 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005146822A priority Critical patent/JP4718894B2/ja
Priority to US11/419,079 priority patent/US8377720B2/en
Priority to KR1020060044532A priority patent/KR100788074B1/ko
Publication of JP2006324503A publication Critical patent/JP2006324503A/ja
Application granted granted Critical
Publication of JP4718894B2 publication Critical patent/JP4718894B2/ja
Priority to US13/743,995 priority patent/US8878306B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Description

本発明は、メモリセル領域および周辺回路領域を備え、周辺回路領域に高電圧駆動、低電圧駆動の各トランジスタを備えた構成の半導体装置の製造方法に関する。
ＮＡＮＤフラッシュメモリなどの不揮発性メモリに代表される半導体装置においては、メモリセル領域のトランジスタは低電圧駆動のものが用いられるのに対して、メモリセルを駆動させるための周辺回路領域のトランジスタは、高電圧駆動および低電圧駆動の両タイプのトランジスタが設けられ、それぞれについてＰ型およびＮ型のものが一般的に形成される。
各トランジスタにはソース・ドレイン領域を形成するのに、半導体基板にイオン注入により不純物を導入する。このとき、ゲート絶縁膜が厚く形成された高電圧駆動のトランジスタにおいては、イオン注入の際に半導体基板表面のゲート絶縁膜を剥離する必要がある。そこで、リソグラフィ処理によりレジストをパターニングして不純物拡散領域の表面のゲート絶縁膜を剥離する。
一方、低電圧駆動トランジスタについては、ゲート絶縁膜の膜厚が薄いのでソース・ドレイン領域を形成するためのイオン注入工程では、半導体基板の表面に形成されたゲート絶縁膜を剥離する必要はなく、そのままイオン注入を行って所定の拡散領域を形成する。このような工程を用いる技術としてＣＭＯＳＩＣを対象としたもので特許文献１に示すようなものがある。
特開平０８−１２５０３１号公報
上記した従来の製造方法では、高電圧駆動トランジスタについてゲート絶縁膜の剥離工程と、低電圧駆動トランジスタのゲート絶縁膜の剥離工程とは別々に実施している。これは、両者のゲート絶縁膜の膜厚の違いに起因するもので、これらを同時に実施すると、低電圧駆動トランジスタのゲート絶縁膜の膜厚が薄いことから、エッチングが先に終了し、シリコン基板の表面が露出することになる。
この場合、ＲＩＥ（Reactive Ion Etching）などの異方性エッチングでは、完全にゲート絶縁膜だけを選択的にエッチングすることは不可能で、選択比が高くなる条件で実施した場合でも、シリコン基板の表面がエッチングされることになり、このことがトランジスタの電気的特性としてショートチャンネル効果などの悪影響をきたす場合がある。このような理由から、上記した膜厚の異なるゲート絶縁膜を剥離する工程は、別途に設ける必要があり、そのためのリソグラフィ処理の回数を少なくすることができないという実情であった。
本発明は、上記の事情を考慮してなされたもので、その目的は、膜厚の異なるゲート絶縁膜を備えたゲート電極を用いるトランジスタを有する構成の半導体装置で、半導体基板に不純物拡散領域を形成するに際して、工程短縮を図りながら優れた特性を有する半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板に少なくとも厚い膜厚および薄い膜厚を含む膜厚の異なるゲート絶縁膜を形成する工程と、ゲート電極を構成する膜を積層形成する工程と、積層形成した膜をエッチングにより分離してゲート電極を形成する工程と、これらのゲート電極を構成要素として含むトランジスタの所定の不純物拡散領域形成部分についてその表面の前記膜厚の異なるゲート絶縁膜を開口するためのマスクパターンを形成する工程と、形成された前記マスクパターンを用いて前記膜厚の異なるゲート絶縁膜を剥離すると共に、前記マスクパターンを用いて前記薄い膜厚のゲート絶縁膜を構成要素として含むＰチャンネルトランジスタと、前記厚い膜厚のゲート絶縁膜を構成要素として含むＮおよびＰチャンネルトランジスタに対し、Ｎ−拡散層を形成するためにそのゲート絶縁膜を剥離した開口部に不純物を導入する工程と、を備え、前記マスクパターンを形成する工程は、リソグラフィ工程を含み、前記リソグラフィ工程は、前記薄い膜厚のゲート絶縁膜を構成要素として含むＮチャンネルトランジスタの前記ゲート絶縁膜部分にレジストを残すところに特徴を有する。
また、本発明の半導体装置の製造方法は、上記請求項１の発明において、前記半導体基板の前記トランジスタ形成領域に溝を形成して絶縁膜を埋め込んだ構成の素子分離領域を有する場合に、前記マスクパターンを形成する工程では、前記半導体基板の表面の前記素子分離領域との境界部分よりも内側領域を開口するようにパターニングするところに特徴を有する。
本発明の半導体装置の製造方法によれば、ゲート電極を形成した後に、所定領域を開口するマスクパターンを形成し、これを用いて膜厚の異なるゲート絶縁膜をともに剥離して不純物を導入する工程を採用しているので、別々に実施していた従来に比べて工程を統合して工数の短縮およびコスト低減を図ることができるようになる。また、絶縁膜を埋め込んだ素子分離領域を形成する場合でも、悪影響を与えることなく実施することができるようになる。
（第１の実施形態）
以下、本発明をフラッシュメモリに適用した場合の第１の実施形態について、図１ないし図１５を参照しながら説明する。
図１および図２は、フラッシュメモリの周辺回路部に形成したトランジスタの構成についてその断面と平面を示している。図２に示した平面図では、半導体基板としてのｐ型のシリコン基板１の一部を示しており、図示の左上に高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐ、右上に高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎ、左下に低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐを配置したものを代表的に示し、右下にはトランジスタを設けていない状態を示している。なお、周辺回路領域には実際には低電圧駆動Ｎチャンネルトランジスタも設けられるが、この実施形態においては特徴となる工程には関係していないので省略している。
図１（ａ）、（ｂ）の各断面は、図２中Ａ−Ａ線およびＢ−Ｂ線で示す部分の縦断側面を示している。すなわち、図１（ａ）は、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート電極を横切る方向の縦断面図であり、図１（ｂ）は、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎのゲート電極に沿う方向で不純物拡散領域部分の縦断面図である。
図１（ａ）、（ｂ）において、Ｐ型のシリコン基板１には、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのｎウェル２、３が形成されている。また、高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎに対してはウェルを形成せず、ｐ型のシリコン基板１を直接使用して形成する構成である。
各ウェル２、３を形成した領域を素子形成領域とし、その周辺部分のシリコン基板１には、ＳＴＩ（Shallow Trench Isolation）４が形成されている。ＳＴＩ４は、後述するように、浅いトレンチを形成してこの内部にシリコン酸化膜などの絶縁膜を埋め込むことで形成している。
ＳＴＩ４で囲まれたシリコン基板１の素子形成領域には、不純物をイオン注入により導入して拡散したソース・ドレインとなる不純物拡散領域５ａ、５ｂが形成されている。この場合、ＰチャンネルトランジスタＨＶ−ＰおよびＬＶ−Ｐにはｐ型の不純物拡散領域５ａが形成され、ＮチャンネルトランジスタＨＶ−Ｎにはｎ型の不純物拡散領域５ｂが形成されている。ＳＴＩ４の外周部には、シリコン基板１の表面が露出する領域としてガードリング１ａが形成されている。この部分には、後述するように不純物が導入されるとともに、コンタクトをとることでガードリングとしての機能を達成している。
なお、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのシリコン基板１の表面は、後述するように、異なる膜厚のゲート絶縁膜６、８を同時にエッチングして剥離する関係から、少しエッチングにより掘り下がった状態（シリコンガウジング）となっており、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐや高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎのシリコン基板１の表面高さに比べて低い位置となっている。
上記のようにシリコンガウジングが発生するのは、ゲート絶縁膜６、８のエッチング条件として、シリコンに対する選択比を無限大に取ることができないからであり、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８がエッチングされてシリコン基板１の表面が先に露出し、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６がエッチングされるまでの間、シリコン基板１の表面がエッチングされるからである。
高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのシリコン基板１の表面には、不純物拡散領域５ａあるいは５ｂのソース・ドレイン領域をはさむようにして膜厚が厚く形成されたゲート絶縁膜６およびゲート電極７が形成されている。ゲート絶縁膜６はシリコン酸化膜で形成されており、高電圧駆動用として膜厚がたとえば４０ｎｍである。
また、ゲート電極７はゲート絶縁膜６の上に非晶質シリコン膜、ＯＮＯ膜、多結晶シリコン膜、タングステンシリコン膜（ＷＳｉ）などを積層して形成したもので、図示しないメモリセルトランジスタのゲート電極を形成する際に積層する膜構成となっている。この場合、ＯＮＯ膜はメモリセルトランジスタのフローティングゲートを形成するためのものであり、周辺回路領域の各トランジスタのフローティングゲートは不要であるので、ＯＮＯ膜に部分的に開口部を形成して上下の層間を電気的にショートさせるように形成している。
図１（ｂ）では、高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎのゲート電極７がＳＴＩ４上に形成された状態に示されているが、これは、ゲートコンタクトを取るためのＳＴＩ４へのパターンが図示されたものである。
低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのシリコン基板１の表面には、不純物拡散領域５ａのソース・ドレイン領域をはさむようにして膜厚が薄く形成されたゲート絶縁膜８およびゲート電極７が形成されている。ゲート絶縁膜８はシリコン酸化膜で形成されており、低電圧駆動用として膜厚がたとえば８ｎｍである。
ゲート電極７を含んだシリコン基板１の表面にはバリア絶縁膜９が形成されている。バリア絶縁膜９は、たとえばシリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム膜などからなり、エッチング処理のストッパとして機能させるものである。このバリア絶縁膜９の上には層間絶縁膜１０が形成されている。層間絶縁膜１０は、たとえば、シリコン酸化膜やシリコン窒化膜、あるいはＢＰＳＧ、ＰＳＧなどのシリケートガラス、ＨＳＱやＭＳＱ、ＳｉＬＫ（登録商標）などのｌｏｗ−ｋ材料からなるものである。
層間絶縁膜１０には、各トランジスタＨＶ−Ｐ、ＨＶ−Ｎ、ＬＶ−Ｐのソース・ドレインとコンタクトをとるために複数個のコンタクトホールが形成されており、その内周面には薄い膜厚のバリアメタル１１が形成され、内部にはコンタクトプラグ１２が埋め込み形成されている。この場合、バリアメタル１１としては、たとえば、Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮなどが用いられる。また、コンタクトプラグ１２は、タングステン、アルミニウムあるいは銅などの金属材料が用いられている。
この上部には、上記した層間絶縁膜１０と同様の材料からなる層間絶縁膜１３が形成されており、その一部に第１のＶｉａコンタクトホールが形成され、バリアメタル１４を介して第１のＶｉａコンタクトプラグ１５が埋め込み形成されている。この第１のＶｉａコンタクトプラグ１５は、下地のコンタクトプラグ１２と電気的に導通するように配置形成される。
この層間絶縁膜１３の上には、たとえばＡｌやＡｌＣｕなどの金属膜をパターニングして形成した第１の配線層１６が形成されている。この第１の配線層１６は、ビット線などの配線として形成されるものである。さらに、この上にはさらに前述と同様の材料からなる層間絶縁膜１７が形成されている。この層間絶縁膜１７には第２のＶｉａコンタクトホールが形成され、バリアメタルを介してＶｉａコンタクトプラグを兼ねた第２の配線層１８がパターニング形成されている。第２の配線層１８は、たとえば、タングステン、アルミニウムあるいは銅などからなる。この第２の配線層１８は、層間絶縁膜１９により埋め込まれた状態に形成されている。
次に、上記構成についてその製造工程について図３〜図１５も参照して説明する。
まず、図３（ａ）に示すように、ｐ型シリコン基板１を洗浄後、基板汚染やリソグラフィの際のレジスト倒れ防止を目的に、犠牲酸化膜２０を形成する。次いで、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの形成を目的とするリソグラフィ処理を行い、各トランジスタ領域のレジスト２１を開口するパターニングをする。続いて、このレジスト２１を利用して不純物としてＰ（リン）またＡｓ（砒素）のイオンを１．０Ｅ＋１２〜１４ｃｍ−２程度の条件で、シリコン基板１の表面に注入し、ｎウェル２、３を形成する。
この後、注入した不純物イオンを活性化する必要があるため、不純物イオン注入後、通常８００℃〜１２００℃程度でアニールする工程が必要となるが、先ほど形成したＮウェル２、３の他、ｐウェルを形成した後、まとめて活性化することもできる。不純物イオン注入後、マスクとして使用したレジストのパターン２１は不要となるため、Ｏ２ドライアッシャや薬液処理により剥離し次工程へ進める。
次に、これまで使用していた犠牲酸化膜２０をフッ酸等で剥離し、この後、ゲート絶縁膜６、８を形成する。この場合、これらのゲート絶縁膜６、８の膜厚は、低電圧駆動系トランジスタ領域についてはメモリセルアレイ領域のトランジスタと同等にすることが多いが、トランジスタ性能を高くするため、メモリセル領域のトランジスタとは異なる膜厚のゲート絶縁膜として形成することもある。
高電圧駆動トランジスタＨＶ−ＰおよびＨＶ−Ｎのゲート絶縁膜６の形成後、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８を形成するために、一旦目的の領域に形成された上記ゲート絶縁膜６を除去する。このとき、高電圧駆動トランジスタＨＶ−ＰおよびＨＶ−Ｎのゲート絶縁膜６はそのまま残す必要があるので、図３（ｂ）に示すように、リソグラフィ処理によりレジスト２２をパターニングして、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの領域のみ開口し、フッ酸等でウェットエッチングして薄い膜厚のゲート絶縁膜６を除去する。この後、図３（ｃ）に示すように、低電圧駆動トランジスタＬＶ−Ｐの表面にゲート絶縁膜８を形成することで、膜厚の異なる２種類のゲート絶縁膜６、８がそれぞれに形成されることになる。
次に、図４（ｄ）に示すように、メモリセル領域のセルトランジスタ（図示せず）に形成するフローティングゲート電極の構成として、ノンドープの非晶質シリコン膜２３をＬＰ−ＣＶＤ（Low Pressure-Chemical Vapor Deposition）法により膜厚４０ｎｍ程度で堆積させる。
続いて、低電圧駆動ＰチャンネルトランジスタＬＶ−ＰのＮウェル３にトランジスタの閾値を所定のレベルとなるように設定するために、不純物を導入する。このため、リソグラフィ処理によりレジスト２４をパターニングして低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのｎウェル３の表面部分を開口させる。
このレジスト２４をマスクとして、目的の箇所にＢ（ボロン：ホウ素）等の不純物イオンを１．０Ｅ＋１２〜１４ｃｍ−２程度の条件で、堆積したフローティングゲート電極となる非晶質シリコン膜２３越しにシリコン基板１に注入する（図４（ｄ）参照）。フローティングゲート電極越しに不純物イオンを注入する場合、ゲート絶縁膜８の形成前に不純物イオンを注入する場合と比べて、注入した不純物イオンのシリコン基板１内での不純物濃度を高くすることができるというメリットがある。
また、ゲート絶縁膜８の形成前に不純物イオンを注入する方法では、ゲート絶縁膜８の形成時の熱工程により、不純物イオンがシリコン基板１中を拡散するため、実効的な濃度が低下し所望の閾値電圧を得るのが困難となる。不純物イオン注入の後、マスクとして使用したレジスト２４は不要となるため、Ｏ２ドライアッシャあるいは薬液処理により剥離する。
次に、ｐ型シリコン基板１上に形成する高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎの閾値を設定するためのリソグラフィ処理を実施し、レジスト２６をパターニングしてイオン注入対象領域である高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎの部分を開口させる。この処理では、図４（ｅ）に示すように、目的の箇所にＢ（ボロン）等の不純物イオンを１．０Ｅ＋１１〜１４ｃｍ−２程度の注入条件で、堆積したフローティングゲート電極２３越しにシリコン基板１に注入する。フローティングゲート電極２３越しに不純物イオンを注入する場合のメリットは、先に説明した通りである。不純物イオン注入後、マスクとして使用したレジスト２６は不要となるため、Ｏ２ドライアッシャや薬液処理により剥離し次工程へ進める。
次に、シリコン基板１の非晶質シリコン膜２３を積層した構成の上に、シリコン窒化膜、シリコン酸化膜などを積層形成し、この後、リソグラフィ処理によりレジストをパターニングしてＳＴＩ４の形成領域の部分を開口する。レジスト２６をマスクとして、ＲＩＥ法によりシリコン酸化膜をエッチングし、さらに、シリコン酸化膜をマスクとしてシリコン窒化膜、非晶質シリコン膜２３、ゲート絶縁膜６、８およびシリコン基板１を順次エッチングし、シリコン基板１に深さが０．１μｍから０．４μｍ程度のトレンチを形成し、その内部にシリコン酸化膜あるいはシリコン窒化膜からなる絶縁膜を埋め込み形成し、ＳＴＩ４を形成する。この場合のＳＴＩ４による素子分離の深さは、ＳＴＩ４を介して隣接するｎウェル２、３などが互いに分離される程度としている。
次に、ウェル分離をしていない、ｐ型シリコン基板１上に直接形成されたＮチャンネルトランジスタ間のパンチスルー電圧駆動を向上すべく、層間絶縁膜越しに、高濃度フィールドスルーストッパとしてリン等の不純物イオンを注入する。
続いてリン等の不純物を高濃度でドープした多結晶シリコン膜若しくはタングステンシリサイド膜等の導電体膜を５００ｎｍから１０００ｎｍ程度堆積させた後、リソグラフィ処理によりレジストをデータ転送線となる形状にパターニングを行い、異方性エッチングを行ってゲート電極７を形成し、図５（ａ）に示すような状態とする。この際、エッチング条件はレジストおよびマスク材、ゲート絶縁膜６、８に対して選択比を持つように設定している。
次に、図５（ｂ）に示すように、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの各ゲート絶縁膜６、８を除去する。ここでは、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６を除去時に、同時に低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８も除去する。この際、リソグラフィ処理でレジストをパターニングする場合には、目的箇所以外のセル部、セルコンタクト部および低電圧駆動Ｎチャンネルトランジスタのゲート絶縁膜部分はレジストを残した状態として開口しないようにしている。
なお、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６は、先にも述べたように低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８に対して５倍程度も厚く形成しているため、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６をＲＩＥ等で完全に除去する場合に、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８はかなりオーバーエッチングされてしまう。
そのため、エッチング条件はシリコン基板１との高い選択比を有することが必要であるが、選択比については高くても３０程度であるため、低電圧駆動トランジスタのシリコン基板１の表面は図５（ｂ）に示しているように、多少掘られてしまう現象が発生する（本現象を以下シリコンガウジングと称する）。したがって、本実施形態の製造方法を採用する場合には、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐがシリコンガウジングを有することが大きな特徴となる。
低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐは、ゲート絶縁膜８を除去することで、除去しない場合と比べて、不純物注入を同条件とした場合に、不純物イオンの基板濃度ピークが深く形成されるようになる。それを考慮すれば、ゲート絶縁膜８の除去時に不純物注入の電圧加速を低下させると、これによって不純物イオン注入時の投影飛程Ｒｐが低下し、同時に揺らぎ（標準偏差）ΔＲｐも低減できるようになる。この結果、Ｓ／Ｄ（ソース／ドレイン）間の実効チャンネル長を抑えることが可能になり、結果トランジスタの閾値変動を抑制することが可能となる。
また、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの拡散層に、高電圧駆動トランジスタの不純物領域と同程度の不純物注入を行う場合、ゲート絶縁膜の膜厚依存性がなくなるため、高電圧駆動トランジスタと低電圧駆動トランジスタの拡散層不純物イオン注入条件を共通化できるメリットもある。さらにゲート絶縁膜８の除去時にリソグラフィ処理によりレジストのパターニングを行うが、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎの領域と目的の低電圧ＰチャンネルトランジスタＬＶ−Ｐを同時に開口した場合、ゲート絶縁膜６、８の除去後に、形成したレジストパターンをそのまま使用し、拡散層不純物注入を行うこともでき、結果として工程簡略化が可能となる。
図６は上記のようにして形成された状態の平面図および断面図を示すもので、図６（ａ）は図２に示した平面図に対応し、図６（ｂ）、（ｃ）は、図１に示した断面図に対応している。この状態では、シリコン基板１の上面に形成した層間絶縁膜１０にレジストパターン２７により開口部が形成され、ゲート絶縁膜６、８を剥離して不純物拡散層５ａ、５ｂを形成したところである。低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの不純物拡散層５ａの表面はシリコン基板１が少し掘り下がった状態つまりシリコンガウジングが発生していることがわかる。
次に、図７に示すように、シリコン基板１およびゲート電極７を覆うように、シリコン窒化膜やシリコン酸窒化膜、または、酸化アルミニウム膜からなるバリア絶縁膜９を１０ｎｍから１０００ｎｍの範囲で堆積する。このバリア絶縁膜９は、次の目的で形成されたものである。
すなわち、層間絶縁膜１０へのコンタクトホールの形成時にエッチング制御性が不足し、エッチングが過剰に行われると、コンタクトホールがＳＴＩ４（素子分離領域）に落ち込みシリコン基板１とコンタクトとの電圧駆動が確保できない問題が生ずる。一方、コンタクト形成時にエッチングが不足すると、ｎ型領域とデータ転送線コンタクトとの間のコンタクト抵抗が上昇する問題が生じる。
そこで、このコンタクトを形成時に、層間絶縁膜１０に対してバリア絶縁膜９を設けることでエッチングスピードが遅く選択比が取れる条件でエッチングし、さらに、バリア絶縁膜９をその後でエッチングすることにより、コンタクトエッチングする時の層間絶縁膜１０の膜厚変動の影響を低減することができる。
また、このバリア絶縁膜９を堆積する前に、シリコン基板１の表面に酸化または堆積法により１ｎｍから５０ｎｍの範囲のシリコン酸化膜を作成しても良い。さらに、その上にシリコン酸化膜、シリコン窒化膜やＢＰＳＧ，ＰＳＧなどのシリケードガラス、ＨＳＱ（Hydrogen Silsequioxanes）やＭＳＱ（Methyl Silsequioxanes）、ＳｉＬＫなどの層間膜からなる層間絶縁膜１０を１０〜１０００ｎｍ程度堆積する。
バリア絶縁膜９の材料は層間絶縁膜１０に対するエッチング選択比を持つことが必要である。バリア絶縁膜１の厚さは１０〜１０００ｎｍ程度で、層間絶縁膜１０の厚さとエッチング選択比によって十分な加工マージンを有する厚さを必要とする。
次に、リソグラフィ処理によって、レジスト２８のパターニングを行い、図８に示すように、データ選択線（ゲート電極７）上コンタクトおよび基板ソース・ドレインコンタクトの開口１０ａを形成する。このレジスト２８をマスクとして、層間絶縁膜１０を異方性エッチングによってパターニングする。この際、エッチング条件はレジスト２８およびバリア絶縁膜９に対して選択比を持つ条件であることが必要である。
ついで、レジスト２８の除去後に、図９に示すように、コンタクトホール１０ａの底面部に露出しているバリア絶縁膜９を異方性エッチングする。この際、シリコン基板１、層間絶縁膜１０に対して選択比を有する条件で実施することが、後工程において、バリア絶縁膜９を剥離するウェット工程を必要とせず、また層間絶縁膜１０に対する後退がなく、順テーパ形状を維持し、コンタクト径を小さく保てるため望ましい。
この後、例えば、リンや砒素不純物を、例えば１×１０13ｃｍ-2以上１×１０16ｃｍ-2以下のドーズでイオン注入して、コンタクトホール１０ａ部分のｎ型領域の抵抗率を低下させてもよい。一方、Ｂ（ホウ素）、ＢＦ２（２フッ化ホウ素）不純物を例えば１×１０13ｃｍ-2以上１×１０16ｃｍ-2以下のドーズ量でイオン注入して、コンタクトホール１０ａ部分のｐ型領域の抵抗率を同様に低下させてもよい。
続いて、ソース・ドレインコンタクトおよび、データ選択線のコンタクトホール１０ａに接続される引き出し配線のリソグラフィ処理で、レジスト２９のパターニングを行い、図１０に示すように、層間絶縁膜１０を異方性エッチングによってパターニングし配線用開口部１０ｂを形成する。
その後、レジスト２９を除去し、Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタル１１を，１ｎｍから１００ｎｍの範囲で、例えばスパッタやＣＶＤ法によってコンタクトホール１０ａ及び配線用開口部１０ｂ内に堆積した後に、タングステン、アルミ、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、コンタクトホール１０ａ及び配線用開口部１０ｂ内に埋め込む。その後、ＣＭＰ（Chemical Mechanical Polishing）等で平坦化し、図１１に示すような構成を得る。この場合、バリアメタル１１としては、ＣＶＤ法の方が、よりアスペクトが高いコンタクトホール１０ａに均一に堆積できるため望ましい。
その後、シリコン酸化膜やＢＰＳＧ，ＰＳＧなどのシリケードガラスや、ＨＳＱ、ＭＳＱやＳｉＬＫなどの層間膜からなる層間絶縁膜１３を１０〜１０００ｎｍ程度堆積する。次に、リソグラフィ処理によってレジスト３０について、第１のＶｉａコンタクトホール１３ａのパターニングを行う。続いて、図１２に示すように、レジスト３０をマスクとして、層間絶縁膜１３を異方性エッチングによって第１のＶｉａコンタクトホール１３ａを形成する。エッチング条件はレジストおよび下層コンタクトに埋め込まれた金属またはバリアメタルに対して選択比を持つ条件であることが必要である。
ついで、レジスト３０の除去後Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタルを１ｎｍから１００ｎｍの範囲で、例えばスパッタやＣＶＤ法によって第１のＶｉａコンタクトホール１３ａ内に堆積した後に、タングステン、アルミニウム、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、第１のＶｉａコンタクトホール１３ａを埋め込むようにする。その後、ＣＭＰ等でエッチバックし平坦化し、図１３に示すような形状のものを確保する。
その後は、図１４に示すように、例えば、ＡｌあるいはＡｌＣｕを１０〜１０００ｎｍ程度堆積する。さらに、異方性エッチングにより、前記ＡｌまたはＡｌＣｕをＡ−Ａ方向に短冊状に加工し、データ転送線となる配線層１６を形成する。この後、シリコン酸化膜、シリコン窒化膜やＢＰＳＧ，ＰＳＧなどのシリケードガラスや、ＨＳＱやＭＳＱ、ＳｉＬＫなどの層間膜からなる層間絶縁膜１７を１０〜１０００ｎｍ程度堆積する。
次に、リソグラフィ処理によってレジスト３１を塗布して第２のＶｉａコンタクトホール１７ａのパターニングを行い、図１５に示すように、層間絶縁膜１７を異方性エッチングによってパターニングする。エッチング条件はレジスト３１および下層コンタクトに埋め込まれた金属またはバリアメタルに対して選択比を持つ条件であることが必要である。
ついで、レジスト３１の除去後Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタルを１ｎｍから１００ｎｍの範囲で、例えばスパッタやＣＶＤ法によって第２のＶｉａコンタクトホール１７ａ内および層間絶縁膜上に堆積した後に、タングステン、アルミニウム、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、第２のＶｉａコンタクトホール１７ａ内を埋め込むと同時にソース線１８の配線材料としても同時に堆積する。
もちろん第１のＶｉａコンタクトホール１３ａおよびデータ転送線の製造法で示したように、コンタクトホール１７ａの内部をＴｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタルで１ｎｍから１００ｎｍの範囲で例えばスパッタやＣＶＤ法によって堆積した後に、タングステン、アルミニウム、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、第２のＶｉａコンタクトホールを埋め込みＣＭＰ等で平坦化した後に配線材として、Ａｌ、ＡｌＣｕを１０〜１０００ｎｍ程度堆積する方法もあるが、本実施例では、Ｖｉａコンタクト２とソース線２の導電性材料を同時に堆積することでプロセス工程の簡略化が可能であることを示している。
最後にリソグラフィによって、堆積したＡｌ、ＡｌＣｕ等１０〜１０００ｎｍ程度を、異方性エッチングにより加工することにより、本実施例の形状が得られる。
このような本実施形態によれば、ゲート電極７の形成後に高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６をＲＩＥ等で除去する際、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８も同時に除去することにより、その後に行われるＮ−拡散層形成向けのチャンネル不純物イオン注入を、加工時に用いたレジストをそのままマスクとして同時に形成することができ、これによってリソグラフィ処理を簡略化でき、リソグラフィ処理の回数を削減して工程短縮およびコスト低減を図ることができるようになる。
上述の場合に、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８の膜厚が薄いことから、同時にＲＩＥを実施したときにシリコンガウジングが発生するが、このことによるショートチャンネル効果の影響については、例えば不純物イオンをＨａｌｏインプランテーションすることで解消することができるようになる。
また、このように、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎの拡散層５ａと、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの拡散層５ｂを形成するのに、不純物イオン注入を同時に実施するので、これによって、両者の不純物プロファイルを揃えることができるとともに、ひとつの不純物プロファイルを設定することで特性を調整するための制御性を高めることができるようになる。
また、メモリセル領域のトランジスタおよび低電圧駆動Ｎチャンネルトランジスタについては、高電圧駆動トランジスタ用Ｎ−拡散層で使用したチャンネル不純物イオン注入を行わないので、個別に拡散層エンジニアリングが可能になり、ショートチャンネル効果を抑制することも可能となる。
（第２の実施形態）
図１６および図１７は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、ゲート電極形成後に、残ったゲート絶縁膜を除去する工程で、第１の実施形態では、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６を除去時に、同時に低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８も除去したが、この実施形態では、メモリセルトランジスタのセルコンタクト部についても、同時にゲート絶縁膜を除去するところである。
つまり、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎ、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐに加えて、メモリセル領域４０のセレクトゲートに形成するセルコンタクト部４１についてもゲート絶縁膜４２が同時に除去されるようにレジスト４３を開口形成したものである（図１７で斜線領域がレジスト４３の形成領域）。この場合、メモリセル部４０のセルトランジスタの形成領域および図示しない周辺回路領域の低電圧駆動Ｎチャンネルトランジスタ部のゲート絶縁膜はリソグラフィ処理によりレジスト４３が選択的に残される。
高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６は先にも述べたように、低電圧駆動トランジスタのゲート絶縁膜８の５倍程度厚いため、高電圧駆動トランジスタ領域のゲート絶縁膜６をＲＩＥ等で完全に除去する場合、セルコンタクト部および低電圧Ｐチャンネルトランジスタ部はかなりオーバーエッチングされてしまう。そのため、エッチング条件はシリコン基板１との高い選択比を有する事が必要であるが、選択比は高くても３０程度であるため、セルコンタクト部４１および低電圧駆動トランジスタ部のシリコン面は多少掘られてしまう現象が発生する。
よって本実施例では、セルコンタクト部および低電圧駆動Ｐチャンネルトランジスタがシリコンガウジングを有する構造となるが、このことはセルコンタクト部に対して大きな影響を与えることはなく、むしろ、これによって接触抵抗の低減を図ることができるという利点がある。
このような第２の実施形態によれば、第１の実施形態のものと異なり、セルコンタクト部４１のゲート絶縁膜４２も除去することで、コンタクト抵抗を低減できるという効果を得ることができる。
（第３の実施形態）
図１８ないし図２４は本発明の第３の実施形態を示すもので、第１の実施形態と異なるところは、ゲート電極７の形成後に残ったゲート絶縁膜を除去する工程である。第１の実施形態では、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６および低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８を除去する場合に、シリコン基板１の素子形成領域が露出している領域、つまりＳＴＩ４の形成領域との境界部分までを対象としていたが、この実施形態では、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎについて、ＳＴＩ４の形成領域よりも少し内側の領域を除去するようにしたところが異なる特徴である。
このことは、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎの形成領域について、ゲート絶縁膜６の除去の際に、ＳＴＩ４の形成領域を含んでレジストを開口してエッチング処理を行うことの弊害を防止することに効果がある。すなわち、厚いゲート絶縁膜６のエッチングに際してＳＴＩ４が露出するマスクパターンを用いると、ゲート絶縁膜６のエッチングを確実に行うためにオーバーエッチングを実施したときに、ＳＴＩ４も同時に掘り下げられてしまうことになる。
ＳＴＩ４の上面高さは、シリコン基板１の表面とほぼ同じ高さまで落とし込まれているので、さらにＳＴＩ４がエッチングで掘り下げられると、後の不純物導入工程で隣接するシリコン基板１への不純物導入が掘り下げられている部分だけ部分的に深く不純物が注入されてしまい、このことがＳＴＩ４を挟んで隣接するトランジスタとの間で絶縁距離を短くしてしまうことになり、電気的特性の低下を招くことになっていたのである。
そこで、この実施形態では、ゲート電極７の加工後、不純物イオン注入等のために、厚いゲート酸化膜６を持つ高電圧用トランジスタＨＶ−Ｐ、ＨＶ−Ｎの形成領域において、シリコン基板１上に存在するゲート酸化膜６を除去する際、被エッチング領域をトランジスタ素子領域内に限定し、ＳＴＩ４に充填されているシリコン酸化膜の基板表面からの落ち込みを防ぐことで、ＳＴＩ４近傍において不純物拡散層が深く形成されてしまうことを防止し、トランジスタ素子の電圧駆動劣化を抑制することが可能としたものである。
以下、図１８に示すような高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐの一部の構成を例としてこの実施形態の特徴について説明をする。図１８は、第１の実施形態における図１１の構成に対応するもので、層間絶縁膜１０、１０Ａ（層間絶縁膜１０は、実際には複数の層を積層したものであるから、ここでは上部のものを層間絶縁膜１０Ａとして示している）にコンタクトプラグ１２を形成した状態を示している。
図中、シリコン基板１のＳＴＩ４との境界部分の表面には、ゲート絶縁膜６の一部として絶縁膜６ａが残った状態で示されている。これは、加工前の状態ではゲート絶縁膜６と同じ膜厚になっていたものが、後述するように加工工程を経ることでエッチングが進行して膜厚が薄くなったものである。
また、この実施形態では、不純物拡散領域５ａの部分のシリコン基板１の表面に僅かながら２段にシリコンガウジングが発生した状態となっている。具体的には、シリコン基板１の表面の高さが、ゲート絶縁膜６が形成された部分に比べて、スペーサ５１の形成部分では少し下がっており、コンタクト形成領域ではさらに下がった位置となっている。
このようにシリコンガウジングが発生するのは、シリコン基板１の上面に形成されている膜をＲＩＥ法などでエッチングする際に、選択比が無限大とならないことに起因したもので、工程ばらつきを考慮して膜が除去された後シリコン基板１の表面が露出した状態でエッチング処理が継続されるからである。なお、図ではシリコンガウジングが発生している状態を誇張して示している。
図１９は、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐの平面図を示しており、Ａ−Ａ線が図１８に示す切断線であり、図中、破線Ｓで示す線はその内側のゲート絶縁膜６を除去するレジストパターンを示すもので、ゲート絶縁膜６のパターン残りとして絶縁膜６ａが残った状態を示している。
次に、上記構成の製造工程について説明する。
図２０は高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐのゲート電極７を加工形成した状態を示している。これは、第１の実施形態における図５（ａ）の状態に対応している。
この状態から、図２１に示すように、高電圧駆動用ＰチャンネルトランジスタＨＶ−Ｐのシリコン基板１上（ソース／ドレイン領域）に存在する３５ｎｍ程度の厚いゲート絶縁膜６をエッチングし除去する。この時、本実施例では図１９中破線Ｓで示すようにエッチングを行なう領域を高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐ内に限定する。具体的には、ＳＴＩ４の内側になるように領域を限定することで、図示のようにＳＴＩ４がシリコン基板１から落ち込むのを防ぐことが出来るが、ＳＴＩ４の脇にゲート絶縁膜６がエッチングされずに６ａとして残る。
次に、後酸化を行なった後、拡散層形成のためイオン注入を行なう。ここでは、低電圧駆動ＮチャンネルトランジスタはＬＤＤ（Lightly Doped Drain）構造とし例えばＡｓ（砒素）を２０ｋｅＶで３．０Ｅ１３［ａｔｏｍｓ／ｃｍ２］の条件で不純物注入を行いＮ−層を形成する。この時、同時にメモリセル領域のセルアレイ部のＮ−拡散層を形成する。また、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐについては、図２２に示すように、ＨａｌｏインプラとしてＰ（リン）を３０ｋｅＶで４．５Ｅ１２［ａｔｏｍｓ／ｃｍ２］の条件でイオン注入を行なう。この時、ＳＴＩ４の脇には厚いゲート絶縁膜６ａが残っているため、ＳＴＩ４の隣接部分では不純物の平均射影飛程が短くなることに注意が必要である。
次に、図２３に示すように、ＷＬ間の埋め込み及び、周辺トランジスタ部の側壁スペーサ５１の形成のため、従来と同様にＴＥＯＳ膜を８０ｎｍ成膜しエッチバックを行なう。この際のオーバーエッチングによりＳＴＩ４の脇に存在するゲート絶縁膜６ａは膜厚が薄くなる。具体的には、ＴＥＯＳ膜の膜厚が８０ｎｍであるのに対し３０％程度のオーバーエッチングを行なうため、図示のように、ＳＴＩ４の脇に残るゲート絶縁膜６は膜厚が１０ｎｍ以下程度となる。この時、ＳＴＩ４についても同様にエッチングされ、その高さがシリコン基板１の表面近傍の位置となるように調整される。
次に、トランジスタのソース／ドレイン領域に拡散層形成のため、ＮチャンネルトランジスタＨＶ−ＮにはＡｓ（砒素）を、ＰチャンネルトランジスタＨＶ−ＰにはＢ（ホウ素）を３．０×Ｅ１５［ａｔｏｍｓ／ｃｍ２］程度の条件でイオン注入行い、図示の場合ではＰ＋拡散層５ａを形成する。この時、ＳＴＩ４の脇には若干ゲート絶縁膜６ａが残っており、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−ＮではＳＴＩ４の脇における拡散層５ａａのようには若干浅く形成される。
この後、従来と同様にして、シリコン窒化膜をバリア絶縁膜９として膜厚２０ｎｍで堆積した後、ゲート電極間をＢＰＳＧ膜で埋め込み、ＣＭＰ法により平坦化を行ない層間絶縁膜１０を形成する。次に、層間絶縁膜１０ＡとしてプラズマＴＥＯＳ膜を２５０ｎｍ成膜した後、ビット線コンタクト及び周辺回路部にコンタクトホールを開口する。続いて、配線層となる溝を形成した後、ビット線コンタクトとコンタクトホール及び配線溝を、バリアメタル１１としてＴｉ／ＴｉＮを積層でスパッタ法により成膜した後、ＣＶＤ法にてコンタクトプラグ１２を充填する。次に、ＣＭＰ法により平坦化を行い、図１８の構成を得る。以後、バックエンド工程へと進めて行く。
上記方法を用いることにより、周辺回路、特に高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−ＮにおいてＳＴＩ４がシリコン基板１より落ち込むことを防ぎ、隣接トランジスタ間のパンチスルー電圧駆動劣化を改善することで、ＳＴＩ４の形成幅を縮小し、チップ面積を低減することが可能となる半導体装置を提供することが出来る。
なお、本実施形態では、ＳＴＩ４の脇にゲート絶縁膜６ａが残り、この部分がゲート電極近傍にイオン注入される不純物プロファイルとは異なるため、イオン注入条件を最適化する際は、ゲートエッジ部でのショートチャンネル特性悪化によるオフリーク不良等が生じないように条件を決定する必要がある。
本発明の第１の実施形態を示す模式的な断面図 模式的な平面図 製造工程の各段階に対応して示した各部の断面図（その１） 製造工程の各段階に対応して示した各部の断面図（その２） 製造工程の各段階に対応して示した各部の断面図（その３） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その１） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その２） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その３） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その４） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その５） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その６） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その７） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その８） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その９） 製造工程の各段階で示す図２相当平面図および図１相当断面図（その１０） 本発明の第２の実施形態を示すメモリセル領域の模式的断面図 メモリセル領域の平面図 本発明の第３の実施形態を示す高電圧駆動トランジスタの模式的断面図 高電圧駆動トランジスタの平面図 製造工程の各段階で示す断面図（その１） 製造工程の各段階で示す断面図（その２） 製造工程の各段階で示す断面図（その３） 製造工程の各段階で示す断面図（その４） 製造工程の各段階で示す断面図（その５）
符号の説明
図面中、１はシリコン基板（半導体基板）、２、３はＮウェル、４はＳＴＩ（素子分離領域）、６、８はゲート絶縁膜、９はバリア絶縁膜、１０、１３、１７、１９は層間絶縁膜、１１、１４はバリアメタル、１２は第１のＶｉａコンタクトプラグ、１５は第２のＶｉａコンタクトプラグ、１６は第１の配線層、１８は第２の配線層である。

Claims (5)

  1. 半導体基板に少なくとも厚い膜厚および薄い膜厚を含む膜厚の異なるゲート絶縁膜を形成する工程と、
    ゲート電極を構成する膜を積層形成する工程と、
    積層形成した膜をエッチングにより分離してゲート電極を形成する工程と、
    これらのゲート電極を構成要素として含むトランジスタの所定の不純物拡散領域形成部分についてその表面の前記膜厚の異なるゲート絶縁膜を開口するためのマスクパターンを形成する工程と、
    形成された前記マスクパターンを用いて前記膜厚の異なるゲート絶縁膜を剥離すると共に、前記マスクパターンを用いて前記薄い膜厚のゲート絶縁膜を構成要素として含むＰチャンネルトランジスタと、前記厚い膜厚のゲート絶縁膜を構成要素として含むＮおよびＰチャンネルトランジスタに対し、Ｎ−拡散層を形成するためにそのゲート絶縁膜を剥離した開口部に不純物を導入する工程と、
    を備え、
    前記マスクパターンを形成する工程は、リソグラフィ工程を含み、
    前記リソグラフィ工程は、前記薄い膜厚のゲート絶縁膜を構成要素として含むＮチャンネルトランジスタの前記ゲート絶縁膜部分にレジストを残すことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記半導体基板の前記トランジスタ形成領域に溝を形成して絶縁膜を埋め込んだ構成の素子分離領域を有する場合に、
    前記マスクパターンを形成する工程では、前記半導体基板の表面の前記素子分離領域との境界部分よりも内側領域を開口するようにパターニングすることを特徴とする半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記半導体装置は、メモリセル領域および周辺回路領域を含んで構成され、
    前記トランジスタは、前記周辺回路領域のトランジスタを対象として形成されることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記トランジスタは、前記ゲート絶縁膜が厚く形成されている高電圧駆動トランジスタおよび前記ゲート絶縁膜が薄く形成されている低電圧駆動トランジスタを共に含んだ構成のものであることを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記ゲート絶縁膜を剥離する工程では、前記高電圧駆動トランジスタおよびＰチャンネル型トランジスタとして形成される前記低電圧駆動トランジスタについて実施することを特徴とする半導体装置の製造方法。
JP2005146822A 2005-05-19 2005-05-19 半導体装置の製造方法 Expired - Fee Related JP4718894B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005146822A JP4718894B2 (ja) 2005-05-19 2005-05-19 半導体装置の製造方法
US11/419,079 US8377720B2 (en) 2005-05-19 2006-05-18 Method of manufacturing a semiconductor device including an insulating film beside an element isolation film
KR1020060044532A KR100788074B1 (ko) 2005-05-19 2006-05-18 반도체 장치의 제조 방법
US13/743,995 US8878306B2 (en) 2005-05-19 2013-01-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005146822A JP4718894B2 (ja) 2005-05-19 2005-05-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006324503A JP2006324503A (ja) 2006-11-30
JP4718894B2 true JP4718894B2 (ja) 2011-07-06

Family

ID=37448821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005146822A Expired - Fee Related JP4718894B2 (ja) 2005-05-19 2005-05-19 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8377720B2 (ja)
JP (1) JP4718894B2 (ja)
KR (1) KR100788074B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455350B2 (en) * 2006-08-18 2013-06-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing gate shield and/or ground shield
JP2008071787A (ja) * 2006-09-12 2008-03-27 Ushio Inc 光照射式加熱装置および光照射式加熱方法
JP2008098567A (ja) * 2006-10-16 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
WO2009051163A1 (ja) * 2007-10-17 2009-04-23 Nec Corporation 半導体装置およびその製造方法
US8062953B2 (en) * 2008-07-30 2011-11-22 Freescale Semiconductor, Inc. Semiconductor devices with extended active regions
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
JP5317742B2 (ja) 2009-02-06 2013-10-16 株式会社東芝 半導体装置
JP2011060989A (ja) * 2009-09-10 2011-03-24 Toshiba Corp 半導体装置の製造方法
JP5921475B2 (ja) * 2013-03-22 2016-05-24 株式会社東芝 半導体装置及びその製造方法
KR102199851B1 (ko) * 2014-10-21 2021-01-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9673207B2 (en) * 2015-08-20 2017-06-06 Sandisk Technologies Llc Shallow trench isolation trenches and methods for NAND memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125031A (ja) * 1994-10-28 1996-05-17 Sony Corp 半導体装置及びその製造方法
JPH08195441A (ja) * 1995-01-13 1996-07-30 Fuji Electric Co Ltd 半導体装置の製造方法
JPH1140538A (ja) * 1997-07-15 1999-02-12 Sony Corp 半導体装置の製造方法
JP2000174150A (ja) * 1998-12-01 2000-06-23 Lg Semicon Co Ltd 半導体素子の製造方法
JP2002270795A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体装置およびその製造方法
JP2003092362A (ja) * 2001-09-17 2003-03-28 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004111917A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置及びその製造方法、不揮発性半導体記憶装置及びその製造方法、並びに不揮発性半導体記憶装置を備える電子装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3897282A (en) * 1972-10-17 1975-07-29 Northern Electric Co Method of forming silicon gate device structures with two or more gate levels
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
US4205330A (en) * 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device
JP2635809B2 (ja) * 1990-09-12 1997-07-30 株式会社東芝 半導体装置及びその製造方法
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
JP3143366B2 (ja) * 1995-07-31 2001-03-07 三洋電機株式会社 Ｃｍｏｓ半導体装置の製造方法
JPH1167927A (ja) * 1997-06-09 1999-03-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
TW367577B (en) * 1997-12-30 1999-08-21 United Microelectronics Corp Manufacturing method for mixed components
US5963803A (en) * 1998-02-02 1999-10-05 Advanced Micro Devices, Inc. Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
US6110782A (en) * 1998-11-19 2000-08-29 Taiwan Semiconductor Manufacturing Company Method to combine high voltage device and salicide process
EP1703520B1 (en) * 1999-02-01 2011-07-27 Renesas Electronics Corporation Semiconductor integrated circuit and nonvolatile memory element
JP2001060630A (ja) * 1999-08-23 2001-03-06 Nec Corp 半導体装置の製造方法
JP2001176964A (ja) * 1999-12-16 2001-06-29 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP2002009173A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置の製造方法
JP2002252222A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
JP2002299475A (ja) 2001-03-30 2002-10-11 Toshiba Corp 半導体装置及びその製造方法
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4053263B2 (ja) * 2001-08-17 2008-02-27 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100400323B1 (ko) * 2001-11-01 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
JP4225728B2 (ja) * 2002-01-08 2009-02-18 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
US6670682B1 (en) * 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor
JP2004241755A (ja) * 2003-01-15 2004-08-26 Renesas Technology Corp 半導体装置
US7122435B2 (en) * 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
JP4081071B2 (ja) * 2004-11-26 2008-04-23 株式会社東芝 半導体記憶装置とその製造方法
US7423283B1 (en) * 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125031A (ja) * 1994-10-28 1996-05-17 Sony Corp 半導体装置及びその製造方法
JPH08195441A (ja) * 1995-01-13 1996-07-30 Fuji Electric Co Ltd 半導体装置の製造方法
JPH1140538A (ja) * 1997-07-15 1999-02-12 Sony Corp 半導体装置の製造方法
JP2000174150A (ja) * 1998-12-01 2000-06-23 Lg Semicon Co Ltd 半導体素子の製造方法
JP2002270795A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体装置およびその製造方法
JP2003092362A (ja) * 2001-09-17 2003-03-28 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004111917A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置及びその製造方法、不揮発性半導体記憶装置及びその製造方法、並びに不揮発性半導体記憶装置を備える電子装置

Also Published As

Publication number Publication date
KR100788074B1 (ko) 2007-12-21
JP2006324503A (ja) 2006-11-30
US8878306B2 (en) 2014-11-04
US8377720B2 (en) 2013-02-19
US20130140644A1 (en) 2013-06-06
US20060263958A1 (en) 2006-11-23
KR20060120444A (ko) 2006-11-27

Similar Documents

Publication Publication Date Title
JP4718894B2 (ja) 半導体装置の製造方法
JP3793190B2 (ja) 半導体装置の製造方法
US7511331B2 (en) Semiconductor device having side wall spacers
KR100414220B1 (ko) 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
US8294236B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
KR100936585B1 (ko) 반도체 장치 및 그 제조 방법
JP2006128390A (ja) 半導体装置及びその製造方法
JP2006303009A (ja) 半導体装置およびその製造方法
JP2011176207A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100823395B1 (ko) 반도체 장치 및 그 제조 방법
US20070145491A1 (en) Semiconductor device and method of manufacture
JP2008205379A (ja) 不揮発性半導体メモリ及びその製造方法
JP3963629B2 (ja) 半導体装置及びその製造方法
KR100951981B1 (ko) 반도체 장치 및 그 제조 방법
KR20100008942A (ko) 반도체 소자 및 그 제조 방법
JP4108253B2 (ja) Ｃｍｏｓトランジスタ製造方法
KR20010051026A (ko) 반도체 장치 및 그 제조 방법
JP2006080310A (ja) 半導体装置及びその製造方法
JP2010067683A (ja) 半導体装置およびその製造方法
JP2005203455A (ja) 半導体装置およびその製造方法
JP2005294739A (ja) 半導体記憶装置の製造方法
JP2009231318A (ja) 半導体装置およびその製造方法
JP2007324489A (ja) 半導体装置の製造方法及び半導体装置
JP2001060563A (ja) 半導体装置およびその製造方法
JP2009105214A (ja) Ｎａｎｄ型不揮発性半導体記憶装置の製造方法及びｎａｎｄ型不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees