KR100543004B1 - 평판표시장치 - Google Patents

평판표시장치 Download PDF

Info

Publication number
KR100543004B1
KR100543004B1 KR1020030064895A KR20030064895A KR100543004B1 KR 100543004 B1 KR100543004 B1 KR 100543004B1 KR 1020030064895 A KR1020030064895 A KR 1020030064895A KR 20030064895 A KR20030064895 A KR 20030064895A KR 100543004 B1 KR100543004 B1 KR 100543004B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
body contact
source
region
Prior art date
Application number
KR1020030064895A
Other languages
English (en)
Other versions
KR20050028559A (ko
Inventor
최병덕
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030064895A priority Critical patent/KR100543004B1/ko
Priority to JP2004076198A priority patent/JP4713840B2/ja
Priority to US10/938,000 priority patent/US7450100B2/en
Priority to EP04090350.2A priority patent/EP1517373B1/en
Priority to CNB2004100825458A priority patent/CN1287340C/zh
Publication of KR20050028559A publication Critical patent/KR20050028559A/ko
Application granted granted Critical
Publication of KR100543004B1 publication Critical patent/KR100543004B1/ko
Priority to US12/243,945 priority patent/US8711074B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화소가 배열되는 화소부와 상기 화소부의 화소를 구동시켜 주기 위한 구동회로부의 박막 트랜지스터를 서로 다른 바디콘택 박막 트랜지스터로 구성하여 휘도균일도를 개선하고 소비전력을 감소시킬 수 있는, 장수명의 고속 평판표시장치를 개시한다.
본 발명의 평판표시장치는 다수의 화소가 배열된 화소부와; 상기 화소부의 화소를 구동시켜 주기 위한 구동회로부를 포함하며, 상기 화소부와 구동회로부를 구성하는 박막 트랜지스터는 적어도 각각 채널영역으로 소정의 전압을 인가하기 위한 바디콘택영역을 구비하며, 상기 화소부와 구동회로부의 박막 트랜지스터는 서로 다른 구조의 바디콘택영역을 구비한다.
상기 화소부의 박막 트랜지스터는 바디콘택영역이 소오스/드레인전극중 하나의 전극에 연결되어, 상기 바디콘택영역을 통해 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 소오스-바디콘택 박막 트랜지스터로 구성되며, 상기 구동회로부의 박막 트랜지스터는 바디콘택영역이 게이트전극에 연결되어, 상기 바디콘택영역을 통해 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 게이트-바디콘택 박막 트랜지스터로 구성된다.

Description

평판표시장치{Flat Panel Display}
도 1은 본 발명의 실시예에 따른 유기전계 발광표시장치의 개략적인 구성도,
도 2는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 화소부의 박막 트랜지스터의 평면도,
도 3a는 도 2의 2A-2A' 선에 따른 화소부의 박막 트랜지스터의 단면도,
도 3b는 도 2의 2B-2B'선에 따른 화소부의 박막 트랜지스터의 단면도,
도 4a 및 도 4b는 도 2에 도시된 화소부의 박막 트랜지스터에 있어서, 드레인전압과 드레인전류와의 관계를 나타낸 도면,
도 5는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 구동회로부의 박막 트랜지스터의 평면도,
도 6a 및 도 6b는 도 5에 도시된 구동회로부의 박막 트랜지스터에 있어서, 게이트전압과 드레인전류와의 관계를 나타낸 도면,
*도면의 주요 부분에 대한 부호의 설명*
1, 10 : 절연기판 2 : 화소부
3 : 데이터 구동회로부 4 : 게이트 구동회로부
30, 130 : 액티브층 31, 33, 131, 133 : 소오스/드레인영역
35, 135 : 채널영역 37, 137 : 바디콘택영역
50, 150 : 게이트 60, 160 : 층간 절연막
61, 63, 67, 161, 163, 165, 167 : 콘택홀
77, 180 : 연결배선 71, 73, 171, 173 : 소오스/드레인전극
본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 화소부와 구동회로부의 박막 트랜지스터가 서로 다른 바디콘택구조를 갖는, 장수명의 고속 평판표시장치에 관한 것이다.
일반적으로, 유기전계 발광표시장치(AMOLED)는 박막 트랜지스터 어레이가 배열된 화소부와, 상기 화소부의 박막 트랜지스터 어레이를 구동시켜 주기 위한 데이터 구동회로부와 게이트 구동회로부를 구비한다.
종래의 AMOLED 에서는, 화소부의 박막 트랜지스터와 상기 데이터 또는 게이트 구동회로부의 박막 트랜지스터가 모두 폴리실리콘 박막 트랜지스터로 구성되었다. 그러므로, 180ppi 이상의 고해상도 AMOLED에서, 상기 화소부와 구동회로부를 폴리실리콘 박막 트랜지스터로 구성하는 경우 박막 트랜지스터의 이동도가 커서 구동회로부의 고속동작특성은 얻을 수 있었다. 하지만, 온전류(on-current)가 매우 높기 때문에 화소부의 EL 소자를 통해 흐르는 전류량이 한계치를 초과하게 되고, 이로 인하여 단위면적당 휘도가 증가하여 EL 소자의 수명을 단축시키는 문제점이 있었다.
한편, 필요한 정도의 온전류특성을 유지하기 위하여 이동도가 낮은 박막 트랜지스터로 화소부와 박막 트랜지스터로 구성하는 경우에는 온전류가 상대적으로 낮아져 적정한 휘도를 발생하므로 EL 소자의 수명단축문제는 해결할 수 있지만, 구동회로부의 고속동작특성을 만족시킬 수는 없었다.
따라서, 본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 장수명의 고속 평판표시장치를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 화소부와 구동회로부를 서로 다른 바디콘택을 갖는 박막 트랜지스터로 구성하여 휘도균일도를 개선시키고, 소비전력을 감소시킬 수 있는 평판표시장치를 제공하는 데 있다.
본 발명의 다른 목적은 소형 고해상도에 적합한 평판표시장치를 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 다수의 화소가 배열된 화소부와; 상기 화소부의 화소를 구동시켜 주기 위한 구동회로부를 포함하며, 상기 화소부와 구동회로부를 구성하는 박막 트랜지스터는 적어도 각각 채널영역으로 소정의 전압을 인가하기 위한 바디콘택영역을 구비하며, 상기 화소부와 구동회로부의 박막 트랜지스터는 서로 다른 구조의 바디콘택영역을 구비하는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 화소부의 박막 트랜지스터는 게이트전극 및 소오스/드레인전극과 상기 소오스/드레인전극에 연결되는 소오스/드레인영역을 더 구비하며, 상기 바디콘택영역은 상기 소오스/드레인전극중 하나의 전극에 연결되어, 상기 전극으로부터 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 소오스-바디콘택 박막 트랜지스터로 구성되며, 상기 바디콘택영역은 상기 소오스/드레인영역과는 서로 반대도전형의 불순물이 도핑된 불순물영역으로 이루어진다.
상기 구동회로부의 박막 트랜지스터는 게이트전극과 소오스/드레인전극과 상기 소오스/드레인전극에 연결되는 소오스/드레인영역을 더 포함하며, 상기 바디콘택영역은 상기 게이트전극에 연결되어, 상기 게이트전극으로부터 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 게이트-바디콘택 박막 트랜지스터로 구성되며, 상기 바디콘택영역은 상기 소오스/드레인영역과는 서로 반대도전형의 불순물이 도핑된 불순물영역으로 이루어진다.
상기 화소부의 박막 트랜지스터는 게이트구동신호에 의해 스위칭되어 데이터신호를 전달하는 제1박막 트랜지스터와; 상기 제1박막 트랜지스터를 통해 전달되는 데이터신호에 따라 EL소자를 구동시켜 주기위한 제2박막 트랜지스터를 적어도 포함하며, 상기 제1박막 트랜지스터와 제2박막 트랜지스터중 적어도 하나는 상기 구동회로부의 박막 트랜지스터와 서로 다른 구조의 바디콘택영역을 갖는 것을 특징으로 한다.
상기 화소부의 박막 트랜지스터는 NMOS 또는 PMOS 박막 트랜지스터로 구성되고, 회로구동부의 박막 트랜지스터는 PMOS 또는 NMOS 박막 트랜지스터로 구성되거나, 또는 상기 화소부의 박막 트랜지스터는 NMOS 박막 트랜지스터 또는 PMOS 박막 트랜지스터중 하나로 구성되고, 상기 회로구동부의 박막 트랜지스터는 PMOS 박막 트랜지스터와 NMOS 박막 트랜지스터의 CMOS 박막 트랜지스터로 구성되는 것을 특징으로 한다.
또한, 본 발명은 다수의 화소가 배열된 화소부와; 상기 화소부의 화소를 구동시켜 주기 위한 구동회로부를 포함하며, 상기 화소부는 소정범위의 입력전압에 대해 균일한 출력전류를 갖는 박막 트랜지스터로 구성되고, 상기 회로구동부는 낮은 입력전압에 대해 우수한 온/오프특성을 갖는 박막 트랜지스터로 구성되는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 화소부의 박막 트랜지스터는 채널영역과 상기 채널영역에 소정의 전압을 제공하기 위한 바디콘택영역을 구비하는 액티브층과, 게이트전극 및 소오스/드레인전극을 구비하며, 상기 바디콘택영역이 상기 소오스/드레인전극중 하나의 전극에 연결되어, 상기 전극으로부터 채널영역에 소정의 전압이 제공되는 구조를 갖는 소오스-바디콘택 박막 트랜지스터로서, 드레인전극에 인가되는 입력전압에 대하여 드레인전극을 통해 출력되는 드레인전류가 균일한 박막 트랜지스터로 구성된다.
상기 구동회로부의 박막 트랜지스터는 채널영역과 상기 채널영역에 소정의 전압을 제공하기 위한 바디콘택영역을 구비하는 액티브층과, 게이트전극 및 소오스/드레인전극을 구비하며, 상기 바디콘택영역이 상기 게이트 전극에 연결되어, 상기 게이트전극으로부터 채널영역에 소정의 전압이 제공되는 구조를 갖는 게이트-바디콘택 박막 트랜지스터로서, 게이트전극에 인가되는 입력전압에 대하여 드레인전극을 통해 출력되는 드레인전류의 온/오프특성이 우수한 균일한 박막 트랜지 스터로 구성된다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 유기전계 발광표시장치의 개략적인 구성도를 도시한 것이다.
도 1을 참조하면, 절연기판(1)상에 매트릭스형태로 다수의 화소가 배열된 화소부(2)와, 상기 화소부(2)를 구동시켜 주기위한 구동회로부를 구비한다. 상기 화소부(2)는 도면상에는 도시되지 않았으나, 다수의 게이트라인, 다수의 데이터라인 및 다수의 공통전원라인과, 상기 라인에 연결되는 복수개의 화소가 매트릭스형태로 배열된다. 각 화소는 기본적으로 EL소자와, 데이터라인으로부터의 데이터신호에 따른 구동전류를 상기 EL소자로 공급하기 위한 구동 트랜지스터와, 게이트라인에 인가되는 스캔신호에 응답하여 상기 구동 트랜지스터로 데이터신호를 전달하기 위한 스위칭 트랜지스터와, 상기 데이터신호를 저장하기 위한 캐패시터 등으로 이루어진다.
상기 화소부(2)의 화소를 구동하기 위한 구동회로부는 상기 화소부(2)의 게이트라인을 구동하기 위한 스캔신호를 제공하기 위한 게이트 구동회로부(4)와, 상기 화소부(2)의 데이터라인으로 데이터신호를 공급하기 위한 데이터 구동회로부(3)를 포함한다.
본 발명의 실시예에서, 화소부(2)의 박막 트랜지스터는 소오스-바디콘택 박막 트랜지스터로 구성하고, 구동회로부(3), (4)의 박막 트랜지스터는 게이트-바디콘택 박막 트랜지스터로 구성한다. 소오스-바디콘택 박막 트랜지스터는 액티브층에 소오스/드레인영역과 분리형성되는 바디콘택영역을 구비하고, 상기 바디콘택영역이 소오스/드레인영역중 하나, 예를 들어 소오스영역에 연결되는 바디콘택구조를 갖는다. 게이트-바디콘택 박막 트랜지스터는 액티브층에 소오스/드레인영역과 분리형성되는 바디콘택영역을 구비하고, 상기 바디콘택영역이 게이트전극과 연결되는 바디콘택구조를 갖는다.
상기 소오스-바디콘택 박막 트랜지스터는 킹크효과(kink effect)를 감소시켜 넓은 드레인전압범위에서 동일한 드레인전류를 얻을 수 있으므로, 화소부(2)를 구성하는 박막 트랜지스터에 적합하다. 한편, 게이트-바디콘택 박막 트랜지스터는 낮은 게이트전압에서 온/오프특성을 구현할 수 있으므로, 구동회로부(3), (4)를 구성하는 박막 트랜지스터에 적합하다.
상기 화소부(2)의 박막 트랜지스터를 구성하는 소오스-바디콘택 박막 트랜지스터는 국내특허출원 제2003-0027339호에 개시되고, 구동회로부(3), (4)의 박막 트랜지스터를 구성하는 게이트-바디콘택 박막 트랜지스터는 국내특허출원 제2003-052709호에 개시되었다.
도 2는 도 1에 도시된 본 발명의 유기전계 발광표시장치에 있어서, 화소부를 구성하는 소오스-바디콘택 트랜지스터의 평면도를 도시한 것이다. 도 3a 및 도 3b는 도 2의 2A-2A'선 및 도 2의 2B-2B'선에 따른 단면구조를 각각 도시한 것이다.
도 2 그리고 도 3a 및 도 3b를 참조하면, 본 발명의 실시예에 따른 소오스-바디콘택 박막 트랜지스터는 액티브층(30), 게이트전극(50) 및 소오스/드레인 전극(71), (73)을 구비한다. 상기 액티브층(30)은 채널층(35)을 사이에 두고 형성 된 소오스/드레인영역(31), (33)과, 상기 소오스/드레인영역(31), (33)과 분리되어 형성된 바디콘택영역(37)을 구비한다.
상기 게이트전극(50)은 상기 액티브층(30)중 채널영역(35)에 대응하여 형성된다. 상기 소오스전극(71)은 상기 소오스영역(31)에 대응하여 형성되어, 콘택(61)을 통해 불순물영역(31)과 전기적으로 연결된다. 상기 드레인전극(72)은 상기 드레인영역(32)에 대응하여 형성되어, 콘택(63)을 통해 드레인용 불순물영역(33)과 전기적으로 연결된다. 한편, 상기 바디콘택영역(37)에 대응하여 연결배선(77)이 형성되는데, 상기 연결배선(77)은 콘택(67)을 통해 상기 바디콘택영역(37)과 상기 소오스전극(61)을 전기적으로 연결시켜 준다.
또한, 본 발명의 실시예에서는 상기 바디콘택영역(37)에 전원을 인가하기 위한 연결배선(77)을 소오스전극(71)과 일체로 형성하였지만, 소오스전극(71)과 분리형성하여 소오스전극(71)에 인가되는 전원과 동일한 전원을 인가할 수도 있다. 또한, 연결배선(77)이 소오스전극(71)과 연결되도록 형성하였으나, 드레인전극(73)에 연결 구성할 수도 있다.
상기한 바와 같은 구조를 갖는 본 발명의 소오스-바디콘택 박막 트랜지스터는 동작중에 드레인 영역의 횡방향 전계에 의해 드레인영역(33)과 채널영역(35)의 경계부분에서 발생되는 핫캐리어가 바디콘택영역(37)을 통해 빠져 나가도록 하므로써, 핫캐리어가 소오스영역(31)으로 이동하는 것을 방지하여 킹크효과를 방지할 수 있다.
도 4a 및 도 4b는 종래의 플로팅 바디 TFT와 본 발명의 바디콘택영역을 구비 한 TFT 의 동작특성도를 도시한 것이다. 도 4a는 W/L=4㎛/4㎛ 이고, LDD영역의 폭이 1㎛인 n형 박막 트랜지스터의 경우에 있어서, 본 발명과 종래의 TFT의 ID-VD 특성을 도시한 것이다. 도 4b는 W/L=4㎛/4㎛ 인 p형 박막 트랜지스터의 경우에 있어서, 본 발명과 종래의 TFT의 ID-VD 특성을 도시한 것이다.
도 4a 및 도 4b를 참조하면, 종래의 액티브층이 플로팅되어 있는 TFT 보다 본 발명의 소오스-바디콘택 박막 트랜지스터의 킹크프리(Kink free) 특성이 우수함을 알 수 있다. 이때, n형 TFT와 p형 TFT의 ID-VD 특성의 차이는 정공의 임팩트이온화특성(Impact ionization)이 전자보다 적기 때문이다.
도 5는 도 1에 도시된 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 구동회로부의 박막 트랜지스터를 구성하는 게이트-바디콘택 박막 트랜지스터의 평면도를 도시한 것이다.
도 5를 참조하면, 본 발명의 실시예에 따른 게이트-바디콘택 박막 트랜지스터는 액티브층(130), 게이트전극(150) 및 소오스/드레인 전극(171), (173)을 구비한다. 상기 액티브층(130)은 채널층(135)을 사이에 두고 형성된 소오스/드레인영역(131), (133)과, 상기 소오스/드레인영역(131), (133)과 분리되어 형성된 바디콘택영역(137)을 구비한다.
상기 게이트전극(150)은 상기 액티브층(130)중 채널영역(135)에 대응하여 형성된다. 상기 소오스전극(171)은 상기 소오스영역(131)에 대응하여 형성되어, 콘택(161)을 통해 불순물영역(131)과 전기적으로 연결된다. 상기 드레인전극(173)은 상기 드레인영역(132)에 대응하여 형성되어, 콘택(163)을 통해 드레인용 불순물 영역(133)과 전기적으로 연결된다.
한편, 상기 바디콘택영역(137)에 대응하여 연결배선(180)이 형성되는데, 상기 연결배선(180)은 게이트전극(150)에 형성된 콘택(165)과 바디콘택영역(137)에 형성된 콘택(167)을 통해 상기 바디콘택영역(137)과 상기 게이트전극(150)을 연결시켜 준다. 상기 연결배선(180)은 상기 소오스/드레인 전극(171), (173)과 동일한 물질로 구성되며, 섬형태의 연결패턴이다.
또한, 본 발명의 실시예에서는 상기 바디콘택영역(137)에 전원을 인가하기 위한 연결배선(180)을 콘택(165)을 통해 게이트전극(150)과 전기적으로 연결시켜 줌으로써, 저전압구동이 가능하여 문턱전압의 스윙폭을 감소시킬 수 있으며, 저전압의 게이트전압으로 높은 드레인 전류를 얻을 수 있다.
도 6a 및 도 6b는 종래의 플로팅 바디 박막 트랜지스터와 본 발명의 게이트-바디콘택 박막 트랜지스터의 동작특성도를 도시한 것이다. 도 6a는 플로팅 바디 박막트랜지스터와 게이트-바디콘택 박막 트랜지스터가 NMOS 트랜지스터로 구성되는 경우의 게이트전압(VG)에 대한 드레인전류(Id)를 나타낸 것이고, 도 6b는 플리팅 바디 박막 트랜지스터와 게이트-바디콘택 박막 트랜지스터가 PMOS 트랜지스터로 구성되는 경우의 게이트전압(VG)에 대한 드레인 전류(Id)를 나타낸 것이다.
도 6a 및 도 6b를 참조하면, 게이트-바디콘택 박막 트랜지스터의 문턱전압이 플로팅 바디 박막 트랜지스터보다 경사진 기울기(steep slope)를 가지므로, 낮은 게이트전압으로 온/오프특성을 얻을 수 있다.
따라서, 본 발명의 실시예에서는 구동 회로부(3), (4)를 도 4에 도시된 게이 트-바디콘택 박막 트랜지스터로 구성하고, 화소부(2)를 도 2 그리고 도 3a 및 도 3b에 도시된 바와같은 소오스-바디콘택 박막 트랜지스터로 구성하므로써, 고속동작특성을 얻음과 동시에 저전압 구동이 가능하다. 또한, 화소부의 EL 소자를 통해 균일한 전류가 흐르므로 균일한 휘도특성을 얻음과 동시에 수명을 연장시킬 수 있다.
본 발명의 실시예에서, 상기 소오스/드레인영역과 바디콘택영역은 서로 다른 도전형을 갖는다. 예를 들어, 소오스/드레인영역이 고농도의 n형 불순물영역으로 이루어지면, 바디콘택영역은 고농도의 p형 불순물영역으로 이루어진다. 반면에, 소오스/드레인영역이 고농도의 p형 불순물영역으로 이루어지면, 바디콘택영역은 고농도의 n형 불순물영역으로 이루어진다. 이때, 액티브층의 채널영역은 제1 또는 제2도전형의 불순물이 도핑되지 않은 진성영역이다.
또한, 본 발명의 실시예에서는 소오스/드레인 영역이 고농도 불순물영역이 이루어지는 박막 트랜지스터에서 바디콘택영역을 형성하는 것에 대하여 설명하였으나, 소오스/드레인 영역이 고농도 불순물영역과 저농도 불순물영역의 LDD 구조를 갖는 박막 트랜지스터에도 적용가능하다.
게다가, 본 발명의 소오스-바디콘택 박막 트랜지스터와 게이트-바디콘택 박막 트랜지스터는 상기 예시된 구조에 한정되는 것이 아니라 소오스와 바디콘택영역이 연결되는 구조와 게이트와 바디콘택영역이 연결되는 구조는 모두 가능하다.
본 발명의 실시예에서, 화소부를 구성하는 스위칭 트랜지스터와 구동 트랜지스터를 모두 소오스-바디콘택 박막트랜지스터로 구현하거나, 스위칭 트랜지스터와 구동박막 트랜지스터중 하나, 예를 들어 구동트랜지스터만을 소오스-바디콘택 박막 트랜지스터로 구현하고, 스위칭 트랜지스터는 소오스-바디콘택 박막 트랜지스터로 구현할 수도 있다.
상기한 바와같은 본 발명의 실시예에 따르면, 화소부의 박막 트랜지스터를 드레인전류특성이 우수한 소오스-바디콘택 박막 트랜지스터로 구성하고, 구동회로부의 박막 트랜지스터를 저전압에서 온/오프특성이 우수한 게이트-바디콘택 박막 트랜지스터로 구성하므로써, 고속동작특성을 얻을 수 있을 뿐만 아니라 EL소자를 통해 흐르는 전류를 균일하게 유지하여 균일한 휘도특성을 얻을 수 있으며, 소자의 수명을 연장시켜 줄 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 다수의 화소가 배열된 화소부와; 상기 화소부의 화소를 구동시켜 주기 위한 구동회로부를 포함하며,
    상기 화소부와 구동회로부를 구성하는 박막 트랜지스터는 적어도 각각 채널영역으로 소정의 전압을 인가하기 위한 바디콘택영역을 구비하며,
    상기 화소부와 구동회로부의 박막 트랜지스터는 서로 다른 구조의 바디콘택영역을 구비하는 것을 특징으로 하는 평판표시장치.
  2. 제1항에 있어서, 상기 화소부의 박막 트랜지스터는 게이트전극 및 소오스/드레인전극을 더 구비하며, 상기 바디콘택영역은 상기 소오스/드레인전극중 하나의 전극에 연결되어, 상기 전극으로부터 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 소오스-바디콘택 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  3. 제2항에 있어서, 상기 화소부의 박막 트랜지스터는 소오스/드레인전극에 연결되는 소오스/드레인영역을 더 구비하며, 상기 바디콘택영역은 상기 소오스/드레인영역과는 서로 반대도전형의 불순물이 도핑된 불순물영역으로 이루어지는 것을 특징으로 하는 평판표시장치.
  4. 제1항에 있어서, 상기 구동회로부의 박막 트랜지스터는 게이트전극과 소오스/드레인전극을 더 포함하며, 상기 바디콘택영역은 상기 게이트전극에 연결되어, 상기 게이트전극으로부터 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 게이트-바디콘택 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  5. 제4항에 있어서, 상기 구동회로부의 박막 트랜지스터는 소오스/드레인전극에 연결되는 소오스/드레인영역을 더 구비하며, 상기 바디콘택영역은 상기 소오스/드레인영역과는 서로 반대도전형의 불순물이 도핑된 불순물영역으로 이루어지는 것을 특징으로 하는 평판표시장치.
  6. 제1항에 있어서, 상기 화소부의 박막 트랜지스터는 게이트구동신호에 의해 스위칭되어 데이터신호를 전달하는 제1박막 트랜지스터와; 상기 제1박막 트랜지스터를 통해 전달되는 데이터신호에 따라 EL소자를 구동시켜 주기위한 제2박막 트랜지스터를 적어도 포함하며,
    상기 제1박막 트랜지스터와 제2박막 트랜지스터중 적어도 하나는 상기 구동회로부의 박막 트랜지스터와 서로 다른 구조의 바디콘택영역를 갖는 것을 특징으로 하는 평판표시장치.
  7. 제6항에 있어서, 상기 화소부의 박막 트랜지스터중 제2박막 트랜지스터는 게 이트전극 및 소오스/드레인전극을 더 구비하며, 상기 바디콘택영역은 상기 소오스/드레인전극중 하나의 전극에 연결되어, 상기 전극으로부터 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 소오스-바디콘택 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  8. 제6항에 있어서, 상기 화소부의 박막 트랜지스터중 제1 및 제2박막 트랜지스터는 각각 게이트전극 및 소오스/드레인전극을 더 구비하며, 상기 바디콘택영역은 상기 소오스/드레인전극중 하나의 전극에 연결되어, 상기 전극으로부터 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 소오스-바디콘택 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  9. 제6항에 있어서, 상기 구동회로부의 박막 트랜지스터는 게이트전극 및 소오스/드레인전극을 더 구비하며, 상기 바디콘택영역은 상기 게이트전극에 연결되어, 상기 게이트전극으로부터 상기 채널영역으로 소정의 전압이 제공되는 구조를 갖는 게이트-바디콘택 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  10. 제1항에 있어서, 상기 화소부의 박막 트랜지스터는 NMOS 박막 트랜지스터로 구성되고, 회로구동부의 박막 트랜지스터는 PMOS 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  11. 제1항에 있어서, 상기 화소부의 박막 트랜지스터는 PMOS 박막 트랜지스터로 구성되고, 상기 회로구동부의 박막 트랜지스터는 NMOS 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  12. 제1항에 있어서, 상기 화소부의 박막 트랜지스터는 NMOS 박막 트랜지스터 또는 PMOS 박막 트랜지스터중 하나로 구성되고, 상기 회로구동부의 박막 트랜지스터는 PMOS 박막 트랜지스터와 NMOS 박막 트랜지스터의 CMOS 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  13. 다수의 화소가 배열된 화소부와; 상기 화소부의 화소를 구동시켜 주기 위한 구동회로부를 포함하며,
    상기 화소부는 입력전압에 대해 일정한 출력전류를 갖는 박막 트랜지스터로 구성되고, 상기 구동회로부는 입력전압에 대해 일정한 온/오프특성을 갖는 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  14. 제13항에 있어서, 상기 화소부의 박막 트랜지스터는 채널영역과 상기 채널영역에 전압을 제공하기 위한 바디콘택영역을 구비하는 액티브층과, 게이트전극 및 소오스/드레인전극을 구비하며, 상기 바디콘택영역이 상기 소오스/드레인전극중 하나의 전극에 연결되어, 상기 전극으로부터 채널영역에 전압이 제공되는 구조를 갖는 소오스-바디콘택 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  15. 제14항에 있어서, 상기 화소부의 박막 트랜지스터는 드레인전극에 인가되는 입력전압에 대하여 드레인전극을 통해 출력되는 드레인전류가 일정한 박막 트랜지스터인 것을 특징으로 하는 평판표시장치.
  16. 제13항에 있어서, 상기 구동회로부의 박막 트랜지스터는 채널영역과 상기 채널영역에 전압을 제공하기 위한 바디콘택영역을 구비하는 액티브층과, 게이트전극 및 소오스/드레인전극을 구비하며, 상기 바디콘택영역이 상기 게이트 전극에 연결되어, 상기 게이트전극으로부터 채널영역에 전압이 제공되는 구조를 갖는 게이트-바디콘택 박막 트랜지스터로 구성되는 것을 특징으로 하는 평판표시장치.
  17. 제16항에 있어서, 상기 구동회로부의 박막 트랜지스터는 게이트전극에 인가되는 입력전압에 대하여 드레인전극을 통해 출력되는 드레인전류의 온/오프특성이 일정한 박막 트랜지스터인 것을 특징으로 하는 평판표시장치.
KR1020030064895A 2003-09-18 2003-09-18 평판표시장치 KR100543004B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030064895A KR100543004B1 (ko) 2003-09-18 2003-09-18 평판표시장치
JP2004076198A JP4713840B2 (ja) 2003-09-18 2004-03-17 平板表示装置
US10/938,000 US7450100B2 (en) 2003-09-18 2004-09-10 Flat panel display
EP04090350.2A EP1517373B1 (en) 2003-09-18 2004-09-13 Flat panel display
CNB2004100825458A CN1287340C (zh) 2003-09-18 2004-09-20 平板显示器
US12/243,945 US8711074B2 (en) 2003-09-18 2008-10-01 Flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030064895A KR100543004B1 (ko) 2003-09-18 2003-09-18 평판표시장치

Publications (2)

Publication Number Publication Date
KR20050028559A KR20050028559A (ko) 2005-03-23
KR100543004B1 true KR100543004B1 (ko) 2006-01-20

Family

ID=34192247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064895A KR100543004B1 (ko) 2003-09-18 2003-09-18 평판표시장치

Country Status (5)

Country Link
US (2) US7450100B2 (ko)
EP (1) EP1517373B1 (ko)
JP (1) JP4713840B2 (ko)
KR (1) KR100543004B1 (ko)
CN (1) CN1287340C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123816B2 (en) 2013-04-04 2015-09-01 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336999C (zh) * 2002-04-30 2007-09-12 邱则有 一种钢筋砼用立体承力模壳
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100501706B1 (ko) * 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
CN101320754A (zh) * 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
JP4989921B2 (ja) * 2006-06-05 2012-08-01 ラピスセミコンダクタ株式会社 半導体装置
EP1903551A1 (en) * 2006-09-25 2008-03-26 TPO Displays Corp. Pixel driving circuit and oled display apparatus and electronic device using the same
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100943237B1 (ko) * 2009-04-20 2010-02-18 실리콘 디스플레이 (주) 이미지 센서 및 그의 구동 방법
KR20130128148A (ko) * 2012-05-16 2013-11-26 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 구비하는 화소회로
KR102022700B1 (ko) * 2012-08-09 2019-11-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
KR102156780B1 (ko) * 2014-04-29 2020-09-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
KR102004359B1 (ko) * 2018-10-19 2019-07-29 주식회사 사피엔반도체 마이크로 표시장치
KR102256831B1 (ko) * 2019-06-17 2021-05-26 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 디스플레이 장치
KR102238902B1 (ko) * 2019-06-17 2021-04-09 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 디스플레이 장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
US4906587A (en) 1988-07-29 1990-03-06 Texas Instruments Incorporated Making a silicon-on-insulator transistor with selectable body node to source node connection
TW272319B (ko) 1993-12-20 1996-03-11 Sharp Kk
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
US5536950A (en) 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
KR0163912B1 (ko) 1995-01-13 1998-12-01 김광호 박막 트랜지스터 액정 디스플레이 소자 및 그 제조방법
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
US5913113A (en) 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
JP3319975B2 (ja) * 1997-05-08 2002-09-03 株式会社日立製作所 半導体素子及びそれを用いた液晶表示装置
JP3491805B2 (ja) * 1997-08-05 2004-01-26 株式会社東芝 半導体装置の製造方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
US5998847A (en) * 1998-08-11 1999-12-07 International Business Machines Corporation Low voltage active body semiconductor device
US6351010B1 (en) 1998-09-22 2002-02-26 Sony Corporation Electrooptical device, substrate for driving electrooptical device and methods for making the same
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP4827294B2 (ja) * 1999-11-29 2011-11-30 株式会社半導体エネルギー研究所 成膜装置及び発光装置の作製方法
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
US6670655B2 (en) * 2001-04-18 2003-12-30 International Business Machines Corporation SOI CMOS device with body to gate connection
JP2003007719A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP3961240B2 (ja) 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6952040B2 (en) 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
JP4439766B2 (ja) 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP5001494B2 (ja) * 2001-08-28 2012-08-15 セイコーインスツル株式会社 絶縁性基板上に形成された電界効果トランジスタ
JP2003174172A (ja) 2001-09-26 2003-06-20 Seiko Epson Corp 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器
KR100789808B1 (ko) 2001-09-28 2007-12-28 엘지전자 주식회사 김치 냉장고
KR100469247B1 (ko) 2001-12-21 2005-02-02 엘지전자 주식회사 아날로그 통신 장비와 인터페이싱이 가능한 무선 가입자망시스템
JP3961310B2 (ja) 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
US7038276B2 (en) * 2003-05-09 2006-05-02 Toppoly Optoelectronics Corp. TFT with body contacts
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123816B2 (en) 2013-04-04 2015-09-01 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device

Also Published As

Publication number Publication date
JP2005093981A (ja) 2005-04-07
US8711074B2 (en) 2014-04-29
EP1517373A2 (en) 2005-03-23
EP1517373A3 (en) 2007-09-19
EP1517373B1 (en) 2013-05-22
US7450100B2 (en) 2008-11-11
CN1598902A (zh) 2005-03-23
CN1287340C (zh) 2006-11-29
JP4713840B2 (ja) 2011-06-29
KR20050028559A (ko) 2005-03-23
US20090033231A1 (en) 2009-02-05
US20050077844A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
US8711074B2 (en) Flat panel display
KR100533449B1 (ko) 발광표시장치
JP5088661B2 (ja) 半導体装置および電気光学装置
US7365495B2 (en) Flat panel display
US8652885B2 (en) Method of fabricating thin film transistor
US8659026B2 (en) Flat panel display
KR100635045B1 (ko) 평판표시장치
KR100501704B1 (ko) 평판표시장치
KR100501703B1 (ko) 평판표시장치
KR100543011B1 (ko) 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
JP2004111356A (ja) 発光装置及びその製造方法
JP2004047494A (ja) 発光表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 15