JP4713840B2 - 平板表示装置 - Google Patents

平板表示装置 Download PDF

Info

Publication number
JP4713840B2
JP4713840B2 JP2004076198A JP2004076198A JP4713840B2 JP 4713840 B2 JP4713840 B2 JP 4713840B2 JP 2004076198 A JP2004076198 A JP 2004076198A JP 2004076198 A JP2004076198 A JP 2004076198A JP 4713840 B2 JP4713840 B2 JP 4713840B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
source
body contact
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004076198A
Other languages
English (en)
Other versions
JP2005093981A (ja
Inventor
在 本 具
炳 悳 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2005093981A publication Critical patent/JP2005093981A/ja
Application granted granted Critical
Publication of JP4713840B2 publication Critical patent/JP4713840B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、平板表示装置に関し、より具体的には画素部と駆動回路部の薄膜トランジスターが互いに異なるボディーコンタクト構造を有する、長寿命の高速平板表示装置に関する。
一般に、有機電界発光表示装置（ＡＭＯＬＥＤ）は、薄膜トランジスターアレイが配列された画素部と、前記画素部の薄膜トランジスターアレイを駆動させるためのデータ駆動回路部とゲート駆動回路部とを備える。
従来のＡＭＯＬＥＤでは、画素部の薄膜トランジスターと前記データまたはゲート駆動回路部の薄膜トランジスターが全てポーリシリコン薄膜トランジスターで構成されていた。したがって、１８０ｐｐｉ以上の高解像度ＡＭＯＬＥＤで、前記画素部と駆動回路部をポーリシリコン薄膜トランジスターで構成する場合、薄膜トランジスターの移動度が大きいため、駆動回路部の高速動作特性は得ることができた。
しかし、オン電流（ｏｎ−ｃｕｒｒｅｎｔ）が非常に高いために画素部のＥＬ素子を介して流れる電流量が限界値を超過するようになり、これにより単位面積当たり輝度が増加してＥＬ素子の寿命を短縮させる問題点があった。
一方、必要な程度のオン電流特性を維持するために、移動度の低い薄膜トランジスターで画素部と駆動回路部を構成する場合には、オン電流が相対的に低くなり適正な輝度を発生するので、ＥＬ素子の寿命短縮問題は解決できるが、駆動回路部の高速動作特性を満足させることはできなかった。
したがって、本発明は、上述のような従来技術の問題点を解決するためのものであって、長寿命の高速平板表示装置を提供することにその目的がある。
本発明の他の目的は、画素部と駆動回路部を互いに異なるボディーコンタクトを有する薄膜トランジスターで構成して輝度均一度を改善させ、消費電力を減少させることができる平板表示装置を提供することにある。
本発明の他の目的は、小型高解像度に適した平板表示装置を提供することにある。
上述のような目的を達成するために、本発明は、多数の画素が配列された画素部と、前記画素部の画素を駆動させるための駆動回路部とを含み、前記画素部と駆動回路部を構成する薄膜トランジスターは、少なくとも各々チャンネル領域に所定の電圧を印加するためのボディーコンタクト領域を備え、前記画素部と駆動回路部の薄膜トランジスターは、互いに異なる構造のボディーコンタクト領域を備える平板表示装置を提供することを特徴とする。
前記画素部の薄膜トランジスターは、ゲート電極及びソース／ドレーン電極と前記ソース／ドレーン電極に連結するソース／ドレーン領域をさらに備え、前記ボディーコンタクト領域は、前記ソース／ドレーン電極のうち、一つの電極に連結し、前記電極から前記チャンネル領域に所定の電圧が提供される構造を有するソース−ボディーコンタクト薄膜トランジスターで構成され、前記ボディーコンタクト領域は、前記ソース／ドレーン領域とは互いに反対導電型の不純物がドーピングされた不純物領域からなる。
前記駆動回路部の薄膜トランジスターは、ゲート電極とソース／ドレーン電極と前記ソース／ドレーン電極に連結するソース／ドレーン領域をさらに含み、前記ボディーコンタクト領域は、前記ゲート電極に連結し、前記ゲート電極から前記チャンネル領域に所定の電圧が提供される構造を有するゲート−ボディーコンタクト薄膜トランジスターで構成され、前記ボディーコンタクト領域は、前記ソース／ドレーン領域とは互いに反対導電型の不純物がドーピングされた不純物領域からなる。
前記画素部の薄膜トランジスターは、ゲート駆動信号によりスイッチングされてデータ信号を伝達する第１薄膜トランジスターと、前記第１薄膜トランジスターを介して伝達されるデータ信号によってＥＬ素子を駆動させるための第２薄膜トランジスターとを少なくとも含み、前記第１薄膜トランジスターと第２薄膜トランジスターのうち、少なくとも一つは前記駆動回路部の薄膜トランジスターと互いに異なる構造のボディーコンタクト領域を有することを特徴とする。
前記画素部の薄膜トランジスターは、ＮＭＯＳまたはＰＭＯＳ薄膜トランジスターで構成され、駆動回路部の薄膜トランジスターは、ＰＭＯＳまたはＮＭＯＳ薄膜トランジスターで構成されたり、または前記画素部の薄膜トランジスターは、ＮＭＯＳ薄膜トランジスターまたはＰＭＯＳ薄膜トランジスターのうち、一つで構成され、前記駆動回路部の薄膜トランジスターは、ＰＭＯＳ薄膜トランジスターとＮＭＯＳ薄膜トランジスターのＣＭＯＳ薄膜トランジスターで構成されることを特徴とする。
また、本発明は、多数の画素が配列された画素部と、前記画素部の画素を駆動させるための駆動回路部を含み、前記画素部は、所定範囲の入力電圧に対して均一な出力電流を有する薄膜トランジスターで構成され、前記駆動回路部は、低い入力電圧に対して優秀なオン／オフ特性を有する薄膜トランジスターで構成される平板表示装置を提供することを特徴とする。
前記画素部の薄膜トランジスターは、チャンネル領域と前記チャンネル領域に所定の電圧を提供するためのボディーコンタクト領域を備えるアクティブ層と、ゲート電極及びソース／ドレーン電極とを備え、前記ボディーコンタクト領域が前記ソース／ドレーン電極のうち、一つの電極に連結し、前記電極からチャンネル領域に所定の電圧が提供される構造を有するソース−ボディーコンタクト薄膜トランジスターとして、ドレーン電極に印加される入力電圧に対してドレーン電極を介して出力されるドレーン電流が均一な薄膜トランジスターで構成される。
前記駆動回路部の薄膜トランジスターは、チャンネル領域と前記チャンネル領域に所定の電圧を提供するためのボディーコンタクト領域を備えるアクティブ層と、ゲート電極及びソース／ドレーン電極とを備え、前記ボディーコンタクト領域が前記ゲート電極に連結し、前記ゲート電極からチャンネル領域に所定の電圧が提供される構造を有するゲート−ボディーコンタクト薄膜トランジスターとして、ゲート電極に印加される入力電圧に対してドレーン電極を介して出力されるドレーン電流のオン／オフ特性が優秀な均一な薄膜トランジスターで構成される。
上述のような本発明の実施例によれば、画素部の薄膜トランジスターをドレーン電流特性が優秀なソース−ボディーコンタクト薄膜トランジスターで構成し、駆動回路部の薄膜トランジスターを低電圧でオン／オフ特性が優秀なゲート−ボディーコンタクト薄膜トランジスターで構成することによって、高速動作特性を得ることができるだけでなく、ＥＬ素子を介して流れる電流を均一に維持して均一な輝度特性を得ることができ、素子の寿命を延長させることができる利点がある。
前記では本発明の好適な実施例を参照して説明したが、該当技術分野の熟練された当業者であれば、前記特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を様々に修正及び変更させることができることを分かる。
以下、本発明の実施の形態を添付の図面を参照して説明すれば、次の通りである。
図１は、本発明の実施例に係る有機電界発光表示装置の概略的な構成図を示すものである。図１を参照すれば、絶縁基板（１）上にマトリックス形態で多数の画素が配列された画素部（２）と、前記画素部（２）を駆動させるための駆動回路部とを備える。前記画素部（２）は、図面上には示されていないが、多数のゲートライン、多数のデータライン及び多数の電源ラインと、前記ラインに連結する複数個の画素がマトリックス形態で配列される。各画素は、基本的にＥＬ素子と、データラインからのデータ信号による駆動電流を前記ＥＬ素子で供給するための駆動トランジスターと、ゲートラインに印加されるスキャン信号に応答して前記駆動トランジスターにデータ信号を伝達するためのスイッチングトランジスターと、前記データ信号を保存するためのキャパシター等からなる。
前記画素部（２）の画素を駆動するための駆動回路部は、前記画素部（２）のゲートラインを駆動するためのスキャン信号を提供するためのゲート駆動回路部（４）と、前記画素部（２）のデータラインにデータ信号を供給するためのデータ駆動回路部（３）とを含む。
本発明の実施例において、画素部（２）の薄膜トランジスターは、ソース−ボディーコンタクト薄膜トランジスターで構成し、駆動回路部（３）、（４）の薄膜トランジスターは、ゲート−ボディーコンタクト薄膜トランジスターで構成する。ソース−ボディーコンタクト薄膜トランジスターは、アクティブ層にソース／ドレーン領域と分離形成されるボディーコンタクト領域を備え、前記ボディーコンタクト領域がソース／ドレーン領域のうち、一つ、例えばソース領域に連結するボディーコンタクト構造を有する。ゲート−ボディーコンタクト薄膜トランジスターは、アクティブ層にソース／ドレーン領域と分離形成されるボディーコンタクト領域を備え、前記ボディーコンタクト領域がゲート電極と連結するボディーコンタクト構造を有する。
前記ソース−ボディーコンタクト薄膜トランジスターは、キンク効果（ｋｉｎｋ ｅｆｆｅｃｔ）を減少させて広いドレーン電圧範囲で同一のドレーン電流を得ることができるので、画素部（２）を構成する薄膜トランジスターに適している。一方、ゲート−ボディーコンタクト薄膜トランジスターは、低いゲート電圧でオン／オフ特性を具現できるので、駆動回路部（３）、（４）を構成する薄膜トランジスターに適している。
前記画素部（２）の薄膜トランジスターを構成するソース−ボディーコンタクト薄膜トランジスターは、韓国特許出願第２００３−００２７３３９号に開示され、駆動回路部（３）、（４）の薄膜トランジスターを構成するゲート−ボディーコンタクト薄膜トランジスターは、韓国特許出願第２００３−０５２７０９号に開示された。
図２は、図１に示す本発明の有機電界発光表示装置において、画素部を構成するソース−ボディーコンタクト薄膜トランジスターの平面図を示すものである。図３（Ａ）及び図３（Ｂ）は、図２の２Ａ−２Ａ’線及び図２の２Ｂ−２Ｂ’線に沿う断面構造を各々示すものである。
図２、図３（Ａ）及び図３（Ｂ）を参照すれば、本発明の実施例に係るソース−ボディーコンタクト薄膜トランジスターはアクティブ層（３０）、ゲート電極（５０）及びソース／ドレーン電極（７１）、（７３）を備える。前記アクティブ層（３０）は、チャンネル領域（３５）を間に置いて形成されたソース／ドレーン領域（３１）、（３３）と、前記ソース／ドレーン領域（３１）、（３３）と分離されて形成されたボディーコンタクト領域（３７）を備える。
前記ゲート電極（５０）は、前記アクティブ層（３０）のうち、チャンネル領域（３５）に対応して形成される。前記ソース電極（７１）は、前記ソース領域（３１）に対応して形成され、コンタクト（６１）を介して不純物領域（３１）と電気的に連結する。前記ドレーン電極（７３）は、前記ドレーン領域（３３）に対応して形成され、コンタクト（６３）を介してドレーン用不純物領域（３３）と電気的に連結する。一方、前記ボディーコンタクト領域（３７）に対応して連結配線（７７）が形成されるが、前記連結配線（７７）は、コンタクト（６７）を介して前記ボディーコンタクト領域（３７）と前記ソース電極（７１）を電気的に連結させる。
また、本発明の実施例では、前記ボディーコンタクト領域（３７）に電源を印加するための連結配線（７７）をソース電極（７１）と一体に形成したが、ソース電極（７１）と分離形成してソース電極（７１）に印加される電源と同一の電源を印加することもできる。また、連結配線（７７）がソース電極（７１）と連結するように形成したが、ドレーン電極（７３）に連結構成することもできる。
上述のような構造を有する本発明のソース−ボディーコンタクト薄膜トランジスターは、動作中にドレーン領域の横方向電界によりドレーン領域（３３）とチャンネル領域（３５）の境界部分で発生されるホットキャリアがボディーコンタクト領域（３７）を介して抜け出すようにすることによって、ホットキャリアがソース領域（３１）へ移動することを防止してキンク効果を防止できる。
図４（Ａ）及び図４（Ｂ）は、従来のフローティングボディーＴＦＴと本発明のボディーコンタクト領域とを備えたＴＦＴの動作特性度を示すものである。図４（Ａ）は、Ｗ／Ｌ＝４μｍ／４μｍであり、ＬＤＤ領域の幅が１μｍであるｎ型薄膜トランジスターの場合において、本発明と従来のＴＦＴのＩＤ−ＶＤ特性を示すものである。図４（Ｂ）は、Ｗ／Ｌ＝４μｍ／４μｍであるｐ型薄膜トランジスターの場合において、本発明と従来のＴＦＴのＩＤ−ＶＤ特性を示すものである。
図４（Ａ）及び図４（Ｂ）を参照すれば、従来のアクティブ層がフローティングされているＴＦＴより本発明のソース−ボディーコンタクト薄膜トランジスターのキンクフリー（Ｋｉｎｋ ｆｒｅｅ）特性が優れていることが分かる。この際、ｎ型ＴＦＴとｐ型ＴＦＴのＩＤ−ＶＤ特性の差は、正孔のインパクトイオン化特性（Ｉｍｐａｃｔ ｉｏｎｉｚａｔｉｏｎ）が前者より少ないためである。
図５は、図１に示す本発明の実施例に係る有機電界発光表示装置において、駆動回路部の薄膜トランジスターを構成するゲート−ボディーコンタクト薄膜トランジスターの平面図を示すものである。
図５を参照すれば、本発明の実施例に係るゲート−ボディーコンタクト薄膜トランジスターはアクティブ層（１３０）、ゲート電極（１５０）及びソース／ドレーン電極（１７１）、（１７３）を備える。前記アクティブ層（１３０）は、チャンネル層（１３５）を間に置いて形成されたソース／ドレーン領域（１３１）、（１３３）と、前記ソース／ドレーン領域（１３１）、（１３３）と分離されて形成されたボディーコンタクト領域（１３７）とを備える。
前記ゲート電極（１５０）は、前記アクティブ層（１３０）のうち、チャンネル領域（１３５）に対応して形成される。前記ソース電極（１７１）は、前記ソース領域（１３１）に対応して形成され、コンタクト（１６１）を介して不純物領域（１３１）と電気的に連結する。前記ドレーン電極（１７３）は、前記ドレーン領域（１３２）に対応して形成され、コンタクト（１６３）を介してドレーン用不純物領域（１３３）と電気的に連結する。
一方、前記ボディーコンタクト領域（１３７）に対応して連結配線（１８０）が形成されるが、前記連結配線（１８０）は、ゲート電極（１５０）に形成されたコンタクト（１６５）とボディーコンタクト領域（１３７）に形成されたコンタクト（１６７）を介して前記ボディーコンタクト領域（１３７）と前記ゲート電極（１５０）を連結させる。前記連結配線（１８０）は、前記ソース／ドレーン電極（１７１）、（１７３）と同一の物質で構成され、島形態の連結パターンである。
また、本発明の実施例では、前記ボディーコンタクト領域（１３７）に電源を印加するための連結配線（１８０）をコンタクト（１６５）を介してゲート電極（１５０）と電気的に連結させることによって、低電圧駆動が可能であるため、臨界電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）のスイング幅を減少させることができ、低電圧のゲート電圧で高いドレーン電流を得ることができる。
図６（Ａ）及び図６（Ｂ）は、従来のフローティングボディー薄膜トランジスターと本発明のゲート−ボディーコンタクト薄膜トランジスターの動作特性度を示すものである。図６（Ａ）は、フローティングボディー薄膜トランジスターとゲート−ボディーコンタクト薄膜トランジスターがＮＭＯＳトランジスターで構成される場合のゲート電圧（ＶＧ）に対するドレーン電流（Ｉｄ）を示すものであり、図６（Ｂ）は、フローティングボディー薄膜トランジスターとゲート−ボディーコンタクト薄膜トランジスターがＰＭＯＳトランジスターで構成される場合のゲート電圧（ＶＧ）に対するドレーン電流（Ｉｄ）を示すものである。
図６（Ａ）及び図６（Ｂ）を参照すれば、ゲート−ボディーコンタクト薄膜トランジスターの臨界電圧がフローティングボディー薄膜トランジスターより傾斜した傾き（ｓｔｅｅｐ ｓｌｏｐｅ）を有するので、低いゲート電圧でオン／オフ特性を得ることができる。
したがって、本発明の実施例では、駆動回路部（３）、（４）を図４に示すゲート−ボディーコンタクト薄膜トランジスターで構成し、画素部（２）を図２、図３（Ａ）及び図３（Ｂ）に示すようなソース−ボディーコンタクト薄膜トランジスターで構成することにより、高速動作特性を得ると共に低電圧駆動が可能である。また、画素部のＥＬ素子を介して均一な電流が流れるので均一な輝度特性を得ると共に寿命を延長させることができる。
本発明の実施例において、前記ソース／ドレーン領域とボディーコンタクト領域は、互いに異なる導電型を有する。例えば、ソース／ドレーン領域が高濃度のｎ型不純物領域からなると、ボディーコンタクト領域は、高濃度のｐ型不純物領域になる。反面に、ソース／ドレーン領域が高濃度のｐ型不純物領域からなると、ボディーコンタクト領域は、高濃度のｎ型不純物領域になる。この際、アクティブ層のチャンネル領域は、第１または第２導電型の不純物がドーピングされていない真性領域である。
また、本発明の実施例では、ソース／ドレーン領域が高濃度不純物領域からなる薄膜トランジスターでボディーコンタクト領域を形成することについて説明したが、ソース／ドレーン領域が高濃度不純物領域と低濃度不純物領域のＬＤＤ構造を有する薄膜トランジスターにも適用可能である。
その上、本発明のソース−ボディーコンタクト薄膜トランジスターとゲート−ボディーコンタクト薄膜トランジスターは、前記例示された構造に限定されることでなく、ソースとボディーコンタクト領域が連結する構造と、ゲートとボディーコンタクト領域が連結する構造とは、全て可能である。
本発明の実施例において、画素部を構成するスイッチングトランジスターと駆動トランジスターを全てソース−ボディーコンタクト薄膜トランジスターで具現したり、スイッチングトランジスターと駆動薄膜トランジスターのうち、一つ、例えば駆動トランジスターのみをソース−ボディーコンタクト薄膜トランジスターで具現し、スイッチングトランジスターは、ゲート−ボディーコンタクト薄膜トランジスターで具現することもできる。
本発明の実施例に係る有機電界発光表示装置の概略的な構成図である。 本発明の実施例に係る有機電界発光表示装置において、画素部の薄膜トランジスターの平面図である。 （Ａ）は図２の２Ａ−２Ａ’線に沿う画素部の薄膜トランジスターの断面図であり、（Ｂ）は図２の２Ｂ−２Ｂ’線に沿う画素部の薄膜トランジスターの断面図である。 図２に示す画素部の薄膜トランジスターにおいて、ドレーン電圧とドレーン電流との関係を示す図面である。 本発明の実施例に係る有機電界発光表示装置において、駆動回路部の薄膜トランジスターの平面図である。 図５に示す駆動回路部の薄膜トランジスターにおいて、ゲート電圧とドレーン電流との関係を示す図面である。
符号の説明
１、１０ 絶縁基板
２ 画素部
３ データ駆動回路部
４ ゲート駆動回路部
３０、１３０ アクティブ層
３１、３３、１３１、１３３ ソース／ドレーン領域
３５、１３５ チャンネル領域
３７、１３７ ボディーコンタクト領域
５０、１５０ ゲート
６０、１６０ 層間絶縁膜
６１、６３、６７、１６１、１６３、１６５、１６７ コンタクト
７７、１８０ 連結配線
７１、７３、１７１、１７３ ソース／ドレーン電極

Claims (7)

  1. 多数の画素が配列された画素部と、前記画素部の画素を駆動させるための駆動回路部とを含み、
    前記画素部と駆動回路部を構成する薄膜トランジスターは、少なくとも各々チャンネル領域に所定の電圧を印加するためのボディーコンタクト領域を備え、
    前記画素部の薄膜トランジスターはソースーボディーコンタクトであり、駆動回路部の薄膜トランジスターはゲートーボディーコンタクトであることを特徴とする有機電界発光平板表示装置。
  2. 前記画素部の薄膜トランジスターは、ゲート電極及びソース／ドレーン電極をさらに備え、前記ボディーコンタクト領域は、前記ソース電極に連結し、前記電極から前記チャンネル領域に所定の電圧が提供される構造を有するソース−ボディーコンタクト薄膜トランジスターで構成されることを特徴とする請求項１記載の有機電界発光平板表示装置。
  3. 前記画素部の薄膜トランジスターは、ソース／ドレーン電極に連結するアクティブ層のソース／ドレーン領域をさらに備え、前記ボディーコンタクト領域は、前記ソース／ドレーン領域とは互いに反対導電型不純物がドーピングされた不純物領域からなることを特徴とする請求項２記載の有機電界発光平板表示装置。
  4. 前記駆動回路部の薄膜トランジスターは、ゲート電極とソース／ドレーン電極をさらに備え、前記ボディーコンタクト領域は、前記ゲート電極に連結し、前記ゲート電極から前記チャンネル領域に所定の電圧が提供される構造を有するゲート−ボディーコンタクト薄膜トランジスターで構成されることを特徴とする請求項１記載の有機電界発光平板表示装置。
  5. 前記駆動回路部の薄膜トランジスターは、ソース／ドレーン電極に連結するアクティブ層のソース／ドレーン領域をさらに備え、前記ボディーコンタクト領域は、前記ソース／ドレーン領域とは互いに反対導電型の不純物がドーピングされた不純物領域からなることを特徴とする請求項４記載の有機電界発光平板表示装置。
  6. 前記画素部の薄膜トランジスターは、ＮＭＯＳ薄膜トランジスターで構成され、駆動回路部の薄膜トランジスターは、ＰＭＯＳ薄膜トランジスターで構成されることを特徴とする請求項１記載の有機電界発光平板表示装置。
  7. 前記画素部の薄膜トランジスターは、ＰＭＯＳ薄膜トランジスターで構成され、前記駆動回路部の薄膜トランジスターは、ＮＭＯＳ薄膜トランジスターで構成されることを特徴とする請求項１記載の有機電界発光平板表示装置。
JP2004076198A 2003-09-18 2004-03-17 平板表示装置 Expired - Lifetime JP4713840B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030064895A KR100543004B1 (ko) 2003-09-18 2003-09-18 평판표시장치
KR2003-064895 2003-09-18

Publications (2)

Publication Number Publication Date
JP2005093981A JP2005093981A (ja) 2005-04-07
JP4713840B2 true JP4713840B2 (ja) 2011-06-29

Family

ID=34192247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076198A Expired - Lifetime JP4713840B2 (ja) 2003-09-18 2004-03-17 平板表示装置

Country Status (5)

Country Link
US (2) US7450100B2 (ja)
EP (1) EP1517373B1 (ja)
JP (1) JP4713840B2 (ja)
KR (1) KR100543004B1 (ja)
CN (1) CN1287340C (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336999C (zh) * 2002-04-30 2007-09-12 邱则有 一种钢筋砼用立体承力模壳
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100501706B1 (ko) * 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
CN101320754A (zh) * 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
JP4989921B2 (ja) * 2006-06-05 2012-08-01 ラピスセミコンダクタ株式会社 半導体装置
EP1903551A1 (en) * 2006-09-25 2008-03-26 TPO Displays Corp. Pixel driving circuit and oled display apparatus and electronic device using the same
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100943237B1 (ko) * 2009-04-20 2010-02-18 실리콘 디스플레이 (주) 이미지 센서 및 그의 구동 방법
KR20130128148A (ko) * 2012-05-16 2013-11-26 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 구비하는 화소회로
KR102022700B1 (ko) * 2012-08-09 2019-11-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
KR102034254B1 (ko) 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
KR102156780B1 (ko) * 2014-04-29 2020-09-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
KR102004359B1 (ko) * 2018-10-19 2019-07-29 주식회사 사피엔반도체 마이크로 표시장치
KR102256831B1 (ko) * 2019-06-17 2021-05-26 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 디스플레이 장치
KR102238902B1 (ko) * 2019-06-17 2021-04-09 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154759A (ja) * 1997-08-05 1999-02-26 Toshiba Corp 半導体装置およびその製造方法
JP2003007719A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP2003152184A (ja) * 2001-08-28 2003-05-23 Seiko Instruments Inc 絶縁性基板上の電界効果トランジスタおよびその集積回路

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
US4906587A (en) 1988-07-29 1990-03-06 Texas Instruments Incorporated Making a silicon-on-insulator transistor with selectable body node to source node connection
TW272319B (ja) 1993-12-20 1996-03-11 Sharp Kk
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
US5536950A (en) 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
KR0163912B1 (ko) 1995-01-13 1998-12-01 김광호 박막 트랜지스터 액정 디스플레이 소자 및 그 제조방법
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
US5913113A (en) 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
JP3319975B2 (ja) * 1997-05-08 2002-09-03 株式会社日立製作所 半導体素子及びそれを用いた液晶表示装置
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
US5998847A (en) * 1998-08-11 1999-12-07 International Business Machines Corporation Low voltage active body semiconductor device
US6351010B1 (en) 1998-09-22 2002-02-26 Sony Corporation Electrooptical device, substrate for driving electrooptical device and methods for making the same
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP4827294B2 (ja) * 1999-11-29 2011-11-30 株式会社半導体エネルギー研究所 成膜装置及び発光装置の作製方法
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
US6670655B2 (en) * 2001-04-18 2003-12-30 International Business Machines Corporation SOI CMOS device with body to gate connection
JP3961240B2 (ja) 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6952040B2 (en) 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
JP4439766B2 (ja) 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP2003174172A (ja) 2001-09-26 2003-06-20 Seiko Epson Corp 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器
KR100789808B1 (ko) 2001-09-28 2007-12-28 엘지전자 주식회사 김치 냉장고
KR100469247B1 (ko) 2001-12-21 2005-02-02 엘지전자 주식회사 아날로그 통신 장비와 인터페이싱이 가능한 무선 가입자망시스템
JP3961310B2 (ja) 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
US7038276B2 (en) * 2003-05-09 2006-05-02 Toppoly Optoelectronics Corp. TFT with body contacts
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154759A (ja) * 1997-08-05 1999-02-26 Toshiba Corp 半導体装置およびその製造方法
JP2003007719A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP2003152184A (ja) * 2001-08-28 2003-05-23 Seiko Instruments Inc 絶縁性基板上の電界効果トランジスタおよびその集積回路

Also Published As

Publication number Publication date
KR100543004B1 (ko) 2006-01-20
JP2005093981A (ja) 2005-04-07
US8711074B2 (en) 2014-04-29
EP1517373A2 (en) 2005-03-23
EP1517373A3 (en) 2007-09-19
EP1517373B1 (en) 2013-05-22
US7450100B2 (en) 2008-11-11
CN1598902A (zh) 2005-03-23
CN1287340C (zh) 2006-11-29
KR20050028559A (ko) 2005-03-23
US20090033231A1 (en) 2009-02-05
US20050077844A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
US8711074B2 (en) Flat panel display
US7365495B2 (en) Flat panel display
JP5088661B2 (ja) 半導体装置および電気光学装置
KR100533449B1 (ko) 발광표시장치
JP4548408B2 (ja) 半導体装置の製造方法
US8659026B2 (en) Flat panel display
JP2004327979A (ja) 薄膜トランジスター及びこれを利用した表示装置
KR100635045B1 (ko) 평판표시장치
JP2003241688A (ja) 表示装置
KR100543011B1 (ko) 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
KR100501704B1 (ko) 평판표시장치
KR100501703B1 (ko) 평판표시장치
JP2008135605A (ja) 半導体装置および電気光学装置
JP4311455B2 (ja) 発光装置
JP2004288750A (ja) 表示装置
JP2004062179A (ja) 表示装置
JP2004111356A (ja) 発光装置及びその製造方法
JP2004054260A (ja) 発光表示装置及びその製造方法
JP2004054261A (ja) 発光表示装置
JP2004047494A (ja) 発光表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090312

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110325

R150 Certificate of patent or registration of utility model

Ref document number: 4713840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term