JP2004054260A - 発光表示装置及びその製造方法 - Google Patents
発光表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004054260A JP2004054260A JP2003167947A JP2003167947A JP2004054260A JP 2004054260 A JP2004054260 A JP 2004054260A JP 2003167947 A JP2003167947 A JP 2003167947A JP 2003167947 A JP2003167947 A JP 2003167947A JP 2004054260 A JP2004054260 A JP 2004054260A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- thin film
- film transistor
- potential
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- Y02B20/42—
Abstract
【課題】発光表示装置の製造工程の短縮及び歩留まりの向上させる。
【解決手段】一つの基板に画素回路と走査線駆動回路あるいはデータ線駆動回路とを集積化することにより上記課題を解決する。
【選択図】図１４
【解決手段】一つの基板に画素回路と走査線駆動回路あるいはデータ線駆動回路とを集積化することにより上記課題を解決する。
【選択図】図１４
Description
【０００１】
【発明の属する技術分野】
本発明は、有機エレクトロルミネッセンス（以下、ＥＬという）素子等の発光素子を備えた発光装置及びその製造方法に関する。
【０００２】
【従来技術】
本願発明の発明者は、薄膜トランジスタ駆動有機ＥＬ表示素子について精査した。その結果次のことがわかった。
【０００３】
（１）薄膜トランジスタ駆動有機ＥＬ表示素子においては、有機ＥＬ表示素子が直流電流素子であるため、これを制御するために直列に挿入される薄膜トランジスタにも直流電流が流れる。
【０００４】
（２）薄膜トランジスタは、ｎチャネル型とｐチャネル型に分類される。ｎチャネル型とｐチャネル型とは、経時劣化の様相が極めて異なる。
【０００５】
【発明が解決しようとする課題】
そこで、本発明の目的は、薄膜トランジスタにより駆動される電流発光素子において、薄膜トランジスタの経時劣化を抑制することである。
【０００６】
【課題を解決するための手段】
本発明の第１の発光表示装置は、基板と、前記基板上に設けられた複数の走査線と、前記基板上に設けられた複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、 前記複数の走査線に対して走査信号を出力する、前記基板上に設けられた走査側駆動回路と、を備え、前記複数の画素の各々は、 前記走査信号により導通が制御される第１のトランジスタと、 前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、前記保持容量の電位により画素電極と共通電極との導通を制御する第２のトランジスタと、前記画素電極と対向電極との間にある発光素子と、を含み、前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型トランジスタであること、 を特徴とする。
【０００７】
本発明の第２の発光表示装置は、基板と、前記基板上に設けられた複数の走査線と、前記基板上に設けられた複数のデータ線と、 前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、前記複数の走査線に対して走査信号を出力する、前記基板上に設けられた走査側駆動回路と、前記複数のデータ線に対して画像信号を出力する、前記基板上に設けられたデータ側駆動回路と、を備え、前記複数の画素の各々は、前記走査信号により導通が制御される第１のトランジスタと、前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、前記保持容量の電位により画素電極と共通電極との導通を制御する第２のトランジスタと、前記画素電極と対向電極との間にある発光素子と、を含み、 前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型トランジスタであること、を特徴とする。
【０００８】
上記の発光表示装置において、 前記走査側駆動回路はトランジスタを含み、当該トランジスタは、前記第１のトランジスタ及び前記第２のトランジスタとともに薄膜トランジスタであってもよい。
【０００９】
上記の発光表示装置において、前記データ側駆動回路及び前記走査側駆動回路はトランジスタを含み、当該トランジスタは、前記第１のトランジスタ及び前記第２のトランジスタとともに薄膜トランジスタであってもよい。
【００１０】
上記の発光表示装置において、前記第１のトランジスタ及び前記第２のトランジスタのうち少なくともいずれか一方と、前記走査側駆動回路に含まれる薄膜トランジスタと、は同一の工程により形成されてなることが好ましい。
【００１１】
上記の発光表示装置において、前記走査側駆動回路及び前記データ側駆動回路に含まれる薄膜トランジスタと、前記第１のトランジスタ及び前記第２のトランジスタの少なくともいずれか一方と、は同一工程により形成されてなることが好ましい。
【００１２】
本発明の第３の発光表示装置は、基板と、 前記基板上に設けられた複数の走査線と、 前記基板上に設けられた複数のデータ線と、 前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、 前記複数の走査線あるいは前記複数のデータ線に対して信号を出力する、前記基板上に設けられた駆動回路、を備え、 前記複数の画素の各々は、 前記走査信号により導通が制御される第１のトランジスタと、 前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、 前記保持容量の電位により画素電極と共通電極との導通を制御する第２のトランジスタと、前記画素電極と対向電極との間にある発光素子と、を含み、 前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型薄膜トランジスタであり、前記駆動回路は、薄膜トランジスタを含み、当該薄膜トランジスタは、前記ｐチャネル型薄膜トランジスタと、同一工程により形成されてなること、を特徴とする。
【００１３】
本発明の発光表示装置の製造方法は、上記の発光表示装置の製造方法であって、前記第１のトランジスタ及び前記第２のトランジスタは、ぞれぞれ、Ｎチャネル型薄膜トランジスタ及びＰチャネル型薄膜トランジスタであり、前記駆動回路は相補型薄膜トランジスタを含み、前記相補型薄膜トランジスタのＮチャネル型薄膜トランジスタを前記第１のトランジスタと同一工程により形成し、前記相補型薄膜トランジスタのＰチャネル型薄膜トランジスタを前記第２のトランジスタと同一工程により形成すること、 を特徴とする。
【００１４】
（１）さらに本発明は、複数の走査線および複数のデータ線が形成され、走査線とデータ線との各交点に対応して、薄膜トランジスタおよび電流発光素子が形成された電流駆動型発光表示装置において、薄膜トランジスタのうち少なくともひとつはｐチャネル型薄膜トランジスタであることを特徴とする。
【００１５】
上記の発明によれば、薄膜トランジスタの経時劣化を抑制することができる。
【００１６】
（２）さらに本発明は、複数の走査線、複数のデータ線、共通電極および対向電極が形成され、走査線とデータ線との各交点に対応して、第１薄膜トランジスタ、第２薄膜トランジスタ、保持容量、画素電極および電流発光素子が形成され、前記第１薄膜トランジスタは、走査線の電位により、データ線と保持容量との導通を制御し、前記第２薄膜トランジスタは、保持容量の電位により、共通電極と画素電極との導通を制御することにより、画素電極と対向電極間にある前記電流発光素子を流れる電流を制御する電流駆動型発光表示装置において、第２薄膜トランジスタはｐチャネル型薄膜トランジスタであることを特徴とする。
【００１７】
（３）さらに上記の発明において、基板上に前記複数の走査線と、前記複数のデータ線と、前記薄膜トランジスタと前記電流発光素子がとともに、前記発光素子を駆動するための駆動回路を形成されてなり、前記ｐチャネル型薄膜トランジスタは、前記駆動回路内の薄膜トランジスタと、同一の工程により形成されていることが好ましい。
【００１８】
上記の発明において、前記薄膜トランジスタはポリシリコン薄膜トランジスタからなることが好ましい。
【００１９】
さらに、上記の発明において、前記駆動回路は相補型薄膜トランジスタからなり、前記第１薄膜トランジスタと前記駆動回路内のＮチャネル型薄膜トランジスタとは同一工程により形成されてなり、前記第２薄膜トランジスタと前記駆動回路内のｐチャネル型薄膜トランジスタとは同一工程により形成されてなることが好ましい。
【００２０】
これによれば、製造工程を増やすことなく、経時劣化のない高性能な電流駆動型発光表示装置を提供することができる。
【００２１】
【発明の実施の形態】
（有機ＥＬ表示素子の全体構造）
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
図１に示されるように、基板１上の中央部分が表示部とされている。透明基板１の外周部のうち、図面に向かって上側には、データ線１１２に対して画像信号を出力するデータ側駆動回路３が構成され、図面に向かって左側には、走査線１１１に対して走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３、４ではＮ型の薄膜トランジスタとＰ型の薄膜トランジスタとによって相補型ＴＦＴが構成され、この相補型薄膜トランジスタは、シフトレスジスタ回路、レベルシフタ回路、アナログスイッチ回路などが構成されている。
【００２２】
透明基板１上に、複数の走査線１１１と該走査線１１１の延設方向に対して交差する方向に延設された複数のデータ線１１２とが構成され、これらのデータ線１１２と走査線１１１との交差によりマトリクス状に画素７が構成される。
【００２３】
これらの画素７は、走査線１１１を介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１薄膜トランジスタ（以下、スイッチング薄膜トランジスタと称す。）１２１が構成されている。このスイッチング薄膜トランジスタ１２１のソース・ドレイン領域の一方は、データ線１１２に電気的に接続され、他方のソース・ドレイン領域は電位保持１１３に電気的に接続されている。また、走査線１１１に対して共通線１１４が並列配置され、この共通線１１４と電位保持電極１１３との間には保持容量１２３が形成されている。共通線は定電位に保持されている。従って、走査信号によって選択されてスイッチング薄膜トランジスタ１２１がオン状態になると、データ線１１２から画像信号がスイッチング薄膜トランジスタを介して保持容量１２３に書き込まれる。
【００２４】
電位保持電極１１３には第２薄膜トランジスタ（以下、カレント薄膜トランジスタと称す。）１２２のゲート電極が電気的に接続し、このカレント薄膜トランジスタ１２２のソース・ドレイン領域の一方は、共通線１１４に電気的に接続する一方、他方のソース・ドレイン領域は発光素子１３１の一方の電極１１５に電気的に接続している。カレント薄膜トランジスタ１２２がオン状態になった時に、カレント薄膜トランジスタ１２２を介して共通線１１４の電流が有機ＥＬ表示素子等の発光素子１３１に流れ、この発光素子１３１が発光される。尚、本構成では、保持容量の一方の電極は共通線１１４に接続されているが、共通線１１４に接続せずに、別に容量線を設けて容量線に接続されるように構成してもよい。
【００２５】
さらに、保持容量の一方の電極を隣接するゲート線に接続するように構成してもよい。（実施例１）
図１は、本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図、図２は、本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図、図３は、本発明の実施例１に係るカレント薄膜トランジスタの電流電圧特性図、図４は、本発明の実施例１に係る有機ＥＬ表示素子の電流電圧特性図である。
【００２６】
図１において、１１１は走査線、１１２はデータ線、１１３は保持電極、１１４は共通線、１１５はＡｌで形成された画素電極、１１６はＩＴＯで形成された対向電極、１２１はスイッチング薄膜トランジスタ、１２２はｎチャネル型カレント薄膜トランジスタ、１２３は保持容量、１３１は給電線１１６から画素電極１１５に向かって流れる電流により発光する有機ＥＬ表示素子（以下、正置有機ＥＬ表示素子と称す。）１３、１４１は有機ＥＬ表示素子の電流の向きである。
【００２７】
図２において、２１１は走査電位、２１２は信号電位、２１３は保持電位、２１４は共通電位、２１５は画素電位、２１６は対向電位である。尚、図２には各電位関係を説明するために各電位の一部だけが記載されている。走査線１１１の電位が走査電位２１１、データ線１１２の電位が信号電位２１２、保持電極１１３の電位が保持電位２１３、共通線１１４の電位が共通電位２１４、Ａｌで形成された画素電極１１５の電位が画素電位２１５、ＩＴＯ（Ｉｎｄｉｕｍｕ Ｔｉｎ Ｏｘｉｄｅ）で形成された対向電極１１６の電位が対向電位２１６に対応する。尚、図２は、各信号電位を模式的に部分的に記載するものである。
【００２８】
２２１は、画素が表示状態となる期間で、正置有機ＥＬ表示素子１３１に電流が流れて発光し、２２２は、画素が非表示状態となる期間で、正置有機ＥＬ表示素子１３１に電流が流れず発光しない。
【００２９】
図４おいて、３１は、ドレイン電圧４Ｖのときの、ｎチャネル型カレント薄膜トランジスタ１２２の電流電圧特性、３２はドレイン電圧８Ｖのときの、ｎチャネル型カレント薄膜トランジスタ１２２の電流電圧特性である。どちらのドレイン電圧においても、ゲート電圧が低電圧のとき、ｎチャネル型カレント薄膜トランジスタ１２２はオフ状態となり、小さなドレイン電流が流れ、ソースドレイン間抵抗は高抵抗となり、ゲート電圧が高電圧のとき、ｎチャネル型カレント薄膜トランジスタ１２２はオン状態となり、大きなドレイン電流が流れ、ソースドレイン間抵抗は低抵抗となることがわかる。
【００３０】
図５において、４は正置有機ＥＬ表示素子１３１の電流電圧特性である。ここでは、電圧は、画素電位２１５に対する対向電位２１６を表し、電流は、対向電極１１６から画素電極１１５へと流れる電流を表すものとする。正置有機ＥＬ表示素子１３１は、あるしきい値電圧以下では、オフ状態となり、高抵抗で、電流が流れず、発光しない。しきい値電圧以上では、オン状態となり、低抵抗で、電流が流れ、発光する。ここでは、しきい値電圧は、およそ２Ｖである。
【００３１】
本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作を、図２、図３、図４および図５を用いて説明する。
【００３２】
スイッチング薄膜トランジスタ１２１は、走査線１１１の電位により、データ線１１２と保持電極１１３との導通を制御する。すなわち、走査電位２１１により、信号電位２１２と保持電位２１３との導通を制御する。なお、ここでは、スイッチング薄膜トランジスタ１２１は、ｎチャネル薄膜トランジスタであるが、ｐチャネル薄膜トランジスタでもかまわない。
【００３３】
画素が表示状態となる期間２２１に対しては、信号電位２１２が高電位となり、保持電位２１３にはその高電位が保持される。画素が非表示状態となる期間２２２に対しては、信号電位２１２が低電位となり、保持電位２１３にはその低電位が保持される。
【００３４】
ｎチャネル型カレント薄膜トランジスタ１２２は、図３に示す特性をもっており、保持電極１１３の電位により、共通線１１４と画素電極１１５との導通を制御する。すなわち、保持電位２１３により、共通電位２１４と画素電位２２２との導通を制御する。画素が表示状態となる期間２２１に対しては、保持電位２１３は高電位であるため、共通線１１４と画素電極１１５が導通され、画素が非表示状態となる期間２２２に対しては、保持電位２１３は低電位であるため、共通線１１４と画素電極１１５が切断される。
【００３５】
有機ＥＬ表示素子１３１は、図５に示す特性をもっており、画素が表示状態となる期間２２１に対しては、画素電極１１５と対向電極１１６間に電流が流れ、有機ＥＬ表示素子１３１が発光する。画素が非表示状態となる期間２２２に対しては、電流が流れず、発光しない。
【００３６】
図６（ａ）は、本発明の実施例に係る薄膜トランジスタ有機ＥＬ表示素子（画素）の断面図、図６（ｂ）は、本発明の実施例に係る薄膜トランジスタ有機ＥＬ表示素子（１画素）の平面図である。図６（ａ）の断面Ａ−Ａ’は、図６（ｂ）の断面Ａ−Ａ’に対応する。
【００３７】
図５において、１３２は正孔注入層、１３３は有機ＥＬ層、１５１はレジストである。
【００３８】
なお、ここでは、スイッチング薄膜トランジスタ１２１およびｎチャネル型カレント薄膜トランジスタ１２２に関して、薄膜トランジスタ液晶表示素子で用いられている、低温ポリシリコン薄膜トランジスタの構造およびプロセス、すなわち、トップゲート構造および最高温度６００度以下のプロセスを使用したが、他の構造およびプロセスであってもかまわない。
【００３９】
Ａｌで形成された画素電極１１５、ＩＴＯで形成された対向電極１１６、正孔注入層１３２および有機ＥＬ層１３３により、正置有機ＥＬ表示素子１３１が形成されている。この正置有機ＥＬ表示素子１３１では、有機ＥＬ表示素子の電流の向き１４１を、ＩＴＯで形成された対向電極１１６から、Ａｌで形成された画素電極１１５への向きとすることができる。なお、有機ＥＬ表示素子に関して、ここで用いた構造でなくても、有機ＥＬ表示素子の電流の向き１４１を、対向電極から画素電極への向きにできるのであれば、他の構造であってもかまわない。
【００４０】
なお、ここでは、正孔注入層１３２および有機ＥＬ層１３３は、レジスト１５１を各画素間の分離構造として用いた、インクジェットプリンティング法によって形成され、ＩＴＯで形成された対向電極１１６は、スパッタ法により形成されるが、他の方法であってもかまわない。
【００４１】
本実施例では、共通電位２１４が、対向電位２１６よりも、低電位である。かつ、カレント薄膜トランジスタがｎチャネル型カレント薄膜トランジスタ１２２である。
【００４２】
画素が表示状態になる期間２２１において、ｎチャネル型カレント薄膜トランジスタ１２２は、オン状態となる。正置有機ＥＬ表示素子１３１を流れる電流、すなわち、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、図３に示すように、ゲート電圧に依存する。ここで、ゲート電圧とは、保持電位２１３と、共通電位２１４と画素電位２１５との低い方の電位との、電位差である。本実施例によれば、共通電位２１４が画素電位２１５よりも低電位となるので、ゲート電圧は、保持電位２１３と共通電位２１４との電位差となる。この電位差は、十分大きくとれるので、十分大きなオン電流が得られる。なお、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、ドレイン電圧にも依存するが、ここでの結論は変わらない。
【００４３】
また、逆に、必要なオン電流を得るために、保持電位２１３をより低電位にすることが可能となり、信号電位２１２の振幅、ひいては、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。
さらに、本実施例では、表示状態にする画素に対する信号電位２１２は、対向電位２１６と比べて低電位である。
【００４４】
上記のように、画素が表示状態になる期間２２１において、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、保持電位２１３と共通電位２１４との電位差に依存し、保持電位２１３と対向電位２１６との電位差には、直接には依存しない。そこで、ｎチャネル型カレント薄膜トランジスタ１２２において十分大きなオン電流を確保しながら、保持電位２１３、すなわち、表示状態にする画素に対する信号電位２１２を、対向電位２１６よりも低電位にすることが可能となり、ひいては、信号電位２１２の振幅や、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。
【００４５】
さらに、本実施例では、非表示状態にする画素に対する信号電位２１２は、共通電位２１４と比べて高電位である。
【００４６】
画素が非表示状態になる期間２２２において、信号電位２１２を、共通電位２１４と比べて、わずかに高電位とした場合、ｎチャネル型カレント薄膜トランジスタ１２２は、完全にオフ状態とはならない。しかし、ｎチャネル型カレント薄膜トランジスタ１２２のソースドレイン間抵抗は、図３に示すように、かなり高抵抗となる。このため、共通電位２１４と対向電位２１６を、ｎチャネル型カレント薄膜トランジスタ１２２の抵抗値と正置有機ＥＬ表示素子１３１の抵抗値で、分割することで決定される、画素電位２１５は、対向電位２１６に近い電位となる。
【００４７】
正置有機ＥＬ表示素子１３１に印加される電圧は、画素電位２１５と対向電位２１６との電位差であるが、図５に示すように、あるしきい値電圧以下では、オフ状態となり、電流が流れず、発光しない。すなわち、正置く機ＥＬ表示素子１３１のしきい値電圧を利用することにより、信号電位２１２が、共通電位２１４と比べて、わずかに高電位であり、ｎチャネル型カレント薄膜トランジスタ１２２が、完全にオフ状態にならなくとも、正値有機ＥＬ表示素子１３１を発光させないことが可能である。
【００４８】
ここでは、非表示状態にする画素に対する信号電位２１２を、共通電位２１４と比べて、高電位にすることで、信号電位２１２の振幅、ひいては、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。
【００４９】
なお、本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作は、上記のように単純ではなく、より複雑な電圧および電流の関係のもとに動作するが、近似的および定性的には上記の説明が成り立つ。
（実施例２）
図７は、本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図、図７は、本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図、図８は、本発明の実施例２に係るカレント薄膜トランジスタの電流電圧特性図、図９は、本発明の実施例２に係る有機ＥＬ表示素子の電流電圧特性図である。
【００５０】
図７において、６１５はＩＴＯで形成された画素電極、６１６はＡｌで形成された対向電極、６２２はｐチャネル型カレント薄膜トランジスタ、６３１は（画素電極６１５から給電線６１６に流れる電流により発光する有機ＥＬ表示素子（以下、逆置有機ＥＬ表示素子と称す。）である。６４１は有機ＥＬ表示素子の電流の向きであるが、図１とは方向が逆である。それ以外は、上記の実施例１及び図１と同様である。
【００５１】
図８において、各電位のレベルは、図２とは異なっている。それ以外は、図２と同様である。
【００５２】
図９において、８１は、ドレイン電圧４Ｖのときの、ｐチャネル型カレント薄膜トランジスタ６２２の電流電圧特性、８２はドレイン電圧８Ｖのときの、ｐチャネル型カレント薄膜トランジスタ６２２の電流電圧特性である。
【００５３】
図１０において、９は逆置有機ＥＬ表示素子６３１の電流電圧特性である。本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作は、カレント薄膜トランジスタがｐチャネル型薄膜トランジスタ６２２であることにより、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、実施例１と同様である。
【００５４】
図１１（ａ）は、本発明の実施例に係る薄膜トランジスタを備えた有機ＥＬ表示素子（１画素）の断面図、図１１（ｂ）は、本発明の実施例２に係る薄膜トランジスタ有機ＥＬ表示素子（１画素）の平面図である。図１１（ａ）の断面Ａ−Ａ’は、図１０（ｂ）の断面Ａ−Ａ’に対応する。
【００５５】
図１０において、６３２は正孔注入層、６３３は有機ＥＬ層である。それ以外は、図５と同様である。ＩＴＯで形成された画素電極６１５、Ａｌで形成された対向電極６１６、正孔注入層６３２および有機ＥＬ層６３３により、逆置有機ＥＬ表示素子６３１が形成されている。この逆置有機ＥＬ表示素子６３１では、有機ＥＬ表示素子の電流の向き６４１を、ＩＴＯで形成された画素電極６１５から、Ａｌで形成された対向電極６１６への向きとすることができる。
【００５６】
本実施例では、共通電位７１４が、対向電位７１６よりも、高電位である。かつ、カレント薄膜トランシスタがｐチャネル型カレント薄膜トランジスタ６２２である。
【００５７】
さらに、本実施例では、表示状態にする画素に対する信号電位７１２は、対向電位７１６と比べて、高電位である。さらに、本実施例では、非表示状態にする画素に対する信号電位７１２は、共通電位７１４と比べて、低電位である。
【００５８】
本実施例の薄膜トランジスタ有機ＥＬ表示素子のすべての効果も、カレント薄膜トランジスタがｐチャネル型薄膜トランジスタ６２２であることにより、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、実施例１と同様である。
【００５９】
本実施例では、カレント薄膜トランジスタ１２２は、ｐチャネル型薄膜トランジスタである。この構成により、カレント薄膜トランジスタ１２２の経時劣化を、著しく低減することが可能となる。また、ｐチャネル型のポリシリコン薄膜トランジスタで構成することにより、カレント薄膜トランジスタ１２２の経時劣化をさらに低減することが可能となる。
【００６０】
図１４は上述の本発明の実施例に係る薄膜トランジスタを備えた電流駆動型発光表示装置の製造工程図である。まず、図１４（ａ）に示されるように、基板１上にアモルファスシリコン層２００〜６００オングストロームを基板全面に形成し、レーザー等のアニールを施すことによりアモルファスシリコンを多結晶化して、多結晶シリコン層を形成する。 その後、多結晶シリコン層をパターニングして、スイッチング薄膜トランジスタ１２１のソース・ドレイン・チャネル領域となるシリコン薄膜４２１と、蓄積容量１２３の第１電極４２３と、カレント薄膜トランジスタ１２２のソース・ドレイン・チャネル領域となるシリコン薄膜４２２を形成する。次に、シリコン薄膜４２１、４２２と第１電極４２３の上にゲート絶縁膜となる絶縁膜４２４を形成する。
【００６１】
次に、第１電極４２３にリン（Ｐ）イオンを選択的に打ち込み、低抵抗化する。次に、図１４（ｂ）に示されるように、シリコン薄膜４２１と４２２の上にゲート絶縁膜を介してＴａＮ層からなるゲート電極１１１と１１１’を形成する。次に、レジストマスク４２をカレント薄膜トランジスタとなるシリコン層４２２の上に形成して、ゲート電極をマスクとしてセルフアラインでリン（Ｐ）をイオン打ち込みしてシリコン層４２１にｎ型のソース・ドレイン領域を形成する。次に、図１４（ｃ）に示されるように、第１シリコン層４２１及び第１電極上にレジストマスク４１２’を形成して、シリコン層４２２にゲート電極１１１’をマスクとしてセルフアラインでボロン（Ｂ）をイオン打ち込みしてシリコン層４２２にｐ型のソース・ドレイン領域を形成する。このように、ｎチャネル型不純物ドープ４１１により、スイッチング薄膜トランジスタ１２１が形成される。このとき、カレント薄膜トランジスタ１２２は、レジストマスク４２に保護されて、ｎチャネル型不純物ドープ４１１は行われない。次に、ｐチャネル型不純物ドープ４１２により、カレント薄膜トランジスタ１２２が形成されるのである。
【００６２】
また、図示しないが、スイッチングトランジスタ１２１を駆動する駆動回路部のシフトレジスタ、サンプルホールド回路等を構成する薄膜トランジスタを同一基板に形成する場合も上記の工程と同一のプロセスで同時に形成することが可能である。尚、蓄積容量の第２電極４２５は、ゲート電極１１１及び１１１’と同時に同
一材料で形成してもよいし、別の材料で形成してもよい。次に、図１４（ｄ）に示されるように、層間絶縁膜４３を形成した後、コンタクトホールを形成した後、アルミニウムやＩＴＯからなる電極層４２６、４２７、４２８及び４２９を形成する。
【００６３】
次に、層間絶縁膜４４を形成して平坦化した後、コンタクトホールを形成して、カレント薄膜トランジスタの一方の電極の接続されるようにＩＴＯ４５を１０００〜２０００オングストローム、好ましくは約１６００オングストローム形成する。次に、各画素領域に対して、２．０μｍ以上のバンク層４６、４７を区画形成する。次に、バンク層４６、４７で囲われた領域に、インクジェット方式等により有機ＥＬ層４８を形成する。有機ＥＬ４８を形成した後に、有機ＥＬ層４８上に６０００〜８０００オングストロームからなるアルミニウムリチウムを対向電極４９として形成する。有機ＥＬ４８と対向電極４９の間に図５に示されるように正孔注入層を設けてもよい。
【００６４】
上述の工程により、高性能な薄膜トランジスタ駆動の有機ＥＬ表示素子を形成することが可能となる。また、ポリシリコンはアモルファルシリコンに比べてキャリアの移動度が格段に大きいので高速動作が可能である。特に、本実施例では、ｐ型のカレント薄膜トランジスタ１２２とｎ型のスイッチング薄膜トランジスタ１２１を形成する際に、駆動回路のシフトレジスタ、サンプルホールド回路等を構成する相補型薄膜トランジスタのｐ型及びｎ型の薄膜トランジスタを上記の実施例を用いて同時に形成することが可能である。この構成によれば、カレント薄膜トランジスタ１２２の経時劣化を低減する構成を得ることが、製造過程の増加なしに実現できる。
【００６５】
上述のように実施例１ではカレント薄膜トランジスタをｎチャネル型で、実施例２ではカレント薄膜トランジスタをｐチャネル型の構成について記載したが、ここで、ｐチャネル型とｎチャネル型の薄膜トランジスタの経時劣化について検討する。
【００６６】
図１２および図１３は、同等の電圧印加条件に対する、ｎチャネル型およびｐチャネル型薄膜トランジスタ、特にポリシリコン薄膜トランジスタの経時劣化を示す図である。図１２の５１１、５１２は電圧印加前のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性を示す。また、５２１、５２２はＶｇ＝０Ｖ、Ｖｄ＝１５Ｖ、１０００秒程度の電圧印加後のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性を示す。
【００６７】
図１３の８１１、８１２は電圧印加前のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性を示す。また、８２１、８２２はＶｇ＝０Ｖ、Ｖｄ＝１５Ｖ、１０００秒程度の電圧印加後のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性を示す。明らかに、ｐチャネル型薄膜トランジスタの方が、オン電流の減少およびオフ電流の増加が、小さいことがわかる。
【００６８】
図１２及び図１３に示されるｐ型とｎ型の薄膜トランジスタの経時劣化特性の違いを考慮して、スイッチング薄膜トランジスタとカレント薄膜トランジスタの少なくとも一方をｐチャネル型薄膜トランジスタ、特にｐ型のポリシリコン薄膜トランジスタで構成することにより、経時劣化を抑制することができる。さらに、カレント薄膜トランジスタだけではなく、スイッチング薄膜トランジスタもｐ型薄膜トランジスタで構成することにより、さらに表示素子の特性を維持することが可能となる。
【００６９】
また上述の実施例は、発光素子として有機ＥＬ表示素子を用いて説明したが、有機ＥＬ表示素子に限らず、無機ＥＬ素子あるいはその他の電流駆動型発光素子にも適用可能であることは言うまでもない。
【００７０】
（産業上の利用分野）
本発明に係わる表示装置は、有機ＥＬ表示素子、無機ＥＬ素子等の各種の電流駆動型発光素子とこれを駆動する薄膜トランジスタ等のスイッチング素子とを備えた表示装置として利用可能である。
【図面の簡単な説明】
【図１】本発明を適用した表示装置の基本的な構成を示すブロック図である。
【図２】本発明の実施例１に係る薄膜トランジスタを備えた表示素子の等価回路図である。
【図３】本発明の実施例１に係る薄膜トランジスタを備えた表示素子の駆動電圧図である。
【図４】本発明の実施例１に係るカレント薄膜トランジスタの電流電圧特性図である。
【図５】本発明の実施例１に係る有機ＥＬ表示素子の電流電圧特性図である。
【図６】（ａ）本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の断面図であり、（ｂ）本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の平面図である。
【図７】本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図である。
【図８】本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図である。
【図９】本発明の実施例２に係るカレント薄膜トランジスタの電流電圧特性図である。
【図１０】本発明の実施例２に係る有機ＥＬ表示素子の電流電圧特性図である。
【図１１】（ａ）本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の断面図であり、（ｂ）本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の平面図である。
【図１２】ｎチャネル型薄膜トランジスタの経時劣化を示す図である。
【図１３】ｐチャネル型薄膜トランジスタの経劣化を示す図である。
【図１４】本発明に係わる薄膜トランジスタ駆動の有機ＥＬ表示素子の製造工程図である。
【符号の説明】
１１１ 走査線
１１２ データ線
１１３ 共通線
１１４ 保持電極
１１５ Ａｌで形成された画素電極
１１６ ＩＴＯで形成された対向電極
１２１ スイッチング薄膜トランジスタ
１２２ ｎチャネル型カレント薄膜トランジスタ
１２３ 保持容量
１３１ 正置有機ＥＬ表示素子
１３２ 正孔注入層
１３３ 有機ＥＬ層
１４１ 電流発光素子の電流の向き
１５１ レジスト
２１１ 走査電位
２１２ 信号電位
２１３ 保持電位
２１４ 共通電位
２１５ 画素電位
２１６ 対向電位
２２１ 画素が表示状態となる期間
２２２ 画素が非表示状態となる期間
３１ ドレイン電圧４Ｖのときの、ｎチャネル型カレント薄膜トランジスタの電流電圧特性
３２ ドレイン電圧８Ｖのときの、ｎチャネル型カレント薄膜トランジスタの電流電圧特性
４ 正置有機ＥＬ表示素子の電流電圧特性
６１１ 走査線
６１２ データ線
６１３ 共通線
６１４ 保持電極
６１５ ＩＴＯで形成された画素電極
６１６ Ａｌで形成された対向電極
６２１ スイッチング薄膜トランジスタ
６２２ ｐチャネル型カレント薄膜トランジスタ
６２３ 保持容量
６３１ 逆置有機ＥＬ表示素子
６３２ 正孔注入層
６３３ 有機ＥＬ層
６４１ 電流発光素子の電流の向き
６５１ レジスト
７１１ 走査電位
７１２ 信号電位
７１３ 保持電位
７１４ 共通電位
７１５ 画素電位
７１６ 対向電位
７２１ 画素が表示状態となる期間
７２２ 画素が非表示状態となる期間
８１ ドレイン電圧４Ｖのときの、ｐチャネル型カレント薄膜トランジスタの電流電圧特性
８２ ドレイン電圧８Ｖのときの、ｐチャネル型カレント薄膜トランジスタの電流電圧特性
９ 逆置有機ＥＬ表示素子の電流電圧特性
５１１ 電圧印加前のＶｄ＝４Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５１２ 電圧印加前のＶｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５２１ 電圧印加後のＶｄ＝４Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５２２ 電圧印加後のＶｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
８１１ 電圧印加前のＶｄ＝４Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８１２ 電圧印加前のＶｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８２１ 電圧印加後のＶｄ＝４Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８２２ 電圧印加後のＶｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
【発明の属する技術分野】
本発明は、有機エレクトロルミネッセンス（以下、ＥＬという）素子等の発光素子を備えた発光装置及びその製造方法に関する。
【０００２】
【従来技術】
本願発明の発明者は、薄膜トランジスタ駆動有機ＥＬ表示素子について精査した。その結果次のことがわかった。
【０００３】
（１）薄膜トランジスタ駆動有機ＥＬ表示素子においては、有機ＥＬ表示素子が直流電流素子であるため、これを制御するために直列に挿入される薄膜トランジスタにも直流電流が流れる。
【０００４】
（２）薄膜トランジスタは、ｎチャネル型とｐチャネル型に分類される。ｎチャネル型とｐチャネル型とは、経時劣化の様相が極めて異なる。
【０００５】
【発明が解決しようとする課題】
そこで、本発明の目的は、薄膜トランジスタにより駆動される電流発光素子において、薄膜トランジスタの経時劣化を抑制することである。
【０００６】
【課題を解決するための手段】
本発明の第１の発光表示装置は、基板と、前記基板上に設けられた複数の走査線と、前記基板上に設けられた複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、 前記複数の走査線に対して走査信号を出力する、前記基板上に設けられた走査側駆動回路と、を備え、前記複数の画素の各々は、 前記走査信号により導通が制御される第１のトランジスタと、 前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、前記保持容量の電位により画素電極と共通電極との導通を制御する第２のトランジスタと、前記画素電極と対向電極との間にある発光素子と、を含み、前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型トランジスタであること、 を特徴とする。
【０００７】
本発明の第２の発光表示装置は、基板と、前記基板上に設けられた複数の走査線と、前記基板上に設けられた複数のデータ線と、 前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、前記複数の走査線に対して走査信号を出力する、前記基板上に設けられた走査側駆動回路と、前記複数のデータ線に対して画像信号を出力する、前記基板上に設けられたデータ側駆動回路と、を備え、前記複数の画素の各々は、前記走査信号により導通が制御される第１のトランジスタと、前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、前記保持容量の電位により画素電極と共通電極との導通を制御する第２のトランジスタと、前記画素電極と対向電極との間にある発光素子と、を含み、 前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型トランジスタであること、を特徴とする。
【０００８】
上記の発光表示装置において、 前記走査側駆動回路はトランジスタを含み、当該トランジスタは、前記第１のトランジスタ及び前記第２のトランジスタとともに薄膜トランジスタであってもよい。
【０００９】
上記の発光表示装置において、前記データ側駆動回路及び前記走査側駆動回路はトランジスタを含み、当該トランジスタは、前記第１のトランジスタ及び前記第２のトランジスタとともに薄膜トランジスタであってもよい。
【００１０】
上記の発光表示装置において、前記第１のトランジスタ及び前記第２のトランジスタのうち少なくともいずれか一方と、前記走査側駆動回路に含まれる薄膜トランジスタと、は同一の工程により形成されてなることが好ましい。
【００１１】
上記の発光表示装置において、前記走査側駆動回路及び前記データ側駆動回路に含まれる薄膜トランジスタと、前記第１のトランジスタ及び前記第２のトランジスタの少なくともいずれか一方と、は同一工程により形成されてなることが好ましい。
【００１２】
本発明の第３の発光表示装置は、基板と、 前記基板上に設けられた複数の走査線と、 前記基板上に設けられた複数のデータ線と、 前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、 前記複数の走査線あるいは前記複数のデータ線に対して信号を出力する、前記基板上に設けられた駆動回路、を備え、 前記複数の画素の各々は、 前記走査信号により導通が制御される第１のトランジスタと、 前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、 前記保持容量の電位により画素電極と共通電極との導通を制御する第２のトランジスタと、前記画素電極と対向電極との間にある発光素子と、を含み、 前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型薄膜トランジスタであり、前記駆動回路は、薄膜トランジスタを含み、当該薄膜トランジスタは、前記ｐチャネル型薄膜トランジスタと、同一工程により形成されてなること、を特徴とする。
【００１３】
本発明の発光表示装置の製造方法は、上記の発光表示装置の製造方法であって、前記第１のトランジスタ及び前記第２のトランジスタは、ぞれぞれ、Ｎチャネル型薄膜トランジスタ及びＰチャネル型薄膜トランジスタであり、前記駆動回路は相補型薄膜トランジスタを含み、前記相補型薄膜トランジスタのＮチャネル型薄膜トランジスタを前記第１のトランジスタと同一工程により形成し、前記相補型薄膜トランジスタのＰチャネル型薄膜トランジスタを前記第２のトランジスタと同一工程により形成すること、 を特徴とする。
【００１４】
（１）さらに本発明は、複数の走査線および複数のデータ線が形成され、走査線とデータ線との各交点に対応して、薄膜トランジスタおよび電流発光素子が形成された電流駆動型発光表示装置において、薄膜トランジスタのうち少なくともひとつはｐチャネル型薄膜トランジスタであることを特徴とする。
【００１５】
上記の発明によれば、薄膜トランジスタの経時劣化を抑制することができる。
【００１６】
（２）さらに本発明は、複数の走査線、複数のデータ線、共通電極および対向電極が形成され、走査線とデータ線との各交点に対応して、第１薄膜トランジスタ、第２薄膜トランジスタ、保持容量、画素電極および電流発光素子が形成され、前記第１薄膜トランジスタは、走査線の電位により、データ線と保持容量との導通を制御し、前記第２薄膜トランジスタは、保持容量の電位により、共通電極と画素電極との導通を制御することにより、画素電極と対向電極間にある前記電流発光素子を流れる電流を制御する電流駆動型発光表示装置において、第２薄膜トランジスタはｐチャネル型薄膜トランジスタであることを特徴とする。
【００１７】
（３）さらに上記の発明において、基板上に前記複数の走査線と、前記複数のデータ線と、前記薄膜トランジスタと前記電流発光素子がとともに、前記発光素子を駆動するための駆動回路を形成されてなり、前記ｐチャネル型薄膜トランジスタは、前記駆動回路内の薄膜トランジスタと、同一の工程により形成されていることが好ましい。
【００１８】
上記の発明において、前記薄膜トランジスタはポリシリコン薄膜トランジスタからなることが好ましい。
【００１９】
さらに、上記の発明において、前記駆動回路は相補型薄膜トランジスタからなり、前記第１薄膜トランジスタと前記駆動回路内のＮチャネル型薄膜トランジスタとは同一工程により形成されてなり、前記第２薄膜トランジスタと前記駆動回路内のｐチャネル型薄膜トランジスタとは同一工程により形成されてなることが好ましい。
【００２０】
これによれば、製造工程を増やすことなく、経時劣化のない高性能な電流駆動型発光表示装置を提供することができる。
【００２１】
【発明の実施の形態】
（有機ＥＬ表示素子の全体構造）
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
図１に示されるように、基板１上の中央部分が表示部とされている。透明基板１の外周部のうち、図面に向かって上側には、データ線１１２に対して画像信号を出力するデータ側駆動回路３が構成され、図面に向かって左側には、走査線１１１に対して走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３、４ではＮ型の薄膜トランジスタとＰ型の薄膜トランジスタとによって相補型ＴＦＴが構成され、この相補型薄膜トランジスタは、シフトレスジスタ回路、レベルシフタ回路、アナログスイッチ回路などが構成されている。
【００２２】
透明基板１上に、複数の走査線１１１と該走査線１１１の延設方向に対して交差する方向に延設された複数のデータ線１１２とが構成され、これらのデータ線１１２と走査線１１１との交差によりマトリクス状に画素７が構成される。
【００２３】
これらの画素７は、走査線１１１を介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１薄膜トランジスタ（以下、スイッチング薄膜トランジスタと称す。）１２１が構成されている。このスイッチング薄膜トランジスタ１２１のソース・ドレイン領域の一方は、データ線１１２に電気的に接続され、他方のソース・ドレイン領域は電位保持１１３に電気的に接続されている。また、走査線１１１に対して共通線１１４が並列配置され、この共通線１１４と電位保持電極１１３との間には保持容量１２３が形成されている。共通線は定電位に保持されている。従って、走査信号によって選択されてスイッチング薄膜トランジスタ１２１がオン状態になると、データ線１１２から画像信号がスイッチング薄膜トランジスタを介して保持容量１２３に書き込まれる。
【００２４】
電位保持電極１１３には第２薄膜トランジスタ（以下、カレント薄膜トランジスタと称す。）１２２のゲート電極が電気的に接続し、このカレント薄膜トランジスタ１２２のソース・ドレイン領域の一方は、共通線１１４に電気的に接続する一方、他方のソース・ドレイン領域は発光素子１３１の一方の電極１１５に電気的に接続している。カレント薄膜トランジスタ１２２がオン状態になった時に、カレント薄膜トランジスタ１２２を介して共通線１１４の電流が有機ＥＬ表示素子等の発光素子１３１に流れ、この発光素子１３１が発光される。尚、本構成では、保持容量の一方の電極は共通線１１４に接続されているが、共通線１１４に接続せずに、別に容量線を設けて容量線に接続されるように構成してもよい。
【００２５】
さらに、保持容量の一方の電極を隣接するゲート線に接続するように構成してもよい。（実施例１）
図１は、本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図、図２は、本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図、図３は、本発明の実施例１に係るカレント薄膜トランジスタの電流電圧特性図、図４は、本発明の実施例１に係る有機ＥＬ表示素子の電流電圧特性図である。
【００２６】
図１において、１１１は走査線、１１２はデータ線、１１３は保持電極、１１４は共通線、１１５はＡｌで形成された画素電極、１１６はＩＴＯで形成された対向電極、１２１はスイッチング薄膜トランジスタ、１２２はｎチャネル型カレント薄膜トランジスタ、１２３は保持容量、１３１は給電線１１６から画素電極１１５に向かって流れる電流により発光する有機ＥＬ表示素子（以下、正置有機ＥＬ表示素子と称す。）１３、１４１は有機ＥＬ表示素子の電流の向きである。
【００２７】
図２において、２１１は走査電位、２１２は信号電位、２１３は保持電位、２１４は共通電位、２１５は画素電位、２１６は対向電位である。尚、図２には各電位関係を説明するために各電位の一部だけが記載されている。走査線１１１の電位が走査電位２１１、データ線１１２の電位が信号電位２１２、保持電極１１３の電位が保持電位２１３、共通線１１４の電位が共通電位２１４、Ａｌで形成された画素電極１１５の電位が画素電位２１５、ＩＴＯ（Ｉｎｄｉｕｍｕ Ｔｉｎ Ｏｘｉｄｅ）で形成された対向電極１１６の電位が対向電位２１６に対応する。尚、図２は、各信号電位を模式的に部分的に記載するものである。
【００２８】
２２１は、画素が表示状態となる期間で、正置有機ＥＬ表示素子１３１に電流が流れて発光し、２２２は、画素が非表示状態となる期間で、正置有機ＥＬ表示素子１３１に電流が流れず発光しない。
【００２９】
図４おいて、３１は、ドレイン電圧４Ｖのときの、ｎチャネル型カレント薄膜トランジスタ１２２の電流電圧特性、３２はドレイン電圧８Ｖのときの、ｎチャネル型カレント薄膜トランジスタ１２２の電流電圧特性である。どちらのドレイン電圧においても、ゲート電圧が低電圧のとき、ｎチャネル型カレント薄膜トランジスタ１２２はオフ状態となり、小さなドレイン電流が流れ、ソースドレイン間抵抗は高抵抗となり、ゲート電圧が高電圧のとき、ｎチャネル型カレント薄膜トランジスタ１２２はオン状態となり、大きなドレイン電流が流れ、ソースドレイン間抵抗は低抵抗となることがわかる。
【００３０】
図５において、４は正置有機ＥＬ表示素子１３１の電流電圧特性である。ここでは、電圧は、画素電位２１５に対する対向電位２１６を表し、電流は、対向電極１１６から画素電極１１５へと流れる電流を表すものとする。正置有機ＥＬ表示素子１３１は、あるしきい値電圧以下では、オフ状態となり、高抵抗で、電流が流れず、発光しない。しきい値電圧以上では、オン状態となり、低抵抗で、電流が流れ、発光する。ここでは、しきい値電圧は、およそ２Ｖである。
【００３１】
本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作を、図２、図３、図４および図５を用いて説明する。
【００３２】
スイッチング薄膜トランジスタ１２１は、走査線１１１の電位により、データ線１１２と保持電極１１３との導通を制御する。すなわち、走査電位２１１により、信号電位２１２と保持電位２１３との導通を制御する。なお、ここでは、スイッチング薄膜トランジスタ１２１は、ｎチャネル薄膜トランジスタであるが、ｐチャネル薄膜トランジスタでもかまわない。
【００３３】
画素が表示状態となる期間２２１に対しては、信号電位２１２が高電位となり、保持電位２１３にはその高電位が保持される。画素が非表示状態となる期間２２２に対しては、信号電位２１２が低電位となり、保持電位２１３にはその低電位が保持される。
【００３４】
ｎチャネル型カレント薄膜トランジスタ１２２は、図３に示す特性をもっており、保持電極１１３の電位により、共通線１１４と画素電極１１５との導通を制御する。すなわち、保持電位２１３により、共通電位２１４と画素電位２２２との導通を制御する。画素が表示状態となる期間２２１に対しては、保持電位２１３は高電位であるため、共通線１１４と画素電極１１５が導通され、画素が非表示状態となる期間２２２に対しては、保持電位２１３は低電位であるため、共通線１１４と画素電極１１５が切断される。
【００３５】
有機ＥＬ表示素子１３１は、図５に示す特性をもっており、画素が表示状態となる期間２２１に対しては、画素電極１１５と対向電極１１６間に電流が流れ、有機ＥＬ表示素子１３１が発光する。画素が非表示状態となる期間２２２に対しては、電流が流れず、発光しない。
【００３６】
図６（ａ）は、本発明の実施例に係る薄膜トランジスタ有機ＥＬ表示素子（画素）の断面図、図６（ｂ）は、本発明の実施例に係る薄膜トランジスタ有機ＥＬ表示素子（１画素）の平面図である。図６（ａ）の断面Ａ−Ａ’は、図６（ｂ）の断面Ａ−Ａ’に対応する。
【００３７】
図５において、１３２は正孔注入層、１３３は有機ＥＬ層、１５１はレジストである。
【００３８】
なお、ここでは、スイッチング薄膜トランジスタ１２１およびｎチャネル型カレント薄膜トランジスタ１２２に関して、薄膜トランジスタ液晶表示素子で用いられている、低温ポリシリコン薄膜トランジスタの構造およびプロセス、すなわち、トップゲート構造および最高温度６００度以下のプロセスを使用したが、他の構造およびプロセスであってもかまわない。
【００３９】
Ａｌで形成された画素電極１１５、ＩＴＯで形成された対向電極１１６、正孔注入層１３２および有機ＥＬ層１３３により、正置有機ＥＬ表示素子１３１が形成されている。この正置有機ＥＬ表示素子１３１では、有機ＥＬ表示素子の電流の向き１４１を、ＩＴＯで形成された対向電極１１６から、Ａｌで形成された画素電極１１５への向きとすることができる。なお、有機ＥＬ表示素子に関して、ここで用いた構造でなくても、有機ＥＬ表示素子の電流の向き１４１を、対向電極から画素電極への向きにできるのであれば、他の構造であってもかまわない。
【００４０】
なお、ここでは、正孔注入層１３２および有機ＥＬ層１３３は、レジスト１５１を各画素間の分離構造として用いた、インクジェットプリンティング法によって形成され、ＩＴＯで形成された対向電極１１６は、スパッタ法により形成されるが、他の方法であってもかまわない。
【００４１】
本実施例では、共通電位２１４が、対向電位２１６よりも、低電位である。かつ、カレント薄膜トランジスタがｎチャネル型カレント薄膜トランジスタ１２２である。
【００４２】
画素が表示状態になる期間２２１において、ｎチャネル型カレント薄膜トランジスタ１２２は、オン状態となる。正置有機ＥＬ表示素子１３１を流れる電流、すなわち、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、図３に示すように、ゲート電圧に依存する。ここで、ゲート電圧とは、保持電位２１３と、共通電位２１４と画素電位２１５との低い方の電位との、電位差である。本実施例によれば、共通電位２１４が画素電位２１５よりも低電位となるので、ゲート電圧は、保持電位２１３と共通電位２１４との電位差となる。この電位差は、十分大きくとれるので、十分大きなオン電流が得られる。なお、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、ドレイン電圧にも依存するが、ここでの結論は変わらない。
【００４３】
また、逆に、必要なオン電流を得るために、保持電位２１３をより低電位にすることが可能となり、信号電位２１２の振幅、ひいては、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。
さらに、本実施例では、表示状態にする画素に対する信号電位２１２は、対向電位２１６と比べて低電位である。
【００４４】
上記のように、画素が表示状態になる期間２２１において、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、保持電位２１３と共通電位２１４との電位差に依存し、保持電位２１３と対向電位２１６との電位差には、直接には依存しない。そこで、ｎチャネル型カレント薄膜トランジスタ１２２において十分大きなオン電流を確保しながら、保持電位２１３、すなわち、表示状態にする画素に対する信号電位２１２を、対向電位２１６よりも低電位にすることが可能となり、ひいては、信号電位２１２の振幅や、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。
【００４５】
さらに、本実施例では、非表示状態にする画素に対する信号電位２１２は、共通電位２１４と比べて高電位である。
【００４６】
画素が非表示状態になる期間２２２において、信号電位２１２を、共通電位２１４と比べて、わずかに高電位とした場合、ｎチャネル型カレント薄膜トランジスタ１２２は、完全にオフ状態とはならない。しかし、ｎチャネル型カレント薄膜トランジスタ１２２のソースドレイン間抵抗は、図３に示すように、かなり高抵抗となる。このため、共通電位２１４と対向電位２１６を、ｎチャネル型カレント薄膜トランジスタ１２２の抵抗値と正置有機ＥＬ表示素子１３１の抵抗値で、分割することで決定される、画素電位２１５は、対向電位２１６に近い電位となる。
【００４７】
正置有機ＥＬ表示素子１３１に印加される電圧は、画素電位２１５と対向電位２１６との電位差であるが、図５に示すように、あるしきい値電圧以下では、オフ状態となり、電流が流れず、発光しない。すなわち、正置く機ＥＬ表示素子１３１のしきい値電圧を利用することにより、信号電位２１２が、共通電位２１４と比べて、わずかに高電位であり、ｎチャネル型カレント薄膜トランジスタ１２２が、完全にオフ状態にならなくとも、正値有機ＥＬ表示素子１３１を発光させないことが可能である。
【００４８】
ここでは、非表示状態にする画素に対する信号電位２１２を、共通電位２１４と比べて、高電位にすることで、信号電位２１２の振幅、ひいては、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。
【００４９】
なお、本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作は、上記のように単純ではなく、より複雑な電圧および電流の関係のもとに動作するが、近似的および定性的には上記の説明が成り立つ。
（実施例２）
図７は、本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図、図７は、本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図、図８は、本発明の実施例２に係るカレント薄膜トランジスタの電流電圧特性図、図９は、本発明の実施例２に係る有機ＥＬ表示素子の電流電圧特性図である。
【００５０】
図７において、６１５はＩＴＯで形成された画素電極、６１６はＡｌで形成された対向電極、６２２はｐチャネル型カレント薄膜トランジスタ、６３１は（画素電極６１５から給電線６１６に流れる電流により発光する有機ＥＬ表示素子（以下、逆置有機ＥＬ表示素子と称す。）である。６４１は有機ＥＬ表示素子の電流の向きであるが、図１とは方向が逆である。それ以外は、上記の実施例１及び図１と同様である。
【００５１】
図８において、各電位のレベルは、図２とは異なっている。それ以外は、図２と同様である。
【００５２】
図９において、８１は、ドレイン電圧４Ｖのときの、ｐチャネル型カレント薄膜トランジスタ６２２の電流電圧特性、８２はドレイン電圧８Ｖのときの、ｐチャネル型カレント薄膜トランジスタ６２２の電流電圧特性である。
【００５３】
図１０において、９は逆置有機ＥＬ表示素子６３１の電流電圧特性である。本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作は、カレント薄膜トランジスタがｐチャネル型薄膜トランジスタ６２２であることにより、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、実施例１と同様である。
【００５４】
図１１（ａ）は、本発明の実施例に係る薄膜トランジスタを備えた有機ＥＬ表示素子（１画素）の断面図、図１１（ｂ）は、本発明の実施例２に係る薄膜トランジスタ有機ＥＬ表示素子（１画素）の平面図である。図１１（ａ）の断面Ａ−Ａ’は、図１０（ｂ）の断面Ａ−Ａ’に対応する。
【００５５】
図１０において、６３２は正孔注入層、６３３は有機ＥＬ層である。それ以外は、図５と同様である。ＩＴＯで形成された画素電極６１５、Ａｌで形成された対向電極６１６、正孔注入層６３２および有機ＥＬ層６３３により、逆置有機ＥＬ表示素子６３１が形成されている。この逆置有機ＥＬ表示素子６３１では、有機ＥＬ表示素子の電流の向き６４１を、ＩＴＯで形成された画素電極６１５から、Ａｌで形成された対向電極６１６への向きとすることができる。
【００５６】
本実施例では、共通電位７１４が、対向電位７１６よりも、高電位である。かつ、カレント薄膜トランシスタがｐチャネル型カレント薄膜トランジスタ６２２である。
【００５７】
さらに、本実施例では、表示状態にする画素に対する信号電位７１２は、対向電位７１６と比べて、高電位である。さらに、本実施例では、非表示状態にする画素に対する信号電位７１２は、共通電位７１４と比べて、低電位である。
【００５８】
本実施例の薄膜トランジスタ有機ＥＬ表示素子のすべての効果も、カレント薄膜トランジスタがｐチャネル型薄膜トランジスタ６２２であることにより、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、実施例１と同様である。
【００５９】
本実施例では、カレント薄膜トランジスタ１２２は、ｐチャネル型薄膜トランジスタである。この構成により、カレント薄膜トランジスタ１２２の経時劣化を、著しく低減することが可能となる。また、ｐチャネル型のポリシリコン薄膜トランジスタで構成することにより、カレント薄膜トランジスタ１２２の経時劣化をさらに低減することが可能となる。
【００６０】
図１４は上述の本発明の実施例に係る薄膜トランジスタを備えた電流駆動型発光表示装置の製造工程図である。まず、図１４（ａ）に示されるように、基板１上にアモルファスシリコン層２００〜６００オングストロームを基板全面に形成し、レーザー等のアニールを施すことによりアモルファスシリコンを多結晶化して、多結晶シリコン層を形成する。 その後、多結晶シリコン層をパターニングして、スイッチング薄膜トランジスタ１２１のソース・ドレイン・チャネル領域となるシリコン薄膜４２１と、蓄積容量１２３の第１電極４２３と、カレント薄膜トランジスタ１２２のソース・ドレイン・チャネル領域となるシリコン薄膜４２２を形成する。次に、シリコン薄膜４２１、４２２と第１電極４２３の上にゲート絶縁膜となる絶縁膜４２４を形成する。
【００６１】
次に、第１電極４２３にリン（Ｐ）イオンを選択的に打ち込み、低抵抗化する。次に、図１４（ｂ）に示されるように、シリコン薄膜４２１と４２２の上にゲート絶縁膜を介してＴａＮ層からなるゲート電極１１１と１１１’を形成する。次に、レジストマスク４２をカレント薄膜トランジスタとなるシリコン層４２２の上に形成して、ゲート電極をマスクとしてセルフアラインでリン（Ｐ）をイオン打ち込みしてシリコン層４２１にｎ型のソース・ドレイン領域を形成する。次に、図１４（ｃ）に示されるように、第１シリコン層４２１及び第１電極上にレジストマスク４１２’を形成して、シリコン層４２２にゲート電極１１１’をマスクとしてセルフアラインでボロン（Ｂ）をイオン打ち込みしてシリコン層４２２にｐ型のソース・ドレイン領域を形成する。このように、ｎチャネル型不純物ドープ４１１により、スイッチング薄膜トランジスタ１２１が形成される。このとき、カレント薄膜トランジスタ１２２は、レジストマスク４２に保護されて、ｎチャネル型不純物ドープ４１１は行われない。次に、ｐチャネル型不純物ドープ４１２により、カレント薄膜トランジスタ１２２が形成されるのである。
【００６２】
また、図示しないが、スイッチングトランジスタ１２１を駆動する駆動回路部のシフトレジスタ、サンプルホールド回路等を構成する薄膜トランジスタを同一基板に形成する場合も上記の工程と同一のプロセスで同時に形成することが可能である。尚、蓄積容量の第２電極４２５は、ゲート電極１１１及び１１１’と同時に同
一材料で形成してもよいし、別の材料で形成してもよい。次に、図１４（ｄ）に示されるように、層間絶縁膜４３を形成した後、コンタクトホールを形成した後、アルミニウムやＩＴＯからなる電極層４２６、４２７、４２８及び４２９を形成する。
【００６３】
次に、層間絶縁膜４４を形成して平坦化した後、コンタクトホールを形成して、カレント薄膜トランジスタの一方の電極の接続されるようにＩＴＯ４５を１０００〜２０００オングストローム、好ましくは約１６００オングストローム形成する。次に、各画素領域に対して、２．０μｍ以上のバンク層４６、４７を区画形成する。次に、バンク層４６、４７で囲われた領域に、インクジェット方式等により有機ＥＬ層４８を形成する。有機ＥＬ４８を形成した後に、有機ＥＬ層４８上に６０００〜８０００オングストロームからなるアルミニウムリチウムを対向電極４９として形成する。有機ＥＬ４８と対向電極４９の間に図５に示されるように正孔注入層を設けてもよい。
【００６４】
上述の工程により、高性能な薄膜トランジスタ駆動の有機ＥＬ表示素子を形成することが可能となる。また、ポリシリコンはアモルファルシリコンに比べてキャリアの移動度が格段に大きいので高速動作が可能である。特に、本実施例では、ｐ型のカレント薄膜トランジスタ１２２とｎ型のスイッチング薄膜トランジスタ１２１を形成する際に、駆動回路のシフトレジスタ、サンプルホールド回路等を構成する相補型薄膜トランジスタのｐ型及びｎ型の薄膜トランジスタを上記の実施例を用いて同時に形成することが可能である。この構成によれば、カレント薄膜トランジスタ１２２の経時劣化を低減する構成を得ることが、製造過程の増加なしに実現できる。
【００６５】
上述のように実施例１ではカレント薄膜トランジスタをｎチャネル型で、実施例２ではカレント薄膜トランジスタをｐチャネル型の構成について記載したが、ここで、ｐチャネル型とｎチャネル型の薄膜トランジスタの経時劣化について検討する。
【００６６】
図１２および図１３は、同等の電圧印加条件に対する、ｎチャネル型およびｐチャネル型薄膜トランジスタ、特にポリシリコン薄膜トランジスタの経時劣化を示す図である。図１２の５１１、５１２は電圧印加前のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性を示す。また、５２１、５２２はＶｇ＝０Ｖ、Ｖｄ＝１５Ｖ、１０００秒程度の電圧印加後のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性を示す。
【００６７】
図１３の８１１、８１２は電圧印加前のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性を示す。また、８２１、８２２はＶｇ＝０Ｖ、Ｖｄ＝１５Ｖ、１０００秒程度の電圧印加後のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性を示す。明らかに、ｐチャネル型薄膜トランジスタの方が、オン電流の減少およびオフ電流の増加が、小さいことがわかる。
【００６８】
図１２及び図１３に示されるｐ型とｎ型の薄膜トランジスタの経時劣化特性の違いを考慮して、スイッチング薄膜トランジスタとカレント薄膜トランジスタの少なくとも一方をｐチャネル型薄膜トランジスタ、特にｐ型のポリシリコン薄膜トランジスタで構成することにより、経時劣化を抑制することができる。さらに、カレント薄膜トランジスタだけではなく、スイッチング薄膜トランジスタもｐ型薄膜トランジスタで構成することにより、さらに表示素子の特性を維持することが可能となる。
【００６９】
また上述の実施例は、発光素子として有機ＥＬ表示素子を用いて説明したが、有機ＥＬ表示素子に限らず、無機ＥＬ素子あるいはその他の電流駆動型発光素子にも適用可能であることは言うまでもない。
【００７０】
（産業上の利用分野）
本発明に係わる表示装置は、有機ＥＬ表示素子、無機ＥＬ素子等の各種の電流駆動型発光素子とこれを駆動する薄膜トランジスタ等のスイッチング素子とを備えた表示装置として利用可能である。
【図面の簡単な説明】
【図１】本発明を適用した表示装置の基本的な構成を示すブロック図である。
【図２】本発明の実施例１に係る薄膜トランジスタを備えた表示素子の等価回路図である。
【図３】本発明の実施例１に係る薄膜トランジスタを備えた表示素子の駆動電圧図である。
【図４】本発明の実施例１に係るカレント薄膜トランジスタの電流電圧特性図である。
【図５】本発明の実施例１に係る有機ＥＬ表示素子の電流電圧特性図である。
【図６】（ａ）本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の断面図であり、（ｂ）本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の平面図である。
【図７】本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図である。
【図８】本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図である。
【図９】本発明の実施例２に係るカレント薄膜トランジスタの電流電圧特性図である。
【図１０】本発明の実施例２に係る有機ＥＬ表示素子の電流電圧特性図である。
【図１１】（ａ）本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の断面図であり、（ｂ）本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の平面図である。
【図１２】ｎチャネル型薄膜トランジスタの経時劣化を示す図である。
【図１３】ｐチャネル型薄膜トランジスタの経劣化を示す図である。
【図１４】本発明に係わる薄膜トランジスタ駆動の有機ＥＬ表示素子の製造工程図である。
【符号の説明】
１１１ 走査線
１１２ データ線
１１３ 共通線
１１４ 保持電極
１１５ Ａｌで形成された画素電極
１１６ ＩＴＯで形成された対向電極
１２１ スイッチング薄膜トランジスタ
１２２ ｎチャネル型カレント薄膜トランジスタ
１２３ 保持容量
１３１ 正置有機ＥＬ表示素子
１３２ 正孔注入層
１３３ 有機ＥＬ層
１４１ 電流発光素子の電流の向き
１５１ レジスト
２１１ 走査電位
２１２ 信号電位
２１３ 保持電位
２１４ 共通電位
２１５ 画素電位
２１６ 対向電位
２２１ 画素が表示状態となる期間
２２２ 画素が非表示状態となる期間
３１ ドレイン電圧４Ｖのときの、ｎチャネル型カレント薄膜トランジスタの電流電圧特性
３２ ドレイン電圧８Ｖのときの、ｎチャネル型カレント薄膜トランジスタの電流電圧特性
４ 正置有機ＥＬ表示素子の電流電圧特性
６１１ 走査線
６１２ データ線
６１３ 共通線
６１４ 保持電極
６１５ ＩＴＯで形成された画素電極
６１６ Ａｌで形成された対向電極
６２１ スイッチング薄膜トランジスタ
６２２ ｐチャネル型カレント薄膜トランジスタ
６２３ 保持容量
６３１ 逆置有機ＥＬ表示素子
６３２ 正孔注入層
６３３ 有機ＥＬ層
６４１ 電流発光素子の電流の向き
６５１ レジスト
７１１ 走査電位
７１２ 信号電位
７１３ 保持電位
７１４ 共通電位
７１５ 画素電位
７１６ 対向電位
７２１ 画素が表示状態となる期間
７２２ 画素が非表示状態となる期間
８１ ドレイン電圧４Ｖのときの、ｐチャネル型カレント薄膜トランジスタの電流電圧特性
８２ ドレイン電圧８Ｖのときの、ｐチャネル型カレント薄膜トランジスタの電流電圧特性
９ 逆置有機ＥＬ表示素子の電流電圧特性
５１１ 電圧印加前のＶｄ＝４Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５１２ 電圧印加前のＶｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５２１ 電圧印加後のＶｄ＝４Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５２２ 電圧印加後のＶｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
８１１ 電圧印加前のＶｄ＝４Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８１２ 電圧印加前のＶｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８２１ 電圧印加後のＶｄ＝４Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８２２ 電圧印加後のＶｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
Claims (8)
- 基板と、
前記基板上に設けられた複数の走査線と、
前記基板上に設けられた複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、
前記複数の走査線に対して走査信号を出力する、前記基板上に設けられた走査側駆動回路と、を備え、
前記複数の画素の各々は、
前記走査信号により導通が制御される第１のトランジスタと、
前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、
前記保持容量の電位により画素電極と共通線との導通を制御する第２のトランジスタと、
前記画素電極と対向電極との間にある発光素子と、を含み、
前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型トランジスタであること、
を特徴とする発光表示装置。 - 基板と、
前記基板上に設けられた複数の走査線と、
前記基板上に設けられた複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、
前記複数の走査線に対して走査信号を出力する、前記基板上に設けられた走査側駆動回路と、
前記複数のデータ線に対して画像信号を出力する、前記基板上に設けられたデータ側駆動回路と、を備え、
前記複数の画素の各々は、
前記走査信号により導通が制御される第１のトランジスタと、
前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、
前記保持容量の電位により画素電極と共通線との導通を制御する第２のトランジスタと、
前記画素電極と対向電極との間にある発光素子と、を含み、
前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型トランジスタであること、
を特徴とする発光表示装置。 - 請求項１または２に記載の発光表示装置において、
前記走査側駆動回路はトランジスタを含み、当該トランジスタは、前記第１のトランジスタ及び前記第２のトランジスタとともに薄膜トランジスタであること、
を特徴とする発光表示装置。 - 請求項２に記載の発光表示装置において、
前記データ側駆動回路及び前記走査側駆動回路はトランジスタを含み、当該トランジスタは、前記第１のトランジスタ及び前記第２のトランジスタとともに薄膜トランジスタであること、
を特徴とする発光表示装置。 - 請求項３に記載の発光表示装置において、
前記第１のトランジスタ及び前記第２のトランジスタのうち少なくともいずれか一方と、前記走査側駆動回路に含まれる薄膜トランジスタと、は同一の工程により形成されてなること、
を特徴とする発光表示装置。 - 請求項４に記載の発光表示装置において、
前記走査側駆動回路及び前記データ側駆動回路に含まれる薄膜トランジスタと、前記第１のトランジスタ及び前記第２のトランジスタの少なくともいずれか一方と、は同一工程により形成されてなること、
を特徴とする発光表示装置。 - 基板と、
前記基板上に設けられた複数の走査線と、
前記基板上に設けられた複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差によりマトリクス状に設けられた複数の画素と、
前記複数の走査線あるいは前記複数のデータ線に対して信号を出力する、前記基板上に設けられた駆動回路、を備え、
前記複数の画素の各々は、
前記走査信号により導通が制御される第１のトランジスタと、
前記第１のトランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、
前記保持容量の電位により画素電極と共通線との導通を制御する第２のトランジスタと、
前記画素電極と対向電極との間にある発光素子と、を含み、
前記第１のトランジスタ及び前記第２のトランジスタの少なくとも一つはｐチャネル型薄膜トランジスタであり、
前記駆動回路は、薄膜トランジスタを含み、当該薄膜トランジスタは、前記ｐチャネル型薄膜トランジスタと、同一工程により形成されてなること、
を特徴とする発光表示装置。 - 請求項７に記載の発光表示装置の製造方法であって、
前記第１のトランジスタ及び前記第２のトランジスタは、ぞれぞれ、Ｎチャネル型薄膜トランジスタ及びＰチャネル型薄膜トランジスタであり、
前記駆動回路は相補型薄膜トランジスタを含み、
前記相補型薄膜トランジスタのＮチャネル型薄膜トランジスタを前記第１のトランジスタと同一工程により形成し、
前記相補型薄膜トランジスタのＰチャネル型薄膜トランジスタを前記第２のトランジスタと同一工程により形成すること、
を特徴とする発光表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167947A JP2004054260A (ja) | 1997-02-17 | 2003-06-12 | 発光表示装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247497 | 1997-02-17 | ||
| JP6604697 | 1997-03-19 | ||
| JP2003167947A JP2004054260A (ja) | 1997-02-17 | 2003-06-12 | 発光表示装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1998531359 Division | 1998-02-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004054260A true JP2004054260A (ja) | 2004-02-19 |
Family
ID=31950361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167947A Withdrawn JP2004054260A (ja) | 1997-02-17 | 2003-06-12 | 発光表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004054260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160094528A (ko) * | 2015-01-30 | 2016-08-10 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치 |
-
2003
- 2003-06-12 JP JP2003167947A patent/JP2004054260A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160094528A (ko) * | 2015-01-30 | 2016-08-10 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치 |
| KR102316062B1 (ko) * | 2015-01-30 | 2021-10-22 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4893707B2 (ja) | 発光装置及びその駆動方法 | |
| JP3555141B2 (ja) | 表示装置 | |
| US20060091816A1 (en) | Flat panel display | |
| JP2003241688A (ja) | 表示装置 | |
| JP4192690B2 (ja) | 発光表示装置 | |
| JP3951968B2 (ja) | 発光装置及びその製造方法 | |
| JP2010160200A (ja) | 表示装置及びその駆動方法 | |
| JP4311455B2 (ja) | 発光装置 | |
| JP2004054260A (ja) | 発光表示装置及びその製造方法 | |
| JP2004047494A (ja) | 発光表示装置 | |
| KR20040078560A (ko) | 일렉트로 루미네센스 표시 장치 | |
| JPH11223831A (ja) | 表示装置およびその製造方法 | |
| JP4496756B2 (ja) | 電気光学装置および電子機器 | |
| JP2004062179A (ja) | 表示装置 | |
| JP2004062180A (ja) | 表示装置 | |
| KR20050009823A (ko) | 평판표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080204 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080222 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080521 |