JP3555141B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3555141B2 JP3555141B2 JP50681498A JP50681498A JP3555141B2 JP 3555141 B2 JP3555141 B2 JP 3555141B2 JP 50681498 A JP50681498 A JP 50681498A JP 50681498 A JP50681498 A JP 50681498A JP 3555141 B2 JP3555141 B2 JP 3555141B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- film transistor
- line
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 description 73
- 239000010408 film Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 241001067453 Therion Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
Description
技術分野
本発明は表示装置に関し、特に電流発光素子の駆動を薄膜トランジスタで行う、表示装置に関する。
背景技術
薄膜トランジスタ表示装置は、軽量、薄型、高画質及び高精細を実現する表示装置として、多種かつ多数用いられている。これまでに開発された薄膜トランジスタ表示装置は、薄膜トランジスタ液晶表示装置に代表されるように、主に信号電圧の電送もしくは微小電荷の転送のためのものであった。しかし、今後開発進むであろうEL（Electroluminescense）表示装置等の自発光型パネルや発熱パネル等においては、電流駆動が可能でかつメモリ機能を持つ素子が必須になると考えられる。
第10図は、電流駆動薄膜トランジスタ表示装置の、等価回路図（ａ）及び電位関係図（ｂ）である。ここでは、発光材料として、有機蛍光材料を用いている。
第10図（ａ）中、121は走査線、122は信号線、123は共通給電線、131はスイッチング薄膜トランジスタ、132はカレント薄膜トランジスタ、151は保持容量、152は画素電極、164は有機蛍光材料、165は対向電極である。また、第10図（ｂ）において、421は走査電位、422は信号電位、423は共通電位、451は保持電位、452は画素電位、465は対向電位である。
ここで、スイッチング薄膜トランジスタ131は、走査線122の電位により、信号線122と保持容量151との導通を制御するトランジスタである。すなわち、走査電位421により、信号電位422が保持電位451に伝達される。表示する画素に対しては、信号電位422が高電位となり、保持電位451が高電位となる。表示しない画素に対しては、信号電位422が低電位となり、保持電位451が低電位となる。
一方、カレント薄膜トランジスタ132は、保持容量151の電位により、共通給電線123と画素電極152との導通を制御するトランジスタである。すなわち、保持電位451により、共通電位423が画素電位452に伝達される。表示する画素に対しては、共通給電線123と画素電極152が導通され、表示しない画素に対しては、共通給電線123と画素電極152が切断される。
この結果、表示する画素に対しては、画素電極152と対向電極165間に電流が流れ、有機蛍光材料164が発光する。表示しない画素に対しては、電流が流れず、発光しない。
このように、電流駆動薄膜トランジスタ表示装置には、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132が存在する。そして、いずれの薄膜トランジスタも、通常の半導体製造プロセスで製造される電界効果型トランジスタであり、従来の電流駆動薄膜トランジスタ表示装置では、両薄膜トランジスタがなるべく同規格のトランジスタである方が製造コストの低減が図られる等の理由から、両薄膜トランジスタとしては、同様な構造の薄膜トランジスタが用いられていた。
確かに、両方の薄膜トランジスタが同様の構造であったとしても、電流駆動薄膜トランジスタ表示装置として、致命的な欠点がある訳ではない。しかし、電流駆動薄膜トランジスタ表示装置に関する研究を鋭意行った本発明者等によれば、高品質の製品とするためには、上記両方の薄膜トランジスタは、互いに異なる特性を重視した構造とすることが好適であることが判った。
すなわち、スイッチング薄膜トランジスタ131には、保持容量151への電荷の保持を、より確実にするために、オフ電流の低減が要求される。これに対し、カレント薄膜トランジスタ132には、有機蛍光材料164の発光を、より高輝度にすために、オン電流の増加が要求される。
しかし、電流駆動薄膜トランジスタ表示装置において、上記両方の薄膜トランジスタの特性を、積極的に異ならせるという技術思想は存在しなかった。
本発明は、このような知見に基づいてなされたものであって、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現した電流駆動薄膜トランジスタ表示装置を提供することを目的としている。
発明の開示
本発明の表示装置は、走査線と、信号線と、給電線と、を含み、前記走査線と前記信号線との交点に対応する画素領域には、画素電極と、前記走査線を介して走査信号がゲート電極に供給される第１のトランジスタと、前記第１のトランジスタを介して前記信号線から供給される画像信号に応じた電位がゲート電極に供給されて、前記給電線と前記画素電極との導通を制御する第２のトランジスタと、を備え、電圧−電流特性において、前記第１のトランジスタは前記第２のトランジスタよりオフ電流が小さく、前記第２のトランジスタは前記第１のトランジスタよりオン電流が大きいことを特徴とする。
また、前記第１のトランジスタを介して前記信号線から供給される前記画像信号を保持する保持容量を更に備え、前記保持容量に保持された前記画像信号が前記第２のトランジスタのゲート電極に供給されることを特徴とする。
また、走査線と、信号線と、給電線と、を含み、前記走査線と前記信号線との交点に対応する画素領域には、画素電極と、前記画素電極と対向電極との間に挟まれた発光材料と、前記走査線を介して走査信号がゲート電極に供給される第１のトランジスタと、前記第１のトランジスタを介して前記信号線から供給される画像信号に応じた電位がゲート電極に供給される第２のトランジスタと、を備え、前記給電線と前記画素電極とが、前記第２のトランジスタを介して電気的に接続されたとき、前記画素電極と前記対向電極との間に駆動電流が流れることにより、前記発光材料が発光し、電圧−電流特性において、前記第１のトランジスタは前記第２のトランジスタよりオフ電流が小さく、前記第２のトランジスタは前記第１のトランジスタよりオン電流が大きいことを特徴とする。
【図面の簡単な説明】
第１図は、本発明の第１の実施の形態における表示装置の一部を示す回路図である。第２図は、第１の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。第３図は、第１の実施の形態における表示装置の製造工程を示す図である。第４図は、第１の実施の形態における各薄膜トランジスタの特性を示す図である。第５図は、本発明の第２の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。
第６図は、本発明の第３の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。第７図は、第３の実施の形態における表示装置の製造工程を示す図である。第８図は、第３の実施の形態における各薄膜トランジスタの特性を示す図である。第９図は、本発明の第４の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。第10図は、電流駆動薄膜トランジスタ表示装置の等価回路図（ａ）及び電位関係図（ｂ）である。
発明を実施するための最良の形態
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
（１）第１の実施の形態
第１図〜第４図は、本発明の第１の実施の形態を示す図であって、この実施の形態は、本発明に係る表示装置を、EL表示素子を用いたアクティブマトリクス型の表示装置に適用したものである。
第１図は、本実施の形態における表示装置１の一部を示す回路図であって、この表示装置１は、透明の表示基板上に、複数の走査線121と、これら走査線121に対して交差する方向に延びる複数の信号線122と、これら信号線122に並列に延びる複数の共通給電線123と、がそれぞれ配線された構成を有するとともに、走査線121及び信号線122の各交点毎に、画素領域素1Aが設けられている。
信号線122に対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路３が設けられている。また、走査線121に対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路４が設けられている。さらに、また、画素領域1Aの各々には、走査線121を介して走査信号がゲート電極に供給されるスイッチング薄膜トランジスタ131と、このスイッチング薄膜トランジスタ131を介して信号線線132から供給される画像信号を保持する保持容量151と、該保持容量151によって保持された画像信号がゲート電極に供給されるカレント薄膜トランジスタ132と、このカレント薄膜トランジスタ132を介して共通給電線123に電気的に接続したときに共通給電線123から駆動電流が流れ込む画素電極152と、この画素電極152と対向電極165との間に挟み込まれる有機蛍光材料164と、が設けられている。
第２図（ａ）及び（ｂ）は、第１図に示した各画素領域1Aの構造を示す断面図及び平面図である。なお、断面図（ａ）は、平面図（ｂ）のＡ−A'線断面図である。また、第２図中、141はチャネル領域、142は高濃度不純物領域、143は低濃度不純物領域、146は中継配線、161はゲート絶縁膜、162は層間絶縁膜、163は最上層の絶縁膜をそれぞれ示している。
第３図（ａ）、（ｂ）、（ｃ）、（ｄ）及び（ｅ）は、表示装置１の製造工程を示す断面図であり、第２図（ｂ）のＡ−A'線断面図に相当する。また、第３図中、211はレジストマスク、221は高濃度不純物ドープ、222は低濃度不純物ドープをそれぞれ示している。
製造工程の詳細は、次の通りである。
先ず、第３図（ａ）の示すように、後にスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のチャネル領域141やソース・ドレイン領域、並びに、保持容量151の一方の電極となる半導体膜を成膜しこれをパターニングして、島状の半導体140を形成する。そして、それら半導体膜140を覆うようにゲート絶縁膜161を形成する。
次いで、第３図（ｂ）に示すように、レジストマスク211を成膜しこれをパターニングする。このとき、後にスイッチング薄膜トランジスタ131が形成される位置のレジストマスク211（第３図（ｂ）左側のレジストマスク211）は、チャネル領域長よりも若干幅広とする。そして、高濃度不純物ドープ221を行って、高濃度不純物領域142を形成する。
次いで、第３図（ｃ）に示すように、金属膜を成膜しこれをパターニングして、走査線121及び中継配線146を形成する。そして、それら走査線121及び中継配線146をマスクとして、低濃度不純物ドープ222を行う。すると、走査線121の幅はチャネル領域長に等しいから、その下側の高濃度不純物143のさらに内側に、低濃度不純物流域143が形成される。また、その低濃度不純物領域143のさらに内側が、チャネル領域141となる。
この結果、LDD構造のスイッチング薄膜トランジスタ131と、セルフアライン構造のカレント薄膜トランジスタ132とが形成される。
そして、第３図（ｄ）に示すように、層間絶縁膜162を成膜、コンタクトホールを形成し、さらに、金属膜を成膜しこれをパターニングして、信号線122及び共通給電線123を形成する。
次いで、第３図（ｅ）に示すように、画素電極152を形成し、最上層の絶縁膜163を形成する。さらにこの後、有機蛍光材料164及び対向電極165を形成する。
第４図は、第１の実施の形態におけるスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のそれぞれの特性を示す図である。なお、第４図中、311はLDD構造であるスイッチング薄膜トランジスタ131の特性であり、321はセルフアライン構造であるカレント薄膜トランジスタ132の特性である。これによれば、スイッチング薄膜トランジスタ131は、オフ電流が小さく、逆に、カレント薄膜トランジスタ132は、オン電流が大きいことがわかる。
つまり、本実施の形態の表示装置１にあっては、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現している。この結果、保持容量151に対する電荷の保持をより確実に行えるとともに、画素電極162に対する十分な通電をより確実に行うことができる。
また、本実施の形態では、保持容量151を、ゲート絶縁膜161を利用して形成しているが、一般に、ゲート絶縁膜161は、他の絶縁膜よりも薄く形成される。このため、小面積かつ大容量の保持容量151を形成することができるという利点があある。
なお、本発明の思想に基づいているものであれば、薄膜トランジスタ表示装置の構造、製造方法、材料については、どのようなものであってもかまわない。
（２）第２の実施の形態
第５図は本発明の第２の実施の形態を示す図であって、第２図と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図（ａ）は、平面図（ｂ）のＢ−B'線断面図である。なお、上記第１の実施の形態と同様の構成には、同じ符号を付し、その重複する説明は省略する。
すなわち、本実施の形態では、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132の両方を、LDD構造としている。ただし、スイッチング薄膜トランジスタ131のLDD長の方を、カレント薄膜トランジスタ132のLDD長よりも長くしている。
このような構造であっても、上記第１の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加を同時に実現することができる。
（３）第３の実施の形態
第６図〜第８図は、本発明の第３の実施の形態を示す図であって、この実施の形態も、上記第１の実施の形態と同様に、本発明に係る薄膜トランジスタ表示装置を、EL表示素子を用いたアクティブマトリクス型の表示装置に適用したものである。なお、全体的な構成は第１の実施の形態の第１図と同様であるため、その図示及び説明は省略するとともに、上記第１の実施の形態と同様の構成には同じ符号を付し、その重複する説明は省略する。
第６図は、第２図と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図（ａ）は、平面図（ｂ）のＣ−C'線断面図である。なお、144はチャネル領域と同程度の不純物濃度の領域を示している。
第７図（ａ）〜（ｅ）は、本実施の形態における表示装置１の製造工程を示す断面図であるが、かかる製造工程は、上記第１の実施の形態における製造工程と略同じであり、異なるのは、低濃度不純物領域143を形成するための低濃度不純物ドープ222を行わない点である。
つまり、第７図（ｃ）に示すように、金属膜を成膜しパターニングして走査線121及び中継配線146を形成し、これにより、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132を完成させる。従って、スイッチング薄膜トランジスタ131の高濃度不純物領域142とチャネル領域141との間には、チャネル領域141と同程度の不純物濃度の領域144が形成されることになるから、かかるスイッチング薄膜トランジスタ131は、オフセット構造のトランジスタとなる。
第８図は、本実施の形態におけるスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のそれぞれの特性を示す図である。なお、第８図中、312はオフセット構造であるスイッチング薄膜トランジスタ131の特性であり、321はセルフアライン構造であるカレント薄膜トランジスタ132の特性である。これによれば、スイッチング薄膜トランジスタ131は、オフ電流が小さく、逆に、カレント薄膜トランジスタ132は、オン電流が大きいことがわかる。
つまり、本実施の形態の表示装置１にあっても、上記第１の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現している。この結果、保持容量151に対する電荷の保持をより確実に行えるとともに、画素電極162に対する十分な通電をより確実に行うことができる。
また、本実施の形態では、保持容量151を、層間絶縁膜162を利用して形成している。このため、走査線121及び信号線122により、高濃度不純物領域142無しで保持容量151が形成でき、設計の自由度が向上するという利点がある。
（４）第４の実施の形態
第９図は本発明の第４の実施の形態を示す図であって、第２図と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図（ａ）は、平面図（ｂ）のＤ−D'線断面図である。なお、上記各実施の形態と同様の構成には、同じ符号を付し、その重複する説明は省略する。
すなわち、本実施の形態では、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132の両方を、オフセット構造としている。ただし、スイッチング薄膜トランジスタ131のオフセット長の方を、カレント薄膜トランジスタ132のオフセット長よりも長くしている。
このような構造であっても、上記第３の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加を同時に実現することができる。
産業上の利用可能性
以上説明したように、本発明によれば、スイッチング薄膜トランジスタのオフ電流の低減と、カレント薄膜薄膜トランジスタのオン電流の増加とを、同時に実現することができるから、保持容量に対する電荷の保持をより確実に行えるとともに、画素電極に対する十分な通電をより確実に行うことができるという効果がある。
本発明は表示装置に関し、特に電流発光素子の駆動を薄膜トランジスタで行う、表示装置に関する。
背景技術
薄膜トランジスタ表示装置は、軽量、薄型、高画質及び高精細を実現する表示装置として、多種かつ多数用いられている。これまでに開発された薄膜トランジスタ表示装置は、薄膜トランジスタ液晶表示装置に代表されるように、主に信号電圧の電送もしくは微小電荷の転送のためのものであった。しかし、今後開発進むであろうEL（Electroluminescense）表示装置等の自発光型パネルや発熱パネル等においては、電流駆動が可能でかつメモリ機能を持つ素子が必須になると考えられる。
第10図は、電流駆動薄膜トランジスタ表示装置の、等価回路図（ａ）及び電位関係図（ｂ）である。ここでは、発光材料として、有機蛍光材料を用いている。
第10図（ａ）中、121は走査線、122は信号線、123は共通給電線、131はスイッチング薄膜トランジスタ、132はカレント薄膜トランジスタ、151は保持容量、152は画素電極、164は有機蛍光材料、165は対向電極である。また、第10図（ｂ）において、421は走査電位、422は信号電位、423は共通電位、451は保持電位、452は画素電位、465は対向電位である。
ここで、スイッチング薄膜トランジスタ131は、走査線122の電位により、信号線122と保持容量151との導通を制御するトランジスタである。すなわち、走査電位421により、信号電位422が保持電位451に伝達される。表示する画素に対しては、信号電位422が高電位となり、保持電位451が高電位となる。表示しない画素に対しては、信号電位422が低電位となり、保持電位451が低電位となる。
一方、カレント薄膜トランジスタ132は、保持容量151の電位により、共通給電線123と画素電極152との導通を制御するトランジスタである。すなわち、保持電位451により、共通電位423が画素電位452に伝達される。表示する画素に対しては、共通給電線123と画素電極152が導通され、表示しない画素に対しては、共通給電線123と画素電極152が切断される。
この結果、表示する画素に対しては、画素電極152と対向電極165間に電流が流れ、有機蛍光材料164が発光する。表示しない画素に対しては、電流が流れず、発光しない。
このように、電流駆動薄膜トランジスタ表示装置には、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132が存在する。そして、いずれの薄膜トランジスタも、通常の半導体製造プロセスで製造される電界効果型トランジスタであり、従来の電流駆動薄膜トランジスタ表示装置では、両薄膜トランジスタがなるべく同規格のトランジスタである方が製造コストの低減が図られる等の理由から、両薄膜トランジスタとしては、同様な構造の薄膜トランジスタが用いられていた。
確かに、両方の薄膜トランジスタが同様の構造であったとしても、電流駆動薄膜トランジスタ表示装置として、致命的な欠点がある訳ではない。しかし、電流駆動薄膜トランジスタ表示装置に関する研究を鋭意行った本発明者等によれば、高品質の製品とするためには、上記両方の薄膜トランジスタは、互いに異なる特性を重視した構造とすることが好適であることが判った。
すなわち、スイッチング薄膜トランジスタ131には、保持容量151への電荷の保持を、より確実にするために、オフ電流の低減が要求される。これに対し、カレント薄膜トランジスタ132には、有機蛍光材料164の発光を、より高輝度にすために、オン電流の増加が要求される。
しかし、電流駆動薄膜トランジスタ表示装置において、上記両方の薄膜トランジスタの特性を、積極的に異ならせるという技術思想は存在しなかった。
本発明は、このような知見に基づいてなされたものであって、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現した電流駆動薄膜トランジスタ表示装置を提供することを目的としている。
発明の開示
本発明の表示装置は、走査線と、信号線と、給電線と、を含み、前記走査線と前記信号線との交点に対応する画素領域には、画素電極と、前記走査線を介して走査信号がゲート電極に供給される第１のトランジスタと、前記第１のトランジスタを介して前記信号線から供給される画像信号に応じた電位がゲート電極に供給されて、前記給電線と前記画素電極との導通を制御する第２のトランジスタと、を備え、電圧−電流特性において、前記第１のトランジスタは前記第２のトランジスタよりオフ電流が小さく、前記第２のトランジスタは前記第１のトランジスタよりオン電流が大きいことを特徴とする。
また、前記第１のトランジスタを介して前記信号線から供給される前記画像信号を保持する保持容量を更に備え、前記保持容量に保持された前記画像信号が前記第２のトランジスタのゲート電極に供給されることを特徴とする。
また、走査線と、信号線と、給電線と、を含み、前記走査線と前記信号線との交点に対応する画素領域には、画素電極と、前記画素電極と対向電極との間に挟まれた発光材料と、前記走査線を介して走査信号がゲート電極に供給される第１のトランジスタと、前記第１のトランジスタを介して前記信号線から供給される画像信号に応じた電位がゲート電極に供給される第２のトランジスタと、を備え、前記給電線と前記画素電極とが、前記第２のトランジスタを介して電気的に接続されたとき、前記画素電極と前記対向電極との間に駆動電流が流れることにより、前記発光材料が発光し、電圧−電流特性において、前記第１のトランジスタは前記第２のトランジスタよりオフ電流が小さく、前記第２のトランジスタは前記第１のトランジスタよりオン電流が大きいことを特徴とする。
【図面の簡単な説明】
第１図は、本発明の第１の実施の形態における表示装置の一部を示す回路図である。第２図は、第１の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。第３図は、第１の実施の形態における表示装置の製造工程を示す図である。第４図は、第１の実施の形態における各薄膜トランジスタの特性を示す図である。第５図は、本発明の第２の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。
第６図は、本発明の第３の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。第７図は、第３の実施の形態における表示装置の製造工程を示す図である。第８図は、第３の実施の形態における各薄膜トランジスタの特性を示す図である。第９図は、本発明の第４の実施の形態における表示装置の断面図（ａ）及び平面図（ｂ）である。第10図は、電流駆動薄膜トランジスタ表示装置の等価回路図（ａ）及び電位関係図（ｂ）である。
発明を実施するための最良の形態
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
（１）第１の実施の形態
第１図〜第４図は、本発明の第１の実施の形態を示す図であって、この実施の形態は、本発明に係る表示装置を、EL表示素子を用いたアクティブマトリクス型の表示装置に適用したものである。
第１図は、本実施の形態における表示装置１の一部を示す回路図であって、この表示装置１は、透明の表示基板上に、複数の走査線121と、これら走査線121に対して交差する方向に延びる複数の信号線122と、これら信号線122に並列に延びる複数の共通給電線123と、がそれぞれ配線された構成を有するとともに、走査線121及び信号線122の各交点毎に、画素領域素1Aが設けられている。
信号線122に対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路３が設けられている。また、走査線121に対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路４が設けられている。さらに、また、画素領域1Aの各々には、走査線121を介して走査信号がゲート電極に供給されるスイッチング薄膜トランジスタ131と、このスイッチング薄膜トランジスタ131を介して信号線線132から供給される画像信号を保持する保持容量151と、該保持容量151によって保持された画像信号がゲート電極に供給されるカレント薄膜トランジスタ132と、このカレント薄膜トランジスタ132を介して共通給電線123に電気的に接続したときに共通給電線123から駆動電流が流れ込む画素電極152と、この画素電極152と対向電極165との間に挟み込まれる有機蛍光材料164と、が設けられている。
第２図（ａ）及び（ｂ）は、第１図に示した各画素領域1Aの構造を示す断面図及び平面図である。なお、断面図（ａ）は、平面図（ｂ）のＡ−A'線断面図である。また、第２図中、141はチャネル領域、142は高濃度不純物領域、143は低濃度不純物領域、146は中継配線、161はゲート絶縁膜、162は層間絶縁膜、163は最上層の絶縁膜をそれぞれ示している。
第３図（ａ）、（ｂ）、（ｃ）、（ｄ）及び（ｅ）は、表示装置１の製造工程を示す断面図であり、第２図（ｂ）のＡ−A'線断面図に相当する。また、第３図中、211はレジストマスク、221は高濃度不純物ドープ、222は低濃度不純物ドープをそれぞれ示している。
製造工程の詳細は、次の通りである。
先ず、第３図（ａ）の示すように、後にスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のチャネル領域141やソース・ドレイン領域、並びに、保持容量151の一方の電極となる半導体膜を成膜しこれをパターニングして、島状の半導体140を形成する。そして、それら半導体膜140を覆うようにゲート絶縁膜161を形成する。
次いで、第３図（ｂ）に示すように、レジストマスク211を成膜しこれをパターニングする。このとき、後にスイッチング薄膜トランジスタ131が形成される位置のレジストマスク211（第３図（ｂ）左側のレジストマスク211）は、チャネル領域長よりも若干幅広とする。そして、高濃度不純物ドープ221を行って、高濃度不純物領域142を形成する。
次いで、第３図（ｃ）に示すように、金属膜を成膜しこれをパターニングして、走査線121及び中継配線146を形成する。そして、それら走査線121及び中継配線146をマスクとして、低濃度不純物ドープ222を行う。すると、走査線121の幅はチャネル領域長に等しいから、その下側の高濃度不純物143のさらに内側に、低濃度不純物流域143が形成される。また、その低濃度不純物領域143のさらに内側が、チャネル領域141となる。
この結果、LDD構造のスイッチング薄膜トランジスタ131と、セルフアライン構造のカレント薄膜トランジスタ132とが形成される。
そして、第３図（ｄ）に示すように、層間絶縁膜162を成膜、コンタクトホールを形成し、さらに、金属膜を成膜しこれをパターニングして、信号線122及び共通給電線123を形成する。
次いで、第３図（ｅ）に示すように、画素電極152を形成し、最上層の絶縁膜163を形成する。さらにこの後、有機蛍光材料164及び対向電極165を形成する。
第４図は、第１の実施の形態におけるスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のそれぞれの特性を示す図である。なお、第４図中、311はLDD構造であるスイッチング薄膜トランジスタ131の特性であり、321はセルフアライン構造であるカレント薄膜トランジスタ132の特性である。これによれば、スイッチング薄膜トランジスタ131は、オフ電流が小さく、逆に、カレント薄膜トランジスタ132は、オン電流が大きいことがわかる。
つまり、本実施の形態の表示装置１にあっては、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現している。この結果、保持容量151に対する電荷の保持をより確実に行えるとともに、画素電極162に対する十分な通電をより確実に行うことができる。
また、本実施の形態では、保持容量151を、ゲート絶縁膜161を利用して形成しているが、一般に、ゲート絶縁膜161は、他の絶縁膜よりも薄く形成される。このため、小面積かつ大容量の保持容量151を形成することができるという利点があある。
なお、本発明の思想に基づいているものであれば、薄膜トランジスタ表示装置の構造、製造方法、材料については、どのようなものであってもかまわない。
（２）第２の実施の形態
第５図は本発明の第２の実施の形態を示す図であって、第２図と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図（ａ）は、平面図（ｂ）のＢ−B'線断面図である。なお、上記第１の実施の形態と同様の構成には、同じ符号を付し、その重複する説明は省略する。
すなわち、本実施の形態では、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132の両方を、LDD構造としている。ただし、スイッチング薄膜トランジスタ131のLDD長の方を、カレント薄膜トランジスタ132のLDD長よりも長くしている。
このような構造であっても、上記第１の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加を同時に実現することができる。
（３）第３の実施の形態
第６図〜第８図は、本発明の第３の実施の形態を示す図であって、この実施の形態も、上記第１の実施の形態と同様に、本発明に係る薄膜トランジスタ表示装置を、EL表示素子を用いたアクティブマトリクス型の表示装置に適用したものである。なお、全体的な構成は第１の実施の形態の第１図と同様であるため、その図示及び説明は省略するとともに、上記第１の実施の形態と同様の構成には同じ符号を付し、その重複する説明は省略する。
第６図は、第２図と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図（ａ）は、平面図（ｂ）のＣ−C'線断面図である。なお、144はチャネル領域と同程度の不純物濃度の領域を示している。
第７図（ａ）〜（ｅ）は、本実施の形態における表示装置１の製造工程を示す断面図であるが、かかる製造工程は、上記第１の実施の形態における製造工程と略同じであり、異なるのは、低濃度不純物領域143を形成するための低濃度不純物ドープ222を行わない点である。
つまり、第７図（ｃ）に示すように、金属膜を成膜しパターニングして走査線121及び中継配線146を形成し、これにより、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132を完成させる。従って、スイッチング薄膜トランジスタ131の高濃度不純物領域142とチャネル領域141との間には、チャネル領域141と同程度の不純物濃度の領域144が形成されることになるから、かかるスイッチング薄膜トランジスタ131は、オフセット構造のトランジスタとなる。
第８図は、本実施の形態におけるスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のそれぞれの特性を示す図である。なお、第８図中、312はオフセット構造であるスイッチング薄膜トランジスタ131の特性であり、321はセルフアライン構造であるカレント薄膜トランジスタ132の特性である。これによれば、スイッチング薄膜トランジスタ131は、オフ電流が小さく、逆に、カレント薄膜トランジスタ132は、オン電流が大きいことがわかる。
つまり、本実施の形態の表示装置１にあっても、上記第１の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現している。この結果、保持容量151に対する電荷の保持をより確実に行えるとともに、画素電極162に対する十分な通電をより確実に行うことができる。
また、本実施の形態では、保持容量151を、層間絶縁膜162を利用して形成している。このため、走査線121及び信号線122により、高濃度不純物領域142無しで保持容量151が形成でき、設計の自由度が向上するという利点がある。
（４）第４の実施の形態
第９図は本発明の第４の実施の形態を示す図であって、第２図と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図（ａ）は、平面図（ｂ）のＤ−D'線断面図である。なお、上記各実施の形態と同様の構成には、同じ符号を付し、その重複する説明は省略する。
すなわち、本実施の形態では、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132の両方を、オフセット構造としている。ただし、スイッチング薄膜トランジスタ131のオフセット長の方を、カレント薄膜トランジスタ132のオフセット長よりも長くしている。
このような構造であっても、上記第３の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加を同時に実現することができる。
産業上の利用可能性
以上説明したように、本発明によれば、スイッチング薄膜トランジスタのオフ電流の低減と、カレント薄膜薄膜トランジスタのオン電流の増加とを、同時に実現することができるから、保持容量に対する電荷の保持をより確実に行えるとともに、画素電極に対する十分な通電をより確実に行うことができるという効果がある。
Claims (4)
- 走査線と、信号線と、給電線と、を含み、
前記走査線と前記信号線との交点に対応する画素領域には、画素電極と、前記走査線を介して走査信号がゲート電極に供給される第１のトランジスタと、前記第１のトランジスタを介して前記信号線から供給される画像信号に応じた電位がゲート電極に供給されて、前記給電線と前記画素電極との導通を制御する第２のトランジスタと、を備え、
電圧−電流特性において、前記第１のトランジスタは前記第２のトランジスタよりオフ電流が小さく、前記第２のトランジスタは前記第１のトランジスタよりオン電流が大きいことを特徴とする表示装置。 - 前記画素電極と、対向電極との間に挟まれた発光材料を更に含むことを特徴とする請求項２に記載の表示装置。
- 前記第１のトランジスタを介して前記信号線から供給される前記画像信号を保持する保持容量を更に備え、前記保持容量に保持された前記画像信号が前記第２のトランジスタのゲート電極に供給されることを特徴とする請求項２に記載の表示装置。
- 走査線と、信号線と、給電線と、を含み、
前記走査線と前記信号線との交点に対応する画素電極には、画素電極と、前記画素電極と対向電極との間に挟まれた発光材料と、前記走査線を介して走査信号がゲート電極に供給される第１のトランジスタと、前記第１のトランジスタを介して前記信号線から供給される画像信号に応じた電位がゲート電極に供給される第２のトランジスタと、を備え、
前記給電線と前記画素電極とが、前記第２のトランジスタを介して電気的に接続されたとき、前記画素電極と前記対向電極との間に駆動電流が流れることにより、前記発光材料が発光し、
電圧−電流特性において、前記第１のトランジスタは前記第２のトランジスタよりオフ電流が小さく、前記第２のトランジスタは前記第１のトランジスタよりオン電流が大きいことを特徴とする表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25519196 | 1996-09-26 | ||
| PCT/JP1997/003424 WO1998013811A1 (en) | 1996-09-26 | 1997-09-25 | Display device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003178272A Division JP2004062180A (ja) | 1996-09-26 | 2003-06-23 | 表示装置 |
| JP2003178270A Division JP2004062179A (ja) | 1996-09-26 | 2003-06-23 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3555141B2 true JP3555141B2 (ja) | 2004-08-18 |
Family
ID=17275307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50681498A Expired - Lifetime JP3555141B2 (ja) | 1996-09-26 | 1997-09-25 | 表示装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6542137B2 (ja) |
| EP (2) | EP1465257A1 (ja) |
| JP (1) | JP3555141B2 (ja) |
| KR (1) | KR100476125B1 (ja) |
| DE (1) | DE69734054T8 (ja) |
| TW (1) | TW442697B (ja) |
| WO (1) | WO1998013811A1 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013811A1 (en) * | 1996-09-26 | 1998-04-02 | Seiko Epson Corporation | Display device |
| JP4059292B2 (ja) * | 1996-09-26 | 2008-03-12 | セイコーエプソン株式会社 | 表示装置 |
| JP3520396B2 (ja) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
| US6380672B1 (en) * | 1997-08-21 | 2002-04-30 | Seiko Epson Corporation | Active matrix display device |
| JP3580092B2 (ja) * | 1997-08-21 | 2004-10-20 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置 |
| US7317438B2 (en) * | 1998-10-30 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Field sequential liquid crystal display device and driving method thereof, and head mounted display |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6576926B1 (en) * | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6531713B1 (en) * | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| TW469484B (en) * | 1999-03-26 | 2001-12-21 | Semiconductor Energy Lab | A method for manufacturing an electrooptical device |
| TW444257B (en) * | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| EP2256808A2 (en) | 1999-04-30 | 2010-12-01 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method therof |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP3904807B2 (ja) * | 1999-06-04 | 2007-04-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP5210473B2 (ja) | 1999-06-21 | 2013-06-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6967633B1 (en) * | 1999-10-08 | 2005-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TW591584B (en) * | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
| US6580094B1 (en) * | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| JP4727029B2 (ja) * | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| TW521226B (en) * | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| TW493282B (en) * | 2000-04-17 | 2002-07-01 | Semiconductor Energy Lab | Self-luminous device and electric machine using the same |
| TW554638B (en) * | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Light emitting device |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5030345B2 (ja) * | 2000-09-29 | 2012-09-19 | 三洋電機株式会社 | 半導体装置 |
| JP4982918B2 (ja) * | 2000-10-13 | 2012-07-25 | 日本電気株式会社 | 液晶表示用基板及びその製造方法 |
| JP4741569B2 (ja) * | 2000-12-21 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 発光装置 |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP3810725B2 (ja) | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| JP4024557B2 (ja) | 2002-02-28 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器 |
| JP2004095671A (ja) * | 2002-07-10 | 2004-03-25 | Seiko Epson Corp | 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置 |
| US7150537B2 (en) * | 2002-08-16 | 2006-12-19 | Infocus Corporation | Projection television device and screen |
| TWI351566B (en) * | 2003-01-15 | 2011-11-01 | Semiconductor Energy Lab | Liquid crystal display device |
| US20040257352A1 (en) * | 2003-06-18 | 2004-12-23 | Nuelight Corporation | Method and apparatus for controlling |
| JP4641710B2 (ja) | 2003-06-18 | 2011-03-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7595775B2 (en) * | 2003-12-19 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device with reverse biasing circuit |
| US20050200296A1 (en) * | 2004-02-24 | 2005-09-15 | Naugler W. E.Jr. | Method and device for flat panel emissive display using shielded or partially shielded sensors to detect user screen inputs |
| US20050200294A1 (en) * | 2004-02-24 | 2005-09-15 | Naugler W. E.Jr. | Sidelight illuminated flat panel display and touch panel input device |
| US20060007248A1 (en) * | 2004-06-29 | 2006-01-12 | Damoder Reddy | Feedback control system and method for operating a high-performance stabilized active-matrix emissive display |
| CN1957471A (zh) * | 2004-04-06 | 2007-05-02 | 彩光公司 | 在平板显示器中与传感器阵列集成的彩色滤波器 |
| US7129938B2 (en) * | 2004-04-12 | 2006-10-31 | Nuelight Corporation | Low power circuits for active matrix emissive displays and methods of operating the same |
| US20050248515A1 (en) * | 2004-04-28 | 2005-11-10 | Naugler W E Jr | Stabilized active matrix emissive display |
| US20050276292A1 (en) * | 2004-05-28 | 2005-12-15 | Karl Schrodinger | Circuit arrangement for operating a laser diode |
| US7332742B2 (en) * | 2004-06-29 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| US20060289447A1 (en) * | 2005-06-20 | 2006-12-28 | Mohamed Zakaria A | Heating chuck assembly |
| JP2008281671A (ja) * | 2007-05-09 | 2008-11-20 | Sony Corp | 画素回路および表示装置 |
| KR101493662B1 (ko) | 2009-07-10 | 2015-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 기기 및 표시 패널 |
| JP5651763B2 (ja) * | 2013-11-28 | 2015-01-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4006383A (en) * | 1975-11-28 | 1977-02-01 | Westinghouse Electric Corporation | Electroluminescent display panel with enlarged active display areas |
| US4523189A (en) * | 1981-05-25 | 1985-06-11 | Fujitsu Limited | El display device |
| FR2524714B1 (fr) * | 1982-04-01 | 1986-05-02 | Suwa Seikosha Kk | Transistor a couche mince |
| JPS6033593A (ja) | 1983-08-04 | 1985-02-20 | 松下電器産業株式会社 | マトリックス型表示素子駆動用薄膜トランジスタ |
| JP3005918B2 (ja) * | 1991-06-11 | 2000-02-07 | カシオ計算機株式会社 | アクティブマトリクスパネル |
| JP3072637B2 (ja) | 1991-12-25 | 2000-07-31 | セイコーエプソン株式会社 | アクティブマトリクス基板 |
| JP2798540B2 (ja) * | 1992-01-21 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス基板とその駆動方法 |
| EP0635890B1 (en) * | 1993-02-10 | 2002-05-29 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
| JPH06325869A (ja) | 1993-05-18 | 1994-11-25 | Mitsubishi Kasei Corp | 有機電界発光パネル |
| JPH0764051A (ja) | 1993-08-27 | 1995-03-10 | Sharp Corp | 液晶表示装置およびその駆動方法 |
| JP2905680B2 (ja) * | 1993-12-20 | 1999-06-14 | シャープ株式会社 | 薄膜トランジスターの製造方法 |
| US5616935A (en) * | 1994-02-08 | 1997-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit having N-channel and P-channel transistors |
| JP3741741B2 (ja) * | 1994-02-08 | 2006-02-01 | 株式会社半導体エネルギー研究所 | 相補型集積回路の作製方法 |
| DE19500380C2 (de) * | 1994-05-20 | 2001-05-17 | Mitsubishi Electric Corp | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür |
| JP3423108B2 (ja) * | 1994-05-20 | 2003-07-07 | 三洋電機株式会社 | 表示装置及び表示装置の製造方法 |
| JP3256084B2 (ja) * | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| TW275684B (ja) * | 1994-07-08 | 1996-05-11 | Hitachi Seisakusyo Kk | |
| JP3471928B2 (ja) * | 1994-10-07 | 2003-12-02 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置の駆動方法 |
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
| US5684365A (en) * | 1994-12-14 | 1997-11-04 | Eastman Kodak Company | TFT-el display panel using organic electroluminescent media |
| JP3636777B2 (ja) | 1995-07-04 | 2005-04-06 | Ｔｄｋ株式会社 | 画像表示装置 |
| JPH0981053A (ja) | 1995-09-07 | 1997-03-28 | Casio Comput Co Ltd | 電界発光素子及びその駆動方法 |
| WO1998013811A1 (en) * | 1996-09-26 | 1998-04-02 | Seiko Epson Corporation | Display device |
| US6277679B1 (en) * | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
-
1997
- 1997-09-25 WO PCT/JP1997/003424 patent/WO1998013811A1/ja active IP Right Grant
- 1997-09-25 JP JP50681498A patent/JP3555141B2/ja not_active Expired - Lifetime
- 1997-09-25 KR KR10-1998-0703548A patent/KR100476125B1/ko not_active IP Right Cessation
- 1997-09-25 DE DE69734054T patent/DE69734054T8/de active Active
- 1997-09-25 EP EP04076467A patent/EP1465257A1/en not_active Withdrawn
- 1997-09-25 US US09/077,072 patent/US6542137B2/en not_active Expired - Lifetime
- 1997-09-25 EP EP97941247A patent/EP0863495B1/en not_active Expired - Lifetime
- 1997-09-26 TW TW086114082A patent/TW442697B/zh not_active IP Right Cessation
-
2003
- 2003-01-07 US US10/337,351 patent/US6862011B2/en not_active Expired - Lifetime
-
2004
- 2004-04-27 US US10/832,278 patent/US7012278B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69734054D1 (de) | 2005-09-29 |
| EP0863495A1 (en) | 1998-09-09 |
| US6862011B2 (en) | 2005-03-01 |
| EP1465257A1 (en) | 2004-10-06 |
| US7012278B2 (en) | 2006-03-14 |
| EP0863495A4 (en) | 2001-03-28 |
| WO1998013811A1 (en) | 1998-04-02 |
| US6542137B2 (en) | 2003-04-01 |
| KR100476125B1 (ko) | 2005-08-12 |
| EP0863495B1 (en) | 2005-08-24 |
| TW442697B (en) | 2001-06-23 |
| DE69734054T8 (de) | 2006-06-08 |
| KR19990067526A (ko) | 1999-08-25 |
| DE69734054T2 (de) | 2006-03-09 |
| US20010054991A1 (en) | 2001-12-27 |
| US20030090214A1 (en) | 2003-05-15 |
| US20040196220A1 (en) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555141B2 (ja) | 表示装置 | |
| KR100533449B1 (ko) | 발광표시장치 | |
| US10840462B2 (en) | Semiconductor device including semiconductor layers having different semiconductor materials | |
| JP4434563B2 (ja) | 有機ｅｌ表示装置の製造方法 | |
| JP2001051622A5 (ja) | ||
| JP4713840B2 (ja) | 平板表示装置 | |
| JP4059292B2 (ja) | 表示装置 | |
| JP2004062179A (ja) | 表示装置 | |
| JP2004062180A (ja) | 表示装置 | |
| JP3951968B2 (ja) | 発光装置及びその製造方法 | |
| JP4311455B2 (ja) | 発光装置 | |
| JP4192690B2 (ja) | 発光表示装置 | |
| JP2004054260A (ja) | 発光表示装置及びその製造方法 | |
| JP2004047494A (ja) | 発光表示装置 | |
| JP2003174170A (ja) | 表示装置 | |
| JP2009064861A (ja) | 半導体装置、半導体装置の製造方法および電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040503 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |