JP2003174170A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 薄膜トランジスタにより形成された表示装置
において、スイッチングトランジスタのオフ電流の低減
と駆動トランジスタのオン電流の向上を同時に実現する
ことを目的とする。 【解決手段】 表示装置におけるスイッチングトランジ
スタのチャネル領域の膜厚を駆動トランジスタのチャネ
ル領域の膜厚よりも薄くすることで、スイッチングトラ
ンジスタのオフ抵抗を大きくし、駆動トランジスタのオ
ン抵抗を小さくすることが可能となるために

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発光素子の駆動を
薄膜トランジスタで行う表示装置に関する。

【０００２】

【従来の技術】薄膜トランジスタ表示装置は、軽量、薄
型、高画質及び高精細を実現する表示装置として、多種
かつ多数用いられている。これまでに開発された薄膜ト
ランジスタは、薄膜トランジスタ液晶表示装置に代表さ
れるように、主に信号電圧の伝達もしくは微小電荷の転
送のためのものであった。しかし、今後開発が進むであ
ろうＥＬ（Electroluminescence ）表示装置等の自発光
型パネルや発熱パネル等においては、駆動が可能でかつ
メモリ機能を持つ素子が必須になると考えられる。

【０００３】図９は、駆動薄膜トランジスタ表示装置
の、等価回路図（ａ）及び電位関係図（ｂ）である。こ
こでは、発光材料として、有機発光材料を用いている。

【０００４】図９（ａ）および図９（ｂ）において、波
形９０１は走査線１１１の電位、９０２は信号線１１２
の電位、９０３は共通給電線１１３の電位、９０４は保
持容量１１６の電位、９０５は画素電極１２１の電位、
９０６は対向電極１１８の電位である。ここで、スイッ
チングトランジスタ１１４は、走査線１１１の電位によ
り、信号線１１２と保持容量１１６との導通を制御する
トランジスタである。すなわち、走査線の電位９０１に
より、信号線の電位９０２が保持容量の電位９０４に伝
達される。表示する画素に対しては、信号線の電位９０
２が高電位となり、保持容量の電位９０４が高電位とな
る。表示しない画素に対しては、信号線の電位９０２が
低電位となり、保持容量の電位９０４が低電位となる。

【０００５】一方、駆動トランジスタ１１５は、保持容
量１１６の電位により、共通給電線１１３と画素電極１
２１との導通を制御するトランジスタである。すなわ
ち、保持容量の電位９０４により、共通給電線の電位９
０３が画素電極の電位９０５に伝達される。表示する画
素に対しては、共通給電線１１３と画素電極１２１が導
通され、表示しない画素に対しては、共通給電線１１３
と画素電極１２１が切断される。

【０００６】この結果、表示する画素に対しては、画素
電極１２１と対向電極１１８間に電流が流れ、発光素子
１１７が発光する。表示しない画素に対しては、電流が
流れず、発光しない。

【０００７】このように、薄膜トランジスタ表示装置に
は、スイッチングトランジスタ１１４及び駆動トランジ
スタ１１５が存在する。そして、いずれの薄膜トランジ
スタも、通常の半導体製造プロセスで製造される電界効
果型トランジスタであり、従来の薄膜トランジスタ表示
装置では、両薄膜トランジスタがなるべく同じ構造のト
ランジスタである方が製造コストの低減が可能である等
の理由から、両薄膜トランジスタとしては、同様な構造
の薄膜トランジスタが用いられていた。

【０００８】

【発明が解決しようとする課題】しかしながら、薄膜ト
ランジスタ表示装置に関する研究を鋭意行った結果、上
記両方の薄膜トランジスタは、互いに異なる特性を重視
した構造とすることが望ましいことを見出した。すなわ
ち、スイッチングトランジスタ１１４には、保持容量１
１６への電荷の保持をより確実にするために、オフ電流
の低減が要求される。これに対し、駆動トランジスタ１
１５には、発光素子1１７の発光を低電圧において、よ
り高輝度にするために、オン抵抗の低減が要求される。
また、表示装置としての消費電力を低減するためにも、
発光素子と駆動トランジスタともに電流が流れるために
駆動トランジスタのオン抵抗の低減が必須となる。

【０００９】本発明は、このような知見に基づいてなさ
れたものであって、スイッチングトランジスタ1１４の
オフ電流の低減と、駆動トランジスタ１１５のオン電流
の増加とを、同時に実現した薄膜トランジスタ表示装置
を提供することを目的としている。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、複数の走査線、複数の信号
線及び複数の共通給電線が形成され、走査線と信号線と
の各交点に対応して、スイッチングトランジスタ、駆動
トランジスタ、保持容量及び画素電極が形成され、スイ
ッチングトランジスタは、走査線の電位により、信号線
と保持容量との導通を制御し、駆動トランジスタは、保
持容量の電位により、共通給電線と画素電極との導通を
制御する表示装置において、駆動トランジスタにおける
オン抵抗をスイッチングトランジスタのオン抵抗よりも
低くすることを特徴とする。

【００１１】この請求項１に係る発明によれば、スイッ
チングトランジスタ及び駆動トランジスタの両トランジ
スタを、それぞれに要求される性能に応じて、オン抵抗
を変化させ、スイッチングトランジスタのオン抵抗を増
加させて、オフ電流を低下させているから、保持容量に
対する電荷の保持がより確実に行われるとともに、駆動
トランジスタのオン抵抗を低下させて画素電極に対して
十分な電流が供給される。

【００１２】上記目的を達成するために、請求項２に係
る発明は、複数の走査線、複数の信号線及び複数の共通
給電線が形成され、１画素に第１走査線と第２走査線と
信号線および共通給電線と駆動トランジスタ、スイッチ
ングトランジスタ、第３トランジスタ、第４トランジス
タの４つのトランジスタと保持容量が形成されており、
第一の走査線をアクティブにし、ソース電極が電源に接
続された駆動トランジスタおよびドレイン電極が信号線
に接続され、第一の走査線にゲート電極が接続された第
一トランジスタを通して、発光素子に一定電流値を流
し、駆動トランジスタのゲート電極とドレイン電極間を
短絡するように第１の走査線にゲート電極が接続された
スイッチングトランジスタが開くと共に、第３トランジ
スタのゲート電極とソース電極間に接続された保持容量
に、先の一定の電流値と同じ電流を流すように駆動トラ
ンジスタのゲート電圧とドレイン電圧を保持した後に、
第１の走査線を非アクティブ、第２の走査線をアクティ
ブとして、電流の流れる経路を駆動トランジスタ並びに
第二走査線とゲート電極が接続され、ドレイン電極に発
光素子に接続された第４トランジスタならびに発光素子
を含む経路に切り替えて、記憶した電流を発光素子に流
すことを特徴とする表示装置において、駆動トランジス
タのオン抵抗がスイッチングトランジスタのオン抵抗よ
りも小さく、スイッチングトランジスタのオフ抵抗が、
駆動トランジスタのオフ抵抗よりも大きいことを特徴と
する。

【００１３】この請求項２に係る発明によれば、スイッ
チングトランジスタ及び駆動トランジスタの両トランジ
スタを、それぞれに要求される性能に応じて、オン抵抗
を変化させ、スイッチングトランジスタのオン抵抗を増
加させて、オフ電流を低下させているから、保持容量に
対する電荷の保持がより確実に行われるとともに、駆動
トランジスタのオン抵抗を低下させて画素電極に対して
十分な電流が供給される。

【００１４】上記目的を達成するために、請求項３に係
る発明は、請求項１，２に記載の表示装置において、駆
動トランジスタにおけるチャネル長に対するチャネル幅
の比の値が、スイッチングトランジスタにおけるチャネ
ル長に対するチャネル幅の比の値よりも大きいことを特
徴とする。このために駆動トランジスタにおけるオン抵
抗を小さくし、スイッチングトランジスタにおけるオフ
抵抗を大きくすることが可能であるので保持容量に対す
る電荷の保持がより確実に行われるとともに、駆動トラ
ンジスタのオン抵抗を低下させて画素電極に対して十分
な電流が供給される。

【００１５】上記目的を達成するために、請求項４に係
る発明は、請求項１，２に記載の表示装置において、ス
イッチングトランジスタにおいてチャネル領域と高濃度
不純物領域の間に低濃度不純物領域が存在するために、
ドレイン端に集中する電界を緩和することが出来るため
に、オフ電流を低減することが可能となるために、保持
容量に蓄積された電荷を十分に保持することが出来ると
いう特徴を有する。

【００１６】上記目的を達成するために、請求項５に係
る発明は、請求項１，２に記載の表示装置において、前
記スイッチングトランジスタにおいて２つ以上のゲート
電極を有するので、ドレイン端に集中する電界を緩和す
ることが出来るためにオフ電流を低減することが可能と
なり、保持容量に蓄積された電荷を十分に保持すること
が出来るという特徴を有する。

【００１７】上記目的を達成するために、請求項６に係
る発明は、請求項１，２に記載の表示装置において、ス
イッチングトランジスタにおいてチャネル領域と高濃度
不純物領域の間に低濃度不純物領域が存在し、かつ前記
スイッチングトランジスタにおいて２つ以上のゲート電
極を有するので、ドレイン端に集中する電界を緩和する
ことが出来るためにオフ電流を低減することが可能とな
り、保持容量に蓄積された電荷を十分に保持することが
出来るという特徴を有する。

【００１８】上記目的を達成するために、請求項７に係
る発明は、請求項１，２に記載の表示装置において、駆
動トランジスタのチャネル領域の膜厚が、スイッチング
トランジスタのチャネル領域の膜厚よりも厚いことを特
徴とする。

【００１９】この発明によれば、スイッチングトランジ
スタにおけるチャネル領域の膜厚が、駆動トランジスタ
におけるチャネル領域の膜厚よりも薄いという特徴を有
するためにオフ電流の低減が図られるとともに、駆動ト
ランジスタのオン電流の増加が図られるから、保持容量
に対する電荷の保持がより確実に行われるとともに、画
素電極に対する十分な通電がより確実に行われる。

【００２０】上記目的を達成するために、請求項８に係
る発明は、請求項１，２に記載の表示装置において、駆
動トランジスタのチャネル領域の膜厚が、スイッチング
トランジスタのチャネル領域の膜厚よりも厚いことを特
徴とし、駆動トランジスタおよびスイッチングトランジ
スタのチャネル領域が非晶質シリコンで形成されている
という特徴を有する。

【００２１】非晶質シリコンをチャネルに用いた薄膜ト
ランジスタは比較的簡便なプロセス工程でトランジスタ
を形成することが可能である。しかしながら、非晶質シ
リコンは移動度が低いために移動度の大きい材料で形成
したトランジスタと比較して駆動電流が小さくなる。ト
ランジスタにおけるチャネル領域の膜厚を厚くすること
で駆動電流を増加させることは可能であるが、オフ電流
も増加してしまうという欠点を有する。本発明における
表示装置においては駆動トランジスタとスイッチングト
ランジスタに求められる性能とは相違するために駆動ト
ランジスタのチャネル領域の膜厚を厚くすることで十分
な駆動電流を得る事が可能となり、スイッチングトラン
ジスタのチャネル領域の膜厚を薄くすることで十分に低
いオフ電流を得る事が可能となる。

【００２２】上記目的を達成するために、請求項９に係
る発明は、請求項１，２に記載の表示装置において、駆
動トランジスタのチャネル領域の膜厚が、スイッチング
トランジスタのチャネル領域の膜厚よりも厚いことを特
徴とし、駆動トランジスタおよびスイッチングトランジ
スタのチャネル領域が多結晶シリコンで形成されている
という特徴を有する。

【００２３】駆動トランジスタおよびスイッチングトラ
ンジスタにおけるチャネル領域が多結晶シリコンで形成
されている場合には、チャネル領域の移動度が大きいた
めに駆動回路を基板上に形成することも出来、トランジ
スタサイズも比較的小さくすることが可能であるという
特徴を有する。特に小型の表示装置においては、１画素
のサイズが小さくなるために、トランジスタサイズを小
さくしなければ画素内にトランジスタを形成出来なくな
る。このため、多結晶シリコンで形成することで小型の
表示装置においても画素内にトランジスタを形成するこ
とが可能である。

【００２４】上記目的を達成するために、請求項１０に
係る発明は、請求項１，２に記載の表示装置において、
スイッチングトランジスタのチャネル領域の膜厚が６０
ｎｍ以下であるという特徴を有する。

【００２５】この発明によって、多結晶シリコンをチャ
ネル領域に用いるトランジスタにおいてオフ電流を十分
に小さく出来るために上記請求項８に係る発明の作用が
より効果的に得ることが可能となる。

【００２６】また、請求項１１に係る発明においては駆
動トランジスタとスイッチングトランジスタのチャネル
領域が多結晶シリコンで形成されており、駆動トランジ
スタのチャネル領域の膜厚がスイッチングトランジスタ
のチャネル領域の膜厚よりも厚く、駆動トランジスタが
Ｐチャネルトランジスタで形成されているために、信頼
性において優れるという特徴を有する。

【００２７】表示装置における駆動トランジスタにはフ
レーム期間中に電流が流れているために高い信頼性が要
求される。そのため、駆動トランジスタにＰチャネルト
ランジスタを適用することで、トランジスタにおいて流
れる多数キャリアがホールであるために信頼性において
優れた駆動トランジスタを得ることが可能となる。

【００２８】また、請求項１２に係る発明においては駆
動トランジスタとスイッチングトランジスタのチャネル
領域が多結晶シリコンで形成されており、駆動トランジ
スタのチャネル領域の膜厚がスイッチングトランジスタ
のチャネル領域の膜厚よりも厚く、スイッチングトラン
ジスタにおいてチャネル領域と高濃度不純物領域の間に
低濃度不純物領域が存在するために、ドレイン端に集中
する電界を緩和することが出来るために、オフ電流を低
減することが可能となるために、保持容量に蓄積された
電荷を十分に保持することが出来るという特徴を有す
る。

【００２９】また、請求項１３に係る発明においては駆
動トランジスタとスイッチングトランジスタのチャネル
領域が多結晶シリコンで形成されており、駆動トランジ
スタのチャネル領域の膜厚がスイッチングトランジスタ
のチャネル領域の膜厚よりも厚く、スイッチングトラン
ジスタにおいて２つ以上のゲート電極を有するので、ド
レイン端に集中する電界を緩和することが出来るために
オフ電流を低減することが可能となり、保持容量に蓄積
された電荷を十分に保持することが出来るという特徴を
有する。

【００３０】また、請求項１４に係る発明においては駆
動トランジスタとスイッチングトランジスタのチャネル
領域が多結晶シリコンで形成されており、駆動トランジ
スタのチャネル領域の膜厚がスイッチングトランジスタ
のチャネル領域の膜厚よりも厚く、スイッチングトラン
ジスタにおいてチャネル領域と高濃度不純物領域の間に
低濃度不純物領域が存在し、スイッチングトランジスタ
において２つ以上のゲート電極を有するので、ドレイン
端に集中する電界を緩和することが出来るためにオフ電
流を十分に低減することが可能となり、保持容量に蓄積
された電荷を十分に保持することが出来るという特徴を
有する。

【００３１】

【発明の実施の形態】以下、本発明の実施例を、図面に
基づいて説明する。

【００３２】（実施例１）図１は、本発明の実施例１を
示す図であって、この実施例は、本発明に係る表示装置
を、ＥＬ表示素子を用いたアクティブマトリクス型の表
示装置に適用したものである。

【００３３】この表示装置１００は、透明の表示基板上
に、複数の走査線１１１と、これら走査線１１１に対し
て交差する方向に延びる複数の信号線１１２と、これら
信号線１１２に並列に延びる複数の共通給電線１１３
と、がそれぞれ配線された構成を有するとともに、走査
線１１１及び信号線１１２の各交点毎に、画素領域が設
けられている。

【００３４】信号線１１２に対しては、シフトレジス
タ、レベルシフタ、ビデオライン、アナログスイッチを
備えるデータ側駆動回路１０１が設けられている。ま
た、走査線１１１に対しては、シフトレジスタおよびレ
ベルシフタを備える走査側駆動回路１０２が設けられて
いる。さらに、また、画素領域の各々には、走査線１１
１を介して走査信号がゲート電極に供給されるスイッチ
ングトランジスタ１１４と、このスイッチングトランジ
スタ１１４を介して信号線１１２から供給される画像信
号を保持する保持容量１１６と、この保持容量１１６に
よって保持された画像信号がゲート電極に供給される駆
動トランジスタ１１５と、この駆動トランジスタ１１５
を介して共通給電線１１３に電気的に接続したときに共
通給電線１１３から駆動電流が流れ込む画素電極と、こ
の画素電極と対向電極１１８との間に挟み込まれる発光
素子１１７と、が設けられている。

【００３５】製造工程の詳細は、次の通りである。

【００３６】先ず、図１０（ａ）に示すように、透明基
板１００１上に、半導体膜１００２を形成する。次に図
１０（ｂ）に示す様にフォトリソグラフィー工程を用い
て駆動トランジスタが形成される半導体領域のみが残さ
れる様にレジスト１００３でパターニングを行った後に
エッチング処理を行うことで、図１０（ｃ）に示すよう
に、駆動トランジスタ用半導体領域１００４を形成す
る。その後、引き続き図１０（ｄ）に示す様に半導体膜
を基板全面に形成した後で、図１０（ｅ）に示すよう
に、駆動トランジスタおよびスイッチングトランジスタ
用半導体領域を形成するために再びフォトリソグラフィ
ー工程によりレジスト１００６でパターニングを行った
後でエッチング処理する。その結果図１０（ｆ）に示す
ように駆動トランジスタとスイッチングトランジスタで
チャネル領域の膜厚の異なる半導体領域１００８、１０
０７を形成することが可能となる。これらの工程の結
果、図２（ａ）に示す様に駆動トランジスタの半導体領
域２０２の膜厚をスイッチングトランジスタの半導体領
域２０１の膜厚に比べて厚くすることが可能となる。そ
して、図２（ｂ）に示すように、それら半導体膜を覆う
ようにゲート絶縁膜２０５を形成し、その上に金属膜を
成膜し、これをパターニングして、ゲート電極２０３お
よび２０４を形成する。

【００３７】なお、駆動トランジスタのチャネル領域の
膜厚をスイッチングトランジスタのチャネル領域の膜厚
よりも厚くする方法としては、上記に記載した方法以外
にもチャネル領域のスイッチングトランジスタのチャネ
ル領域のみを選択的に酸化する事で形成する事も可能で
ある。選択的に酸化する方法としては、駆動トランジス
タのチャネル領域を窒化シリコン膜等の非酸化性絶縁膜
で被覆すること等が可能である。

【００３８】次いで、図２（ｃ）に示すように、ゲート
電極２０３および２０４を注入マスクとして半導体領域
に高濃度不純物を注入することでソース、ドレインとな
る高濃度不純物領域２２０を形成する。

【００３９】そして、図２（ｄ）に示すように、層間絶
縁膜２０７を成膜、コンタクトホールを形成し、さら
に、金属膜を成膜しこれをパターニングして、ソースお
よびドレイン電極２０６を形成する。

【００４０】次いで、図２（ｅ）に示すように、画素電
極２１０を形成し、最上層の絶縁膜２１１を形成すると
ともに、画素電極上の絶縁膜を除去して開口部２０９を
形成する。さらにこの後、画素電極２１０上に発光素子
及び対向電極（図示せず）を形成する。

【００４１】本実施例の表示装置においては、スイッチ
ングトランジスタ１１４のオフ電流の低減と、駆動トラ
ンジスタ１１５のオン電流の増加とを、同時に実現する
ことが可能である。この結果、保持容量１１６に対する
電荷の保持をより確実に行えるとともに、画素電極に対
する十分な通電をより確実に行うことができる。

【００４２】また、本実施例では、保持容量１１６を、
ゲート絶縁膜２０５を利用して形成しているが、一般
に、ゲート絶縁膜２０５は、他の絶縁膜よりも薄く形成
される。このため、小面積かつ大容量の保持容量１１６
を形成することができるという利点がある。

【００４３】なお、本実施例においては駆動トランジス
タのオン抵抗をスイッチングトランジスタのオン抵抗よ
りも小さくし、スイッチングトランジスタのオフ抵抗を
駆動トランジスタのオフ抵抗よりも大きくすることをト
ランジスタのチャネル領域の膜厚を変化させることで制
御しているが、トランジスタのチャネル長とチャネル幅
をコントロールすることで実施することも可能である。
トランジスタのチャネル長とチャネル幅を制御すること
でトランジスタのコンダクタンスを変化させることが出
来るために、スイッチングトランジスタのチャネル幅の
チャネル長に対する比の値を、駆動トランジスタのチャ
ネル幅のチャネル長に対する比の値よりも大きくするこ
とでトランジスタの最適な抵抗を制御することが可能と
なる。

【００４４】また、スイッチングトランジスタにおいて
は低濃度不純物領域をチャネル領域と高濃度不純物領域
の間に形成することでトランジスタのドレイン端に印加
される電界強度を低減する事が可能であるし、スイッチ
ングトランジスタに２つ以上のゲート電極を形成するこ
とでドレイン端の電界強度を低下させることも可能であ
るので、これらの技術を用いることでスイッチングトラ
ンジスタのオフ抵抗を低減する事も可能である。

【００４５】なお、本発明の思想に基づいているもので
あれば、表示装置の駆動回路、薄膜トランジスタ表示装
置の構造、製造方法、材料については、どのようなもの
であってもかまわない。

【００４６】（実施例２）本発明で用いられる回路構成
は、図３に示すように、単位画素が最低４つからなるト
ランジスタ３０５，３０６，３０７，３０８ならびに発
光素子３１０により構成されている。動作を説明する
と、まず第１の走査線３０２をアクティブとすることに
より、共通給電線３０１より駆動トランジスタ３０５お
よび第３トランジスタ３０７を通して、発光素子に流す
べき電流値Iが流れ、駆動トランジスタ３０５のゲート
とドレイン間を短絡するようにスイッチングトランジス
タ３０６が導通すると共に、駆動トランジスタ３０５の
ゲートとソース間に接続された保持容量３０９に、電流
値Iを流すように駆動トランジスタのゲート電圧とドレ
イン電圧の差が記憶される。その後、第１の走査線を非
アクティブ、第２の走査線３０３をアクティブとして、
電流の流れる経路を駆動トランジスタ３０５並びに第４
トランジスタ３０８ならびに発光素子３１０を含む経路
に切り替えて、先に記憶した電流Iと同じ大きさの電流
を発光素子３１０に流し続けることができるものであ
る。この回路は１画素内に４つのトランジスタを有して
おり、駆動トランジスタ３０５のゲートはスイッチング
トランジスタ３０６のソースに接続されており、スイッ
チングトランジスタ３０６および第３トランジスタ３０
７のゲートは第1の走査線に、スイッチングトランジス
タのドレインは第３トランジスタ３０７のソースならび
に第４トランジスタ３０８のソースに接続され第３トラ
ンジスタのドレインは信号線３０４に接続されている。
第４トランジスタ３０８のゲートは第２の走査線に接続
され、第４トランジスタのドレインは発光素子３１０の
アノード電極に接続されている。

【００４７】本駆動回路は２つのタイミングにより制御
される。第一のタイミングは必要な電流値Iを記憶させ
るタイミングである。このタイミングでスイッチングト
ランジスタ３０６ならびに第３トランジスタ３０７が開
く。ここで、信号線３０４より所定の電流Iが書き込ま
れる。これにより駆動トランジスタ３０５はゲートとド
レインが接続された状態となり、この駆動トランジスタ
３０５と第３トランジスタ３０７を通じて一定電流Iが
流れる。従って、駆動トランジスタ３０５のゲートーソ
ース間の電圧は一定電流Iが流れるような電圧となりこ
れが保持容量３０９に記憶される。第二のタイミングは
スイッチングトランジスタと第３トランジスタが遮断さ
れ、第４トランジスタ３０８が開くタイミングである。
これにより駆動トランジスタ３０５のソースーゲート間
の電圧は保持されたまま、駆動トランジスタは常に飽和
領域で動作するため、駆動トランジスタ３０５を流れる
電流、すなわち発光素子３１０を流れる電流は一定とな
る。つまり本駆動回路を用いることで表示装置における
画素毎の特性ばらつきを極めて小さくすることが可能と
なる。

【００４８】本駆動回路においてもスイッチングトラン
ジスタのオフ電流は保持容量の電荷を保持するために低
くする必要があり、駆動トランジスタには発光素子に十
分な電流を供給するためにオン電流を十分に大きくする
必要がある。このことから駆動トランジスタのオン抵抗
をスイッチングトランジスタのオン抵抗よりも小さく
し、スイッチングトランジスタのオフ抵抗を駆動トラン
ジスタのオフ抵抗よりも大きくすることで優れた表示特
性を得ることが可能となる。

【００４９】（実施例３）本実施例では複数の走査線、
複数の信号線及び複数の共通給電線が形成され、走査線
と信号線との各交点に対応して、スイッチングトランジ
スタ、駆動トランジスタ、保持容量及び画素電極が形成
され、スイッチングトランジスタは、走査線の電位によ
り、信号線と保持容量との導通を制御し、駆動トランジ
スタは、保持容量の電位により、共通給電線と画素電極
との導通を制御する表示装置において、駆動トランジス
タのチャネル領域の膜厚がスイッチングトランジスタの
チャネル領域の膜厚よりも厚く、駆動トランジスタおよ
びスイッチングトランジスタの半導体領域が非晶質シリ
コンで形成されている。非晶質シリコンをチャネル領域
に持つトランジスタにおいては、多結晶シリコンをチャ
ネル領域に持つトランジスタに比較してプロセス工程が
比較的簡単であり、製造コストを比較的安くすることが
可能である。また、非晶質シリコンをチャネル領域に持
つトランジスタは多結晶シリコントランジスタと比較し
てオフ電流が小さくなるという特徴を有するが、オン電
流が低いという問題も存在する。このため従来はトラン
ジスタのゲート幅を大きくしてオン電流を大きくする必
要があった。しかし、表示装置における画素サイズを越
えるゲート幅を用いることは不可能である。本発明の様
にスイッチングトランジスタと比較して、駆動トランジ
スタの膜厚を厚くすることでオン電流を増加させること
が可能となる。

【００５０】図４に非晶質シリコンを用いて形成した駆
動トランジスタ４０１とスイッチングトランジスタ４０
２を示す。ここではトランジスタの製造工程を簡略する
こが可能である逆スタガ構造を示すが、トランジスタの
構造はゲート電極がゲート絶縁膜上にあるトップゲート
構造を用いることも可能である。

【００５１】本実施例では、図４に示す様に駆動トラン
ジスタ４０１のチャネル領域４０３の膜厚がスイッチン
グトランジスタ４０２のチャネル領域４０４の膜厚より
も厚くなっている。駆動トランジスタのチャネル膜厚を
厚くするためには、プラズマＣＶＤ法を用いてゲート絶
縁膜４０５となる窒化シリコンとチャネル領域となる非
晶質シリコンを連続して形成した後に、スイッチングト
ランジスタのチャネル領域のみをフォトリソグラフィー
工程等を用いてエッチング除去し、その後、引き続きプ
ラズマＣＶＤ法により非晶質シリコンを形成すること
で、駆動トランジスタの非晶質シリコンの膜厚を厚くし
て、スイッチングトランジスタの非晶質シリコンの膜厚
を薄くすることが可能である。また、窒化シリコン膜を
マスクとして酸化工程等を用いることでスイッチングト
ランジスタのチャネル領域の膜厚を薄膜化することも可
能である。ゲート電極４０６、ソースおよびドレイン領
域４０７、ソースおよびドレイン電極４０８を図４に示
す様に形成することでスイッチングトランジスタと駆動
トランジスタを構成することが可能となる。

【００５２】（実施例４）本実施例では複数の走査線、
複数の信号線及び複数の共通給電線が形成され、走査線
と信号線との各交点に対応して、スイッチングトランジ
スタ、駆動トランジスタ、保持容量及び画素電極が形成
され、スイッチングトランジスタは、走査線の電位によ
り、信号線と保持容量との導通を制御し、駆動トランジ
スタは、保持容量の電位により、共通給電線と画素電極
との導通を制御する表示装置において、駆動トランジス
タおよびスイッチングトランジスタのチャネル領域が多
結晶シリコンで形成されており、かつ駆動トランジスタ
のチャネル領域の膜厚がスイッチングトランジスタのチ
ャネル領域の膜厚よりも厚い。

【００５３】駆動トランジスタおよびスイッチングトラ
ンジスタにおけるチャネル領域を多結晶シリコンを用い
て形成する場合には、チャネル領域の移動度が大きいた
めに駆動回路を基板上に形成することも出来、トランジ
スタサイズも比較的小さくすることが可能であるという
特徴を有する。特に小型の表示装置においては、１画素
のサイズが小さくなるために、トランジスタサイズを小
さくしなければ画素内にトランジスタを形成出来なくな
る。このため、多結晶シリコンで形成することで小型の
表示装置においても画素内にトランジスタを形成するこ
とが可能である。

【００５４】本実施例では、図５に示す様に駆動トラン
ジスタ５０１のチャネル領域５０３の膜厚がスイッチン
グトランジスタ５０２のチャネル領域５０４の膜厚より
も厚くなっている。

【００５５】チャネル領域が多結晶シリコンで形成され
たゲート長とゲート幅が６ｕｍのＰチャネルタイプの薄
膜トランジスタにおいて、チャネル領域の膜厚とゲート
電圧、ドレイン電圧ともに−６Ｖの時のオン電流とゲー
ト電圧、ドレイン電圧ともに６Ｖの時のオフ電流の関係
を図６に示す。図からチャネル領域の膜厚が６０ｎｍ以
下であればオフ電流が十分に抑制され、膜厚を厚くする
ことで十分に大きなオン電流を得ることが出来ることが
わかる。

【００５６】駆動トランジスタにおいては、オン電流を
大きくすればする程トランジスタに印加される電圧を抑
制することが出来るために、表示装置としての消費電力
を抑制することが可能となる。また、スイッチングトラ
ンジスタにおいては保持容量に蓄積された電荷を保持す
るためにオフ電流を抑制する必要がある。このためにス
イッチングトランジスタにおけるチャネル領域の膜厚を
６０ｎｍ以下にすることで表示特性を改善出来るという
特徴を有する。

【００５７】（実施例５）本実施例では複数の走査線、
複数の信号線及び複数の共通給電線が形成され、走査線
と信号線との各交点に対応して、スイッチングトランジ
スタ、駆動トランジスタ、保持容量及び画素電極が形成
され、スイッチングトランジスタは、走査線の電位によ
り、信号線と保持容量との導通を制御し、駆動トランジ
スタは、保持容量の電位により、共通給電線と画素電極
との導通を制御する表示装置において、駆動トランジス
タおよびスイッチングトランジスタのチャネル領域が多
結晶シリコンにより形成されており、駆動トランジスタ
のチャネル領域の膜厚がスイッチングトランジスタのチ
ャネル領域の膜厚よりも厚く、かつ、駆動トランジスタ
がＰチャネルトランジスタにより形成されている。

【００５８】駆動トランジスタは常時電流が流れている
ために高い信頼性が要求される。しかしながら駆動トラ
ンジスタにＰチャネルトランジスタを適用することで、
トランジスタにおいて流れる多数キャリアがホールであ
り、キャリアの有効質量が大きくなるために信頼性にお
いて優れた駆動トランジスタを得ることが可能となる。
また、表示装置において駆動トランジスタは画素電極と
接続されるが、一般的に画素電極はＩＴＯ等の透明電極
で形成されるが、ＩＴＯ等の透明電極はＰチャネルトラ
ンジスタにおける多数キャリアであるホールに対して良
好なオーミック接合を形成するために、駆動トランジス
タはＰチャネルトランジスタで形成することで優れた表
示装置を形成することが可能となる。

【００５９】（実施例６）本実施例では複数の走査線、
複数の信号線及び複数の共通給電線が形成され、走査線
と信号線との各交点に対応して、スイッチングトランジ
スタ、駆動トランジスタ、保持容量及び画素電極が形成
され、スイッチングトランジスタは、走査線の電位によ
り、信号線と保持容量との導通を制御し、駆動トランジ
スタは、保持容量の電位により、共通給電線と画素電極
との導通を制御する表示装置において、駆動トランジス
タのチャネル領域の膜厚がスイッチングトランジスタの
チャネル領域の膜厚よりも厚く、かつ、スイッチングト
ランジスタにおけるチャネル領域と高濃度不純物領域の
間に低濃度不純物領域が形成されている。このためにス
イッチングトランジスタのオフ電流を低減することが可
能となり、保持容量に蓄積された電荷を十分に保持する
ことが可能となる。

【００６０】図７に本実施例における駆動トランジスタ
７０１とスイッチングトランジスタ７０２の断面図を示
す。

【００６１】低濃度不純物領域の形成はゲート電極の加
工後にイオンドーピング技術等を用いて低濃度不純物を
注入することで低濃度不純物領域を自己整合的に形成
し、引き続きフォトリソグラフィー技術を用いて注入マ
スクを形成した後に高濃度不純物を注入することで低濃
度不純物領域に隣接した高濃度不純物領域を形成するこ
とが可能となる。また、この際ゲート電極加工後に絶縁
膜を形成して、その後絶縁膜をエッチングすることで絶
縁膜側壁を形成し、その後絶縁膜側壁を高濃度不純物注
入のための自己整合的形成されたマスクとして活用する
ことも可能である。

【００６２】スイッチングトランジスタ７０２のチャネ
ル領域とソースおよびドレイン領域の間に低濃度の不純
物領域７０３が形成されている本構造においては、ドレ
インに印加される電界を低濃度不純物領域によって緩和
することが可能となるためにオフ電流を低減することが
可能となる。また、本構造はスイッチングトランジスタ
に低濃度不純物領域を導入しているだけであるので、画
素におけるトランジスタの占有面積を増やす必要はな
い。

【００６３】（実施例７）本実施例では複数の走査線、
複数の信号線及び複数の共通給電線が形成され、走査線
と信号線との各交点に対応して、スイッチングトランジ
スタ、駆動トランジスタ、保持容量及び画素電極が形成
され、スイッチングトランジスタは、走査線の電位によ
り、信号線と保持容量との導通を制御し、駆動トランジ
スタは、保持容量の電位により、共通給電線と画素電極
との導通を制御する表示装置において、駆動トランジス
タのチャネル領域の膜厚がスイッチングトランジスタの
チャネル領域の膜厚よりも厚く、かつスイッチングトラ
ンジスタには２本以上のゲート電極が形成されている。

【００６４】図８に本実施例を用いた駆動トランジスタ
８０１とスイッチングトランジスタ８０２の断面図を示
す。スイッチングトランジスタ８０２に２本のゲート電
極８０３および８０４が形成されていることから、ドレ
イン端に印加される電界を緩和することが出来る。この
結果トランジスタのオフ電流を低減することが可能とな
り、保持容量に蓄積された電荷を十分に保持することが
可能となる。また、駆動トランジスタのチャネル領域の
膜厚がスイッチングトランジスタのチャネル領域の膜厚
よりも厚いために十分な駆動電流を確保する事が可能と
なる。

【００６５】本実施例においては、実施例５におけるス
イッチングトランジスタに低濃度不純物領域を形成する
のと比較すると、スイッチングトランジスタに２本以上
のゲート電極を形成するために、特別なフォトリソグラ
フィー工程は必要でないために比較的簡便なプロセス工
程でトランジスタを形成することが可能である。

【００６６】また、駆動トランジスタのチャネル領域の
膜厚がスイッチングトランジスタのチャネル領域の膜厚
よりも厚く、かつ、スイッチングトランジスタにおける
チャネル領域と高濃度不純物領域の間に低濃度不純物領
域を形成し、かつ、スイッチングトランジスタには２本
以上のゲート電極が形成することでよりスイッチングト
ランジスタのオフ電流をより低減することも可能であ
り、これにより十分な表示特性を得ることが可能にな
る。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
スイッチングトランジスタのオフ電流の低減と、駆動ト
ランジスタのオン電流の増加とを、同時に実現すること
ができるから、保持容量に対する電荷の保持をより確実
に行えるとともに、画素電極に対する十分な通電をより
確実に行うことができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１における表示装置の一部を示
す回路図

【図２】実施例１における表示装置の製造工程を示す図

【図３】実施例２における表示装置の画素内の回路図

【図４】本発明の実施例４の表示装置におけるトランジ
スタ部の断面図

【図５】本発明の実施例５の表示装置におけるトランジ
スタ部の断面図

【図６】本発明の実施例６の表示装置において用いられ
ているトランジスタのチャネル領域の膜厚とオフ電流の
関係を示す図

【図７】本発明の実施例６の表示装置におけるトランジ
スタ部の断面図

【図８】本発明の実施例７の表示装置におけるトランジ
スタ部の断面図

【図９】（ａ）表示装置の等価回路図 （ｂ）及び電位関係図

【図１０】実施例１における表示装置の製造工程の一部
を示す断面図

【符号の説明】

１００ 基板 １０１ データ側駆動回路 １０２ 走査側駆動回路 １１１ 走査線 １１２，３０４ 信号線 １１３，３０１ 共通給電線 １１４，３０６，４０２，５０２，７０２，８０２ ス
イッチングトランジスタ １１５，３０５，４０１，５０１，７０１，８０１ 駆
動トランジスタ １１６，３０９ 保持容量 １１７ 発光素子 １１８ 対向電極 １２１ 画素電極 ２０１ スイッチングトランジスタ半導体領域 ２０２ 駆動トランジスタ半導体領域 ２０３，２０４，４０６，５０６，８０３，８０４ ゲ
ート電極 ２０５，４０５，５０５ ゲート絶縁膜 ２０６，４０８，５０８ ソース・ドレイン金属 ２０７，５０７ 層間絶縁膜 ２０９ コンタクトホール ３０２ 第一走査線 ３０３ 第二走査線 ３０７ 第三トランジスタ ３０８ 第四トランジスタ ３１０ 発光素子 ４０３ 駆動トランジスタのチャネル層 ４０４ スイッチングトランジスタのチャネル層 ４０７ ソースドレイン層 ５０３ 駆動トランジスタのチャネル領域 ５０４ スイッチングトランジスタのチャネル領域 ７０３ 低濃度不純物領域 ９０１ 走査電位 ９０２ 信号電位 ９０３ 共通電位 ９０４ 保持電位 ９０５ 画素電位 ９０６ 対向電位

フロントページの続き Ｆターム(参考） 5C080 AA06 BB05 DD26 DD27 DD30 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 5F048 AB07 AB10 AC04 BB01 BB05 BC15 BC16 BD02 BD10 5F110 AA06 AA07 BB02 BB04 CC02 CC07 EE28 EE31 FF03 FF30 GG02 GG13 GG15 GG25 GG26 GG28 GG29 GG45 HJ12 HJ13 HM15 NN72 NN78 QQ09 QQ11

Claims (14)

【特許請求の範囲】
1. 【請求項１】 複数の走査線、複数の信号線及び複数の
   共通給電線が形成され、前記走査線と前記信号線との各
   交点に対応して、スイッチングトランジスタ、駆動トラ
   ンジスタ、保持容量及び画素電極が形成され、前記スイ
   ッチングトランジスタは、前記走査線の電位により、前
   記信号線と前記保持容量との導通を制御し、前記駆動ト
   ランジスタは、前記保持容量の電位により、前記共通給
   電線と前記画素電極との導通を制御する表示装置におい
   て、前記駆動トランジスタのオン抵抗が前記スイッチン
   グトランジスタのオン抵抗よりも小さく、前記スイッチ
   ングトランジスタのオフ抵抗が、前記駆動トランジスタ
   のオフ抵抗よりも大きいことを特徴とする表示装置。
2. 【請求項２】 複数の走査線、複数の信号線及び複数の
   共通給電線が形成され、１画素に第１走査線と第２走査
   線と信号線および共通給電線と駆動トランジスタ、スイ
   ッチングトランジスタ、第３トランジスタ、第４トラン
   ジスタの４つのトランジスタと保持容量が形成されてお
   り、第一の走査線をアクティブにし、ソース電極が電源
   に接続された駆動トランジスタおよびドレイン電極が信
   号線に接続され、前記第一の走査線にゲート電極が接続
   された第一トランジスタを通して、発光素子に一定電流
   値を流し、駆動トランジスタのゲート電極とドレイン電
   極間を短絡するように前記第１の走査線にゲート電極が
   接続されたスイッチングトランジスタが開くと共に、第
   ３トランジスタのゲート電極とソース電極間に接続され
   た保持容量に、前記電流値を流すように駆動トランジス
   タのゲート電圧とドレイン電圧を保持した後に、第１の
   走査線を非アクティブ、第２の走査線をアクティブとし
   て、電流の流れる経路を前記駆動トランジスタ並びに前
   記第二走査線とゲート電極が接続され、ドレイン電極に
   発光素子に接続された第４トランジスタならびに前記発
   光素子を含む経路に切り替えて、記憶した電流を前記発
   光素子に流すことを特徴とする表示装置において、前記
   駆動トランジスタのオン抵抗が前記スイッチングトラン
   ジスタのオン抵抗よりも小さく、前記スイッチングトラ
   ンジスタのオフ抵抗が、前記駆動トランジスタのオフ抵
   抗よりも大きいことを特徴とする表示装置。
3. 【請求項３】 前記駆動トランジスタにおけるチャネル
   長に対するチャネル幅の比の値が、前記スイッチングト
   ランジスタにおけるチャネル長に対するチャネル幅の比
   の値よりも大きいことを特徴とする請求項１あるいは２
   に記載の表示装置。
4. 【請求項４】 前記スイッチングトランジスタにおける
   チャネル領域と高濃度不純物領域の間には、低濃度不純
   物領域が形成されていることを特徴とする請求項１〜３
   のいずれかに記載の表示装置。
5. 【請求項５】 前記スイッチングトランジスタは２本以
   上のゲート電極を有することを特徴とする請求項1〜３
   のいずれかに記載の表示装置。
6. 【請求項６】 前記スイッチングトランジスタにおける
   チャネル領域と高濃度不純物領域の間には、低濃度不純
   物領域が形成されておりかつ、前記スイッチングトラン
   ジスタには２つ以上のゲート電極を有することを特徴と
   する請求項1〜３のいずれかに記載の表示装置。
7. 【請求項７】 前記駆動トランジスタにおけるチャネル
   領域の膜厚が、前記スイッチングトランジスタにおける
   チャネル領域の膜厚よりも厚いことを特徴とする請求項
   １、２、３のいずれかに記載の表示装置。
8. 【請求項８】 トランジスタおよび前記スイッチングト
   ランジスタにおけるチャネル領域が非晶質シリコンで形
   成されていることを特徴とする請求項１〜７のいずれか
   に記載の表示装置。
9. 【請求項９】 前記駆動トランジスタおよび前記スイッ
   チングトランジスタにおけるチャネル領域が多結晶シリ
   コンで形成されていることを特徴とする請求項１〜７の
   いずれかに記載の表示装置。
10. 【請求項１０】 スイッチングトランジスタにおけるチ
    ャネル領域の膜厚が６０ｎｍ以下であることを特徴とす
    る請求項９に記載の表示装置。
11. 【請求項１１】 前記駆動トランジスタおよび前記スイ
    ッチングトランジスタにおけるチャネル領域が多結晶シ
    リコンで形成されており、前記駆動トランジスタがＰチ
    ャネルトランジスタで形成されていることを特徴とする
    請求項９又は１０に記載の表示装置。
12. 【請求項１２】 前記駆動トランジスタおよび前記スイ
    ッチングトランジスタにおけるチャネル領域が多結晶シ
    リコンで形成されており、前記スイッチングトランジス
    タにおけるチャネル領域と高濃度不純物領域の間には、
    低濃度不純物領域が形成されていることを特徴とする請
    求項９〜１１のいずれかに記載の表示装置。
13. 【請求項１３】 前記駆動トランジスタおよび前記スイ
    ッチングトランジスタにおける チャネル領域が多結晶
    シリコンで形成されており、前記スイッチングトランジ
    スタには ２本以上のゲート電極を有することを特徴と
    する請求項９〜１１のいずれかに記載の表 示装置。
14. 【請求項１４】 前記駆動トランジスタおよび前記スイ
    ッチングトランジスタにおけるチャネル領域が多結晶シ
    リコンで形成されており、前記スイッチングトランジス
    タにおけるチャネル領域と高濃度不純物領域の間には、
    低濃度不純物領域が形成されており、スイッチングトラ
    ンジスタには２本以上のゲート電極を有することを特徴
    とする請求項９〜１１のいずれかに記載の表示装置。