JP2003241688A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2003241688A
JP2003241688A JP2002040424A JP2002040424A JP2003241688A JP 2003241688 A JP2003241688 A JP 2003241688A JP 2002040424 A JP2002040424 A JP 2002040424A JP 2002040424 A JP2002040424 A JP 2002040424A JP 2003241688 A JP2003241688 A JP 2003241688A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor
display device
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002040424A
Other languages
English (en)
Inventor
Narihiro Morosawa
成浩 諸沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002040424A priority Critical patent/JP2003241688A/ja
Publication of JP2003241688A publication Critical patent/JP2003241688A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 スイッチング用トランジスタのオフ電流の低
減と、駆動用トランジスタのオン電流の増加とを、同時
に実現した薄膜トランジスタを用いた表示装置を提供す
る。 【解決手段】複数の単位画素10を有し、各単位画素1
0は、EL素子12と、保持容量9と、走査線3の電位
により信号線4と保持容量9との導通/遮断を切り替え
るスイッチング用薄膜トランジスタTr1と、保持容量
9の電位に応じて共通給電線5を介してEL素子12に
供給される電流量を制御する駆動用薄膜トランジスタT
r2と、を有する。駆動用薄膜トランジスタTr2のオ
ン抵抗はスイッチング用薄膜トランジスタTr1のオン
抵抗よりも小さく、かつ、スイッチング用薄膜トランジ
スタTr1のオフ抵抗は、駆動用薄膜トランジスタTr
2のオフ抵抗よりも大きい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光素子の駆動を
薄膜トランジスタで行う表示装置に関する。
【0002】
【従来の技術】発光素子を駆動する素子として薄膜トラ
ンジスタを用いた表示装置は、軽量、薄型、高画質及び
高精細を可能とする表示装置として、多種かつ多数用い
られている。これまでに開発された薄膜トランジスタ
は、薄膜トランジスタ液晶表示装置に代表されるよう
に、主に信号電圧の伝達もしくは微小電荷の転送のため
のものであった。しかし、今後開発が進むであろうEL
(Electro Luminescence )表示装置等の自発光型パネ
ル等においては、駆動が可能でかつメモリ機能を持つ素
子が必須になると考えられる。
【0003】図7は薄膜トランジスタを備えた表示装置
の等価回路図であり、図8は電位関係図である。ここで
は、発光材料として、有機発光材料を用いている。図7
および図8において、波形201は走査線111の電
位、202は信号線112の電位、203は共通給電線
113の電位、204は保持容量端子120の電位、2
05は画素電極121の電位、206は対向電極118
の電位である。
【0004】ここで、スイッチング用トランジスタ11
4は、走査線111の電位により、信号線112と保持
容量端子120との導通を制御するトランジスタであ
る。すなわち、走査線の電位201により、信号線の電
位202が保持容量端子の電位204に伝達される。表
示する画素に対しては、信号線の電位202が高電位と
なり、保持容量端子の電位204が高電位となる。表示
しない画素に対しては、信号線の電位202が低電位と
なり、保持容量端子の電位204が低電位となる。
【0005】一方、駆動用トランジスタ115は、保持
容量端子120の電位により、共通給電線113と画素
電極121との導通を制御するトランジスタである。す
なわち、保持容量端子の電位204により、共通給電線
の電位203が画素電極の電位205に伝達される。表
示する画素に対しては、共通給電線113と画素電極1
21が導通され、表示しない画素に対しては、共通給電
線113と画素電極121が切断される。
【0006】この結果、表示する画素に対しては、画素
電極121と対向電極118間に電流が流れ、発光素子
117が発光する。表示しない画素に対しては、電流が
流れず、発光しない。
【0007】このように、薄膜トランジスタ表示装置に
は、スイッチング用トランジスタ114及び駆動用トラ
ンジスタ115が存在する。そして、いずれの薄膜トラ
ンジスタも、通常の半導体製造プロセスで製造される電
界効果型トランジスタである。そのため、従来の薄膜ト
ランジスタ表示装置では、両薄膜トランジスタがなるべ
く同じ構造のトランジスタである方が製造コストの低減
が可能である等の理由から、両薄膜トランジスタとして
は、同様な構造の薄膜トランジスタが用いられていた。
【0008】
【発明が解決しようとする課題】しかしながら、薄膜ト
ランジスタ表示装置に関する研究を鋭意行った結果、ス
イッチング用薄膜トランジスタ及び駆動用薄膜トランジ
スタは、互いに異なる特性を重視した構造とすることが
望ましいことを見出した。すなわち、スイッチング用ト
ランジスタ114には、保持容量116への電荷の保持
をより確実にするために、オフ電流の低減が要求され
る。これに対し、駆動用トランジスタ115には、発光
素子117の発光を低電圧において、より高輝度にする
ために、オン抵抗の低減が要求される。また、表示装置
としての消費電力を低減するためにも、発光素子と駆動
用トランジスタともに電流が流れるために駆動用トラン
ジスタのオン抵抗の低減が必須となる。
【0009】本発明は、このような知見に基づいてなさ
れたものであって、スイッチング用トランジスタのオフ
電流の低減と、駆動用トランジスタのオン電流の増加と
を、同時に実現した薄膜トランジスタを用いた表示装置
を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る発明は、複数走査線、複数の信号線
及び複数の共通給電線を備えるとともに、複数の単位画
素を有し、各単位画素は、発光素子と、保持容量と、前
記走査線の電位により信号線と保持容量との導通/遮断
を切り替えるスイッチング用薄膜トランジスタと、前記
保持容量の電位に応じて前記共通給電線を介して前記発
光素子に供給される電流量を制御する駆動用薄膜トラン
ジスタと、を有してなる表示装置において、前記駆動用
薄膜トランジスタのオン抵抗が前記スイッチング用薄膜
トランジスタのオン抵抗よりも小さく、かつ、前記スイ
ッチング用薄膜トランジスタのオフ抵抗が、前記駆動用
薄膜トランジスタのオフ抵抗よりも大きいことを特徴と
する。
【0011】この請求項1に係る発明によれば、スイッ
チング用トランジスタ及び駆動用トランジスタの両トラ
ンジスタを、それぞれに要求される性能に応じて、オン
抵抗を変化させ、スイッチング用トランジスタのオン抵
抗を増加させて、オフ電流を低下させているから、保持
容量に対する電荷の保持がより確実に行われるととも
に、駆動用トランジスタのオン抵抗を低下させて画素電
極に対して十分な電流が供給される。
【0012】また、請求項2に係る発明は、複数の走査
線、複数の信号線及び複数の共通給電線を備えるととも
に、複数の単位画素を有し、この単位画素を構成する発
光素子に電流を供給して発光表示を行う表示装置におい
て、前記複数の走査線は複数の第1走査線と複数の第2
走査線からなり、前記単位画素は、一方の電極が共通給
電線に接続された保持容量と、ゲート電極が第1走査線
に接続され、ソース電極が保持容量の他方の電極に接続
されたスイッチング用薄膜トランジスタと、ゲート電極
が保持容量の他方の電極及びスイッチング用薄膜トラン
ジスタのソース電極にそれぞれ接続され、ソース電極が
共通給電線に接続された駆動用薄膜トランジスタと、ゲ
ート電極が第1走査線に接続され、ドレイン電極が信号
線に接続され、ソース電極がスイッチング用薄膜トラン
ジスタ及び駆動用薄膜トランジスタの各ドレイン電極に
それぞれ接続された第3の薄膜トランジスタと、ゲート
電極が第2走査線に接続され、ドレイン電極が発光素子
のアノ−ド電極に接続され、ソース電極が第1及び駆動
用薄膜トランジスタの各ドレイン電極並びに第3の薄膜
トランジスタのソース電極にそれぞれ接続された第4の
薄膜トランジスタと、を有し、スイッチング用薄膜トラ
ンジスタ及び第3の薄膜トランジスタを導通状態とし、
且つ、第4の薄膜トランジスタを遮断状態とし、共通給
電線から駆動用トランジスタ及び第3のトランジスタを
介して流れる電流経路を形成することにより、画像信号
電圧に対応した一定電流値を流すような駆動用トランジ
スタのゲート・レイン間電圧を前記保持容量に蓄積し、
次いで、スイッチング用薄膜トランジスタ及び第3の薄
膜トランジスタを遮断状態とし、且つ、第4の薄膜トラ
ンジスタを導通状態とし、駆動用トランジスタ、第4の
トランジスタを介して発光素子に供給される電流経路に
切り替えて、前記保持容量に蓄積された電圧に応じた一
定電流を発光素子に供給して表示を行うように構成さ
れ、前記駆動用薄膜トランジスタのオン抵抗が前記スイ
ッチング用薄膜トランジスタのオン抵抗よりも小さく、
かつ、前記スイッチング用薄膜トランジスタのオフ抵抗
が、前記駆動用薄膜トランジスタのオフ抵抗よりも大き
いことを特徴とする。
【0013】この請求項2に係る発明によれば、スイッ
チング用トランジスタ及び駆動用トランジスタの両トラ
ンジスタを、それぞれに要求される性能に応じて、オン
抵抗を変化させ、スイッチング用トランジスタのオン抵
抗を増加させて、オフ電流を低下させているから、保持
容量に対する電荷の保持がより確実に行われるととも
に、駆動用トランジスタのオン抵抗を低下させて画素電
極に対して十分な電流が供給される。
【0014】また、請求項3に係る発明は、請求項1又
は2に記載の表示装置において、前記駆動用薄膜トラン
ジスタの移動度が、前記スイッチング用薄膜トランジス
タの移動度よりも大きいことを特徴とする。
【0015】上記構成により、駆動用トランジスタにお
けるオン抵抗を小さくし、スイッチング用トランジスタ
におけるオフ抵抗を大きくすることが可能であるので、
保持容量に対する電荷の保持がより確実に行われるとと
もに、駆動用トランジスタのオン抵抗を低下させて画素
電極に対して十分な電流が供給される。
【0016】また、請求項4に係る発明は、請求項1乃
至3の何れかに記載の表示装置において、前記駆動用薄
膜トランジスタおよび前記スイッチング用薄膜トランジ
スタのチャネル領域が多結晶シリコンにより形成されて
おり、前記駆動用薄膜トランジスタのチャネル領域を形
成する多結晶シリコンの平均結晶粒径が、前記スイッチ
ング用薄膜トランジスタのチャネル領域を形成する多結
晶シリコンの平均結晶粒径よりも大きいことを特徴とす
る。
【0017】上記の如く、駆動用トランジスタのチャネ
ル領域を形成する多結晶シリコンの平均結晶粒径が、ス
イッチング用トランジスタのチャネル領域を形成する多
結晶シリコンの平均粒径よりも大きいと、駆動用トラン
ジスタの移動度が大きくなる。その結果、駆動用トラン
ジスタのオン抵抗を低下させ画素電極に対して十分な電
流が供給することが可能となる。また、スイッチング用
トランジスタのチャネル領域を形成する多結晶シリコン
の平均結晶粒径を駆動用トランジスタのチャネル領域を
形成する平均結晶粒径よりも小さくすることでスイッチ
ング用トランジスタの特性バラツキを比較的小さく抑制
することが可能となる。この結果、表示装置における各
画素間の特性バラツキを低減することが可能となる。
【0018】また、請求項5に係る発明は、請求項1乃
至3の何れかに記載の表示装置において、前記駆動用薄
膜トランジスタのチャネル領域が多結晶シリコンにより
形成されており、前記スイッチング用薄膜トランジスタ
のチャネル領域が非晶質シリコンにより形成されている
ことを特徴とする。
【0019】駆動用トランジスタのチャネル領域が多結
晶シリコンにより形成されているためにチャネル領域が
非晶質シリコンにより形成されている場合よりもトラン
ジスタのオン抵抗を小さくすることが可能である。ま
た、スイッチング用トランジスタのチャネル領域が非晶
質シリコンにより形成されているためにチャネル領域が
多結晶シリコンにより形成されている場合と比較してト
ランジスタのオフ抵抗を大きくすることが出来る。
【0020】また、請求項6に係る発明は、請求項1乃
至3の何れかに記載の表示装置において、前記駆動用薄
膜トランジスタのチャネル領域がシリコンゲルマニウム
により形成されており、前記スイッチング用薄膜トラン
ジスタのチャネル領域が多結晶シリコンにより形成され
ていることを特徴とする。
【0021】駆動用トランジスタのチャネル領域がシリ
コンゲルマニウムで形成されているのでオン抵抗を十分
小さくすることが可能であり、スイッチング用トランジ
スタのチャネル領域が多結晶シリコンで形成されている
のでオフ抵抗を大きくすることが可能となる。チャネル
領域に多結晶シリコンを用いたトランジスタのオフ抵抗
を大きくするにはトランジスタにPチャネルトランジス
タを用いることや、トランジスタにLDD(Light
ly Doped Drain)構造やオフセット構造
を用いることやマルチゲート構造を用いることで可能と
なる。
【0022】また、請求項7に係る発明は、請求項1乃
至3の何れかに記載の表示装置において、前記駆動用薄
膜トランジスタおよび前記スイッチング用薄膜トランジ
スタのチャネル領域が多結晶シリコンゲルマニウムによ
り形成されており、前記駆動用薄膜トランジスタのチャ
ネル領域を形成する多結晶シリコンゲルマニウムの平均
結晶粒径が、前記スイッチング用薄膜トランジスタのチ
ャネル領域を形成する多結晶シリコンゲルマニウムの平
均結晶粒径よりも大きいことを特徴とする。
【0023】多結晶シリコンの平均粒径を大きくするこ
とでトランジスタの移動度を大きくすることが可能とな
る。また、多結晶シリコンの平均結晶粒径を小さくする
とトランジスタ特性のバラツキを低減することが可能と
なる。この結果、本発明により表示バラツキが少なく、
画素電極に十分な電流を供給することが可能となる。
【0024】また、請求項8に係る発明は、請求項1乃
至3の何れかに記載の表示装置において、前記駆動用薄
膜トランジスタのソースおよびドレイン領域にはシリサ
イド層を有し、前記スイッチング用薄膜トランジスタの
ソースおよびドレイン領域にはシリサイド層を有さない
ことを特徴とする。
【0025】シリサイド層をソースおよびドレイン領域
に形成することでソースおよびドレイン領域とソースお
よびドレイン金属とのコンタクト抵抗を低減することが
可能となる。この結果、駆動用トランジスタのオン抵抗
を小さくすることが可能となる。しかしながら、ソース
およびドレイン領域にシリサイド層を形成することでト
ランジスタのリーク電流が増加してしまうという問題が
あるためにオフ電流が上昇してしまう。このため、低い
オフ電流が要求されるスイッチング用トランジスタのソ
ースおよびドレイン領域にはシリサイド層を形成しない
ことで保持容量に蓄えた電荷を十分に保持しつつ、画素
電極に十分な電流を供給することが出来る。
【0026】また、請求項9に係る発明は、請求項8に
記載の表示装置において、前記駆動用薄膜トランジスタ
および前記スイッチング用薄膜トランジスタのチャネル
領域が非晶質シリコンにより形成されていることを特徴
とする。
【0027】チャネル領域が非晶質シリコンにより形成
されたトランジスタにおいてオフ電流は低いが非晶質シ
リコンの移動度が低いためにオン電流も低くなる。その
ため、チャネル領域が非晶質シリコンで形成されたトラ
ンジスタを電流駆動用トランジスタとして用いる表示装
置においては十分な駆動電流が得られないという問題を
有する。そこで駆動用トランジスタのソースおよびドレ
イン領域にシリサイド層を形成することでコンタクト抵
抗を低減することが可能となり十分な駆動電流を供給す
ることが出来る。また、非晶質シリコンをチャネル領域
に用いたトランジスタはチャネル領域に多結晶シリコン
を用いたトランジスタと比較して特性バラツキが少ない
という特徴を有する。このため、表示装置においてトラ
ンジスタ特性バラツキを補正する様な回路構成を用いな
い場合においても良好な表示特性が得ることが可能であ
る。
【0028】また、請求項10に係る発明は、請求項8
に記載の表示装置において、前記駆動用薄膜トランジス
タおよび前記スイッチング用薄膜トランジスタのチャネ
ル領域が多結晶シリコンにより形成されていることを特
徴とする。
【0029】チャネル領域が多結晶シリコンにより形成
されているトランジスタはLDD構造やマルチゲート構
造を用いることでオフ電流を低減することが可能であ
り、オン電流も非晶質シリコンをチャネル領域に用いた
トランジスタよりも大きいという特徴がある。これに加
えて駆動用トランジスタのソースおよびドレイン領域に
シリサイド層を形成することで駆動用トランジスタにお
いては更にオン電流を増加させることが可能となる。そ
の結果、表示装置における駆動用トランジスタに印加さ
れる電圧を低減することが可能となり、表示装置の消費
電力を削減することが可能となる。
【0030】また、請求項11に係る発明は、請求項8
に記載の表示装置において、前記駆動用薄膜トランジス
タおよび前記スイッチング用薄膜トランジスタのチャネ
ル領域がシリコンゲルマニウムにより形成されているこ
とを特徴とする。
【0031】チャネル領域がシリコンゲルマニウムによ
り形成されているトランジスタは、チャネル領域がシリ
コン材料で形成されたトランジスタと比較して高い移動
度を有する。それに加えて駆動用トランジスタのソース
およびドレイン領域にシリサイド層を形成することで、
その結果、表示装置における駆動用トランジスタに印加
される電圧を低減することが可能となり、表示装置の消
費電力を削減することが可能となる。
【0032】また、請求項12に係る発明は、請求項1
乃至3の何れかに記載の表示装置において、前記駆動用
薄膜トランジスタのチャネル領域が遷移金属を含む多結
晶シリコンにより形成されていることを特徴とする。
【0033】チャネル領域に遷移金属を含む多結晶シリ
コンを用いたトランジスタは高い移動度を有する。この
遷移金属を含む多結晶シリコンをトランジスタのチャネ
ル領域に用いることで高いオン電流を得ることが可能と
なる。しかしながら多結晶シリコン中に遷移金属が含ま
れる場合にはこれらの遷移金属が多結晶シリコン中に欠
陥を導入するためにオフ電流も高くなってしまう。本発
明においては表示装置における駆動用トランジスタのチ
ャネル領域に遷移金属を含む多結晶シリコンを用いるこ
とで十分なオン電流を確保することが可能となる。
【0034】また、請求項13に係る発明は、請求項1
2に記載の表示装置において、前記駆動用薄膜トランジ
スタのチャネル領域に含まれる遷移金属の濃度が前記ス
イッチング用薄膜トランジスタに含まれる遷移金属濃度
よりも高いことを特徴とする。
【0035】駆動用トランジスタのチャネル領域に含ま
れる遷移金属濃度を高くすることで駆動用トランジスタ
のオン抵抗を低減し、スイッチング用トランジスタのチ
ャネル領域に含まれる遷移金属濃度を低くすることでス
イッチング用トランジスタのオフ電流を抑制することが
可能となる。
【0036】また、請求項14に係る発明は、請求項1
2又は13に記載の表示装置において、前記駆動用薄膜
トランジスタのチャネル領域に含まれる遷移金属の濃度
が1×1017cm-3以上であることを特徴とする。
【0037】トランジスタのチャネル領域に含まれる遷
移金属濃度が1×1017cm-3以上の時にトランジス
タのオン電流が十分に確保出来るために本発明により画
素電極に十分な電流を供給することが可能となる。
【0038】また、請求項15に係る発明は、請求項1
乃至3の何れかに記載の表示装置において、前記駆動用
薄膜トランジスタのチャネル領域がシリコンゲルマニウ
ムにより形成されていることを特徴とする。
【0039】トランジスタのチャネル領域をシリコンゲ
ルマニウムで形成することでトランジスタの移動度を大
きくすることが可能であり画素電極に十分な電流を供給
することが可能となる。
【0040】また、請求項16に係る発明は、請求項1
5に記載の表示装置において、前記駆動用薄膜トランジ
スタのチャネル領域に含まれるゲルマニウム濃度が1×
1020cm-3以上であることを特徴とする。
【0041】チャネル領域に含まれるゲルマニウム濃度
を増加させると移動度が大きくなる。ここでゲルマニウ
ム濃度が1×1020cm-3以上の時に移動度の上昇が
顕著になる。そのため、駆動用トランジスタのチャネル
領域に含まれるゲルマニウム濃度を1×1020cm-3
以上にすることでトランジスタのオン電流を十分に大き
くすることが可能となり、画素電極に十分な電流を供給
することが可能となる。
【0042】
【発明の実施の形態】以下、本発明の実施の形態を、図
面に基づいて説明する。 (実施の形態1)図1は本発明の実施の形態1に係る表
示装置の構成を示す回路図である。本実施の形態は、本
発明に係る表示装置を、EL表示素子を用いたアクティ
ブマトリクス型EL表示装置に適用したものである。ア
クティブマトリクス型EL表示装置1は、例えばガラス
等の透明な表示基板2上に、複数の走査線3と、これら
走査線3に対して直交する方向に延びる複数の信号線4
と、これら信号線4に対して平行に延びる複数の共通給
電線5と、がそれぞれ配線された構成を有する。そし
て、走査線3及び信号線4によって囲まれマトリクス状
に配置された各領域が、それぞれ単位画素10を構成す
る領域とされている。
【0043】各信号線4はそれぞれデータ側駆動回路6
に接続されており、このデータ側駆動回路6から画像信
号が各信号線4に供給されるように構成されている。こ
のデータ側駆動回路は、シフトレジスタ、レベルシフ
タ、及びアナログスイッチ等を備えている。また、各走
査線3それぞれ走査側駆動回路7に接続されており、こ
の走査側駆動回路7から走査信号が各走査線3に供給さ
れるように構成されている。この走査側駆動回路7は、
シフトレジスタ及びレベルシフタを備えている。また、
単位画素10には、走査線3を介して走査信号がゲート
電極に供給されるスイッチング用トランジスタTr1
と、このスイッチング用トランジスタTr1を介して信
号線4から供給される画像信号を保持する保持容量9
と、該保持容量9によって保持された画像信号がゲート
電極に供給される駆動用トランジスタTr2と、この駆
動用トランジスタTr2を介して共通給電線5に電気的
に接続したときに共通給電線5から駆動電流が流れ込む
画素電極15と、この画素電極15と対向電極16間に
挟持されたEL素子12の発光層と、が設けられてい
る。EL素子12のアノ−ド電極は画素電極15として
機能し、EL素子12のカソ−ド電極は対向電極16と
して機能する。
【0044】スイッチング用トランジスタTr1及び駆
動用トランジスタTr2は、何れも薄膜トランジスタで
ある。但し、スイッチング用トランジスタTr1と駆動
用トランジスタTr2は、トランジスタ特性が異なって
いる。すなわち、駆動用トランジスタTr2のオン抵抗
がスイッチング用トランジスタTr1のオン抵抗よりも
小さく、かつ、スイッチング用トランジスタTr1のオ
フ抵抗が、駆動用トランジスタTr2のオフ抵抗よりも
大きい。このような構成により、保持容量9に対する電
荷の保持をより確実に行なうことができるとともに、駆
動用トランジスタTr2のオン抵抗を低下させて画素電
極に対して十分な電流を供給することができる。
【0045】図2はアクティブマトリクス型EL表示装
置の製造工程を示す図である。図2を参照して、アクテ
ィブマトリクス型EL表示装置の製造方法を説明する。
先ず、プラズマCVD法等を用いて非晶質シリコンを基
板上に形成する。その後、駆動用トランジスタおよび保
持容量の一方の電極となる部分のみをレーザー光等を用
いて結晶化させて多結晶シリコンを形成する。この際、
基板上の非晶質シリコンを部分的に結晶化させる方法と
しては、所望の領域のみに選択的にレーザーアニール等
を行う方法やレーザーアニールをマスク上から行う方法
を用いることも可能である。この後、駆動用トランジス
タおよびスイッチング用トランジスタおよび保持容量の
一方の電極となる半導体領域を形成するためにフォトリ
ソグラフィー工程とエッチング工程を用いてパターニン
グを行う。この結果、図2(a)に示すように駆動用ト
ランジスタTr2の形成される半導体層20が多結晶シ
リコンで形成され、かつ、スイッチング用トランジスタ
Tr1の形成される半導体層21が非晶質シリコンで形
成された構造を、ガラス基板1上に形成することができ
る。
【0046】その後、希フッ酸溶液により半導体表面を
洗浄した後で、シリコン酸化膜を半導体層の上にプラズ
マCVD法により形成することでゲート絶縁膜23を形
成する。その後、図2(b)のようにゲート電極となる
Mo、W等の金属をゲート絶縁膜23上にスパッタリン
グ法等により形成した後で、フォトリソグラフィー工程
とエッチング工程によりゲート電極24を形成する。
【0047】次いで、図2(c)に示すようにゲート電
極24をマスクとして不純物イオンをドーピングするこ
とでソース/ドレイン領域25を形成する。この際、P
型トランジスタにはボロンをN型トランジスタにはホス
フィンをドーピングすることでソース/ドレイン領域2
5を形成する。
【0048】そして、図2(d)に示すように、層間絶
縁膜27となるシリコン酸化膜を成膜し、層間絶縁膜2
7にコンタクトホール28を形成する。そして、さら
に、ソース/ドレイン金属を成膜し、この金属膜をパタ
ーニングして信号線及び共通給電線等の金属配線28を
形成する。
【0049】次いで、図2(e)に示すように、画素電
極15を形成し、最上層の絶縁膜30を形成する。次い
で、図2(e)に示すように、発光層31(EL素子1
2の発光領域に相当)及び対向電極16を形成する。
【0050】こうして、スイッチング用トランジスタT
r1のチャネル領域に非晶質シリコンを用い、かつ、駆
動用トランジスタTr2のチャネル領域に多結晶シリコ
ンを用いることで、スイッチング用トランジスタTr1
のオフ電流の低減と、駆動用トランジスタTr2のオン
電流の増加とを、同時に実現し、保持容量に対する電荷
の保持をより確実に行えるとともに、画素電極に対する
十分な通電をより確実に行うことができる表示装置1を
製造することができる。
【0051】(実施の形態2)実施の形態2に係る表示
装置は上記実施の形態1と同一の回路構成を有する。但
し、実施の形態2と実施の形態1とは、駆動用トランジ
スタTr2のオン抵抗をスイッチング用トランジスタT
r1のオン抵抗よりも小さくし、かつ、スイッチング用
トランジスタTr1のオフ抵抗を駆動用トランジスタT
r2のオフ抵抗よりも大きくする具体的手段が異なる。
なお、後述する実施の形態3〜6も、実施の形態2と同
様に、実施の形態1とはオン抵抗・オフ抵抗に関する該
具体的手段が異なるのみで、回路構成は実施の形態1と
同一である。
【0052】実施の形態1では、駆動用トランジスタT
r2のオン抵抗をスイッチング用トランジスタTr1の
オン抵抗よりも小さくし、かつ、スイッチング用トラン
ジスタTr1のオフ抵抗を駆動用トランジスタTr2の
オフ抵抗よりも大きくする具体的手段としては、スイッ
チング用トランジスタTr1のチャネル領域に非晶質シ
リコンを用い、駆動用トランジスタTr2のチャネル領
域に多結晶シリコンを用いることで実現したけれども、
実施の形態2ではトランジスタTr1,Tr2のチャネ
ルに用いられる多結晶シリコンの結晶粒径を変化させる
ことで実現した。
【0053】多結晶シリコンの平均粒径を変化させるこ
とでトランジスタの移動度を約10から約300(cm2/V
s)まで制御することが可能である。そこで、実施の形態
2では、スイッチング用トランジスタTr1及び駆動用
トランジスタTr2のチャネル領域を多結晶シリコンで
形成した。そして、駆動用トランジスタTr2を構成す
る多結晶シリコンの平均粒径を約100nm以上とし
た。この結果、トランジスタTr2の移動度を約100
(cm2/Vs)以上にすることができた。またスイッチング用
トランジスタTr1を構成する多結晶シリコンの平均粒
径を約50nm以下とした。この結果、トランジスタT
r1の移動度を約50(cm2/Vs)以下にすることができ
た。
【0054】結晶粒径の制御方法としては、駆動用トラ
ンジスタTr2とスイッチング用トランジスタTr1の
それぞれの非晶質シリコン領域にアニールを行う際に、
レーザーエネルギーを変化させることで、スイッチング
用トランジスタTr1におけるチャネル領域の多結晶シ
リコンの結晶粒径よりも駆動用トランジスタTr2にお
けるチャネル領域の多結晶シリコンの結晶粒径を大きく
することができる。具体的に説明すれば、レーザーエネ
ルギーが大きいと結晶粒径は大きくなるので、駆動用ト
ランジスタTr2とスイッチング用トランジスタTr1
のそれぞれの非晶質シリコン領域にレーザーアニールを
行う際に、スイッチング用トランジスタTr1よりも駆
動用トランジスタTr2について、レーザーエネルギー
を大きくすればよい。
【0055】また、レーザーエネルギーを変化させるの
に代えて、レーザーアニールを行う際に、トランジスタ
Tr1及びトランジスタTr2のそれぞれの非晶質シリ
コン領域に対応して遮光部の面積が変化しているマスク
を用いてレーザー照射を部分的に行うようにしてもよ
い。マスクの遮光部の面積を変化させてレーザー照射す
ると、レーザーエネルギーを変化させた場合と等価な状
態が得られるからである。具体的には、トランジスタT
r1の非晶質シリコン領域に対応した遮光部の面積が、
トランジスタTr2の非晶質シリコン領域に対応した遮
光部の面積よりも大きいマスクを用いればよい。
【0056】(実施の形態3)実施の形態3は、駆動用
トランジスタTr2のチャネル領域にシリコンゲルマニ
ウムを用いることを特徴とする。シリコンゲルマニウム
をチャネル領域に用いたトランジスタにおいては、シリ
コン材料を用いたトランジスタと比較して大きな移動度
を得ることが可能となるために、トランジスタのオン抵
抗を大きく低減することができる。この結果、シリコン
ゲルマニウムをチャネル領域に用いたトランジスタを用
いると、低い駆動電圧であっても画素電極に十分な電流
を供給することができる。なお、シリコンゲルマニウム
の移動度はシリコンゲルマニウム中に含まれるゲルマニ
ウム濃度と大きな相関があり、ゲルマニウム濃度が1×
1020cm-3以上のときに移動度の上昇することがわ
かった。このため、トランジスタのチャネル領域に用い
る場合のシリコンゲルマニウム中のゲルマニウム濃度は
1×1020cm-3以上とするのが望ましい。
【0057】ここで用いるシリコンゲルマニウムは非晶
質シリコンゲルマニウムと多結晶シリコンゲルマニウム
の2通り用いることができる。しかしながら、スイッチ
ング用トランジスタTr1と駆動用トランジスタTr2
はできるだけ近いプロセス工程を用いて製造することが
望ましいので、スイッチング用トランジスタTr1に非
晶質シリコンを用いた場合には非晶質シリコンゲルマニ
ウムを用い、スイッチング用トランジスタTr1に多結
晶シリコンを用いた場合には多結晶シリコンゲルマニウ
ムを用いることが望ましい。
【0058】シリコンゲルマニウムの形成方法として
は、非晶質シリコンあるいは多結晶シリコンにゲルマニ
ウムをドーピングする方法やCVD法等を用いてシリコ
ンゲルマニウムを形成する方法等がある。この際、スイ
ッチング用トランジスタにはチャネル領域が多結晶シリ
コンあるいは非晶質シリコンで形成されたトランジスタ
を用いることでオフ電流を低減することが可能である。
【0059】(実施の形態4)実施の形態4では、駆動
用トランジスタでの十分なオン電流を確保するために、
図3に示すように、駆動用トランジスタTr2のソース
およびドレイン領域にシリサイド層40が形成されてい
る。なお、スイッチング用トランジスタTr1のソース
およびドレイン領域にシリサイド層を形成するとオフ電
流が増加するため、図3に示すように、スイッチング用
トランジスタTr1のソースおよびドレイン領域にはシ
リサイド層を形成しない方が良い。このような構成によ
り、駆動用トランジスタにおいてはオン電流を十分に確
保して、スイッチング用トランジスタにおいてはオフ電
流を抑制して保持容量に蓄積した電荷を十分に保持する
ことが可能となる。
【0060】なお、トランジスタのチャネル領域に用い
られる材料としては、非晶質シリコン、多結晶シリコ
ン、シリコンゲルマニウムが考えられる。このうち、特
に、非晶質シリコンをチャネル領域に用いたトランジス
タを用いる場合においては、表示装置を比較的簡単な製
造工程を用いて作製することができるというメリットを
有する。
【0061】一方、多結晶シリコン、若しくはシリコン
ゲルマニウムを用いると、製造工程が複雑になるが、駆
動電流がより大きくなるというメリットを有する。
【0062】シリサイド層40の形成はNi、Ti、C
o、Mo等の遷移金属をソースおよびドレイン領域のみ
に形成したあと熱処理を行ってシリサイド層40を形成
する。シリサイド層40の形成はコンタクトホールを開
口した後に行っても良いし、層間絶縁膜形成前にソース
およびドレイン領域のみ選択的に形成することも可能で
ある。
【0063】(実施の形態5)駆動用トランジスタTr
2において十分なオン電流を確保するために、駆動用ト
ランジスタTr2のチャネル領域にNi、Ti、Co、
Mo等の遷移金属を含む多結晶シリコンを用いても良
い。駆動用トランジスタTr2のチャネル領域に遷移金
属を注入することでトランジスタのオン電流を増加させ
ることが可能となるからである。この際に注入する遷移
金属の濃度は1×1017cm-3以上であればトランジ
スタのオン電流を増加させることができる。一方、遷移
金属を多結晶シリコンに注入することでトランジスタの
オフ電流が増加してしまうという問題があるために、ス
イッチング用トランジスタTr1のチャネル領域には遷
移金属を含まない多結晶シリコンを用いることが望まし
い。
【0064】(実施の形態6)スイッチング用トランジ
スタTr1についてはオフ抵抗を大きくするために、図
4に示すように、スイッチング用トランジスタTr1の
チャネル領域と高濃度不純物領域の間に低濃度不純物領
域41を導入したLDD(Lightly Doped
Drain)構造あるいはオフセット構造を用いるよ
うにしてもよい。
【0065】また、スイッチング用トランジスタTr1
のオフ抵抗を大きくするために、図5に示すように、ス
イッチング用トランジスタTr1に複数のゲート電極を
有するマルチゲート構造を用いてもよい。これによって
オフ電流を抑制することが可能となる。
【0066】なお、図4及び図5に示すように、駆動用
トランジスタTr2のソースおよびドレイン領域の表面
にはシリサイド層40が形成されている。
【0067】図4および図5それぞれにおいて、駆動用
トランジスタTr2のチャネル領域をスイッチング用ト
ランジスタTr1よりも結晶粒径の大きい多結晶シリコ
ンで形成することも可能であるし、駆動用トランジスタ
Tr2のチャネル領域を多結晶シリコンゲルマニウムで
形成することも可能である。
【0068】なお、上記実施の形態1〜5のスイッチン
グ用トランジスタTr1に、LDD構造、オフセット構
造、マルチゲート構造の何れかを用いるようにしてもよ
く、また、LDD構造あるいはオフセット構造と、マル
チゲート構造を併用するようにしてもよい。このように
すれば、トランジスタTr1のオフ電流をより大きく低
減することが可能になる。
【0069】このように駆動用トランジスタTr2とス
イッチング用トランジスタTr1で異なるトランジスタ
構造を用いることで、駆動用トランジスタTr2のオン
抵抗を十分に小さくし、かつ、スイッチング用トランジ
スタTr1のオフ抵抗を十分に大きくすることができ、
これにより、保持容量に対する電荷の保持をより確実に
行えるとともに、画素電極に対する十分な通電をより確
実に行うことができる。
【0070】(実施の形態7)図6は実施の形態7に係
るアクティブマトリクス型表示装置の単位画素の構成を
示す回路図である。本実施の形態7の表示装置における
単位画素10は、スイッチング用トランジスタTr1及
び駆動用トランジスタTr2に加えて、第3の薄膜トラ
ンジスタTr3(以下、第3のトランジスタTr3と称
する)及び第4の薄膜トランジスタTr4(以下、第4
のトランジスタTr4と称する)を備えた4つのトラン
ジスタで構成されている。第3のトランジスタTr3及
び第4のトランジスタTr4は、スイッチング用トラン
ジスタとして機能する。そして、本実施の形態7の表示
装置は、単位画素を4つのトランジスタで構成して、ト
ランジスタTr1,Tr3,Tr4の導通・遮断を制御
することにより、駆動用トランジスタTr2のしきい値
電圧等のバラツキに影響されずに、発光素子を駆動でき
るようにしたことを特徴とするものである。
【0071】以下、図6を参照して、具体的な構成を説
明する。単位画素10は、第1走査線35と、第2走査
線36と、保持容量9と、スイッチング用トランジスタ
Tr1と、駆動用トランジスタTr2と、第3のトラン
ジスタTr3と、第4のトランジスタTr4と、EL素
子12と、共通給電線5とを有する。保持容量9一方の
電極は、共通給電線5に接続されている。また、トラン
ジスタTr1は、ゲート電極が第1走査線35に接続さ
れ、ソース電極が保持容量9の他方の電極に接続されて
いる。また、トランジスタTr2は、ゲート電極が保持
容量9の他方の電極及びトランジスタTr1のソース電
極にそれぞれ接続され、ソース電極が共通給電線5に接
続されている。また、トランジスタTr3は、ゲート電
極が第1走査線35に接続され、ドレイン電極が信号線
4に接続され、ソース電極がトランジスタTr1,Tr
2の各ドレイン電極にそれぞれ接続されている。また、
トランジスタTr4は、ゲート電極が第2走査線36に
接続され、ドレイン電極がEL素子12のアノ−ド電極
に接続され、ソース電極がトランジスタTr1,Tr2
の各ドレイン電極及びトランジスタTr3のソース電極
にそれぞれ接続されている。
【0072】次いで、上記構成の表示装置の動作につい
て説明する。表示に際しては、2つのタイミングにより
制御される。第1のタイミングは必要な電流値を記憶さ
せる第1のタイミングである。この第1のタイミングで
は、スイッチング用トランジスタTr1ならびに第3の
トランジスタTr3が導通状態で、かつ、第4のトラン
ジスタTr4が遮断状態とされる。これにより、共通給
電線5から駆動用トランジスタTr2及び第3のトラン
ジスタTr3を介して流れる電流経路が形成される。そ
して、信号線4より所定の電流が書き込まれるととも
に、駆動用トランジスタTr2はゲートとドレインが接
続された状態となり、画像信号電圧に対応した一定電流
値を流すような駆動用トランジスタTr2のゲート・レ
イン間電圧が保持容量9に蓄積される。なぜなら、共通
給電線5の電位をVddとし、駆動用トランジスタTr
2のしきい値をVt、画像信号電圧をVonとすると、駆
動用トランジスタTr2のゲートとドレインが接続状態
であるので、接続点71の電位(トランジスタTr2の
ゲート電極電位に相当)はVdd−Von+Vtとなる。
従って、トランジスタTr2を流れる電流値はf(Vd
d−Von+Vt−Vt)となり、Vtが相殺された値に
ついての関数となるため、トランジスタTr2のしきい
値Vtにバラツキがあっても、それに影響されることの
ない一定電流値となる。即ち、保持容量9には、この一
定電流値が得られるような電圧が蓄積されることにな
る。従って、後述する第2のタイミングで、EL素子1
2が一定電流で駆動される。
【0073】次いで、第2のタイミングでは、スイッチ
ング用トランジスタTr1と第3のトランジスタTr3
が遮断状態で、かつ、第4のトランジスタTr4が導通
状態とされる。これにより、駆動用トランジスタTr
2、第4のトランジスタTr4を介してEL素子12に
供給される電流経路に切り替えられる。そして、保持容
量9に蓄積された電圧に応じた一定電流がEL素子12
に供給され、EL素子12が発光する。これにより、駆
動用トランジスタTr2のしきい値にバラツキがあって
も、それに影響されない駆動電流でL素子12を駆動す
ることができるため、画素間での画質の不均一のない高
品位の画像が得られることになる。特に多結晶シリコン
で形成される薄膜トランジスタでは、しきい値電圧のバ
ラツキがあるため、多結晶シリコン薄膜トランジスタを
用いる表示装置においては、本実施の形態の駆動回路を
用いることは好ましい。
【0074】そして、注目すべきは、本実施の形態7に
おいても、駆動用トランジスタTr2のオン抵抗がスイ
ッチング用トランジスタTr1のオン抵抗よりも小さ
く、かつ、スイッチング用トランジスタTr1のオフ抵
抗が、駆動用トランジスタTr2のオフ抵抗よりも大き
くなるように構成されている。従って、実施の形態7に
おいても、実施の形態1と同様に、スイッチング用トラ
ンジスタTr1のオフ電流の低減と、駆動用トランジス
タTr2のオン電流の増加とを、同時に実現することが
でき、保持容量に対する電荷の保持をより確実に行える
とともに、画素電極に対する十分な通電をより確実に行
うことができる。さらに、第3のトランジスタTr3及
び第4のトランジスタTr4は共にスイッチング用トラ
ンジスタとして機能することから、トランジスタTr
3,Tr4は駆動用トランジスタTr2との関係におい
ては、上記のトランジスタTr1と駆動用トランジスタ
Tr2との関係と同様な関係を有する。即ち、駆動用ト
ランジスタTr2のオン抵抗がトランジスタTr3,T
r4のオン抵抗よりも小さく、かつ、トランジスタTr
3,Tr4のオフ抵抗が、駆動用トランジスタTr2の
オフ抵抗よりも大きくなるように構成されている。この
ような構成により、更にスイッチング用トランジスタと
して機能するトランジスタTr3,Tr4のオフ電流の
低減と、駆動用トランジスタTr2のオン電流の増加と
を、同時に実現することができ、保持容量に対する電荷
の保持をより確実に行えるとともに、画素電極に対する
十分な通電をより確実に行うことができる。
【0075】なお、トランジスタTr2のオン抵抗がト
ランジスタTr1,Tr3,Tr4のオン抵抗よりも小
さく、かつ、トランジスタTr1,Tr3,Tr4のオ
フ抵抗が、トランジスタTr2のオフ抵抗よりも大きく
する具体的手段としては、上記実施の形態1〜6で述べ
た手段のいずれかを用いればよい。また、上記実施の形
態1〜6で述べた手段を適宜組み合わせもよい。
【0076】(その他の事項)本発明は上記実施の形態
1〜7に限定されるものではなく、本発明の思想に基づ
いているものであれば、表示装置の駆動回路、および、
画素駆動回路構造、薄膜トランジスタ表示装置の構造、
製造方法、材料については、どのようなものであっても
かまわない。
【0077】
【発明の効果】以上説明したように、本発明によれば、
スイッチング用トランジスタのオフ電流の低減と、駆動
用トランジスタのオン電流の増加とを、同時に実現する
ことができるから、保持容量に対する電荷の保持をより
確実に行えるとともに、画素電極に対する十分な通電を
より確実に行うことができるという効果がある
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る表示装置の構成を
示す回路図である。
【図2】本発明の実施の形態1に係る表示装置の製造工
程を示す図である。
【図3】本発明の実施の形態4に係る表示装置の駆動用
トランジスタとスイッチング用トランジスタの構成を示
す断面図である。
【図4】本発明の実施の形態5に係る表示装置の駆動用
トランジスタとスイッチング用トランジスタの構成を示
す断面図である。
【図5】本発明の実施の形態5に係る表示装置の駆動用
トランジスタとスイッチング用トランジスタの構成の変
形例を示す断面図である。
【図6】本発明の実施の形態7に係る表示装置の単位画
素の構成を示す回路図である。
【図7】従来の薄膜トランジスタを備えた表示装置の等
価回路図である。
【図8】図7の表示装置の電位関係図である。
【符号の説明】
1 :表示装置 2 :基板 3 :走査線 4 :信号線 5 :共通給電線 6 :データ線駆動回路 7 :走査側駆動回路 9 :保持容量 10 :単位画素 12 :EL素子 15 :画素電極 16 :対向電極 Tr1 :スイッチング用トランジスタ Tr2 :駆動用トランジスタ Tr3 :第3のトランジスタ Tr4 :第4のトランジスタ 35 :第1走査線 36 :第2走査線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 618Z 618G Fターム(参考) 3K007 DB03 GA00 5C094 AA25 AA53 BA03 BA27 CA19 DA09 DB01 EA04 EA07 FB14 5F110 AA06 AA07 AA30 BB02 CC02 DD02 EE04 EE28 EE44 FF02 FF30 FF35 GG01 GG02 GG13 GG15 GG16 GG33 GG34 GG45 GG52 HJ01 HJ12 HK05 HK40 HM14 HM15 NN02 NN23 NN72 NN73 NN78 PP03 QQ11

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】複数走査線、複数の信号線及び複数の共通
    給電線を備えるとともに、複数の単位画素を有し、各単
    位画素は、発光素子と、保持容量と、前記走査線の電位
    により信号線と保持容量との導通/遮断を切り替えるス
    イッチング用薄膜トランジスタと、前記保持容量の電位
    に応じて前記共通給電線を介して前記発光素子に供給さ
    れる電流量を制御する駆動用薄膜トランジスタと、を有
    してなる表示装置において、 前記駆動用薄膜トランジスタのオン抵抗が前記スイッチ
    ング用薄膜トランジスタのオン抵抗よりも小さく、か
    つ、前記スイッチング用薄膜トランジスタのオフ抵抗
    が、前記駆動用薄膜トランジスタのオフ抵抗よりも大き
    いことを特徴とする表示装置。
  2. 【請求項2】複数の走査線、複数の信号線及び複数の共
    通給電線を備えるとともに、複数の単位画素を有し、こ
    の単位画素を構成する発光素子に電流を供給して発光表
    示を行う表示装置において、 前記複数の走査線は複数の第1走査線と複数の第2走査
    線からなり、 前記単位画素は、 一方の電極が共通給電線に接続された保持容量と、 ゲート電極が第1走査線に接続され、ソース電極が保持
    容量の他方の電極に接続されたスイッチング用薄膜トラ
    ンジスタと、 ゲート電極が保持容量の他方の電極及びスイッチング用
    薄膜トランジスタのソース電極にそれぞれ接続され、ソ
    ース電極が共通給電線に接続された駆動用薄膜トランジ
    スタと、 ゲート電極が第1走査線に接続され、ドレイン電極が信
    号線に接続され、ソース電極がスイッチング用薄膜トラ
    ンジスタ及び駆動用薄膜トランジスタの各ドレイン電極
    にそれぞれ接続された第3の薄膜トランジスタと、 ゲート電極が第2走査線に接続され、ドレイン電極が発
    光素子のアノ−ド電極に接続され、ソース電極が第1及
    び駆動用薄膜トランジスタの各ドレイン電極並びに第3
    の薄膜トランジスタのソース電極にそれぞれ接続された
    第4の薄膜トランジスタと、 を有し、 スイッチング用薄膜トランジスタ及び第3の薄膜トラン
    ジスタを導通状態とし、且つ、第4の薄膜トランジスタ
    を遮断状態とし、共通給電線から駆動用トランジスタ及
    び第3のトランジスタを介して流れる電流経路を形成す
    ることにより、画像信号電圧に対応した一定電流値を流
    すような駆動用トランジスタのゲート・レイン間電圧を
    前記保持容量に蓄積し、次いで、スイッチング用薄膜ト
    ランジスタ及び第3の薄膜トランジスタを遮断状態と
    し、且つ、第4の薄膜トランジスタを導通状態とし、駆
    動用トランジスタ、第4のトランジスタを介して発光素
    子に供給される電流経路に切り替えて、前記保持容量に
    蓄積された電圧に応じた一定電流を発光素子に供給して
    表示を行うように構成され、 前記駆動用薄膜トランジスタのオン抵抗が前記スイッチ
    ング用薄膜トランジスタのオン抵抗よりも小さく、か
    つ、前記スイッチング用薄膜トランジスタのオフ抵抗
    が、前記駆動用薄膜トランジスタのオフ抵抗よりも大き
    いことを特徴とする表示装置。
  3. 【請求項3】前記駆動用薄膜トランジスタの移動度が、
    前記スイッチング用薄膜トランジスタの移動度よりも大
    きいことを特徴とする請求項1又は2に記載の表示装
    置。
  4. 【請求項4】前記駆動用薄膜トランジスタおよび前記ス
    イッチング用薄膜トランジスタのチャネル領域が多結晶
    シリコンにより形成されており、前記駆動用薄膜トラン
    ジスタのチャネル領域を形成する多結晶シリコンの平均
    結晶粒径が、前記スイッチング用薄膜トランジスタのチ
    ャネル領域を形成する多結晶シリコンの平均結晶粒径よ
    りも大きいことを特徴とする請求項1乃至3の何れかに
    記載の表示装置。
  5. 【請求項5】前記駆動用薄膜トランジスタのチャネル領
    域が多結晶シリコンにより形成されており、前記スイッ
    チング用薄膜トランジスタのチャネル領域が非晶質シリ
    コンにより形成されていることを特徴とする請求項1乃
    至3の何れかに記載の表示装置。
  6. 【請求項6】前記駆動用薄膜トランジスタのチャネル領
    域がシリコンゲルマニウムにより形成されており、前記
    スイッチング用薄膜トランジスタのチャネル領域が多結
    晶シリコンにより形成されていることを特徴とする請求
    項1乃至3の何れかに記載の表示装置。
  7. 【請求項7】前記駆動用薄膜トランジスタおよび前記ス
    イッチング用薄膜トランジスタのチャネル領域が多結晶
    シリコンゲルマニウムにより形成されており、前記駆動
    用薄膜トランジスタのチャネル領域を形成する多結晶シ
    リコンゲルマニウムの平均結晶粒径が、前記スイッチン
    グ用薄膜トランジスタのチャネル領域を形成する多結晶
    シリコンゲルマニウムの平均結晶粒径よりも大きいこと
    を特徴とする請求項1乃至3の何れかに記載の表示装
    置。
  8. 【請求項8】前記駆動用薄膜トランジスタのソースおよ
    びドレイン領域にはシリサイド層を有し、前記スイッチ
    ング用薄膜トランジスタのソースおよびドレイン領域に
    はシリサイド層を有さないことを特徴とする請求項1乃
    至3の何れかに記載の表示装置。
  9. 【請求項9】前記駆動用薄膜トランジスタおよび前記ス
    イッチング用薄膜トランジスタのチャネル領域が非晶質
    シリコンにより形成されていることを特徴とする請求項
    8に記載の表示装置。
  10. 【請求項10】前記駆動用薄膜トランジスタおよび前記
    スイッチング用薄膜トランジスタのチャネル領域が多結
    晶シリコンにより形成されていることを特徴とする請求
    項8に記載の表示装置。
  11. 【請求項11】前記駆動用薄膜トランジスタおよび前記
    スイッチング用薄膜トランジスタのチャネル領域がシリ
    コンゲルマニウムにより形成されていることを特徴とす
    る請求項8に記載の表示装置。
  12. 【請求項12】前記駆動用薄膜トランジスタのチャネル
    領域が遷移金属を含む多結晶シリコンにより形成されて
    いることを特徴とする請求項1乃至3の何れかに記載の
    表示装置。
  13. 【請求項13】前記駆動用薄膜トランジスタのチャネル
    領域に含まれる遷移金属の濃度が前記スイッチング用薄
    膜トランジスタに含まれる遷移金属濃度よりも高いこと
    を特徴とする請求項12に記載の表示装置。
  14. 【請求項14】前記駆動用薄膜トランジスタのチャネル
    領域に含まれる遷移金属の濃度が1×1017cm-3
    上であることを特徴とする請求項12又は13に記載の
    表示装置。
  15. 【請求項15】前記駆動用薄膜トランジスタのチャネル
    領域がシリコンゲルマニウムにより形成されていること
    を特徴とする請求項1乃至3の何れかに記載の表示装
    置。
  16. 【請求項16】前記駆動用薄膜トランジスタのチャネル
    領域に含まれるゲルマニウム濃度が1×1020cm-3
    以上であることを特徴とする請求項15に記載の表示装
    置。
JP2002040424A 2002-02-18 2002-02-18 表示装置 Pending JP2003241688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002040424A JP2003241688A (ja) 2002-02-18 2002-02-18 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002040424A JP2003241688A (ja) 2002-02-18 2002-02-18 表示装置

Publications (1)

Publication Number Publication Date
JP2003241688A true JP2003241688A (ja) 2003-08-29

Family

ID=27781168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002040424A Pending JP2003241688A (ja) 2002-02-18 2002-02-18 表示装置

Country Status (1)

Country Link
JP (1) JP2003241688A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330719A (ja) * 2005-05-24 2006-12-07 Samsung Electronics Co Ltd 有機発光ディスプレイ及びその製造方法
JP2007005766A (ja) * 2005-06-22 2007-01-11 Samsung Sdi Co Ltd 発光表示装置及び薄膜トランジスタ
JP2007221120A (ja) * 2006-02-15 2007-08-30 Samsung Electronics Co Ltd 有機発光素子及びその製造方法
JP2007256926A (ja) * 2006-03-22 2007-10-04 Samsung Electronics Co Ltd 表示装置及びその製造方法
JP2008040192A (ja) * 2006-08-08 2008-02-21 Sony Corp 表示装置および表示装置の製造方法
JP2009506563A (ja) * 2005-08-30 2009-02-12 コミシリア ア レネルジ アトミック アモルファス多結晶シリコン薄膜回路の製造方法
JP2022140465A (ja) * 2016-03-18 2022-09-26 株式会社半導体エネルギー研究所 表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330719A (ja) * 2005-05-24 2006-12-07 Samsung Electronics Co Ltd 有機発光ディスプレイ及びその製造方法
JP2007005766A (ja) * 2005-06-22 2007-01-11 Samsung Sdi Co Ltd 発光表示装置及び薄膜トランジスタ
US9196747B2 (en) 2005-06-22 2015-11-24 Samsung Display Co., Ltd. Light emitting display and thin film transistor (TFT)
JP2009506563A (ja) * 2005-08-30 2009-02-12 コミシリア ア レネルジ アトミック アモルファス多結晶シリコン薄膜回路の製造方法
JP2007221120A (ja) * 2006-02-15 2007-08-30 Samsung Electronics Co Ltd 有機発光素子及びその製造方法
JP2007256926A (ja) * 2006-03-22 2007-10-04 Samsung Electronics Co Ltd 表示装置及びその製造方法
JP2008040192A (ja) * 2006-08-08 2008-02-21 Sony Corp 表示装置および表示装置の製造方法
US8460986B2 (en) 2006-08-08 2013-06-11 Sony Corporation Method for manufacturing a display device
JP2022140465A (ja) * 2016-03-18 2022-09-26 株式会社半導体エネルギー研究所 表示装置
JP7213383B2 (ja) 2016-03-18 2023-01-26 株式会社半導体エネルギー研究所 表示装置

Similar Documents

Publication Publication Date Title
TWI247443B (en) Display apparatus and its method of manufacture
US7365495B2 (en) Flat panel display
US20090033231A1 (en) Flat Panel Display
JP2003332581A (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JPWO2011161910A1 (ja) 発光表示装置及びその製造方法
KR100458710B1 (ko) Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
KR100458714B1 (ko) Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
JP2003241688A (ja) 表示装置
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
JP2010160200A (ja) 表示装置及びその駆動方法
US9153174B2 (en) Method for driving active display
JP2003174170A (ja) 表示装置
JP4192690B2 (ja) 発光表示装置
JP4311455B2 (ja) 発光装置
JPH11223831A (ja) 表示装置およびその製造方法
JP2004054260A (ja) 発光表示装置及びその製造方法
JP3951968B2 (ja) 発光装置及びその製造方法
JP5057631B2 (ja) 表示装置
JP2004047494A (ja) 発光表示装置
JP2004062179A (ja) 表示装置
JP2007148446A (ja) 表示装置
JP2004062180A (ja) 表示装置
JP2008227210A (ja) 半導体装置、半導体装置の製造方法、および電気光学装置