JP2007148446A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2007148446A
JP2007148446A JP2007055270A JP2007055270A JP2007148446A JP 2007148446 A JP2007148446 A JP 2007148446A JP 2007055270 A JP2007055270 A JP 2007055270A JP 2007055270 A JP2007055270 A JP 2007055270A JP 2007148446 A JP2007148446 A JP 2007148446A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
region
current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007055270A
Other languages
English (en)
Other versions
JP4059292B2 (ja
Inventor
Mutsumi Kimura
睦 木村
Hiroshi Kiguchi
浩史 木口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007055270A priority Critical patent/JP4059292B2/ja
Publication of JP2007148446A publication Critical patent/JP2007148446A/ja
Application granted granted Critical
Publication of JP4059292B2 publication Critical patent/JP4059292B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示装置において、スイッチングトランジスタにおける、オフ電流の低減、カレントトランジスタにおける、オン電流の増加を、同時に実現することを目的とする。
【解決手段】スイッチングトランジスタは、LDD構造またはオフセット構造とし、カレントトランジスタは、セルフアライン構造とする。あるいは、スイッチングトランジスタおよびカレントトランジスタは、LDD構造またはオフセット構造とし、スイッチングトランジスタの、LDD長またはオフセット長を、カレントトランジスタよりも、長くする。
【選択図】図2

Description

本発明は、表示装置に関する。
薄膜トランジスタ表示装置は、軽量、薄型、高画質及び高精細を実現する表示装置として、多種かつ多数用いられている。これまでに開発された薄膜トランジスタ表示装置は、薄膜トランジスタ液晶表示装置に代表されるように、主に信号電圧の電送もしくは微小電荷の転送のためのものであった。しかし、今後開発が進むであろうEL(Electroluminescence)表示装置等の自発光型パネルや発熱パネル等においては、電流駆動が可能でかつメモリ機能を持つ素子が必須になると考えられる。
図10は、電流駆動薄膜トランジスタ表示装置の、等価回路図(a)及び電位関係図(b)である。ここでは、発光材料として、有機蛍光材料を用いている。
図10(a)中、121は走査線、122は信号線、123は共通給電線、131はスイッチング薄膜トランジスタ、132はカレント薄膜トランジスタ、151は保持容量、152は画素電極、164は有機蛍光材料、165は対向電極である。また、図10(b)において、421は走査電位、422は信号電位、423は共通電位、451は保持電位、452は画素電位、465は対向電位である。
ここで、スイッチング薄膜トランジスタ131は、走査線122の電位により、信号線122と保持容量151との導通を制御するトランジスタである。すなわち、走査電位421により、信号電位422が保持電位451に伝達される。表示する画素に対しては、信号電位422が高電位となり、保持電位451が高電位となる。表示しない画素に対しては、信号電位422が低電位となり、保持電位451が低電位となる。
一方、カレント薄膜トランジスタ132は、保持容量151の電位により、共通給電線123と画素電極152との導通を制御するトランジスタである。すなわち、保持電位451により、共通電位423が画素電位452に伝達される。
表示する画素に対しては、共通給電線123と画素電極152が導通され、表示しない画素に対しては、共通給電線123と画素電極152が切断される。この結果、表示する画素に対しては、画素電極152と対向電極165間に電流が流れ、有機蛍光材料164が発光する。表示しない画素に対しては、電流が流れず、発光しない。
このように、電流駆動薄膜トランジスタ表示装置には、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132が存在する。そして、いずれの薄膜トランジスタも、通常の半導体製造プロセスで製造される電界効果型トランジスタであり、従来の電流駆動薄膜トランジスタ表示装置では、両薄膜トランジスタがなるべく同規格のトランジスタである方が製造コストの低減が図られる等の理由から、両薄膜トランジスタとしては、同様な構造の薄膜トランジスタが用いられていた。
確かに、両方の薄膜トランジスタが同様の構造であったとしても、電流駆動薄膜トランジスタ表示装置として、致命的な欠点がある訳ではない。しかし、電流駆動薄膜トランジスタ表示装置に関する研究を鋭意行った本発明者等によれば、高品質の製品とするためには、上記両方の薄膜トランジスタは、互いに異なる特性を重視した構造とすることが好適であることが判った。
すなわち、スイッチング薄膜トランジスタ131には、保持容量151への電荷の保持を、より確実にするために、オフ電流の低減が要求される。これに対し、カレント薄膜トランジスタ132には、有機蛍光材料164の発光を、より高輝度にすために、オン電流の増加が要求される。
しかし、電流駆動薄膜トランジスタ表示装置において、上記両方の薄膜トランジスタの特性を、積極的に異ならせるという技術思想は存在しなかった。
本発明は、このような知見に基づいてなされたものであって、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現した電流駆動薄膜トランジスタ表示装置を提供することを目的としている。
本発明の一実施の形態に係る表示装置によれば、複数の走査線と、複数の信号線と、給電線と、前記複数の走査線と前記複数の信号線との交点に配置された複数の画素と、を有し、前記複数の画素の各々には、電流によって駆動される表示素子と、画素電極と、前記複数の走査線のうち対応する走査線を介して走査信号が供給される第1ゲート電極と、第1ソース領域と、第1ドレイン領域と、第1チャネル領域とを備えた第1薄膜トランジスタと、前記複数の信号線のうち対応する信号線から、前記対応する信号線と保持容量との導通を制御する前記第1薄膜トランジスタを介して供給される画像信号を保持する前記保持容量と、第2ゲート電極と、第2ソース領域と、第2ドレイン領域と、第2チャネル領域とを備えた第2薄膜トランジスタと、を有し、前記第2薄膜トランジスタは前記保持容量によって保持された前記画像信号に従って、前記給電線と前記表示素子との導通を制御し、前記第1薄膜トランジスタは、前記第1ソース領域と前記第1ドレイン領域との少なくとも一つと前記第1チャネル領域との間に形成された第1不純物領域をさらに有し、前記第1不純物領域の不純物の濃度は、前記第1ソース領域と前記第1ドレイン領域との少なくとも一つの不純物の濃度よりも低く、前記第1チャネル領域の不純物の濃度よりも高く、前記第2チャネル領域は前記第2ソース領域と前記第2ドレイン領域との間に形成され、前記第2ゲート電極は前記第2チャネル領域の位置にあわされていることを特徴とする。
また本発明の一実施の形態に係る表示装置によれば、前記第2薄膜トランジスタは、前記第2ソース領域と前記第2ドレイン領域との少なくとも一つと前記第2チャネル領域との間に形成された第2不純物領域をさらに有し、前記第2不純物領域の不純物の濃度は、前記第2ソース領域と前記第2ドレイン領域との少なくとも一つの不純物の濃度よりも低く、前記第2チャネル領域の不純物の濃度よりも高く、前記第1不純物領域は前記第2不純物領域よりも長いことを特徴とする。
また、本発明の一実施の形態に係る表示装置によれば、動作中、前記第1薄膜トランジスタのオフ電流は前記第2薄膜トランジスタのオフ電流よりも小さいことを特徴とする。
また、本発明の一実施の形態に係る表示装置によれば、動作中、前記第2薄膜トランジスタのオン電流は前記第1薄膜トランジスタのオン電流よりも小さいことを特徴とする。
本発明の表示装置は、走査線と、信号線と、給電線と、前記走査線と前記信号線との交点に対応して配置された、第1のトランジスタと、第2のトランジスタと、画素電極と、を含み、前記第1のトランジスタの導通状態は、前記走査線の電位に制御され、前記第2のトランジスタは、前記給電線と前記画素電極との導通を制御し、前記第1のトランジスタのチャネル領域と高濃度不純物領域との間には、低濃度不純物領域が設けられていること、を特徴とする。
上記の表示装置において、前記第2のトランジスタのチャネル領域と高濃度不純物領域とは、直接接続していることが好ましい。
本発明の表示装置は、走査線と、信号線と、給電線と、前記走査線と前記信号線との交点に対応して配置された、第1のトランジスタと、第2のトランジスタと、画素電極と、を含み、前記第1のトランジスタの導通状態は、前記走査線の電位により制御され、前記第2のトランジスタは、前記給電線と前記画素電極との導通を制御し、前記第1のトランジスタ及び前記第2のトランジスタのチャネル領域と高濃度不純物領域との間には、低濃度不純物領域が設けられており、前記第1のトランジスタの低濃度不純物領域の長さの方が前記第2のトランジスタの低濃度不純物領域の長さよりも長いこと、を特徴とする。
本発明の表示装置は、走査線と、信号線と、給電線と、前記走査線と前記信号線との交点に対応して配置された、第1のトランジスタと、第2のトランジスタと、画素電極と、を含み、前記第1のトランジスタの導通状態は、前記走査線の電位により制御され、前記第2のトランジスタは、前記給電線と前記画素電極との導通を制御し、前記第1のトランジスタのチャネル領域と高濃度不純物領域との間には、当該チャネル領域と同程度の不純物領域が設けられていること、を特徴とする。
上記の表示装置において、前記第2のトランジスタのチャネル領域と高濃度不純物領域とは、直接接続していることが好ましい。
上記の表示装置において、前記第2のトランジスタのチャネル領域と高濃度不純物領域との間には、当該チャネル領域と同程度の不純物領域が設けられており、前記第1のトランジスタのチャネル領域と同程度の不純物領域の長さの方が前記第2のトランジスタのチャネル領域と同程度の不純物領域の長さよりも長くしてもよい。
本発明の表示装置は、走査線と、信号線と、給電線と、前記走査線と前記信号線との交点に対応して配置された、第1のトランジスタと、第2のトランジスタと、画素電極と、を含み、前記第1のトランジスタの導通状態は、前記走査線の電位により制御され、前記第2のトランジスタは、前記給電線と前記画素電極との導通を制御し、前記第1のトランジスタは、前記第2のトランジスタと比較してオフ電流を低減する構造を有していること、を特徴とする。
上記の表示装置において、前記走査線と前記信号線との交点に対応して、さらに前記信号線から供給される画像信号を保持する保持容量が設けられ、前記保持容量に保持された電荷が前記第2のトランジスタのゲート電極に供給され、前記保持容量が、前記走査線と、前記第1のトランジスタまたは前記第2のトランジスタのゲート絶縁膜を利用して形成されていてもよい。
上記の表示装置において、前記走査線と前記信号線との交点に対応して、さらに前記信号線から供給される画像信号を保持する保持容量が設けられ、前記保持容量に保持された電荷が前記第2のトランジスタのゲート電極に供給され、前記保持容量が、前記走査線と前記信号線との間の絶縁膜を利用して形成されていてもよい。
さらに、本発明は、複数の走査線、複数の信号線及び複数の共通給電線が形成され、前記走査線と前記信号線との各交点に対応して、スイッチング薄膜トランジスタ、カレント薄膜トランジスタ、保持容量及び画素電極が形成され、前記スイッチング薄膜トランジスタは、前記走査線の電位により、前記信号線と前記保持容量との導通を制御し、前記カレント薄膜トランジスタは、前記保持容量の電位により、前記共通給電線と前記画素電極との導通を制御する表示装置において、前記スイッチング薄膜トランジスタを、オフ電流の低減を重視したトランジスタとし、前記カレント薄膜トランジスタを、オン電流の増加を重視したトランジスタとした。
これによれば、スイッチング薄膜トランジスタ及びカレント薄膜トランジスタの両トランジスタを、それぞれに要求される性能に応じて、オフ電流の低減を重視した構造又はオン電流の増加を重視した構造としているから、保持容量に対する電荷の保持がより確実に行われるとともに、画素電極に対する十分な通電がより確実に行われる。
さらに本発明は、複数の走査線、複数の信号線及び複数の共通給電線が形成され、前記走査線と前記信号線との各交点に対応して、スイッチング薄膜トランジスタ、カレント薄膜トランジスタ、保持容量及び画素電極が形成され、前記スイッチング薄膜トランジスタは、前記走査線の電位により、前記信号線と前記保持容量との導通を制御し、前記カレント薄膜トランジスタは、前記保持容量の電位により、前記共通給電線と前記画素電極との導通を制御する表示装置において、前記スイッチング薄膜トランジスタのチャネル領域と高濃度不純物領域との間には、低濃度不純物領域を形成し、前記カレント薄膜トランジスタのチャネル領域と高濃度不純物領域とは、直接接続した。
つまり、上記の発明は、スイッチング薄膜トランジスタをLDD構造のトランジスタとし、カレント薄膜トランジスタをセルフアライン構造のトランジスタとしている。
これによれば、スイッチング薄膜トランジスタのオフ電流の低減が図られるとともに、カレント薄膜トランジスタのオン電流の増加が図られるから、保持容量に対する電荷の保持がより確実に行われるとともに、画素電極に対する十分な通電がより確実に行われる。
さらに本発明は、複数の走査線、複数の信号線及び複数の共通給電線が形成され、前記走査線と前記信号線との各交点に対応して、スイッチング薄膜トランジスタ、カレント薄膜トランジスタ、保持容量及び画素電極が形成され、前記スイッチング薄膜トランジスタは、前記走査線の電位により、前記信号線と前記保持容量との導通を制御し、前記カレント薄膜トランジスタは、前記保持容量の電位により、前記共通給電線と前記画素電極との導通を制御する、表示装置において、前記スイッチング薄膜トランジスタ及び前記カレント薄膜トランジスタのそれぞれのチャネル領域と高濃度不純物領域との間に、低濃度不純物領域を形成し、前記スイッチング薄膜トランジスタの低濃度不純物領域長の方を、前記カレント薄膜トランジスタの低濃度不純物領域長よりも長くした。
つまり、上記の発明は、スイッチング薄膜トランジスタ及びカレント薄膜トランジスタの両方をLDD構造のトランジスタとしているが、スイッチング薄膜トランジスタの低濃度不純物領域長(LDD長)の方を、前記カレント薄膜トランジスタのLDD長よりも長くしているのである。
さらに本発明は、複数の走査線、複数の信号線及び複数の共通給電線が形成され、前記走査線と前記信号線との各交点に対応して、スイッチング薄膜トランジスタ、カレント薄膜トランジスタ、保持容量及び画素電極が形成され、前記スイッチング薄膜トランジスタは、前記走査線の電位により、前記信号線と前記保持容量との導通を制御し、前記カレント薄膜トランジスタは、前記保持容量の電位により、前記共通給電線と前記画素電極との導通を制御する表示装置において、前記スイッチング薄膜トランジスタのチャネル領域と高濃度不純物領域との間には、チャネル領域と同程度の不純物濃度の領域を形成し、前記カレント薄膜トランジスタのチャネル領域と高濃度不純物領域とは、直接接続した。
つまり、上記の発明は、スイッチング薄膜トランジスタは、オフセット構造のトランジスタとし、カレント薄膜トランジスタは、セルフアライン構造のトランジスタとした。
これによれば、スイッチング薄膜トランジスタのオフ電流の低減が図られるとともに、カレント薄膜トランジスタのオン電流の増加が図られるから、保持容量に対する電荷の保持がより確実に行われるとともに、画素電極に対する十分な通電がより確実に行われる。
さらに本発明は、複数の走査線、複数の信号線及び複数の共通給電線が形成され、前記走査線と前記信号線との各交点に対応して、スイッチング薄膜トランジスタ、カレント薄膜トランジスタ、保持容量及び画素電極が形成され、前記スイッチング薄膜トランジスタは、前記走査線の電位により、前記信号線と前記保持容量との導通を制御し、前記カレント薄膜トランジスタは、前記保持容量の電位により、前記共通給電線と前記画素電極との導通を制御する表示装置において、前記スイッチング薄膜トランジスタ及び前記カレント薄膜トランジスタのそれぞれのチャネル領域と高濃度不純物領域との間に、チャネル領域と同程度の不純物濃度の領域を形成し、前記スイッチング薄膜トランジスタの前記チャネル領域と同程度の不純物濃度の領域長の方を、前記カレント薄膜トランジスタの前記チャネル領域と同程度の不純物濃度の領域長よりも長くした。
つまり、上記の発明は、スイッチング薄膜トランジスタ及びカレント薄膜トランジスタの両方をオフセット構造のトランジスタとしているのであるが、スイッチング薄膜トランジスタのオフセット長の方を、カレント薄膜トランジスタのオフセット長よりも長くしているのである。
上記の発明において、前記保持容量を、前記走査線と、前記スイッチング薄膜トランジスタまたは前記カレント薄膜トランジスタのチャネル領域との間の、ゲート絶縁膜を利用して形成してもよい。
これによれば、薄いゲート絶縁膜を保持容量に用いることで、小面積かつ大容量の保持容量を形成することが可能となる。
上記の発明において、前記保持容量を、前記走査線と、前記信号線との間の、層間絶縁膜を利用して形成した。
上記の発明によれば、層間絶縁膜を保持容量に用いることで、設計の自由度が向上する。
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
(1)第1の実施の形態
図1〜図4は、本発明の第1の実施の形態を示す図であって、この実施の形態は、本発明に係る表示装置を、EL表示素子を用いたアクティブマトリクス型の表示装置に適用したものである。
図1は、本実施の形態における表示装置1の一部を示す回路図であって、この表示装置1は、透明の表示基板上に、複数の走査線121と、これら走査線121に対して交差する方向に延びる複数の信号線122と、これら信号線122に並列に延びる複数の共通給電線123と、がそれぞれ配線された構成を有するとともに、走査線121及び信号線122の各交点毎に、画素領域素1Aが設けられている。
信号線122に対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路3が設けられている。また、走査線121に対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路4が設けられている。さらに、また、画素領域1Aの各々には、走査線121を介して走査信号がゲート電極に供給されるスイッチング薄膜トランジスタ131と、このスイッチング薄膜トランジスタ131を介して信号線132から供給される画像信号を保持する保持容量151と、該保持容量151によって保持された画像信号がゲート電極に供給されるカレント薄膜トランジスタ132と、このカレント薄膜トランジスタ132を介して共通給電線123に電気的に接続したときに共通給電線123から駆動電流が流れ込む画素電極152と、この画素電極152と対向電極165との間に挟み込まれる有機蛍光材料164と、が設けられている。
図2(a)及び(b)は、図1に示した各画素領域1Aの構造を示す断面図及び平面図である。なお、断面図(a)は、平面図(b)のA−A'線断面図である。また、図2中、141はチャネル領域、142は高濃度不純物領域、143は低濃度不純物領域、146は中継配線、161はゲート絶縁膜、162は層間絶縁膜、163は最上層の絶縁膜をそれぞれ示している。
図3(a)、(b)、(c)、(d)及び(e)は、表示装置1の製造工程を示す断面図であり、図2(b)のA−A'線断面図に相当する。また、図3中、211はレジストマスク、221は高濃度不純物ドープ、222は低濃度不純物ドープをそれぞれ示している。
製造工程の詳細は、次の通りである。先ず、図3(a)に示すように、後にスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のチャネル領域141やソース・ドレイン領域、並びに、保持容量151の一方の電極となる半導体膜を成膜しこれをパターニングして、島状の半導体膜140を形成する。そして、それら半導体膜140を覆うようにゲート絶縁膜161を形成する。
次いで、図3(b)に示すように、レジストマスク211を成膜しこれをパターニングする。このとき、後にスイッチング薄膜トランジスタ131が形成される位置のレジストマスク211(図3(b)左側のレジストマスク211)は、チャネル領域長よりも若干幅広とする。そして、高濃度不純物ドープ221を行って、高濃度不純物領域142を形成する。
次いで、図3(c)に示すように、金属膜を成膜しこれをパターニングして、走査線121及び中継配線146を形成する。そして、それら走査線121及び中継配線146をマスクとして、低濃度不純物ドープ222を行う。すると、走査線121の幅はチャネル領域長に等しいから、その下側の高濃度不純物領域142のさらに内側に、低濃度不純物領域143が形成される。また、その低濃度不純物領域143のさらに内側が、チャネル領域141となる。この結果、LDD構造のスイッチング薄膜トランジスタ131と、セルフアライン構造のカレント薄膜トランジスタ132とが形成される。
そして、図3(d)に示すように、層間絶縁膜162を成膜、コンタクトホールを形成し、さらに、金属膜を成膜し、これをパターニングして、信号線122及び共通給電線123を形成する。
次いで、図3(e)に示すように、画素電極152を形成し、最上層の絶縁膜163を形成する。さらにこの後、有機蛍光材料164及び対向電極165を形成する。
図4は、第1の実施の形態におけるスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のそれぞれの特性を示す図である。なお、図4中、311はLDD構造であるスイッチング薄膜トランジスタ131の特性であり、321はセルフアライン構造であるカレント薄膜トランジスタ132の特性である。これによれば、スイッチング薄膜トランジスタ131は、オフ電流が小さく、逆に、カレント薄膜トランジスタ132は、オン電流が大きいことがわかる。
つまり、本実施の形態の表示装置1にあっては、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現している。この結果、保持容量151に対する電荷の保持をより確実に行えるとともに、画素電極162に対する十分な通電をより確実に行うことができる。
また、本実施の形態では、保持容量151を、ゲート絶縁膜161を利用して形成しているが、一般に、ゲート絶縁膜161は、他の絶縁膜よりも薄く形成される。このため、小面積かつ大容量の保持容量151を形成することができるという利点がある。
なお、本発明の思想に基づいているものであれば、薄膜トランジスタ表示装置の構造、製造方法、材料については、どのようなものであってもかまわない。
(2)第2の実施の形態
図5は本発明の第2の実施の形態を示す図であって、図2と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図(a)は、平面図(b)のB−B'線断面図である。なお、上記第1の実施の形態と同様の構成には、同じ符号を付し、その重複する説明は省略する。
すなわち、本実施の形態では、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132の両方を、LDD構造としている。ただし、スイッチング薄膜トランジスタ131のLDD長の方を、カレント薄膜トランジスタ132のLDD長よりも長くしている。
このような構造であっても、上記第1の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加を同時に実現することができる。
(3)第3の実施の形態
図6〜図8は、本発明の第3の実施の形態を示す図であって、この実施の形態も、上記第1の実施の形態と同様に、本発明に係る薄膜トランジスタ表示装置を、EL表示素子を用いたアクティブマトリクス型の表示装置に適用したものである。なお、全体的な構成は第1の実施の形態の図1と同様であるため、その図示及び説明は省略するとともに、上記第1の実施の形態と同様の構成には同じ符号を付し、その重複する説明は省略する。
図6は、図2と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図(a)は、平面図(b)のC−C'線断面図である。なお、144はチャネル領域と同程度の不純物濃度の領域を示している。
図7(a)〜(e)は、本実施の形態における表示装置1の製造工程を示す断面図であるが、かかる製造工程は、上記第1の実施の形態における製造工程と略同じであり、異なるのは、低濃度不純物領域143を形成するための低濃度不純物ドープ222を行わない点である。
つまり、図7(c)に示すように、金属膜を成膜しパターニングして走査線121及び中継配線146を形成し、これにより、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132を完成させる。従って、スイッチング薄膜トランジスタ131の高濃度不純物領域142とチャネル領域141との間には、チャネル領域141と同程度の不純物濃度の領域144が形成されることになるから、かかるスイッチング薄膜トランジスタ131は、オフセット構造のトランジスタとなる。
図8は、本実施の形態におけるスイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132のそれぞれの特性を示す図である。なお、図8中、312はオフセット構造であるスイッチング薄膜トランジスタ131の特性であり、321はセルフアライン構造であるカレント薄膜トランジスタ132の特性である。これによれば、スイッチング薄膜トランジスタ131は、オフ電流が小さく、逆に、カレント薄膜トランジスタ132は、オン電流が大きいことがわかる。
つまり、本実施の形態の表示装置1にあっても、上記第1の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加とを、同時に実現している。この結果、保持容量151に対する電荷の保持をより確実に行えるとともに、画素電極162に対する十分な通電をより確実に行うことができる。
また、本実施の形態では、保持容量151を、層間絶縁膜162を利用して形成している。このため、走査線121及び信号線122により、高濃度不純物領域142無しで保持容量151が形成でき、設計の自由度が向上するという利点がある。
(4)第4の実施の形態
図9は本発明の第4の実施の形態を示す図であって、図2と同様に、表示領域1Aの構造を示す断面図及び平面図であり、断面図(a)は、平面図(b)のD−D'線断面図である。なお、上記各実施の形態と同様の構成には、同じ符号を付し、その重複する説明は省略する。
すなわち、本実施の形態では、スイッチング薄膜トランジスタ131及びカレント薄膜トランジスタ132の両方を、オフセット構造としている。ただし、スイッチング薄膜トランジスタ131のオフセット長の方を、カレント薄膜トランジスタ132のオフセット長よりも長くしている。
このような構造であっても、上記第3の実施の形態と同様に、スイッチング薄膜トランジスタ131のオフ電流の低減と、カレント薄膜トランジスタ132のオン電流の増加を同時に実現することができる。
以上説明したように、本発明によれば、スイッチング薄膜トランジスタのオフ電流の低減と、カレント薄膜トランジスタのオン電流の増加とを、同時に実現することができるから、保持容量に対する電荷の保持をより確実に行えるとともに、画素電極に対する十分な通電をより確実に行うことができるという効果がある。
本発明の第1の実施の形態における表示装置の一部を示す回路図である。 第1の実施の形態における表示装置の断面図(a)及び平面図(b)である。 第1の実施の形態における表示装置の製造工程を示す図である。 第1の実施の形態における各薄膜トランジスタの特性を示す図である。 本発明の第2の実施の形態における表示装置の断面図(a)及び平面図(b)である。 本発明の第3の実施の形態における表示装置の断面図(a)及び平面図(b)である。 第3の実施の形態における表示装置の製造工程を示す図である。 第3の実施の形態における各薄膜トランジスタの特性を示す図である。 本発明の第4の実施の形態における表示装置の断面図(a)及び平面図(b)である。 電流駆動薄膜トランジスタ表示装置の等価回路図(a)及び電位関係図(b)である。
符号の説明
1…表示装置、1A…画素領域、3…データ側駆動回路、121…走査線、122…信号線、123…共通給電線、131…スイッチング薄膜トランジスタ、132…カレント薄膜トランジスタ、141…チャネル領域、142…高濃度不純物領域、143…低濃度不純物領域、151…保持容量、152…画素電極、164…有機蛍光材料、165…対向電極、100…プリンタ、IJ…液滴吐出装置。

Claims (4)

  1. 複数の走査線と、
    複数の信号線と、
    給電線と、
    前記複数の走査線と前記複数の信号線との交点に配置された複数の画素と、
    を有し、
    前記複数の画素の各々には、電流によって駆動される表示素子と、画素電極と、
    前記複数の走査線のうち対応する走査線を介して走査信号が供給される第1ゲート電極と、第1ソース領域と、第1ドレイン領域と、第1チャネル領域とを備えた第1薄膜トランジスタと、
    前記複数の信号線のうち対応する信号線から、前記対応する信号線と保持容量との導通を制御する前記第1薄膜トランジスタを介して供給される画像信号を保持する前記保持容量と、
    第2ゲート電極と、第2ソース領域と、第2ドレイン領域と、第2チャネル領域とを備えた第2薄膜トランジスタと、
    を有し、
    前記第2薄膜トランジスタは前記保持容量によって保持された前記画像信号に従って、前記給電線と前記表示素子との導通を制御し、
    前記第1薄膜トランジスタは、前記第1ソース領域と前記第1ドレイン領域との少なくとも一つと前記第1チャネル領域との間に形成された第1不純物領域をさらに有し、
    前記第1不純物領域の不純物の濃度は、前記第1ソース領域と前記第1ドレイン領域との少なくとも一つの不純物の濃度よりも低く、前記第1チャネル領域の不純物の濃度よりも高く、
    前記第2チャネル領域は前記第2ソース領域と前記第2ドレイン領域との間に形成され、前記第2ゲート電極は前記第2チャネル領域の位置にあわせされていることを特徴とする表示装置。
  2. 前記第2薄膜トランジスタは、前記第2ソース領域と前記第2ドレイン領域との少なくとも一つと前記第2チャネル領域との間に形成された第2不純物領域をさらに有し、
    前記第2不純物領域の不純物の濃度は、前記第2ソース領域と前記第2ドレイン領域との少なくとも一つの不純物の濃度よりも低く、前記第2チャネル領域の不純物の濃度よりも高く、
    前記第1不純物領域は前記第2不純物領域よりも長いことを特徴とする請求項1に記載の表示装置。
  3. 動作中、前記第1薄膜トランジスタのオフ電流は前記第2薄膜トランジスタのオフ電流よりも小さいことを特徴とする請求項1または2に記載の表示装置。
  4. 動作中、前記第2薄膜トランジスタのオン電流は前記第1薄膜トランジスタのオン電流よりも小さいことを特徴とする請求項1または2に記載の表示装置。
JP2007055270A 1996-09-26 2007-03-06 表示装置 Expired - Lifetime JP4059292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007055270A JP4059292B2 (ja) 1996-09-26 2007-03-06 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25519196 1996-09-26
JP2007055270A JP4059292B2 (ja) 1996-09-26 2007-03-06 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003178270A Division JP2004062179A (ja) 1996-09-26 2003-06-23 表示装置

Publications (2)

Publication Number Publication Date
JP2007148446A true JP2007148446A (ja) 2007-06-14
JP4059292B2 JP4059292B2 (ja) 2008-03-12

Family

ID=38209837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007055270A Expired - Lifetime JP4059292B2 (ja) 1996-09-26 2007-03-06 表示装置

Country Status (1)

Country Link
JP (1) JP4059292B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860032B2 (en) 2008-10-21 2014-10-14 Samsung Display Co., Ltd. Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same which improve switching characteristics

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033593A (ja) * 1983-08-04 1985-02-20 松下電器産業株式会社 マトリックス型表示素子駆動用薄膜トランジスタ
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JPH04362616A (ja) * 1991-06-11 1992-12-15 Casio Comput Co Ltd アクティブマトリクスパネル
JPH0595115A (ja) * 1991-10-01 1993-04-16 Nippon Telegr & Teleph Corp <Ntt> Mosトランジスタの製造方法
WO1994018706A1 (en) * 1993-02-10 1994-08-18 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
JPH06325869A (ja) * 1993-05-18 1994-11-25 Mitsubishi Kasei Corp 有機電界発光パネル
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
JPH07273349A (ja) * 1994-02-08 1995-10-20 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH07321338A (ja) * 1994-05-26 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
JPH08148689A (ja) * 1994-11-25 1996-06-07 Toshiba Corp 薄膜トランジスタ装置およびその製造方法
JPH08204198A (ja) * 1994-09-16 1996-08-09 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH08220506A (ja) * 1995-02-20 1996-08-30 Sanyo Electric Co Ltd 液晶表示装置
WO1998013811A1 (en) * 1996-09-26 1998-04-02 Seiko Epson Corporation Display device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033593A (ja) * 1983-08-04 1985-02-20 松下電器産業株式会社 マトリックス型表示素子駆動用薄膜トランジスタ
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JPH04362616A (ja) * 1991-06-11 1992-12-15 Casio Comput Co Ltd アクティブマトリクスパネル
JPH0595115A (ja) * 1991-10-01 1993-04-16 Nippon Telegr & Teleph Corp <Ntt> Mosトランジスタの製造方法
WO1994018706A1 (en) * 1993-02-10 1994-08-18 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
JPH06325869A (ja) * 1993-05-18 1994-11-25 Mitsubishi Kasei Corp 有機電界発光パネル
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
JPH07273349A (ja) * 1994-02-08 1995-10-20 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH07321338A (ja) * 1994-05-26 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
JPH08204198A (ja) * 1994-09-16 1996-08-09 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH08148689A (ja) * 1994-11-25 1996-06-07 Toshiba Corp 薄膜トランジスタ装置およびその製造方法
JPH08220506A (ja) * 1995-02-20 1996-08-30 Sanyo Electric Co Ltd 液晶表示装置
WO1998013811A1 (en) * 1996-09-26 1998-04-02 Seiko Epson Corporation Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860032B2 (en) 2008-10-21 2014-10-14 Samsung Display Co., Ltd. Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same which improve switching characteristics

Also Published As

Publication number Publication date
JP4059292B2 (ja) 2008-03-12

Similar Documents

Publication Publication Date Title
JP3555141B2 (ja) 表示装置
KR100533455B1 (ko) 발광 장치 및 그 제조 방법
US7283110B2 (en) Flat panel display
US7450100B2 (en) Flat panel display
JP3748827B2 (ja) 有機el表示装置製造方法
JP4059292B2 (ja) 表示装置
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
JP2004062179A (ja) 表示装置
JP2003241688A (ja) 表示装置
US20060102902A1 (en) Thin film transistor array panel
JP2004062180A (ja) 表示装置
JP2004264634A (ja) エレクトロルミネッセンス表示装置
JP4311455B2 (ja) 発光装置
JP4192690B2 (ja) 発光表示装置
JP3951968B2 (ja) 発光装置及びその製造方法
JP2004054260A (ja) 発光表示装置及びその製造方法
JP2003174170A (ja) 表示装置
JP2004047494A (ja) 発光表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term