JPH07273349A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH07273349A JPH07273349A JP7043407A JP4340795A JPH07273349A JP H07273349 A JPH07273349 A JP H07273349A JP 7043407 A JP7043407 A JP 7043407A JP 4340795 A JP4340795 A JP 4340795A JP H07273349 A JPH07273349 A JP H07273349A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- gate electrode
- width
- thin film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ｐチャネル型（ｐ−ｃｈ）およびｎチャネル
型（ｎ−ｃｈ）の薄膜トランジスタ（ＴＦＴ）を有する
相補型の回路において、ｐ−ｃｈＴＦＴとｎ−ｃｈＴＦ
Ｔのしきい値電圧の絶対値を概略等しくさせる方法を提
供する。 【構成】 ｐ−ｃｈＴＦＴのチャネル長もしくはゲイト
電極の幅をｎ−ｃｈＴＦＴのものに比較して２０％以上
短くすることによって、好ましくは、前者を後者の２５
〜８０％とすることによって、ｐ−ｃｈＴＦＴのしきい
値電圧の絶対値を低下せしめ、よって、ｐ−ｃｈＴＦＴ
のしきい値電圧をｎ−ｃｈＴＦＴのものと概略等しくさ
せる。
型（ｎ−ｃｈ）の薄膜トランジスタ（ＴＦＴ）を有する
相補型の回路において、ｐ−ｃｈＴＦＴとｎ−ｃｈＴＦ
Ｔのしきい値電圧の絶対値を概略等しくさせる方法を提
供する。 【構成】 ｐ−ｃｈＴＦＴのチャネル長もしくはゲイト
電極の幅をｎ−ｃｈＴＦＴのものに比較して２０％以上
短くすることによって、好ましくは、前者を後者の２５
〜８０％とすることによって、ｐ−ｃｈＴＦＴのしきい
値電圧の絶対値を低下せしめ、よって、ｐ−ｃｈＴＦＴ
のしきい値電圧をｎ−ｃｈＴＦＴのものと概略等しくさ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁材料、
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ（薄膜トランジスタ、ＴＦＴ）を有する集積回
路に関する。特に、Ｎチャネル型ＴＦＴとＰチャネル型
ＴＦＴを有する相補型の集積回路に関する。
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ（薄膜トランジスタ、ＴＦＴ）を有する集積回
路に関する。特に、Ｎチャネル型ＴＦＴとＰチャネル型
ＴＦＴを有する相補型の集積回路に関する。
【０００２】
【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置やイメージセンサー等の駆動の目的で、ＴＦ
Ｔ（薄膜トランジスタ）を用いた相補型回路が使用され
ている。しかしながら、ＴＦＴでは一般にしきい値電圧
の絶対値が、単結晶半導体を用いたＭＯＳトランジスタ
よりも大きく、また、Ｎチャネル型ＴＦＴとＰチャネル
型ＴＦＴでは大きく異なっていた。例えば、Ｎチャネル
型ＴＦＴでは２Ｖ、ＰチャネルＴＦＴでは−４Ｖという
ぐあいである。
晶表示装置やイメージセンサー等の駆動の目的で、ＴＦ
Ｔ（薄膜トランジスタ）を用いた相補型回路が使用され
ている。しかしながら、ＴＦＴでは一般にしきい値電圧
の絶対値が、単結晶半導体を用いたＭＯＳトランジスタ
よりも大きく、また、Ｎチャネル型ＴＦＴとＰチャネル
型ＴＦＴでは大きく異なっていた。例えば、Ｎチャネル
型ＴＦＴでは２Ｖ、ＰチャネルＴＦＴでは−４Ｖという
ぐあいである。
【０００３】
【発明が解決しようとする課題】このようにＮチャネル
型ＴＦＴとＰチャネル型ＴＦＴのしきい値電圧の絶対値
が大きく異なることは相補型回路の動作の上では好まし
いものではなかった。特に駆動電圧の低電圧化には大き
な障害となった。例えば、このようなＴＦＴを用いて相
補型インバータを構成したとしても、駆動電圧が低い状
態では、一般にしきい値電圧の絶対値の大きなＰチャネ
ル型ＴＦＴは十分な動作ができず、実質的には単なる抵
抗と同じような受動的な負荷として機能するのみで、十
分な高速動作ができなかった。そして、Ｐチャネル型Ｔ
ＦＴを能動的な負荷として機能させるには駆動電圧を十
分に高くすることが要求された。
型ＴＦＴとＰチャネル型ＴＦＴのしきい値電圧の絶対値
が大きく異なることは相補型回路の動作の上では好まし
いものではなかった。特に駆動電圧の低電圧化には大き
な障害となった。例えば、このようなＴＦＴを用いて相
補型インバータを構成したとしても、駆動電圧が低い状
態では、一般にしきい値電圧の絶対値の大きなＰチャネ
ル型ＴＦＴは十分な動作ができず、実質的には単なる抵
抗と同じような受動的な負荷として機能するのみで、十
分な高速動作ができなかった。そして、Ｐチャネル型Ｔ
ＦＴを能動的な負荷として機能させるには駆動電圧を十
分に高くすることが要求された。
【０００４】また、特に、ゲイト電極を仕事関数φM が
５ｅＶ以下の材料、例えばアルミニウム（φM ＝４．１
ｅＶ）で構成すると、ゲイト電極と真性シリコン半導体
との仕事関数差φMSが−０．６ｅＶなってしまい、結果
としてＰチャネル型ＴＦＴはよりしきい値電圧が負の方
向にシフトしがちで、Ｎチャネル型ＴＦＴでも、しきい
値電圧が０Ｖ近辺となった。そのため、Ｎチャネル型Ｔ
ＦＴにおいては、ノーマリーオン（ゲイト電圧が０でも
ソース／ドレイン間に電流が流れる）となりやすくなっ
た。
５ｅＶ以下の材料、例えばアルミニウム（φM ＝４．１
ｅＶ）で構成すると、ゲイト電極と真性シリコン半導体
との仕事関数差φMSが−０．６ｅＶなってしまい、結果
としてＰチャネル型ＴＦＴはよりしきい値電圧が負の方
向にシフトしがちで、Ｎチャネル型ＴＦＴでも、しきい
値電圧が０Ｖ近辺となった。そのため、Ｎチャネル型Ｔ
ＦＴにおいては、ノーマリーオン（ゲイト電圧が０でも
ソース／ドレイン間に電流が流れる）となりやすくなっ
た。
【０００５】このような現実から、Ｎチャネル型ＴＦＴ
とＰチャネル型ＴＦＴのしきい値電圧の絶対値を概略等
しくすることが求められていた。従来の単結晶半導体集
積回路技術においては、極めて微量（典型的には１×１
０18ｃｍ-3以下）のＮ型やＰ型の不純物をドーピングす
ることにより、しきい値を制御することが知られてい
た。すなわち、１×１０15〜１×１０18ｃｍ-3の不純物
のドーピングにより、しきい値は連続的に変動し、０．
１Ｖ以下の精度でしきい値を制御することが可能であっ
た。
とＰチャネル型ＴＦＴのしきい値電圧の絶対値を概略等
しくすることが求められていた。従来の単結晶半導体集
積回路技術においては、極めて微量（典型的には１×１
０18ｃｍ-3以下）のＮ型やＰ型の不純物をドーピングす
ることにより、しきい値を制御することが知られてい
た。すなわち、１×１０15〜１×１０18ｃｍ-3の不純物
のドーピングにより、しきい値は連続的に変動し、０．
１Ｖ以下の精度でしきい値を制御することが可能であっ
た。
【０００６】しかしながら、特に結晶性の非単結晶珪素
（例えば、多結晶珪素）を用いたＴＦＴにおいては、１
×１０18ｃｍ-3以下の濃度のドーピングによるしきい値
の変動はほとんど観察されず、また、１×１０18ｃｍ-3
以上の濃度をドーピングをおこなうと、急激にしきい値
が変動してＮ型もしくはＰ型となってしまい、ＴＦＴの
チャネルとして使用することは不可能であった。
（例えば、多結晶珪素）を用いたＴＦＴにおいては、１
×１０18ｃｍ-3以下の濃度のドーピングによるしきい値
の変動はほとんど観察されず、また、１×１０18ｃｍ-3
以上の濃度をドーピングをおこなうと、急激にしきい値
が変動してＮ型もしくはＰ型となってしまい、ＴＦＴの
チャネルとして使用することは不可能であった。
【０００７】これは、結晶性の非単結晶珪素において
は、多くの欠陥が存在し、その密度が１×１０18ｃｍ-3
程度あるため、ドーピングされた不純物がこれらの欠陥
にトラップされて活性化できないためである。そして、
不純物が欠陥の濃度を上回ると、これらの余剰の不純物
が活性化して、Ｎ型もしくはＰ型となってしまう。本発
明は、このような現状を顧みてなされたものであり、Ｎ
チャネル型ＴＦＴとＰチャネルＴＦＴのしきい値電圧の
絶対値を概略等しくする方法を提供するものである。
は、多くの欠陥が存在し、その密度が１×１０18ｃｍ-3
程度あるため、ドーピングされた不純物がこれらの欠陥
にトラップされて活性化できないためである。そして、
不純物が欠陥の濃度を上回ると、これらの余剰の不純物
が活性化して、Ｎ型もしくはＰ型となってしまう。本発
明は、このような現状を顧みてなされたものであり、Ｎ
チャネル型ＴＦＴとＰチャネルＴＦＴのしきい値電圧の
絶対値を概略等しくする方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明においては、Ｐチ
ャネル型ＴＦＴのチャネル長をＮチャネル型ＴＦＴのも
のよりも小さく、好ましくは２０％以上小さくすること
によって、相対的にＰチャネル型ＴＦＴのしきい値電圧
の絶対値を低下させ、また、Ｎチャネル型ＴＦＴではノ
ーマリーオンとならないようなしきい値電圧を保ちつ
つ、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのしきい
値電圧の絶対値を概略等しくするものである。
ャネル型ＴＦＴのチャネル長をＮチャネル型ＴＦＴのも
のよりも小さく、好ましくは２０％以上小さくすること
によって、相対的にＰチャネル型ＴＦＴのしきい値電圧
の絶対値を低下させ、また、Ｎチャネル型ＴＦＴではノ
ーマリーオンとならないようなしきい値電圧を保ちつ
つ、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのしきい
値電圧の絶対値を概略等しくするものである。
【０００９】なお、本発明においては、チャネル長とは
ＴＦＴのソースとドレインの間の間隔のことである。ま
た、ＴＦＴの作製工程において、ソース／ドレインがゲ
イト電極をマスクとして自己整合的に作製される場合に
は、ゲイト電極の幅によってチャネル長も決定されるの
で、上記において、チャネル長をゲイト電極の幅と読み
変えてもよい。ドーピングプロセスにおいては、不純物
がゲイト電極の下部に回り込むこともあるが、同一基板
においては、その回り込み量はほぼ一定であり、また、 （チャネル長）＝（ゲイト電極幅）−（回り込み量） という関係から、ゲイト電極幅が決定されると、チャネ
ル長も決定される。ゲイト電極に陽極酸化等の処理を施
す場合も同様である。
ＴＦＴのソースとドレインの間の間隔のことである。ま
た、ＴＦＴの作製工程において、ソース／ドレインがゲ
イト電極をマスクとして自己整合的に作製される場合に
は、ゲイト電極の幅によってチャネル長も決定されるの
で、上記において、チャネル長をゲイト電極の幅と読み
変えてもよい。ドーピングプロセスにおいては、不純物
がゲイト電極の下部に回り込むこともあるが、同一基板
においては、その回り込み量はほぼ一定であり、また、 （チャネル長）＝（ゲイト電極幅）−（回り込み量） という関係から、ゲイト電極幅が決定されると、チャネ
ル長も決定される。ゲイト電極に陽極酸化等の処理を施
す場合も同様である。
【００１０】本発明人はＴＦＴのしきい値電圧とチャネ
ル長について検討を進めた結果、チャネル長が大きくな
るにつれてしきい値電圧の絶対値が増加するという傾向
を発見した。この例を図１に示す。図１（Ａ）および
（Ｂ）はそれぞれＰチャネル型ＴＦＴ（ｐ−ｃｈ）およ
びＮチャネル型ＴＦＴ（ｎ−ｃｈ）のしきい値電圧とチ
ャネル長の関係を示す。この例では、Ｐチャネル型ＴＦ
ＴおよびＮチャネル型ＴＦＴのチャネルに用いられるシ
リコン半導体は、共に真性または実質的に真性の導電型
を示し、燐、ホウ素等の不純物濃度は１×１０16ｃｍ-3
以下、炭素、酸素、または窒素も１×１０19ｃｍ-3以下
の高品質のものとした。
ル長について検討を進めた結果、チャネル長が大きくな
るにつれてしきい値電圧の絶対値が増加するという傾向
を発見した。この例を図１に示す。図１（Ａ）および
（Ｂ）はそれぞれＰチャネル型ＴＦＴ（ｐ−ｃｈ）およ
びＮチャネル型ＴＦＴ（ｎ−ｃｈ）のしきい値電圧とチ
ャネル長の関係を示す。この例では、Ｐチャネル型ＴＦ
ＴおよびＮチャネル型ＴＦＴのチャネルに用いられるシ
リコン半導体は、共に真性または実質的に真性の導電型
を示し、燐、ホウ素等の不純物濃度は１×１０16ｃｍ-3
以下、炭素、酸素、または窒素も１×１０19ｃｍ-3以下
の高品質のものとした。
【００１１】もちろん、しきい値電圧は、チャネル長が
同じでもＴＦＴの、活性層の膜質、膜厚、ゲイト絶縁膜
の厚さやＴＦＴ構造の違い（例えば、低濃度ドレインや
オフセットの有無）によって、異なるものであり、例え
ば、Ｐチャネル型ＴＦＴにおいても図１（Ａ）の（ａ）
〜（ｃ）に示すような変化がある。同様に、Ｎチャネル
型ＴＦＴにおいても、図１（Ｂ）の（ａ）〜（ｃ）に示
すような変化がある。ここで、図１（Ａ）および（Ｂ）
における（ａ）〜（ｃ）は同じ作製条件、構造のＴＦＴ
のものを示す。すなわち、同じ基板上に同じ構造で同等
な条件で形成したＰチャネル型ＴＦＴのしきい値電圧特
性を図１（Ａ）の（ａ）に、Ｎチャネル型ＴＦＴのしき
い値電圧特性を図１（Ｂ）の（ａ）に示す。
同じでもＴＦＴの、活性層の膜質、膜厚、ゲイト絶縁膜
の厚さやＴＦＴ構造の違い（例えば、低濃度ドレインや
オフセットの有無）によって、異なるものであり、例え
ば、Ｐチャネル型ＴＦＴにおいても図１（Ａ）の（ａ）
〜（ｃ）に示すような変化がある。同様に、Ｎチャネル
型ＴＦＴにおいても、図１（Ｂ）の（ａ）〜（ｃ）に示
すような変化がある。ここで、図１（Ａ）および（Ｂ）
における（ａ）〜（ｃ）は同じ作製条件、構造のＴＦＴ
のものを示す。すなわち、同じ基板上に同じ構造で同等
な条件で形成したＰチャネル型ＴＦＴのしきい値電圧特
性を図１（Ａ）の（ａ）に、Ｎチャネル型ＴＦＴのしき
い値電圧特性を図１（Ｂ）の（ａ）に示す。
【００１２】この特性を重ね合わせたものが図１（Ｃ）
である。当然のことであるが、同じチャネル長ではＮチ
ャネル型ＴＦＴとＰチャネル型ＴＦＴとではしきい値電
圧の絶対値は異なる。この例では、チャネル長が６μｍ
ではＰチャネル型ＴＦＴのしきい値は−３．２Ｖ、Ｎチ
ャネル型ＴＦＴでは＋１．８Ｖである。しかしながら、
チャネル長を適当に設定すれば、しきい値電圧の絶対値
を概略等しくすることが可能であることは明らかであろ
う。例えば、Ｎチャネル型ＴＦＴのチャネル長は６μ
ｍ、Ｐチャネル型ＴＦＴのチャネル長を４μｍとした場
合には、Ｎチャネル型ＴＦＴのしきい値は＋１．８Ｖ、
Ｐチャネル型ＴＦＴのしきい値は−２．２Ｖである。
である。当然のことであるが、同じチャネル長ではＮチ
ャネル型ＴＦＴとＰチャネル型ＴＦＴとではしきい値電
圧の絶対値は異なる。この例では、チャネル長が６μｍ
ではＰチャネル型ＴＦＴのしきい値は−３．２Ｖ、Ｎチ
ャネル型ＴＦＴでは＋１．８Ｖである。しかしながら、
チャネル長を適当に設定すれば、しきい値電圧の絶対値
を概略等しくすることが可能であることは明らかであろ
う。例えば、Ｎチャネル型ＴＦＴのチャネル長は６μ
ｍ、Ｐチャネル型ＴＦＴのチャネル長を４μｍとした場
合には、Ｎチャネル型ＴＦＴのしきい値は＋１．８Ｖ、
Ｐチャネル型ＴＦＴのしきい値は−２．２Ｖである。
【００１３】逆にこの図を用いて、必要とされるしきい
値電圧を得るためのチャネル長も産出される。例えば、
しきい値電圧の絶対値を２Ｖとするには、Ｎチャネル型
ＴＦＴのチャネル長を６〜７μｍ、Ｐチャネル型ＴＦＴ
のチャネル長を３〜４μｍとすればよい。図２には、本
発明に基づく相補型インバータの例を示す。図２（Ａ）
はインバータ回路を上から見た様子を示す。図におい
て、左側がＰチャネル型ＴＦＴであり、右側がＮチャネ
ル型ＴＦＴである。図において、１、２、３、４、５
は、それぞれＰチャネル型ＴＦＴのゲイト電極、Ｎチャ
ネル型ＴＦＴのゲイト電極、Ｐチャネル型ＴＦＴのソー
ス電極、ドレイン配線、Ｎチャネル型ＴＦＴのソース電
極である。図からも分かるように、Ｐチャネル型ＴＦＴ
のゲイト電極１の幅ａ（すなわち、チャネル長に対応）
はＮチャネル型ＴＦＴのゲイト電極２の幅ｂよりも短く
なっている。
値電圧を得るためのチャネル長も産出される。例えば、
しきい値電圧の絶対値を２Ｖとするには、Ｎチャネル型
ＴＦＴのチャネル長を６〜７μｍ、Ｐチャネル型ＴＦＴ
のチャネル長を３〜４μｍとすればよい。図２には、本
発明に基づく相補型インバータの例を示す。図２（Ａ）
はインバータ回路を上から見た様子を示す。図におい
て、左側がＰチャネル型ＴＦＴであり、右側がＮチャネ
ル型ＴＦＴである。図において、１、２、３、４、５
は、それぞれＰチャネル型ＴＦＴのゲイト電極、Ｎチャ
ネル型ＴＦＴのゲイト電極、Ｐチャネル型ＴＦＴのソー
ス電極、ドレイン配線、Ｎチャネル型ＴＦＴのソース電
極である。図からも分かるように、Ｐチャネル型ＴＦＴ
のゲイト電極１の幅ａ（すなわち、チャネル長に対応）
はＮチャネル型ＴＦＴのゲイト電極２の幅ｂよりも短く
なっている。
【００１４】このような回路の断面図を図２（Ｂ）に示
す。図において、１〜５は図２（Ａ）に対応する。６、
７、８、９、１０、１１は、それぞれ、ゲイト絶縁膜、
Ｐチャネル型ＴＦＴのソース、Ｐチャネル型ＴＦＴのド
レイン、Ｎチャネル型ＴＦＴのドレイン、Ｎチャネル型
ＴＦＴのソース、層間絶縁物である。
す。図において、１〜５は図２（Ａ）に対応する。６、
７、８、９、１０、１１は、それぞれ、ゲイト絶縁膜、
Ｐチャネル型ＴＦＴのソース、Ｐチャネル型ＴＦＴのド
レイン、Ｎチャネル型ＴＦＴのドレイン、Ｎチャネル型
ＴＦＴのソース、層間絶縁物である。
【００１５】図２（Ｃ）には別の例を示す。この例で
は、ＴＦＴのゲイト電極は、ソース／ドレインと重なら
ない、いわゆるオフセット状態となっている。ＴＦＴの
構造が異なるので、チャネル長としきい値電圧の依存性
も図１の（ａ）と同じであるとは限らず、他の条件のも
のとなる。この場合のオフセット幅は、ゲイト電極の周
囲に形成された被膜１２、１３（例えば、陽極酸化物
膜）の厚さと概略同じｔである。このようなＴＦＴにお
いてはチャネル長は、必ずしもゲイト電極の幅とは同一
ではない。
は、ＴＦＴのゲイト電極は、ソース／ドレインと重なら
ない、いわゆるオフセット状態となっている。ＴＦＴの
構造が異なるので、チャネル長としきい値電圧の依存性
も図１の（ａ）と同じであるとは限らず、他の条件のも
のとなる。この場合のオフセット幅は、ゲイト電極の周
囲に形成された被膜１２、１３（例えば、陽極酸化物
膜）の厚さと概略同じｔである。このようなＴＦＴにお
いてはチャネル長は、必ずしもゲイト電極の幅とは同一
ではない。
【００１６】しかしながら、この場合においても、チャ
ネル長としきい値電圧の関係においては図１において議
論したことと同様な関係が成り立つ。なぜなら、同一基
板においては、オフセット幅が全てのＴＦＴにおいて同
じであり、ゲイト電極幅が決定されるとチャネル長も同
時に決定されるからである。したがって、チャネル長す
なわちゲイト電極の幅をＮチャネル型ＴＦＴとＰチャネ
ル型ＴＦＴとで変化させることによって、しきい値電圧
の絶対値を概略等しくすることは図２（Ｂ）の場合と同
様に可能である。
ネル長としきい値電圧の関係においては図１において議
論したことと同様な関係が成り立つ。なぜなら、同一基
板においては、オフセット幅が全てのＴＦＴにおいて同
じであり、ゲイト電極幅が決定されるとチャネル長も同
時に決定されるからである。したがって、チャネル長す
なわちゲイト電極の幅をＮチャネル型ＴＦＴとＰチャネ
ル型ＴＦＴとで変化させることによって、しきい値電圧
の絶対値を概略等しくすることは図２（Ｂ）の場合と同
様に可能である。
【００１７】本発明においては、効果的にしきい値を制
御するには、Ｐチャネル型薄膜トランジスタのゲイト電
極の幅が、Ｎチャネル型薄膜トランジスタのゲイト電極
の幅の２５〜８０％とすると効果的であった。また、結
晶性の非単結晶珪素を用いたＴＦＴにおいては、チャネ
ル中のＮ型もしくはＰ型不純物（例えば、燐、硼素）の
濃度は低いほど好ましく、１×１０18ｃｍ-3以下、好ま
しくは１×１０16ｃｍ-3以下とすると良い。
御するには、Ｐチャネル型薄膜トランジスタのゲイト電
極の幅が、Ｎチャネル型薄膜トランジスタのゲイト電極
の幅の２５〜８０％とすると効果的であった。また、結
晶性の非単結晶珪素を用いたＴＦＴにおいては、チャネ
ル中のＮ型もしくはＰ型不純物（例えば、燐、硼素）の
濃度は低いほど好ましく、１×１０18ｃｍ-3以下、好ま
しくは１×１０16ｃｍ-3以下とすると良い。
【００１８】
【作用】かくすることにより、Ｎチャネル型ＴＦＴとＰ
チャネル型ＴＦＴのしきい値電圧を概略等しくさせるこ
とができる。なお、一般にチャネル長を変えると、ＴＦ
Ｔのその他の特性、例えば、モビリティーやオフ電流
（ゲイトに逆バイアスをかけたときのソース／ドレイン
間のリーク電流）も変化するが、これらの値を適切な値
とするためにはチャネル幅を調整すればよい。また、Ｐ
チャネル型ＴＦＴのチャネル長が小さくてもホットキャ
リヤの発生による劣化、特に、しきい値電圧のシフト、
移動度の低下は小さく、信頼性上も問題がない。また、
逆にＮチャネル型ＴＦＴはチャネル長をより長くするこ
とにより、ドレインでのホットキャリヤの発生を抑止で
きるため、信頼性向上の面からも本発明は有効である。
チャネル型ＴＦＴのしきい値電圧を概略等しくさせるこ
とができる。なお、一般にチャネル長を変えると、ＴＦ
Ｔのその他の特性、例えば、モビリティーやオフ電流
（ゲイトに逆バイアスをかけたときのソース／ドレイン
間のリーク電流）も変化するが、これらの値を適切な値
とするためにはチャネル幅を調整すればよい。また、Ｐ
チャネル型ＴＦＴのチャネル長が小さくてもホットキャ
リヤの発生による劣化、特に、しきい値電圧のシフト、
移動度の低下は小さく、信頼性上も問題がない。また、
逆にＮチャネル型ＴＦＴはチャネル長をより長くするこ
とにより、ドレインでのホットキャリヤの発生を抑止で
きるため、信頼性向上の面からも本発明は有効である。
【００１９】
【実施例】図３に本実施例を示す。まず、基板（コーニ
ング７０５９、３００ｍｍ×４００ｍｍもしくは１００
ｍｍ×１００ｍｍ）２１上に下地酸化膜２２として厚さ
１０００〜３０００Åの酸化珪素膜を形成した。この酸
化膜の形成方法としては、酸素雰囲気中でのスパッタ法
を使用した。しかし、より量産性を高めるには、ＴＥＯ
ＳをプラズマＣＶＤ法で分解・堆積した膜を用いてもよ
い。
ング７０５９、３００ｍｍ×４００ｍｍもしくは１００
ｍｍ×１００ｍｍ）２１上に下地酸化膜２２として厚さ
１０００〜３０００Åの酸化珪素膜を形成した。この酸
化膜の形成方法としては、酸素雰囲気中でのスパッタ法
を使用した。しかし、より量産性を高めるには、ＴＥＯ
ＳをプラズマＣＶＤ法で分解・堆積した膜を用いてもよ
い。
【００２０】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によって非晶質珪素膜を３００〜５０００Å、好ましく
は５００〜１０００Å堆積した。非晶質珪素膜中の燐、
硼素の濃度は１×１０16ｃｍ-3以下、炭素、酸素、窒素
の濃度は５×１０18ｃｍ-3以下であった。このような非
晶質珪素膜を、５５０〜６００℃の還元雰囲気に４〜４
８時間放置して、結晶化せしめた。この工程の後に、レ
ーザー照射によっておこなって、さらに結晶化の度合い
を高めてもよい。そして、このようにして結晶化させた
珪素膜をパターニングして島状領域２３、２４を形成し
た。さらに、この上にスパッタ法によって厚さ７００〜
１５００Åの酸化珪素膜２５を形成した。
によって非晶質珪素膜を３００〜５０００Å、好ましく
は５００〜１０００Å堆積した。非晶質珪素膜中の燐、
硼素の濃度は１×１０16ｃｍ-3以下、炭素、酸素、窒素
の濃度は５×１０18ｃｍ-3以下であった。このような非
晶質珪素膜を、５５０〜６００℃の還元雰囲気に４〜４
８時間放置して、結晶化せしめた。この工程の後に、レ
ーザー照射によっておこなって、さらに結晶化の度合い
を高めてもよい。そして、このようにして結晶化させた
珪素膜をパターニングして島状領域２３、２４を形成し
た。さらに、この上にスパッタ法によって厚さ７００〜
１５００Åの酸化珪素膜２５を形成した。
【００２１】その後、厚さ１０００Å〜３μｍのアルミ
ニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ
％のＳｃ（スカンジウム）を含む）膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、フォ
トレジスト（例えば、東京応化製、ＯＦＰＲ８００／３
０ｃｐ）をスピンコート法によって形成した。フォトレ
ジストの形成前に、陽極酸化法によって厚さ１００〜１
０００Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、ゲイト電極２６、２７およびマ
スク膜２８、２９とした。この際、本実施例では、Ｎチ
ャネル型ＴＦＴのゲイト電極２７の幅を７μｍ、Ｐチャ
ネル型ＴＦＴのゲイト電極２６の幅を４μｍとした。
（図３（Ａ））
ニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ
％のＳｃ（スカンジウム）を含む）膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、フォ
トレジスト（例えば、東京応化製、ＯＦＰＲ８００／３
０ｃｐ）をスピンコート法によって形成した。フォトレ
ジストの形成前に、陽極酸化法によって厚さ１００〜１
０００Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、ゲイト電極２６、２７およびマ
スク膜２８、２９とした。この際、本実施例では、Ｎチ
ャネル型ＴＦＴのゲイト電極２７の幅を７μｍ、Ｐチャ
ネル型ＴＦＴのゲイト電極２６の幅を４μｍとした。
（図３（Ａ））
【００２２】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ３０００〜６０００Å、例えば、厚さ５０
００Åの陽極酸化物１０７を形成した。陽極酸化は、３
〜２０％のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性水溶液を用いておこない、１０〜３０
Ｖの一定電流をゲイト電極に印加すればよい。本実施例
ではシュウ酸溶液（３０℃）中で電圧を１０Ｖとし、２
０〜４０分、陽極酸化した。陽極酸化物の厚さは陽極酸
化時間によって制御した。この結果、ゲイト電極２６、
２７の幅はそれぞれ３μｍ、６μｍとなった。（図３
（Ｂ））
酸化し、厚さ３０００〜６０００Å、例えば、厚さ５０
００Åの陽極酸化物１０７を形成した。陽極酸化は、３
〜２０％のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性水溶液を用いておこない、１０〜３０
Ｖの一定電流をゲイト電極に印加すればよい。本実施例
ではシュウ酸溶液（３０℃）中で電圧を１０Ｖとし、２
０〜４０分、陽極酸化した。陽極酸化物の厚さは陽極酸
化時間によって制御した。この結果、ゲイト電極２６、
２７の幅はそれぞれ３μｍ、６μｍとなった。（図３
（Ｂ））
【００２３】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化物３２、３３が
形成された。陽極酸化物３２、３３の厚さは印加電圧に
比例し、例えば、印加電圧が１５０Ｖでは２０００Åの
陽極酸化物が形成された。陽極酸化物３２、３３の厚さ
は必要とされるオフセットの大きさによって決定した
が、３０００Å以上の厚さの陽極酸化物を得るには２５
０Ｖ以上の高電圧が必要であり、ＴＦＴの特性に悪影響
を及ぼすので３０００Å以下の厚さとすることが好まし
い。本実施例では８０〜１５０Ｖまで上昇させ、必要と
する陽極酸化膜３２、３３の厚さによって電圧を選択し
た。
おいて、ゲイト電極に電流を印加した。今回は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化物３２、３３が
形成された。陽極酸化物３２、３３の厚さは印加電圧に
比例し、例えば、印加電圧が１５０Ｖでは２０００Åの
陽極酸化物が形成された。陽極酸化物３２、３３の厚さ
は必要とされるオフセットの大きさによって決定した
が、３０００Å以上の厚さの陽極酸化物を得るには２５
０Ｖ以上の高電圧が必要であり、ＴＦＴの特性に悪影響
を及ぼすので３０００Å以下の厚さとすることが好まし
い。本実施例では８０〜１５０Ｖまで上昇させ、必要と
する陽極酸化膜３２、３３の厚さによって電圧を選択し
た。
【００２４】注目すべきは、バリヤ型の陽極酸化が後の
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物３２、３３は多孔質陽極酸化物３０、３１
とゲイト電極２６、２７の間に形成されることである。
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物３２、３３は多孔質陽極酸化物３０、３１
とゲイト電極２６、２７の間に形成されることである。
【００２５】そして、ドライエッチング法（もしくはウ
ェットエッチング法）によって絶縁膜２５をエッチング
した。このエッチング深さは任意であり、下に存在する
活性層が露出するまでエッチングをおこなっても、その
途中でとめてもよい。しかし、量産性・歩留り・均一性
の観点からは、活性層に至るまでエッチングすることが
望ましい。この際には陽極酸化物３０、３１、およびゲ
イト電極２６、２７に覆われた領域の下側の絶縁膜（ゲ
イト絶縁膜）にはもとの厚さの絶縁膜３４、３５が残さ
れる。（図３（Ｃ））
ェットエッチング法）によって絶縁膜２５をエッチング
した。このエッチング深さは任意であり、下に存在する
活性層が露出するまでエッチングをおこなっても、その
途中でとめてもよい。しかし、量産性・歩留り・均一性
の観点からは、活性層に至るまでエッチングすることが
望ましい。この際には陽極酸化物３０、３１、およびゲ
イト電極２６、２７に覆われた領域の下側の絶縁膜（ゲ
イト絶縁膜）にはもとの厚さの絶縁膜３４、３５が残さ
れる。（図３（Ｃ））
【００２６】その後、陽極酸化物３０、３１を除去し
た。エッチャントとしては、燐酸系の溶液、例えば、燐
酸、酢酸、硝酸の混酸等が好ましい。この際、燐酸系の
エッチャントにおいては、多孔質陽極酸化物のエッチン
グレートはバリヤ型陽極酸化物のエッチングレートの１
０倍以上である。したがって、バリヤ型の陽極酸化物３
２、３３は、燐酸系のエッチャントでは実質的にエッチ
ングされないので、内側のゲイト電極を守ることができ
た。
た。エッチャントとしては、燐酸系の溶液、例えば、燐
酸、酢酸、硝酸の混酸等が好ましい。この際、燐酸系の
エッチャントにおいては、多孔質陽極酸化物のエッチン
グレートはバリヤ型陽極酸化物のエッチングレートの１
０倍以上である。したがって、バリヤ型の陽極酸化物３
２、３３は、燐酸系のエッチャントでは実質的にエッチ
ングされないので、内側のゲイト電極を守ることができ
た。
【００２７】この構造で加速したＮ型もしくはＰ型の不
純物のイオンを活性層に注入することによって、ソース
／ドレインを形成した。まず、図の左側のＴＦＴ領域を
マスク３６によって覆った状態で、イオンドーピング法
によって、比較的低速（典型的には、加速電圧は５〜３
０ｋＶ）の燐イオンを照射した。本実施例では加速電圧
は２０ｋＶとした。ドーピングガスとしてはフォスフィ
ン（ＰＨ3 ）を用いた。ドーズ量は５×１０14〜５×１
０15ｃｍ-2とした。この工程では、燐イオンは絶縁膜３
５を透過できないので、活性層のうち、表面の露出され
た領域にのみ注入され、Ｎチャネル型ＴＦＴのドレイン
３７、ソース３８が形成された。（図３（Ｄ））
純物のイオンを活性層に注入することによって、ソース
／ドレインを形成した。まず、図の左側のＴＦＴ領域を
マスク３６によって覆った状態で、イオンドーピング法
によって、比較的低速（典型的には、加速電圧は５〜３
０ｋＶ）の燐イオンを照射した。本実施例では加速電圧
は２０ｋＶとした。ドーピングガスとしてはフォスフィ
ン（ＰＨ3 ）を用いた。ドーズ量は５×１０14〜５×１
０15ｃｍ-2とした。この工程では、燐イオンは絶縁膜３
５を透過できないので、活性層のうち、表面の露出され
た領域にのみ注入され、Ｎチャネル型ＴＦＴのドレイン
３７、ソース３８が形成された。（図３（Ｄ））
【００２８】次に、同じくイオンドーピング法によっ
て、比較的高速（典型的には、加速電圧は６０〜１２０
ｋＶ）の燐イオンを照射した。本実施例では加速電圧は
９０ｋＶとした。ドーズ量は１×１０13〜５×１０14ｃ
ｍ-2とした。この工程では、燐イオンは絶縁膜３５を透
過して、その下の領域にも到達するが、ドーズ量が少な
いので、低濃度のＮ型領域３９、４０が形成された。
（図３（Ｅ））
て、比較的高速（典型的には、加速電圧は６０〜１２０
ｋＶ）の燐イオンを照射した。本実施例では加速電圧は
９０ｋＶとした。ドーズ量は１×１０13〜５×１０14ｃ
ｍ-2とした。この工程では、燐イオンは絶縁膜３５を透
過して、その下の領域にも到達するが、ドーズ量が少な
いので、低濃度のＮ型領域３９、４０が形成された。
（図３（Ｅ））
【００２９】燐のドーピングが終了したのち、マスク３
６を除去し、今度は、Ｎチャネル型ＴＦＴをマスクし
て、同様に、Ｐチャネル型ＴＦＴにもソース４１、ドレ
イン４２、低濃度のＰ型領域４３、４４を形成した。そ
して、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を照射して、活性層中に導入され
た不純物イオンの活性化をおこなった。
６を除去し、今度は、Ｎチャネル型ＴＦＴをマスクし
て、同様に、Ｐチャネル型ＴＦＴにもソース４１、ドレ
イン４２、低濃度のＰ型領域４３、４４を形成した。そ
して、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を照射して、活性層中に導入され
た不純物イオンの活性化をおこなった。
【００３０】最後に、全面に層間絶縁物４５として、Ｃ
ＶＤ法によって酸化珪素膜を厚さ３０００〜６０００Å
形成した。そして、ＴＦＴのソース／ドレインにコンタ
クトホールを形成し、アルミニウム配線・電極４６、４
７、４８を形成した。さらに２００〜４００℃で水素ア
ニールをおこなった。以上によって、ＴＦＴを用いた相
補型インバータ回路が完成した。（図３（Ｆ））かかる
インバータ回路を多段に接続したリングオシレータ、シ
フトレジスタを用いる場合にその動作点を中心電圧とす
る意味でしきい値電圧のあわせ込みは極めて重要なもの
である。また、アナログ型の駆動が要求されるスイッチ
素子（例えば、アクティブマトリクス型液晶表示装置の
画素に設けられたトランジスタ）や相補型のトランスフ
ァーゲイトにおいても有効であった。
ＶＤ法によって酸化珪素膜を厚さ３０００〜６０００Å
形成した。そして、ＴＦＴのソース／ドレインにコンタ
クトホールを形成し、アルミニウム配線・電極４６、４
７、４８を形成した。さらに２００〜４００℃で水素ア
ニールをおこなった。以上によって、ＴＦＴを用いた相
補型インバータ回路が完成した。（図３（Ｆ））かかる
インバータ回路を多段に接続したリングオシレータ、シ
フトレジスタを用いる場合にその動作点を中心電圧とす
る意味でしきい値電圧のあわせ込みは極めて重要なもの
である。また、アナログ型の駆動が要求されるスイッチ
素子（例えば、アクティブマトリクス型液晶表示装置の
画素に設けられたトランジスタ）や相補型のトランスフ
ァーゲイトにおいても有効であった。
【００３１】
【発明の効果】本発明によってＮチャネル型ＴＦＴとＰ
チャネル型ＴＦＴのしきい値の絶対値を概略等しくする
ことができた。これにより、相補型の回路の動作の効率
を高めるとともに、駆動電圧の低電圧化が可能となっ
た。本発明は最も簡単にはゲイト電極の幅を変えること
により容易に達成できる。ゲイト電極の幅の最適値は、
ＴＦＴの構造、作製条件等によって決定されるものであ
り、実施例において示した値にとらわれる必要のないこ
とは自明である。また、実施例においては示さなかった
が、例えば、Ｐチャネル型ＴＦＴを通常の構造のＴＦＴ
（図２（Ｂ）のような構造）、Ｎチャネル型ＴＦＴをゲ
イト電極がソース／ドレインとオフセット状態であるＴ
ＦＴ（図２（Ｃ）のような構造）とすることも可能であ
る。
チャネル型ＴＦＴのしきい値の絶対値を概略等しくする
ことができた。これにより、相補型の回路の動作の効率
を高めるとともに、駆動電圧の低電圧化が可能となっ
た。本発明は最も簡単にはゲイト電極の幅を変えること
により容易に達成できる。ゲイト電極の幅の最適値は、
ＴＦＴの構造、作製条件等によって決定されるものであ
り、実施例において示した値にとらわれる必要のないこ
とは自明である。また、実施例においては示さなかった
が、例えば、Ｐチャネル型ＴＦＴを通常の構造のＴＦＴ
（図２（Ｂ）のような構造）、Ｎチャネル型ＴＦＴをゲ
イト電極がソース／ドレインとオフセット状態であるＴ
ＦＴ（図２（Ｃ）のような構造）とすることも可能であ
る。
【００３２】なお、本発明は酸化珪素に接して結晶化し
たシリコン半導体をチャネルとして用いるＴＦＴにおい
て特に有効である。なぜならば、酸化珪素膜と接したア
モルファス状態のシリコン膜を熱アニールやレーザー照
射等の手段で結晶化させた場合には、界面の整合性から
＜１１１＞面に配向する性質がある。
たシリコン半導体をチャネルとして用いるＴＦＴにおい
て特に有効である。なぜならば、酸化珪素膜と接したア
モルファス状態のシリコン膜を熱アニールやレーザー照
射等の手段で結晶化させた場合には、界面の整合性から
＜１１１＞面に配向する性質がある。
【００３３】＜１１１＞面は、他の面、例えば、＜１０
０＞面や＜３１１＞面に比べて、酸化珪素との界面準位
密度ＱSSが２倍程度大きく、したがって、これでＴＦＴ
を作製した場合にはしきい値電圧が負の方向にシフトす
る傾向が強まる。すなわち、Ｎチャネル型ＴＦＴのしき
い値電圧は０Ｖ近辺のノーマリーオンの状態となり、Ｐ
チャネル型ＴＦＴのしきい値電圧は、負の大きな値とな
る。このような状況は相補型の回路を設計する場合には
極めて問題が大きいことは先に指摘した通りである。本
発明はこのような状況を解決して、Ｎチャネル型ＴＦ
Ｔ、Ｐチャネル型ＴＦＴのしきい値電圧のバランスを取
ることを目的としたもので、本発明が有効であることは
以上の説明から明らかであろう。このように本発明は極
めて重要なものであると信ずる。
０＞面や＜３１１＞面に比べて、酸化珪素との界面準位
密度ＱSSが２倍程度大きく、したがって、これでＴＦＴ
を作製した場合にはしきい値電圧が負の方向にシフトす
る傾向が強まる。すなわち、Ｎチャネル型ＴＦＴのしき
い値電圧は０Ｖ近辺のノーマリーオンの状態となり、Ｐ
チャネル型ＴＦＴのしきい値電圧は、負の大きな値とな
る。このような状況は相補型の回路を設計する場合には
極めて問題が大きいことは先に指摘した通りである。本
発明はこのような状況を解決して、Ｎチャネル型ＴＦ
Ｔ、Ｐチャネル型ＴＦＴのしきい値電圧のバランスを取
ることを目的としたもので、本発明が有効であることは
以上の説明から明らかであろう。このように本発明は極
めて重要なものであると信ずる。
【図１】 ＴＦＴのしきい値電圧のチャネル長依存性を
示す。
示す。
【図２】 本発明によるＴＦＴ回路（相補型インバー
タ）の例を示す。
タ）の例を示す。
【図３】 実施例によるＴＦＴ回路の作製方法を示す。
１ Ｐチャネル型ＴＦＴのゲイト電極 ２ Ｎチャネル型ＴＦＴのゲイト電極 ３ Ｐチャネル型ＴＦＴのソース電極・配線 ４ ドレイン電極・配線 ５ Ｎチャネル型ＴＦＴのソース電極・配線 ６ ゲイト絶縁膜 ７ Ｐチャネル型ＴＦＴのソース ８ Ｐチャネル型ＴＦＴのドレイン ９ Ｎチャネル型ＴＦＴのソース １０ Ｎチャネル型ＴＦＴのドレイン １１ 層間絶縁物 １２、１３ 陽極酸化物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 ３３１ Ｅ Ｈ０１Ｌ 27/08 ３２１ Ｄ
Claims (6)
- 【請求項１】 絶縁表面上に形成されたＮチャネル型お
よびＰチャネル型の薄膜トランジスタを有する集積回路
において、 該Ｐチャネル型薄膜トランジスタのゲイト電極の幅が、
該Ｎチャネル型薄膜トランジスタのゲイト電極の幅より
も、少なくとも２０％小さいことを特徴とする半導体集
積回路。 - 【請求項２】 絶縁表面上に形成されたＮチャネル型お
よびＰチャネル型の薄膜トランジスタにおいて、 該Ｎチャネル型薄膜トランジスタとＰチャネル型薄膜ト
ランジスタのゲイト電極が電気的に結合しており、 該Ｐチャネル型薄膜トランジスタのゲイト電極の幅が、
該Ｎチャネル型薄膜トランジスタのゲイト電極の幅より
も、少なくとも２０％小さいことを特徴とする半導体集
積回路。 - 【請求項３】 アルミニウムを主成分とするゲイト電極
を有する薄膜トランジスタを有する回路において、Ｐチ
ャネル型薄膜トランジスタとＮチャネル型薄膜トランジ
スタのしきい値電圧を概略等しくするため、Ｐチャネル
型薄膜トランジスタのゲイト電極の幅がＮチャネル型薄
膜トランジスタのゲイト電極の幅に比べて小さくしたこ
とを特徴とする半導体集積回路。 - 【請求項４】 Ｐチャネル型薄膜トランジスタのゲイト
電極の幅が、Ｎチャネル型薄膜トランジスタのゲイト電
極の幅の２５〜８０％である、請求項１乃至３の半導体
集積回路。 - 【請求項５】 薄膜トランジスタのチャネルが単結晶で
ない結晶性珪素薄膜によって構成されている、請求項１
乃至３の半導体集積回路。 - 【請求項６】 薄膜トランジスタのチャネルに含まれる
Ｎ型もしくはＰ型不純物濃度が、１×１０18ｃｍ-3以下
である、請求項１乃至３の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04340795A JP3741741B2 (ja) | 1994-02-08 | 1995-02-07 | 相補型集積回路の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3661594 | 1994-02-08 | ||
| JP6-36615 | 1994-02-08 | ||
| JP04340795A JP3741741B2 (ja) | 1994-02-08 | 1995-02-07 | 相補型集積回路の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003376821A Division JP3946690B2 (ja) | 1994-02-08 | 2003-11-06 | インバータ回路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273349A true JPH07273349A (ja) | 1995-10-20 |
| JP3741741B2 JP3741741B2 (ja) | 2006-02-01 |
Family
ID=26375692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04340795A Expired - Fee Related JP3741741B2 (ja) | 1994-02-08 | 1995-02-07 | 相補型集積回路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3741741B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0863495A1 (en) * | 1996-09-26 | 1998-09-09 | Seiko Epson Corporation | Display device |
| JP2005070629A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| JP2005070630A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| US6972435B2 (en) | 1996-06-04 | 2005-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Camera having display device utilizing TFT |
| KR100569261B1 (ko) * | 1998-08-31 | 2006-08-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시 소자 |
| JP2006324442A (ja) * | 2005-05-18 | 2006-11-30 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2007101757A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | アクティブマトリクス基板 |
| JP2007148446A (ja) * | 1996-09-26 | 2007-06-14 | Seiko Epson Corp | 表示装置 |
| JP2007201486A (ja) * | 2007-03-06 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2018201049A (ja) * | 2013-07-31 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346730B1 (en) | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
-
1995
- 1995-02-07 JP JP04340795A patent/JP3741741B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US6972435B2 (en) | 1996-06-04 | 2005-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Camera having display device utilizing TFT |
| US6979841B2 (en) | 1996-06-04 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US8405149B2 (en) | 1996-06-04 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| JP2007148446A (ja) * | 1996-09-26 | 2007-06-14 | Seiko Epson Corp | 表示装置 |
| EP0863495A4 (en) * | 1996-09-26 | 2001-03-28 | Seiko Epson Corp | DISPLAY DEVICE |
| EP1465257A1 (en) * | 1996-09-26 | 2004-10-06 | Seiko Epson Corporation | Display apparatus |
| EP0863495A1 (en) * | 1996-09-26 | 1998-09-09 | Seiko Epson Corporation | Display device |
| US7012278B2 (en) | 1996-09-26 | 2006-03-14 | Seiko Epson Corporation | Light-emitting apparatus driven with thin-film transistor and method of manufacturing light-emitting apparatus |
| KR100569261B1 (ko) * | 1998-08-31 | 2006-08-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시 소자 |
| JP2005070630A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| JP2005070629A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| JP2006324442A (ja) * | 2005-05-18 | 2006-11-30 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2007101757A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | アクティブマトリクス基板 |
| JP2007201486A (ja) * | 2007-03-06 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2018201049A (ja) * | 2013-07-31 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3741741B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| KR960011183B1 (ko) | 반도체 장치 | |
| KR100296378B1 (ko) | 반도체장치 제작방법 | |
| KR100260668B1 (ko) | 액티브 매트릭스 패널 | |
| US5328861A (en) | Method for forming thin film transistor | |
| JP2873660B2 (ja) | 半導体集積回路の作製方法 | |
| EP0494628A2 (en) | Multigato SOI-type thin film transistor and manufacturing method therefor | |
| JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH07135318A (ja) | 半導体装置の作製方法 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP3741741B2 (ja) | 相補型集積回路の作製方法 | |
| JPH10125928A (ja) | 半導体集積回路及びその作製方法 | |
| US5604139A (en) | Method for manufacturing a semiconductor device | |
| JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
| JP3946690B2 (ja) | インバータ回路の作製方法 | |
| JPH11160736A (ja) | アクティブマトリクス装置 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP3140304B2 (ja) | 半導体装置およびその作製方法 | |
| JPH08125193A (ja) | 半導体集積回路とその作製方法 | |
| JP2000004024A (ja) | 半導体装置 | |
| JP3963663B2 (ja) | 半導体装置 | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP3380546B2 (ja) | 半導体装置 | |
| KR960011184B1 (ko) | 절연게이트형 전계효과 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040430 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |