JP3741741B2 - 相補型集積回路の作製方法 - Google Patents

相補型集積回路の作製方法 Download PDF

Info

Publication number
JP3741741B2
JP3741741B2 JP04340795A JP4340795A JP3741741B2 JP 3741741 B2 JP3741741 B2 JP 3741741B2 JP 04340795 A JP04340795 A JP 04340795A JP 4340795 A JP4340795 A JP 4340795A JP 3741741 B2 JP3741741 B2 JP 3741741B2
Authority
JP
Japan
Prior art keywords
channel
channel tft
tft
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04340795A
Other languages
English (en)
Other versions
JPH07273349A (ja
Inventor
潤 小山
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP04340795A priority Critical patent/JP3741741B2/ja
Publication of JPH07273349A publication Critical patent/JPH07273349A/ja
Application granted granted Critical
Publication of JP3741741B2 publication Critical patent/JP3741741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、ガラス等の絶縁材料、あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成した材料等の絶縁表面上に形成される絶縁ゲイト型トランジスタ(薄膜トランジスタ、TFT)を有する集積回路に関する。特に、Nチャネル型TFTとPチャネル型TFTを有する相補型の集積回路に関する。
【0002】
【従来の技術】
従来より、アクティブマトリクス型の液晶表示装置やイメージセンサー等の駆動の目的で、TFT(薄膜トランジスタ)を用いた相補型回路が使用されている。しかしながら、TFTでは一般にしきい値電圧の絶対値が、単結晶半導体を用いたMOSトランジスタよりも大きく、また、Nチャネル型TFTとPチャネル型TFTでは大きく異なっていた。例えば、Nチャネル型TFTでは2V、PチャネルTFTでは−4Vというぐあいである。
【0003】
【発明が解決しようとする課題】
このようにNチャネル型TFTとPチャネル型TFTのしきい値電圧の絶対値が大きく異なることは相補型回路の動作の上では好ましいものではなかった。特に駆動電圧の低電圧化には大きな障害となった。例えば、このようなTFTを用いて相補型インバータを構成したとしても、駆動電圧が低い状態では、一般にしきい値電圧の絶対値の大きなPチャネル型TFTは十分な動作ができず、実質的には単なる抵抗と同じような受動的な負荷として機能するのみで、十分な高速動作ができなかった。そして、Pチャネル型TFTを能動的な負荷として機能させるには駆動電圧を十分に高くすることが要求された。
【0004】
また、特に、ゲイト電極を仕事関数φM が5eV以下の材料、例えばアルミニウム(φM =4.1eV)で構成すると、ゲイト電極と真性シリコン半導体との仕事関数差φMSが−0.6eVなってしまい、結果としてPチャネル型TFTはよりしきい値電圧が負の方向にシフトしがちで、Nチャネル型TFTでも、しきい値電圧が0V近辺となった。そのため、Nチャネル型TFTにおいては、ノーマリーオン(ゲイト電圧が0でもソース/ドレイン間に電流が流れる)となりやすくなった。
【0005】
このような現実から、Nチャネル型TFTとPチャネル型TFTのしきい値電圧の絶対値を概略等しくすることが求められていた。従来の単結晶半導体集積回路技術においては、極めて微量(典型的には1×1018cm-3以下)のN型やP型の不純物をドーピングすることにより、しきい値を制御することが知られていた。すなわち、1×1015〜1×1018cm-3の不純物のドーピングにより、しきい値は連続的に変動し、0.1V以下の精度でしきい値を制御することが可能であった。
【0006】
しかしながら、特に結晶性の非単結晶珪素(例えば、多結晶珪素)を用いたTFTにおいては、1×1018cm-3以下の濃度のドーピングによるしきい値の変動はほとんど観察されず、また、1×1018cm-3以上の濃度をドーピングをおこなうと、急激にしきい値が変動してN型もしくはP型となってしまい、TFTのチャネルとして使用することは不可能であった。
【0007】
これは、結晶性の非単結晶珪素においては、多くの欠陥が存在し、その密度が1×1018cm-3程度あるため、ドーピングされた不純物がこれらの欠陥にトラップされて活性化できないためである。そして、不純物が欠陥の濃度を上回ると、これらの余剰の不純物が活性化して、N型もしくはP型となってしまう。
本発明は、このような現状を顧みてなされたものであり、Nチャネル型TFTとPチャネルTFTのしきい値電圧の絶対値を概略等しくする方法を提供するものである。
【0008】
【課題を解決するための手段】
本発明においては、Pチャネル型TFTのチャネル長をNチャネル型TFTのものよりも小さく、好ましくは20%以上小さくすることによって、相対的にPチャネル型TFTのしきい値電圧の絶対値を低下させ、また、Nチャネル型TFTではノーマリーオンとならないようなしきい値電圧を保ちつつ、Pチャネル型TFTとNチャネル型TFTのしきい値電圧の絶対値を概略等しくするものである。
【0009】
なお、本発明においては、チャネル長とはTFTのソースとドレインの間の間隔のことである。また、TFTの作製工程において、ソース/ドレインがゲイト電極をマスクとして自己整合的に作製される場合には、ゲイト電極の幅によってチャネル長も決定されるので、上記において、チャネル長をゲイト電極の幅と読み変えてもよい。
ドーピングプロセスにおいては、不純物がゲイト電極の下部に回り込むこともあるが、同一基板においては、その回り込み量はほぼ一定であり、また、
(チャネル長)=(ゲイト電極幅)−(回り込み量)
という関係から、ゲイト電極幅が決定されると、チャネル長も決定される。ゲイト電極に陽極酸化等の処理を施す場合も同様である。
【0010】
本発明人はTFTのしきい値電圧とチャネル長について検討を進めた結果、チャネル長が大きくなるにつれてしきい値電圧の絶対値が増加するという傾向を発見した。この例を図1に示す。図1(A)および(B)はそれぞれPチャネル型TFT(p−ch)およびNチャネル型TFT(n−ch)のしきい値電圧とチャネル長の関係を示す。この例では、Pチャネル型TFTおよびNチャネル型TFTのチャネルに用いられるシリコン半導体は、共に真性または実質的に真性の導電型を示し、燐、ホウ素等の不純物濃度は1×1016cm-3以下、炭素、酸素、または窒素も1×1019cm-3以下の高品質のものとした。
【0011】
もちろん、しきい値電圧は、チャネル長が同じでもTFTの、活性層の膜質、膜厚、ゲイト絶縁膜の厚さやTFT構造の違い(例えば、低濃度ドレインやオフセットの有無)によって、異なるものであり、例えば、Pチャネル型TFTにおいても図1(A)の(a)〜(c)に示すような変化がある。同様に、Nチャネル型TFTにおいても、図1(B)の(a)〜(c)に示すような変化がある。ここで、図1(A)および(B)における(a)〜(c)は同じ作製条件、構造のTFTのものを示す。すなわち、同じ基板上に同じ構造で同等な条件で形成したPチャネル型TFTのしきい値電圧特性を図1(A)の(a)に、Nチャネル型TFTのしきい値電圧特性を図1(B)の(a)に示す。
【0012】
この特性を重ね合わせたものが図1(C)である。当然のことであるが、同じチャネル長ではNチャネル型TFTとPチャネル型TFTとではしきい値電圧の絶対値は異なる。この例では、チャネル長が6μmではPチャネル型TFTのしきい値は−3.2V、Nチャネル型TFTでは+1.8Vである。
しかしながら、チャネル長を適当に設定すれば、しきい値電圧の絶対値を概略等しくすることが可能であることは明らかであろう。例えば、Nチャネル型TFTのチャネル長は6μm、Pチャネル型TFTのチャネル長を4μmとした場合には、Nチャネル型TFTのしきい値は+1.8V、Pチャネル型TFTのしきい値は−2.2Vである。
【0013】
逆にこの図を用いて、必要とされるしきい値電圧を得るためのチャネル長も産出される。例えば、しきい値電圧の絶対値を2Vとするには、Nチャネル型TFTのチャネル長を6〜7μm、Pチャネル型TFTのチャネル長を3〜4μmとすればよい。
図2には、本発明に基づく相補型インバータの例を示す。図2(A)はインバータ回路を上から見た様子を示す。図において、左側がPチャネル型TFTであり、右側がNチャネル型TFTである。図において、1、2、3、4、5は、それぞれPチャネル型TFTのゲイト電極、Nチャネル型TFTのゲイト電極、Pチャネル型TFTのソース電極、ドレイン配線、Nチャネル型TFTのソース電極である。図からも分かるように、Pチャネル型TFTのゲイト電極1の幅a(すなわち、チャネル長に対応)はNチャネル型TFTのゲイト電極2の幅bよりも短くなっている。
【0014】
このような回路の断面図を図2(B)に示す。図において、1〜5は図2(A)に対応する。6、7、8、9、10、11は、それぞれ、ゲイト絶縁膜、Pチャネル型TFTのソース、Pチャネル型TFTのドレイン、Nチャネル型TFTのドレイン、Nチャネル型TFTのソース、層間絶縁物である。
【0015】
図2(C)には別の例を示す。この例では、TFTのゲイト電極は、ソース/ドレインと重ならない、いわゆるオフセット状態となっている。TFTの構造が異なるので、チャネル長としきい値電圧の依存性も図1の(a)と同じであるとは限らず、他の条件のものとなる。この場合のオフセット幅は、ゲイト電極の周囲に形成された被膜12、13(例えば、陽極酸化物膜)の厚さと概略同じtである。このようなTFTにおいてはチャネル長は、必ずしもゲイト電極の幅とは同一ではない。
【0016】
しかしながら、この場合においても、チャネル長としきい値電圧の関係においては図1において議論したことと同様な関係が成り立つ。なぜなら、同一基板においては、オフセット幅が全てのTFTにおいて同じであり、ゲイト電極幅が決定されるとチャネル長も同時に決定されるからである。したがって、チャネル長すなわちゲイト電極の幅をNチャネル型TFTとPチャネル型TFTとで変化させることによって、しきい値電圧の絶対値を概略等しくすることは図2(B)の場合と同様に可能である。
【0017】
本発明においては、効果的にしきい値を制御するには、Pチャネル型薄膜トランジスタのゲイト電極の幅が、Nチャネル型薄膜トランジスタのゲイト電極の幅の25〜80%とすると効果的であった。また、結晶性の非単結晶珪素を用いたTFTにおいては、チャネル中のN型もしくはP型不純物(例えば、燐、硼素)の濃度は低いほど好ましく、1×1018cm-3以下、好ましくは1×1016cm-3以下とすると良い。
【0018】
【作用】
かくすることにより、Nチャネル型TFTとPチャネル型TFTのしきい値電圧を概略等しくさせることができる。なお、一般にチャネル長を変えると、TFTのその他の特性、例えば、モビリティーやオフ電流(ゲイトに逆バイアスをかけたときのソース/ドレイン間のリーク電流)も変化するが、これらの値を適切な値とするためにはチャネル幅を調整すればよい。
また、Pチャネル型TFTのチャネル長が小さくてもホットキャリヤの発生による劣化、特に、しきい値電圧のシフト、移動度の低下は小さく、信頼性上も問題がない。また、逆にNチャネル型TFTはチャネル長をより長くすることにより、ドレインでのホットキャリヤの発生を抑止できるため、信頼性向上の面からも本発明は有効である。
【0019】
【実施例】
図3に本実施例を示す。まず、基板(コーニング7059、300mm×400mmもしくは100mm×100mm)21上に下地酸化膜22として厚さ1000〜3000Åの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法を使用した。しかし、より量産性を高めるには、TEOSをプラズマCVD法で分解・堆積した膜を用いてもよい。
【0020】
その後、プラズマCVD法やLPCVD法によって非晶質珪素膜を300〜5000Å、好ましくは500〜1000Å堆積した。非晶質珪素膜中の燐、硼素の濃度は1×1016cm-3以下、炭素、酸素、窒素の濃度は5×1018cm-3以下であった。このような非晶質珪素膜を、550〜600℃の還元雰囲気に4〜48時間放置して、結晶化せしめた。この工程の後に、レーザー照射によっておこなって、さらに結晶化の度合いを高めてもよい。そして、このようにして結晶化させた珪素膜をパターニングして島状領域23、24を形成した。さらに、この上にスパッタ法によって厚さ700〜1500Åの酸化珪素膜25を形成した。
【0021】
その後、厚さ1000Å〜3μmのアルミニウム(1wt%のSi、もしくは0.1〜0.3wt%のSc(スカンジウム)を含む)膜を電子ビーム蒸着法もしくはスパッタ法によって形成した。そして、フォトレジスト(例えば、東京応化製、OFPR800/30cp)をスピンコート法によって形成した。フォトレジストの形成前に、陽極酸化法によって厚さ100〜1000Åの酸化アルミニウム膜を表面に形成しておくと、フォトレジストとの密着性が良く、また、フォトレジストからの電流のリークを抑制することにより、後の陽極酸化工程において、多孔質陽極酸化物を側面のみに形成するうえで有効であった。その後、フォトレジストとアルミニウム膜をパターニングして、アルミニウム膜と一緒にエッチングし、ゲイト電極26、27およびマスク膜28、29とした。この際、本実施例では、Nチャネル型TFTのゲイト電極27の幅を7μm、Pチャネル型TFTのゲイト電極26の幅を4μmとした。(図3(A))
【0022】
さらにこれに電解液中で電流を通じて陽極酸化し、厚さ3000〜6000Å、例えば、厚さ5000Åの陽極酸化物107を形成した。陽極酸化は、3〜20%のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、10〜30Vの一定電流をゲイト電極に印加すればよい。本実施例ではシュウ酸溶液(30℃)中で電圧を10Vとし、20〜40分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間によって制御した。この結果、ゲイト電極26、27の幅はそれぞれ3μm、6μmとなった。(図3(B))
【0023】
次に、マスクを除去し、再び電解溶液中において、ゲイト電極に電流を印加した。今回は、3〜10%の酒石液、硼酸、硝酸が含まれたエチレングルコール溶液を用いた。溶液の温度は10℃前後の室温より低い方が良好な酸化膜が得られた。このため、ゲイト電極の上面および側面にバリヤ型の陽極酸化物32、33が形成された。陽極酸化物32、33の厚さは印加電圧に比例し、例えば、印加電圧が150Vでは2000Åの陽極酸化物が形成された。陽極酸化物32、33の厚さは必要とされるオフセットの大きさによって決定したが、3000Å以上の厚さの陽極酸化物を得るには250V以上の高電圧が必要であり、TFTの特性に悪影響を及ぼすので3000Å以下の厚さとすることが好ましい。本実施例では80〜150Vまで上昇させ、必要とする陽極酸化膜32、33の厚さによって電圧を選択した。
【0024】
注目すべきは、バリヤ型の陽極酸化が後の工程であるにもかかわらず、多孔質の陽極酸化物の外側にバリヤ型の陽極酸化物ができるのではなく、バリヤ型の陽極酸化物32、33は多孔質陽極酸化物30、31とゲイト電極26、27の間に形成されることである。
【0025】
そして、ドライエッチング法(もしくはウェットエッチング法)によって絶縁膜25をエッチングした。このエッチング深さは任意であり、下に存在する活性層が露出するまでエッチングをおこなっても、その途中でとめてもよい。しかし、量産性・歩留り・均一性の観点からは、活性層に至るまでエッチングすることが望ましい。この際には陽極酸化物30、31、およびゲイト電極26、27に覆われた領域の下側の絶縁膜(ゲイト絶縁膜)にはもとの厚さの絶縁膜34、35が残される。(図3(C))
【0026】
その後、陽極酸化物30、31を除去した。エッチャントとしては、燐酸系の溶液、例えば、燐酸、酢酸、硝酸の混酸等が好ましい。この際、燐酸系のエッチャントにおいては、多孔質陽極酸化物のエッチングレートはバリヤ型陽極酸化物のエッチングレートの10倍以上である。したがって、バリヤ型の陽極酸化物32、33は、燐酸系のエッチャントでは実質的にエッチングされないので、内側のゲイト電極を守ることができた。
【0027】
この構造で加速したN型もしくはP型の不純物のイオンを活性層に注入することによって、ソース/ドレインを形成した。まず、図の左側のTFT領域をマスク36によって覆った状態で、イオンドーピング法によって、比較的低速(典型的には、加速電圧は5〜30kV)の燐イオンを照射した。本実施例では加速電圧は20kVとした。ドーピングガスとしてはフォスフィン(PH3 )を用いた。ドーズ量は5×1014〜5×1015cm-2とした。この工程では、燐イオンは絶縁膜35を透過できないので、活性層のうち、表面の露出された領域にのみ注入され、Nチャネル型TFTのドレイン37、ソース38が形成された。(図3(D))
【0028】
次に、同じくイオンドーピング法によって、比較的高速(典型的には、加速電圧は60〜120kV)の燐イオンを照射した。本実施例では加速電圧は90kVとした。ドーズ量は1×1013〜5×1014cm-2とした。この工程では、燐イオンは絶縁膜35を透過して、その下の領域にも到達するが、ドーズ量が少ないので、低濃度のN型領域39、40が形成された。(図3(E))
【0029】
燐のドーピングが終了したのち、マスク36を除去し、今度は、Nチャネル型TFTをマスクして、同様に、Pチャネル型TFTにもソース41、ドレイン42、低濃度のP型領域43、44を形成した。そして、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、活性層中に導入された不純物イオンの活性化をおこなった。
【0030】
最後に、全面に層間絶縁物45として、CVD法によって酸化珪素膜を厚さ3000〜6000Å形成した。そして、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極46、47、48を形成した。さらに200〜400℃で水素アニールをおこなった。以上によって、TFTを用いた相補型インバータ回路が完成した。(図3(F))
かかるインバータ回路を多段に接続したリングオシレータ、シフトレジスタを用いる場合にその動作点を中心電圧とする意味でしきい値電圧のあわせ込みは極めて重要なものである。また、アナログ型の駆動が要求されるスイッチ素子(例えば、アクティブマトリクス型液晶表示装置の画素に設けられたトランジスタ)や相補型のトランスファーゲイトにおいても有効であった。
【0031】
【発明の効果】
本発明によってNチャネル型TFTとPチャネル型TFTのしきい値の絶対値を概略等しくすることができた。これにより、相補型の回路の動作の効率を高めるとともに、駆動電圧の低電圧化が可能となった。本発明は最も簡単にはゲイト電極の幅を変えることにより容易に達成できる。ゲイト電極の幅の最適値は、TFTの構造、作製条件等によって決定されるものであり、実施例において示した値にとらわれる必要のないことは自明である。また、実施例においては示さなかったが、例えば、Pチャネル型TFTを通常の構造のTFT(図2(B)のような構造)、Nチャネル型TFTをゲイト電極がソース/ドレインとオフセット状態であるTFT(図2(C)のような構造)とすることも可能である。
【0032】
なお、本発明は酸化珪素に接して結晶化したシリコン半導体をチャネルとして用いるTFTにおいて特に有効である。なぜならば、酸化珪素膜と接したアモルファス状態のシリコン膜を熱アニールやレーザー照射等の手段で結晶化させた場合には、界面の整合性から{111}面に配向する性質がある。
【0033】
{111}面は、他の面、例えば{100}面や{311}面に比べて、酸化珪素との界面準位密度QSSが2倍程度大きく、したがって、これでTFTを作製した場合にはしきい値電圧が負の方向にシフトする傾向が強まる。すなわち、Nチャネル型TFTのしきい値電圧は0V近辺のノーマリーオンの状態となり、Pチャネル型TFTのしきい値電圧は、負の大きな値となる。このような状況は相補型の回路を設計する場合には極めて問題が大きいことは先に指摘した通りである。本発明はこのような状況を解決して、Nチャネル型TFT、Pチャネル型TFTのしきい値電圧のバランスを取ることを目的としたもので、本発明が有効であることは以上の説明から明らかであろう。このように本発明は極めて重要なものであると信ずる。
【図面の簡単な説明】
【図1】 TFTのしきい値電圧のチャネル長依存性を示す。
【図2】 本発明によるTFT回路(相補型インバータ)の例を示す。
【図3】 実施例によるTFT回路の作製方法を示す。
【符号の説明】
1 Pチャネル型TFTのゲイト電極
2 Nチャネル型TFTのゲイト電極
3 Pチャネル型TFTのソース電極・配線
4 ドレイン電極・配線
5 Nチャネル型TFTのソース電極・配線
6 ゲイト絶縁膜
7 Pチャネル型TFTのソース
8 Pチャネル型TFTのドレイン
9 Nチャネル型TFTのソース
10 Nチャネル型TFTのドレイン
11 層間絶縁物
12、13 陽極酸化物

Claims (1)

  1. 同じ構造で同等な条件で形成するNチャネル型薄膜トランジスタとPチャネル型薄膜トランジスタのチャネル長を、前記Nチャネル型薄膜トランジスタのチャネル長より前記Pチャネル型薄膜トランジスタのチャネル長を短く形成することにより、前記Nチャネル型薄膜トランジスタと前記Pチャネル型薄膜トランジスタのしきい値電圧の絶対値を等しくした相補型集積回路の作製方法であって、
    第1の絶縁膜を透過しないように燐イオンを照射して第1の島状領域の前記第1の絶縁膜に覆われていない領域に第1のソースおよび第1のドレインを形成し、
    前記第1の絶縁膜を透過するように燐イオンを照射して前記第1の島状領域に前記第1のソース及び前記第1のドレインよりも燐の濃度が低濃度のN型領域を前記第1のソース、前記第1のドレインそれぞれに隣接して、上面及び側面に酸化物が形成された第1のゲイト電極と重ならないように形成し、
    第2の絶縁膜を透過しないようにP型の不純物のイオンを照射して第2の島状領域の前記第2の絶縁膜に覆われていない領域に第2のソース及び第2のドレインを形成し、
    前記第2の絶縁膜を透過するようにP型の不純物のイオンを照射して前記第2の島状領域に前記第2のソース及び前記第2のドレインよりもP型の不純物の濃度が低濃度のP型領域を前記第2のソース、前記第2のドレインそれぞれに隣接して、上面及び側面に酸化物が形成された前記第1のゲイト電極より幅の短い第2のゲイト電極と重ならないように形成することによって、
    前記Pチャネル型薄膜トランジスタのチャネル長は前記Nチャネル型薄膜トランジスタのチャネル長よりも短く形成されることを特徴とする相補型集積回路の作製方法。
JP04340795A 1994-02-08 1995-02-07 相補型集積回路の作製方法 Expired - Fee Related JP3741741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04340795A JP3741741B2 (ja) 1994-02-08 1995-02-07 相補型集積回路の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-36615 1994-02-08
JP3661594 1994-02-08
JP04340795A JP3741741B2 (ja) 1994-02-08 1995-02-07 相補型集積回路の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003376821A Division JP3946690B2 (ja) 1994-02-08 2003-11-06 インバータ回路の作製方法

Publications (2)

Publication Number Publication Date
JPH07273349A JPH07273349A (ja) 1995-10-20
JP3741741B2 true JP3741741B2 (ja) 2006-02-01

Family

ID=26375692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04340795A Expired - Fee Related JP3741741B2 (ja) 1994-02-08 1995-02-07 相補型集積回路の作製方法

Country Status (1)

Country Link
JP (1) JP3741741B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638846B2 (en) 1999-04-06 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JP4059292B2 (ja) * 1996-09-26 2008-03-12 セイコーエプソン株式会社 表示装置
EP1465257A1 (en) * 1996-09-26 2004-10-06 Seiko Epson Corporation Display apparatus
KR100569261B1 (ko) * 1998-08-31 2006-08-11 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시 소자
JP4492066B2 (ja) * 2003-08-27 2010-06-30 セイコーエプソン株式会社 電気光学装置およびそれを用いた電子機器
JP4492065B2 (ja) * 2003-08-27 2010-06-30 セイコーエプソン株式会社 電気光学装置およびそれを用いた電子機器
JP4877706B2 (ja) * 2005-05-18 2012-02-15 シャープ株式会社 半導体装置およびその製造方法
JP4864408B2 (ja) * 2005-09-30 2012-02-01 シャープ株式会社 アクティブマトリクス基板
JP4801608B2 (ja) * 2007-03-06 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638846B2 (en) 1999-04-06 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7977750B2 (en) 1999-04-06 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8541844B2 (en) 1999-04-06 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH07273349A (ja) 1995-10-20

Similar Documents

Publication Publication Date Title
KR100309631B1 (ko) 반도체장치
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
KR100296378B1 (ko) 반도체장치 제작방법
US5913112A (en) Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region
JP2873660B2 (ja) 半導体集積回路の作製方法
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP3741741B2 (ja) 相補型集積回路の作製方法
JP3946690B2 (ja) インバータ回路の作製方法
JPH11160736A (ja) アクティブマトリクス装置
JP4197270B2 (ja) 半導体集積回路の作製方法
JP3140304B2 (ja) 半導体装置およびその作製方法
JP3181901B2 (ja) 薄膜トランジスタ
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
JP2000004024A (ja) 半導体装置
JP2001036097A (ja) 半導体装置
JP3181817B2 (ja) 薄膜トランジスタ
JPH07142739A (ja) 多結晶シリコン薄膜トランジスターの製造方法
JP3963663B2 (ja) 半導体装置
KR960011184B1 (ko) 절연게이트형 전계효과 반도체 장치
JPH09237898A (ja) 多結晶半導体tft、その製造方法、及びtft基板
JP3161510B2 (ja) 半導体集積回路の作製方法
JP2004241504A (ja) 半導体装置の製造方法
JPH10313119A (ja) 絶縁ゲイト型電界効果半導体装置
JPH114006A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040317

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040430

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131118

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees