JP4801608B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4801608B2 JP4801608B2 JP2007055158A JP2007055158A JP4801608B2 JP 4801608 B2 JP4801608 B2 JP 4801608B2 JP 2007055158 A JP2007055158 A JP 2007055158A JP 2007055158 A JP2007055158 A JP 2007055158A JP 4801608 B2 JP4801608 B2 JP 4801608B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- region
- amorphous silicon
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
珪素を主成分とする複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜であって、
面方位は概略{111}配向であり、且つ、珪素以外で膜中に存在する元素は少なくともC(炭素)、N(窒素)、O(酸素)及びS(硫黄)以外の元素から選ばれた一種または複数種の元素であることを特徴とする。
珪素を主成分とする複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜であって、
面方位は概略{111}配向であり、且つ、膜中に存在するC(炭素)、N(窒素)、O(酸素)及びS(硫黄)の濃度はSIMSによる検出下限以下であることを特徴とする。
珪素を主成分とする複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜であって、
面方位は概略{111}配向であり、且つ、膜中に存在するC(炭素)、N(窒素)及びS(硫黄)の濃度は 5×1018atoms/cm3 未満(または0.01atomic% 未満)であり、且つ、膜中に存在するO(酸素)の濃度は 1.5×1019atoms/cm3 未満(または0.03atomic% 未満)であることを特徴とする。
珪素を主成分とする複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜であって、
面方位は概略{111}配向であり、且つ、任意の結晶粒界では殆どの結晶格子に連続性があることを特徴とする。
面方位は概略{111}配向であり、且つ、任意の結晶粒界を横切る様にして観測される格子縞の殆どが、前記結晶粒界を形成する異なる結晶粒間で直線的に連続していることを特徴とする。
成膜温度:465 ℃
成膜圧力:0.5torr
成膜ガス:He(ヘリウム)300sccm
Si2 H6 (ジシラン)250sccm
本実施例の活性層(半導体薄膜)には結晶化を阻害する元素であるC(炭素)、N(窒素)、O(酸素)及びS(硫黄)が存在しない、或いは実質的に存在しない点に特徴がある。これは徹底的な不純物(汚染物)管理によってなしうる構成である。
上記作製工程に従って形成した活性層は、微視的に見れば複数の棒状または偏平棒状結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはTEM(透過型電子顕微鏡法)による観察で容易に確認することができる。
本発明者らが開示した特開平7-321339号公報によれば、非晶質珪素膜が結晶化する際、基板と概略平行に成長する棒状または偏平棒状結晶(針状または柱状結晶と呼ぶ場合もある)の成長方向は〈111〉軸である。
上述の様な結晶性珪素膜を活性層として作製したTFTは図4に示す様な電気特性を示す。図4に示すのは横軸にゲイト電圧(Vg)、縦軸にドレイン電圧(Id)の対数をとってプロットしたNチャネル型TFTのId-Vg 曲線(Id-Vg 特性)である。なお、電気特性の測定は市販の装置(ヒューレットパッカード社製:型番4145B)を用いて行った。
(1)TFTのスイッチング性能(オン/オフ動作の切り換えの俊敏性)を示すパラメータであるサブスレッショルド係数が、N型TFTおよびP型TFTともに60〜100mV/decade(代表的には60〜85mV/decade )と小さい。なお、このデータ値は単結晶シリコンを用いた絶縁ゲイト型電界効果トランジスタ(IGFET)の場合とほぼ同等である。
(2)TFTの動作速度の速さを示すパラメータである電界効果移動度(μFE)が、N型TFTで200 〜650cm2/Vs (代表的には250 〜300cm2/Vs )、P型TFTで100 〜300cm2/Vs (代表的には150 〜200cm2/Vs )と大きい。
(3)TFTの駆動電圧の目安となるパラメータであるしきい値電圧(Vth)が、N型TFTで-0.5〜1.5 V、P型TFTで-1.5〜0.5 Vと小さい。この事は小さい電源電圧で駆動して消費電力を小さくできることを意味している。
次に、本発明者らが本発明で得られるTFTを用いて作製したリングオシレータによる周波数特性を示す。リングオシレータとはCMOS構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路1段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数:9段、19段、51段
TFTのゲイト絶縁膜(GI)の膜厚:50nm
TFTのゲイト長: 0.6μm
TFTのゲイト幅:NTFTは10μm、PTFTは20μm
Claims (7)
- 絶縁表面を有する基板上にゲイト電極を形成し、
前記ゲイト電極上にプラズマCVD法によって、二酸化珪素膜からなるゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜に選択的に非晶質珪素膜の結晶化を助長する触媒元素を添加し、
前記触媒元素を添加した領域から前記非晶質珪素膜を横成長させて結晶化することによって{111}面の配向比率が0.9以上の結晶性珪素膜を形成し、
ハロゲン元素を含む雰囲気中で加熱処理を行って、前記結晶性珪素膜から前記触媒元素をゲッタリングさせ、
前記結晶性珪素膜をエッチングすることによって前記横成長領域からなる島状半導体層を形成する半導体装置の作製方法であって、
前記二酸化珪素膜は、フッ化水素酸とフッ化アンモニウムと界面活性剤の混合物(商品名LAL500、橋本化成製)に対する室温でのエッチングレートが150〜200nm/minとなることを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上にゲイト電極を形成し、
前記ゲイト電極上にスパッタ法によって、二酸化珪素膜からなるゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜に選択的に非晶質珪素膜の結晶化を助長する触媒元素を添加し、
前記触媒元素を添加した領域から前記非晶質珪素膜を横成長させて結晶化することによって{111}面の配向比率が0.9以上の結晶性珪素膜を形成し、
ハロゲン元素を含む雰囲気中で加熱処理を行って、前記結晶性珪素膜から前記触媒元素をゲッタリングさせ、
前記結晶性珪素膜をエッチングすることによって前記横成長領域からなる島状半導体層を形成する半導体装置の作製方法であって、
前記二酸化珪素膜は、フッ化水素酸とフッ化アンモニウムと界面活性剤の混合物(商品名LAL500、橋本化成製)に対する室温でのエッチングレートが80〜90nm/minとなることを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記ゲイト電極と重ならない領域の前記非晶質珪素膜に選択的に前記触媒元素を添加することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項3のいずれか一において、
前記ゲイト電極と重なるように前記島状半導体層上に窒化珪素膜を形成し、
前記窒化珪素膜上及び前記ゲイト電極の一部と重なるようにN型を呈する結晶性珪素膜をパターニングして、ソース領域及びドレイン領域を形成し、
前記ソース領域及び前記ドレイン領域上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項4のいずれか一において、
前記結晶性珪素膜中に存在する炭素、窒素及び硫黄の濃度は、それぞれ5×1018atoms/cm3未満または0.01atomic%未満であり、且つ、膜中に存在する酸素の濃度は1.5×1019atoms/cm3未満または0.03atomic%未満であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記非晶質珪素膜は減圧熱CVD法で形成し、
前記減圧熱CVD法に用いる炉は、加熱した前記炉内にClF 3 ガスを流し、熱分解によって生成したフッ素によってクリーニングが行われていることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項6のいずれか一において、
前記非晶質珪素膜の結晶化を助長する触媒元素は、ニッケル、コバルト、鉄、パラジウム、白金、銅又は金の元素であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055158A JP4801608B2 (ja) | 2007-03-06 | 2007-03-06 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055158A JP4801608B2 (ja) | 2007-03-06 | 2007-03-06 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17315197A Division JPH118196A (ja) | 1997-06-13 | 1997-06-13 | 半導体薄膜および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007201486A JP2007201486A (ja) | 2007-08-09 |
JP4801608B2 true JP4801608B2 (ja) | 2011-10-26 |
Family
ID=38455673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007055158A Expired - Fee Related JP4801608B2 (ja) | 2007-03-06 | 2007-03-06 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4801608B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3187086B2 (ja) * | 1991-08-26 | 2001-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
JP2791858B2 (ja) * | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
JP3741741B2 (ja) * | 1994-02-08 | 2006-02-01 | 株式会社半導体エネルギー研究所 | 相補型集積回路の作製方法 |
JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
JP3234117B2 (ja) * | 1994-12-12 | 2001-12-04 | 株式会社半導体エネルギー研究所 | エッチング方法 |
JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2007
- 2007-03-06 JP JP2007055158A patent/JP4801608B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007201486A (ja) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4566294B2 (ja) | 連続粒界結晶シリコン膜、半導体装置 | |
JP4318768B2 (ja) | 半導体装置の作製方法 | |
JP4601731B2 (ja) | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 | |
US6307214B1 (en) | Semiconductor thin film and semiconductor device | |
JP4401448B2 (ja) | 半導体装置の作製方法 | |
JP3597331B2 (ja) | 半導体装置の作製方法 | |
JP4376979B2 (ja) | 半導体装置の作製方法 | |
US6452211B1 (en) | Semiconductor thin film and semiconductor device | |
US8461630B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4667523B2 (ja) | 半導体装置及びその作製方法 | |
JP4376331B2 (ja) | 半導体装置の作製方法 | |
US6624051B1 (en) | Semiconductor thin film and semiconductor device | |
JP4566295B2 (ja) | 半導体装置の作製方法 | |
JPH10209465A (ja) | 半導体装置およびその作製方法 | |
JP4450900B2 (ja) | 半導体装置の作製方法 | |
JP4602155B2 (ja) | 半導体装置の作製方法 | |
JP4801608B2 (ja) | 半導体装置の作製方法 | |
JPH118196A (ja) | 半導体薄膜および半導体装置 | |
JP4044176B2 (ja) | 半導体装置 | |
JP3923141B2 (ja) | 半導体装置およびその作製方法 | |
JP3980117B2 (ja) | 半導体装置の作製方法 | |
JP4801520B2 (ja) | 半導体装置およびその作製方法 | |
JP2000114172A (ja) | 半導体装置の作製方法 | |
JP4493751B2 (ja) | 半導体装置の作製方法 | |
JP4646343B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |