JP3234117B2 - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JP3234117B2 JP3234117B2 JP33206994A JP33206994A JP3234117B2 JP 3234117 B2 JP3234117 B2 JP 3234117B2 JP 33206994 A JP33206994 A JP 33206994A JP 33206994 A JP33206994 A JP 33206994A JP 3234117 B2 JP3234117 B2 JP 3234117B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- ldd
- fluoride
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
方法に関し、シリコン、モリブテン、タングステンによ
って組成の95%以上が占められている導電性被膜の異
方性エッチングに関する。このような導電性被膜として
は、単結晶、多結晶もしくはアモルファス状態のシリコ
ン、タングステンシリサイド(WSi2 )、モリブテン
シリサイド(MoSi2 )あるいはこれらの多層膜が挙
げられ、本発明はこれらの被膜を実質的にプラズマを用
いないでエッチングする方法に関する。
種のドライエッチング法が開発された。特に微細化によ
って、アスペクト比(縦と横の比率)が高くなるにつ
れ、異方性エッチング(垂直方向に選択的にエッチング
が進行するエッチング方法)技術が必要とされるように
なった。このような微細加工は特に、半導体基板、ゲイ
ト電極・配線や下層の配線の加工において必要である。
そして、このような配線にはシリコンやタングステン、
モリブデン、あるいはそれらのシリサイド(珪化物、例
えば、タングステンシリサイド(WSi2)、モリブデ
ンシリサイド(MoSi2))が使用されるため、これ
らの材料の異方性エッチング技術が重要であった。
F6 その他のフッ化物気体をプラズマによって電離させ
ることによって、フッ素活性種を発生させ、これとシリ
コンやモリブテン、タングステンを反応させ、揮発性の
フッ化珪素、フッ化モリブテン、フッ化タングステンと
してエッチングする方法が一般的であった。しかしなが
ら、このようなエッチング工程においては、エッチング
ガス中に含まれる炭素や硫黄がシリコンと化合して半導
体素子に混入する危険性があり、また、長期間エッチン
グに使用したチャンバー内壁にはテフロン状のポリマー
が付着するという問題点があった。
させねばならず、それによる半導体素子へのプラズマダ
メージが素子信頼性を低下させるという問題もあった。
一方、シリコンやタングステン、モリブテンを主成分と
する材料のエッチングガスとしてはフッ化ハロゲン、す
なわち、化学式XFn (Xはフッ素以外のハロゲン、n
は整数)で示される物質(例えば、ClF、ClF3 、
BrF、BrF 3 、IF、IF3 等)が知られている。
これらの材料は極めて強力なフッ化作用を有するため、
プラズマによって活性種を発生させなくともエッチング
できる(ガスエッチング)という特徴があった。しか
し、通常のガスエッチングにおいては、側方へのエッチ
ングを抑制して、垂直方向のみを選択的にエッチングす
ることができず、したがって、異方性エッチングは難し
かった。
問題を解決せんとしてなされたものである。すなわち、
エッチングガスとしてフッ化ハロゲンを用い、実質的に
プラズマを用いないで異方性エッチングをおこなう方法
を提供することを課題とする。この結果、炭素や硫黄と
いうようなシリコン半導体にとって好ましくない異元素
を素子中に混入させることがなくなる。また、エッチン
グチャンバーのメンテナンスも容易となる。もちろん、
半導体素子のプラズマダメージも減少し、信頼性も向上
させることが可能である。
(ClF)、三フッ化塩素(ClF3 )、五フッ化塩素
(ClF5 )、フッ化臭素(BrF)、三フッ化臭素
(BrF3 )、フッ化ヨウ素(IF)、三フッ化ヨウ素
(IF3 )等をはじめとしたフッ化ハロゲンをエッチン
グガスとして用い、かつ、基板に対して概略垂直に被エ
ッチング面に光(紫外光やレーザー光等)を照射せしめ
ることによって、エッチングに異方性を持たせることを
特徴とする。また、そのためには反応容器内にフッ化ハ
ロゲンを導入する手段と、基板に概略垂直に光を照射す
るための手段とを有するエッチング装置が必要である。
は、ウェットエッチングと同様に等方的なエッチングと
なる。例えば、図1(A)のごとく基板101上のシリ
コン膜102にフォトレジストのエッチングマスク10
3を形成した膜のエッチングをおこなった場合、エッチ
ングを担っているフッ化ハロゲン分子は、等方的に試料
表面に入射するため、エッチング面は図1(B)に示す
ように斜めとなる。なお、エッチングにおいては、な
お、図1(B)中の点線は、当初のエッチングマスクで
ある。フッ化ハロゲンによるフッ化作用のため、フォト
レジストもエッチングされつつ、エッチングが進行す
る。(図1(B))
は、 パターン側壁へのラジカルの入射量を減少させる。 側壁に保護膜を形成し、側壁での被エッチング膜と
ラジカルとの接触を防止する。 側壁での反応そのものを抑える。 のいずれかを満たすことが必要である。本発明はこれら
のうち、に注目し、エッチング面での反応を、側面で
の反応に比較して優先して進行させることにより、エッ
チングの際に異方性を持たせる。
垂直に照射することで、光が照射されるエッチング面で
のフッ化ハロゲンや被エッチング表面を活性化せしめ、
反応を容易に進行させる。一方、光が直接、入射しな
い、あるいは光の総量が小さい側面では反応が遅くな
る。その結果、エッチング方向に指向性を持たせ得るこ
とができ、図1(C)に示すように異方性を付けること
が可能となった。(図1(B))
ば、ClF、ClF3 のように反応性の強い材料におい
ては基板を冷却するとよい。なぜならば、このように反
応性の高い気体においては、常温でも十分に高いエッチ
ング速度が得られるため、垂直方向へのエッチングを選
択的におこなうことができない(異方性が高められな
い)からである。
す。反応容器(チャンバー)201には反応ガスを導入
する為のガス導入系202および、反応容器を減圧に
し、かつ排ガス処理のための除害装置等を有する排気系
203が設けられてある。ガス導入系は、ClF、Cl
F3 、ClF5 、BrF、BrF3 、IF、IF3 等を
はじめとするフッ化ハロゲンの他にエッチング速度を調
整するために希釈用ガスとして、窒素およびアルゴンが
備えてある。本実施例においてはフッ化ハロゲンとして
ClF3 を使用した。
ダー204は枚葉式であり、このホルダーには常温〜−
20℃程度まで温度を変化させることが可能な温度コン
トローラーが設けられてある。さらに、基板ホルダーの
上部には光源205が設けられてある。この光源とし
て、本実施例においてはUVランプを用いた。これは、
大面積基板のエッチングには好ましかった。それ以外の
ものはレーザー光源を用いてもよく、長方形のレーザー
ビーム等を使用しても構わない。
おいて、図1(A)のようにマスクパターニングがされ
たシリコン膜のエッチングをおこなった例を示す。まず
基板206を基板ホルダー204に設置して反応容器を
減圧した。その後、基板204に光(本実施例において
は紫外光)を概略垂直に照射しながら、エッチング速度
を制御するために窒素やアルゴンによって1〜10%に
希釈したClF3 をエッチングガスとして導入した。本
実施例においては、ClF3 の濃度が5%となるように
窒素によって希釈した。そして、反応容器内の圧力を1
00mTorrとしてエッチングをおこなった。以上の
ようにして、エッチングをおこなった結果、垂直方向に
選択的にエッチングが進行し、図1(C)に示すよう
に、ほぼ垂直のエッチング端面が得られた。
界効果トランジスタを作製する例を図5を用いて説明す
る。半導体集積回路のデザインルールが縮小するにした
がって、電界効果トランジスタにおいては、ドレイン−
チャネル間の電界強度の急峻さにより、ホットキャリヤ
注入現象が生じるようになった。このようなデザインル
ールの縮小(すなわち、チャネルが短くなること)によ
る特性の劣化を一般に短チャネル効果という。このよう
な短チャネル効果を抑制する方法として、図3に示すよ
うな低濃度不純物領域(低濃度ドレイン、LDD)30
6、307を有するMIS型電界効果トランジスタが開
発された。
ネル形成領域、あるいはドレイン305とチャネル形成
領域の間に、ソース/ドレインより低濃度のLDD30
6、307が設けられたために、電界を緩和する効果が
生じ、ホットキャリヤの発生を抑制することができた。
図3に示すようなLDDはまず、ゲイト電極301を形
成した後に、ドーピングをおこない、低濃度不純物領域
を形成し、その後、酸化珪素等の材料によってサイドウ
ォール302を形成し、これをマスクとして自己整合的
にドーピングをおこなって、ソース/ドレインを形成す
る方法が採用された。
せず、さらなる短チャネル化によっては、LDD上のゲ
イト絶縁膜にホットキャリヤがトラップされる現象が生
じた。そして、このようなホットキャリヤ、特にホット
エレクトロンのトラップによって、LDDの導電型が反
転してしまい、しきい値の変動や、サブスレシュホール
ド係数の増加、パンチスルー耐圧の低下という短チャネ
ル効果が避けられなくなった。
をもゲイト電極で覆った、オーバーラップLDD構造
(GOLD)構造が提唱された。この構造を採用すれ
ば、上記のようなLDD上のゲイト絶縁膜にホットキャ
リヤがトラップされたことによる特性の劣化は避けるこ
とができる。しかしながら、GOLDを作製することは
容易ではなかった。これまでに報告されているGOLD
構造のMIS型電界効果トランジスタとしては、IT−
LDD構造(T.Y.Huang:IEDM Tec
h.Digest 742(1986))がある。その
作製方法の概略を図4に示す。
縁物402とゲイト絶縁膜403を形成した後、多結晶
シリコン等の導電性被膜404を成膜する。(図4
(A)) そして、導電性被膜404を適度にエッチングし、ゲイ
ト電極406を形成する。このとき注意しなければなら
ないのは、導電性被膜404を全てエッチングしてしま
うのではなく、適当な厚さ(100〜1000Å)だ
け、残して薄い導電性被膜407とすることである。こ
のため、このエッチング工程は極めて難しい。(点線で
示される405は元の導電性被膜である。)
ゲイト絶縁膜403を通して、スルードーピングによ
り、LDD408、409を形成する。この際に、導電
性被膜が厚いと十分にスルードピングできない。また、
基板間、バッチ間で導電性被膜の厚さが異なると、ドー
ズ量がバラツクこととなる。(図4(B)) その後、全面に酸化珪素等の材料で被膜410を成膜す
る。(図4(C)) そして、従来のLDD構造を作製する場合と同様に被膜
410を異方性エッチング法によりエッチングすること
により、サイドウォール412を形成する。このエッチ
ング工程では薄い導電性被膜407もエッチングする。
そして、このようにして形成したサイドウォールをマス
クとして、自己整合的にドーピングをおこない、ソース
413、ドレイン414を形成する。(図4(D))
配線416、ドレイン電極・配線417を形成してMI
S型電界効果トランジスタが完成する。(図4(E)) 図から明らかなように、ゲイト電極の部分が逆T字(I
nverse−T)であるので、IT−LDDと呼ばれ
る。そして、ゲイト電極の薄い部分がLDD上に存在す
るため、LDD表面のキャリヤ密度もゲイト電極によっ
てある程度制御できる。その結果、LDDの不純物濃度
をより小さくしてもLDDの直列抵抗によって相互コン
ダクタンスが減少したり、LDD上の絶縁膜中に注入さ
れたホットキャリヤによってデバイス特性が変動するこ
とが少なくなる。
ものではなく、全てのGOLD構造に共通することであ
る。そして、LDDの不純物濃度を低くできるので電界
緩和効果も大きく、また、LDDを浅くできるので、短
チャネル効果やパンチスルーも抑制できる。
は、IT−LDD構造以外には効果的な方法がなかっ
た。従来のLDD構造において、単にサイドウォールを
シリコンを主成分とする導電性被膜で構成することは実
用的でなかった。それは、サイドウォールを形成する際
のエッチングが、酸化珪素を主成分とするゲイト絶縁膜
でストップさせることが難しく、基板を大きくエッチン
グする可能性があったためである。これは、従来のドラ
イエッチングプロセスでは、シリコンをエッチングする
際の酸化珪素との選択比が十分に大きくないことと、ゲ
イト電極(=サイドウォール)の厚さに比較してゲイト
絶縁膜の厚さが1/10程度と小さかったためである。
利点を多く有するものの、その作製方法が極めて難しい
という問題があった。特に図4(B)の導電性被膜のエ
ッチングの制御が極めて難しかった。もし、基板間、基
板内で薄い導電性被膜407の厚さにバラツキがある
と、ソース/ドレインの不純物濃度が変動してしまい、
よって、トランジスタの特性がバラつくこととなる。
ウォールをシリコンやモリブテン、タングステン等を主
成分とする(純度95%以上のシリコンよりなる)材料
とすることが可能となる。すなわち、サイドウォールを
ゲイト電極の一部とすることにより、GOLD構造を得
ることができる。このような構造を得るために、シリコ
ンやモリブテン、タングステンを主成分とする材料より
なる導電性被膜をゲイト電極の中央部となる部分を覆っ
て成膜したのち、本発明を実施することによって、異方
性エッチングをおこなえばよい。
ためのエッチングにおいて、サイドウォール材料とゲイ
ト絶縁膜材料とのエッチングの選択比を十分に大きくす
ることも可能となる。これはフッ化ハライドが酸化珪素
をほとんどエッチングしないという特性を有しているた
めである。その結果、半導体基板のオーバーエッチング
が回避できるのみか、ゲイト絶縁膜のオーバーエッチン
グも無くなる。
おいてゲイト電極に相当する部分(図3の301)はゲ
イト電極であるが、それはゲイト電極の全てではないと
いう意味で、ゲイト電極の中央部と称する。また、従来
のLDD構造のサイドウォールに相当する部分(図3の
302)もシリコンを主成分とする材料によって構成さ
れた導電性材料で、同時にゲイト電極の一部であるの
で、サイドウォールという呼び名以外にゲイト電極の側
部とも称することとする。
板501上に公知のLOCOS形成法によって、厚さ3
000Å〜1μmのフィールド絶縁物502を形成し
た。また、ゲイト絶縁膜として、厚さ100〜500Å
の酸化珪素膜503を熱酸化法によって形成した。さら
に、熱CVD法によって燐をドーピングして導電率を高
めた多結晶シリコン膜(厚さ2000〜5000Å)を
堆積し、これをエッチングしてゲイト電極の中央部50
4を形成した。そして、ゲイト電極の中央部504をマ
スクとして自己整合的に燐のイオン注入をおこない、低
濃度のN型不純物領域(=LDD)505、506を形
成した。LDDの燐の濃度は1×1016〜1×1017原
子/cm3 、深さは300〜1000Åとすると好まし
かった。(図5(A))
グして導電率を高めた多結晶シリコン膜(厚さ2000
Å〜1μm)507を成膜した。(図5(B)) その後、ClF3 による異方性エッチングをおこなっ
た。本実施例は図2に示された装置を用いて、実施例1
と同様におこなった。まず、基板206を基板ホルダー
204に設置して反応容器を減圧した。その後、基板2
04に光(本実施例においては紫外光)を照射しなが
ら、アルゴンによって1〜10%に希釈したClF3 を
エッチングガスとして導入した。本実施例においては、
ClF3 の濃度が5%となるように窒素によって希釈し
た。そして、反応容器内の圧力を10Torrとした。
ClF3 の流量は500sccm、窒素の流量は500
sccmとした。
にエッチングされ、ゲイト電極の中央部504の側面に
ゲイト電極の側部(サイドウォール)509が形成され
た。(図5(C)) その後、砒素のイオン注入によって、ゲイト電極をマス
クとして自己整合的にドーピングをおこない、ソース5
10、ドレイン511を作製した。砒素の濃度は1×1
019〜5×1020原子/cm3 とした。そして、熱アニ
ール処理により、LDDおよびソース/ドレインの再結
晶化をおこなった。(図5(D)) その後、熱CVD法によって、層間絶縁物として、厚さ
3000Å〜1μmの酸化珪素膜512を堆積した。そ
して、これにコンタクトホールを形成し、ソース電極5
13、ドレイン電極514を形成した。このようにし
て、GOLD型トランジスタを作製することができた。
(図5(E))
て重要なシリコン基板のエッチング、あるいは多結晶シ
リコン、モリブテン、タングステン、モリブテンシリサ
イド、タングステンシリサイド、ポリサイド(シリコン
とタングステンシリサイドあるいはモリブテンシリサイ
ドの多層膜)等の配線のエッチングをおこなうことがで
きる。しかも、本発明のエッチングにおいては、炭素や
硫黄が副産することがないので、半導体素子の特性に悪
影響を及ぼすことがない。また、長期間にわたってエッ
チングをおこなっても、チャンバーの内壁にポリマー等
が付着することはなく、メンテナンスが容易である。
用いることがないので、半導体素子の信頼性を高めるこ
とができる。特に本発明の対象とする半導体基板、ゲイ
ト電極・配線等において、プラズマのダメージがないこ
とは有利である。実施例では、GOLD構造の電界効果
トランジスタを作製する例について記述したが、その他
の場合においても本発明は効果的である。また、半導体
基板上の素子以外に、絶縁基板上に形成されるTFTに
本発明を適用しても同様な効果が得られることは言うま
でもない。このように本発明は工業上、有益な発明であ
る。
の断面を示す。
施例1)
す。
作製方法を示す。
製方法を示す。
Claims (2)
- 【請求項1】フッ化ハロゲン雰囲気において、常温〜−
20℃に冷却された導電性被膜に概略垂直に光を照射
し、前記導電性被膜を垂直方向にエッチングする方法で
あって、前記導電性被膜は、タングステンシリサイド
(WSi 2 )膜またはモリブデンシリサイド(MoS
i 2 )膜であることを特徴とするエッチング方法。 - 【請求項2】請求項1において、前記フッ化ハロゲン
は、フッ化塩素(ClF)、三フッ化塩素(Cl
F3)、五フッ化塩素(ClF5)、フッ化臭素(Br
F)、三フッ化臭素(BrF3)、フッ化ヨウ素(I
F)または三フッ化ヨウ素(IF3)であることを特徴
とするエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33206994A JP3234117B2 (ja) | 1994-12-12 | 1994-12-12 | エッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33206994A JP3234117B2 (ja) | 1994-12-12 | 1994-12-12 | エッチング方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000364120A Division JP2001203366A (ja) | 2000-11-30 | 2000-11-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08167597A JPH08167597A (ja) | 1996-06-25 |
JP3234117B2 true JP3234117B2 (ja) | 2001-12-04 |
Family
ID=18250805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33206994A Expired - Fee Related JP3234117B2 (ja) | 1994-12-12 | 1994-12-12 | エッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3234117B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100291971B1 (ko) | 1993-10-26 | 2001-10-24 | 야마자끼 순페이 | 기판처리장치및방법과박막반도체디바이스제조방법 |
US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
US6511859B1 (en) * | 1999-03-12 | 2003-01-28 | California Institute Of Technology | IC-compatible parylene MEMS technology and its application in integrated sensors |
JP4801608B2 (ja) * | 2007-03-06 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5123349B2 (ja) * | 2010-04-19 | 2013-01-23 | Hoya株式会社 | 多階調マスクの製造方法 |
JP6280655B2 (ja) | 2014-10-10 | 2018-02-14 | 関東電化工業株式会社 | ケイ素化合物用エッチングガス組成物及びエッチング方法 |
-
1994
- 1994-12-12 JP JP33206994A patent/JP3234117B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08167597A (ja) | 1996-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3454951B2 (ja) | 半導体装置の作製方法 | |
US6468843B2 (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
US5719068A (en) | Method for anisotropic etching conductive film | |
US6544873B1 (en) | Methods of fabricating integrated circuit field effect transistors including multilayer gate electrodes having narrow and wide conductive layers | |
US5476802A (en) | Method for forming an insulated gate field effect transistor | |
KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
JPH11162814A (ja) | 半導体装置の製造方法 | |
KR19980071156A (ko) | 반도체장치 및 그 제조방법 | |
JP3234117B2 (ja) | エッチング方法 | |
US5840611A (en) | Process for making a semiconductor MOS transistor | |
JP4920331B2 (ja) | ショットキー障壁トンネルトランジスタ及びその製造方法 | |
JP2002299613A (ja) | 縦型電界効果トランジスタ及び半導体装置の製造方法 | |
JP2001203366A (ja) | 半導体装置 | |
JP3967311B2 (ja) | 半導体集積回路の作製方法 | |
KR940005736B1 (ko) | 반도체 장치의 소자 제조방법 | |
JP3438395B2 (ja) | 半導体装置の製造方法 | |
KR100564424B1 (ko) | 반도체장치의 게이트절연막 형성방법 | |
KR20020095434A (ko) | 반도체 장치 제조 방법 | |
KR100190380B1 (ko) | 액세스트랜지스터에대한드라이브트랜지스터의셀비율증대방법 | |
JP3866167B2 (ja) | Mis型半導体装置の作製方法 | |
JPH0348428A (ja) | 半導体装置 | |
KR100845105B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
JP3716288B2 (ja) | 半導体装置及びその製造方法 | |
JP3738368B2 (ja) | Mis電界効果半導体装置の製造方法 | |
KR100861220B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |