JP4376979B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4376979B2
JP4376979B2 JP01809898A JP1809898A JP4376979B2 JP 4376979 B2 JP4376979 B2 JP 4376979B2 JP 01809898 A JP01809898 A JP 01809898A JP 1809898 A JP1809898 A JP 1809898A JP 4376979 B2 JP4376979 B2 JP 4376979B2
Authority
JP
Japan
Prior art keywords
silicon film
crystalline silicon
film
amorphous silicon
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01809898A
Other languages
English (en)
Other versions
JPH11204435A (ja
Inventor
舜平 山崎
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP01809898A priority Critical patent/JP4376979B2/ja
Priority to US09/227,577 priority patent/US6693044B1/en
Publication of JPH11204435A publication Critical patent/JPH11204435A/ja
Application granted granted Critical
Publication of JP4376979B2 publication Critical patent/JP4376979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された半導体薄膜およびそれを活性層とする半導体装置の作製方法に関する。特に、半導体薄膜として珪素（シリコン）を主成分とする非晶質半導体薄膜を結晶化した薄膜を利用する。
【０００２】
また、薄膜トランジスタの如き半導体装置で構成された半導体回路および電気光学装置並びにそれらを搭載した電子機器の構成に関する。
【０００３】
なお、本明細書中では上記薄膜トランジスタ、半導体回路、電気光学装置および電子機器を全て「半導体装置」に範疇に含めて扱う。即ち、半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。従って、上記特許請求の範囲に記載された半導体装置は、薄膜トランジスタ等の単体素子だけでなく、それを集積化した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。
【０００４】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは特に画像表示装置（例えば液晶表示装置）のスイッチング素子としての開発が急がれている。
【０００５】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００６】
現状においては、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜等）を利用したＴＦＴが必要とされる。
【０００７】
従来、結晶性珪素膜は、絶縁表面を有する基板上または絶縁表面を有する下地膜上に非晶質珪素膜をプラズマＣＶＤ法や減圧ＣＶＤ法で成膜した後、加熱処理またはレーザー光の照射または強光の照射を行うことで結晶化させることにより得られている。
【０００８】
上記従来の結晶性珪素膜を得る方法のうち、レーザー光の照射による方法により得られる膜質は、他の方法と比較して良好であり、また、スループットが高く、基板に熱的なダメージを与えない利点を有しているので、多用されている。
【０００９】
しかしながら、このレーザー光の照射による方法は、非晶質珪素膜の膜厚が１００ｎｍ以下であると、得られる結晶性珪素膜の表面にリッジ（凹凸）が多数形成され、膜質が低下してしまう。即ち、珪素膜にレーザー光を照射すると、珪素膜が瞬間的に溶解されて、局所的に膨張し、この膨張によって生じる内部応力を緩和するために、得られる結晶性珪素膜の表面にリッジ（凹凸）が形成される。また、このリッジの高低差は、膜厚の１／２〜１倍程度である。
【００１０】
絶縁ゲート型の半導体装置において、結晶性珪素膜表面のリッジには、ダングリングボンドや格子の歪み等に起因するポテンシャル障壁やトラップ準位が形成されるため、活性層とゲート絶縁膜との界面準位を高くしてしまう。また、リッジの頂上部は急峻であるために電界が集中しやすく、このためリーク電流の発生源となり、最終的には絶縁破壊を生じ、ショートしてしまう。加えて、結晶性珪素膜表面のリッジは、スパッタ法やＣＶＤ法により堆積されるゲート絶縁膜の被覆性を損なうものであり、絶縁不良等の信頼性を低下させる。このように、結晶性珪素膜の表面のリッジがＴＦＴの特性すべてに影響を与え、歩留りまで変わってしまう。
【００１１】
また、このレーザー光の照射による方法は、特に良好な結晶性を得るような条件で不安定になりやすく、さらに、十分結晶化させるため、レーザー光のエネルギー密度を上げるとリッジが増加し、膜表面が荒れる傾向がある。
【００１２】
【発明が解決しようとする課題】
本発明は、前記問題点を解消して、高い結晶性を有し、且つ、リッジ（凹凸）の少ない平坦な表面を有する結晶性珪素膜を用いた高い特性を有する半導体装置およびその作製方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本明細書で開示する本発明の第１の構成は、
絶縁表面上に第１の非晶質珪素膜を形成する工程と、
加熱処理を施し、前記第１の非晶質珪素膜を結晶化させ第１の結晶性珪素膜を得る工程と、
前記第１の結晶性珪素膜上に第２の非晶質珪素膜を形成する工程と、
エネルギーを与えることにより、前記第２の非晶質珪素膜を結晶化させ第２の結晶性珪素膜を得る工程と、
を有することを特徴とする半導体装置の作製方法である。
【００１４】
更に、本発明の第２の構成は、
絶縁表面上に第１の非晶質珪素膜を形成する工程と、
加熱処理を施し、前記第１の非晶質珪素膜を結晶化させ第１の結晶性珪素膜を得る工程と、
前記第１の結晶性珪素膜の表面をエッチングする工程と、
前記第１の結晶性珪素膜上に第２の非晶質珪素膜を形成する工程と、
エネルギーを与えることにより、前記第２の非晶質珪素膜を結晶化させ第２の結晶性珪素膜を得る工程と、
を有することを特徴とする半導体装置の作製方法である。
【００１５】
また、上記第２の構成において、前記エッチングのエッチャントとしてフッ酸を含むエッチャントを用いることを特徴としている。
【００１６】
更に、本発明の第３の構成は、
絶縁表面上に第１の非晶質珪素膜を形成する工程と、
前記第１の非晶質珪素膜中に珪素の結晶化を助長する金属元素を導入する工程と、
加熱処理を施し、前記第１の非晶質珪素膜を結晶化させ第１の結晶性珪素膜を得る工程と、
前記第１の結晶性珪素膜上に第２の非晶質珪素膜を形成する工程と、
エネルギーを与えることにより、前記第２の非晶質珪素膜を結晶化させ第２の結晶性珪素膜を得る工程と、
を有することを特徴とする半導体装置の作製方法である。
【００１７】
また、上記第３の構成において、珪素の結晶化を助長する金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕから選ばれた一種類または複数種類の元素が利用されることを特徴としている。
【００１８】
また、上記第３の構成において、珪素の結晶化を助長する金属元素としてニッケルが利用されることが好ましい。
【００１９】
また、上記各構成において、第２の非晶質珪素膜の結晶化は、第１の結晶性珪素膜の表面を結晶成長の核としていることを特徴としている。
【００２０】
また、上記各構成において、エネルギーを与える方法として、レーザー光の照射する方法を利用することを特徴としている。また、エネルギーを与える方法として、レーザー光の照射と同時にまたは段階的に、強光の照射、加熱から選ばれた１種類または複数種類の方法を利用することが好ましい。また、上記各構成において、前記レーザー光の照射エネルギー密度は、１００〜３００ｍＪ／ｃｍ2 が好ましい。
【００２１】
更に、本発明の第４の構成は、
絶縁基板上に、半導体薄膜からなる活性層、ゲート絶縁膜、ゲート電極を有する半導体装置において、
前記活性層は、第１の結晶性珪素膜と、該珪素膜に積層された第２の結晶性珪素膜とからなる積層構造を有しており、
前記第１の結晶性珪素膜は、加熱により結晶化された結晶構造を有し、
前記第２の結晶性珪素膜は、レーザー光の照射により結晶化された結晶構造を有することを特徴とする半導体装置である。
【００２２】
上記第４の構成において、加熱により結晶化された結晶構造は、細い棒状結晶または偏平棒状結晶からなることを特徴としている。
【００２３】
また、上記第４の構成において、加熱により結晶化された結晶構造は、細い棒状結晶または偏平棒状結晶が間隔を置いて平行または概略平行に成長した結晶構造であることを特徴としている。
【００２４】
【発明の実施の形態】
本発明においては、公知の如何なる手段を用いて第１の非晶質珪素膜を結晶化させ第１の結晶性珪素膜を形成してもよいが、加熱処理による結晶化が好ましい。こうして得られた第１の結晶性珪素膜を下地としてその上に、第２の非晶質珪素膜を形成し、レーザー光の照射により第２の結晶性珪素膜を形成することで良好な平坦性が得られる。また、このレーザー光の照射の際、被照射領域を４５０℃〜基板の歪点温度の範囲で加熱して、さらに良好な結晶性を得る工程としてもよい。
【００２５】
本発明は、この第１の結晶性珪素膜の表面を結晶成長の核として、第２の結晶性珪素膜をレーザー光の照射により得ることを特徴としている。そのため、第２の結晶性珪素膜は、第１の結晶性珪素膜の表面に左右される。即ち、第１の結晶性珪素膜表面が核として優れたものを用いれば、優秀な結晶性及び平坦性を有する第２の結晶性珪素膜を得ることができる。そのため、第２の非晶質珪素膜を形成する際に、第１の結晶性珪素膜表面をエッチングして優れた表面を形成することが好ましい。または、第１の非晶質珪素膜の結晶化処理直後の優れた表面を維持したまま第２の非晶質珪素膜を成膜することが好ましい。こうして得られた２層の結晶性珪素膜を薄膜トランジスタの活性層に用いることにより、優れた特性を有する半導体装置が得られる。
【００２６】
ＳｉＯ2 等の絶縁膜上に形成された非晶質珪素膜をレーザー光の照射によって結晶化させた従来の結晶性珪素膜と比較して、本発明は、よりリッジの少ない平坦な表面を有する良好な結晶性珪素膜を得ることができる。
【００２７】
なお、第１の非晶質珪素膜と第２の非晶質珪素膜の膜質はほぼ同一であるが、第１の結晶性珪素膜と第２の結晶性珪素膜は、結晶粒界、即ち結晶構造等が異なっていることが本発明の特徴の１つである。
【００２８】
このことはセコエッチング（エッチャントとして、ＨＦ＝５０ｃｃ、Ｋ2 Ｃｒ2 Ｏ7 ＝１．１４ｇ、Ｈ2 Ｏ＝２５ｃｃを混合した溶液）により確認することができる。このセコエッチングを行うと、ＳＥＭ観察等により表面の欠陥及び結晶粒界を観察することができる。
【００２９】
即ち、加熱処理により結晶化された第１の結晶性珪素膜の表面構造は、図１４（Ａ）にその１例が示されているように、不規則な結晶構造を有しており、各結晶に規則性はない。図１４（Ａ）は、熱処理（６００℃、２４時間）のみにより得た結晶性珪素膜にセコエッチングを行った表面のＳＥＭ観察写真である。
【００３０】
また、第１の結晶性珪素膜を触媒元素の添加を用いて加熱処理により結晶化させた場合（特開平7-130652号公報の実施例１の技術内容を利用）は、図示しないが、膜全面において無数の点中心から放射状に成長し、放射状の各結晶は結晶格子が連続的に連なって棒状に成長している。
【００３１】
また、第１の結晶性珪素膜を触媒元素の添加を用いて加熱処理により結晶化させた場合（特開平7-130652号公報の実施例２の技術内容を利用）は、図示しないが、結晶格子の構造がほぼ特定方向に連続的に連なっており、細い棒状結晶又は細い偏平棒状結晶に成長している。
【００３２】
これら上記第１の結晶性珪素膜に対して、第２の結晶性珪素膜の表面における結晶構造は、全く異なっている。図１４（Ｂ）は、レーザー光の照射（３４０ｍＪ／ｃｍ2 ）により得た従来の結晶性珪素膜にセコエッチングを行った表面のＳＥＭ観察写真である。図１４（Ｂ）にそのパターンの１例が示されているように、規則的な（亀甲模様のような）結晶粒界を有している。
【００３３】
そして、本発明の第２の結晶性珪素膜は、従来（図１４（Ｂ））よりもリッジが少なく良好な平坦性を有していることを特徴としている。
【００３４】
本明細書中では、加熱により結晶化された結晶構造とは、図１４（Ａ）のパターンを１例とする構造を示している。即ち、結晶構造における各結晶は、不規則的な結晶粒、または細い棒状結晶粒又は細い偏平棒状結晶粒で構成されている。
【００３５】
また、本明細書中では、レーザー光の照射により結晶化された結晶構造とは、図１４（Ｂ）のパターンを１例とするような構造を示している。即ち、結晶構造における規則的な（亀甲模様のような）結晶粒で構成されている。
【００３６】
上記本発明の構成に対応する実施例を以下に示し、詳細な説明を行うこととする。
【００３７】
【実施例】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
〔実施例１〕
本実施例においては、加熱処理により得た第１の結晶性珪素膜上に第２の結晶性珪素膜を得る工程を図１を用いて示す。
【００３８】
まず、基板は耐熱性の高い基板１００（本実施例では石英基板）を用意し、その基板上には、図示しないが、下地膜として３００ｎｍ厚の絶縁性珪素膜を形成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のいずれか若しくはそれらの積層膜である。ただし、基板表面が十分な平坦性と絶縁性を有している基板であれば、下地膜を形成しない構成としてもよい。
【００３９】
また、歪点が７５０℃以上であればガラス基板（代表的には結晶化ガラス、ガラスセラミクス等と呼ばれる材料）を利用することもできる。その場合には下地膜を減圧熱ＣＶＤ法で設けて基板全面を絶縁性珪素膜で囲む様にするとガラス基板からの成分物質の流出を抑えられて効果的である。また、基板全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変成させる手段もとれる。
【００４０】
次に、下地膜または基板上に第１の非晶質珪素膜１０１を下記条件に従って形成する。第１の非晶質珪素膜１０１をプラズマＣＶＤ法やＬＰＣＶＤ法により１０ｎｍ〜１００ｎｍ（代表的には、３０〜６０ｎｍ）、本実施例ではＬＰＣＶＤ法で３０ｎｍの第１の非晶質珪素膜１０１を、下記条件に従って形成する。〔図１（Ａ）〕
成膜温度：465 ℃
成膜圧力：0.5torr
成膜ガス：Ｈｅ（ヘリウム）300sccm
Ｓｉ2 Ｈ6 （ジシラン）250sccm
【００４１】
なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、第１の非晶質珪素膜１０１中では結晶化を阻害する不純物であるＣ（炭素）及びＮ（窒素）の濃度はいずれも 5×1018atoms/cm3 未満（代表的には5×1017atoms/cm3 以下、好ましくは 2×1017atoms/cm3 以下）、Ｏ（酸素）は1.5 ×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3 以下、好ましくは 5×1017atoms/cm3 以下）となるように管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。
【００４２】
上記構成を得るため、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図ることが望ましい。ドライクリーニングは、 200〜400 ℃程度に加熱した炉内に 100〜300sccm のＣｌＦ3 （フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【００４３】
なお、本発明者らの知見によれば炉内温度300 ℃とし、ＣｌＦ3 （フッ化塩素）ガスの流量を300sccm とした場合、約２μｍ厚の付着物（主に珪素を主成分する）を４時間で完全に除去することができる。
【００４４】
また、第１の非晶質珪素膜１０１中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜１０１の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。この後、４５０℃、１時間程度の水素出しを行うことが好ましい。
【００４５】
次に、第１の非晶質珪素膜１０１の結晶化を加熱処理によって行う。この加熱処理は、不活性雰囲気、水素雰囲気または酸素雰囲気中における５００〜１０００℃の温度で１２〜７２時間の加熱処理である。この加熱の温度は高いほど効果が大きいが、基板の耐熱性を考慮すると、使用する基板の歪点温度以下とすることが必要である。なお、基板として石英基板や半導体基板等の耐熱性を有するものを用いた場合は、８００℃〜１０００℃程度の加熱処理が可能である。従って、本実施例においては、窒素雰囲気で６００℃、２４時間、その後さらに、８００℃〜１０００℃の加熱を１〜５時間の加熱処理により第１の結晶性珪素膜１０２を得る。〔図１（Ｂ）〕さらに、この工程の後に結晶性を改善させる必要があれば、レーザーアニールを行ってもよい。
【００４６】
加熱処理による結晶化が終了したら、フッ酸を含むエッチャントを用いてエッチングを行い、表面の不純物を取り除く工程を加える構成とすることが好ましい。〔図１（Ｃ）〕露呈した第１の結晶性珪素膜の表面をフッ酸系のエッチャント（フッ素と水素とを含む必要がある）、例えばフッ酸、または、バッファーフッ酸、または、ＦＰＭ（フッ酸と過水と水を混合した溶液）によって洗浄する必要がある。これは、第１の結晶性珪素膜の表面に形成される酸化膜やその他炭素や窒素を含んだ膜を除去（エッチング）するためである。これらの膜は、後の工程である第２の非晶質珪素膜の結晶化を阻害する可能性がある。また、バッファーフッ酸やＦＰＭによって、珪素膜の表面を洗浄した場合、その表面には、水素が吸着し、表面の珪素原子の不対結合手を中和することができる。そして、酸化やその他化合物の膜が形成されることを防ぐことができる。
【００４７】
次に、第１の結晶性珪素膜上または、表面の酸化物を除去した第１の結晶性珪素膜上に、第２の非晶質珪素膜１０３を形成する。〔図１（Ｄ）〕この第２の非晶質珪素膜は、第１の非晶質珪素膜と同一の作製条件によって得ることが好ましい。本実施例においては、ＬＰＣＶＤ法により１０ｎｍ〜１００ｎｍ（代表的には、３０〜６０ｎｍ）、本実施例では３０ｎｍの第２の非晶質珪素膜を形成する。ＬＰＣＶＤ法により得られる非晶質珪素膜は、プラズマＣＶＤ法よりも水素元素の含有率が低いため好ましく、良好な膜質を得ることができる。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００４８】
次に、得られた第２の非晶質珪素膜に対してレーザー光を用いて結晶化する。〔図１（Ｅ）〕レーザー光は、紫外領域以下の波長を有するパルス発振レーザー、例えばＫｒＦエキシマレーザーやＸｅＣｌエキシマレーザーを用いることが好ましい。本実施例では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を発振するものを用いる。被照射面における線状レーザービームのエネルギー密度は、１００〜５００ｍＪ／ｃｍ2 、好ましくは、１００〜３００ｍＪ／ｃｍ2 、本実施例では３００ｍＪ／ｃｍ2 で照射して結晶化している。レーザーの発振周波数は３０Ｈｚとし、被照射物の１点に注目すると、１０ショットのレーザービームが照射される。前記ショット数は５ショットから５０ショットの範囲で適当に選択する。このレーザーの照射の際、被照射領域を４５０℃〜基板の歪点温度の範囲で加熱し、さらに良好な結晶性を得る工程を加えてもよい。
【００４９】
このレーザーの照射処理により、１０２の部分が結晶核となり、結晶成長が進行する。このレーザーの照射処理によって、１０３で示される第２の非晶質珪素膜が結晶化される。この膜は、単結晶と見なせる領域または実質的に単結晶と見なせる第１の結晶性珪素膜１０２の表面が核となることによる結晶成長であって、単結晶と見なせる領域または実質的に単結晶と見なせる第２の結晶性珪素膜１０４が形成される。
【００５０】
また、第２の非晶質珪素膜１０３を結晶化すると同時に、第１の結晶性珪素膜１０２にレーザーアニール処理が施され、第１の結晶性珪素膜の結晶性が改善される。
【００５１】
この第２の結晶性珪素膜１０４の結晶構造は、核となる第１の結晶性珪素膜の表面の結晶構造及び出発膜である非晶質珪素膜１０３の成膜条件や結晶化の方法によって異なるものとなる。特に、本実施例の第１の結晶性珪素膜中の結晶粒は図１４（Ａ）に示すような形状をしているが、第２の結晶性珪素膜は、図１４（Ｂ）に示すような結晶構造と近似の結晶構造を有する。第２の結晶性珪素膜のほうが結晶粒が比較的均一である。
【００５２】
以上の工程により得られる第２の結晶性珪素膜１０４は、リッジの少ない良好な表面を有している。
【００５３】
〔実施例２〕
本実施例においては、結晶化を促進させる触媒元素を添加し、実施例１と比較して低温での加熱処理により得た第１の結晶性珪素膜上に第２の結晶性珪素膜を得る工程を図２を用いて示す。
【００５４】
第１の結晶性珪素膜の結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および同公報の実施例２のどちらの手段でも良いが、本実施例では同公報の実施例１に記載した技術内容を利用した例を示す。
【００５５】
まず、基板２００（コーニング１７３７）上に下地酸化膜として、酸化珪素膜（図示しない）をスパッタ法により１００〜５００ｎｍ、例えば、４００ｎｍに形成した。この酸化珪素膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。そして、第１の非晶質珪素膜をプラズマＣＶＤ法やＬＰＣＶＤ法により３０〜１００ｎｍに形成した。ここでは、膜中の水素含有率が低いＬＰＣＶＤ法によって第１の非晶質珪素膜２０１を３０ｎｍの厚さに成膜した。〔図２（Ａ）〕
【００５６】
その後、第１の非晶質珪素膜２０１上に数〜数十Åのニッケルもしくはニッケル化合物を含む層（ニッケル含有層２０５）を形成する。ニッケル含有層２０５を作製するには、ニッケルを含有した溶液を塗布したのち、乾燥させる方法（例えば、スピンコーティング法や、ディッピング法）や、ニッケルもしくはニッケル化合物をスパッタリング法によって成膜する方法、あるいは、ガス状の有機ニッケルを熱・光やプラズマによって分解・堆積させる方法（気相成長法）によって形成すればよい。ここでは、スピンコーティング法によって成膜した。〔図２（Ｂ）〕
【００５７】
本実施例では、結晶化を促進させる触媒元素としてニッケルを用いているが、特に限定されず、珪素の結晶化を助長する触媒元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕから選ばれた一種類または複数種類の元素が利用することができる。
【００５８】
次に、第１の非晶質珪素膜２０１上に、酸素雰囲気中でのＵＶ光の照射、熱酸化法、過酸化水素による処理等によって、酸化膜を１〜５ｎｍに成膜する。ここでは、酸素雰囲気中でのＵＶ光の照射により酸化膜を２ｎｍに成膜した。この酸化膜は、後のニッケルを含んだ酢酸塩溶液を塗布する工程で、第１の非晶質珪素膜の表面全体に酢酸塩溶液を行き渡らせるため、即ち濡れ性の改善のためのものである。
【００５９】
つぎに、酢酸塩溶液中にニッケルを添加した酢酸塩溶液を作製した。ニッケルの濃度は２５ｐｐｍとした。そして、回転させた基板上にこの酢酸塩溶液を基板表面に２ｍｌ滴下し、この状態を５分間保持してこの酢酸ニッケル溶液を均一に基板上に行き渡らせた。その後、基板の回転数を上げてスピンドライ（２０００ｒｐｍ、６０秒）をおこなった。
【００６０】
酢酸溶液中におけるニッケルの濃度は、１ｐｐｍ以上であれば実用になる。このニッケル溶液の塗布工程を、１回〜複数回行なうことにより、スピンドライ後の第１の非晶質珪素膜の表面に２０Åの平均の膜厚を有する酢酸ニッケル層２０５を形成することができた。なお、この層というのは、完全な膜になっているとは限らない。他のニッケル化合物を用いても同様にできる。
【００６１】
その後、加熱炉において、窒素雰囲気中において５５０℃、４時間の加熱処理をおこない結晶化させた。この結果、基板上に第１の結晶性珪素膜２０２を得ることができた。〔図２（Ｃ）〕
【００６２】
この後の工程に、バッファーフッ酸を用いて第１の結晶性珪素膜２０２上の酸化膜を除去する工程を加え、第１の結晶性珪素膜２０２の表面を良好な結晶核とすることが好ましい。
【００６３】
そして、第１の結晶性珪素膜、または、表面の酸化膜を除去された第１の結晶性珪素膜に第２の非晶質珪素膜２０３をプラズマＣＶＤ法によって、３０〜１００ｎｍ、例えば、３０ｎｍに成膜した。〔図２（Ｄ）〕この第２の非晶質珪素膜２０３は、第１の非晶質珪素膜と同一の作製条件によって得ることが好ましいが、特に限定されず、同一の作製工程でなくともよい。
【００６４】
その後、レーザー照射による結晶化処理をおこなった。レーザー光は、紫外領域以下の波長を有するパルス発振レーザーを用いることが好ましい。例えばＫｒＦエキシマレーザーやＸｅＣｌエキシマレーザーを用いることが好ましい。レーザー光の照射エネルギー密度は１３０〜３００ｍＪ／ｃｍ2 、好ましくは、１８０〜２３０ｍＪ／ｃｍ2 、本実施例ではＫｒＦ（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）のエキシマレーザを用い、２３０ｍＪ／ｃｍ2 で照射して結晶化している。
【００６５】
またレーザー光の照射の際に、試料（基板）または被照射面を４００℃〜ガラス基板の歪点、あるいは４００℃〜非晶質珪素膜の結晶化温度に加熱する工程を加えてもよい。この温度は、出来うるかぎり高い温度とすることが望ましい。この加熱は、レーザー光の照射に従う、急激な相変化を抑制し、結晶粒界や欠陥が形成されるのを防ぐことに非常に効果がある。
【００６６】
以上の工程により、第１の結晶性珪素膜上にリッジの少ない膜表面を有する良好な第２の結晶性珪素膜２０４を得ることができた。〔図２（Ｅ）〕
【００６７】
ここで、第１の結晶性珪素膜２０２には、結晶化をおこなう際に添加したニッケルが不純物として存在しているが、第２の結晶性珪素膜２０４には不純物（ニッケル等）が殆ど含まれておらず、デバイス特性のよい半導体層が得られる。また、第２の結晶性珪素膜の結晶成長は、下地である第２の結晶性珪素膜の表面を結晶成長の核としている。ここでは、第１の結晶性珪素膜が縦成長である。第２の結晶性珪素膜は第１の結晶性珪素膜の表面からの影響を受けているが、結晶化方法が異なるため結晶構造は異なっている。特に、第１の結晶性珪素膜２０２は、膜全面において無数の点中心から放射状に成長し、放射状の各結晶は結晶格子が連続的に連なって棒状に成長している。一方、第２の結晶性珪素膜は、図１４（Ｂ）に示すような（結晶粒界が亀甲模様である）結晶構造と近似の結晶構造を有する。
【００６８】
〔実施例３〕
本実施例においては、実施例２と比較して結晶化を促進させる触媒元素の添加方法の異なる方法（本発明者による特開平7-130652号公報の実施例２に記載した技術内容（特開平8-78329 号公報に詳しい））を用い、加熱処理により得た第１の結晶性珪素膜上に第２の結晶性珪素膜を得る工程を図３を用いて示す。
【００６９】
まず、基板３００上に下地酸化膜（図示しない）として、酸化珪素膜をＴＥＯＳをプラズマＣＶＤ法によって、堆積・分解して５００ｎｍに形成した。そして、第１の非晶質珪素膜３０１をＬＰＣＶＤ法によって３０ｎｍの膜厚に成膜した。〔図３（Ａ）〕
【００７０】
次に、第１の非晶質珪素膜３０１の結晶化工程を特開平8-78329 号公報記載の技術を用いて行う。前記公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜３０６を形成する。そして、第１の非晶質珪素膜３０１の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層３０５を形成する。〔図３（Ｂ）〕
【００７１】
なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）、インジウム（Ｉｎ）等を用いることができる。
【００７２】
また、上記触媒元素の添加工程はスピンコート法に限らず、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００７３】
次に、触媒元素の添加工程が終了したら、450 ℃、１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて第１の非晶質珪素膜３０１の結晶化を行う。本実施例では窒素雰囲気で570 ℃、１４時間の加熱処理を行う。〔図３（Ｃ）〕
【００７４】
この時、第１の非晶質珪素膜３０１の結晶化はニッケルを添加した領域３０７で発生した核から優先的に進行し、基板３００の基板面に対してほぼ平行に成長した結晶領域３０２が形成される。本発明者らはこの結晶領域３０２を横成長領域と呼んでいる。横成長領域３０２は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。しかしながら、本実施例では、実施例２のように第１の非晶質珪素膜表面全体が結晶化するのではなく、結晶化されていない部分も存在している。即ち、必要な箇所だけ選択的に結晶化させており、添加するニッケルの量を最低限必要な量にしている。
【００７５】
結晶化のための加熱処理が終了後、第１の結晶性珪素膜上に残存するニッケル含有層を塩素系のエッチャントで除去する工程を加えることが好ましい。そして、マスク絶縁膜３０６はバッファフッ酸で除去した。〔図３（Ｄ）〕
【００７６】
そして、第１の結晶性珪素膜、または、表面の酸化膜を除去された第１の結晶性珪素膜に第２の非晶質珪素膜３０３をプラズマＣＶＤ法によって、２０〜１００ｎｍ、代表的には、２０〜６０ｎｍ、本実施例では、２５ｎｍに成膜した。〔図３（Ｅ）〕この第２の非晶質珪素膜は、第１の非晶質珪素膜と同一の作製条件によって得ることが好ましいが、特に限定されず、同一の作製工程でなくともよい。
【００７７】
その後、レーザー結晶化処理をおこなった。レーザー光は、紫外領域以下の波長を有するパルス発振レーザーを用いることが好ましい。例えばＫｒＦエキシマレーザーやＸｅＣｌエキシマレーザーを用いることが好ましい。本実施例では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を発振するものを用いる。被照射面における線状レーザービームのエネルギー密度は、１００〜５００ｍＪ／ｃｍ2 、好ましくは、１３０〜３００ｍＪ／ｃｍ2 、本実施例では１８０ｍＪ／ｃｍ2 で照射して結晶化している。
【００７８】
またレーザー光の照射の際に、試料（基板）または被照射面を４００℃〜ガラス基板の歪点、あるいは４００℃〜非晶質珪素膜の結晶化温度に加熱する工程を加えてもよい。この工程の温度は、出来うるかぎり高い温度とすることが望ましい。
【００７９】
以上の工程により、横成長領域３０２上にリッジの少ない膜表面を有する良好な第２の結晶性珪素膜３０４を得ることができた。〔図３（Ｆ）〕
【００８０】
ここで、実施例２と比較して、第１の結晶性珪素膜（横成長領域３０２）には不純物として存在しているニッケルが少なく、さらに、第２の結晶性珪素膜３０４には不純物（ニッケル等）が殆ど含まれておらず、デバイス特性のよい半導体層が得られる。また、第２の結晶性珪素膜３０４の結晶成長は、下地である珪素膜の表面で結晶化している箇所（横成長領域３０２）を結晶成長の核としている。第２の結晶性珪素膜３０４は横成長領域３０２の表面からの影響を受けているが、結晶化方法が異なるため結晶構造は異なっている。特に、横成長領域３０２中の結晶は、結晶格子の構造がほぼ特定方向に連続的に連なっており、細い棒状結晶又は細い偏平棒状結晶に成長している。一方、第２の結晶性珪素膜は、図１４（Ｂ）に示すような結晶構造と近似の結晶構造を有する。
【００８１】
〔実施例４〕
本実施例では、上記実施例３において、第１の結晶性珪素膜を得た後、ニッケル元素をリン元素を用いてゲッタリングした例を図４に示す。実施例３記載の図３（Ｄ）と対応して図４（Ａ）は同一である。また、第１の結晶性珪素膜を得る工程までは、実施例３と同一工程であるため記載を省略する。なお、説明には図４を用いるが、必要に応じて前述の符号を用いて説明する。
【００８２】
横成長領域３０２を得た後、リンを用いたゲッタリング手段〔５００〜７００℃の加熱処理〕（特願平９−６５４０６号）で結晶化に利用した触媒元素を低減させる。
【００８３】
リン元素を用いる場合、活性層となる領域以外の領域にリンを添加する。４０１はリンが添加された領域である。リンの添加方法としては、まず、図４（Ｂ）のように、活性層となる領域を覆うレジスト４０５を形成する。次に、リンイオンをイオンドーピング法またはスピンコーティングによる溶液塗布によって注入する。〔図４（Ｃ）〕
【００８４】
その後、 400〜1050℃（好ましくは 600〜750 ℃）の温度で、１min 〜20hr（典型的には30min 〜３hr）の加熱処理を行う。〔図４（Ｄ）〕この加熱処理によりリンを添加した領域に触媒元素がゲッタリングされるので、活性層中の触媒元素の濃度は 5×1017atoms/cm3 以下にまで低減される。これらの元素の濃度は、ＳＩＭＳ（２次イオン分析方法）で計測される最小値として定義される。
【００８５】
こうしてゲッタリング工程を終えたら、リンを添加した領域以外の領域４０２を利用して結晶核となる第１の結晶性珪素膜の島領域４０６を形成する。〔図４（Ｅ）〕
【００８６】
その後は、実施例３の工程に従い、第２の非晶質珪素膜４０３を形成し〔図４（Ｆ）〕、この第２の非晶質珪素膜の結晶化をレーザー照射により行うことで、リッジが少ない表面を有し、且つ、良好な結晶性を有する第２の結晶性珪素膜４０４が得られる。〔図４（Ｇ）〕ここで得られる第２の結晶性珪素膜は、、実施例２及び３と比較して、第１層の結晶性珪素膜には不純物として存在しているニッケルが少なく、さらに、第２層の結晶性珪素膜には不純物が含まれておらず、デバイス特性のよい半導体層が得られる。また、第２の結晶性珪素膜の結晶成長は、下地である第１の結晶性珪素膜の島領域４０６の表面で結晶化している箇所を結晶成長の核としている。
【００８７】
また、ニッケル元素をゲッタリングする他の手段としてハロゲン元素を含む雰囲気中で〔７００℃〜１０００℃の〕加熱処理を（特願平８−３０１２４９号）を行って触媒元素を低減してもよい。
【００８８】
〔実施例５〕
本実施例５は、上記実施例１〜３で得られる第１の結晶性珪素膜または横成長領域にパターニングを行い、結晶核となる第１の結晶性珪素膜の島領域を形成する場合の例である。第１の結晶化処理工程と第２の非晶質珪素膜の成膜工程との間にパターニング工程を加えることは、第１の結晶性珪素膜表面の不純物が増加することにつながるため好ましくないが、エッチング工程を加えて不純物を除去することが好ましい。本実施例では、結晶核となる第１の結晶性珪素膜の島領域を形成した場合、第２の非晶質珪素膜を選択的に結晶化させることができる。従って、単結晶と見なせる領域または実質的に単結晶と見なせる領域を選択的に結晶核部分とすることができるため、必要な箇所に良好な結晶性を有する第２の結晶性珪素膜を得ることができる。従って、本実施例で得られる第２の結晶性珪素膜の全面において、均一な結晶性を有していない。
【００８９】
〔実施例６〕
本実施例６は、上記各実施例１〜５におけるレーザー光に代えて赤外線ランプを利用して第２の結晶性珪素膜を得た場合の例である。赤外線を用いた場合、基板をあまり加熱せずに珪素膜を選択的に加熱することができる。従って、基板に対して熱的ダメージを与えずに効果的な加熱処理を行うことができる。
【００９０】
〔実施例７〕
本実施例では上記各実施例において得られた第１の結晶性珪素膜（または横成長領域）及び第２の結晶性珪素膜を用いて薄膜トランジスタを完成させるが、本実施例に示す工程は一例であり、本実施例の工程に限定されないことはいうまでもない。なお、説明には図５及び図６を用いるが、必要に応じて前述の符号を用いて説明する。
【００９１】
まず、上記各実施例において得られた第１の結晶性珪素膜（または横成長領域）及び第２の結晶性珪素膜を図５（Ａ）に示すようにパターニングを行い、第１の島状半導体層１０６、第２の島状半導体層１０５を形成する。
【００９２】
次に図５（Ｂ）に示すようにゲート絶縁膜１０７として機能する酸化珪素膜を形成する。この酸化珪素膜はプラズマＣＶＤ法やスパッタ法を用いて成膜する。本実施例では、その膜厚を１５０ｎｍとする。
【００９３】
その後、熱酸化工程を行って、酸化珪素膜を得る工程を加えてもよい。
【００９４】
さらに、アルミニウムまたはアルミニウムを主成分とする材料（本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜）を成膜し、パターニングしてゲート電極の原型１０８・配線を形成した。〔図５（Ｃ）〕ゲート配線は、シリコンや、タングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。ゲート電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。本実施例においては、膜厚４００ｎｍとする。
【００９５】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜１０９及び無孔性の陽極酸化膜１１０を形成する。〔図５（Ｄ）〕そして、これらの陽極酸化膜およびゲート電極１１１をマスクとして、ゲート絶縁層１０７をエッチングし、ゲート絶縁膜１１２を形成する。その後、多孔性の陽極酸化膜１０９を除去する。〔図６（Ａ）〕
【００９６】
その後、セルフアライン的に、イオンドーピング法等の手段によりＮ型またはＰ型の不純物をシリコン・アイランドに導入し、２層のチャネル形成領域１１６ａ、１１６ｂ、２層の低濃度不純物領域１１５ａ、１１５ｂ、そして２層のソース領域１１３ａ、１１３ｂ、２層のドレイン領域１１４ａ、１１４ｂを形成した。〔図６（Ｂ）〕
【００９７】
そして、公知の手段で、層間絶縁膜１１７を堆積した。本実施例においては、膜厚９００ｎｍとする。そして、これにコンタクトホールを開孔し、アルミニウム合金配線を形成してソース電極１１８及びドレイン電極１１９を得た。最後に水素雰囲気中で３５０℃１時間程度の加熱処理を行い、素子全体の水素化を行う。こうして薄膜トランジスタ（ＴＦＴ）が完成する。〔図６（Ｃ）〕
【００９８】
さらに、これらの上に、保護膜（パッシベーション膜）として、厚さ１０〜５０ｎｍの窒化珪素膜等をプラズマＣＶＤ法によって堆積し、これに、出力端子の配線に通じるコンタクトホールを開孔し、配線を形成する構成としてもよい。
【００９９】
〔実施例８〕
本実施例では実施例７を用いて得られた半導体装置を利用して反射型液晶パネルを作製する工程例について説明する。
【０１００】
２層構造を有する結晶性珪素膜は実施例１乃至６で説明した作製工程に従って作製する。図７に示すのはアクティブマトリクス型液晶パネルの断面図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０１０１】
ＣＭＯＳ回路はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて作製する。ＣＭＯＳ回路を構成する個々のＴＦＴの構成および作製方法は実施例７で説明したので省略する。
また、画素ＴＦＴはドライバー回路等を構成するＴＦＴにさらに工夫を加える必要がある。図７において７０１は窒化珪素膜であり、ＣＭＯＳ回路のパッシベーション膜を兼ねると同時に、補助容量を構成する絶縁体として機能する。
【０１０２】
窒化珪素膜７０１上にはチタン膜７０２が形成され、チタン膜７０２とドレイン電極７０３との間で補助容量が形成される。この時、絶縁体は比誘電率の高い窒化珪素膜であるので、容量を大きくすることができる。また、反射型では開口率を考慮する必要がないので、図７の様な構造としても問題がない。
【０１０３】
次に、７０４は有機性樹脂膜でなる層間絶縁膜であり、本実施例ではポリイミドを用いている。この層間絶縁膜７０４は膜厚を２μｍ程度と厚くして十分な平坦性を確保しておくことが好ましい。こうすることで、優れた平坦性を持つ画素電極７０５を形成することができる。
【０１０４】
画素電極７０５はアルミニウムまたはアルミニウムを主成分とする材料で構成する。なるべく反射率の高い材料を用いる方が良い。また、優れた平坦性を確保しておくことで画素電極表面での乱反射損失を低減することができる。
【０１０５】
画素電極７０５の上には配向膜７０６を形成する。配向膜７０６はラビングによって配向力を持たせる。以上がＴＦＴ側基板（アクティブマトリクス基板）の構成に関する説明である。
【０１０６】
一方、対向基板側は、透過性基板７０７上に透明導電膜７０８、配向膜７０９を形成して構成される。これ以外にも必要に応じてブラックマスクやカラーフィルターを設けることもできる。
【０１０７】
そして、スペーサ散布、シール材印刷を行った後、液晶層７１０を封入して図７に示す様な構造の反射型液晶パネルが完成する。液晶層７１０は液晶の動作モード（ＥＣＢモード、ゲストホストモード等）によって自由に選定することができる。
【０１０８】
また、図７に示した様な反射型液晶パネルを構成するアクティブマトリクス基板の外観を図８に簡略化して示す。図８において、８０１は実施例１の工程に従って熱酸化膜を設けたシリコン基板、８０２は画素マトリクス回路、８０３はソースドライバー回路、８０４はゲイトドライバー回路、８０５はロジック回路である。
【０１０９】
ロジック回路８０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバー回路と呼ばれている回路と区別するため、それ以外の信号処理回路（メモリ、Ｄ／Ａコンバータ、クロックジェネレータ等）を指す。
【０１１０】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１１１】
〔実施例９〕
本実施例では実施例１乃至６で得られた２層構造を有する結晶性珪素膜を用いて、実施例７で作製したＴＦＴを利用して透過型液晶パネルを作製する工程例について説明する。
【０１１２】
ただし、基本的な構造は実施例７に示した反射型液晶パネルと同じであるので、構成の異なる点を特に説明する。
【０１１３】
図９に示す透過型液晶パネルの場合、ブラックマスク９０１の構成が反射型液晶パネルと大きく異なる。即ち、透過型では開口率を稼ぐ必要があるのでＴＦＴ部および配線部以外は極力ブラックマスク９０１が重ならない様な構成とすることが重要である。
【０１１４】
そのため、本実施例ではＴＦＴ部の上にドレイン電極９０２が重なる様に形成しておき、その上でブラックマスク９０１との間に補助容量を形成する。この様に、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率を広くすることが可能である。
【０１１５】
また、９０３は画素電極となる透明導電膜である。透明導電膜９０３としてはＩＴＯが最も多用されるが、他の材料（酸化スズ系など）を用いても良い。
【０１１６】
〔実施例１０〕
本実施例は、ゲイト電極として導電性を有する珪素膜を用いた、いわゆるシリコンゲートＴＦＴに適用した場合の例である。本実施例のパネルは、実施例１で説明した２層の結晶性珪素膜を用いて作製されている。基本的な構成は実施例７で作製したＴＦＴとほぼ同様であるので、相違点のみに着目して説明する。
【０１１７】
図１０において、１１はＮチャネル型ＴＦＴのゲイト電極、１２はＰチャネル型ＴＦＴのゲイト電極、１３は画素ＴＦＴのゲイト電極である。ゲイト電極１１〜１３はリンまたは砒素を添加したＮ型ポリシリコン膜、或いはボロンまたはインジウムを添加したＰ型ポリシリコンを用いる。
【０１１８】
また、ＣＭＯＳ回路ではＮチャネル型ＴＦＴにＮ型ポリシリコンゲイトを用い、Ｐチャネル型ＴＦＴにＰ型ポリシリコンゲイトを用いたデュアルゲイト型ＣＭＯＳ回路を構成しても良い。１７は、２層構造の結晶性珪素膜の内、リッジの少ない表面を有した第２の結晶性珪素膜にＮ型を付与する不純物が添加されたソース領域の１部である。また、１８は、２層構造の結晶性珪素膜の内、リッジの少ない表面を有した第２の結晶性珪素膜にＰ型を付与する不純物が添加されたドレイン領域の１部である。また、１９は２層構造の結晶性珪素膜の内、リッジの少ない表面を有した第２の結晶性珪素膜を用いたチャネル領域の１部である。
【０１１９】
この様にゲイト電極として珪素膜を用いる利点としては、耐熱性が高いこと、珪素膜であるので扱いが容易であることなどが挙げられる。また、金属膜との反応を利用してサリサイド構造（ポリサイド構造も含む）をとることができる。
【０１２０】
そのためには、ゲイト電極１１〜１３を形成した後にサイドウォール１４〜１６を形成して、チタン、タングステン等の金属膜（図示せず）を成膜し、加熱処理を行って金属シリサイドを形成する。図１０において、この金属シリサイドは、ソース領域１７、ドレイン領域１８およびゲイト電極の一部に形成される。
【０１２１】
この様にサイドウォール等を用いて自己整合的に金属シリサイドを形成する構造をサリサイド構造と呼ぶ。この様な構造とすると取り出し電極（ソース／ドレイン電極等）とのオーミック接触が良好なものとなるので有効である。
【０１２２】
〔実施例１１〕
実施例１〜４では、トップゲート型のＴＦＴ構造の一例を示したが、本実施例では、他のＴＦＴ構成として、ボトムゲート型ＴＦＴの例を示す。この様な構造とすると第２の結晶性珪素膜からなるリッジの少ない活性層表面と取り出し電極（ソース／ドレイン電極等）とのオーミック接触が良好なものとなるので有効である。
【０１２３】
まず、ガラス基板１１００（または石英、シリコン基板）上に珪素を主成分とする絶縁膜でなる下地膜（図示しない）を形成する。その上に導電性膜でなるゲート電極（第１配線）を形成する。ここで、一回目のパターニング工程（ゲート電極１１０１形成）が行われる。
【０１２４】
ゲート電極１１０１の膜厚としては、２００〜５００ｎｍが好ましい。本実施例では、３００ｎｍ厚のＴａ膜を用いて形成した。このゲート電極１１０１としては、少なくとも６００℃程度の温度に耐えうる耐熱性を有する材料（タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン、導電性ポリシリコン等）を用いることが可能である。
【０１２５】
次に、窒化珪素膜、ＳｉＯｘＮｙで示される酸化窒化珪素膜または酸化珪素膜からなるゲート絶縁層１１０２（膜厚としては、１０〜２００ｎｍが好ましく、本実施例では、有機シランであるＴＥＯＳと酸素を混合してプラズマＣＶＤ法を利用して１２５ｎｍ厚の酸化窒化珪素膜を用いる）を形成した。〔図１１（Ａ）〕
【０１２６】
この工程の後、実施例１〜３と同様に、第１の非晶質珪素膜の成膜及び加熱結晶化〔図１１（Ｂ）〕、第２の非晶質珪素膜の成膜及びレーザー結晶化〔図１１（Ｃ）〕を行い、第１の結晶性珪素膜１１０３及びリッジの少ない第２の結晶性珪素膜１１０４を得る。
【０１２７】
そして、パターニングを施し、所望の形状の活性層（第１の結晶性珪素膜からなる活性層１１０５、第２の結晶性珪素膜からなる活性層１１０６を得る。〔図１１（Ｄ）〕
【０１２８】
次に、低不純物領域を作製するために、第２の結晶性珪素膜からなる活性層１１０６を覆って、酸化珪素膜（好ましくは膜厚１００〜３００ｎｍ、本実施例では、膜厚１５０ｎｍとした）を成膜した後、パターニングを行い、チャネル形成領域を形成するためにドーピングマスク１１０７ａを形成した。〔図１１（Ｅ）〕
【０１２９】
公知の如何なる方法を用いて低不純物領域及び高不純物領域を作製してもよいが、本実施例においては、ドーピングマスク１１０７ａを用いて、第１回目のドーピングを公知の方法（例えばイオンドーピング法）によって行い、ドーピングマスク１１０７ａに再度パターニングを施したドーピングマスク１１０７ｂを用いて、第２回目のドーピングを公知の方法（例えばイオンドーピング法）によって行う。こうして、低不純物領域１１０９ａ、１１０９ｂ、ソース領域１１０８ａ、１１０８ｂ、ドレイン領域１１１０ａ、１１１０ｂ及びチャネル領域１１１１ａ、１１１１ｂを作製した。〔図１２（Ａ）〕
【０１３０】
また、低抵抗領域及び高抵抗不純物領域を有するＴＦＴを作製する場合は、公知の如何なる方法を用いて低抵抗領域及び高抵抗不純物領域を作製してもよいが、ドーピングマスクをマスクとして、不純物イオンのドーピングを行い、次に、ゲート電極をマスクとして基板裏面からレーザー光の照射を行い、不純物イオンを活性化させて、低抵抗領域及び高抵抗不純物領域を作製する工程を用いるとよい。
【０１３１】
その後、保護膜（層間絶縁膜１１１４）を形成し、ゲート電極の取り出し配線電極とソース・ドレインの取り出し配線電極１１１２、１１１３を形成して、（Ｎチャネル型またはＰチャネル型）ボトムゲート型ポリシリコン薄膜トランジスタが完成した。また、この保護膜は窒化珪素膜、酸化珪素膜、有機性樹脂膜、またはそれらの積層膜で構成してもよい。〔図１２（Ｂ）〕
【０１３２】
〔実施例１２〕
実施例１１では、ボトムゲート型のＴＦＴ構造の一例を示したが、本実施例では、他のＴＦＴの構成として、チャネルエッチ型ＴＦＴの例を示す。実施例１１との主な違いは、ドーピングマスクを設けない点である。
【０１３３】
本実施例は、図１１（Ｄ）に示される実施例１１の工程まで同一の工程〔ガラス基板１３００（または石英基板）上に絶縁性を有する下地膜、その上に導電性膜でなるゲート電極１３０１、その上にゲート絶縁層１３０２、その上に、結晶化方法の異なる２層の結晶性珪素膜（１３０３、１３０４）を積層し、パターニングする〕を用いる。
【０１３４】
ここで、図面上には図示されないが、露出したゲート絶縁層１３０２の一部をエッチングし、ゲート電極１３０１と次に形成する電極との電気的接続をとるためのコンタクトホールを開口する。
【０１３５】
次に、導電性を有する金属膜を成膜し、パターニングによりソース電極１３０５、ドレイン電極１３０６形成する。本実施例ではＴｉ（５０ｎｍ）／Ａｌ（２００〜３００ｎｍ）／Ｔｉ（５０ｎｍ）の三層構造からなる積層膜を用いる。また、上述のように、ゲート電極１３０１と電気的に接続するための配線も同時に形成されている。
【０１３６】
ここで、ゲート電極の真上の領域、即ちソース電極とドレイン電極とで挟まれた領域１３０８（以下、チャネルエッチ領域と呼ぶ）が後にチャネル形成領域とオフセット領域の長さにより決定される。
【０１３７】
次に、ソース電極１３０５およびドレイン電極１３０６をマスクとしてドライエッチングを行い、自己整合的にアイランドをエッチングする。この時、本実施例では最終的に１０〜１００ｎｍ（代表的には１０〜７５ｎｍ、好ましくは１５〜４５ｎｍ）の半導体層のみ残す。本実施例では、３０ｎｍ厚の半導体層（１３０８に対応する）を残した。
【０１３８】
こうして、アイランドのエッチング（チャネルエッチ工程）が終了したら保護膜１３０７として酸化珪素膜または窒化珪素膜または有機性樹脂膜を形成して、ＴＦＴを完成させた。また、この保護膜は積層膜で構成してもよい。
【０１３９】
この状態において、チャネルエッチされたアイランドのうち、ゲート電極の真上に位置する領域はチャネル形成領域となる。また、ゲート電極の端部よりも外側に位置する領域はゲート電極からの電界が及ばずオフセット領域となる。
【０１４０】
以上の工程により、図１３に示す構造（チャネルエッチ構造）が得られる。
【０１４１】
〔実施例１３〕
本願発明のＴＦＴは実質的に単結晶と見なせる半導体薄膜を活性層として利用しているため、単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。
【０１４２】
本発明で得られるＴＦＴは極めて優れたスイッチング特性および高速動作特性を有している。そのため、これまでＭＯＳＦＥＴで構成されてきたＬＳＩなどの集積化回路をＴＦＴで構成することが可能となる。
【０１４３】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体装置（半導体回路）を構成することも可能となる。
【０１４４】
本願発明のＴＦＴを用いて三次元構造の半導体回路を構成することで、非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路という意味で用いている。
【０１４５】
また、本願発明のＴＦＴを用いてＬＣＤドライバ回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。即ち、本願発明のＴＦＴを用いることで従来のＩＣチップやＬＳＩチップをＴＦＴで作製することが可能である。
【０１４６】
〔実施例１４〕
本願発明は液晶表示装置以外にも、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミクス）表示装置等の他の電気光学装置を作製することも可能である。また、イメージセンサやＣＣＤを作製することも可能である。
【０１４７】
なお、電気光学装置とは電気信号を光学的信号に変換する装置またはその逆を行う装置という意味で用いている。
【０１４８】
〔実施例１５〕
本実施例では、本発明を利用した電気光学装置を利用する電子機器（応用製品）の一例を図１５に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品のことを意味している。
【０１４９】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ（パーソナルハンディフォンシステム）等）などが挙げられる。
【０１５０】
図１５（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０１５１】
図１５（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０１５２】
図１５（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０１５３】
図１５（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１５４】
図１５（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１５５】
図１５（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１５６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【０１５７】
【発明の効果】
以上の通り、本発明によれば、公知の結晶化手段を用いて第１の結晶性珪素膜を形成して、得られた第１の結晶性珪素膜を下地としてその上に、第２の非晶質珪素膜を形成し、レーザー光の照射等により第２の非晶質珪素膜を結晶化することにより優れた結晶性及びリッジの少ない表面を有する珪素膜が得られる。
【０１５８】
従来と比較して、リッジが少なく、表面の平坦性が優れているため、トップゲート型ＴＦＴ構造においては、ゲート絶縁膜と活性層との界面準位を低くすることができる。また、ボトムゲート型ＴＦＴ構造においては、ソース・ドレイン電極と活性層との界面準位を低くすることができ、オーミック接触を良好なものとすることができる。
【０１５９】
また、ＳｉＯ2 等の下地膜と比較して、下地が第１の結晶性珪素膜であるため、臨界エネルギーが小さい。従って、従来よりも低いレーザー光のエネルギー密度（代表的には、１００〜３００ｍＪ／ｃｍ2 ）により結晶化を行うことができるため、プロセスマージンが向上する。
【０１６０】
また、第１の結晶性珪素膜を得た後、第２の非晶質珪素膜を結晶化する構成（上記実施例１及び２）においては、従来技術〔パターニングした第１の結晶性珪素膜を種結晶として、第２の非晶質珪素膜を選択的に結晶化し、第２の結晶性珪素膜のみ活性層として使用する構成〕と比較して、均一にレーザー光を非晶質珪素膜に吸収させることができるため、膜全面においてより均一な結晶性を有する珪素膜を得ることができる。
【０１６１】
従って、本発明においても、第１の結晶性珪素膜をパターニングした後、第２の非晶質珪素膜を選択的に結晶化する構成（上記実施例３及び５）より、第１の結晶性珪素膜を得た後、第２の非晶質珪素膜を結晶化する構成（上記実施例１及び２）が、より好ましい構成である。
【０１６２】
また、第２の非晶質珪素膜をレーザー光の照射により結晶化すると同時に、第１の結晶性珪素膜の膜質の改善も行うことができる。
【０１６３】
また、これらの２層の珪素膜を薄膜トランジスタの活性層に用いて、より信頼性が高く、優れた性能を備えた薄膜半導体装置が得られる。
【図面の簡単な説明】
【図１】 実施例１における作製工程を示す図
【図２】 実施例２における作製工程を示す図
【図３】 実施例３における作製工程を示す図
【図４】 実施例４における作製工程を示す図
【図５】 実施例７における作製工程を示す図
【図６】 実施例７における作製工程を示す図
【図７】 実施例８におけるアクティブマトリクス基板の断面を示す図
【図８】 実施例８におけるアクティブマトリクス基板の外観を示す図
【図９】 実施例９におけるアクティブマトリクス基板の断面を示す図
【図１０】 実施例１０におけるアクティブマトリクス基板の断面を示す図
【図１１】 実施例１１における作製工程を示す図
【図１２】 実施例１１における作製工程を示す図
【図１３】 実施例１２におけるＴＦＴ構造断面を示す図
【図１４】 セコエッチングによる表面構造図（ＳＥＭ）
【図１５】 実施例１３の電子機器の一例を示す図
【符号の説明】
１００ 基板
１０１ 第１の非晶質珪素膜
１０２ 第１の結晶性珪素膜
１０３ 第２の非晶質珪素膜
１０４ 第２の結晶性珪素膜
１０５ 第１の結晶性珪素膜の島状領域
１０６ 第２の結晶性珪素膜の島状領域
１０７ ゲート絶縁層
１０８ ゲート電極の原型
１０９ 多孔性の陽極酸化膜
１１０ 無孔性の陽極酸化膜
１１１ ゲート電極
１１２ ゲート絶縁膜
１１３ａ 第２の結晶性珪素膜からなるソース領域
１１３ｂ 第１の結晶性珪素膜からなるソース領域
１１４ａ 第２の結晶性珪素膜からなるドレイン領域
１１４ｂ 第１の結晶性珪素膜からなるドレイン領域
１１５ａ 第２の結晶性珪素膜からなる低濃度不純物領域
１１５ｂ 第１の結晶性珪素膜からなる低濃度不純物領域
１１６ａ 第２の結晶性珪素膜からなるチャネル領域
１１６ｂ 第１の結晶性珪素膜からなるチャネル領域

Claims (9)

  1. 絶縁表面上に第１の非晶質珪素膜を形成し、
    前記第１の非晶質珪素膜中に珪素の結晶化を助長する金属元素を導入した後、第１の加熱処理を施し、前記第１の非晶質珪素膜を結晶化させ第１の結晶性珪素膜を形成し、
    前記第１の結晶性珪素膜上に選択的にレジストマスクを形成し、
    前記レジストマスクを用いて前記第１の結晶性珪素膜に選択的にリンイオンをイオンドーピング法によって注入し、又はスピンコーティング法によってリンを含む溶液を塗布し、
    第２の加熱処理により前記リンを添加した領域に前記金属元素を移動させ、
    前記リンを添加した領域を除去して島状の前記第１の結晶性珪素膜を形成し、
    島状の前記第１の結晶性珪素膜上に第２の非晶質珪素膜を形成し、
    レーザー光を照射することによって、島状の前記第１の結晶性珪素膜と重なる領域の前記第２の非晶質珪素膜を結晶化させ第２の結晶性珪素膜を形成し、
    島状の前記第１の結晶性珪素膜と前記第２の結晶性珪素膜の積層を薄膜トランジスタの活性層に用いることを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に第１の非晶質珪素膜を形成し、
    前記第１の非晶質珪素膜中に珪素の結晶化を助長する金属元素を導入した後、第１の加熱処理を施し、前記第１の非晶質珪素膜を結晶化させ第１の結晶性珪素膜を形成し、
    前記第１の結晶性珪素膜の表面をエッチングした後、前記第１の結晶性珪素膜上に選択的にレジストマスクを形成し、
    前記レジストマスクを用いて前記第１の結晶性珪素膜に選択的にリンイオンをイオンドーピング法によって注入し、又はスピンコーティング法によってリンを含む溶液を塗布し、
    第２の加熱処理により前記リンを添加した領域に前記金属元素を移動させ、
    前記リンを添加した領域を除去して島状の前記第１の結晶性珪素膜を形成し、
    島状の前記第１の結晶性珪素膜上に第２の非晶質珪素膜を形成し、
    レーザー光を照射することによって、島状の前記第１の結晶性珪素膜と重なる領域の前記第２の非晶質珪素膜を結晶化させ第２の結晶性珪素膜を形成し、
    島状の前記第１の結晶性珪素膜と前記第２の結晶性珪素膜の積層を薄膜トランジスタの活性層に用いることを特徴とする半導体装置の作製方法。
  3. 請求項２において、前記エッチングのエッチャントとしてフッ酸を含むエッチャントを用いることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、前記珪素の結晶化を助長する金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕから選ばれた一種類または複数種類の元素が利用されることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項３のいずれか一項において、前記珪素の結晶化を助長する金属元素としてＮｉが利用されることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、前記第２の非晶質珪素膜の結晶化は、前記第１の結晶性珪素膜の表面を結晶成長の核としていることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、前記レーザー光の照射と同時または段階的に、強光の照射、加熱から選ばれた１種または複数種類の方法を利用することを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、前記レーザー光の照射エネルギー密度は、１００〜３００ｍＪ／ｃｍ２であることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記絶縁表面上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に前記第１の非晶質珪素膜を形成することを特徴とする半導体装置の作製方法。
JP01809898A 1998-01-12 1998-01-12 半導体装置の作製方法 Expired - Fee Related JP4376979B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01809898A JP4376979B2 (ja) 1998-01-12 1998-01-12 半導体装置の作製方法
US09/227,577 US6693044B1 (en) 1998-01-12 1999-01-08 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01809898A JP4376979B2 (ja) 1998-01-12 1998-01-12 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH11204435A JPH11204435A (ja) 1999-07-30
JP4376979B2 true JP4376979B2 (ja) 2009-12-02

Family

ID=11962164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01809898A Expired - Fee Related JP4376979B2 (ja) 1998-01-12 1998-01-12 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US6693044B1 (ja)
JP (1) JP4376979B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220319846A1 (en) * 2021-04-06 2022-10-06 Tokyo Electron Limited Method of crystallizing amorphous silicon film and deposition apparatus

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001147446A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
US7232742B1 (en) * 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7503975B2 (en) 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6897477B2 (en) 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3626734B2 (ja) * 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
KR100475077B1 (ko) * 2002-05-31 2005-03-10 삼성전자주식회사 캐패시터의 유전막 형성방법
US6882010B2 (en) * 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
US7618898B2 (en) * 2004-03-31 2009-11-17 Nec Corporation Method and apparatus for forming contact hole
TWI256515B (en) * 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
KR100957780B1 (ko) 2007-12-17 2010-05-13 한국전자통신연구원 투명 전자 소자 및 그 제조 방법
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP5515276B2 (ja) * 2008-10-31 2014-06-11 大日本印刷株式会社 半導体装置の製造方法及び半導体装置
KR101049805B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101049806B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
WO2011078005A1 (ja) * 2009-12-21 2011-06-30 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
KR101041147B1 (ko) 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
KR20210085377A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시 장치
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3347997C2 (ja) 1982-01-06 1991-01-24 Canon K.K., Tokio/Tokyo, Jp
US4871920A (en) 1988-04-18 1989-10-03 General Electric Company High power wide band amplifier using optical techniques and impedance matching to source and load
JPH02222546A (ja) 1989-02-23 1990-09-05 Nec Corp Ｍｏｓ型電界効果トランジスタの製造方法
JPH0824146B2 (ja) 1989-10-19 1996-03-06 株式会社東芝 Ｍｏｓ型集積回路
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR0171923B1 (ko) 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2873669B2 (ja) 1993-12-24 1999-03-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5401982A (en) 1994-03-03 1995-03-28 Xerox Corporation Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
TW406861U (en) 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2616741B2 (ja) 1995-04-27 1997-06-04 日本電気株式会社 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
JPH09321305A (ja) 1996-05-24 1997-12-12 Sharp Corp 薄膜トランジスタ及びそれを用いた液晶表示装置
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6066547A (en) 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
US5998804A (en) * 1997-07-03 1999-12-07 Hna Holdings, Inc. Transistors incorporating substrates comprising liquid crystal polymers
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6388270B1 (en) 1998-03-27 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000114172A (ja) 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7503975B2 (en) 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220319846A1 (en) * 2021-04-06 2022-10-06 Tokyo Electron Limited Method of crystallizing amorphous silicon film and deposition apparatus

Also Published As

Publication number Publication date
JPH11204435A (ja) 1999-07-30
US6693044B1 (en) 2004-02-17

Similar Documents

Publication Publication Date Title
JP4376979B2 (ja) 半導体装置の作製方法
JP4601731B2 (ja) 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP4318768B2 (ja) 半導体装置の作製方法
US6465284B2 (en) Semiconductor device and method for manufacturing the same
KR100515279B1 (ko) 반도체 장치 및 그 제조방법
JP3919900B2 (ja) 液晶表示装置およびその作製方法
US6620711B2 (en) Method of manufacturing a semiconductor device
JP4024508B2 (ja) 半導体装置の作製方法
JP4386978B2 (ja) 半導体装置の作製方法
JP4566294B2 (ja) 連続粒界結晶シリコン膜、半導体装置
JP4667523B2 (ja) 半導体装置及びその作製方法
JPH10223534A (ja) 半導体装置の作製方法
KR20020092255A (ko) 반도체막, 반도체장치 및 이들의 제조방법
JP4376331B2 (ja) 半導体装置の作製方法
JP2005244230A (ja) 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法
US6919235B1 (en) Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same
KR20120024025A (ko) 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
JP2000133594A (ja) 半導体装置の作製方法
JP4566295B2 (ja) 半導体装置の作製方法
JP4514862B2 (ja) 半導体装置の作製方法
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JP4304374B2 (ja) トップゲート型薄膜トランジスタ
JP4090533B2 (ja) 半導体装置の作製方法
JP3980117B2 (ja) 半導体装置の作製方法
JP2000114173A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees