JP3980117B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3980117B2 JP3980117B2 JP12308897A JP12308897A JP3980117B2 JP 3980117 B2 JP3980117 B2 JP 3980117B2 JP 12308897 A JP12308897 A JP 12308897A JP 12308897 A JP12308897 A JP 12308897A JP 3980117 B2 JP3980117 B2 JP 3980117B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- added
- film
- lateral growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置の作製方法に関する技術であり、特に珪素を含む結晶性膜を利用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）の作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体を利用して機能する装置全般を指すものであり、ＴＦＴやＩＧＦＥＴの如き半導体素子のみならず、電気光学装置（液晶表示装置等）やそれを搭載した応用製品（電子デバイス等）も半導体装置の範疇に含まれるものとする。本明細書中では区別を明確にするため、適宜半導体素子、表示装置等と記載する。
【０００３】
【従来の技術】
近年、基板上に形成した薄膜トランジスタ（ＴＦＴ）で半導体回路を形成する技術の進歩が著しい。特に、薄膜半導体として結晶性珪素膜（ポリシリコン膜等）を用い、同一基板上に周辺回路と画素マトリクス回路とを搭載したアクティブマトリクス型表示装置が実用化レベルに達している。
【０００４】
中でもアクティブマトリクス型液晶表示装置（以下、ＡＭ−ＬＣＤと呼ぶ）はノートパソコン、プロジェクター、携帯機器等のディスプレイ用として活発に開発が進められている。ＡＭ−ＬＣＤはその動作モードによって透過型ＬＣＤと反射型ＬＣＤとに大別される。
【０００５】
また現在、高精細かつ明るい液晶表示装置の開発が急がれ、ＸＧＡ（1024×768 画素）やＳＸＧＡ（1280×1024画素）の様に各画素が30μｍ角以下の極めて微細なものとなる構造が開発されている。
【０００６】
本発明者らは上述の様な半導体装置に適した結晶性珪素膜を得る手段として特開平8-78329 号公報記載の技術を開示している。同公報によれば、まず非晶質珪素膜に対してマスク絶縁膜を形成する。そして、それをマスクとして選択的に結晶化を助長する触媒元素を導入し、横方向、即ち基板と概略平行、且つ、互いに概略平行な方向に成長した針状または柱状結晶を得ている。
【０００７】
この様な結晶領域（以下、横成長領域と呼ぶ）は比較的結晶性が揃っているため、半導体装置の特性バラツキを抑えることができる。また、巨視的に見た結晶粒界を所望の位置に制御できるという利点を有している。
【０００８】
同公報記載の技術ではスピンコート法を用いて触媒元素を含む溶液を塗布するため、マスク絶縁膜に設ける開口部（触媒元素が添加される窓）の短辺（以下、最小スリット幅と呼ぶ）を少なくとも１０μｍ以上、好ましくは２０μｍ以上としなくてはならない。これはスリット幅がこれ以下となると表面張力により溶液の入り込み不良が発生するからである。
【０００９】
従って、横成長領域でなる結晶性珪素膜を得るためには、その近傍には必ず数百μｍ2 以上に及ぶ触媒元素の添加領域を形成する必要がある。そして、この添加領域は高濃度に触媒元素を含有するため後に除去しなくてはならない。即ち、数百μｍ2 もの面積が完全に利用不可能な領域となる。
【００１０】
そのため、回路設計の段階で触媒元素を添加する領域の占める割合は無視できないものがあり、回路全体のサイズを必要以上に大きくしてしまう原因となる。この事は、上述の様なＸＧＡ、ＳＸＧＡといった回路構成ではより顕著な問題となってしまう。
【００１１】
【発明が解決しようとする課題】
本願発明は上記問題点を鑑みてなされたものであり、微細化に対応しうる半導体装置の作製方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
珪素を含む非晶質膜上に開口部を有する絶縁層を形成する工程と、
前記絶縁層をマスクとして前記非晶質膜に対して珪素の結晶化を助長する触媒元素をイオン注入法により添加する工程と、
加熱処理により前記非晶質膜の少なくとも一部を結晶化させ、横成長領域を形成する工程と、
を少なくとも含み、
前記触媒元素の導入量によって前記横成長領域の成長距離が制御されることを特徴とする。
【００１３】
上記構成では、同一基板上の少なくとも１ヶ所は他の添加領域とは異なる導入量で触媒元素を添加し、その導入量によって横成長領域の成長距離を制御する構成とすることもできる。
【００１４】
また、他の発明の構成は、
珪素を含む非晶質膜上に開口部を有する絶縁層を形成する工程と、
前記絶縁層をマスクとして前記非晶質膜に対して珪素の結晶化を助長する触媒元素をイオン注入法により添加する工程と、
加熱処理により前記非晶質膜の少なくとも一部を結晶化させ、横成長領域を形成する工程と、
１５族から選ばれた元素を選択的に添加する工程と、
加熱処理により前記１５族から選ばれた元素を添加した領域に、該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
を有することを特徴とする。
【００１５】
また、他の発明の構成は、
珪素を含む非晶質膜上に開口部を有する絶縁層を形成する工程と、
前記絶縁層をマスクとして前記非晶質膜に対して珪素の結晶化を助長する触媒元素をイオン注入法により添加する工程と、
加熱処理により前記非晶質膜の少なくとも一部を結晶化させ、横成長領域を形成する工程と、
１５族から選ばれた元素を選択的に添加する工程と、
加熱処理により前記１５族から選ばれた元素を添加した領域に、該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
を有し、
前記触媒元素の導入量によって前記横成長領域の成長距離が制御されることを特徴とする。
【００１６】
本発明の主旨は、特開平8-78329 号公報に記載された技術を実施するあたって触媒元素の添加方法としてイオンプランテーション法（以下、イオン注入法と呼ぶ）を用いることにある。
【００１７】
イオン注入法ではマスクとなる絶縁層の短辺が１０μｍ以下となっても液相法に見られた様な表面張力による入り込み不良は発生しない。従って、マスクとなる絶縁層に形成する開口部の短辺（最小スリット幅）は0.01〜5 μｍ（好ましくは0.25〜2 μｍ）程度であれば良い。
【００１８】
なお、イオン注入法の代わりに質量分離をしないプラズマドーピング法、気相蒸着法などを用いることも可能である。
【００１９】
また、同一基板上において開口部の位置や必要とする横成長領域の成長距離に応じて添加する触媒元素の導入量を制御し、その導入量に応じて横成長領域の成長距離を制御することも可能である。
【００２０】
なお、触媒元素の導入量とは添加された触媒元素の絶対量を指しており、厳密な意味では濃度と異なる概念である。そこで、本実施例における導入量の定義を図７を用いて説明する。
【００２１】
イオン注入により触媒元素を添加する場合、導入量を定量的に表すにはドーズ量（atoms/cm2 ）或いは濃度（atoms/cm3 ）が理解しやすい。しかし、これらは単位面積或いは単位体積中の触媒元素の導入量（絶対量）を示すものであり、添加領域の面積や体積によって導入量が変化する。即ち、例えば同じ濃度で添加しても添加領域の面積が異なれば全体としての導入量が異なってくる。
【００２２】
図７に示す図は、典型的な触媒元素の添加領域（７０１で示される）と活性層（７０２、７０３で示される）との配置関係を表している。この時、７０４が最小スリット幅（ｄ）であり、７０５は横成長領域、７０６は横成長領域の成長距離（Ｄ）である。
【００２３】
本発明者らの知見では、触媒元素を同じ濃度で添加した場合、添加領域７０１の最小スリット幅（ｄ）が長く（広く）なると、それに応じて横成長領域の成長距離（Ｄ）も長くなる。即ち、最小スリット幅（ｄ）と成長距離（Ｄ）との間には何らかの相関関係があることが判る。
【００２４】
なお、最小スリット幅（ｄ）が長くなると添加領域７０１に添加される触媒元素の導入量も必然的に増加する。従って、触媒元素の導入量と成長距離（Ｄ）との間に相関関係があることは間違いない。
【００２５】
また、実際には添加領域７０１の長手方向の長さも導入量には関係するはずであるが、これまでの実験から長手方向の長さが変化しても成長距離（Ｄ）にはあまり大きく影響しないことが判明している。従って、最小スリット幅（ｄ）が触媒元素の導入量を決定する上で最も重要なパラメータの一つであると言える。
【００２６】
以上のことから、本明細書中における「導入量」とは、濃度（atoms/cm3 ）に最小スリット幅（ｄcm）、長手方向における単位長さ（１cm）および半導体膜の膜厚（cm）を掛けたものと定義する。
【００２７】
本発明では、特に触媒元素の添加濃度を変えて成長距離を制御する手段と開口部の最小スリット幅を変えて成長距離を制御する手段を説明する。しかし、上記定義からも判る様に、半導体膜（例えば非晶質珪素膜）の膜厚を変えることで成長距離を制御することも可能である。
【００２８】
【発明の実施の形態】
図１において、１０１は基板（ガラス基板または石英基板を含む）、１０２は下地膜、１０３は珪素を含む非晶質膜、１０４はマスクとなる絶縁層である。絶縁層１０４には開口部１０５が形成されている。
【００２９】
この時、図１において開口部１０５は紙面と垂直な方向に長手方向を有するスリット状に形成されており、その短辺が最小スリット幅である。この最小スリット幅は0.01〜5 μｍ（好ましくは0.25〜2 μｍ）程度とすれば良い。
【００３０】
また、この様なサブミクロンパターンを形成するにはエキシマレーザー、電子ビーム、収束イオンビーム等を用いた露光法を活用することが好ましい。これらの露光法は極めて微細なパターン形成が可能であり、触媒元素の添加領域１０６の形状の設計自由度も大幅に広がる。
【００３１】
そして、図１の左の図に示す様に、非晶質膜１０３中にイオンプロファイル１０７のピーク値がくる様にして触媒元素を添加する。こうすることで非晶質膜１０３中に添加される触媒元素の導入量を精密に制御することができる。
【００３２】
なお、イオンの添加方法は、質量分離を行うイオン注入法以外に質量分離を行わないプラズマドーピング法（イオンドーピング等）によることもできるが、触媒元素のみを添加できる点でイオン注入法の方が有利である。
【００３３】
上述の手段によれば、図２に示す様に、同一基板上において異なる成長距離の横成長領域を形成することが可能となる。図２において、２０１は基板、２０２は第１のＴＦＴ群を構成する領域、２０３は第２のＴＦＴ群を構成する領域であり、第１のＴＦＴ群と第２のＴＦＴ群とではチャネル形成領域の長さが異なるので必要とする横成長領域の成長距離が異なる。
【００３４】
この時、第１のＴＦＴ群で必要とされる横成長領域２０４の成長距離がＸ1 であれば、触媒元素の添加領域２０５にはその成長距離Ｘ1 を実現する様な導入量（ｎ1 ）で触媒元素を添加する。一方、第２のＴＦＴ群で必要とされる横成長領域２０６の成長距離がＸ2 であれば、触媒元素の添加領域２０７にはその成長距離Ｘ2 を実現する様な導入量（ｎ2 ）で触媒元素を添加する。
【００３５】
この時、成長距離と導入量の関係は実験的に予め求めておけば良い。本発明者らの知見ではＸ1 ＞Ｘ2 の場合、触媒元素の導入量はｎ1 ＞ｎ2 とする必要がある。即ち、必要とする横成長領域の成長距離が長いほど添加する触媒元素の導入量を高くしなくてはならないことが判っている。
【００３６】
なお、図２で説明した例は、同一基板上に形成された膜厚一定の非晶質半導体膜に対して最小スリット幅が同一である開口部から触媒元素を添加した場合の例である。この場合は触媒元素の添加濃度を異ならせることで成長距離を制御することができる。
【００３７】
また、触媒元素の添加濃度を同一にする場合、最小スリット幅を異なる長さとすることで導入量を制御することもできる。即ち、同一の濃度で触媒元素を添加するならば、開口部の最小スリット幅が長ければ全体で添加される触媒元素の導入量が多くなるので横成長領域の成長距離は増加する。
【００３８】
【実施例】
〔実施例１〕
本発明を利用して反射型液晶表示装置のアクティブマトリクス基板（半導体素子を作製する側の基板）を作製する例について図３を用いて説明する。
【００３９】
まず、絶縁表面を有する基板として酸化珪素膜等の下地膜を堆積したガラス基板３００を用意する。ガラス基板３００の代わりに石英基板、シリコン基板、セラミックス基板等を用いても良い。
【００４０】
次に、非晶質珪素膜３０１をプラズマＣＶＤ法または減圧ＣＶＤ法を用いて10〜75nm（好ましくは15〜45nm）の厚さに形成する。なお、非晶質珪素膜以外にも珪素を含む非晶質半導体膜、例えばＳｉX Ｇｅ1-X （０＜Ｘ＜１）を用いることもできる。
【００４１】
次に、非晶質珪素膜３０１を特開平8-78329 号公報記載の技術を適用して結晶化する。同公報の特徴は、非晶質珪素膜に対して触媒元素を選択的に添加し、基板と概略平行に結晶成長した領域（横成長領域と呼ぶ）を得ることにある。
【００４２】
なお、同公報ではニッケルの添加方法として溶液塗布を行っているが、本発明の特徴はイオンプランテーション法によりニッケルを添加することにある。
【００４３】
まず、非晶質珪素膜３０１上に酸化珪素膜でなるマスク絶縁膜３０２を50〜150 nmの厚さに形成する。そして、マスク絶縁膜３０２をパターニングして周辺回路となる領域に開口部３０３を設ける。なお、図面上では開口部を一つしか記載しないが実際には複数個の開口部を形成する。
【００４４】
次に、イオンプランテーション法（イオン注入法とも呼ばれる）によりニッケルを添加する。この際、ドーズ量は 1×1012〜 1×1015atoms/cm2 （好ましくは 2×1013〜2 ×1014atoms/cm2 ）となる様に調節する。（図３（Ａ））
【００４５】
なお、本実施例の様にイオン注入法でニッケルを添加する場合、マスク絶縁膜に設ける開口部の幅は0.25〜2 μｍ程度で良い。即ち、微細なパターンに形成された開口部に対しても十分な量のニッケルを添加することが可能である。
【００４６】
なお、本実施例では開口部の最小スリット幅を1.5 μｍに固定する。従って、後のイオン注入工程ではドーズ量に比例してニッケルの導入量を変化させることができる。
【００４７】
このイオン注入工程によりニッケル添加領域３０４が形成される。この図３（Ａ）におけるイオン注入工程で導入されたニッケル量をａとする。
【００４８】
次に、マスク絶縁膜３０２を除去した後、マスク絶縁膜３０５を設け、画素マトリクス回路となる領域に開口部３０６を形成する。そしてこの状態でニッケルをイオン注入法により添加し、ニッケル添加領域３０７を形成する。この図３（Ｂ）におけるイオン注入工程で導入されたニッケル量をｂとする。
【００４９】
図３（Ｂ）に示す状態が得られたら、窒素、酸素、または水素雰囲気中で500 〜700 ℃（代表的には550 〜650 ℃）の温度で 4〜24時間（代表的には 8〜15時間）の加熱処理を行い、非晶質珪素膜３０１の結晶化を行う。この加熱処理により横成長領域３０８、３０９が得られる。（図３（Ｃ））
【００５０】
この時、横成長領域３０８の成長距離をＡとする。即ち、図３（Ａ）のイオン注入工程では成長距離Ａを実現する様な導入量ａでニッケルを添加する。また、横成長領域３０９は図３（Ｂ）のイオン注入工程で成長距離Ｂを実現する様な導入量ｂでニッケルを添加する。
【００５１】
なお、横成長領域３０８、３０９は基板と概略平行に成長した針状または柱状結晶が集合した結晶構造となっている。また、各針状結晶は互いに概略平行に、巨視的には同一の方向に向かって成長している（特定方向への規則性を持って並んでいる）という特徴がある。また、 5×1018〜 1×1019atoms/cm3 程度のニッケルを含むことがＳＩＭＳ（質量二次イオン分析）により確認されている。
【００５２】
なお、ニッケルを添加した領域３１０、３１１は高濃度にニッケルを含有した結晶化領域となる。また、これらの結晶化領域３０８〜３１１以外の領域は結晶化に至らなかった未結晶領域（非晶質領域）として残存する。
【００５３】
次に、マスク絶縁膜３０５を除去してレジストマスク３１２を形成する。そして、パターニングにより開口部３１３〜３１５を形成する。この時、開口部３１３、３１４は素子形成部（本実施例ではＴＦＴの活性層となる領域）と隣接する領域上に設ける。これは、後の工程で開口部３１３、３１４の下にリン元素含有層（ニッケルのゲッタリング領域）を形成するためである。
【００５４】
また、開口部３１５は後に補助容量の下部電極となる領域上に形成する。本実施例では補助容量の下部電極としてリンを添加して導電性を持たせた活性層の一部を利用する。
【００５５】
なお、レジストマスクを新たに形成せず、マスク絶縁膜３０５をパターニングして必要な開口部を形成する構成とすることもできる。その場合、ニッケル添加に利用した開口部３０６をそのまま次のＰイオン注入工程に利用することも可能である。
【００５６】
次に、その状態でイオンプランテーション法またはプラズマドーピング法によりＰ（リン）イオンを添加する。本実施例のドーピング工程は加速電圧を 5〜25ｋＶとし、ドーズ量を 1×1013〜 8×1015atoms/cm2 （好ましくは 5×1013〜 1×1015atoms/cm2 ）とすれば良い。
【００５７】
この様な設定とすることで、Ｐイオンの添加領域（以下、リン添加領域と呼ぶ）３１６〜３１８には 5×1019〜 2×1021atoms/cm3 の濃度でＰイオンが添加される。また、この工程によりリン添加領域３１６〜３１８は一旦非晶質化する。（図４（Ａ））
【００５８】
本実施例の構成では、リン添加領域３１６、３１７に添加されたＰイオンは触媒元素のゲッタリングを目的として添加される。また、リン添加領域３１８に添加されたＰイオンは、珪素膜にＮ型導電性を持たせて補助容量の下部電極とすることを目的として添加される。
【００５９】
この様に、本実施例によればリン元素によってニッケルをゲッタリングするための領域を形成すると同時に、補助容量の下部電極となるＮ型導電層を形成することができる点で製造プロセスが簡略化されている。勿論、リン添加領域３１８にも触媒元素のゲッタリング効果がある。
【００６０】
Ｐイオンの添加工程が終了したら、レジストマスク３１２を除去し、窒素雰囲気中で 400〜700 ℃（代表的には600 ℃）、 2〜24時間（代表的には 8〜15時間）の加熱処理を行い、横成長領域３０８、３０９に残留していたニッケルをリン添加領域３１９〜３２１の方へと移動させる。この時、リン添加領域３１９〜３２１は再結晶化する。（図４（Ｂ））
【００６１】
こうして横成長領域３０８、３０９に残留していたニッケルはリン添加領域３１９〜３２１にゲッタリングされ、ニッケル濃度が低減された横成長領域３２２、３２３が得られる。なお、リン元素によるゲッタリング工程については本発明者らが平成９年３月２７日に出願した特願平9-94607 号に開示してある。
【００６２】
なお、本発明者らがＳＩＭＳ（質量二次イオン分析）で確認した結果、図４（Ｂ）に示す工程の後に横成長領域３２２、３２３に含まれるニッケル濃度は、少なくとも 5×1017atoms/cm3 以下（これ以下は検出下限となって測定不能）にまで低減されていることが判明した。
【００６３】
そして、この時、リン添加領域３１９〜３２１はニッケルがゲッタリングされて集まるため高濃度にニッケルを含有する領域となる。ＳＩＭＳによる分析では 1×1018〜 1×1020atoms/cm3 の濃度でニッケルの存在が確認されている。
【００６４】
ただし、後に補助容量の下部電極として機能するリン添加領域３２１はニッケルが存在していても電極として機能すれば問題はない。また、リン添加領域３１９、３２０は少なくともチャネル形成領域には使用しない（ソース／ドレイン領域としては使用できる）。従って、リン添加領域３１９、３２０は基本的には活性層を形成する時点で除去されるのでニッケルの有無は問題ではない。
【００６５】
こうして図４（Ｂ）の状態が得られたら、珪素膜をパターニングして活性層３２４〜３２６を形成する。なお、活性層３２４、３２５はそれぞれ主に周辺回路を構成するＣＭＯＳ回路のＮ型ＴＦＴ、Ｐ型ＴＦＴとなる。また、活性層３２６は画素マトリクス回路を構成する画素ＴＦＴ（本実施例ではＮ型ＴＦＴとする）となる。
【００６６】
また、このパターニングの際、ニッケルの添加領域となった箇所や横成長領域の端部は除去しておくことが望ましい。なぜならば、この領域は狭い領域に非常に高密度にニッケルを含むため、後のエッチング工程等で優先的にエッチングされ、薬液等を汚染する可能性がある。
【００６７】
なお、このパターニングの際、ニッケル添加領域や横成長領域の端部は優先的にエッチングされるため、下地（下地膜や石英基板表面）に段差を生じる。特にニッケル添加領域の段差は大きくなりやすいので注意が必要である。
【００６８】
次に、珪素膜表面に形成された酸化物（図示せず）を除去する。この様な表面酸化物は珪素膜中の汚染物等を取り込んでいるため、除去することで清浄な珪素膜表面を得ることができる。
【００６９】
そして、ただちにゲイト絶縁膜となる酸化珪素膜３２７をプラズマＣＶＤ法を用いて10〜150 nmの厚さに形成する。勿論、減圧熱ＣＶＤ法、スパッタ法等を用いることもできる。ＥＣＲプラズマＣＶＤ法や高密度プラズマＣＶＤ法でも効果的である。（図４（Ｃ））
【００７０】
次に、アルミニウムまたはアルミニウムを主成分とする材料でなる電極パターン３２８〜３３１を形成する。電極パターン３２８〜３３０はそれぞれＣＭＯＳ回路または画素ＴＦＴを構成するゲイト電極の原型である。また、電極パターン３３１は補助容量の上部電極の原型である。
【００７１】
なお、本実施例では画素ＴＦＴとしてトリプルゲイト型ＴＦＴを採用するため、電極パターン３３０を三つに分けて記載するが実際には全て繋がった同一電極である。
【００７２】
こうして図５（Ａ）の状態が得られたら、次に２回の陽極酸化工程を行う。なお、以下に記載する陽極酸化工程からイオン注入（リン（Ｐ）またはボロン（Ｂ））に至るまでの工程は、本発明者らによる特開平7-135318号公報記載の技術によるものである。従って、詳細な条件等は同公報を参考にすると良い。
【００７３】
電極パターン３２８〜３３１を形成した後、まず、３％シュウ酸水溶液中で陽極酸化を行い、多孔質状の陽極酸化膜３３２〜３３５を形成する。次に、３％酒石酸を混合したエチレングリコール溶液中で陽極酸化を行い、無孔質状の陽極酸化膜３３６〜３３９を形成する。また、これら２回の陽極酸化工程の後、ゲイト電極３４０〜３４２、補助容量の上部電極３４３が画定する。
【００７４】
こうして図５（Ｂ）に示す状態が得られたら、ゲイト電極および多孔質状の陽極酸化膜をマスクとしてゲイト絶縁膜３２７のドライエッチングを行う。この工程より３４４〜３４７で示される様なゲイト絶縁膜が形成される。なお、ゲイト絶縁膜３４７は補助容量のキャパシタ絶縁膜として機能する。（図５（Ｃ））
【００７５】
次に、図５（Ｄ）に示す様に多孔質状の陽極酸化膜３３２〜３３５を除去し、高加速Ｐイオン注入及び低加速Ｐイオン注入を行う。この工程によってＮ型ＴＦＴのソース領域３４８、ドレイン領域３４９、一対の低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３５０、チャネル形成領域３５１が形成される。
【００７６】
また、本実施例では画素ＴＦＴをＮ型ＴＦＴで構成するため、画素ＴＦＴのソース領域３５２、ドレイン領域３５３、一対の低濃度不純物領域３５４〜３５６、チャネル形成領域３５７〜３５９が形成される。
【００７７】
なお、この時Ｐ型ＴＦＴの活性層にもＰイオンが添加されて前述のソース／ドレイン領域と同濃度のＰイオンを含んだ領域３６０、３６１及び前述の低濃度不純物領域と同濃度のＰイオンを含んだ領域３６２が形成される。また、３６３で示される領域にはＰイオンは全く添加されず、予め添加したＰイオン濃度が保たれるが、実質的に画素ＴＦＴとドレイン領域３５３と一体化してしまう。
【００７８】
次に、Ｐ型ＴＦＴのみが露出する様にレジストマスク３６４を設け、高加速Ｂイオン注入及び低加速Ｂイオン注入を行う。この工程によって図５（Ｄ）におけるＰイオンを含んだ領域３６０〜３６２は全てＰ型に反転してＰ型ＴＦＴのソース領域３６５、ドレイン領域３６６、一対の低濃度不純物領域３６７、チャネル形成領域３６８が形成される。（図６（Ａ））
【００７９】
以上の様なイオン注入工程を利用すると、１回のパターニング工程のみでＮ型ＴＦＴとＰ型ＴＦＴのソース／ドレイン領域を形成することができる。
【００８０】
次に、レジストマスク３６４を除去した状態でファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段またはそれらを併用した手段によって注入したＰイオンおよびＢイオンの活性化を行う。また、これと同時にイオン注入により崩れた活性層の結晶性を修復する。
【００８１】
次に、第１の層間絶縁膜３６９として酸化珪素膜及び窒化珪素膜でなる積層膜を形成する。そして、コンタクトホールを形成した後、ソース電極３７０〜３７２及びドレイン電極３７３、３７４を形成する。（図６（Ｂ））
【００８２】
次に、第２の層間絶縁膜３７５として有機性樹脂膜（ポリイミド、ポリアミド、ポリイミドアミド、アクリル等）を 0.5〜3 μｍ（好ましくは 1.5〜2.5 μｍ）の厚さに形成する。有機性樹脂膜の最も大きな特徴は比誘電率が低い（2.0 〜3.4 程度）ことであり、これにより配線間の寄生容量を大幅に低減することができる。即ち、ロジック回路など高周波駆動を必要とする回路を構成する際に動作速度の低下を効果的に抑制することができる。
【００８３】
次に、第２の層間絶縁膜３７５にコンタクトホールを形成して、画素電極３７６を形成する。なお、本実施例では画素電極３７６をアルミニウムまたはアルミニウムを主成分とする材料で構成する。
【００８４】
最後に、得られたＴＦＴ全体を水素雰囲気において加熱処理して水素化を行い、活性層中のダングリングボンドの低減を図る。こうして、図６（Ｃ）に示す様な、ＣＭＯＳ回路および画素ＴＦＴが同一基板上に一体形成されたアクティブマトリクス基板が完成する。
【００８５】
この後は、公知のセル組み工程によって上記アクティブマトリクス基板と対向基板との間に液晶層を挟持すれば反射型液晶表示装置が完成する。
【００８６】
液晶材料の種類、セルギャップ等の設計事項は実施者が適宜決定すれば良い。また、本実施例ではブラックマスクを対向側に設ける構成としているが、アクティブマトリクス基板側の必要箇所に設ける構成としても良い。
【００８７】
本発明の様に、横成長領域の成長距離を異なるものとすることには大きな意義がある。
【００８８】
例えば、横成長領域は同一の領域内であってもその位置によって微妙に結晶性が異なる場合がある。その様な場合、１つの横成長領域内に複数のＴＦＴを形成すると、離れた２つのＴＦＴの間で電気特性が異なる場合もありうる。
【００８９】
ところが、アナログ信号を取り扱う回路や高周波駆動を行う回路にはその様な微妙な特性差が問題となってしまう。従って、必要な箇所に必要な距離の横成長領域を形成することで特性差の極めて小さいＴＦＴ群を形成する必要がある。
【００９０】
本願発明はその様な要求に対して非常に有効な技術である。また、イオン注入法を用いることで触媒元素の添加領域の占有面積を非常に小さくすることができるので回路設計の自由度が飛躍的に向上する。
【００９１】
従って、今後の半導体回路の流れを鑑みれば、超微細加工により形成され、動作速度が非常に高くなった高周波回路等に対して、本願発明の効果は極めて有効なものであると思われる。
【００９２】
〔実施例２〕
実施例１ではゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いたが、本発明はゲイト電極として一導電性を有する結晶性珪素膜を用いることも可能である。
【００９３】
また、チタン、タンタル、タングステン、モリブデン等の金属材料やそれら金属材料と珪素との化合物でなる金属シリサイド等をゲイト電極として用いることもできる。
【００９４】
〔実施例３〕
本実施例では、実施例１とは異なる手段で触媒元素（ニッケル）の導入量を制御することで横成長領域の成長距離を制御する例を示す。
【００９５】
図８（Ａ）において、８００は下地膜を設けたガラス基板、８０１は非晶質珪素膜である。そして、マスク絶縁膜８０２を形成し、次に開口部８０３、８０４を形成する。
【００９６】
この時、開口部の最小スリット幅を異なる長さとすることでニッケルの導入量を制御する。本実施例では周辺回路の最小スリット幅をａ’とし、画素マトリクス回路の最小スリット幅をｂ’とする。
【００９７】
そして、この状態でニッケルをイオン注入法により注入する。注入条件は実施例１と同様で良い。本実施例では10kVの加速電圧で 2×1014atoms/cm2 のドーズ量でニッケルのイオン注入を行う。（図８（Ａ））
【００９８】
この時、イオン注入工程は一度に行われるため、開口部８０３、８０４に添加されるニッケルの濃度は同じである。しかし、このイオン注入工程で形成されるニッケル添加領域８０５、８０６は、開口部８０３、８０４の最小スリット幅に応じてニッケル導入量が異なる。
【００９９】
図８（Ａ）の状態が得られたら、実施例１と同様の条件で加熱処理を行い、非晶質珪素膜８０２の結晶化を行う。本実施例では570 ℃14時間の加熱処理により結晶化工程を行う。（図８（Ｂ））
【０１００】
この結晶化工程により横成長領域８０７、８０８が形成される。この時、横成長領域８０７の成長距離をＡ’とし、横成長領域８０８の成長距離をＢ’とする。本実施例ではＢ’＞Ａ’の関係となる様に設計する。
【０１０１】
本実施例では、結晶化後に横成長領域８０７の成長距離がＡ’となる様に最小スリット幅ａ’を決定し、横成長領域８０８の成長距離がＢ’となる様に最小スリット幅ｂ’を決定している。これは、本実施例のイオン注入条件（10kV、 2×1014atoms/cm2 ）の場合について、最小スリット幅と成長距離との関係を予め実験的に求めておく必要がある。
【０１０２】
本実施例の様にイオン注入工程を一度で行ってしまう場合、ニッケルの添加濃度は基板全面で等しいので、最小スリット幅の制御がニッケル導入量の制御、延いては横成長領域の成長距離の制御につながる。これ以降の工程は実施例１に従えば良い。
【０１０３】
また、本実施例の様な構成とすれば、後に図４（Ａ）に示す様なＰイオン注入工程を行う際にマスク絶縁膜８０２をそのままマスクとしてリンを添加することができる。これによりレジストマスクを設ける必要がなくなり、パターニング工程が１つ減ることで製造プロセスが簡略化される。
【０１０４】
〔実施例４〕
本発明は図１を用いて説明した様なイオン注入法だけでなく、他の実施形態としてレジストマスクを使用しないで触媒元素を直接的に非晶質シリコン膜中へと添加することもできる。
【０１０５】
そのための手段としては、ＦＩＢ（Focussed Ion Beam ）法等の様に微細スポットのみにイオンを照射できる様な技術がある。この様な技術によれば触媒元素を含む集束イオンビームによって直接的にパターンが描画され、所望の位置に所望の形状で触媒元素の添加領域を形成できる。
【０１０６】
本実施例によればレジストマスクを形成する工程やパターニング工程を簡略化することができるので、製造コストの低減および製造歩留りの向上を図ることが可能である。
【０１０７】
〔実施例５〕
実施例１および２では代表的なＴＦＴ構造の一例としてプレーナ型ＴＦＴの例を示しているが、他にも逆スタガ型ＴＦＴなどのボトムゲイト型ＴＦＴを本発明に適用することも可能である。
【０１０８】
この様に、本願発明は半導体素子（半導体装置）の構造によらず適用することが可能であり、特定構造の半導体素子に限定されるものではない。
【０１０９】
〔実施例６〕
本実施例では画素マトリクス回路を構成する画素構成の一例を図９に示す。ただし、構造を簡略化するため画素電極は省略してある。
【０１１０】
図９において１１は活性層であり、図４（Ｃ）の活性層３２６に対応する。本実施例では活性層１１のドレイン側を、画素内いっぱいに広がる様に形成してあり、補助容量の下部電極１２を兼ねる点に特徴がある。
【０１１１】
その上方にはゲイト絶縁膜を介してゲイト線１３が配置されている。ゲイト線１３は図５（Ｂ）のゲイト電極３４２に対応する。また、ゲイト線１３とは別に補助容量の上部電極１４が形成される。この上部電極１４は図５（Ｂ）の上部電極３４３に対応する。
【０１１２】
この場合、上部電極１４は下部電極となる活性層とほぼ一致する様な形状に設けられており、ほぼ画素の占有面積の相当する補助容量を形成する。また、隣接する画素間で上部電極１４は電気的に接続されている（ゲイト線とクロスしない様にゲイト線と平行に接続する）。即ち、全ての画素において補助容量の上部電極は同電位に保たれる。
【０１１３】
次に、ゲイト線１３及び補助容量の上部電極１４の上には第１の層間絶縁膜を介してソース電極（ソース線）１５及びドレイン電極１６が形成される。これらの電極はそれぞれは図６（Ｂ）のソース電極３７２とドレイン電極３７４に対応する。
【０１１４】
そして、図示していないが、後は図６（Ｃ）に示す様に層間絶縁膜３７５と画素電極３７６を形成して、公知のセル組み工程を行えば反射型液晶表示装置が完成する。本実施例の様な構造とすると、画素面積が小さくなってもその面積を最大限に生かして補助容量を確保することが可能である。
【０１１５】
また、本実施例の様な構成をＸＧＡに対応させた場合、画素マトリクス回路に配置されるＴＦＴの活性層を横成長領域で形成することは非常に困難である。なぜならば、ＸＧＡでは画素サイズが30μｍ角程度と小さいため、従来の方法で大きなニッケル添加領域を形成すると、それを除去することで補助容量を形成する下部電極を形成することができなくなってしまうからである。
【０１１６】
しかしながら、本願発明ではニッケル添加領域を、例えばソース電極１５の下に設けるなどの工夫が行えるため、上述の様な問題を生じない。
【０１１７】
〔実施例７〕
本実施例では、本発明を実施例６とは別の構造の反射型液晶表示装置に適用した場合の例について示す。図１０（Ａ）はその上面図（ただし対向基板、液晶層、画素電極を除く）であり、図１０（Ｂ）はその断面図である。
【０１１８】
図１０（Ａ）、（Ｂ）において、２０は活性層、２１はゲイト電極（ゲイト線）、２２はソース電極（ソース線）、２３はドレイン電極である。この時、ドレイン電極２３は画素領域全面に広がる様に大きめに形成する（点線で示される領域）。このドレイン電極２３は補助容量の下部電極として機能する。
【０１１９】
また、その上には窒化珪素膜２４（図１０（Ｂ）参照）が成膜され、さらにその上にはチタン膜２５が配置される。このチタン膜２５は補助容量の上部電極として機能し、ドレイン電極２３とチタン膜２５とで窒化珪素膜２４を挟んで補助容量を形成する。
【０１２０】
また、実際には図１０（Ｂ）に示す様に、画素電極２６が画素全域を隠す様に形成される。そして、その上には配向膜（図示せず）が形成される。ここではこれらをまとめてアクティブマトリクス基板と呼ぶ。
【０１２１】
また、図１０（Ｂ）に示す様に透光性基板２７の上に透明導電膜２８、配向膜（図示せず）を形成したものを対向基板として用意する。この対向基板には必要に応じてカラーフィルター、ブラックマスク等を設けることができる。
【０１２２】
対向基板とアクティブマトリクス基板との間では封止材２９に封入された状態で液晶層３０が挟持される。液晶材料はＥＣＢモード、ゲストホストモード等の液晶の駆動モードによって適宜変更することができる。
【０１２３】
なお、本実施例では周辺回路の上方には液晶層を配置しない構成とし、周辺回路と対向基板側の透明導電膜２８との間に寄生容量が形成されるのを防いでいる。勿論、基板全面に液晶層が配置される様な構成でも構わない。
【０１２４】
〔実施例８〕
実施例６、７では反射型液晶表示装置を構成する例について説明したが、本願発明が透過型液晶表示装置にも適用できることが言うまでもない。
【０１２５】
本願発明では回路設計の自由度が広がるという効果が得られるので、透過型表示装置の開口率を向上させる上で非常に有効である。
【０１２６】
〔実施例９〕
本実施例では実施例１とは異なる構成で触媒元素（ニッケル）のイオン注入工程を行う場合の例を示す。
【０１２７】
図１１において、４０はガラス基板、４１は下地膜、４２は非晶質珪素膜、４３は酸化珪素膜等でなるバッファ層、４４は開口部を有するレジストマスクである。バッファ層４３はプラズマＣＶＤ法などの気相法により形成しても良いし、場合によっては熱酸化、ＵＶ酸化等の簡易な酸化手段で形成しても良い。
【０１２８】
本実施例の特徴は、触媒元素を非晶質珪素膜４２に対して直接注入するのではなく、バッファ層４３を介して注入する点にある。この時、イオン注入時のイオンプロファイルは非晶質珪素膜４２中にピーク値がくる様に調節することは言うまでもない。
【０１２９】
本実施例の構成でも、イオン注入条件を最適化することで非晶質珪素膜４２中にニッケル添加領域４５、４６を形成することができる。
【０１３０】
本実施例の構成とすると、イオン注入時のダメージが非晶質珪素膜４２に直接届かないので、ダメージによる悪影響を避けることができる。また、イオン注入時に触媒元素以外の他の不純物元素（雰囲気中に含有される元素など）を一緒に注入してしまう様なことを防ぐことができる。
【０１３１】
また、非晶質珪素膜４２とバッファ層４３とをプラズマＣＶＤ法により連続的に成膜する構成は有効である。この様な構成では、非晶質珪素膜４２の表面に不純物が付着してイオン注入時に一緒に注入されることがない。
【０１３２】
本実施例の構成と実施例１の構成とを組み合わせたイオン注入工程を行うことも可能である。
【０１３３】
〔実施例１０〕
実施例１ではＰイオンを添加するための手段としてイオン注入法を用いる例を示したが、本実施例では気相法を利用する例を示す。
【０１３４】
本実施例では、非晶質珪素膜上の必要箇所に絶縁層を設けた状態で、プラズマＣＶＤ法によりリンを含む薄膜を成膜する。この薄膜は成膜ガスにフォスフィン（ＰＨ3 ）等のガスを添加すれば良い。
【０１３５】
こうすることで、リン元素によるゲッタリング工程（加熱処理）の時点で薄膜の形成された領域がゲッタリング領域として機能する。
【０１３６】
〔実施例１１〕
本実施例では、Ｐイオンの添加方法として液相法を用いる場合の例について説明する。具体的には、溶液塗布によりＰＳＧ（リンシリケイトガラス）に代表される薄膜を形成する。
【０１３７】
この場合も、非晶質珪素膜上の必要箇所に絶縁層を設けた状態で、ＰＳＧの原料となる溶液を塗布し、スピンコートすることによりリンを含む薄膜を成膜する。この様な方法でもゲッタリング領域を形成することができる。
【０１３８】
〔実施例１２〕
本実施例では、実施例１においてリン元素によるゲッタリング工程を行う代わりにハロゲン元素によるゲッタリング工程を行う例について説明する。なお、必要に応じて実施例１と同様の符号を用いる。
【０１３９】
まず、実施例１の工程に従って図１２（Ａ）に示す状態を得る。この状態は実施例１の図３（Ｃ）の状態に相当する。
【０１４０】
次に、図１２（Ｃ）の状態が得られたら、ハロゲン元素を含む雰囲気において加熱処理を行う。本実施例では酸素（Ｏ2 ）雰囲気中に対して塩化水素（ＨＣｌ）を 0.5〜10体積％（代表的には３％）で含ませる。（図１２（Ｂ））
【０１４１】
なお、ＨＣｌ以外にＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種を用いることができる。また、ハロゲン水素化物を用いることもできる。
【０１４２】
また、この加熱処理は塩素によるニッケルのゲッタリングを効果的に行うために700 ℃を超える温度で行うことが好ましい。代表的には 800〜1000℃（本実施例では 950℃）が良い。この処理により結晶性珪素膜全体からニッケルが徹底的に除去または低減される。
【０１４３】
また、本発明者らがＳＩＭＳ（質量二次イオン分析）で確認した結果、図１２（Ｂ）に示す工程の後に横成長領域５１、５２に含まれるニッケル濃度は、少なくとも 5×1017atoms/cm3 以下（これ以下は検出下限となって測定不能）にまで低減されていることが判明した。
【０１４４】
さらに、この加熱処理により横成長領域の内部にはハロゲン元素が取り込まれる。そのため、最終的な活性層（横成長領域）には 1×1015〜 1×1020atoms/cm3 の濃度でハロゲン元素が存在する。
【０１４５】
また、本発明者らがＴＥＭ（透過型電子顕微鏡）により横成長領域５１、５２を分析した結果、特定方向に規則性をもって並んだ複数の棒状または偏平棒状結晶が集合した結晶構造が確認された。
【０１４６】
この結晶構造の特徴はほぼ前述の横成長領域の特徴と等しい。しかしながら、本発明者らの様々な解析により各棒状結晶（針状結晶と言っても差し支えない）間の境界（結晶粒界）は格子が連続して極めて整合性が良く、電気的に不活性であると推測されている。
【０１４７】
その証拠として、この様な結晶構造を有する結晶性珪素膜を活性層としたＴＦＴは、単結晶シリコン上に形成したＭＯＳＦＥＴを凌駕する電気特性を達成している。この結晶構造に関する詳細は、本発明者らが平成８年１１月２９日に出願した特願平8-335152号に記載されている。
【０１４８】
こうして図１２（Ｂ）の状態が得られたら、珪素膜をパターニングして活性層５３〜５５を形成する。なお、活性層５３、５４はそれぞれ主に周辺回路を構成するＣＭＯＳ回路のＮ型ＴＦＴ、Ｐ型ＴＦＴとなる。また、活性層５５は画素マトリクス回路を構成する画素ＴＦＴとなる。
【０１４９】
次に、ゲイト絶縁膜となる酸化珪素膜５６をプラズマＣＶＤ法を用いて10〜150 nmの厚さに形成し、再び 700℃を超える温度での加熱処理を行う。この時、処理雰囲気は前述の様なハロゲン元素を含む雰囲気とすることが好ましい。その場合、条件は前述の条件と同一で良い。（図１２（Ｃ））
【０１５０】
また、加熱処理の最後に不活性雰囲気中での加熱処理を入れてゲイト絶縁膜５６の膜質を改善することも有効である。
【０１５１】
この加熱処理により活性層中に残留するニッケルのさらなる除去が期待できる。また、活性層５３〜５５とゲイト絶縁膜５６との界面には熱酸化膜が形成され、界面準位等の少ない良好な活性層／ゲイト絶縁膜界面が得られる。この後は実施例１と同様の工程に従って半導体装置を作製すれば良い。
【０１５２】
〔実施例１３〕
本発明は液晶表示装置以外の電気光学装置に対して適用することもできる。その様な電気光学装置としては、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミクス）表示装置等が挙げられる。
【０１５３】
〔実施例１４〕
本実施例では、本発明を利用した電気光学装置を利用する応用製品（電子デバイス）の一例を図１２に示す。本発明を利用した応用製品としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１５４】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明は表示装置２００４に適用することができる。
【０１５５】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２に適用することができる。
【０１５６】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５に適用できる。
【０１５７】
図１２（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１５８】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１５９】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１６０】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。特に、液晶表示装置をプロジェクターの様な投射型表示装置に用いる場合には、非常に高い解像度が要求される。その様な場合において、本発明は非常に有効な技術である。
【０１６１】
【発明の効果】
本願発明を実施することで、触媒元素の添加領域を大幅に小さくすることが可能となる。そして、従来デッドスペースとなっていた触媒元素の添加領域を小さくすることで回路設計の自由度が飛躍的に向上する。
【０１６２】
この様に、本願発明により図９に示す様な構造の画素領域も容易に構成することが可能となる。図９に示す画素構造はＸＧＡ、ＳＸＧＡ以降にまで画素密度が高まった場合に非常に有効な構成であり、本願発明はその様な半導体装置の微細化に対応しうる極めて有効な技術である。
【図面の簡単な説明】
【図１】 イオン注入工程の構成を示す図。
【図２】 触媒元素の導入量と横成長距離を説明する図。
【図３】 半導体装置の作製工程を示す図。
【図４】 半導体装置の作製工程を示す図。
【図５】 半導体装置の作製工程を示す図。
【図６】 半導体装置の作製工程を示す図。
【図７】 触媒元素の導入量の定義を説明するための図。
【図８】 半導体装置の作製工程を示す図。
【図９】 画素領域の構成を示す図。
【図１０】 画素領域の構成を示す図。
【図１１】 イオン注入工程を示す図。
【図１２】 半導体装置の作製工程を示す図。
【図１３】 本発明を適用しうる応用製品を示す図。
【符号の説明】
１０１ 基板
１０２ 下地膜
１０３ 非晶質膜
１０４ 絶縁層
１０５ 開口部
１０６ 触媒元素の添加領域
１０７ イオンプロファイル
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置の作製方法に関する技術であり、特に珪素を含む結晶性膜を利用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）の作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体を利用して機能する装置全般を指すものであり、ＴＦＴやＩＧＦＥＴの如き半導体素子のみならず、電気光学装置（液晶表示装置等）やそれを搭載した応用製品（電子デバイス等）も半導体装置の範疇に含まれるものとする。本明細書中では区別を明確にするため、適宜半導体素子、表示装置等と記載する。
【０００３】
【従来の技術】
近年、基板上に形成した薄膜トランジスタ（ＴＦＴ）で半導体回路を形成する技術の進歩が著しい。特に、薄膜半導体として結晶性珪素膜（ポリシリコン膜等）を用い、同一基板上に周辺回路と画素マトリクス回路とを搭載したアクティブマトリクス型表示装置が実用化レベルに達している。
【０００４】
中でもアクティブマトリクス型液晶表示装置（以下、ＡＭ−ＬＣＤと呼ぶ）はノートパソコン、プロジェクター、携帯機器等のディスプレイ用として活発に開発が進められている。ＡＭ−ＬＣＤはその動作モードによって透過型ＬＣＤと反射型ＬＣＤとに大別される。
【０００５】
また現在、高精細かつ明るい液晶表示装置の開発が急がれ、ＸＧＡ（1024×768 画素）やＳＸＧＡ（1280×1024画素）の様に各画素が30μｍ角以下の極めて微細なものとなる構造が開発されている。
【０００６】
本発明者らは上述の様な半導体装置に適した結晶性珪素膜を得る手段として特開平8-78329 号公報記載の技術を開示している。同公報によれば、まず非晶質珪素膜に対してマスク絶縁膜を形成する。そして、それをマスクとして選択的に結晶化を助長する触媒元素を導入し、横方向、即ち基板と概略平行、且つ、互いに概略平行な方向に成長した針状または柱状結晶を得ている。
【０００７】
この様な結晶領域（以下、横成長領域と呼ぶ）は比較的結晶性が揃っているため、半導体装置の特性バラツキを抑えることができる。また、巨視的に見た結晶粒界を所望の位置に制御できるという利点を有している。
【０００８】
同公報記載の技術ではスピンコート法を用いて触媒元素を含む溶液を塗布するため、マスク絶縁膜に設ける開口部（触媒元素が添加される窓）の短辺（以下、最小スリット幅と呼ぶ）を少なくとも１０μｍ以上、好ましくは２０μｍ以上としなくてはならない。これはスリット幅がこれ以下となると表面張力により溶液の入り込み不良が発生するからである。
【０００９】
従って、横成長領域でなる結晶性珪素膜を得るためには、その近傍には必ず数百μｍ2 以上に及ぶ触媒元素の添加領域を形成する必要がある。そして、この添加領域は高濃度に触媒元素を含有するため後に除去しなくてはならない。即ち、数百μｍ2 もの面積が完全に利用不可能な領域となる。
【００１０】
そのため、回路設計の段階で触媒元素を添加する領域の占める割合は無視できないものがあり、回路全体のサイズを必要以上に大きくしてしまう原因となる。この事は、上述の様なＸＧＡ、ＳＸＧＡといった回路構成ではより顕著な問題となってしまう。
【００１１】
【発明が解決しようとする課題】
本願発明は上記問題点を鑑みてなされたものであり、微細化に対応しうる半導体装置の作製方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
珪素を含む非晶質膜上に開口部を有する絶縁層を形成する工程と、
前記絶縁層をマスクとして前記非晶質膜に対して珪素の結晶化を助長する触媒元素をイオン注入法により添加する工程と、
加熱処理により前記非晶質膜の少なくとも一部を結晶化させ、横成長領域を形成する工程と、
を少なくとも含み、
前記触媒元素の導入量によって前記横成長領域の成長距離が制御されることを特徴とする。
【００１３】
上記構成では、同一基板上の少なくとも１ヶ所は他の添加領域とは異なる導入量で触媒元素を添加し、その導入量によって横成長領域の成長距離を制御する構成とすることもできる。
【００１４】
また、他の発明の構成は、
珪素を含む非晶質膜上に開口部を有する絶縁層を形成する工程と、
前記絶縁層をマスクとして前記非晶質膜に対して珪素の結晶化を助長する触媒元素をイオン注入法により添加する工程と、
加熱処理により前記非晶質膜の少なくとも一部を結晶化させ、横成長領域を形成する工程と、
１５族から選ばれた元素を選択的に添加する工程と、
加熱処理により前記１５族から選ばれた元素を添加した領域に、該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
を有することを特徴とする。
【００１５】
また、他の発明の構成は、
珪素を含む非晶質膜上に開口部を有する絶縁層を形成する工程と、
前記絶縁層をマスクとして前記非晶質膜に対して珪素の結晶化を助長する触媒元素をイオン注入法により添加する工程と、
加熱処理により前記非晶質膜の少なくとも一部を結晶化させ、横成長領域を形成する工程と、
１５族から選ばれた元素を選択的に添加する工程と、
加熱処理により前記１５族から選ばれた元素を添加した領域に、該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
を有し、
前記触媒元素の導入量によって前記横成長領域の成長距離が制御されることを特徴とする。
【００１６】
本発明の主旨は、特開平8-78329 号公報に記載された技術を実施するあたって触媒元素の添加方法としてイオンプランテーション法（以下、イオン注入法と呼ぶ）を用いることにある。
【００１７】
イオン注入法ではマスクとなる絶縁層の短辺が１０μｍ以下となっても液相法に見られた様な表面張力による入り込み不良は発生しない。従って、マスクとなる絶縁層に形成する開口部の短辺（最小スリット幅）は0.01〜5 μｍ（好ましくは0.25〜2 μｍ）程度であれば良い。
【００１８】
なお、イオン注入法の代わりに質量分離をしないプラズマドーピング法、気相蒸着法などを用いることも可能である。
【００１９】
また、同一基板上において開口部の位置や必要とする横成長領域の成長距離に応じて添加する触媒元素の導入量を制御し、その導入量に応じて横成長領域の成長距離を制御することも可能である。
【００２０】
なお、触媒元素の導入量とは添加された触媒元素の絶対量を指しており、厳密な意味では濃度と異なる概念である。そこで、本実施例における導入量の定義を図７を用いて説明する。
【００２１】
イオン注入により触媒元素を添加する場合、導入量を定量的に表すにはドーズ量（atoms/cm2 ）或いは濃度（atoms/cm3 ）が理解しやすい。しかし、これらは単位面積或いは単位体積中の触媒元素の導入量（絶対量）を示すものであり、添加領域の面積や体積によって導入量が変化する。即ち、例えば同じ濃度で添加しても添加領域の面積が異なれば全体としての導入量が異なってくる。
【００２２】
図７に示す図は、典型的な触媒元素の添加領域（７０１で示される）と活性層（７０２、７０３で示される）との配置関係を表している。この時、７０４が最小スリット幅（ｄ）であり、７０５は横成長領域、７０６は横成長領域の成長距離（Ｄ）である。
【００２３】
本発明者らの知見では、触媒元素を同じ濃度で添加した場合、添加領域７０１の最小スリット幅（ｄ）が長く（広く）なると、それに応じて横成長領域の成長距離（Ｄ）も長くなる。即ち、最小スリット幅（ｄ）と成長距離（Ｄ）との間には何らかの相関関係があることが判る。
【００２４】
なお、最小スリット幅（ｄ）が長くなると添加領域７０１に添加される触媒元素の導入量も必然的に増加する。従って、触媒元素の導入量と成長距離（Ｄ）との間に相関関係があることは間違いない。
【００２５】
また、実際には添加領域７０１の長手方向の長さも導入量には関係するはずであるが、これまでの実験から長手方向の長さが変化しても成長距離（Ｄ）にはあまり大きく影響しないことが判明している。従って、最小スリット幅（ｄ）が触媒元素の導入量を決定する上で最も重要なパラメータの一つであると言える。
【００２６】
以上のことから、本明細書中における「導入量」とは、濃度（atoms/cm3 ）に最小スリット幅（ｄcm）、長手方向における単位長さ（１cm）および半導体膜の膜厚（cm）を掛けたものと定義する。
【００２７】
本発明では、特に触媒元素の添加濃度を変えて成長距離を制御する手段と開口部の最小スリット幅を変えて成長距離を制御する手段を説明する。しかし、上記定義からも判る様に、半導体膜（例えば非晶質珪素膜）の膜厚を変えることで成長距離を制御することも可能である。
【００２８】
【発明の実施の形態】
図１において、１０１は基板（ガラス基板または石英基板を含む）、１０２は下地膜、１０３は珪素を含む非晶質膜、１０４はマスクとなる絶縁層である。絶縁層１０４には開口部１０５が形成されている。
【００２９】
この時、図１において開口部１０５は紙面と垂直な方向に長手方向を有するスリット状に形成されており、その短辺が最小スリット幅である。この最小スリット幅は0.01〜5 μｍ（好ましくは0.25〜2 μｍ）程度とすれば良い。
【００３０】
また、この様なサブミクロンパターンを形成するにはエキシマレーザー、電子ビーム、収束イオンビーム等を用いた露光法を活用することが好ましい。これらの露光法は極めて微細なパターン形成が可能であり、触媒元素の添加領域１０６の形状の設計自由度も大幅に広がる。
【００３１】
そして、図１の左の図に示す様に、非晶質膜１０３中にイオンプロファイル１０７のピーク値がくる様にして触媒元素を添加する。こうすることで非晶質膜１０３中に添加される触媒元素の導入量を精密に制御することができる。
【００３２】
なお、イオンの添加方法は、質量分離を行うイオン注入法以外に質量分離を行わないプラズマドーピング法（イオンドーピング等）によることもできるが、触媒元素のみを添加できる点でイオン注入法の方が有利である。
【００３３】
上述の手段によれば、図２に示す様に、同一基板上において異なる成長距離の横成長領域を形成することが可能となる。図２において、２０１は基板、２０２は第１のＴＦＴ群を構成する領域、２０３は第２のＴＦＴ群を構成する領域であり、第１のＴＦＴ群と第２のＴＦＴ群とではチャネル形成領域の長さが異なるので必要とする横成長領域の成長距離が異なる。
【００３４】
この時、第１のＴＦＴ群で必要とされる横成長領域２０４の成長距離がＸ1 であれば、触媒元素の添加領域２０５にはその成長距離Ｘ1 を実現する様な導入量（ｎ1 ）で触媒元素を添加する。一方、第２のＴＦＴ群で必要とされる横成長領域２０６の成長距離がＸ2 であれば、触媒元素の添加領域２０７にはその成長距離Ｘ2 を実現する様な導入量（ｎ2 ）で触媒元素を添加する。
【００３５】
この時、成長距離と導入量の関係は実験的に予め求めておけば良い。本発明者らの知見ではＸ1 ＞Ｘ2 の場合、触媒元素の導入量はｎ1 ＞ｎ2 とする必要がある。即ち、必要とする横成長領域の成長距離が長いほど添加する触媒元素の導入量を高くしなくてはならないことが判っている。
【００３６】
なお、図２で説明した例は、同一基板上に形成された膜厚一定の非晶質半導体膜に対して最小スリット幅が同一である開口部から触媒元素を添加した場合の例である。この場合は触媒元素の添加濃度を異ならせることで成長距離を制御することができる。
【００３７】
また、触媒元素の添加濃度を同一にする場合、最小スリット幅を異なる長さとすることで導入量を制御することもできる。即ち、同一の濃度で触媒元素を添加するならば、開口部の最小スリット幅が長ければ全体で添加される触媒元素の導入量が多くなるので横成長領域の成長距離は増加する。
【００３８】
【実施例】
〔実施例１〕
本発明を利用して反射型液晶表示装置のアクティブマトリクス基板（半導体素子を作製する側の基板）を作製する例について図３を用いて説明する。
【００３９】
まず、絶縁表面を有する基板として酸化珪素膜等の下地膜を堆積したガラス基板３００を用意する。ガラス基板３００の代わりに石英基板、シリコン基板、セラミックス基板等を用いても良い。
【００４０】
次に、非晶質珪素膜３０１をプラズマＣＶＤ法または減圧ＣＶＤ法を用いて10〜75nm（好ましくは15〜45nm）の厚さに形成する。なお、非晶質珪素膜以外にも珪素を含む非晶質半導体膜、例えばＳｉX Ｇｅ1-X （０＜Ｘ＜１）を用いることもできる。
【００４１】
次に、非晶質珪素膜３０１を特開平8-78329 号公報記載の技術を適用して結晶化する。同公報の特徴は、非晶質珪素膜に対して触媒元素を選択的に添加し、基板と概略平行に結晶成長した領域（横成長領域と呼ぶ）を得ることにある。
【００４２】
なお、同公報ではニッケルの添加方法として溶液塗布を行っているが、本発明の特徴はイオンプランテーション法によりニッケルを添加することにある。
【００４３】
まず、非晶質珪素膜３０１上に酸化珪素膜でなるマスク絶縁膜３０２を50〜150 nmの厚さに形成する。そして、マスク絶縁膜３０２をパターニングして周辺回路となる領域に開口部３０３を設ける。なお、図面上では開口部を一つしか記載しないが実際には複数個の開口部を形成する。
【００４４】
次に、イオンプランテーション法（イオン注入法とも呼ばれる）によりニッケルを添加する。この際、ドーズ量は 1×1012〜 1×1015atoms/cm2 （好ましくは 2×1013〜2 ×1014atoms/cm2 ）となる様に調節する。（図３（Ａ））
【００４５】
なお、本実施例の様にイオン注入法でニッケルを添加する場合、マスク絶縁膜に設ける開口部の幅は0.25〜2 μｍ程度で良い。即ち、微細なパターンに形成された開口部に対しても十分な量のニッケルを添加することが可能である。
【００４６】
なお、本実施例では開口部の最小スリット幅を1.5 μｍに固定する。従って、後のイオン注入工程ではドーズ量に比例してニッケルの導入量を変化させることができる。
【００４７】
このイオン注入工程によりニッケル添加領域３０４が形成される。この図３（Ａ）におけるイオン注入工程で導入されたニッケル量をａとする。
【００４８】
次に、マスク絶縁膜３０２を除去した後、マスク絶縁膜３０５を設け、画素マトリクス回路となる領域に開口部３０６を形成する。そしてこの状態でニッケルをイオン注入法により添加し、ニッケル添加領域３０７を形成する。この図３（Ｂ）におけるイオン注入工程で導入されたニッケル量をｂとする。
【００４９】
図３（Ｂ）に示す状態が得られたら、窒素、酸素、または水素雰囲気中で500 〜700 ℃（代表的には550 〜650 ℃）の温度で 4〜24時間（代表的には 8〜15時間）の加熱処理を行い、非晶質珪素膜３０１の結晶化を行う。この加熱処理により横成長領域３０８、３０９が得られる。（図３（Ｃ））
【００５０】
この時、横成長領域３０８の成長距離をＡとする。即ち、図３（Ａ）のイオン注入工程では成長距離Ａを実現する様な導入量ａでニッケルを添加する。また、横成長領域３０９は図３（Ｂ）のイオン注入工程で成長距離Ｂを実現する様な導入量ｂでニッケルを添加する。
【００５１】
なお、横成長領域３０８、３０９は基板と概略平行に成長した針状または柱状結晶が集合した結晶構造となっている。また、各針状結晶は互いに概略平行に、巨視的には同一の方向に向かって成長している（特定方向への規則性を持って並んでいる）という特徴がある。また、 5×1018〜 1×1019atoms/cm3 程度のニッケルを含むことがＳＩＭＳ（質量二次イオン分析）により確認されている。
【００５２】
なお、ニッケルを添加した領域３１０、３１１は高濃度にニッケルを含有した結晶化領域となる。また、これらの結晶化領域３０８〜３１１以外の領域は結晶化に至らなかった未結晶領域（非晶質領域）として残存する。
【００５３】
次に、マスク絶縁膜３０５を除去してレジストマスク３１２を形成する。そして、パターニングにより開口部３１３〜３１５を形成する。この時、開口部３１３、３１４は素子形成部（本実施例ではＴＦＴの活性層となる領域）と隣接する領域上に設ける。これは、後の工程で開口部３１３、３１４の下にリン元素含有層（ニッケルのゲッタリング領域）を形成するためである。
【００５４】
また、開口部３１５は後に補助容量の下部電極となる領域上に形成する。本実施例では補助容量の下部電極としてリンを添加して導電性を持たせた活性層の一部を利用する。
【００５５】
なお、レジストマスクを新たに形成せず、マスク絶縁膜３０５をパターニングして必要な開口部を形成する構成とすることもできる。その場合、ニッケル添加に利用した開口部３０６をそのまま次のＰイオン注入工程に利用することも可能である。
【００５６】
次に、その状態でイオンプランテーション法またはプラズマドーピング法によりＰ（リン）イオンを添加する。本実施例のドーピング工程は加速電圧を 5〜25ｋＶとし、ドーズ量を 1×1013〜 8×1015atoms/cm2 （好ましくは 5×1013〜 1×1015atoms/cm2 ）とすれば良い。
【００５７】
この様な設定とすることで、Ｐイオンの添加領域（以下、リン添加領域と呼ぶ）３１６〜３１８には 5×1019〜 2×1021atoms/cm3 の濃度でＰイオンが添加される。また、この工程によりリン添加領域３１６〜３１８は一旦非晶質化する。（図４（Ａ））
【００５８】
本実施例の構成では、リン添加領域３１６、３１７に添加されたＰイオンは触媒元素のゲッタリングを目的として添加される。また、リン添加領域３１８に添加されたＰイオンは、珪素膜にＮ型導電性を持たせて補助容量の下部電極とすることを目的として添加される。
【００５９】
この様に、本実施例によればリン元素によってニッケルをゲッタリングするための領域を形成すると同時に、補助容量の下部電極となるＮ型導電層を形成することができる点で製造プロセスが簡略化されている。勿論、リン添加領域３１８にも触媒元素のゲッタリング効果がある。
【００６０】
Ｐイオンの添加工程が終了したら、レジストマスク３１２を除去し、窒素雰囲気中で 400〜700 ℃（代表的には600 ℃）、 2〜24時間（代表的には 8〜15時間）の加熱処理を行い、横成長領域３０８、３０９に残留していたニッケルをリン添加領域３１９〜３２１の方へと移動させる。この時、リン添加領域３１９〜３２１は再結晶化する。（図４（Ｂ））
【００６１】
こうして横成長領域３０８、３０９に残留していたニッケルはリン添加領域３１９〜３２１にゲッタリングされ、ニッケル濃度が低減された横成長領域３２２、３２３が得られる。なお、リン元素によるゲッタリング工程については本発明者らが平成９年３月２７日に出願した特願平9-94607 号に開示してある。
【００６２】
なお、本発明者らがＳＩＭＳ（質量二次イオン分析）で確認した結果、図４（Ｂ）に示す工程の後に横成長領域３２２、３２３に含まれるニッケル濃度は、少なくとも 5×1017atoms/cm3 以下（これ以下は検出下限となって測定不能）にまで低減されていることが判明した。
【００６３】
そして、この時、リン添加領域３１９〜３２１はニッケルがゲッタリングされて集まるため高濃度にニッケルを含有する領域となる。ＳＩＭＳによる分析では 1×1018〜 1×1020atoms/cm3 の濃度でニッケルの存在が確認されている。
【００６４】
ただし、後に補助容量の下部電極として機能するリン添加領域３２１はニッケルが存在していても電極として機能すれば問題はない。また、リン添加領域３１９、３２０は少なくともチャネル形成領域には使用しない（ソース／ドレイン領域としては使用できる）。従って、リン添加領域３１９、３２０は基本的には活性層を形成する時点で除去されるのでニッケルの有無は問題ではない。
【００６５】
こうして図４（Ｂ）の状態が得られたら、珪素膜をパターニングして活性層３２４〜３２６を形成する。なお、活性層３２４、３２５はそれぞれ主に周辺回路を構成するＣＭＯＳ回路のＮ型ＴＦＴ、Ｐ型ＴＦＴとなる。また、活性層３２６は画素マトリクス回路を構成する画素ＴＦＴ（本実施例ではＮ型ＴＦＴとする）となる。
【００６６】
また、このパターニングの際、ニッケルの添加領域となった箇所や横成長領域の端部は除去しておくことが望ましい。なぜならば、この領域は狭い領域に非常に高密度にニッケルを含むため、後のエッチング工程等で優先的にエッチングされ、薬液等を汚染する可能性がある。
【００６７】
なお、このパターニングの際、ニッケル添加領域や横成長領域の端部は優先的にエッチングされるため、下地（下地膜や石英基板表面）に段差を生じる。特にニッケル添加領域の段差は大きくなりやすいので注意が必要である。
【００６８】
次に、珪素膜表面に形成された酸化物（図示せず）を除去する。この様な表面酸化物は珪素膜中の汚染物等を取り込んでいるため、除去することで清浄な珪素膜表面を得ることができる。
【００６９】
そして、ただちにゲイト絶縁膜となる酸化珪素膜３２７をプラズマＣＶＤ法を用いて10〜150 nmの厚さに形成する。勿論、減圧熱ＣＶＤ法、スパッタ法等を用いることもできる。ＥＣＲプラズマＣＶＤ法や高密度プラズマＣＶＤ法でも効果的である。（図４（Ｃ））
【００７０】
次に、アルミニウムまたはアルミニウムを主成分とする材料でなる電極パターン３２８〜３３１を形成する。電極パターン３２８〜３３０はそれぞれＣＭＯＳ回路または画素ＴＦＴを構成するゲイト電極の原型である。また、電極パターン３３１は補助容量の上部電極の原型である。
【００７１】
なお、本実施例では画素ＴＦＴとしてトリプルゲイト型ＴＦＴを採用するため、電極パターン３３０を三つに分けて記載するが実際には全て繋がった同一電極である。
【００７２】
こうして図５（Ａ）の状態が得られたら、次に２回の陽極酸化工程を行う。なお、以下に記載する陽極酸化工程からイオン注入（リン（Ｐ）またはボロン（Ｂ））に至るまでの工程は、本発明者らによる特開平7-135318号公報記載の技術によるものである。従って、詳細な条件等は同公報を参考にすると良い。
【００７３】
電極パターン３２８〜３３１を形成した後、まず、３％シュウ酸水溶液中で陽極酸化を行い、多孔質状の陽極酸化膜３３２〜３３５を形成する。次に、３％酒石酸を混合したエチレングリコール溶液中で陽極酸化を行い、無孔質状の陽極酸化膜３３６〜３３９を形成する。また、これら２回の陽極酸化工程の後、ゲイト電極３４０〜３４２、補助容量の上部電極３４３が画定する。
【００７４】
こうして図５（Ｂ）に示す状態が得られたら、ゲイト電極および多孔質状の陽極酸化膜をマスクとしてゲイト絶縁膜３２７のドライエッチングを行う。この工程より３４４〜３４７で示される様なゲイト絶縁膜が形成される。なお、ゲイト絶縁膜３４７は補助容量のキャパシタ絶縁膜として機能する。（図５（Ｃ））
【００７５】
次に、図５（Ｄ）に示す様に多孔質状の陽極酸化膜３３２〜３３５を除去し、高加速Ｐイオン注入及び低加速Ｐイオン注入を行う。この工程によってＮ型ＴＦＴのソース領域３４８、ドレイン領域３４９、一対の低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３５０、チャネル形成領域３５１が形成される。
【００７６】
また、本実施例では画素ＴＦＴをＮ型ＴＦＴで構成するため、画素ＴＦＴのソース領域３５２、ドレイン領域３５３、一対の低濃度不純物領域３５４〜３５６、チャネル形成領域３５７〜３５９が形成される。
【００７７】
なお、この時Ｐ型ＴＦＴの活性層にもＰイオンが添加されて前述のソース／ドレイン領域と同濃度のＰイオンを含んだ領域３６０、３６１及び前述の低濃度不純物領域と同濃度のＰイオンを含んだ領域３６２が形成される。また、３６３で示される領域にはＰイオンは全く添加されず、予め添加したＰイオン濃度が保たれるが、実質的に画素ＴＦＴとドレイン領域３５３と一体化してしまう。
【００７８】
次に、Ｐ型ＴＦＴのみが露出する様にレジストマスク３６４を設け、高加速Ｂイオン注入及び低加速Ｂイオン注入を行う。この工程によって図５（Ｄ）におけるＰイオンを含んだ領域３６０〜３６２は全てＰ型に反転してＰ型ＴＦＴのソース領域３６５、ドレイン領域３６６、一対の低濃度不純物領域３６７、チャネル形成領域３６８が形成される。（図６（Ａ））
【００７９】
以上の様なイオン注入工程を利用すると、１回のパターニング工程のみでＮ型ＴＦＴとＰ型ＴＦＴのソース／ドレイン領域を形成することができる。
【００８０】
次に、レジストマスク３６４を除去した状態でファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段またはそれらを併用した手段によって注入したＰイオンおよびＢイオンの活性化を行う。また、これと同時にイオン注入により崩れた活性層の結晶性を修復する。
【００８１】
次に、第１の層間絶縁膜３６９として酸化珪素膜及び窒化珪素膜でなる積層膜を形成する。そして、コンタクトホールを形成した後、ソース電極３７０〜３７２及びドレイン電極３７３、３７４を形成する。（図６（Ｂ））
【００８２】
次に、第２の層間絶縁膜３７５として有機性樹脂膜（ポリイミド、ポリアミド、ポリイミドアミド、アクリル等）を 0.5〜3 μｍ（好ましくは 1.5〜2.5 μｍ）の厚さに形成する。有機性樹脂膜の最も大きな特徴は比誘電率が低い（2.0 〜3.4 程度）ことであり、これにより配線間の寄生容量を大幅に低減することができる。即ち、ロジック回路など高周波駆動を必要とする回路を構成する際に動作速度の低下を効果的に抑制することができる。
【００８３】
次に、第２の層間絶縁膜３７５にコンタクトホールを形成して、画素電極３７６を形成する。なお、本実施例では画素電極３７６をアルミニウムまたはアルミニウムを主成分とする材料で構成する。
【００８４】
最後に、得られたＴＦＴ全体を水素雰囲気において加熱処理して水素化を行い、活性層中のダングリングボンドの低減を図る。こうして、図６（Ｃ）に示す様な、ＣＭＯＳ回路および画素ＴＦＴが同一基板上に一体形成されたアクティブマトリクス基板が完成する。
【００８５】
この後は、公知のセル組み工程によって上記アクティブマトリクス基板と対向基板との間に液晶層を挟持すれば反射型液晶表示装置が完成する。
【００８６】
液晶材料の種類、セルギャップ等の設計事項は実施者が適宜決定すれば良い。また、本実施例ではブラックマスクを対向側に設ける構成としているが、アクティブマトリクス基板側の必要箇所に設ける構成としても良い。
【００８７】
本発明の様に、横成長領域の成長距離を異なるものとすることには大きな意義がある。
【００８８】
例えば、横成長領域は同一の領域内であってもその位置によって微妙に結晶性が異なる場合がある。その様な場合、１つの横成長領域内に複数のＴＦＴを形成すると、離れた２つのＴＦＴの間で電気特性が異なる場合もありうる。
【００８９】
ところが、アナログ信号を取り扱う回路や高周波駆動を行う回路にはその様な微妙な特性差が問題となってしまう。従って、必要な箇所に必要な距離の横成長領域を形成することで特性差の極めて小さいＴＦＴ群を形成する必要がある。
【００９０】
本願発明はその様な要求に対して非常に有効な技術である。また、イオン注入法を用いることで触媒元素の添加領域の占有面積を非常に小さくすることができるので回路設計の自由度が飛躍的に向上する。
【００９１】
従って、今後の半導体回路の流れを鑑みれば、超微細加工により形成され、動作速度が非常に高くなった高周波回路等に対して、本願発明の効果は極めて有効なものであると思われる。
【００９２】
〔実施例２〕
実施例１ではゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いたが、本発明はゲイト電極として一導電性を有する結晶性珪素膜を用いることも可能である。
【００９３】
また、チタン、タンタル、タングステン、モリブデン等の金属材料やそれら金属材料と珪素との化合物でなる金属シリサイド等をゲイト電極として用いることもできる。
【００９４】
〔実施例３〕
本実施例では、実施例１とは異なる手段で触媒元素（ニッケル）の導入量を制御することで横成長領域の成長距離を制御する例を示す。
【００９５】
図８（Ａ）において、８００は下地膜を設けたガラス基板、８０１は非晶質珪素膜である。そして、マスク絶縁膜８０２を形成し、次に開口部８０３、８０４を形成する。
【００９６】
この時、開口部の最小スリット幅を異なる長さとすることでニッケルの導入量を制御する。本実施例では周辺回路の最小スリット幅をａ’とし、画素マトリクス回路の最小スリット幅をｂ’とする。
【００９７】
そして、この状態でニッケルをイオン注入法により注入する。注入条件は実施例１と同様で良い。本実施例では10kVの加速電圧で 2×1014atoms/cm2 のドーズ量でニッケルのイオン注入を行う。（図８（Ａ））
【００９８】
この時、イオン注入工程は一度に行われるため、開口部８０３、８０４に添加されるニッケルの濃度は同じである。しかし、このイオン注入工程で形成されるニッケル添加領域８０５、８０６は、開口部８０３、８０４の最小スリット幅に応じてニッケル導入量が異なる。
【００９９】
図８（Ａ）の状態が得られたら、実施例１と同様の条件で加熱処理を行い、非晶質珪素膜８０２の結晶化を行う。本実施例では570 ℃14時間の加熱処理により結晶化工程を行う。（図８（Ｂ））
【０１００】
この結晶化工程により横成長領域８０７、８０８が形成される。この時、横成長領域８０７の成長距離をＡ’とし、横成長領域８０８の成長距離をＢ’とする。本実施例ではＢ’＞Ａ’の関係となる様に設計する。
【０１０１】
本実施例では、結晶化後に横成長領域８０７の成長距離がＡ’となる様に最小スリット幅ａ’を決定し、横成長領域８０８の成長距離がＢ’となる様に最小スリット幅ｂ’を決定している。これは、本実施例のイオン注入条件（10kV、 2×1014atoms/cm2 ）の場合について、最小スリット幅と成長距離との関係を予め実験的に求めておく必要がある。
【０１０２】
本実施例の様にイオン注入工程を一度で行ってしまう場合、ニッケルの添加濃度は基板全面で等しいので、最小スリット幅の制御がニッケル導入量の制御、延いては横成長領域の成長距離の制御につながる。これ以降の工程は実施例１に従えば良い。
【０１０３】
また、本実施例の様な構成とすれば、後に図４（Ａ）に示す様なＰイオン注入工程を行う際にマスク絶縁膜８０２をそのままマスクとしてリンを添加することができる。これによりレジストマスクを設ける必要がなくなり、パターニング工程が１つ減ることで製造プロセスが簡略化される。
【０１０４】
〔実施例４〕
本発明は図１を用いて説明した様なイオン注入法だけでなく、他の実施形態としてレジストマスクを使用しないで触媒元素を直接的に非晶質シリコン膜中へと添加することもできる。
【０１０５】
そのための手段としては、ＦＩＢ（Focussed Ion Beam ）法等の様に微細スポットのみにイオンを照射できる様な技術がある。この様な技術によれば触媒元素を含む集束イオンビームによって直接的にパターンが描画され、所望の位置に所望の形状で触媒元素の添加領域を形成できる。
【０１０６】
本実施例によればレジストマスクを形成する工程やパターニング工程を簡略化することができるので、製造コストの低減および製造歩留りの向上を図ることが可能である。
【０１０７】
〔実施例５〕
実施例１および２では代表的なＴＦＴ構造の一例としてプレーナ型ＴＦＴの例を示しているが、他にも逆スタガ型ＴＦＴなどのボトムゲイト型ＴＦＴを本発明に適用することも可能である。
【０１０８】
この様に、本願発明は半導体素子（半導体装置）の構造によらず適用することが可能であり、特定構造の半導体素子に限定されるものではない。
【０１０９】
〔実施例６〕
本実施例では画素マトリクス回路を構成する画素構成の一例を図９に示す。ただし、構造を簡略化するため画素電極は省略してある。
【０１１０】
図９において１１は活性層であり、図４（Ｃ）の活性層３２６に対応する。本実施例では活性層１１のドレイン側を、画素内いっぱいに広がる様に形成してあり、補助容量の下部電極１２を兼ねる点に特徴がある。
【０１１１】
その上方にはゲイト絶縁膜を介してゲイト線１３が配置されている。ゲイト線１３は図５（Ｂ）のゲイト電極３４２に対応する。また、ゲイト線１３とは別に補助容量の上部電極１４が形成される。この上部電極１４は図５（Ｂ）の上部電極３４３に対応する。
【０１１２】
この場合、上部電極１４は下部電極となる活性層とほぼ一致する様な形状に設けられており、ほぼ画素の占有面積の相当する補助容量を形成する。また、隣接する画素間で上部電極１４は電気的に接続されている（ゲイト線とクロスしない様にゲイト線と平行に接続する）。即ち、全ての画素において補助容量の上部電極は同電位に保たれる。
【０１１３】
次に、ゲイト線１３及び補助容量の上部電極１４の上には第１の層間絶縁膜を介してソース電極（ソース線）１５及びドレイン電極１６が形成される。これらの電極はそれぞれは図６（Ｂ）のソース電極３７２とドレイン電極３７４に対応する。
【０１１４】
そして、図示していないが、後は図６（Ｃ）に示す様に層間絶縁膜３７５と画素電極３７６を形成して、公知のセル組み工程を行えば反射型液晶表示装置が完成する。本実施例の様な構造とすると、画素面積が小さくなってもその面積を最大限に生かして補助容量を確保することが可能である。
【０１１５】
また、本実施例の様な構成をＸＧＡに対応させた場合、画素マトリクス回路に配置されるＴＦＴの活性層を横成長領域で形成することは非常に困難である。なぜならば、ＸＧＡでは画素サイズが30μｍ角程度と小さいため、従来の方法で大きなニッケル添加領域を形成すると、それを除去することで補助容量を形成する下部電極を形成することができなくなってしまうからである。
【０１１６】
しかしながら、本願発明ではニッケル添加領域を、例えばソース電極１５の下に設けるなどの工夫が行えるため、上述の様な問題を生じない。
【０１１７】
〔実施例７〕
本実施例では、本発明を実施例６とは別の構造の反射型液晶表示装置に適用した場合の例について示す。図１０（Ａ）はその上面図（ただし対向基板、液晶層、画素電極を除く）であり、図１０（Ｂ）はその断面図である。
【０１１８】
図１０（Ａ）、（Ｂ）において、２０は活性層、２１はゲイト電極（ゲイト線）、２２はソース電極（ソース線）、２３はドレイン電極である。この時、ドレイン電極２３は画素領域全面に広がる様に大きめに形成する（点線で示される領域）。このドレイン電極２３は補助容量の下部電極として機能する。
【０１１９】
また、その上には窒化珪素膜２４（図１０（Ｂ）参照）が成膜され、さらにその上にはチタン膜２５が配置される。このチタン膜２５は補助容量の上部電極として機能し、ドレイン電極２３とチタン膜２５とで窒化珪素膜２４を挟んで補助容量を形成する。
【０１２０】
また、実際には図１０（Ｂ）に示す様に、画素電極２６が画素全域を隠す様に形成される。そして、その上には配向膜（図示せず）が形成される。ここではこれらをまとめてアクティブマトリクス基板と呼ぶ。
【０１２１】
また、図１０（Ｂ）に示す様に透光性基板２７の上に透明導電膜２８、配向膜（図示せず）を形成したものを対向基板として用意する。この対向基板には必要に応じてカラーフィルター、ブラックマスク等を設けることができる。
【０１２２】
対向基板とアクティブマトリクス基板との間では封止材２９に封入された状態で液晶層３０が挟持される。液晶材料はＥＣＢモード、ゲストホストモード等の液晶の駆動モードによって適宜変更することができる。
【０１２３】
なお、本実施例では周辺回路の上方には液晶層を配置しない構成とし、周辺回路と対向基板側の透明導電膜２８との間に寄生容量が形成されるのを防いでいる。勿論、基板全面に液晶層が配置される様な構成でも構わない。
【０１２４】
〔実施例８〕
実施例６、７では反射型液晶表示装置を構成する例について説明したが、本願発明が透過型液晶表示装置にも適用できることが言うまでもない。
【０１２５】
本願発明では回路設計の自由度が広がるという効果が得られるので、透過型表示装置の開口率を向上させる上で非常に有効である。
【０１２６】
〔実施例９〕
本実施例では実施例１とは異なる構成で触媒元素（ニッケル）のイオン注入工程を行う場合の例を示す。
【０１２７】
図１１において、４０はガラス基板、４１は下地膜、４２は非晶質珪素膜、４３は酸化珪素膜等でなるバッファ層、４４は開口部を有するレジストマスクである。バッファ層４３はプラズマＣＶＤ法などの気相法により形成しても良いし、場合によっては熱酸化、ＵＶ酸化等の簡易な酸化手段で形成しても良い。
【０１２８】
本実施例の特徴は、触媒元素を非晶質珪素膜４２に対して直接注入するのではなく、バッファ層４３を介して注入する点にある。この時、イオン注入時のイオンプロファイルは非晶質珪素膜４２中にピーク値がくる様に調節することは言うまでもない。
【０１２９】
本実施例の構成でも、イオン注入条件を最適化することで非晶質珪素膜４２中にニッケル添加領域４５、４６を形成することができる。
【０１３０】
本実施例の構成とすると、イオン注入時のダメージが非晶質珪素膜４２に直接届かないので、ダメージによる悪影響を避けることができる。また、イオン注入時に触媒元素以外の他の不純物元素（雰囲気中に含有される元素など）を一緒に注入してしまう様なことを防ぐことができる。
【０１３１】
また、非晶質珪素膜４２とバッファ層４３とをプラズマＣＶＤ法により連続的に成膜する構成は有効である。この様な構成では、非晶質珪素膜４２の表面に不純物が付着してイオン注入時に一緒に注入されることがない。
【０１３２】
本実施例の構成と実施例１の構成とを組み合わせたイオン注入工程を行うことも可能である。
【０１３３】
〔実施例１０〕
実施例１ではＰイオンを添加するための手段としてイオン注入法を用いる例を示したが、本実施例では気相法を利用する例を示す。
【０１３４】
本実施例では、非晶質珪素膜上の必要箇所に絶縁層を設けた状態で、プラズマＣＶＤ法によりリンを含む薄膜を成膜する。この薄膜は成膜ガスにフォスフィン（ＰＨ3 ）等のガスを添加すれば良い。
【０１３５】
こうすることで、リン元素によるゲッタリング工程（加熱処理）の時点で薄膜の形成された領域がゲッタリング領域として機能する。
【０１３６】
〔実施例１１〕
本実施例では、Ｐイオンの添加方法として液相法を用いる場合の例について説明する。具体的には、溶液塗布によりＰＳＧ（リンシリケイトガラス）に代表される薄膜を形成する。
【０１３７】
この場合も、非晶質珪素膜上の必要箇所に絶縁層を設けた状態で、ＰＳＧの原料となる溶液を塗布し、スピンコートすることによりリンを含む薄膜を成膜する。この様な方法でもゲッタリング領域を形成することができる。
【０１３８】
〔実施例１２〕
本実施例では、実施例１においてリン元素によるゲッタリング工程を行う代わりにハロゲン元素によるゲッタリング工程を行う例について説明する。なお、必要に応じて実施例１と同様の符号を用いる。
【０１３９】
まず、実施例１の工程に従って図１２（Ａ）に示す状態を得る。この状態は実施例１の図３（Ｃ）の状態に相当する。
【０１４０】
次に、図１２（Ｃ）の状態が得られたら、ハロゲン元素を含む雰囲気において加熱処理を行う。本実施例では酸素（Ｏ2 ）雰囲気中に対して塩化水素（ＨＣｌ）を 0.5〜10体積％（代表的には３％）で含ませる。（図１２（Ｂ））
【０１４１】
なお、ＨＣｌ以外にＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種を用いることができる。また、ハロゲン水素化物を用いることもできる。
【０１４２】
また、この加熱処理は塩素によるニッケルのゲッタリングを効果的に行うために700 ℃を超える温度で行うことが好ましい。代表的には 800〜1000℃（本実施例では 950℃）が良い。この処理により結晶性珪素膜全体からニッケルが徹底的に除去または低減される。
【０１４３】
また、本発明者らがＳＩＭＳ（質量二次イオン分析）で確認した結果、図１２（Ｂ）に示す工程の後に横成長領域５１、５２に含まれるニッケル濃度は、少なくとも 5×1017atoms/cm3 以下（これ以下は検出下限となって測定不能）にまで低減されていることが判明した。
【０１４４】
さらに、この加熱処理により横成長領域の内部にはハロゲン元素が取り込まれる。そのため、最終的な活性層（横成長領域）には 1×1015〜 1×1020atoms/cm3 の濃度でハロゲン元素が存在する。
【０１４５】
また、本発明者らがＴＥＭ（透過型電子顕微鏡）により横成長領域５１、５２を分析した結果、特定方向に規則性をもって並んだ複数の棒状または偏平棒状結晶が集合した結晶構造が確認された。
【０１４６】
この結晶構造の特徴はほぼ前述の横成長領域の特徴と等しい。しかしながら、本発明者らの様々な解析により各棒状結晶（針状結晶と言っても差し支えない）間の境界（結晶粒界）は格子が連続して極めて整合性が良く、電気的に不活性であると推測されている。
【０１４７】
その証拠として、この様な結晶構造を有する結晶性珪素膜を活性層としたＴＦＴは、単結晶シリコン上に形成したＭＯＳＦＥＴを凌駕する電気特性を達成している。この結晶構造に関する詳細は、本発明者らが平成８年１１月２９日に出願した特願平8-335152号に記載されている。
【０１４８】
こうして図１２（Ｂ）の状態が得られたら、珪素膜をパターニングして活性層５３〜５５を形成する。なお、活性層５３、５４はそれぞれ主に周辺回路を構成するＣＭＯＳ回路のＮ型ＴＦＴ、Ｐ型ＴＦＴとなる。また、活性層５５は画素マトリクス回路を構成する画素ＴＦＴとなる。
【０１４９】
次に、ゲイト絶縁膜となる酸化珪素膜５６をプラズマＣＶＤ法を用いて10〜150 nmの厚さに形成し、再び 700℃を超える温度での加熱処理を行う。この時、処理雰囲気は前述の様なハロゲン元素を含む雰囲気とすることが好ましい。その場合、条件は前述の条件と同一で良い。（図１２（Ｃ））
【０１５０】
また、加熱処理の最後に不活性雰囲気中での加熱処理を入れてゲイト絶縁膜５６の膜質を改善することも有効である。
【０１５１】
この加熱処理により活性層中に残留するニッケルのさらなる除去が期待できる。また、活性層５３〜５５とゲイト絶縁膜５６との界面には熱酸化膜が形成され、界面準位等の少ない良好な活性層／ゲイト絶縁膜界面が得られる。この後は実施例１と同様の工程に従って半導体装置を作製すれば良い。
【０１５２】
〔実施例１３〕
本発明は液晶表示装置以外の電気光学装置に対して適用することもできる。その様な電気光学装置としては、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミクス）表示装置等が挙げられる。
【０１５３】
〔実施例１４〕
本実施例では、本発明を利用した電気光学装置を利用する応用製品（電子デバイス）の一例を図１２に示す。本発明を利用した応用製品としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１５４】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明は表示装置２００４に適用することができる。
【０１５５】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２に適用することができる。
【０１５６】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５に適用できる。
【０１５７】
図１２（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１５８】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１５９】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１６０】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。特に、液晶表示装置をプロジェクターの様な投射型表示装置に用いる場合には、非常に高い解像度が要求される。その様な場合において、本発明は非常に有効な技術である。
【０１６１】
【発明の効果】
本願発明を実施することで、触媒元素の添加領域を大幅に小さくすることが可能となる。そして、従来デッドスペースとなっていた触媒元素の添加領域を小さくすることで回路設計の自由度が飛躍的に向上する。
【０１６２】
この様に、本願発明により図９に示す様な構造の画素領域も容易に構成することが可能となる。図９に示す画素構造はＸＧＡ、ＳＸＧＡ以降にまで画素密度が高まった場合に非常に有効な構成であり、本願発明はその様な半導体装置の微細化に対応しうる極めて有効な技術である。
【図面の簡単な説明】
【図１】 イオン注入工程の構成を示す図。
【図２】 触媒元素の導入量と横成長距離を説明する図。
【図３】 半導体装置の作製工程を示す図。
【図４】 半導体装置の作製工程を示す図。
【図５】 半導体装置の作製工程を示す図。
【図６】 半導体装置の作製工程を示す図。
【図７】 触媒元素の導入量の定義を説明するための図。
【図８】 半導体装置の作製工程を示す図。
【図９】 画素領域の構成を示す図。
【図１０】 画素領域の構成を示す図。
【図１１】 イオン注入工程を示す図。
【図１２】 半導体装置の作製工程を示す図。
【図１３】 本発明を適用しうる応用製品を示す図。
【符号の説明】
１０１ 基板
１０２ 下地膜
１０３ 非晶質膜
１０４ 絶縁層
１０５ 開口部
１０６ 触媒元素の添加領域
１０７ イオンプロファイル
Claims (9)
- 珪素を含む非晶質膜上に第１の開口部及び第２の開口部を有する絶縁膜を形成し、
前記第１の開口部の最小スリット幅は前記第２の開口部の最小スリット幅よりも大きく、
前記絶縁膜をマスクとして前記非晶質膜に珪素の結晶化を助長する触媒元素をイオン注入法またはプラズマドーピング法により添加することで、前記第１の開口部より前記触媒元素が添加された第１の添加領域と前記第２の開口部より前記触媒元素が添加された第２の添加領域とを、前記非晶質膜中に形成し、
前記非晶質膜を加熱処理することにより前記非晶質膜の一部を結晶化させ、前記第１の添加領域から結晶化した第１の横成長領域と、前記第２の添加領域から結晶化した第２の横成長領域とを形成し、
前記絶縁膜をマスクとして前記第１の添加領域及び前記第２の添加領域に１５族元素を選択的に添加し、
加熱処理により、前記１５族元素が添加された領域に前記触媒元素をゲッタリングさせることを特徴とする半導体装置の作製方法。 - 請求項１において、前記１５族元素としてリンが用いられることを特徴とする半導体装置の作製方法。
- 請求項１または請求項２において、前記１５族元素は１×１０１３〜８×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で添加されることを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか一において、前記第１の横成長領域の成長距離は、前記第２の横成長領域の成長距離よりも長いことを特徴とする半導体装置の作製方法。
- 請求項１乃至４のいずれか一において、前記第１の横成長領域は、画素マトリクス回路のＴＦＴの活性層に用いられ、前記第２の横成長領域は、周辺回路のＴＦＴの活性層に用いられることを特徴とする半導体装置の作製方法。
- 請求項１乃至５のいずれか一において、前記第１及び第２の開口部の前記最小スリット幅は０．２５〜２μｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至６のいずれか一において、前記触媒元素は、１×１０１２〜１×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で添加されることを特徴とする半導体装置の作製方法。
- 請求項１乃至７のいずれか一において、前記触媒元素としてＮｉ、Ｆｅ、Ｃｏ、Ｐｄ、Ｐｂ、ＰｔまたはＣｕが用いられることを特徴とする半導体装置の作製方法。
- 請求項１乃至８のいずれか一において、前記非晶質膜は基板上に形成され、前記第１の横成長領域と前記第２の横成長領域は、針状または柱状結晶が前記基板と概略平行、且つ、互いに概略平行な方向に揃った結晶構造を有することを特徴とする半導体装置の作製方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12308897A JP3980117B2 (ja) | 1997-04-26 | 1997-04-26 | 半導体装置の作製方法 |
| TW087100259A TW386238B (en) | 1997-01-20 | 1998-01-09 | Semiconductor device and method of manufacturing the same |
| US09/006,844 US6380560B1 (en) | 1997-01-20 | 1998-01-14 | Semiconductor device forming a pixel matrix circuit |
| CN200610101412XA CN1877861B (zh) | 1997-01-20 | 1998-01-20 | 半导体器件及其用途 |
| CNB2004100642546A CN100377363C (zh) | 1997-01-20 | 1998-01-20 | 一种便携式信息终端和一种摄象机 |
| CNB98105837XA CN1173412C (zh) | 1997-01-20 | 1998-01-20 | 半导体器件 |
| KR10-1998-0001529A KR100465416B1 (ko) | 1997-01-20 | 1998-01-20 | 반도체장치및그의제조방법 |
| US10/107,113 US6730932B2 (en) | 1997-01-20 | 2002-03-26 | Semiconductor device and method of manufacturing the same |
| US10/753,524 US20040164300A1 (en) | 1997-01-20 | 2004-01-09 | Semiconductor device and method of manufacturing the same |
| US13/462,032 US8723182B2 (en) | 1997-01-20 | 2012-05-02 | Semiconductor device and method of manufacturing the same |
| US14/274,888 US9389477B2 (en) | 1997-01-20 | 2014-05-12 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12308897A JP3980117B2 (ja) | 1997-04-26 | 1997-04-26 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303129A JPH10303129A (ja) | 1998-11-13 |
| JP3980117B2 true JP3980117B2 (ja) | 2007-09-26 |
Family
ID=14851920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12308897A Expired - Fee Related JP3980117B2 (ja) | 1997-01-20 | 1997-04-26 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3980117B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| KR101023972B1 (ko) | 2003-10-20 | 2011-03-28 | 삼성전자주식회사 | 상부기판 및 이를 갖는 액정표시장치 |
| US8125601B2 (en) | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| WO2009022503A1 (ja) * | 2007-08-10 | 2009-02-19 | Sharp Kabushiki Kaisha | 薄膜容量、それを用いた表示装置及びメモリセル、並びにそれらの製造方法 |
-
1997
- 1997-04-26 JP JP12308897A patent/JP3980117B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303129A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100465416B1 (ko) | 반도체장치및그의제조방법 | |
| JP4318768B2 (ja) | 半導体装置の作製方法 | |
| JP4376979B2 (ja) | 半導体装置の作製方法 | |
| JP3645380B2 (ja) | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 | |
| US6864127B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4601731B2 (ja) | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 | |
| KR100570541B1 (ko) | 반도체막제조방법및반도체장치제조방법 | |
| KR100509529B1 (ko) | 표시장치 및 반도체장치 | |
| JP4566294B2 (ja) | 連続粒界結晶シリコン膜、半導体装置 | |
| JP3645378B2 (ja) | 半導体装置の作製方法 | |
| US6396147B1 (en) | Semiconductor device with metal-oxide conductors | |
| US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
| JP2000228361A (ja) | 半導体装置の作製方法 | |
| US20030001159A1 (en) | Semiconductor thin film and semiconductor device | |
| JP4159633B2 (ja) | 半導体装置およびその作製方法並びに電子機器 | |
| JP3980117B2 (ja) | 半導体装置の作製方法 | |
| JP3753845B2 (ja) | 半導体装置の作製方法 | |
| JP4566295B2 (ja) | 半導体装置の作製方法 | |
| JP4090533B2 (ja) | 半導体装置の作製方法 | |
| JP4024341B2 (ja) | 半導体装置の作製方法 | |
| JP4256087B2 (ja) | 半導体装置の作製方法 | |
| JP4402065B2 (ja) | 半導体装置の作製方法 | |
| JP4027449B2 (ja) | 半導体薄膜及び半導体装置の作製方法 | |
| JP2000133590A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |