JP4159633B2 - 半導体装置およびその作製方法並びに電子機器 - Google Patents

Description

【０００１】
【発明が属する技術分野】
本願発明は半導体薄膜を利用した半導体装置およびその作製方法に関する技術である。なお、本明細書中において「半導体装置」とは、半導体特性を利用して機能しうる装置全てを指す。従って、本明細書中に記載されたＴＦＴ、ＡＭＬＣＤ及び電子機器は、全て半導体装置の範疇に含むものとする。
【０００２】
【従来の技術】
近年、基板上に形成した薄膜トランジスタ（ＴＦＴ）で半導体回路を形成する技術の進歩が著しい。特に、薄膜半導体として結晶性珪素膜（ポリシリコン膜等）を用い、同一基板上に周辺駆動回路と画素マトリクス回路とを搭載したアクティブマトリクス型表示装置が実用化レベルに達している。
【０００３】
中でもアクティブマトリクス型液晶表示装置（以下、ＡＭＬＣＤと呼ぶ）はノートパソコン、プロジェクター、携帯機器等の表示ディスプレイ用として活発に製品化が進められている。
【０００４】
上述のＡＭＬＣＤは液晶層に印加した電圧によって液晶層の光学応答特性を変化させ、光のオン／オフ制御を行う点に特徴がある。また、通常は液晶層に保持した電荷の漏れを補うため、補助容量（必要に応じてＣｓと略記する）を各画素に設ける構成となる。
【０００５】
ここで従来の補助容量の構造について図３を用いて説明する。図３において３０１は絶縁表面を有する基板、３０２はソース領域、３０３はチャネル形成領域、３０４はドレイン領域、３０５はゲイト絶縁膜、３０６はゲイト電極、３０７は層間絶縁膜、３０８はソース電極、３０９はドレイン電極、３１０は層間絶縁膜、３１１は画素電極である。
【０００６】
また、３１２は補助容量の下部電極（以下、Ｃｓ下部電極と呼ぶ）として機能する領域、３１３は補助容量の上部電極（以下、Ｃｓ上部電極と呼ぶ）であり、ゲイト絶縁膜３０５を誘電体として容量を形成している。この場合、Ｃｓ下部電極３１２はＴＦＴのソース／ドレイン領域と同じ材料で構成され、Ｃｓ上部電極３１３はＴＦＴのゲイト電極３０５と同じ材料で構成される。
【０００７】
この様な構造の補助容量を形成する場合、Ｃｓ下部電極の構成には二つの方式がある。第１はＣｓ下部電極となる珪素膜中に高濃度の不純物（ソース／ドレイン領域と同じ導電型を呈する不純物）を添加して導電性を持たせる方式、第２はＣｓ上部電極を固定電位に保持してＣｓ下部電極の主表面（ゲイト絶縁膜との界面）に常にチャネルを形成させて導電性を持たせる方式である。
【０００８】
しかしながら、第１の方式はＣｓ下部電極となる珪素膜中に不純物を選択的に添加する工程が増えるため製造マスク数が増加する。一方、第２の方式はＣｓ上部電極下に不純物を添加する必要がないため工程が簡略である。そのため、第２の方式を用いる場合が多い。
【０００９】
【発明が解決しようとする課題】
上述の第２の方式を用いる場合、Ｃｓ上部電極を固定電位に保持しておくための電源が必要となる。例えばＮチャネル型ＴＦＴのしきい値電圧は２Ｖ程度なので、Ｃｓ上部電極はソース／ドレイン領域の電位よりも常に２Ｖ以上高い電位に保持しておかなければならない。
【００１０】
そのため、現状では液晶層のしきい値電圧とＴＦＴのしきい値電圧とを考慮して最低でも８〜１０Ｖの電源が必要となる。この事が以下に説明する様な問題を生じてしまう。
【００１１】
まず、液晶層には焼きつき防止のために極性を反転させた電圧が交互に印加される。通常は液晶層の種類にもよるが−５〜５Ｖ程度の範囲で印加電圧が変動する。そのため、例えばＣｓ上部電極が１０Ｖに保持されている場合には最大で１５Ｖ近い電圧がＣｓ上部電極とＣｓ下部電極との間に印加される。これによりゲイト絶縁膜の劣化が起こり、Ｃｓ上部電極とＣｓ下部電極との間でリーク電流の増加や短絡といった問題が起こりうる。
【００１２】
次に、回路の低消費電力化を考えると動作電圧を低くする要求が高まっている。今後、動作電圧を低くすることができれば、駆動回路等に必要な電源も3.5 Ｖ電源や５Ｖ電源になると予想される。ところが、Ｃｓを形成するためにはそのためだけに１０Ｖ電源が必要となり、電源の必要数が増えて非常に効率が悪い。その様な効率の悪さは回路設計の自由度を損なうことにつながる。
【００１３】
以上の様に、図３に示した構造においてＣｓ上部電極３１３が高い固定電位に保持されるという事は好ましいものではない。
【００１４】
そこで本願発明では、液晶表示装置の各画素に具備される補助容量の構成に関する技術を開示し、補助容量の劣化を抑えるための技術を提供することを課題としている。また、同時にその様な液晶表示装置の回路設計の自由度を高めるための構成を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明者らの知見によれば、結晶性珪素膜（ポリシリコン膜）を活性層として利用したＴＦＴはしきい値電圧（Ｖth）がマイナス方向にシフトする傾向にある。そのため、しきい値電圧を制御するためにチャネル形成領域に対して意図的に不純物を添加する技術（チャネルドープ技術）が知られている。
【００１６】
しかしながら、補助容量に関してはしきい値電圧がマイナス側にシフトしていることは好ましい。なぜならば、Ｃｓ上部電極の固定電位を下げることが可能となるからである。本願発明は、この様なしきい値電圧のシフトを積極的に利用することを前提とした技術である。
【００１７】
即ち、本願発明の構成では、ＴＦＴのチャネル形成領域のみにしきい値電圧を制御するための不純物元素を添加し、Ｃｓの下部電極となる珪素膜中には前記不純物元素を添加しない点に特徴がある。意図的にこの様な状態とすることで、Ｃｓ上部電極に印加する固定電位を低くすることが可能である。
【００１８】
従って、本明細書で開示する発明の構成は、
画素マトリクス回路を構成する複数の画素のそれぞれに、少なくとも一つのＴＦＴと、一対の電極間に誘電体を挟持してなる補助容量と、を有する半導体装置であって、
前記ＴＦＴのソース領域、チャネル形成領域及びドレイン領域と、前記補助容量を構成する一方の電極とは、共通の半導体膜から構成され、
前記ＴＦＴのゲイト電極と前記補助容量を構成する他方の電極とは、共通の導電性膜から構成され、
前記ソース領域、チャネル形成領域及びドレイン領域のみにしきい値電圧を制御するための不純物元素が添加されていることを特徴とする。
【００１９】
また、他の発明の構成は、
絶縁表面を有する基板上に結晶性半導体膜を形成する工程と、
前記結晶性半導体膜において、後に補助容量を形成する領域上に選択的にマスクを形成する工程と、
前記結晶性半導体膜に対してしきい値電圧を制御するための不純物元素を添加する工程と、
を有し、
前記不純物元素の添加工程において当該不純物元素が添加された領域をソース領域、チャネル形成領域及びドレイン領域として利用し、当該不純物元素が添加されなかった領域を補助容量を形成するための電極として利用することを特徴とする。
【００２０】
【発明の実施の形態】
【００２１】
本願発明の実施形態について図１を用いて説明する。図１（Ａ）は画素マトリクス回路を構成する画素ＴＦＴの上面図である。下層から順に、活性層（珪素を主成分とする半導体膜）１１、ゲイト電極（アルミニウムを主成分とする金属膜）１２、補助容量の上部電極１３、ソース電極１４、ドレイン電極１５、画素電極（点線で示される）１６である。
【００２２】
活性層１１はドレイン領域（ドレイン電極１５と接続している領域）から延在して補助容量の下部電極として機能する。活性層１１のうち、補助容量の上部電極１３と重畳する領域が下部電極として機能する領域である。
【００２３】
そして、図１（Ａ）をＡ−Ａ’で切断した断面図が図１（Ｂ）である。なお、便宜上、縮尺は図１（Ａ）と対応していないが、図１（Ａ）と同じ部分には同一の符号を付してある。
【００２４】
図１（Ｂ）の構造において、１７で示される領域はチャネル形成領域であり、本願発明ではしきい値電圧を制御するための不純物が添加されている（doped regionと記す）。また、１８で示される領域は補助容量の下部電極として機能する領域であり、しきい値電圧制御用の不純物は意図的に添加されていない（undoped rejionと記す）。
【００２５】
本願発明では補助容量の上部電極１３を固定電位に保持することで、下部電極１８の主表面にチャネルが常に形成された状態として補助容量を形成する。この時、図１（Ｂ）の構成とすることで、チャネルを形成するに必要なしきい値電圧を引き下げることが可能となり、上部電極１３の電位を下げることができる。
【００２６】
ただし、この構成ではＮチャネル型ＴＦＴの場合にチャネルを低電圧で形成しやすい（ノーマリオンになりやすい）という背景がある。これはゲイト電極と活性層との仕事関数差やゲイト絶縁膜中の固定電荷等の影響による。
【００２７】
そのため、チャネル形成領域１７にはしきい値電圧制御用の不純物（１３族から選ばれた元素）を添加してしきい値電圧をプラス側に移動させる。逆に、下部電極１８は上述の様な活性層の性質を逆手にとって、意図的にしきい値電圧制御用の不純物を添加しない構成とするのである。
【００２８】
以上の様に、本願発明を実施することで補助容量の上部電極に印加する電圧（接地電位に対する電位）を下げることが可能となる。その結果、補助容量にかかる電圧を引き下げることができ、ゲイト絶縁膜（補助容量の誘電体）の劣化による補助容量の劣化を防ぐことができる。
【００２９】
また、補助容量を形成するために特に高電圧電源を用意する必要がなく、他の回路と電源ラインを共有することが容易である。そのため、回路設計の自由度が広がり、液晶表示装置の小型化、高性能化に寄与する。
【００３０】
以上の構成でなる本願発明について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００３１】
【実施例】
〔実施例１〕
本実施例では、本願発明を利用して画素マトリクス回路を構成するＴＦＴ（画素ＴＦＴ）を作製する工程例について説明する。なお、ここではＮチャネル型ＴＦＴ（ＮＴＦＴと略記する）を例にとって説明する。
【００３２】
まず、下地膜として酸化珪素膜（図示せず）を形成したガラス基板１００を用意し、その上に非晶質半導体膜（本実施例では非晶質珪素膜）１０１を形成する。非晶質珪素膜１０１の膜厚は10〜100 nm（代表的には10〜75nm、好ましくは15〜45nm）とする。また、非晶質珪素膜の代わりにSi_x Ge_1-x （0<X<1 ）で示される非晶質半導体膜を用いても良い。
【００３３】
ここで特開平7-130652号公報の実施例１または実施例２に記載された技術を利用する。この技術は珪素の結晶化を助長する触媒元素を利用して非晶質珪素膜の結晶化を行うための技術である。本実施例では同公報の実施例１に記載された技術を例にとり、触媒元素としてニッケルを用いる。
【００３４】
まず、重量換算で10ppm のニッケルを含有した酢酸ニッケル水溶液をスピンコート法により塗布し、ニッケル含有層１０２を形成する。こうして非晶質珪素膜１０１上にニッケルが保持された状態を得る。（図１（Ａ））
【００３５】
ニッケル含有層１０２を形成したら、 450〜500 ℃２時間程の加熱処理（水素出し工程）の後、 500〜700 ℃（代表的には 550〜600 ℃）の温度で 2〜12時間（代表的には 4〜8 時間）の加熱処理を行い、結晶性珪素膜（ポリシリコン膜）１０３を得る。（図１（Ｂ））
【００３６】
ここでレーザー光を照射して結晶性珪素膜１０３の結晶性の改善工程を行うことは有効である。レーザー光を照射することにより粒内欠陥の低減、不整合粒界の低減及び非晶質成分の結晶化が行われる。必要がなければ省略することも可能である。
【００３７】
次に、後に活性層となる領域上に酸化珪素膜または窒化珪素膜でなるマスク１０４を形成する。その後、１５族から選ばれた元素（本実施例ではリン）をイオン注入法またはイオンドーピング法により添加する。ここでは結晶性珪素膜中でのリン濃度が 1×10¹⁹〜 1×10²¹atoms/cm³ （代表的には 1×10²⁰atoms/cm³ ）となる様に調節する。
【００３８】
こうして、高濃度にリンが添加された領域（以下、ゲッタリング領域と呼ぶ）１０５、１０６が形成される。また、マスク直下にはリンが添加されない領域（以下、被ゲッタリング領域と呼ぶ）１０７が形成される。（図１（Ｃ））
【００３９】
次に、 500〜700 ℃（代表的には 600〜650 ℃）の温度で 4〜16時間（代表的には 8〜12時間）の加熱処理を行い、被ゲッタリング領域１０７中に残存するニッケルをゲッタリング領域１０５、１０６へと移動させる。これは、リンによる金属元素のゲッタリング効果を応用した技術である。（図１（Ｄ））
【００４０】
なお、本実施例ではガラス基板上にＴＦＴを作製するのでガラスの耐熱性でプロセス最高温度が決定されてしまう。しかしながら、基板として石英基板など耐熱性の高い基板を用いれば、ゲッタリングのための加熱処理の最高温度を 1000 ℃（好ましくは 800℃）にまで上げることができる。ただし、温度が 800℃を超えるとゲッタリング領域から被ゲッタリング領域へのリンの逆拡散が起こり始めるので1000℃以下とするのが好ましい。
【００４１】
次に、マスク１０４に対して再びパターニングを行い、後に補助容量（Ｃｓ）を形成する領域（Ｃｓ形成部と呼ぶ）上にマスク１０８を残す。そして、その状態で１３族から選ばれた元素（代表的にはボロン、インジウムまたはガリウム、本実施例ではボロン）の添加工程を行う。このボロンはＴＦＴ形成部のみに添加され、ＴＦＴのしきい値電圧を制御するための不純物元素として利用する。（図１（Ｅ））
【００４２】
こうしてボロンが添加された領域（ＴＦＴ形成部と呼ぶ）１０９とボロンが添加されなかった領域（Ｃｓ形成部）１１０が形成される。なお、ＴＦＴ形成部１０９には 1×10¹⁷〜 5×10¹⁹atoms/cm³ （代表的には 5×10¹⁷〜 5×10¹⁸atoms/cm³ ）の濃度でボロンを添加すれば良い。本実施例では、予めノンドープの場合のしきい値電圧を求め、それを踏まえてしきい値電圧が２Ｖとなる様に設定値を決定している。
【００４３】
また、Ｃｓ形成部１１０は前述のリンの添加工程も含めて意図的に不純物元素が添加されておらず、undope（アンドープ）な領域となっている。そのため、Ｃｓ形成部１１０は真性または実質的に真性な領域である。なお、実質的に真性であるとは、スピン密度よりも不純物濃度が低い領域、しきい値電圧の制御が可能な範囲（代表的には不純物濃度が 1×10¹⁴atoms/cm³ 〜 1×10¹⁷atoms/cm³ ）において一導電型を有する領域を指す。
【００４４】
次に、マスク１０８を除去した後、結晶性珪素膜をパターニングして活性層１１１を形成する。なお、この時ゲッタリング領域１０５、１０６は完全に除去し、被ゲッタリング領域１０７のみで構成する。
【００４５】
ここでレーザー光を照射して活性層１１１の結晶性の改善工程を行う。レーザー光としてはＫｒＦ、ＸｅＣｌを利用したパルス発振型エキシマレーザーを用い、線状に加工して照射する。エネルギー強度は 200〜250mJ/cm² 、発振周波数は30Hz、処理温度は室温〜500 ℃位で良い。
【００４６】
このレーザー照射工程によりＴＦＴ形成部１１１ａに含まれる不純物元素（ボロン）が活性化される。また、上述の様なレーザー照射条件では結晶性珪素膜が溶融することはないので、Ｃｓ形成部１１１ｂへのボロンの拡散も問題とはならない。こうして形成されるＣｓ形成部１１１ｂが後にＣｓの下部電極として機能する。（図２（Ａ））
【００４７】
次に、活性層１１１を覆って、珪素を含む絶縁膜でなるゲイト絶縁膜１１２を形成する。次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極及び補助容量の上部電極（Ｃｓ上部電極と呼ぶ）の原型１１３、１１４を形成する。（図２（Ｂ））
【００４８】
本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。他にもＮ型導電性を持たせた珪素膜、タンタル膜、チタン膜なども良い。
【００４９】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース／ドレイン領域と低濃度不純物領域とを形成する技術が開示されている。以下にその技術について簡単に説明する。
【００５０】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜１１５を形成する。この膜厚が後に低濃度不純物領域の長さになるのでそれに合わせて膜厚を制御する。
【００５１】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜１１７が形成される。膜厚は70〜120 nmで良い。
【００５２】
また、以上の陽極酸化工程の後に残存したアルミニウム膜がゲイト電極１１９、Ｃｓ上部電極１２０となる。こうして図２（Ｃ）の状態を得る。
【００５３】
次にゲイト電極及び多孔性の陽極酸化膜をマスクとしてゲイト絶縁膜１１２をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜１１５、１１６を除去する。こうして端部のみが露出した状態のゲイト絶縁膜が形成され、図２（Ｄ）の構造が得られる。
【００５４】
次に、この状態で一導電性を付与する不純物元素の添加工程を行う。本実施例ではＮチャネル型ＴＦＴを作製するため、不純物元素として１５族から選ばれた元素（ここではリン）を添加する。
【００５５】
この工程では、まず１回目の不純物添加を高加速電圧で行い、ｎ^- 領域を形成する。この時、加速電圧が80keV 程度と高いので不純物元素は露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。また、露出したゲイト絶縁膜の直下に 1×10¹⁷〜 5×10¹⁸atoms/cm³ 程度の濃度でリンが添加される様に調節する。
【００５６】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ⁺ 領域を形成する。この時は加速電圧を10keV 程度と低くしてゲイト絶縁膜をマスクとして利用する。また、露出した活性層に含まれるリン濃度が 1×10¹⁹〜 5×10²⁰atoms/cm³ 程度となる様に調節する。
【００５７】
以上の工程で形成された不純物領域は、ｎ⁺ 領域がソース領域１２１、ドレイン領域（本明細書中では後に画素電極と接続する方を便宜上ドレイン領域と呼ぶ）１２２となり、ｎ^- 領域が一対の低濃度不純物領域（ＬＤＤ領域とも呼ばれる）１２３となる。また、ゲイト電極直下の領域は不純物元素が添加されず、真性または実質的に真性なチャネル形成領域１２４となる。（図２（Ｄ））
【００５８】
また、この時Ｃｓ上部電極１２０の直下もリンが添加されず、真性または実質的に真性な領域（Ｃｓの下部電極を形成する領域）１２５が形成される。なお、Ｃｓ形成部にも一対のＬＤＤ１２６が形成される。
【００５９】
この一対のＬＤＤ領域１２６のうち、特にドレイン領域１２２に接する方はキャリアの充放電の経路となる。従って、ＴＦＴ側のＬＤＤ領域１２３と同様に、Ｃｓの性能劣化を防ぐために機能する。
【００６０】
以上の様にして不純物の添加工程が終了したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物元素の活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００６１】
次に、第１の層間絶縁膜１２７を500 nmの厚さに形成する。第１の層間絶縁膜１２６としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜（ポリイミド、ポリアミド、ポリイミドアミド、アクリル）、或いはそれらの積層膜を用いることができる。
【００６２】
次に、コンタクトホールを形成した後、ソース電極１２８、ドレイン電極１２９を形成する。そして、その上に第２の層間絶縁膜１３０を形成する。第２の層間絶縁膜１３０は平坦化膜としての機能を持たせるため、ポリイミドやアクリル等の有機性樹脂膜を用いることが好ましい。
【００６３】
次に、平坦化された第２の層間絶縁膜１３０上に画素電極１３１を形成する。この場合、反射型ＬＣＤを作製するならば画素電極１３１として透明導電膜（代表的にはＩＴＯ）を用いる。また、透過型ＬＣＤを作製するならば高い反射率を有する金属膜（代表的にはアルミニウムを主成分とする膜）を用いる。
【００６４】
最後に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を終端する。以上の工程によって、図２（Ｅ）に示す様な構造のＴＦＴを作製することができる。
【００６５】
本実施例の作製工程に従って作製したＮチャネル型ＴＦＴは、しきい値電圧が２Ｖ位の良好な電気特性を示す一方、Ｃｓ下部電極１１１ｂの主表面では２Ｖよりも低い電圧でチャネルが形成される。
【００６６】
例えば、Ｃｓ下部電極１２５の主表面にチャネルを形成しうるしきい値電圧を−１Ｖ（接続するドレイン領域の電位に対してＣｓ上部電極の電位が１Ｖ低い状態）とした場合、ドレイン領域１２２の電圧変動が−５〜５ＶであればＣｓ上部電極には最低でも４Ｖ（好ましくは５Ｖ）程度の電位が必要である。この電位に保持しておけば常にチャネルが形成され、Ｃｓ下部電極として機能させることができる。
【００６７】
現状においては、ＩＣの電源電圧が 3.5Ｖ〜５Ｖと低くなっているので、ＡＭＬＣＤの駆動回路も同じ電源電圧で動作させた方が、電圧変換の煩わしさがなくて良い。本実施例の場合、Ｃｓ上部電極の電位を５Ｖに保持すれば良いので、他の回路の電源と共有すればわざわざＣｓ用の電源ラインを設ける必要がない。この事は回路設計の自由度を高める上で非常に有効である。
【００６８】
また、上記構成であればドレイン領域１２２とＣｓ上部電極１２０との間にかかる最大電圧は１０Ｖ以下であるのでゲイト絶縁膜にかかる負担も小さいもので済む。その結果、ゲイト絶縁膜の劣化に伴うＣｓ特性の劣化が抑制される。
【００６９】
〔実施例２〕
実施例１ではＮチャネル型ＴＦＴを例にとって説明したが、本願発明の構成はＰチャネル型ＴＦＴに対しても適用することが可能である。ただし、Ｐチャネル型ＴＦＴではしきい値電圧がプラス側にシフトする様な場合に本願発明を適用することができる。
【００７０】
Ｐチャネル型ＴＦＴのしきい値電圧がプラス側にシフトする場合には、しきい値電圧制御用の不純物として１５族から選ばれた元素を用いれば良い。代表的にはリン、砒素またはアンチモンを用いることができる。
【００７１】
例えば、Ｃｓ下部電極にチャネルを形成しうるしきい値電圧が１Ｖ（接続するドレイン領域の電位に対してＣｓ上部電極の電位が１Ｖ高い状態）である場合、ドレイン領域の電圧変動が−５〜５ＶであればＣｓ上部電極に必要な電位は−４Ｖ（好ましくは−５Ｖ）程度で十分である。
【００７２】
この場合、−５Ｖの電源電圧を他の回路と共有すれば余計な電源ラインを設ける必要がなくなる。また、Ｃｓを形成するゲイト絶縁膜にも必要以上に高い電圧が印加されないのでＣｓ特性の劣化も抑制することができる。
【００７３】
本願発明を利用したＰチャネル型ＴＦＴの作製工程については、基本的には実施例１で説明したＮチャネル型ＴＦＴにおいて、図１（Ｅ）の工程ではリンを添加し、図２（Ｄ）の工程ではボロンを添加すれば良い。
【００７４】
本実施例を実施することで、ＡＭＬＣＤの画素マトリクス回路をＰチャネル型ＴＦＴで構成することが可能である。
【００７５】
〔実施例３〕
本実施例では、実施例１とは異なる手段で作製されるＴＦＴに対して本願発明を適用する場合の例を示す。なお、本願発明をＮチャネル型ＴＦＴ適用した場合を例にとって説明を行う。
【００７６】
まず、石英基板４０１上に75nm厚の非晶質珪素膜４０２を形成する。次に、特開平7-130652号公報の実施例２に記載の技術に従って酸化珪素膜でなるマスク絶縁膜４０３を設け、重量換算で100ppmのニッケルを含んだニッケル含有層４０４を形成する。（図５（Ａ））
【００７７】
次に、結晶化のための加熱処理を行う。本実施例では500 ℃２時間の水素出し工程の後、570 ℃14時間の加熱処理を行う。この加熱処理により、まずニッケルが添加された領域４０５から結晶核が発生し、そのまま基板と概略平行に成長した結晶領域４０６が形成される。本発明者らはこの結晶領域４０６を横成長領域と呼んでいる。（図５（Ｂ））
【００７８】
横成長領域４０６は棒状または偏平棒状結晶が複数集合して構成され、互いの結晶粒が互いに概略平行に、巨視的に特定の方向性をもって並んでいる。そのため、非常に結晶性が良いという特徴を持つ。
【００７９】
結晶化のための加熱処理が終了したら、触媒元素（ニッケル）を除去するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。（図５（Ｃ））
【００８０】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。そのため加熱処理温度を好ましくは800 〜1100℃（代表的には900 〜1000℃）とし、処理時間は 0.1〜 4hr、代表的には 0.3〜 2hrとする。
【００８１】
代表的な実施例としては酸素雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記濃度以上とすると、処理後の横成長領域４０７の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００８２】
また、ハロゲン元素を含む化合物してはＨＣｌガス以外にもＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲン元素を含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００８３】
この工程においては横成長領域４０６中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去される。そして、この工程後に得られる横成長領域４０７中のニッケルの濃度は 5×10¹⁷atoms/cm³ 以下（代表的には 2×10¹⁷atoms/cm³ 以下）にまで低減される。なお、本発明者らの経験によれば、ニッケル濃度が 5×10¹⁷atoms/cm³ 以下であればＴＦＴ特性に悪影響はでない。
【００８４】
また、この加熱処理により熱酸化膜４０８が形成されるため、結晶性珪素膜の膜厚は減少する。上記処理条件（950 ℃30分）では約15nmだけ膜厚が減少するが、この工程は結晶性珪素膜の薄膜化も兼ねている。
【００８５】
こうして触媒元素のゲッタリングプロセスが終了したら、レジストマスク４０９を形成して、しきい値電圧を制御するための不純物元素をイオン注入法により添加する。本実施例ではボロンを添加する。
【００８６】
こうしてＴＦＴ形成部にはボロンが添加された領域（後のソース領域、チャネル形成領域、ドレイン領域を形成する部分）４１０が形成され、Ｃｓ形成部にはボロンが添加されなかった領域（後のＣｓ下部電極を形成する部分）４１１が形成される。（図５（Ｄ））
【００８７】
次に、レジストマスク４０９を除去した後、レーザー照射工程を行い、添加した不純物元素の活性化を行う。この時、４１２ａ、４１２ｂで示される両領域は結晶性も改善される。（図５（Ｅ））
【００８８】
次に、パターニングを行い、横成長領域のみからなる活性層４１３を形成し、その上に酸化窒化珪素膜（ＳｉＯx Ｎy で示される）からなるゲイト絶縁膜４１４を120 nmの厚さに形成する。この膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。
【００８９】
そして、再びハロゲン元素を含む雰囲気での加熱処理を行う。条件は前述の条件に従えば良い。この加熱処理により再び触媒元素がゲッタリングされ、活性層４１３中に残存する触媒元素の濃度はさらに低減される。（図６（Ａ））
【００９０】
また、この加熱処理により活性層４１３とゲイト絶縁膜４１４の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜４１４の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００９１】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、ゲイト絶縁膜４１４の膜質の向上を図ることも有効である。
【００９２】
こうして図６（Ａ）の状態が得られたら、Ｎ型導電性を持たせた結晶性珪素膜からなるゲイト電極４１５及びＣｓ上部電極４１６を形成する。そして、その状態で１５族から選ばれた元素（本実施例では砒素）を添加し、不純物領域４１７、４１８を形成する。この不純物領域の一部は後にＬＤＤ領域として残るので、ＬＤＤ領域に必要な濃度となる添加量を設定する。（図６（Ｂ））
【００９３】
次に、ドライエッチング法によりゲイト絶縁膜４１４をエッチングする。エッチングガスにはＣＨＦ₃ を用いれば良い。こうしてゲイト電極下のみにゲイト絶縁膜４１９、４２０が形成される。さらに、酸化珪素膜を堆積した後にエッチバック技術を用いてサイドウォール４２１、４２２を形成する。（図６（Ｃ））
【００９４】
図６（Ｃ）の状態が得られたら、次に、リンイオンの添加工程を行う。この添加工程ではソース／ドレイン領域を形成する様に 1×10²⁰atoms/cm³ 程度の濃度でリンを添加する。
【００９５】
この工程によりソース領域４２３、ドレイン領域４２４、ＬＤＤ領域４２５、チャネル形成領域４２６、Ｃｓ下部電極４２７、補助容量のＬＤＤ領域４２８が形成される。（図６（Ｄ））
【００９６】
次に、レーザー光の照射及びファーネスアニールとを併用して添加したリンの活性化を行う。
【００９７】
次に、５０ｎｍ厚のチタン膜（図示せず）を成膜し、熱アニールを行うことでチタンシリサイド４２９〜４３２を形成する。この工程には公知のサリサイド技術を利用すれば良い。
【００９８】
そして、第１の層間絶縁膜４３３を50nm厚の窒化珪素膜と900 nm厚の酸化珪素膜との積層膜で構成し、その上にソース電極４３４、ドレイン電極４３５を形成する。これら電極は１wt% のシリコンを含有させたアルミニウム膜とチタン膜との積層膜で形成する。
【００９９】
さらに、第２の層間絶縁膜４３６を１μｍ厚のアクリルで形成する。そしてその上に透明導電膜（本実施例ではＩＴＯ）からなる画素電極４３７を形成する。最後に、350 ℃２時間の水素化工程を行って図６（Ｅ）に示す様な構造の画素ＴＦＴが完成する。
【０１００】
なお、本実施例ではＮチャネル型ＴＦＴの場合について説明しているが、実施例２にも示した様にＰチャネル型ＴＦＴに適用することは容易である。
【０１０１】
〔実施例４〕
本実施例では本願発明をボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に適用した場合の例について説明する。
【０１０２】
図７において、７０１は絶縁表面を有する基板、７０２はゲイト電極、７０３は補助容量の下部電極である。これらの電極はタンタル膜、クロム膜、タングステン膜、モリブデン膜、導電性を有する珪素膜等で構成される。
【０１０３】
また、７０４はゲイト絶縁膜、７０５はソース領域、７０６はドレイン領域、７０７はＬＤＤ領域、７０８はチャネル形成領域である。本実施例ではチャネル形成領域７０８にはしきい値電圧を制御するための不純物元素が添加されている（doped regionと記す）。
【０１０４】
また、７０９は補助容量側のＬＤＤ領域、７１０は補助容量の上部電極であり、上部電極７１０中には意図的に不純物が添加されていない（undoped regionと記す）。
【０１０５】
なお、７１１、７１２は酸化窒化珪素膜からなるチャネル保護膜である。また、ソース／ドレイン電極等は図３（Ｅ）や図６（Ｅ）と同じ構成であるのでここでの説明は省略する。
【０１０６】
本実施例の逆スタガ型構造は、基本的には公知の手段で作製することが可能であるが、実施例１にならってしきい値電圧制御用の不純物元素をＴＦＴ形成部とＣｓ形成部とで打ち分ける必要がある。
【０１０７】
また、本実施例の逆スタガ型ＴＦＴはしきい値電圧制御用の不純物元素とソース／ドレイン形成用の不純物元素とを適切に選択することで、Ｎチャネル型ＴＦＴにもＰチャネル型ＴＦＴにも適用しうる。
【０１０８】
〔実施例５〕
実施例１、３、４に示した様なＮチャネル型ＴＦＴを作製する場合において、ゲイト電極として適切な材料を用いることで、本願発明の効果をさらに顕著なものにすることができる。
【０１０９】
図１０（Ａ）においてφｍは金属膜Ａの仕事関数、φｓは半導体膜（ここでは真性半導体膜を例にとる）の仕事関数、Ｅｖ、Ｅｆ、Ｅｃはそれぞれ半導体膜の価電子帯、フェルミレベル、伝導帯を表している。なお、金属膜には電圧を印加していない。
【０１１０】
この時、半導体膜のフェルミレベルは金属膜Ａとの仕事関数差によりΔＥだけ上がり、その結果バンド曲がりが発生する。そのため、絶縁体（ゲイト絶縁膜の相当する）との界面には電子が誘起され、場合によっては反転層（チャネル）が形成される。これがいわゆるノーマリオンとなった状態である。
【０１１１】
次に、金属膜Ａよりも仕事関数の小さい金属膜Ｂ（仕事関数はφｍ’で表す）を考える。この場合、図１０（Ａ）の場合と同様にバンド曲がりを発生するが、フェルミレベルのシフト量に相当するΔＥ’はΔＥよりも大きくなる。従って、バンド曲がりも図１０（Ａ）の場合より大きくなり、図１０（Ａ）よりも多くの電子が半導体界面に誘起される。
【０１１２】
以上の事から、ゲイト電極となる金属膜の仕事関数が小さくなると半導体界面には電子が誘起されやすくなり、Ｎチャネル型ＴＦＴの特性はノーマリオンになりやすくなる傾向にあることが判る。逆に金属膜の仕事関数が大きくなれば半導体界面には正孔が誘起されやすくなり、結果的にＰチャネル型ＴＦＴの特性がノーマリオンになることは容易に理解できる。
【０１１３】
従って、本願発明ではＮチャネル型ＴＦＴのゲイト電極には仕事関数の小さい金属膜を用い、Ｐチャネル型ＴＦＴのゲイト電極には仕事関数の大きい金属膜を用いることが有効である。
【０１１４】
通常、結晶性珪素膜（ポリシリコン膜）は意図的に不純物を添加しない限り真性または実質的に真性である。そして、その時ゲイト電極としてアルミニウムを主成分とする金属膜を用いればノーマリオンのＮチャネル型ＴＦＴを作製できることが実験的に確かめられている。
【０１１５】
以上の事から、少なくともアルミニウムの仕事関数（φ_Al＝ 4.1ｅＶ）よりも小さい仕事関数を持つ金属膜であればノーマリオン特性のＮチャネル型ＴＦＴを作製しうるのでゲイト電極材料として好適である。
【０１１６】
実際には、しきい値電圧はゲイト絶縁膜中の固定電荷等の影響をも受けるので、仕事関数の許容範囲も広がり、φｍ＝ 4.5ｅＶ以下であれば十分にノーマリオンのＮチャネル型ＴＦＴを作製することができると考えられる。また、φｍ＝ 4.5ｅＶ以上（好ましくは 5.0ｅＶ以上）であればノーマリオンのＰチャネル型ＴＦＴが作製できると考えられる。
【０１１７】
具体的な材料としては、アルミニウム膜以外に、チタン膜、モリブデン膜、タングステン膜、タンタル膜、Ｎ型導電性を持たせた珪素膜、クロム膜などが本願発明のＮチャネル型ＴＦＴのゲイト電極として好適である。
【０１１８】
また、本願発明のＰチャネル型ＴＦＴのゲイト電極としては、Ｐ型導電性を持たせた珪素膜が好適であると考えられる。勿論、この構成は実施例２に示した構成に対して有効である。
【０１１９】
〔実施例６〕
本実施例では実施例１〜５に示した構成の画素ＴＦＴを画素マトリクス回路として有するＡＭＬＣＤの外観を図８に示す。図８（Ａ）において、８０１はアクティブマトリクス基板であり、その上には本願発明のＴＦＴによって画素マトリクス回路８０２が構成され、ソース側駆動回路８０３、ゲイト側駆動回路８０４が構成されている。また、８０５は対向基板である。
【０１２０】
本実施例のＡＭＬＣＤはアクティブマトリクス基板８０１と対向基板８０５とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板８０５を取り除き、露出したアクティブマトリクス基板に対してＦＰＣ（フレキシブル・プリント・サーキット）８０６を接続してある。このＦＰＣ８０６によって外部信号を回路内部へと伝達する。
【０１２１】
また、ＦＰＣ８０６を取り付ける面を利用してＩＣチップ８０７、８０８が取り付けられている。これらのＩＣチップはビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構成される。図８では２個取り付けられているが、１個でも良いし、さらに複数個であっても良い。
【０１２２】
また、図８（Ｂ）の様な構成もとりうる。図８（Ｂ）において図８（Ａ）と同一の部分は同じ符号を付してある。ここでは図８（Ａ）でＩＣチップが行っていた信号処理を、同一基板上にＴＦＴでもって形成されたロジック回路８０９によって行う例を示している。
【０１２３】
〔実施例７〕
実施例５に示したＡＭＬＣＤは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、ＡＭＬＣＤを表示ディスプレイとして搭載した製品を指す。
【０１２４】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図９に示す。
【０１２５】
図９（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は表示装置２００４等に適用することができる。
【０１２６】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２に適用することができる。
【０１２７】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５等に適用できる。
【０１２８】
図９（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１２９】
図９（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１３０】
図９（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１３１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１３２】
【発明の効果】
本願発明を利用することで、補助容量の上部電極に印加する電圧が下げられるので補助容量にかかる電圧が低減され、絶縁破壊による補助容量の劣化を防ぐことができる。
【０１３３】
また、補助容量を形成するために特に高電圧電源を用意する必要がなく、他の回路と電源ラインを共有することが容易であるため、回路設計の自由度が広がり、小型で高性能なＡＭＬＣＤを実現することができる。
【図面の簡単な説明】
【図１】 本願発明の画素ＴＦＴの構成を示す図。
【図２】 画素ＴＦＴの作製工程を示す図。
【図３】 画素ＴＦＴの作製工程を示す図。
【図４】 従来の画素ＴＦＴの構成を示す図。
【図５】 画素ＴＦＴの作製工程を示す図。
【図６】 画素ＴＦＴの作製工程を示す図。
【図７】 本願発明の画素ＴＦＴの構成を示す図。
【図８】 本願発明のＡＭＬＣＤの構成を示す図。
【図９】 本願発明の電子機器の構成を示す図。
【図１０】 金属／半導体の仕事関数の構成を示す図。
【符号の説明】
１１ 活性層
１２ ゲイト配線（ゲイト電極）
１３ 補助容量の上部電極
１４ ソース電極
１５ ドレイン電極
１６ 画素電極
１７ チャネル形成領域
１８ 補助容量の下部電極

Claims (13)

1. 画素マトリクス回路を構成する複数の画素のそれぞれに、少なくとも一つのＴＦＴと、一対の電極間に誘電体を挟持してなる補助容量と、を有する半導体装置であって、
   前記ＴＦＴのソース領域、チャネル形成領域及びドレイン領域と、前記補助容量の一方の電極とは、共通の層の半導体膜でなり、
   前記ソース領域、前記ドレイン領域にはＮ型を付与する不純物元素が添加されており、
   前記ＴＦＴのゲイト電極と前記補助容量の他方の電極とは、共通の層の導電性膜でなり、
   前記導電性膜はアルミニウム、チタン、モリブデン、タングステン、タンタル、Ｎ型導電性を持たせた珪素膜、またはクロムであり、
   前記ソース領域、前記チャネル形成領域及び前記ドレイン領域にしきい値電圧を制御するためのＰ型を付与する不純物元素が添加され、
   前記補助容量の一方の電極を形成している半導体膜は前記Ｎ型を付与する不純物元素、及び前記Ｐ型を付与する不純物元素が添加されていないことを特徴とする半導体装置。
2. 画素マトリクス回路を構成する複数の画素のそれぞれに、少なくとも一つのＴＦＴと、一対の電極間に誘電体を挟持してなる補助容量と、を有する半導体装置であって、
   前記ＴＦＴのソース領域、チャネル形成領域、ドレイン領域及びＬＤＤ領域と、前記補助容量の一方の電極とは、共通の層の半導体膜でなり、
   前記ソース領域、前記ドレイン領域及び前記ＬＤＤ領域にはＮ型を付与する不純物元素が添加されており、
   前記ＴＦＴのゲイト電極と前記補助容量の他方の電極とは、共通の層の導電性膜でなり、
   前記導電性膜はアルミニウム、チタン、モリブデン、タングステン、タンタル、Ｎ型導電性を持たせた珪素膜、またはクロムであり、
   前記ソース領域、前記チャネル形成領域、前記ドレイン領域及び前記ＬＤＤ領域にしきい値電圧を制御するためのＰ型を付与する不純物元素が添加され、
   前記補助容量の一方の電極を形成している半導体膜は前記Ｎ型を付与する不純物元素、及び前記Ｐ型を付与する不純物元素が添加されていないことを特徴とする半導体装置。
3. 請求項１または請求項２において、前記半導体膜は珪素であり、前記ソース領域及び前記ドレイン領域の上部にはシリサイドが形成されていることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一項において、前記ゲイト電極にはサイドウォールが形成されていることを特徴とする半導体装置。
5. 薄膜トランジスタと補助容量とを有する画素を備えた半導体装置であって、
   前記薄膜トランジスタのソース領域及びドレイン領域と、チャネル形成領域と、前記補助容量の一方の電極とは、共通の半導体膜でなり、
   前記ソース領域、前記ドレイン領域にはＮ型を付与する不純物元素が添加されており、
   前記薄膜トランジスタのゲイト電極と前記補助容量の他方の電極とは、共通の層の導電性膜でなり、
   前記導電性膜はアルミニウム、チタン、モリブデン、タングステン、タンタル、Ｎ型導電性を持たせた珪素膜、またはクロムであり、
   前記ソース領域、前記チャネル形成領域及び前記ドレイン領域にしきい値電圧を制御するためのＰ型を付与する不純物元素が添加され、
   前記補助容量の一方の電極を形成している半導体膜は前記Ｎ型を付与する不純物元素、及び前記Ｐ型を付与する不純物元素が添加されておらず、
   前記薄膜トランジスタ及び前記補助容量を覆って第１の絶縁膜が形成され、
   前記第１の絶縁膜上に前記半導体膜にコンタクトした第１の電極が形成され、
   前記第１の電極を覆って第２の絶縁膜が形成され、
   前記第２の絶縁膜上に前記第１の電極にコンタクトした第２の電極が形成され、
   前記第１の電極と前記半導体膜とのコンタクト箇所と、前記第１の電極と前記第２の電極とのコンタクト箇所は、前記画素を上面から見たときに重なっていることを特徴とする半導体装置。
6. 基板上に酸化珪素膜を介して薄膜トランジスタと補助容量とを有する画素を備えた半導体装置であって、
   前記薄膜トランジスタのソース領域及びドレイン領域と、チャネル形成領域と、前記補助容量の一方の電極とは、共通の結晶性珪素膜でなり、
   前記ソース領域、前記ドレイン領域にはＮ型を付与する不純物元素が添加されており、
   前記薄膜トランジスタのゲイト電極と前記補助容量の他方の電極とは、珪素を含む絶縁膜を介して前記結晶性珪素膜上に共通の層の導電性膜で形成され、
   前記導電性膜はアルミニウム、チタン、モリブデン、タングステン、タンタル、Ｎ型導電性を持たせた珪素膜、またはクロムであり、
   前記ソース領域、前記チャネル形成領域及び前記ドレイン領域にしきい値電圧を制御するためのＰ型を付与する不純物元素が添加され、
   前記補助容量の一方の電極を形成している結晶性珪素膜は前記Ｎ型を付与する不純物元素、及び前記Ｐ型を付与する不純物元素が添加されておらず、
   前記薄膜トランジスタ及び前記補助容量を覆って第１の絶縁膜が形成され、
   前記第１の絶縁膜上に前記結晶性珪素膜にコンタクトした第１の電極が形成され、
   前記第１の電極を覆って第２の絶縁膜が形成され、
   前記第２の絶縁膜上に前記第１の電極にコンタクトした第２の電極が形成され、
   前記第１の電極と前記結晶性珪素膜とのコンタクト箇所と、前記第１の電極と前記第２の電極とのコンタクト箇所は、前記画素を上面から見たときに重なっていることを特徴とする半導体装置。
7. 請求項５または請求項６において、前記第２の電極はアルミニウムを主成分とする膜であることを特徴とする半導体装置。
8. 請求項５乃至７のいずれか一項において、前記第２の絶縁膜は有機性樹脂膜であることを特徴とする半導体装置。
9. 請求項５乃至８のいずれか一項において、前記ゲイト電極は複数のゲイト電極からなることを特徴とする半導体装置。
10. 請求項１乃至９のいずれか一項において、前記半導体装置はビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ又は携帯情報端末のいずれかであることを特徴とする半導体装置。
11. 基板上に結晶性半導体膜を形成し、
    前記結晶性半導体膜において、後に補助容量を形成する領域上に選択的にマスクを形成し、
    前記結晶性半導体膜に対してしきい値電圧を制御するためのＰ型を付与する不純物元素を添加し、
    前記結晶性半導体膜上に絶縁膜を形成し、
    前記絶縁膜上にアルミニウム、チタン、モリブデン、タングステン、タンタル、Ｎ型導電性を持たせた珪素膜、またはクロムからなる導電性膜を形成し、
    前記導電性膜をパターニングして、ゲイト電極および前記補助容量の一方の電極を形成し、
    前記Ｐ型を付与する不純物元素が添加された領域の一部に、Ｎ型を付与する不純物元素を添加してソース領域、ドレイン領域を形成し、
    前記ソース領域及び前記ドレイン領域に挟まれ、前記Ｐ型を付与する不純物元素が添加された領域をチャネル形成領域とし、
    前記Ｎ型を付与する不純物元素、及び前記Ｐ型を付与する不純物元素が添加されなかった領域を前記補助容量の他方の電極とすることを特徴とする半導体装置の作製方法。
12. 基板上に結晶性珪素膜を形成し、
    前記結晶性珪素膜の一部をマスクして他部にＰ型を付与する第１の不純物元素を添加し、
    前記結晶性珪素膜をパターニングして活性層を形成し、
    前記活性層上に絶縁膜を形成し、
    前記絶縁膜上にＮ型導電性を持たせた結晶性珪素膜からなる第１の電極を形成し、
    前記活性層に前記第１の電極をマスクとして、Ｎ型を付与する第２の不純物元素を添加し、
    前記第１の電極をマスクとして、前記絶縁膜をエッチングし、
    前記第１の電極にサイドウォールを形成し、
    前記第１の電極及び前記サイドウォールをマスクとして前記活性層にＮ型を付与する第３の不純物元素を添加し、前記第１の不純物元素が添加されたチャネル形成領域、前記第１の不純物元素及び前記第２の不純物元素が添加されたＬＤＤ領域、前記第１の不純物元素、前記第２の不純物元素及び前記第３の不純物元素が添加されたソース領域及びドレイン領域、並びに前記第１の不純物元素、前記第２の不純物元素及び前記第３の不純物元素の添加されない容量領域を形成し、
    前記第１の電極、前記ソース領域及び前記ドレイン領域上にチタン膜を成膜し、前記第１の電極、前記ソース領域及び前記ドレイン領域にチタンシリサイドを形成することを特徴とする半導体装置の作製方法。
13. 請求項１１または請求項１２において、前記絶縁膜は酸化窒化珪素膜（ＳｉＯ_ｘＮ_ｙ）からなることを特徴とする半導体装置の作製方法。

Images