JP3998888B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法 Download PDFInfo
- Publication number
- JP3998888B2 JP3998888B2 JP2000062917A JP2000062917A JP3998888B2 JP 3998888 B2 JP3998888 B2 JP 3998888B2 JP 2000062917 A JP2000062917 A JP 2000062917A JP 2000062917 A JP2000062917 A JP 2000062917A JP 3998888 B2 JP3998888 B2 JP 3998888B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- impurity
- concentration
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、絶縁表面を有する基板上にアクティブマトリクス型電界効果薄膜トランジスタ（以下、薄膜トランジスタをＴＦＴという）で構成された回路を有する半導体装置、およびその作製方法に関する。本明細書のおける半導体装置とは、半導体特性を利用することで機能する装置全般を指す。特に本願発明は、同一基板上に画像表示領域と画像表示を行うための駆動回路を設けた、液晶表示装置に代表される電気光学装置およびこの電気光学装置を搭載する電子機器に好適に利用できる。上記半導体装置は、上記電気光学装置および上記電気光学装置を搭載する電子機器をその範疇に含んでいる。
【０００２】
【従来の技術】
多結晶シリコン（ポリシリコン）、微結晶シリコン、単結晶シリコンに代表される結晶質シリコンの半導体層を有するＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は、アモルファスシリコンの半導体層を有するＴＦＴ（以下、アモルファスシリコンＴＦＴと記す）よりも電界効果移動度が高く、高速動作が可能である。そのため、高速動作が必要な画像領域の駆動回路の作製にアモルファスシリコンＴＦＴを用いるのは不適当だったが、結晶質シリコンＴＦＴを用いると、画像表示領域と同一基板上に作製することが可能になった。
【０００３】
しかしながら、半導体装置の製造プロセス中に混入する重金属等の不純物元素の問題は十分に解決されてはいない。特に重金属元素がシリコン中に固溶すると、バンドギャップ中に深い準位を形成し、また熱処理時にシリサイドとして析出し、転位を発生させる。これらはシリコンのキャリアのライフタイムを低下させ、またゲート酸化膜の絶縁破壊や、信頼性の不良を引き起こし、デバイスの歩留まりを低下させる。
【０００４】
従って高性能なデバイスを得るためには重金属等の不純物元素を取り除く方法、すなわちゲッタリング技術が非常に重要である。ゲッタリング技術の一つに、特開平１０−３０３４３０号公報記載の技術がある。同公報開示の技術は、結晶化を促進させる金属を導入することで、結晶成長を行い、Pに代表される元素をドープした領域に結晶化を促進させる金属を移動させ、ゲッタリングを行うものである。この技術は、非晶質膜の結晶化にあたっては、結晶化を促進させる金属の作用で結晶化温度を引き下げ、また結晶化に要する時間を低減させ、かつ結晶化終了後は、半導体装置の電気特性が下がらないように、あるいは信頼性が低下しないように、結晶化を促進させる金属を結晶質膜中から除去または悪影響を及ぼさない程度まで低減させるものである。この技術を用いることで低温の加熱処理で結晶化を促進させる金属をゲッタリングさせることができ、半導体装置作製にあたり低温プロセスの特徴を生かすことができる。
【０００５】
【発明が解決しようとする課題】
前記ゲッタリングは完全に行う必要がある。基板面内でゲッタリングの不完全な部分があると、各トランジスタは電気的特性のばらつきを生じ、このトランジスタでアクティブマトリクス型表示装置を構成し、表示させた場合、表示むらの原因となりうる。前記ゲッタリングを完全に行うためには、ゲッタリング時の熱処理時間を長くすればよいが、スループットの点から、熱処理時間はできるだけ短い方が好ましい。完全なゲッタリングを行い、かつ熱処理時間を短縮することが、本願発明の解決しようとする課題である。
【０００６】
【課題を解決するための手段】
FPMの説明を入れること
本発明者らは上記課題を解決するために、ゲッタリングを律速している機構に着目した。図1、図2は絶縁基板上に形成された結晶質シリコン半導体層のFPM（希フッ酸過水）処理後のSEM写真である。この結晶質シリコン半導体層は、結晶化を促進する金属Niを用いて結晶化を行い、更にレーザーアニール処理を行ったものである。従ってこの半導体層中にはNiシリサイドが存在している。FPM処理においては結晶粒界等のダングリングボンドや、金属やシリサイドが選択的にエッチングされるため、エッチングによる穴を観察することによって、金属やシリサイドの偏析している領域を知ることができる。図１はレーザーアニール後に、FPM処理を行った半導体層の写真である。白く盛り上がった結晶粒界領域（リッジ）やリッジとリッジがぶつかる領域（三重点）にエッチングによる穴が多くみられ、また結晶粒界の内部においても小さな穴が多数みられる。従ってNiは半導体層においてリッジ以外の領域にも広く分布していることがわかる。一方図2はレーザーアニール後に熱処理を行い、FPM処理を行った半導体層の写真である。エッチングによる穴は三重点などの大きなリッジにのみ見られ、結晶粒界の内部における穴はなくなっている。従って、半導体層中の金属やシリサイドは、熱処理によって、大きなリッジや三重点に偏析することが分かった。すなわちゲッタリングを律速しているのは、大きなリッジや三重点であり、半導体層表面のリッジやラフネスを低減することができれば、ゲッタリングを効率よく、短時間に完全に行うことができる。しかしながらリッジやラフネスを低減することは困難である。そこで本発明者らは発想を逆転させて、この結晶粒界を積極的にゲッタリングに利用する方法を考えた。またリッジの位置を制御する特願２０００−０２０９１３号に記載された技術を用いれば、ソース端やドレイン端におけるPN接合領域とリッジが形成される領域をずらすことができ、これによって、重金属等の不純物元素をPN接合領域から効果的にゲッタリングできる。
【０００７】
また本願発明はその他のゲッタリングと併用することが容易であり、また他のゲッタリングと併用することによって、より強力に重金属等の不純物元素を取り除くことができる。例えば、トランジスタのソース／ドレイン領域にPに代表される元素をドープし、ゲッタリングを行う方法がある。この方法では、ゲッタリングによって結晶化を促進させる金属を除去または減少させる領域はトランジスタのチャネルが形成される領域のみでよい為、ゲッタリングに要する熱処理の時間を短縮でき、同時にN型トランジスタのソース／ドレインを形成できる。これらは特開平１０−２４２４７５号公報や特開平１０−３３５６７２号公報に記載された技術である。さらに接合領域近傍の不純物を取り除く目的で、P濃度に勾配をもたせてゲッタリングを行う技術があり、本明細書では、この技術と併用する場合も考えた。Ｐ濃度に勾配を持たせてゲッタリングを行う技術は特願平１１−３７２２１４号に記載された技術である。
【０００８】
また本明細書は結晶質シリコン薄膜の形成において、結晶化を促進する金属（主に３ｄ遷移金属）を用いた場合に特に有効である。結晶化を促進する金属を用いて結晶化を行う方法は、特開平１０−３０３４３０号公報に記載されている。
【０００９】
本明細書においては、レーザーアニールによって形成されるリッジをゲッタリングサイトに用いることを骨格としている。一方、大きなリッジに重金属等の不純物が偏析しやすいのは、大きなリッジの周囲には結晶欠陥が多数存在している為と考えられる。従って半導体層表面の凸凹の高さでゲッタリング能力を規定できる。本明細書では、半導体層の平均膜厚を中心とした凸凹の平均高低差でゲッタリング能力を規定する。凸凹の平均高低差はAFMなどの測定によって、容易に調べることができる。
【００１０】
本願発明の構成を、図3を用いて説明する。基板303は、ガラス基板や石英基板である。基板303上には下地膜308と半導体層が形成されており、半導体層にはチャネル形成領域307と前記チャネル形成領域307の外側に半導体領域301、311が形成されている。チャネル形成領域307と半導体領域301、311は互いに接していてもよいし、離れていてもよい。チャネル形成領域307の上には、絶縁膜304が形成され、さらに前記絶縁膜304を介して、前記チャネル形成領域307と重なるゲート電極305が形成されている。前記絶縁膜304は前記チャネル形成領域307の外側の半導体層上にも形成されていてもよい。また前記チャネル形成領域307と前記第一の半導体領域301、311の間にLDD領域やオフセット領域が形成されることもある。前記半導体領域はソース／ドレインとして使用されてもよいし、ソース／ドレイン領域の外側に形成されてもよい。また前記第１の領域は図3に示したように、チャネル形成領域307の両側ではなく、片側のみに形成してもよい。本願発明は半導体領域301、311の表面における凸凹の平均高低差が、チャネル形成領域307の表面における凸凹の平均高低差よりも大きいことを特徴とする。また本願発明にイオン注入を用いてゲッタリングとソース／ドレイン形成を同時に行う、特開平１０−２４２４７５号公報や特開平１０−３３５６７２号公報に記載の技術と併用すると、更に効果的である。前記半導体層は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。Niを用いた場合チャネル形成領域のNi濃度はソース／ドレイン領域のNi濃度の１／５以下となる。
【００１１】
本願発明の作製方法は、チャネル形成領域307を含む半導体層のうち、チャネル形成領域の外側に前記チャネル形成領域の表面における凸凹の平均高低差よりも大きい凸凹の平均高低差を有する半導体領域301,311を形成する工程を有することを特徴とする。
【００１２】
本願発明の別の構成を、図4を用いて説明する。これは特願平１１−３７２２１４号に記載されたＰ濃度に勾配を持たせてゲッタリングを行い、接合近傍の重金属等の不純物元素を除去する技術と、本明細書中で前述した半導体層に於ける凸凹を用いて重金属等の不純物元素をゲッタリングする技術とを併用するものである。
【００１３】
基板403は、ガラス基板や石英基板である。基板403上にはチャネル形成領域407と、前記チャネル形成領域407の外側に第１の不純物領域401,411と、更にその外側に第２の不純物領域402,412が形成されている。前記第１の不純物領域401,411には一導電型の不純物元素を第１の濃度で導入し、前記第２の不純物領域402,412には前記導電型と同型の不純物元素を第２の濃度で導入する。前記チャネル形成領域407は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。チャネル形成領域407の上には、絶縁膜404が形成され、さらに前記絶縁膜404を介して、前記チャネル形成領域407と重なるゲート電極405が形成されている。前記第１の不純物領域401,411と前記第２の不純物領域402,412を合わせた領域が、ソース／ドレイン領域の全体、もしくは一部分となる。前記絶縁膜404はソース／ドレイン領域の上にも形成されていてもよい。また前記チャネル形成領域と第１の不純物領域との間に、LDD領域やオフセット領域が形成されている場合もある。
【００１４】
本願発明は前記第１の不純物領域401,411における第１の濃度よりも、前記第２の不純物領域402,412における第２の濃度の方が大きいことを特徴とする。また、かつ前記第２の不純物領域402,412の表面における凸凹の平均高低差が、前記チャネル形成領域307の表面における凸凹の平均高低差よりも大きいことを特徴とする。本願発明は、具体的には前記第１の濃度が、1×1019/cm3〜5×1021/cm3であり、前記第２の濃度は、前記第1の濃度の1.２倍から1000倍であることを特徴とする。本願発明の構成は図4に示すようなチャネル形成領域の両側で構成されるものでもよいし、片側のみで構成されるものであってもよい。すなわち、たとえばドレイン領域の接合近傍の不純物をゲッタリングしたいときには、ドレイン側にのみ、前記第１の不純物領域と前記第２の不純物領域を形成してもよい。
【００１５】
本願発明の作製方法は、チャネル形成領域407を含む半導体層を形成する工程と、一導電型を付与する不純物元素を第１の濃度で導入して、前記半導体層のうちチャネル形成領域の外側に第１の不純物領域401,411を形成する工程と、前記一導電型と同型を付与する不純物元素を前記第1の濃度よりも高い第２の濃度で導入して、前記第１の不純物領域の外側に第２の不純物領域402,412を形成する工程と、前記第２の半導体領域の表面における凸凹の平均高低差を、前記チャネル形成領域の表面における凸凹の平均高低差よりも大きくする工程と、を有することを特徴とする。前記チャネル形成領域の表面における凸凹の平均高低差を大きくする工程は、半導体層の結晶化時でもよいし、第１の不純物領域や第２の不純物領域形成時であってもよいし、その後でもよい。
【００１６】
前記構成は第１の不純物領域と第２の不純物領域に、それぞれ第１の濃度と第２の濃度で同型の導電性を与える不純物元素を導入する場合を説明するものである。次に第１の不純物領域と第２の不純物領域にそれぞれ第１の濃度と第２の濃度で反対の導電性を与える不純物元素を導入する場合の、本明細書の構成を、図4を使って説明する。その構成は、第１の不純物領域401,411には一導電型の不純物元素を第１の濃度で導入し、第２の不純物領域402,412には、前記第１の不純物領域に導入した不純物元素と同型の導電型を与える不純物元素を、前記第１の濃度で導入し、かつ前記一導電型と反対の導電型の不純物元素を第２の濃度で導入するものである。この構成は、前記第２の濃度よりも、前記第１の濃度の方が大きいことを特徴とする。また、かつ前記第２の不純物領域402,412の表面における凸凹の平均高低差が、チャネル形成領域407の表面における凸凹の平均高低差よりも大きいことを特徴とする。前記第２の不純物領域に導入された反対の導電型の不純物元素は、ソース／ドレイン形成の為だけではなく、主にゲッタリングの為に導入されている。本願発明は具体的には、前記第2の濃度が、1×1019/cm3〜1×1022/cm3であることを特徴とする。例としては、P型のTFTにおいてはNiをゲッタリングする効果の大きいPを前記第２の不純物領域に導入すれば、Niを接合領域近傍から効果的にゲッタリングできる。別の例としては、N型のTFTにおいて、Feをゲッタリングする効果の大きいBを前記第２の不純物領域に導入すれば、Feを接合領域近傍から効果的にゲッタリングできる。
【００１７】
本願発明の作製方法は、チャネル形成領域407を含む半導体層を形成する工程と、一導電型を付与する不純物元素を第１の濃度で導入して、前記半導体層のうちチャネル形成領域の外側に第１の不純物領域401,411を形成する工程と、前記一導電型を付与する不純物元素を前記第１の濃度で導入し、かつ、前記一導電型とは反対の導電型を付与する不純物元素を前記第１の濃度よりも高い第２の濃度で導入して、前記第１の不純物領域の外側に第２の不純物領域402,412を形成する工程と、前記第２の半導体領域の表面における凸凹の平均高低差を、前記チャネル領域の表面における凸凹の平均高低差よりも大きくする工程と、を有することを特徴とする。前記チャネル形成領域407の表面における凸凹の平均高低差を大きくする工程は、半導体層の結晶化時でもよいし、第１の不純物領域や第２の不純物領域形成時であってもよいし、その後でもよい。
【００１８】
本願発明の別の構成を説明する。この方法では、特願２０００−０２０９１３号に記載された技術を用いてリッジの位置を制御して半導体層を形成し、ドレイン領域の端部の位置からリッジの位置を外し、PN接合部から効果的に重金属等の不純物を除去する。図5を用いて、この構成の説明を行う。基板503は、ガラス基板や石英基板である。基板503上には下地膜508と半導体層が形成されている。半導体層にはチャネル形成領域507が形成され、前記チャネル領域を挟んでソース領域502とドレイン領域512が形成されている。チャネル形成領域507の上には、絶縁膜504が形成され、さらに前記絶縁膜504を介して、前記チャネル形成領域507と重なるゲート電極505が形成されている。前記絶縁膜504は前記チャネル形成領域507の外側の領域上にも形成されていてもよい。またこの半導体層は特願２０００−０２０９１３号に記載された技術を用いて形成されており、半導体層には図6（図5の半導体層を上から見た図を示す）に示すように、線状に連なるリッジの集合が互いに交わることなく複数形成され、前記リッジの集合のうち、隣り合う第１のリッジの集合6001と第２のリッジの集合6002が存在している。本願発明は前記第１のリッジの集合と前記第２のリッジの集合との間に、前記チャネル形成領域の境界部が形成されたことを特徴とする。前記チャネル形成領域の境界部とは、前記チャネル形成領域と前記ドレイン領域との境界部、または前記ソース領域との境界部、またはLDD領域との境界部、またはオフセット領域との境界部である。また本願発明にイオン注入を用いてゲッタリングとソース／ドレイン形成を同時に行う、特開平１０−２４２４７５号公報や特開平１０−３３５６７２号公報に記載の技術と併用すると、更に効果的である。前記半導体層は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。Niを用いた場合チャネル形成領域のNi濃度はソース／ドレイン領域のNi濃度の１／５以下となる。
【００１９】
さらに特願平１１−３７２２１４号に記載された技術と併用した別の構成を図４と図6用いて説明する。図4と図6の半導体層は対応している（同じ半導体層を示す）。この構成は、隣り合う第１のリッジの集合6001（図６）と第２のリッジの集合6002（図6）との間に、チャネル形成領域407（図4）の境界部が形成されていることを特徴とする。かつ、第１の不純物領域401,411（図4）は一導電型を付与する不純物元素を前記第１の濃度で含み、第２の不純物領域402,412（図4）は前記一導電型と同型を付与する不純物元素を前記第２の濃度で含み、前記第2の濃度は前記第1の濃度よりも高いことを特徴とする。前記チャネル形成領域の境界部とは、前記チャネル形成領域と前記ドレイン領域との境界部、または前記ソース領域との境界部、またはLDD領域との境界部、またはオフセット領域との境界部である。
【００２０】
さらに第１の不純物領域と第２の不純物領域にそれぞれ第１の濃度と第２の濃度で反対の導電性を与える不純物元素を導入する場合の構成を説明する。この構成は、隣り合う第１のリッジの集合6001（図６）と第２のリッジの集合6002（図6）との間に、チャネル形成領域407（図4）の境界部が形成されていることを特徴とする。かつ、第１の不純物領域401,411（図4）は一導電型を付与する不純物元素を前記第１の濃度で含み、第２の不純物領域402,412（図4）は、前記一導電型を付与する不純物元素を前記第１の濃度で含み、かつ、前記一導電型とは反対の導電型を付与する不純物元素を第２の濃度で含み、前記第１の濃度は前記第２の濃度よりも高いことを特徴としている。前記チャネル形成領域の境界部とは、前記チャネル形成領域と前記ドレイン領域との境界部、または前記ソース領域との境界部、またはLDD領域との境界部、またはオフセット領域との境界部である。前記半導体層は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。
【００２１】
表面凸凹を利用したゲッタリングサイトにおける凸凹の平均高低差は30nm以上であることが好ましい。
【００２２】
本明細書では、濃度に関して以下に定義する。一般的に不純物の熱拡散やイオン打ち込みによって不純物を導入した場合、半導体層中の不純物濃度は半導体層中の深さによって濃度が異なり、不均一な濃度分布をもつ。従って、ここでいう濃度とは半導体層中の深さ方向の濃度分布を平均した値とする。
【００２３】
また本明細書において、重金属等の不純物元素とは、アルカリ金属元素や非金属元素も含んでいる。すなわちデバイスの特性を低下させる元素を示す。
【００２４】
以上の方法を用いることで重金属等の不純物元素（3d遷移金属、Fe,Co,Ru,Rh,Pd,Os,Ir,Pt,Cu,Au等）を、トランジスタのチャネル形成領域から効果的に除去もしくは減少させることができる。またゲッタリングサイトとなる半導体領域とチャネル形成領域を互いに接することなく形成する場合や、特願平１１−３７２２１４号に記載された技術と併用して本明細書を実施した場合には、チャネル形成領域とソース、ドレイン領域との境界近傍のPN接合部から、重金属等の不純物元素を除去もしくは減少させることができる。すなわち、第１の不純物領域におけるPに代表される元素の濃度に対して、第２の不純物領域におけるPに代表される元素の濃度を高くすることで、重金属等の不純物元素を第２の不純物領域へ移動させ、接合領域の重金属等の不純物をゲッタリングできる。
【００２５】
【発明の実施の形態】
本願発明は、半導体薄膜デバイスの素子形成技術に対して実施することが可能である。
【００２６】
本願発明を実施するには、半導体層にゲッタリングサイトとなる領域、すなわち表面の凸凹の平均高低差が大きい領域を形成する必要がある。またその他の構成においては、半導体層に線状に連なる複数のリッジの集合を形成する必要がある。選択的に表面の凸凹の平均高低差が大きい領域を形成する方法としては、レーザーを用いる方法、物理的なダメージを加える方法などがある。
【００２７】
[実施の形態1]
本願発明の実施形態を、図7〜図11を用いて説明する。ここでは画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する場合を例に、本願発明を用いて、重金属等の不純物元素をゲッタリングする方法を行程順に説明する。本実施形態では特願平１１−３７２２１４号に記載された、Ｐ濃度に勾配を持たせてゲッタリングを行い、接合近傍の重金属等の不純物元素を除去する技術と、本明細書中で記載したリッジを用いて重金属等の不純物元素をゲッタリングする技術とを併用する方法の説明を行う。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００２８】
図7(A)において、基板２０１として、低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いるが、ガラスを用いる場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。基板２０１の、ＴＦＴを形成する表面には、基板２０１からの不純物拡散を防止するため、酸化シリコン膜、窒化シリコン膜、または酸化窒化シリコン膜などの下地膜２０２を、例えば、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜をプラズマＣＶＤ法で１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００２９】
次に、非晶質構造を有する半導体層２０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法により、２０〜１５０ｎｍ、好ましくは３０〜８０ｎｍの厚さに形成する。本実施例では、非晶質シリコン膜をプラズマＣＶＤ法により５５ｎｍの厚さに形成した。非晶質構造を有する半導体層としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜２０２と非晶質シリコン膜２０３ａは、同じ成膜法で形成することが可能なため、両者を連続形成しても良い。こうすると下地膜の形成後、一旦大気雰囲気にさらさないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性ばらつきやしきい値電圧の変動を低減させることができる。（図7（Ａ））
【００３０】
次に、結晶化を促進する金属（Ni等）を用いる結晶化法で結晶質シリコン膜２０３ｂを形成する。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは、結晶化前の、非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少する。（図7（Ｂ））
【００３１】
次に結晶質シリコン膜２０３ｂを島状に分割して、島状半導体層２０４〜２０７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２０８を形成する。（図7（Ｃ））
【００３２】
その後レジストマスク２０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２０５〜２０７の全面にしきい値電圧を制御する目的で、１×１０16〜５×１０17/cm3程度の濃度で、ｐ型半導体層を形成する不純物であるBを添加する。Bの添加はイオンドーピング法で行っても良いし、非晶質珪素膜を成膜するときに同時に添加しておくこともできる。ここでのB添加は必ずしも必要でないが、Bを添加した半導体層２１０〜２１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましい。（図7（Ｄ））
【００３３】
前記イオンドーピング法とは、質量分離を行うイオン注入法（Conventional Ion Implantation）や、非質量分離のイオンシャワー法（Ion Shower）、プラズマドープ法（Plasma Immersion Ion Implantation）のことを意味するものとする。
【００３４】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するため、ｎ型半導体層を形成する不純物元素を島状半導体層２１０，２１１に選択的に添加する。そのため、あらかじめレジストマスク２１３〜２１６を形成した。ｎ型を付与する不純物元素としては、PやAsを用いればよい。ここではPを添加すべく、フォスフィン（ＰＨ3）を用いたイオンドーピング法を適用するものとする。形成された不純物領域２１７〜２１９のP濃度は２×１０16〜５×１０19/cm3の範囲とすればよい。本明細書中では、ここで形成された不純物領域２１７〜２１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表記する。また、不純物領域２１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する。（図7（Ｅ））
【００３５】
次に、マスク層２０８をフッ酸などにより除去して、図7（E）で添加した不純物元素を活性化させる行程を行う。活性化は、窒素雰囲気中において、５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行ってもよい。（図8（A））
【００３６】
次に、ゲート絶縁膜２２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図8（A））
【００３７】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成してもよいが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜からなる導電層（Ａ）２２１と金属膜からなる導電層（B）２２２とを積層させる。導電層（B）２２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）２２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）２２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（B）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下にすると良い。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００３８】
導電層（Ａ）２２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（B）２２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。スパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）２２１の下に２〜２０ｎm程度の厚さでPをドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（B）が微量に含有するアルカリ金属元素がゲート絶縁膜１２０に拡散するのを防ぐことができる。（図8（B））
【００３９】
次に、レジストマスク２２３〜２２７を形成し、導電層（Ａ）２２１と導電層（B）２２２とを一括でエッチングしてゲート電極２２８〜２３１と容量配線２３２を形成する。ゲート電極２２８〜２３１と容量配線２３２は、導電層（Ａ）と、導電層（B）とが一体として形成されている。この時、駆動回路に形成するゲート電極２２９、２３０は不純物領域２１７、２１８の一部と、ゲート絶縁膜２２０を介して重なるように形成する。（図8（C））
【００４０】
そして、ゲート電極および容量配線をマスクとして、ゲート絶縁膜２２０をエッチングし、少なくともゲート電極の下にゲート絶縁膜２３３〜２３６を残存するようにして、島状半導体層の一部を露出させる。（このとき、容量配線の下にも絶縁膜２３７が形成される。）次にゲート電極をマスクにして、レーザーアニールを行う。このときゲート電極がマスクとなり、ソース／ドレイン領域のみがレーザーアニールされる。レーザーパワーは、ソース／ドレイン領域に大きなリッジが形成されるように、最適条件を選ぶ。レーザーアニールはイオンドープによりソース／ドレイン領域が形成された後で行ってもよい。この場合にはソース／ドレインの活性化も兼ねることができる。
（図8（D））
【００４１】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク２３８で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドーピング法で不純物領域２３９を形成する。この領域のB濃度は３×1020〜３×1021／cm3となるようにする。本明細書中では、ここで形成された不純物領域２３９に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。（図9（Ａ））
【００４２】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。ゲート電極およびｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク２４０〜２４２を形成し、ｎ型を付与する不純物元素を添加して不純物領域２４３〜２４７を形成する。これは、フォスフィン（ＰＨ3）を用いたイオンドーピング法で行い、この領域のP濃度を１×1020〜１×1021／cm3とする。本明細書中では、ここで形成された不純物領域217〜218に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。（図9（Ｂ））
【００４３】
不純物領域２４３〜２４７には、既に前工程で添加されたPまたはBが含まれているが、それに比して十分に高い濃度でPが添加されるので、前工程で添加されたPまたはBの影響は考えなくても良い。また、不純物領域２４３に添加されたP濃度は図9（Ａ）で添加されたB濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。ここでの燐ドープはソース／ドレインの形成と、チャネル形成領域に存在している、結晶化を促進する金属Niをゲッタリングする為に行う。不純物領域２４３ではBの濃度の方が大きいが、本発明者によって、チャネル領域の結晶化を促進する金属Niをゲッタリングできることが明らかにされている。
【００４４】
次に、レジストマスクを除去して、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ型を付与する不純物添加の工程を行う。ここで添加するPの濃度は１×1016〜５×1018／cm3であり、図5（Ｅ）および図9（Ａ）、（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、不純物領域２４９、２５０が形成される。本明細書中では、ここで形成された不純物領域に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。（図9（Ｃ））
【００４５】
次に、第１の層間絶縁膜の一部となる保護絶縁膜２５１を形成する。保護絶縁膜２５１は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００４６】
さらに保護絶縁膜２５１の上に５００〜１５００ｎｍの厚さの層間絶縁膜２５２を形成する。前記保護絶縁膜２５１と層間絶縁膜２５２とでなる積層膜を第１の層間絶縁膜とする。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成する。（図10）
【００４７】
次に、コンタクトホール形成によって露出されたソース領域またはドレイン領域の一部分にPを添加する。Pの添加はフォスフィン（ＰＨ3）を用いたイオンドーピング法で行い、この領域のP濃度を１×1020〜１×1021／cm3とする。Pのイオンドーピングは結晶化を促進する金属を、接合近傍から削減もしくは低減させるために行う。ゲッタリングを効率よく行う為には、コンタクトホールの位置は接合部に近いほどよく、コンタクトホールの面積も大きい方がよい。（図10）
【００４８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために４５０℃〜６００℃の温度で熱処理工程を行う。この熱処理によって、チャネル領域に存在していた結晶化を促進する金属や、その他の重金属等の不純物元素はソース領域またはドレイン領域に移動する。この移動は２種類のゲッタリングサイト、すなわち、レーザーアニールによって形成された大きなリッジによるゲッタリングサイトとPドープによるゲッタリングサイトが存在するために従来よりも効率がよい。またコンタクトホールを通してPドープを行った領域は高濃度のPが導入されているため、最もゲッタリング能力が高く、その結果、結晶化を促進する金属やその他の重金属等の不純物元素をPN接合領域から効果的に取り除くことができる。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。
【００４９】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。（図10）
【００５０】
活性化工程を終えたら、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールで接続されるソース配線２５３〜２５６、またはドレイン配線２５７〜２５９を形成する。（図11（Ａ））
【００５１】
次に、パッシベーション膜２６０として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理、あるいはプラズマ水素化を行っても良い。（図11（Ａ））
【００５２】
その後、有機樹脂からなる第２の層間絶縁膜２６１を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。そして、第２の層間絶縁膜２６１にドレイン配線２５９に達するコンタクトホールを形成し、画素電極２６２を形成する。画素電極２６２は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。（図11（Ｂ））
【００５３】
こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が完成できる。駆動回路にはｐチャネル型ＴＦＴ２８５、第１のｎチャネル型ＴＦＴ２８６、第２のｎチャネル型ＴＦＴ２８７、画素部にはｎチャネル型ＴＦＴ２８８でなる画素ＴＦＴが形成できる。
【００５４】
駆動回路のｐチャネル型ＴＦＴ２８５には、チャネル形成領域２６３、ソース領域２６４、ドレイン領域２６５を有している。第１のｎチャネル型ＴＦＴ２８６には、チャネル形成領域２６６、Ｌov領域２６７、ソース領域２６８、ドレイン領域２６９を有している。第２のｎチャネル型ＴＦＴ２８７には、チャネル形成領域２７０、ＬＤＤ領域２７１，２７２、ソース領域２７３、ドレイン領域２７４を有している。画素部のｎチャネル型ＴＦＴ２８８には、チャネル形成領域２７５、２７６、Ｌoff領域２７７〜２８０を有している。 Ｌoff領域はゲート電極に対してオフセット形成され、オフセット領域の長さは０．０２〜０．２μｍである。さらに、ゲート電極と同時に形成される容量配線２３２と、ゲート絶縁膜と同じ材料から成る絶縁膜と、ｎチャネル型ＴＦＴ２８８のドレイン領域２８３に接続するｎ型を付与する不純物元素が添加された半導体層２８４とから保持容量２８９が形成されている。図11（Ｂ）では画素部のｎチャネル型ＴＦＴ２８７をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５５】
以上レーザーアニールを用いたゲッタリングとPドープを用いたゲッタリングを併用した方法の説明を行った。また特願２０００−０２０９１３号に記載された技術を用いて結晶質シリコン膜２０３ｂを形成することで、半導体層に線状に連なる複数のリッジの集合を形成し、リッジとドレイン端が重ならないようにTFTを作製することもできる。
【００５６】
以下、実施例１〜４までは、半導体層にゲッタリングサイトとなる領域、すなわち表面の凸凹の平均高低差が大きい領域を形成する方法のみの説明を行う。これらの方法を用いて実施の形態１で示したように、TFTを作ることができる。またPを用いたゲッタリングと併用してもよい。実施の形態１ではコンタクト領域に高濃度のPをドープして、接合領域における重金属等の不純物元素を効果的に除去する方法を用いたが、特願平１１−３７２２１４中に示されている他の方法と併用してもよい。
【００５７】
【実施例】
[実施例１]
実施例１では酸化膜の上から非晶質シリコン薄膜または結晶質シリコン薄膜にレーザーアニールを行い、ゲッタリングサイトを形成する方法を、図12を用いて説明する。図12において、基板1203はガラスまたは石英基板である。基板1203にはシリコン基板、金属基板やステンレス基板の表面に絶縁膜を形成したものを使用してもよい。耐熱性が許せばプラスチック基板を用いることもできる。これらは以下の実施例においても同様である。基板1203のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地1208が形成されている。さらに下地膜1208の上に２０〜１００ｎｍの厚さの、非晶質半導体薄膜や結晶質半導体薄膜が公知の成膜法で形成されている。
【００５８】
まず半導体薄膜中のゲッタリングサイト形成領域1220,1221の上にCVD装置やスパッタ装置を用いた公知の方法で、酸化膜1230,1231の形成を行う。酸化膜1230,1231の形成はUV光や、ヒドロ液を用いた方法で形成してもよい。次にエキシマレーザーを用いたレーザーアニールを適切な条件で行うことにより、酸化膜1230,1231で覆われていたゲッタリングサイト形成領域1220,1221の表面には凸凹が形成される。
【００５９】
図13はレーザーアニール後の光学顕微鏡写真の暗視野を示すものである。半導体膜上に酸化膜が形成されていた領域（1301）、酸化膜が形成されていなかった領域（1302）を比較すると、酸化膜が形成されていた領域の方に、凸凹がみられる。従って、これをゲッタリングサイトとして活用できる。
【００６０】
その後、実施の形態と同様の方法で島状半導体形成領域1204を形成し、チャネル形成領域1207の外側に、ゲッタリングサイト形成領域1220,1221を配置することで、チャネル形成領域1207の重金属等の不純物元素を効率よくゲッタリングすることが可能である。ゲッタリングサイト1220,1221は必ずしもチャネル形成領域1207の両側に形成する必要はない。
【００６１】
[実施例２]
実施例２では、イオンドーピング法により、半導体薄膜表面を平坦化することでゲッタリングする方法を、図14を用いて説明する。図14において、基板1403はガラスまたは石英基板である。基板1403のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地1408が形成されている。さらに下地膜1408の上に２０〜１００ｎｍの厚さの、非晶質半導体薄膜や結晶質半導体薄膜が公知の成膜法で形成されている。
【００６２】
その後、公知の結晶化法を用いて、この半導体薄膜を結晶化する。結晶化には結晶化を促進する金属を用いてもよい。次に、レジストマスクや酸化シリコン膜によるマスク層を用いて、この結晶質半導体層の第１の半導体領域1401,1411に、SiやAr、若しくはArクラスター等のイオンドーピングを行う。ドーピングは表面が荒れる条件で行い、第１の半導体領域1401,1411に凹凸を形成する。
【００６３】
その後、実施の形態と同様の方法で島状半導体形成領域1404を形成し、TFTの作製を行う。チャネル形成領域1407と比較して第１の半導体領域表面の凸凹が大きいため、重金属等の不純物元素は、第１の半導体領域の凸凹は偏析し、チャネル形成領域からゲッタリングされる。
【００６４】
[実施例4]
実施例４では多孔質膜をゲッタリングサイトとして利用するものである。多孔質膜はHF溶液中での陽極化成法によって形成でき、p型基板に対しては光照射なしでも、十分な成長速度が得られる。従って図14において、半導体領域1401,1411の導電型をP型にするため、p型を付与する不純物元素を、第１の半導体領域1401,1411にドープする。このとき基板内のp型を付与した半導体領域はすべてつながるようにして、陽極化成法を行う。陽極化成法によって得られる多孔質膜には多数の凸凹が存在し、重金属等の不純物元素をゲッタリングする。この第１の半導体領域1401,1411の内側にチャネル形成領域とソース／ドレイン領域を形成し、トランジスタを作製する。
【００６５】
［実施例５］
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図15に示すように、実施の形態１で作製できる図11（Ｂ）の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。
【００６６】
次にこのアクティブマトリクス型液晶表示装置の構成を、図16の斜視図および図17の上面図を用いて説明する。尚、図16と図17は、図5〜図11と図15の断面構造図と対応付けるため、共通の符号を用いている。また、図17で示すＡ―Ａ’に沿った断面構造は、図11（Ｂ）に示す画素部の断面図に対応している。
【００６７】
アクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部７０１と、走査信号駆動回路７０２と、画像信号駆動回路７０３で構成される。画素部にはｎチャネル型ＴＦＴ２８８が設けられ、周辺に設けられるドライバー回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路７０２と、画像信号駆動回路７０３はそれぞれゲート配線２３１（ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す）とソース配線２５６で画素部のｎチャネル型ＴＦＴ２８８に接続している。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
【００６８】
図17は画素部７０１の一部分（ほぼ一画素分）を示す上面図である。ゲート配線２３１は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが、活性層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２９０はソース配線２５６とソース領域２８１とのコンタクト部、２９２はドレイン配線２５９とドレイン領域２８３とのコンタクト部、２９２はドレイン配線２５９と画素電極２６２のコンタクト部である。保持容量２８９は、ｎチャネル型ＴＦＴ２８８のドレイン領域から延在する半導体層２８４とゲート絶縁膜を介して容量配線２３２が重なる領域で形成される。
【００６９】
なお、本実施例のアクティブマトリクス型液晶表示装置は、以下の、実施例のいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００７０】
［実施例6］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【００７１】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図18、図19及び図20に示す。
【００７２】
図18（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本願発明を画像入力部２００２、表示部２００３やその他の信号駆動回路に適用することができる。
【００７３】
図18（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本願発明を表示部２１０２やその他の信号駆動回路に適用することができる。
【００７４】
図18（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本願発明は表示部２２０５やその他の信号駆動回路に適用できる。
【００７５】
図18（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本願発明は表示部２３０２やその他の信号駆動回路に適用することができる。
【００７６】
図18（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は表示部２４０２やその他の信号駆動回路に適用することができる。
【００７７】
図18（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号駆動回路に適用することができる。
【００７８】
図19（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本願発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【００７９】
図19（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本願発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【００８０】
なお、図19（Ｃ）は、図19（Ａ）及び図19（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図19（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８１】
また、図19（Ｄ）は、図19（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図19（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８２】
ただし、図19に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【００８３】
図20（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号駆動回路に適用することができる。
【００８４】
図20（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本願発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【００８５】
図20（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本願発明は表示部３１０３に適用することができる。本願発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【００８６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【００８７】
【発明の効果】
本願発明を用いることで、トランジスタのチャネル形成領域の重金属等の不純物元素を除去若しくは低減でき、更にチャネル形成領域の境界部における重金属等の不純物元素も除去もしくは低減でき、半導体装置（ここでは具体的に電気光学装置）の動作性能や信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 エッチング後のSEM写真。
【図２】 エッチング後のSEM写真。
【図３】 発明の構成を示す図。
【図４】 発明の構成を示す図。
【図５】 発明の構成を示す図。
【図６】 複数の線状に連なるリッジの集合を示す図。
【図７】 画素部、駆動回路の作製工程を示す断面図。
【図８】 画素部、駆動回路の作製工程を示す断面図。
【図９】 画素部、駆動回路の作製工程を示す断面図。
【図１０】 画素部、駆動回路の作製工程を示す断面図。
【図１１】 画素部、駆動回路の作製工程を示す断面図。
【図１２】 ゲッタリングサイトの形成方法を示す図。
【図１３】 レーザーアニール後の光学顕微鏡写真。
【図１４】 ゲッタリングサイトの形成方法を示す図。
【図１５】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１６】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１７】 画素部の上面図。
【図１８】 半導体装置の一例を示す図。
【図１９】 半導体装置の一例を示す図。
【図２０】 半導体装置の一例を示す図。
【発明の属する技術分野】
本願発明は、絶縁表面を有する基板上にアクティブマトリクス型電界効果薄膜トランジスタ（以下、薄膜トランジスタをＴＦＴという）で構成された回路を有する半導体装置、およびその作製方法に関する。本明細書のおける半導体装置とは、半導体特性を利用することで機能する装置全般を指す。特に本願発明は、同一基板上に画像表示領域と画像表示を行うための駆動回路を設けた、液晶表示装置に代表される電気光学装置およびこの電気光学装置を搭載する電子機器に好適に利用できる。上記半導体装置は、上記電気光学装置および上記電気光学装置を搭載する電子機器をその範疇に含んでいる。
【０００２】
【従来の技術】
多結晶シリコン（ポリシリコン）、微結晶シリコン、単結晶シリコンに代表される結晶質シリコンの半導体層を有するＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は、アモルファスシリコンの半導体層を有するＴＦＴ（以下、アモルファスシリコンＴＦＴと記す）よりも電界効果移動度が高く、高速動作が可能である。そのため、高速動作が必要な画像領域の駆動回路の作製にアモルファスシリコンＴＦＴを用いるのは不適当だったが、結晶質シリコンＴＦＴを用いると、画像表示領域と同一基板上に作製することが可能になった。
【０００３】
しかしながら、半導体装置の製造プロセス中に混入する重金属等の不純物元素の問題は十分に解決されてはいない。特に重金属元素がシリコン中に固溶すると、バンドギャップ中に深い準位を形成し、また熱処理時にシリサイドとして析出し、転位を発生させる。これらはシリコンのキャリアのライフタイムを低下させ、またゲート酸化膜の絶縁破壊や、信頼性の不良を引き起こし、デバイスの歩留まりを低下させる。
【０００４】
従って高性能なデバイスを得るためには重金属等の不純物元素を取り除く方法、すなわちゲッタリング技術が非常に重要である。ゲッタリング技術の一つに、特開平１０−３０３４３０号公報記載の技術がある。同公報開示の技術は、結晶化を促進させる金属を導入することで、結晶成長を行い、Pに代表される元素をドープした領域に結晶化を促進させる金属を移動させ、ゲッタリングを行うものである。この技術は、非晶質膜の結晶化にあたっては、結晶化を促進させる金属の作用で結晶化温度を引き下げ、また結晶化に要する時間を低減させ、かつ結晶化終了後は、半導体装置の電気特性が下がらないように、あるいは信頼性が低下しないように、結晶化を促進させる金属を結晶質膜中から除去または悪影響を及ぼさない程度まで低減させるものである。この技術を用いることで低温の加熱処理で結晶化を促進させる金属をゲッタリングさせることができ、半導体装置作製にあたり低温プロセスの特徴を生かすことができる。
【０００５】
【発明が解決しようとする課題】
前記ゲッタリングは完全に行う必要がある。基板面内でゲッタリングの不完全な部分があると、各トランジスタは電気的特性のばらつきを生じ、このトランジスタでアクティブマトリクス型表示装置を構成し、表示させた場合、表示むらの原因となりうる。前記ゲッタリングを完全に行うためには、ゲッタリング時の熱処理時間を長くすればよいが、スループットの点から、熱処理時間はできるだけ短い方が好ましい。完全なゲッタリングを行い、かつ熱処理時間を短縮することが、本願発明の解決しようとする課題である。
【０００６】
【課題を解決するための手段】
FPMの説明を入れること
本発明者らは上記課題を解決するために、ゲッタリングを律速している機構に着目した。図1、図2は絶縁基板上に形成された結晶質シリコン半導体層のFPM（希フッ酸過水）処理後のSEM写真である。この結晶質シリコン半導体層は、結晶化を促進する金属Niを用いて結晶化を行い、更にレーザーアニール処理を行ったものである。従ってこの半導体層中にはNiシリサイドが存在している。FPM処理においては結晶粒界等のダングリングボンドや、金属やシリサイドが選択的にエッチングされるため、エッチングによる穴を観察することによって、金属やシリサイドの偏析している領域を知ることができる。図１はレーザーアニール後に、FPM処理を行った半導体層の写真である。白く盛り上がった結晶粒界領域（リッジ）やリッジとリッジがぶつかる領域（三重点）にエッチングによる穴が多くみられ、また結晶粒界の内部においても小さな穴が多数みられる。従ってNiは半導体層においてリッジ以外の領域にも広く分布していることがわかる。一方図2はレーザーアニール後に熱処理を行い、FPM処理を行った半導体層の写真である。エッチングによる穴は三重点などの大きなリッジにのみ見られ、結晶粒界の内部における穴はなくなっている。従って、半導体層中の金属やシリサイドは、熱処理によって、大きなリッジや三重点に偏析することが分かった。すなわちゲッタリングを律速しているのは、大きなリッジや三重点であり、半導体層表面のリッジやラフネスを低減することができれば、ゲッタリングを効率よく、短時間に完全に行うことができる。しかしながらリッジやラフネスを低減することは困難である。そこで本発明者らは発想を逆転させて、この結晶粒界を積極的にゲッタリングに利用する方法を考えた。またリッジの位置を制御する特願２０００−０２０９１３号に記載された技術を用いれば、ソース端やドレイン端におけるPN接合領域とリッジが形成される領域をずらすことができ、これによって、重金属等の不純物元素をPN接合領域から効果的にゲッタリングできる。
【０００７】
また本願発明はその他のゲッタリングと併用することが容易であり、また他のゲッタリングと併用することによって、より強力に重金属等の不純物元素を取り除くことができる。例えば、トランジスタのソース／ドレイン領域にPに代表される元素をドープし、ゲッタリングを行う方法がある。この方法では、ゲッタリングによって結晶化を促進させる金属を除去または減少させる領域はトランジスタのチャネルが形成される領域のみでよい為、ゲッタリングに要する熱処理の時間を短縮でき、同時にN型トランジスタのソース／ドレインを形成できる。これらは特開平１０−２４２４７５号公報や特開平１０−３３５６７２号公報に記載された技術である。さらに接合領域近傍の不純物を取り除く目的で、P濃度に勾配をもたせてゲッタリングを行う技術があり、本明細書では、この技術と併用する場合も考えた。Ｐ濃度に勾配を持たせてゲッタリングを行う技術は特願平１１−３７２２１４号に記載された技術である。
【０００８】
また本明細書は結晶質シリコン薄膜の形成において、結晶化を促進する金属（主に３ｄ遷移金属）を用いた場合に特に有効である。結晶化を促進する金属を用いて結晶化を行う方法は、特開平１０−３０３４３０号公報に記載されている。
【０００９】
本明細書においては、レーザーアニールによって形成されるリッジをゲッタリングサイトに用いることを骨格としている。一方、大きなリッジに重金属等の不純物が偏析しやすいのは、大きなリッジの周囲には結晶欠陥が多数存在している為と考えられる。従って半導体層表面の凸凹の高さでゲッタリング能力を規定できる。本明細書では、半導体層の平均膜厚を中心とした凸凹の平均高低差でゲッタリング能力を規定する。凸凹の平均高低差はAFMなどの測定によって、容易に調べることができる。
【００１０】
本願発明の構成を、図3を用いて説明する。基板303は、ガラス基板や石英基板である。基板303上には下地膜308と半導体層が形成されており、半導体層にはチャネル形成領域307と前記チャネル形成領域307の外側に半導体領域301、311が形成されている。チャネル形成領域307と半導体領域301、311は互いに接していてもよいし、離れていてもよい。チャネル形成領域307の上には、絶縁膜304が形成され、さらに前記絶縁膜304を介して、前記チャネル形成領域307と重なるゲート電極305が形成されている。前記絶縁膜304は前記チャネル形成領域307の外側の半導体層上にも形成されていてもよい。また前記チャネル形成領域307と前記第一の半導体領域301、311の間にLDD領域やオフセット領域が形成されることもある。前記半導体領域はソース／ドレインとして使用されてもよいし、ソース／ドレイン領域の外側に形成されてもよい。また前記第１の領域は図3に示したように、チャネル形成領域307の両側ではなく、片側のみに形成してもよい。本願発明は半導体領域301、311の表面における凸凹の平均高低差が、チャネル形成領域307の表面における凸凹の平均高低差よりも大きいことを特徴とする。また本願発明にイオン注入を用いてゲッタリングとソース／ドレイン形成を同時に行う、特開平１０−２４２４７５号公報や特開平１０−３３５６７２号公報に記載の技術と併用すると、更に効果的である。前記半導体層は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。Niを用いた場合チャネル形成領域のNi濃度はソース／ドレイン領域のNi濃度の１／５以下となる。
【００１１】
本願発明の作製方法は、チャネル形成領域307を含む半導体層のうち、チャネル形成領域の外側に前記チャネル形成領域の表面における凸凹の平均高低差よりも大きい凸凹の平均高低差を有する半導体領域301,311を形成する工程を有することを特徴とする。
【００１２】
本願発明の別の構成を、図4を用いて説明する。これは特願平１１−３７２２１４号に記載されたＰ濃度に勾配を持たせてゲッタリングを行い、接合近傍の重金属等の不純物元素を除去する技術と、本明細書中で前述した半導体層に於ける凸凹を用いて重金属等の不純物元素をゲッタリングする技術とを併用するものである。
【００１３】
基板403は、ガラス基板や石英基板である。基板403上にはチャネル形成領域407と、前記チャネル形成領域407の外側に第１の不純物領域401,411と、更にその外側に第２の不純物領域402,412が形成されている。前記第１の不純物領域401,411には一導電型の不純物元素を第１の濃度で導入し、前記第２の不純物領域402,412には前記導電型と同型の不純物元素を第２の濃度で導入する。前記チャネル形成領域407は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。チャネル形成領域407の上には、絶縁膜404が形成され、さらに前記絶縁膜404を介して、前記チャネル形成領域407と重なるゲート電極405が形成されている。前記第１の不純物領域401,411と前記第２の不純物領域402,412を合わせた領域が、ソース／ドレイン領域の全体、もしくは一部分となる。前記絶縁膜404はソース／ドレイン領域の上にも形成されていてもよい。また前記チャネル形成領域と第１の不純物領域との間に、LDD領域やオフセット領域が形成されている場合もある。
【００１４】
本願発明は前記第１の不純物領域401,411における第１の濃度よりも、前記第２の不純物領域402,412における第２の濃度の方が大きいことを特徴とする。また、かつ前記第２の不純物領域402,412の表面における凸凹の平均高低差が、前記チャネル形成領域307の表面における凸凹の平均高低差よりも大きいことを特徴とする。本願発明は、具体的には前記第１の濃度が、1×1019/cm3〜5×1021/cm3であり、前記第２の濃度は、前記第1の濃度の1.２倍から1000倍であることを特徴とする。本願発明の構成は図4に示すようなチャネル形成領域の両側で構成されるものでもよいし、片側のみで構成されるものであってもよい。すなわち、たとえばドレイン領域の接合近傍の不純物をゲッタリングしたいときには、ドレイン側にのみ、前記第１の不純物領域と前記第２の不純物領域を形成してもよい。
【００１５】
本願発明の作製方法は、チャネル形成領域407を含む半導体層を形成する工程と、一導電型を付与する不純物元素を第１の濃度で導入して、前記半導体層のうちチャネル形成領域の外側に第１の不純物領域401,411を形成する工程と、前記一導電型と同型を付与する不純物元素を前記第1の濃度よりも高い第２の濃度で導入して、前記第１の不純物領域の外側に第２の不純物領域402,412を形成する工程と、前記第２の半導体領域の表面における凸凹の平均高低差を、前記チャネル形成領域の表面における凸凹の平均高低差よりも大きくする工程と、を有することを特徴とする。前記チャネル形成領域の表面における凸凹の平均高低差を大きくする工程は、半導体層の結晶化時でもよいし、第１の不純物領域や第２の不純物領域形成時であってもよいし、その後でもよい。
【００１６】
前記構成は第１の不純物領域と第２の不純物領域に、それぞれ第１の濃度と第２の濃度で同型の導電性を与える不純物元素を導入する場合を説明するものである。次に第１の不純物領域と第２の不純物領域にそれぞれ第１の濃度と第２の濃度で反対の導電性を与える不純物元素を導入する場合の、本明細書の構成を、図4を使って説明する。その構成は、第１の不純物領域401,411には一導電型の不純物元素を第１の濃度で導入し、第２の不純物領域402,412には、前記第１の不純物領域に導入した不純物元素と同型の導電型を与える不純物元素を、前記第１の濃度で導入し、かつ前記一導電型と反対の導電型の不純物元素を第２の濃度で導入するものである。この構成は、前記第２の濃度よりも、前記第１の濃度の方が大きいことを特徴とする。また、かつ前記第２の不純物領域402,412の表面における凸凹の平均高低差が、チャネル形成領域407の表面における凸凹の平均高低差よりも大きいことを特徴とする。前記第２の不純物領域に導入された反対の導電型の不純物元素は、ソース／ドレイン形成の為だけではなく、主にゲッタリングの為に導入されている。本願発明は具体的には、前記第2の濃度が、1×1019/cm3〜1×1022/cm3であることを特徴とする。例としては、P型のTFTにおいてはNiをゲッタリングする効果の大きいPを前記第２の不純物領域に導入すれば、Niを接合領域近傍から効果的にゲッタリングできる。別の例としては、N型のTFTにおいて、Feをゲッタリングする効果の大きいBを前記第２の不純物領域に導入すれば、Feを接合領域近傍から効果的にゲッタリングできる。
【００１７】
本願発明の作製方法は、チャネル形成領域407を含む半導体層を形成する工程と、一導電型を付与する不純物元素を第１の濃度で導入して、前記半導体層のうちチャネル形成領域の外側に第１の不純物領域401,411を形成する工程と、前記一導電型を付与する不純物元素を前記第１の濃度で導入し、かつ、前記一導電型とは反対の導電型を付与する不純物元素を前記第１の濃度よりも高い第２の濃度で導入して、前記第１の不純物領域の外側に第２の不純物領域402,412を形成する工程と、前記第２の半導体領域の表面における凸凹の平均高低差を、前記チャネル領域の表面における凸凹の平均高低差よりも大きくする工程と、を有することを特徴とする。前記チャネル形成領域407の表面における凸凹の平均高低差を大きくする工程は、半導体層の結晶化時でもよいし、第１の不純物領域や第２の不純物領域形成時であってもよいし、その後でもよい。
【００１８】
本願発明の別の構成を説明する。この方法では、特願２０００−０２０９１３号に記載された技術を用いてリッジの位置を制御して半導体層を形成し、ドレイン領域の端部の位置からリッジの位置を外し、PN接合部から効果的に重金属等の不純物を除去する。図5を用いて、この構成の説明を行う。基板503は、ガラス基板や石英基板である。基板503上には下地膜508と半導体層が形成されている。半導体層にはチャネル形成領域507が形成され、前記チャネル領域を挟んでソース領域502とドレイン領域512が形成されている。チャネル形成領域507の上には、絶縁膜504が形成され、さらに前記絶縁膜504を介して、前記チャネル形成領域507と重なるゲート電極505が形成されている。前記絶縁膜504は前記チャネル形成領域507の外側の領域上にも形成されていてもよい。またこの半導体層は特願２０００−０２０９１３号に記載された技術を用いて形成されており、半導体層には図6（図5の半導体層を上から見た図を示す）に示すように、線状に連なるリッジの集合が互いに交わることなく複数形成され、前記リッジの集合のうち、隣り合う第１のリッジの集合6001と第２のリッジの集合6002が存在している。本願発明は前記第１のリッジの集合と前記第２のリッジの集合との間に、前記チャネル形成領域の境界部が形成されたことを特徴とする。前記チャネル形成領域の境界部とは、前記チャネル形成領域と前記ドレイン領域との境界部、または前記ソース領域との境界部、またはLDD領域との境界部、またはオフセット領域との境界部である。また本願発明にイオン注入を用いてゲッタリングとソース／ドレイン形成を同時に行う、特開平１０−２４２４７５号公報や特開平１０−３３５６７２号公報に記載の技術と併用すると、更に効果的である。前記半導体層は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。Niを用いた場合チャネル形成領域のNi濃度はソース／ドレイン領域のNi濃度の１／５以下となる。
【００１９】
さらに特願平１１−３７２２１４号に記載された技術と併用した別の構成を図４と図6用いて説明する。図4と図6の半導体層は対応している（同じ半導体層を示す）。この構成は、隣り合う第１のリッジの集合6001（図６）と第２のリッジの集合6002（図6）との間に、チャネル形成領域407（図4）の境界部が形成されていることを特徴とする。かつ、第１の不純物領域401,411（図4）は一導電型を付与する不純物元素を前記第１の濃度で含み、第２の不純物領域402,412（図4）は前記一導電型と同型を付与する不純物元素を前記第２の濃度で含み、前記第2の濃度は前記第1の濃度よりも高いことを特徴とする。前記チャネル形成領域の境界部とは、前記チャネル形成領域と前記ドレイン領域との境界部、または前記ソース領域との境界部、またはLDD領域との境界部、またはオフセット領域との境界部である。
【００２０】
さらに第１の不純物領域と第２の不純物領域にそれぞれ第１の濃度と第２の濃度で反対の導電性を与える不純物元素を導入する場合の構成を説明する。この構成は、隣り合う第１のリッジの集合6001（図６）と第２のリッジの集合6002（図6）との間に、チャネル形成領域407（図4）の境界部が形成されていることを特徴とする。かつ、第１の不純物領域401,411（図4）は一導電型を付与する不純物元素を前記第１の濃度で含み、第２の不純物領域402,412（図4）は、前記一導電型を付与する不純物元素を前記第１の濃度で含み、かつ、前記一導電型とは反対の導電型を付与する不純物元素を第２の濃度で含み、前記第１の濃度は前記第２の濃度よりも高いことを特徴としている。前記チャネル形成領域の境界部とは、前記チャネル形成領域と前記ドレイン領域との境界部、または前記ソース領域との境界部、またはLDD領域との境界部、またはオフセット領域との境界部である。前記半導体層は結晶化を促進する金属（Ni等）を用いて結晶化を行ったものでもよい。
【００２１】
表面凸凹を利用したゲッタリングサイトにおける凸凹の平均高低差は30nm以上であることが好ましい。
【００２２】
本明細書では、濃度に関して以下に定義する。一般的に不純物の熱拡散やイオン打ち込みによって不純物を導入した場合、半導体層中の不純物濃度は半導体層中の深さによって濃度が異なり、不均一な濃度分布をもつ。従って、ここでいう濃度とは半導体層中の深さ方向の濃度分布を平均した値とする。
【００２３】
また本明細書において、重金属等の不純物元素とは、アルカリ金属元素や非金属元素も含んでいる。すなわちデバイスの特性を低下させる元素を示す。
【００２４】
以上の方法を用いることで重金属等の不純物元素（3d遷移金属、Fe,Co,Ru,Rh,Pd,Os,Ir,Pt,Cu,Au等）を、トランジスタのチャネル形成領域から効果的に除去もしくは減少させることができる。またゲッタリングサイトとなる半導体領域とチャネル形成領域を互いに接することなく形成する場合や、特願平１１−３７２２１４号に記載された技術と併用して本明細書を実施した場合には、チャネル形成領域とソース、ドレイン領域との境界近傍のPN接合部から、重金属等の不純物元素を除去もしくは減少させることができる。すなわち、第１の不純物領域におけるPに代表される元素の濃度に対して、第２の不純物領域におけるPに代表される元素の濃度を高くすることで、重金属等の不純物元素を第２の不純物領域へ移動させ、接合領域の重金属等の不純物をゲッタリングできる。
【００２５】
【発明の実施の形態】
本願発明は、半導体薄膜デバイスの素子形成技術に対して実施することが可能である。
【００２６】
本願発明を実施するには、半導体層にゲッタリングサイトとなる領域、すなわち表面の凸凹の平均高低差が大きい領域を形成する必要がある。またその他の構成においては、半導体層に線状に連なる複数のリッジの集合を形成する必要がある。選択的に表面の凸凹の平均高低差が大きい領域を形成する方法としては、レーザーを用いる方法、物理的なダメージを加える方法などがある。
【００２７】
[実施の形態1]
本願発明の実施形態を、図7〜図11を用いて説明する。ここでは画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する場合を例に、本願発明を用いて、重金属等の不純物元素をゲッタリングする方法を行程順に説明する。本実施形態では特願平１１−３７２２１４号に記載された、Ｐ濃度に勾配を持たせてゲッタリングを行い、接合近傍の重金属等の不純物元素を除去する技術と、本明細書中で記載したリッジを用いて重金属等の不純物元素をゲッタリングする技術とを併用する方法の説明を行う。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００２８】
図7(A)において、基板２０１として、低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いるが、ガラスを用いる場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。基板２０１の、ＴＦＴを形成する表面には、基板２０１からの不純物拡散を防止するため、酸化シリコン膜、窒化シリコン膜、または酸化窒化シリコン膜などの下地膜２０２を、例えば、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜をプラズマＣＶＤ法で１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００２９】
次に、非晶質構造を有する半導体層２０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法により、２０〜１５０ｎｍ、好ましくは３０〜８０ｎｍの厚さに形成する。本実施例では、非晶質シリコン膜をプラズマＣＶＤ法により５５ｎｍの厚さに形成した。非晶質構造を有する半導体層としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜２０２と非晶質シリコン膜２０３ａは、同じ成膜法で形成することが可能なため、両者を連続形成しても良い。こうすると下地膜の形成後、一旦大気雰囲気にさらさないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性ばらつきやしきい値電圧の変動を低減させることができる。（図7（Ａ））
【００３０】
次に、結晶化を促進する金属（Ni等）を用いる結晶化法で結晶質シリコン膜２０３ｂを形成する。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは、結晶化前の、非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少する。（図7（Ｂ））
【００３１】
次に結晶質シリコン膜２０３ｂを島状に分割して、島状半導体層２０４〜２０７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２０８を形成する。（図7（Ｃ））
【００３２】
その後レジストマスク２０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２０５〜２０７の全面にしきい値電圧を制御する目的で、１×１０16〜５×１０17/cm3程度の濃度で、ｐ型半導体層を形成する不純物であるBを添加する。Bの添加はイオンドーピング法で行っても良いし、非晶質珪素膜を成膜するときに同時に添加しておくこともできる。ここでのB添加は必ずしも必要でないが、Bを添加した半導体層２１０〜２１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましい。（図7（Ｄ））
【００３３】
前記イオンドーピング法とは、質量分離を行うイオン注入法（Conventional Ion Implantation）や、非質量分離のイオンシャワー法（Ion Shower）、プラズマドープ法（Plasma Immersion Ion Implantation）のことを意味するものとする。
【００３４】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するため、ｎ型半導体層を形成する不純物元素を島状半導体層２１０，２１１に選択的に添加する。そのため、あらかじめレジストマスク２１３〜２１６を形成した。ｎ型を付与する不純物元素としては、PやAsを用いればよい。ここではPを添加すべく、フォスフィン（ＰＨ3）を用いたイオンドーピング法を適用するものとする。形成された不純物領域２１７〜２１９のP濃度は２×１０16〜５×１０19/cm3の範囲とすればよい。本明細書中では、ここで形成された不純物領域２１７〜２１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表記する。また、不純物領域２１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する。（図7（Ｅ））
【００３５】
次に、マスク層２０８をフッ酸などにより除去して、図7（E）で添加した不純物元素を活性化させる行程を行う。活性化は、窒素雰囲気中において、５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行ってもよい。（図8（A））
【００３６】
次に、ゲート絶縁膜２２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図8（A））
【００３７】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成してもよいが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜からなる導電層（Ａ）２２１と金属膜からなる導電層（B）２２２とを積層させる。導電層（B）２２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）２２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）２２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（B）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下にすると良い。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００３８】
導電層（Ａ）２２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（B）２２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。スパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）２２１の下に２〜２０ｎm程度の厚さでPをドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（B）が微量に含有するアルカリ金属元素がゲート絶縁膜１２０に拡散するのを防ぐことができる。（図8（B））
【００３９】
次に、レジストマスク２２３〜２２７を形成し、導電層（Ａ）２２１と導電層（B）２２２とを一括でエッチングしてゲート電極２２８〜２３１と容量配線２３２を形成する。ゲート電極２２８〜２３１と容量配線２３２は、導電層（Ａ）と、導電層（B）とが一体として形成されている。この時、駆動回路に形成するゲート電極２２９、２３０は不純物領域２１７、２１８の一部と、ゲート絶縁膜２２０を介して重なるように形成する。（図8（C））
【００４０】
そして、ゲート電極および容量配線をマスクとして、ゲート絶縁膜２２０をエッチングし、少なくともゲート電極の下にゲート絶縁膜２３３〜２３６を残存するようにして、島状半導体層の一部を露出させる。（このとき、容量配線の下にも絶縁膜２３７が形成される。）次にゲート電極をマスクにして、レーザーアニールを行う。このときゲート電極がマスクとなり、ソース／ドレイン領域のみがレーザーアニールされる。レーザーパワーは、ソース／ドレイン領域に大きなリッジが形成されるように、最適条件を選ぶ。レーザーアニールはイオンドープによりソース／ドレイン領域が形成された後で行ってもよい。この場合にはソース／ドレインの活性化も兼ねることができる。
（図8（D））
【００４１】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク２３８で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドーピング法で不純物領域２３９を形成する。この領域のB濃度は３×1020〜３×1021／cm3となるようにする。本明細書中では、ここで形成された不純物領域２３９に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。（図9（Ａ））
【００４２】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。ゲート電極およびｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク２４０〜２４２を形成し、ｎ型を付与する不純物元素を添加して不純物領域２４３〜２４７を形成する。これは、フォスフィン（ＰＨ3）を用いたイオンドーピング法で行い、この領域のP濃度を１×1020〜１×1021／cm3とする。本明細書中では、ここで形成された不純物領域217〜218に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。（図9（Ｂ））
【００４３】
不純物領域２４３〜２４７には、既に前工程で添加されたPまたはBが含まれているが、それに比して十分に高い濃度でPが添加されるので、前工程で添加されたPまたはBの影響は考えなくても良い。また、不純物領域２４３に添加されたP濃度は図9（Ａ）で添加されたB濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。ここでの燐ドープはソース／ドレインの形成と、チャネル形成領域に存在している、結晶化を促進する金属Niをゲッタリングする為に行う。不純物領域２４３ではBの濃度の方が大きいが、本発明者によって、チャネル領域の結晶化を促進する金属Niをゲッタリングできることが明らかにされている。
【００４４】
次に、レジストマスクを除去して、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ型を付与する不純物添加の工程を行う。ここで添加するPの濃度は１×1016〜５×1018／cm3であり、図5（Ｅ）および図9（Ａ）、（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、不純物領域２４９、２５０が形成される。本明細書中では、ここで形成された不純物領域に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。（図9（Ｃ））
【００４５】
次に、第１の層間絶縁膜の一部となる保護絶縁膜２５１を形成する。保護絶縁膜２５１は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００４６】
さらに保護絶縁膜２５１の上に５００〜１５００ｎｍの厚さの層間絶縁膜２５２を形成する。前記保護絶縁膜２５１と層間絶縁膜２５２とでなる積層膜を第１の層間絶縁膜とする。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成する。（図10）
【００４７】
次に、コンタクトホール形成によって露出されたソース領域またはドレイン領域の一部分にPを添加する。Pの添加はフォスフィン（ＰＨ3）を用いたイオンドーピング法で行い、この領域のP濃度を１×1020〜１×1021／cm3とする。Pのイオンドーピングは結晶化を促進する金属を、接合近傍から削減もしくは低減させるために行う。ゲッタリングを効率よく行う為には、コンタクトホールの位置は接合部に近いほどよく、コンタクトホールの面積も大きい方がよい。（図10）
【００４８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために４５０℃〜６００℃の温度で熱処理工程を行う。この熱処理によって、チャネル領域に存在していた結晶化を促進する金属や、その他の重金属等の不純物元素はソース領域またはドレイン領域に移動する。この移動は２種類のゲッタリングサイト、すなわち、レーザーアニールによって形成された大きなリッジによるゲッタリングサイトとPドープによるゲッタリングサイトが存在するために従来よりも効率がよい。またコンタクトホールを通してPドープを行った領域は高濃度のPが導入されているため、最もゲッタリング能力が高く、その結果、結晶化を促進する金属やその他の重金属等の不純物元素をPN接合領域から効果的に取り除くことができる。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。
【００４９】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。（図10）
【００５０】
活性化工程を終えたら、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールで接続されるソース配線２５３〜２５６、またはドレイン配線２５７〜２５９を形成する。（図11（Ａ））
【００５１】
次に、パッシベーション膜２６０として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理、あるいはプラズマ水素化を行っても良い。（図11（Ａ））
【００５２】
その後、有機樹脂からなる第２の層間絶縁膜２６１を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。そして、第２の層間絶縁膜２６１にドレイン配線２５９に達するコンタクトホールを形成し、画素電極２６２を形成する。画素電極２６２は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。（図11（Ｂ））
【００５３】
こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が完成できる。駆動回路にはｐチャネル型ＴＦＴ２８５、第１のｎチャネル型ＴＦＴ２８６、第２のｎチャネル型ＴＦＴ２８７、画素部にはｎチャネル型ＴＦＴ２８８でなる画素ＴＦＴが形成できる。
【００５４】
駆動回路のｐチャネル型ＴＦＴ２８５には、チャネル形成領域２６３、ソース領域２６４、ドレイン領域２６５を有している。第１のｎチャネル型ＴＦＴ２８６には、チャネル形成領域２６６、Ｌov領域２６７、ソース領域２６８、ドレイン領域２６９を有している。第２のｎチャネル型ＴＦＴ２８７には、チャネル形成領域２７０、ＬＤＤ領域２７１，２７２、ソース領域２７３、ドレイン領域２７４を有している。画素部のｎチャネル型ＴＦＴ２８８には、チャネル形成領域２７５、２７６、Ｌoff領域２７７〜２８０を有している。 Ｌoff領域はゲート電極に対してオフセット形成され、オフセット領域の長さは０．０２〜０．２μｍである。さらに、ゲート電極と同時に形成される容量配線２３２と、ゲート絶縁膜と同じ材料から成る絶縁膜と、ｎチャネル型ＴＦＴ２８８のドレイン領域２８３に接続するｎ型を付与する不純物元素が添加された半導体層２８４とから保持容量２８９が形成されている。図11（Ｂ）では画素部のｎチャネル型ＴＦＴ２８７をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５５】
以上レーザーアニールを用いたゲッタリングとPドープを用いたゲッタリングを併用した方法の説明を行った。また特願２０００−０２０９１３号に記載された技術を用いて結晶質シリコン膜２０３ｂを形成することで、半導体層に線状に連なる複数のリッジの集合を形成し、リッジとドレイン端が重ならないようにTFTを作製することもできる。
【００５６】
以下、実施例１〜４までは、半導体層にゲッタリングサイトとなる領域、すなわち表面の凸凹の平均高低差が大きい領域を形成する方法のみの説明を行う。これらの方法を用いて実施の形態１で示したように、TFTを作ることができる。またPを用いたゲッタリングと併用してもよい。実施の形態１ではコンタクト領域に高濃度のPをドープして、接合領域における重金属等の不純物元素を効果的に除去する方法を用いたが、特願平１１−３７２２１４中に示されている他の方法と併用してもよい。
【００５７】
【実施例】
[実施例１]
実施例１では酸化膜の上から非晶質シリコン薄膜または結晶質シリコン薄膜にレーザーアニールを行い、ゲッタリングサイトを形成する方法を、図12を用いて説明する。図12において、基板1203はガラスまたは石英基板である。基板1203にはシリコン基板、金属基板やステンレス基板の表面に絶縁膜を形成したものを使用してもよい。耐熱性が許せばプラスチック基板を用いることもできる。これらは以下の実施例においても同様である。基板1203のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地1208が形成されている。さらに下地膜1208の上に２０〜１００ｎｍの厚さの、非晶質半導体薄膜や結晶質半導体薄膜が公知の成膜法で形成されている。
【００５８】
まず半導体薄膜中のゲッタリングサイト形成領域1220,1221の上にCVD装置やスパッタ装置を用いた公知の方法で、酸化膜1230,1231の形成を行う。酸化膜1230,1231の形成はUV光や、ヒドロ液を用いた方法で形成してもよい。次にエキシマレーザーを用いたレーザーアニールを適切な条件で行うことにより、酸化膜1230,1231で覆われていたゲッタリングサイト形成領域1220,1221の表面には凸凹が形成される。
【００５９】
図13はレーザーアニール後の光学顕微鏡写真の暗視野を示すものである。半導体膜上に酸化膜が形成されていた領域（1301）、酸化膜が形成されていなかった領域（1302）を比較すると、酸化膜が形成されていた領域の方に、凸凹がみられる。従って、これをゲッタリングサイトとして活用できる。
【００６０】
その後、実施の形態と同様の方法で島状半導体形成領域1204を形成し、チャネル形成領域1207の外側に、ゲッタリングサイト形成領域1220,1221を配置することで、チャネル形成領域1207の重金属等の不純物元素を効率よくゲッタリングすることが可能である。ゲッタリングサイト1220,1221は必ずしもチャネル形成領域1207の両側に形成する必要はない。
【００６１】
[実施例２]
実施例２では、イオンドーピング法により、半導体薄膜表面を平坦化することでゲッタリングする方法を、図14を用いて説明する。図14において、基板1403はガラスまたは石英基板である。基板1403のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地1408が形成されている。さらに下地膜1408の上に２０〜１００ｎｍの厚さの、非晶質半導体薄膜や結晶質半導体薄膜が公知の成膜法で形成されている。
【００６２】
その後、公知の結晶化法を用いて、この半導体薄膜を結晶化する。結晶化には結晶化を促進する金属を用いてもよい。次に、レジストマスクや酸化シリコン膜によるマスク層を用いて、この結晶質半導体層の第１の半導体領域1401,1411に、SiやAr、若しくはArクラスター等のイオンドーピングを行う。ドーピングは表面が荒れる条件で行い、第１の半導体領域1401,1411に凹凸を形成する。
【００６３】
その後、実施の形態と同様の方法で島状半導体形成領域1404を形成し、TFTの作製を行う。チャネル形成領域1407と比較して第１の半導体領域表面の凸凹が大きいため、重金属等の不純物元素は、第１の半導体領域の凸凹は偏析し、チャネル形成領域からゲッタリングされる。
【００６４】
[実施例4]
実施例４では多孔質膜をゲッタリングサイトとして利用するものである。多孔質膜はHF溶液中での陽極化成法によって形成でき、p型基板に対しては光照射なしでも、十分な成長速度が得られる。従って図14において、半導体領域1401,1411の導電型をP型にするため、p型を付与する不純物元素を、第１の半導体領域1401,1411にドープする。このとき基板内のp型を付与した半導体領域はすべてつながるようにして、陽極化成法を行う。陽極化成法によって得られる多孔質膜には多数の凸凹が存在し、重金属等の不純物元素をゲッタリングする。この第１の半導体領域1401,1411の内側にチャネル形成領域とソース／ドレイン領域を形成し、トランジスタを作製する。
【００６５】
［実施例５］
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図15に示すように、実施の形態１で作製できる図11（Ｂ）の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。
【００６６】
次にこのアクティブマトリクス型液晶表示装置の構成を、図16の斜視図および図17の上面図を用いて説明する。尚、図16と図17は、図5〜図11と図15の断面構造図と対応付けるため、共通の符号を用いている。また、図17で示すＡ―Ａ’に沿った断面構造は、図11（Ｂ）に示す画素部の断面図に対応している。
【００６７】
アクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部７０１と、走査信号駆動回路７０２と、画像信号駆動回路７０３で構成される。画素部にはｎチャネル型ＴＦＴ２８８が設けられ、周辺に設けられるドライバー回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路７０２と、画像信号駆動回路７０３はそれぞれゲート配線２３１（ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す）とソース配線２５６で画素部のｎチャネル型ＴＦＴ２８８に接続している。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
【００６８】
図17は画素部７０１の一部分（ほぼ一画素分）を示す上面図である。ゲート配線２３１は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが、活性層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２９０はソース配線２５６とソース領域２８１とのコンタクト部、２９２はドレイン配線２５９とドレイン領域２８３とのコンタクト部、２９２はドレイン配線２５９と画素電極２６２のコンタクト部である。保持容量２８９は、ｎチャネル型ＴＦＴ２８８のドレイン領域から延在する半導体層２８４とゲート絶縁膜を介して容量配線２３２が重なる領域で形成される。
【００６９】
なお、本実施例のアクティブマトリクス型液晶表示装置は、以下の、実施例のいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００７０】
［実施例6］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【００７１】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図18、図19及び図20に示す。
【００７２】
図18（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本願発明を画像入力部２００２、表示部２００３やその他の信号駆動回路に適用することができる。
【００７３】
図18（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本願発明を表示部２１０２やその他の信号駆動回路に適用することができる。
【００７４】
図18（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本願発明は表示部２２０５やその他の信号駆動回路に適用できる。
【００７５】
図18（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本願発明は表示部２３０２やその他の信号駆動回路に適用することができる。
【００７６】
図18（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は表示部２４０２やその他の信号駆動回路に適用することができる。
【００７７】
図18（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号駆動回路に適用することができる。
【００７８】
図19（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本願発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【００７９】
図19（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本願発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【００８０】
なお、図19（Ｃ）は、図19（Ａ）及び図19（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図19（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８１】
また、図19（Ｄ）は、図19（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図19（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８２】
ただし、図19に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【００８３】
図20（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号駆動回路に適用することができる。
【００８４】
図20（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本願発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【００８５】
図20（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本願発明は表示部３１０３に適用することができる。本願発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【００８６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【００８７】
【発明の効果】
本願発明を用いることで、トランジスタのチャネル形成領域の重金属等の不純物元素を除去若しくは低減でき、更にチャネル形成領域の境界部における重金属等の不純物元素も除去もしくは低減でき、半導体装置（ここでは具体的に電気光学装置）の動作性能や信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 エッチング後のSEM写真。
【図２】 エッチング後のSEM写真。
【図３】 発明の構成を示す図。
【図４】 発明の構成を示す図。
【図５】 発明の構成を示す図。
【図６】 複数の線状に連なるリッジの集合を示す図。
【図７】 画素部、駆動回路の作製工程を示す断面図。
【図８】 画素部、駆動回路の作製工程を示す断面図。
【図９】 画素部、駆動回路の作製工程を示す断面図。
【図１０】 画素部、駆動回路の作製工程を示す断面図。
【図１１】 画素部、駆動回路の作製工程を示す断面図。
【図１２】 ゲッタリングサイトの形成方法を示す図。
【図１３】 レーザーアニール後の光学顕微鏡写真。
【図１４】 ゲッタリングサイトの形成方法を示す図。
【図１５】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１６】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１７】 画素部の上面図。
【図１８】 半導体装置の一例を示す図。
【図１９】 半導体装置の一例を示す図。
【図２０】 半導体装置の一例を示す図。
Claims (3)
- チャネル形成領域と、前記チャネル形成領域の外側に形成されたソース領域及びドレイン領域とを含む半導体層のうち、前記ソース領域及び前記ドレイン領域を陽極化成することにより、前記ソース領域及び前記ドレイン領域の表面に前記チャネル形成領域の表面における凸凹の平均高低差よりも大きい平均高低差を有する凸凹を形成し、
前記半導体層を熱処理することにより、前記ソース領域及び前記ドレイン領域の前記凸凹に不純物をゲッタリングさせることを特徴とする薄膜トランジスタの作製方法。 - 半導体層にチャネル形成領域と、前記チャネル形成領域の外側に形成されたソース領域及びドレイン領域とを有し、前記ソース領域及び前記ドレイン領域を陽極化成することにより、前記ソース領域及び前記ドレイン領域の表面における凸凹の平均高低差を、前記チャネル形成領域の表面における凸凹の平均高低差よりも大きくし、
前記半導体層を熱処理することにより、前記ソース領域及び前記ドレイン領域の前記凸凹に重金属をゲッタリングさせることを特徴とする薄膜トランジスタの作製方法。 - 請求項１または請求項２において、前記半導体層は結晶化を促進する金属を用いて結晶化され、前記結晶化を促進する金属を前記凸凹にゲッタリングさせることを特徴とする薄膜トランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000062917A JP3998888B2 (ja) | 2000-03-08 | 2000-03-08 | 薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000062917A JP3998888B2 (ja) | 2000-03-08 | 2000-03-08 | 薄膜トランジスタの作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005208852A Division JP4198703B2 (ja) | 2005-07-19 | 2005-07-19 | 半導体装置 |
| JP2007028849A Division JP4105211B2 (ja) | 2007-02-08 | 2007-02-08 | 薄膜トランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250957A JP2001250957A (ja) | 2001-09-14 |
| JP3998888B2 true JP3998888B2 (ja) | 2007-10-31 |
Family
ID=18582867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000062917A Expired - Fee Related JP3998888B2 (ja) | 2000-03-08 | 2000-03-08 | 薄膜トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3998888B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4618842B2 (ja) * | 2000-03-27 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2004362901A (ja) * | 2003-06-04 | 2004-12-24 | Sharp Corp | イオンドーピング装置、イオンドーピング方法および半導体装置 |
| US7745803B2 (en) | 2004-02-03 | 2010-06-29 | Sharp Kabushiki Kaisha | Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device |
| JP4759948B2 (ja) | 2004-07-28 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2006057818A2 (en) * | 2004-11-24 | 2006-06-01 | Nanosys, Inc. | Contact doping and annealing systems and processes for nanowire thin films |
-
2000
- 2000-03-08 JP JP2000062917A patent/JP3998888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001250957A (ja) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6495973B2 (ja) | 液晶表示装置 | |
| US9910334B2 (en) | Semiconductor device and fabrication method thereof | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
| US20010015441A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2002319679A (ja) | 半導体装置 | |
| JP2000002890A (ja) | 反射型半導体表示装置 | |
| JP2000349298A (ja) | 電気光学装置およびその作製方法 | |
| JP3998888B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP2000133594A (ja) | 半導体装置の作製方法 | |
| JP4105211B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4514867B2 (ja) | 薄膜トランジスタ及びその作製方法、半導体装置 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4198703B2 (ja) | 半導体装置 | |
| JP2001028338A (ja) | 半導体装置 | |
| JP4558707B2 (ja) | 半導体装置の作製方法 | |
| JP2001326363A (ja) | 半導体装置及びその作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP4127467B2 (ja) | 半導体装置の作製方法 | |
| JP2003168803A (ja) | 半導体装置 | |
| JP2001007110A (ja) | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 | |
| JP4493751B2 (ja) | 半導体装置の作製方法 | |
| JP4853845B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070129 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |