JP2000002890A - 反射型半導体表示装置 - Google Patents
反射型半導体表示装置Info
- Publication number
- JP2000002890A JP2000002890A JP10169711A JP16971198A JP2000002890A JP 2000002890 A JP2000002890 A JP 2000002890A JP 10169711 A JP10169711 A JP 10169711A JP 16971198 A JP16971198 A JP 16971198A JP 2000002890 A JP2000002890 A JP 2000002890A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- active matrix
- display device
- driver
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000011159 matrix material Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims description 62
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 60
- 239000011229 interlayer Substances 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 90
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 29
- 238000000034 method Methods 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 239000010410 layer Substances 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 15
- 239000011574 phosphorus Substances 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000010407 anodic oxide Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 良好な画像を提供することができる反射型の
アクティブマトリクス型液晶表示装置を提供すること。 【解決手段】 本発明によると、複数の画素ＴＦＴがマ
トリクス状に形成されたアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動する複数のＴＦＴ
によって構成されたドライバ回路と、を絶縁基板上に有
する反射型半導体表示装置であって、前記ドライバ回路
の一部または全部は、前記画素ＴＦＴに接続された反射
画素電極の下部に配置され、前記ドライバ回路の電源線
は、前記反射画素電極と前記複数のＴＦＴのソース電極
またはドレイン電極との間に形成される反射型半導体表
示装置が提供される。この電源線がドライバ回路を構成
するＴＦＴから生じる電気ノイズのシールドとして機能
する。
アクティブマトリクス型液晶表示装置を提供すること。 【解決手段】 本発明によると、複数の画素ＴＦＴがマ
トリクス状に形成されたアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動する複数のＴＦＴ
によって構成されたドライバ回路と、を絶縁基板上に有
する反射型半導体表示装置であって、前記ドライバ回路
の一部または全部は、前記画素ＴＦＴに接続された反射
画素電極の下部に配置され、前記ドライバ回路の電源線
は、前記反射画素電極と前記複数のＴＦＴのソース電極
またはドレイン電極との間に形成される反射型半導体表
示装置が提供される。この電源線がドライバ回路を構成
するＴＦＴから生じる電気ノイズのシールドとして機能
する。
Description
【０００１】
【０００２】本発明は、反射型の半導体表示装置に関す
る。特に、表示媒体に液晶を用いた反射型のアクティブ
マトリクス型液晶表示装置に関する。ただし、本発明の
反射型の半導体表示装置には、その表示媒体に印加電圧
に応答して光学的特性が変調され得るその他のいかなる
表示媒体（例えば、エレクトロルミネセンス素子等）を
用いることもできる。
る。特に、表示媒体に液晶を用いた反射型のアクティブ
マトリクス型液晶表示装置に関する。ただし、本発明の
反射型の半導体表示装置には、その表示媒体に印加電圧
に応答して光学的特性が変調され得るその他のいかなる
表示媒体（例えば、エレクトロルミネセンス素子等）を
用いることもできる。
【０００３】
【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
【０００５】アクティブマトリクス型液晶パネルは、マ
トリクス状に配置された数十〜数百万個もの画素領域に
それぞれ画素ＴＦＴが配置され（この回路をアクティブ
マトリクス回路という）、各画素電極に出入りする電荷
をＴＦＴのスイッチング機能により制御するものであ
る。
トリクス状に配置された数十〜数百万個もの画素領域に
それぞれ画素ＴＦＴが配置され（この回路をアクティブ
マトリクス回路という）、各画素電極に出入りする電荷
をＴＦＴのスイッチング機能により制御するものであ
る。
【０００６】アクティブマトリクス回路には、ガラス基
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタによって構成されている。
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタによって構成されている。
【０００７】また、最近、石英基板を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製するアクティブマ
トリクス型液晶表示装置も実現されている。この場合、
画素ＴＦＴを駆動する周辺駆動回路も、アクティブマト
リクス回路と同一基板上に形成することができる。
素膜でもって薄膜トランジスタを作製するアクティブマ
トリクス型液晶表示装置も実現されている。この場合、
画素ＴＦＴを駆動する周辺駆動回路も、アクティブマト
リクス回路と同一基板上に形成することができる。
【０００８】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
【０００９】
【００１０】近年、アクティブマトリクス型液晶表示装
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータにおいては、複数のソ
フトウエアを同時に起動したり、デジタルカメラからの
映像を取り込んで加工したりと、多階調の液晶表示装置
が要求されている。
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータにおいては、複数のソ
フトウエアを同時に起動したり、デジタルカメラからの
映像を取り込んで加工したりと、多階調の液晶表示装置
が要求されている。
【００１１】さらに、最近では、携帯情報端末、モバイ
ルコンピュータ、カーナビゲイションなどの普及に伴
い、小型で、かつ高精細・高解像度・高画質なアクティ
ブマトリクス型液晶表示装置が求められている。
ルコンピュータ、カーナビゲイションなどの普及に伴
い、小型で、かつ高精細・高解像度・高画質なアクティ
ブマトリクス型液晶表示装置が求められている。
【００１２】携帯情報端末やモバイルコンピュータ等に
用いられるアクティブマトリクス型液晶表示装置は、バ
ッテリー駆動を前提としているので、消費電力の小さな
ものが要求されている。そこで、モバイルコンピュータ
などの用途に対して、反射型のアクティブマトリクス型
液晶表示装置が注目を集めている。反射型のアクティブ
マトリクス型液晶表示装置においては、透過型のアクテ
ィブマトリクス型液晶表示装置と違い、バックライトを
必要としないことが低消費電力化の理由の一つである。
用いられるアクティブマトリクス型液晶表示装置は、バ
ッテリー駆動を前提としているので、消費電力の小さな
ものが要求されている。そこで、モバイルコンピュータ
などの用途に対して、反射型のアクティブマトリクス型
液晶表示装置が注目を集めている。反射型のアクティブ
マトリクス型液晶表示装置においては、透過型のアクテ
ィブマトリクス型液晶表示装置と違い、バックライトを
必要としないことが低消費電力化の理由の一つである。
【００１３】また、モバイルコンピュータ等に用いられ
るアクティブマトリクス型液晶表示装置には、できる限
り小型なものが要求されていることは言うまでもなく、
最近は、アクティブマトリクス回路を駆動する駆動回路
をアクティブマトリクス回路と同一基板上に形成する試
みがなされている。
るアクティブマトリクス型液晶表示装置には、できる限
り小型なものが要求されていることは言うまでもなく、
最近は、アクティブマトリクス回路を駆動する駆動回路
をアクティブマトリクス回路と同一基板上に形成する試
みがなされている。
【００１４】さらに、アクティブマトリクス回路を構成
する画素ＴＦＴを駆動するための駆動回路（シフトレジ
スタ回路やバッファ回路など）以外に、プロセッサー回
路、メモリ回路、Ａ／Ｄ（Ｄ／Ａ）コンバータ回路、補
正回路（ガンマ補正回路）、パルス発振回路などのコン
トロール回路を同一基板上に組み込むＳＯＰ（システム
・オン・パネル）構造が注目を浴びている。
する画素ＴＦＴを駆動するための駆動回路（シフトレジ
スタ回路やバッファ回路など）以外に、プロセッサー回
路、メモリ回路、Ａ／Ｄ（Ｄ／Ａ）コンバータ回路、補
正回路（ガンマ補正回路）、パルス発振回路などのコン
トロール回路を同一基板上に組み込むＳＯＰ（システム
・オン・パネル）構造が注目を浴びている。
【００１５】ここで、アクティブマトリクス型液晶表示
装置の構成の一例を図９に示す。図９には、アクティブ
マトリクス型液晶表示装置のアクティブマトリクス基板
のみが示されている。９０１はアクティブマトリクス基
板、９０２および９０３はソース側ドライバ、９０４お
よび９０５はゲイト側ドライバ、９０６はアクティブマ
トリクス回路である。なお、アクティブマトリクス基板
９０１は、ガラス基板や石英基板などの絶縁基板をベー
スとしている。
装置の構成の一例を図９に示す。図９には、アクティブ
マトリクス型液晶表示装置のアクティブマトリクス基板
のみが示されている。９０１はアクティブマトリクス基
板、９０２および９０３はソース側ドライバ、９０４お
よび９０５はゲイト側ドライバ、９０６はアクティブマ
トリクス回路である。なお、アクティブマトリクス基板
９０１は、ガラス基板や石英基板などの絶縁基板をベー
スとしている。
【００１６】図９に示されているアクティブマトリクス
基板は、ソース側ドライバおよびゲイト側ドライバをそ
れぞれ２個ずつ有している。これは、上側のソース側ド
ライバ９０２で奇数番目のソース信号線を駆動し、下側
のソース側ドライバで偶数番目のソース信号線を駆動す
る仕組みになっている。また、ゲイト側ドライバが左右
にあるのは、冗長構造である。
基板は、ソース側ドライバおよびゲイト側ドライバをそ
れぞれ２個ずつ有している。これは、上側のソース側ド
ライバ９０２で奇数番目のソース信号線を駆動し、下側
のソース側ドライバで偶数番目のソース信号線を駆動す
る仕組みになっている。また、ゲイト側ドライバが左右
にあるのは、冗長構造である。
【００１７】なお、アクティブマトリクス回路９０６
は、複数の画素ＴＦＴがマトリクス状に配置されている
構成をとっている。
は、複数の画素ＴＦＴがマトリクス状に配置されている
構成をとっている。
【００１８】また、ソース側ドライバ９０２および９０
３は、シフトレジスタ回路、レベルシフタ回路、バッフ
ァ回路、サンプリング回路などを有している。レベルシ
フタ回路とは駆動電圧の増幅を行う回路である。
３は、シフトレジスタ回路、レベルシフタ回路、バッフ
ァ回路、サンプリング回路などを有している。レベルシ
フタ回路とは駆動電圧の増幅を行う回路である。
【００１９】例えば、シフトレジスタ回路が１０Ｖ駆
動、バッファ回路が１６Ｖ駆動である場合、レベルシフ
タ回路で電圧変換を行う必要がある。また、シフトレジ
スタ回路はカウンタ回路とデコーダ回路とを組み合わせ
て代用する場合もある。
動、バッファ回路が１６Ｖ駆動である場合、レベルシフ
タ回路で電圧変換を行う必要がある。また、シフトレジ
スタ回路はカウンタ回路とデコーダ回路とを組み合わせ
て代用する場合もある。
【００２０】また、ゲイト側ドライバは、シフトレジス
タ回路、レベルシフタ回路、バッファ回路などを有して
いる。
タ回路、レベルシフタ回路、バッファ回路などを有して
いる。
【００２１】また、より複雑な構成をとるアクティブマ
トリクス型液晶表示装置においては、図９の９０７〜９
１０に示すような位置に、他のロジック回路が配置され
ることが検討されている。他のロジック回路には、コン
トロール回路やプロセッサー回路の様な複雑な回路やメ
モリ回路の様な有面積の広い回路があり、トータルの占
有面積は大きくなると予想される。
トリクス型液晶表示装置においては、図９の９０７〜９
１０に示すような位置に、他のロジック回路が配置され
ることが検討されている。他のロジック回路には、コン
トロール回路やプロセッサー回路の様な複雑な回路やメ
モリ回路の様な有面積の広い回路があり、トータルの占
有面積は大きくなると予想される。
【００２２】以上の様に、一般的には１枚の絶縁基板上
にアクティブマトリクス回路９０６、ソース側ドライバ
９０２ならびに９０３、ゲイト側ドライバ９０４ならび
に９０５、および他のロジック回路を配置する構成とな
る。従って、決められたガラスサイズ上で、高精細・高
解像度・高画質を実現できる表示領域をできるだけ多く
確保するためには、アクティブマトリクス回路以外の占
有面積を可能な限り小さくする必要がある。
にアクティブマトリクス回路９０６、ソース側ドライバ
９０２ならびに９０３、ゲイト側ドライバ９０４ならび
に９０５、および他のロジック回路を配置する構成とな
る。従って、決められたガラスサイズ上で、高精細・高
解像度・高画質を実現できる表示領域をできるだけ多く
確保するためには、アクティブマトリクス回路以外の占
有面積を可能な限り小さくする必要がある。
【００２３】しかしながら、図９に示すような構造をと
る場合、アクティブマトリクス回路以外の占有面積を小
さくすることには限界があり、このことがアクティブマ
トリクス型液晶表示装置の小型化を妨げる大きな問題の
一つとなっている。
る場合、アクティブマトリクス回路以外の占有面積を小
さくすることには限界があり、このことがアクティブマ
トリクス型液晶表示装置の小型化を妨げる大きな問題の
一つとなっている。
【００２４】そこで、本出願人による特許出願である特
開平１０−１０４６６３号公報には、アクティブマトリ
クス回路、ドライバ回路、および他のコントロール回路
を１枚の絶縁基板上に集積化する反射型のアクティブマ
トリクス型液晶表示装置を構成するに際し、ドライバ回
路および他のコントロール回路をアクティブマトリクス
回路の領域内に形成する構成が開示されている。
開平１０−１０４６６３号公報には、アクティブマトリ
クス回路、ドライバ回路、および他のコントロール回路
を１枚の絶縁基板上に集積化する反射型のアクティブマ
トリクス型液晶表示装置を構成するに際し、ドライバ回
路および他のコントロール回路をアクティブマトリクス
回路の領域内に形成する構成が開示されている。
【００２５】特開平１０−１０４６６３号公報による
と、何れの実施例においても、アクティブマトリクス回
路の画素ＴＦＴに接続されている反射画素電極の下部に
ドライバ回路やコントロール回路を構成するＴＦＴが配
置されることが開示されている。
と、何れの実施例においても、アクティブマトリクス回
路の画素ＴＦＴに接続されている反射画素電極の下部に
ドライバ回路やコントロール回路を構成するＴＦＴが配
置されることが開示されている。
【００２６】ここで図１１に、特開平１０−１０４６６
３号公報の図８（Ａ）を示す。図１１には、特開平１０
−１０４６６３号公報のある実施例によるアクティブマ
トリクス基板の断面図が示されている。図１１には、ド
ライバ回路やコントロール回路を構成するための配線
が、ドライバ回路やコントロール回路を構成するＴＦＴ
のソース電極・ドレイン電極と違う層に形成される様子
が示されている（図１１においてＡで示す配線）。しか
し、この構造では、ドライバ回路やコントロール回路に
流れるクロック信号やデータ信号などがＡで示された配
線層に流れることになる。Ａで示された配線層には、ク
ロック信号やデータ信号などによる電気ノイズが発生す
る。つまり、Ａで示された配線層に生じる電気ノイズが
画素電極に悪影響を及ぼすことは必至である。よって、
前記電気ノイズによる表示画像の乱れなどが生じ、良好
な画像を得ることができない。
３号公報の図８（Ａ）を示す。図１１には、特開平１０
−１０４６６３号公報のある実施例によるアクティブマ
トリクス基板の断面図が示されている。図１１には、ド
ライバ回路やコントロール回路を構成するための配線
が、ドライバ回路やコントロール回路を構成するＴＦＴ
のソース電極・ドレイン電極と違う層に形成される様子
が示されている（図１１においてＡで示す配線）。しか
し、この構造では、ドライバ回路やコントロール回路に
流れるクロック信号やデータ信号などがＡで示された配
線層に流れることになる。Ａで示された配線層には、ク
ロック信号やデータ信号などによる電気ノイズが発生す
る。つまり、Ａで示された配線層に生じる電気ノイズが
画素電極に悪影響を及ぼすことは必至である。よって、
前記電気ノイズによる表示画像の乱れなどが生じ、良好
な画像を得ることができない。
【００２７】そこで、本発明は、上記の問題を鑑みてな
されたものであり、良好な画像を提供することができる
反射型のアクティブマトリクス型液晶表示装置を提供す
ることを目的とする。
されたものであり、良好な画像を提供することができる
反射型のアクティブマトリクス型液晶表示装置を提供す
ることを目的とする。
【００２８】
【００２９】本発明のある実施形態によると、複数の画
素ＴＦＴがマトリクス状に形成されたアクティブマトリ
クス回路と、前記アクティブマトリクス回路を駆動する
複数のＴＦＴによって構成されたドライバ回路と、を絶
縁基板上に有する反射型半導体表示装置であって、前記
ドライバ回路の一部または全部は、前記画素ＴＦＴに接
続された反射画素電極の下部に配置され、前記ドライバ
回路の電源線は、前記反射画素電極と前記複数のＴＦＴ
のソース電極またはドレイン電極との間に形成される反
射型半導体表示装置が提供される。このことによって上
記目的が達成される。
素ＴＦＴがマトリクス状に形成されたアクティブマトリ
クス回路と、前記アクティブマトリクス回路を駆動する
複数のＴＦＴによって構成されたドライバ回路と、を絶
縁基板上に有する反射型半導体表示装置であって、前記
ドライバ回路の一部または全部は、前記画素ＴＦＴに接
続された反射画素電極の下部に配置され、前記ドライバ
回路の電源線は、前記反射画素電極と前記複数のＴＦＴ
のソース電極またはドレイン電極との間に形成される反
射型半導体表示装置が提供される。このことによって上
記目的が達成される。
【００３０】また、本発明のある実施形態によると、複
数の画素ＴＦＴがマトリクス状に形成されたアクティブ
マトリクス回路と、前記アクティブマトリクス回路を駆
動する複数のＴＦＴによって構成されたドライバ回路
と、ロジック回路と、を絶縁基板上に有する反射型半導
体表示装置であって、前記ドライバ回路の一部または全
部または前記ロジック回路の一部または全部は、前記画
素ＴＦＴに接続された反射画素電極の下部に配置され、
前記ドライバ回路の電源線は、前記反射画素電極と前記
複数のＴＦＴのソース電極またはドレイン電極との間に
形成される反射型半導体表示装置が提供される。このこ
とによって上記目的が達成される。
数の画素ＴＦＴがマトリクス状に形成されたアクティブ
マトリクス回路と、前記アクティブマトリクス回路を駆
動する複数のＴＦＴによって構成されたドライバ回路
と、ロジック回路と、を絶縁基板上に有する反射型半導
体表示装置であって、前記ドライバ回路の一部または全
部または前記ロジック回路の一部または全部は、前記画
素ＴＦＴに接続された反射画素電極の下部に配置され、
前記ドライバ回路の電源線は、前記反射画素電極と前記
複数のＴＦＴのソース電極またはドレイン電極との間に
形成される反射型半導体表示装置が提供される。このこ
とによって上記目的が達成される。
【００３１】前記ロジック回路は、メモリ回路、補正回
路、プロセッサー回路、または信号分割回路であるよう
にしてもよい。
路、プロセッサー回路、または信号分割回路であるよう
にしてもよい。
【００３２】
【００３３】本発明は、アクティブマトリクス回路、ド
ライバ回路、および他のコントロール回路を１枚の絶縁
基板上に集積化する反射型のアクティブマトリクス型液
晶表示装置を構成するに際し、アクティブマトリクス回
路とドライバ回路および他のロジック回路（まとめて周
辺回路という場合がある）とを同じ領域に形成する構成
をとる。
ライバ回路、および他のコントロール回路を１枚の絶縁
基板上に集積化する反射型のアクティブマトリクス型液
晶表示装置を構成するに際し、アクティブマトリクス回
路とドライバ回路および他のロジック回路（まとめて周
辺回路という場合がある）とを同じ領域に形成する構成
をとる。
【００３４】この構成はバックライト等の光路（開口
部）を確保する必要のある透過型のアクティブマトリク
ス型液晶表示装置では困難な構成である。なぜならば、
透過型のアクティブマトリクス型液晶表示装置のアクテ
ィブマトリクス回路は、その殆どの領域が開口部であ
り、アクティブマトリクス回路内において透過光量を落
とさずにコントロール回路を構成するのは難しいからで
ある。
部）を確保する必要のある透過型のアクティブマトリク
ス型液晶表示装置では困難な構成である。なぜならば、
透過型のアクティブマトリクス型液晶表示装置のアクテ
ィブマトリクス回路は、その殆どの領域が開口部であ
り、アクティブマトリクス回路内において透過光量を落
とさずにコントロール回路を構成するのは難しいからで
ある。
【００３５】そこで、本発明はバックライトからの光路
を確保する必要のない反射型のアクティブマトリクス型
液晶表示装置において、反射板となる画素電極の下方に
ドライバ回路や他のロジック回路などを構成しようとす
るものである。
を確保する必要のない反射型のアクティブマトリクス型
液晶表示装置において、反射板となる画素電極の下方に
ドライバ回路や他のロジック回路などを構成しようとす
るものである。
【００３６】図１を参照する。図１には、本発明のある
実施形態である反射型のアクティブマトリクス型液晶表
示装置の断面図が示されている。基板１０１上に複数の
ＴＦＴが形成されている。ここでは、アクティブマトリ
クス回路を構成するＴＦＴを画素ＴＦＴとし、ドライバ
回路や他のロジック回路等を構成するＴＦＴをドライバ
ＴＦＴ（ＰｃｈドライバＴＦＴおよびＮｃｈドライバＴ
ＦＴ）とする。画素ＴＦＴのドレイン電極１０７に接続
された反射画素電極１１２の下部に、ＮｃｈドライバＴ
ＦＴおよびＰｃｈドライバＴＦＴが形成されている。図
１においては、ＮｃｈドライバＴＦＴとＰｃｈドライバ
ＴＦＴとが単純なＣＭＯＳ回路を構成している様子が代
表的に示されている。実際には、複数のＮｃｈドライバ
ＴＦＴと複数のＰｃｈドライバＴＦＴとが様々な回路を
構成している。
実施形態である反射型のアクティブマトリクス型液晶表
示装置の断面図が示されている。基板１０１上に複数の
ＴＦＴが形成されている。ここでは、アクティブマトリ
クス回路を構成するＴＦＴを画素ＴＦＴとし、ドライバ
回路や他のロジック回路等を構成するＴＦＴをドライバ
ＴＦＴ（ＰｃｈドライバＴＦＴおよびＮｃｈドライバＴ
ＦＴ）とする。画素ＴＦＴのドレイン電極１０７に接続
された反射画素電極１１２の下部に、ＮｃｈドライバＴ
ＦＴおよびＰｃｈドライバＴＦＴが形成されている。図
１においては、ＮｃｈドライバＴＦＴとＰｃｈドライバ
ＴＦＴとが単純なＣＭＯＳ回路を構成している様子が代
表的に示されている。実際には、複数のＮｃｈドライバ
ＴＦＴと複数のＰｃｈドライバＴＦＴとが様々な回路を
構成している。
【００３７】ただし、ＰｃｈドライバＴＦＴおよびＮｃ
ｈドライバＴＦＴによって構成されるドライバ回路や他
のロジック回路の全部ではなく一部が、反射画素電極の
下部に形成される様にしても良い。
ｈドライバＴＦＴによって構成されるドライバ回路や他
のロジック回路の全部ではなく一部が、反射画素電極の
下部に形成される様にしても良い。
【００３８】また、図１に示される様に、本発明の反射
型のアクティブマトリクス型液晶表示装置は、Ｎｃｈド
ライバＴＦＴとＰｃｈドライバＴＦＴの電源線（ＶＤＤ
またはＧＮＤ）が、第２層間膜１０８の上部に第３配線
１０９および１１０として形成され、コンタクトホール
を介してＮｃｈドライバＴＦＴまたはＰｃｈドライバＴ
ＦＴに接続されている。つまり、ドライバ回路の電源線
は、反射画素電極とＮｃｈドライバＴＦＴおよびＰｃｈ
ドライバＴＦＴのソース電極またはドレイン電極との間
に形成される。また、ＮｃｈドライバＴＦＴとＰｃｈド
ライバＴＦＴとを接続したり、回路同士を接続する配線
は、ＴＦＴのソース配線およびドレイン配線と同じ層ま
たはＴＦＴのゲイト配線と同じ層に形成されている。よ
って第３配線１０９および１１０には安定した電圧が供
給され、クロック信号やデータ信号などは供給されな
い。よって、第３配線１００および１１０に供給される
電気信号によっては、電気ノイズが発生せず、上部の反
射画素電極１１２に影響を及ぼすことはない。
型のアクティブマトリクス型液晶表示装置は、Ｎｃｈド
ライバＴＦＴとＰｃｈドライバＴＦＴの電源線（ＶＤＤ
またはＧＮＤ）が、第２層間膜１０８の上部に第３配線
１０９および１１０として形成され、コンタクトホール
を介してＮｃｈドライバＴＦＴまたはＰｃｈドライバＴ
ＦＴに接続されている。つまり、ドライバ回路の電源線
は、反射画素電極とＮｃｈドライバＴＦＴおよびＰｃｈ
ドライバＴＦＴのソース電極またはドレイン電極との間
に形成される。また、ＮｃｈドライバＴＦＴとＰｃｈド
ライバＴＦＴとを接続したり、回路同士を接続する配線
は、ＴＦＴのソース配線およびドレイン配線と同じ層ま
たはＴＦＴのゲイト配線と同じ層に形成されている。よ
って第３配線１０９および１１０には安定した電圧が供
給され、クロック信号やデータ信号などは供給されな
い。よって、第３配線１００および１１０に供給される
電気信号によっては、電気ノイズが発生せず、上部の反
射画素電極１１２に影響を及ぼすことはない。
【００３９】また、ドライバＴＦＴによって構成される
回路に流れる信号により、電気ノイズが発生する。これ
は、上述したように、クロック信号やデータ信号などに
よるものである。しかし、本発明の構成においては、こ
の電気ノイズは安定した電圧が供給される第３配線１０
９および１１０がシールド線となり、反射画素電極１１
２に影響を及ぼすことはない。よって、数十ＭＨｚとい
ったような高いクロック信号によってドライバ回路を駆
動する際にも、ドライバ回路で発生する電気ノイズが反
射画素電極に悪影響を及ぼすことはない。
回路に流れる信号により、電気ノイズが発生する。これ
は、上述したように、クロック信号やデータ信号などに
よるものである。しかし、本発明の構成においては、こ
の電気ノイズは安定した電圧が供給される第３配線１０
９および１１０がシールド線となり、反射画素電極１１
２に影響を及ぼすことはない。よって、数十ＭＨｚとい
ったような高いクロック信号によってドライバ回路を駆
動する際にも、ドライバ回路で発生する電気ノイズが反
射画素電極に悪影響を及ぼすことはない。
【００４０】従って、本願発明によると、画素電極の下
方にドライバ回路や他のロジック回路を構成しても、反
射画素電極には電気ノイズの影響が生じず、良好な画像
を得ることができる。なお、上述した構成および効果
は、前述の特開平１０−１０４６６３号公報には記載さ
れていない。
方にドライバ回路や他のロジック回路を構成しても、反
射画素電極には電気ノイズの影響が生じず、良好な画像
を得ることができる。なお、上述した構成および効果
は、前述の特開平１０−１０４６６３号公報には記載さ
れていない。
【００４１】以下の実施例をもって、本発明の具体的な
実施形態を説明する。ただし、以下の実施例は、本発明
のある実施形態に過ぎず、本発明が以下の実施例に限定
されるわけではない。
実施形態を説明する。ただし、以下の実施例は、本発明
のある実施形態に過ぎず、本発明が以下の実施例に限定
されるわけではない。
【００４２】
【００４３】（実施例１）
【００４４】図２を参照する。図２には、本実施例の反
射型のアクティブマトリクス型液晶表示装置のアクティ
ブマトリクス基板の上面図が示されている。なお、説明
の便宜上、図の一部分は透視図としている。
射型のアクティブマトリクス型液晶表示装置のアクティ
ブマトリクス基板の上面図が示されている。なお、説明
の便宜上、図の一部分は透視図としている。
【００４５】図２において、２０１はアクティブマトリ
クス基板、２０２および２０３はソース側ドライバ領
域、２０４および２０５はゲイト側ドライバ領域、２０
６はアクティブマトリクス回路に接続された反射画素電
極の領域である。図２に示されるように、本実施例の反
射型のアクティブマトリクス型液晶表示装置において
は、ソース側ドライバ領域２０２ならびに２０３および
ゲイト側ドライバ領域２０４ならびに２０５が、反射画
素電極２０６の下部に形成されている。
クス基板、２０２および２０３はソース側ドライバ領
域、２０４および２０５はゲイト側ドライバ領域、２０
６はアクティブマトリクス回路に接続された反射画素電
極の領域である。図２に示されるように、本実施例の反
射型のアクティブマトリクス型液晶表示装置において
は、ソース側ドライバ領域２０２ならびに２０３および
ゲイト側ドライバ領域２０４ならびに２０５が、反射画
素電極２０６の下部に形成されている。
【００４６】また、本実施例においては図２に示される
ように、ソース側ドライバ領域２０２の４つの端面のう
ち２つはアクティブマトリクス基板の端面に面している
が、残りの端面のうち一つはゲイト側ドライバ領域２０
５の端面の一つに面している。また、同様に、ソース側
ドライバ領域２０３の４つの端面のうち２つはアクティ
ブマトリクス基板の端面に面しているが、残りの端面の
うち一つはゲイト側ドライバ領域２０４の端面の一つに
面している。また、同様に、ゲイト側ドライバ領域２０
４の４つの端面のうち２つはアクティブマトリクス基板
の端面に面しているが、残りの端面のうち一つはソース
側ドライバ領域２０２の端面の一つに面している。ま
た、同様に、ゲイト側ドライバ領域２０５の４つの端面
のうち２つはアクティブマトリクス基板の端面に面して
いるが、残りの端面のうち一つはソース側ドライバ領域
２０３の端面の一つに面している。このようなドライバ
の配置によって、反射型のアクティブマトリクス型液晶
表示装置の小型化が実現されている。本願明細書では、
このようなドライバ回路の配置をオフセット配置とよ
ぶ。
ように、ソース側ドライバ領域２０２の４つの端面のう
ち２つはアクティブマトリクス基板の端面に面している
が、残りの端面のうち一つはゲイト側ドライバ領域２０
５の端面の一つに面している。また、同様に、ソース側
ドライバ領域２０３の４つの端面のうち２つはアクティ
ブマトリクス基板の端面に面しているが、残りの端面の
うち一つはゲイト側ドライバ領域２０４の端面の一つに
面している。また、同様に、ゲイト側ドライバ領域２０
４の４つの端面のうち２つはアクティブマトリクス基板
の端面に面しているが、残りの端面のうち一つはソース
側ドライバ領域２０２の端面の一つに面している。ま
た、同様に、ゲイト側ドライバ領域２０５の４つの端面
のうち２つはアクティブマトリクス基板の端面に面して
いるが、残りの端面のうち一つはソース側ドライバ領域
２０３の端面の一つに面している。このようなドライバ
の配置によって、反射型のアクティブマトリクス型液晶
表示装置の小型化が実現されている。本願明細書では、
このようなドライバ回路の配置をオフセット配置とよ
ぶ。
【００４７】また、図２においては示していないが、ド
ライバ回路以外のロジック回路（メモリ、ＣＰＵ、コン
トロール回路、信号分割回路、補正回路など）は、ソー
ス側ドライバおよびゲイト側ドライバが存在する以外の
部分に形成される。
ライバ回路以外のロジック回路（メモリ、ＣＰＵ、コン
トロール回路、信号分割回路、補正回路など）は、ソー
ス側ドライバおよびゲイト側ドライバが存在する以外の
部分に形成される。
【００４８】このような回路配置をとることによって、
より小型な反射型のアクティブマトリクス型液晶表示装
置が実現できる。
より小型な反射型のアクティブマトリクス型液晶表示装
置が実現できる。
【００４９】次に、図３〜図６を用いて、本実施例の反
射型のアクティブマトリクス型液晶表示装置の作製方法
の一例について説明する。
射型のアクティブマトリクス型液晶表示装置の作製方法
の一例について説明する。
【００５０】まず、図３（Ａ）を参照する。まず、12.5
ｃｍ角のガラス基板３０１（例えばコーニング１７３７
ガラス基板）を用意する。そしてこのガラス基板３０１
上に、ＴＥＯＳを原料としたプラズマＣＶＤ法により、
酸化珪素膜３０２を２０００Åの厚さに形成する。勿論
この厚さは、必要とする厚さとすればよい。この酸化珪
素膜３０２は、ガラス基板側から不純物が半導体膜に拡
散したりするのを防止する下地膜として機能する。
ｃｍ角のガラス基板３０１（例えばコーニング１７３７
ガラス基板）を用意する。そしてこのガラス基板３０１
上に、ＴＥＯＳを原料としたプラズマＣＶＤ法により、
酸化珪素膜３０２を２０００Åの厚さに形成する。勿論
この厚さは、必要とする厚さとすればよい。この酸化珪
素膜３０２は、ガラス基板側から不純物が半導体膜に拡
散したりするのを防止する下地膜として機能する。
【００５１】次にプラズマＣＶＤ法によって、非晶質珪
素膜３０３（アモルファスシリコン膜）の成膜を行う。
ここでは、プラズマＣＶＤ法を用いるが、減圧熱ＣＶＤ
法を用いるのでもよい。なお、非晶質珪素膜３０３の厚
さは５５０Åとする。勿論この厚さは、必要とする厚さ
とすればよい。次にUV光を非晶質珪素膜３０３の表面に
照射することにより薄い酸化膜を形成する（図示せ
ず）。
素膜３０３（アモルファスシリコン膜）の成膜を行う。
ここでは、プラズマＣＶＤ法を用いるが、減圧熱ＣＶＤ
法を用いるのでもよい。なお、非晶質珪素膜３０３の厚
さは５５０Åとする。勿論この厚さは、必要とする厚さ
とすればよい。次にUV光を非晶質珪素膜３０３の表面に
照射することにより薄い酸化膜を形成する（図示せ
ず）。
【００５２】次に図３（Ｂ）を参照する。液相Ｎｉ酢酸
塩３０４をスピンコート法により非晶質珪素膜３０３の
表面に塗布する。前記酸化膜はＮｉ酢酸塩３０４が膜表
面に均質に塗布されるために付けられている。Ｎｉ元素
は、非晶質珪素膜が結晶化する際に結晶化を助長する元
素として機能する。
塩３０４をスピンコート法により非晶質珪素膜３０３の
表面に塗布する。前記酸化膜はＮｉ酢酸塩３０４が膜表
面に均質に塗布されるために付けられている。Ｎｉ元素
は、非晶質珪素膜が結晶化する際に結晶化を助長する元
素として機能する。
【００５３】次に窒素雰囲気中において、４５０℃〜５
００℃（本実施例では５００℃）の温度で１時間保持す
ることにより、非晶質珪素膜中の水素を離脱させる。こ
れは、非晶質珪素膜中に不対結合手を意図的に形成する
ことにより、後の結晶化に際してのしきい値エネルギー
を下げるためである。そして窒素雰囲気中において、５
５０℃〜６００℃（本実施例では５５０℃）、４〜８時
間（本実施例では４時間）の加熱処理を施すことによ
り、非晶質珪素膜を結晶化させる。この結晶化の際の温
度を５５０℃とすることができたのは、ニッケル元素の
作用によるものである。上記加熱処理中、Ｎｉ元素は珪
素膜中を移動しながら、該珪素膜の結晶化を促進する。
こうして、６００度以下の温度で、ガラス基板上に多結
晶珪素膜４０５を得ることができる（図３（Ｃ））。さ
らに、結晶性を上げるためにレーザーで多結晶珪素膜を
アニールする。
００℃（本実施例では５００℃）の温度で１時間保持す
ることにより、非晶質珪素膜中の水素を離脱させる。こ
れは、非晶質珪素膜中に不対結合手を意図的に形成する
ことにより、後の結晶化に際してのしきい値エネルギー
を下げるためである。そして窒素雰囲気中において、５
５０℃〜６００℃（本実施例では５５０℃）、４〜８時
間（本実施例では４時間）の加熱処理を施すことによ
り、非晶質珪素膜を結晶化させる。この結晶化の際の温
度を５５０℃とすることができたのは、ニッケル元素の
作用によるものである。上記加熱処理中、Ｎｉ元素は珪
素膜中を移動しながら、該珪素膜の結晶化を促進する。
こうして、６００度以下の温度で、ガラス基板上に多結
晶珪素膜４０５を得ることができる（図３（Ｃ））。さ
らに、結晶性を上げるためにレーザーで多結晶珪素膜を
アニールする。
【００５４】上記方法では、ニッケルを非晶質珪素膜上
の全面に塗布したが、マスク等を用いてニッケルを非晶
質珪素膜上に選択的に添加し、結晶成長させてもよい。
この場合、結晶は主に横方向に成長してゆく。
の全面に塗布したが、マスク等を用いてニッケルを非晶
質珪素膜上に選択的に添加し、結晶成長させてもよい。
この場合、結晶は主に横方向に成長してゆく。
【００５５】次に、膜中のニッケルを除去する工程を行
う。図３（Ｄ）を参照する。まず、酸化膜でなるマスク
３０６〜３０８を１０００Å〜１３００Å（本実施例で
は１３００Å）の厚さで形成する。本マスクはリンのド
ーピングを選択的に行うために配置される。この状態で
リンのドーピングを行う。すると、多結晶珪素膜３０５
の上記マスク３０６〜３０８で覆われていない部分３０
９〜３１２のみに、リンがドーピングされる（これらの
領域をリン添加領域３０９〜３１２とする）。このと
き、ドーピングの加速電圧と、酸化膜で成るマスクの厚
さを最適化し、リンがマスク３０６〜３０８を実質的に
突き抜けないようにする。上記マスク３０６〜３０８は
必ずしも酸化膜でなくてよいが、酸化膜は活性層に直接
触れても汚染の原因にならないので都合がよい。
う。図３（Ｄ）を参照する。まず、酸化膜でなるマスク
３０６〜３０８を１０００Å〜１３００Å（本実施例で
は１３００Å）の厚さで形成する。本マスクはリンのド
ーピングを選択的に行うために配置される。この状態で
リンのドーピングを行う。すると、多結晶珪素膜３０５
の上記マスク３０６〜３０８で覆われていない部分３０
９〜３１２のみに、リンがドーピングされる（これらの
領域をリン添加領域３０９〜３１２とする）。このと
き、ドーピングの加速電圧と、酸化膜で成るマスクの厚
さを最適化し、リンがマスク３０６〜３０８を実質的に
突き抜けないようにする。上記マスク３０６〜３０８は
必ずしも酸化膜でなくてよいが、酸化膜は活性層に直接
触れても汚染の原因にならないので都合がよい。
【００５６】リンのドーズ量は、１×１０14から１×１
０15ions／ｃｍ2程度とすると良い。本実施例では、５
×１０14ions／ｃｍ2のドーズをイオンドーピング装置
を用いて行った。
０15ions／ｃｍ2程度とすると良い。本実施例では、５
×１０14ions／ｃｍ2のドーズをイオンドーピング装置
を用いて行った。
【００５７】なお、イオンドープの際の加速電圧は１０
kVとした。１０ｋV の加速電圧であれば、リンは１００
０Åの酸化膜マスクをほとんど通過することができな
い。
kVとした。１０ｋV の加速電圧であれば、リンは１００
０Åの酸化膜マスクをほとんど通過することができな
い。
【００５８】次に、図４（Ａ）を参照する。その後、６
００℃の窒素雰囲気にて１〜１２時間（本実施例では１
２時間）熱アニールし、ニッケル元素のゲッタリングを
行った。こうすることによって、図４（Ａ）のにおいて
矢印で示されるようにニッケルがリンに吸い寄せられる
ことになる。６００度の温度のもとでは、リン原子は膜
中をほとんど動かないが、ニッケル原子は数１００μｍ
程度またはそれ以上の距離を移動することができる。こ
のことからリンがニッケルのゲッタリングに最も適した
元素の１つであることが理解できる。
００℃の窒素雰囲気にて１〜１２時間（本実施例では１
２時間）熱アニールし、ニッケル元素のゲッタリングを
行った。こうすることによって、図４（Ａ）のにおいて
矢印で示されるようにニッケルがリンに吸い寄せられる
ことになる。６００度の温度のもとでは、リン原子は膜
中をほとんど動かないが、ニッケル原子は数１００μｍ
程度またはそれ以上の距離を移動することができる。こ
のことからリンがニッケルのゲッタリングに最も適した
元素の１つであることが理解できる。
【００５９】次に、上記多結晶珪素膜３０５をパターニ
ングする。このとき、リンの添加領域３０９〜３１２、
すなわちニッケルがゲッタリングされた領域が残らない
ようにする。このようにして、ニッケル元素をほとんど
含まない多結晶珪素膜の活性層３１３〜３１５が得られ
た（図４（Ｂ））。得られた多結晶珪素膜３１３〜３１
５が後にＴＦＴの活性層となる。
ングする。このとき、リンの添加領域３０９〜３１２、
すなわちニッケルがゲッタリングされた領域が残らない
ようにする。このようにして、ニッケル元素をほとんど
含まない多結晶珪素膜の活性層３１３〜３１５が得られ
た（図４（Ｂ））。得られた多結晶珪素膜３１３〜３１
５が後にＴＦＴの活性層となる。
【００６０】次に、ゲイト絶縁膜３１６を形成する。本
実施例では、ゲイト絶縁膜３１６としてプラズマＣＶＤ
法により、酸化珪素膜（ＳｉＯ2）を１５００Åに形成
した（図４（Ｃ））。
実施例では、ゲイト絶縁膜３１６としてプラズマＣＶＤ
法により、酸化珪素膜（ＳｉＯ2）を１５００Åに形成
した（図４（Ｃ））。
【００６１】次に図４（Ｃ）を参照する。図示しないア
ルミニウムを主成分とする金属膜を形成する。本実施例
では２ｗｔ％のスカンジウムを含有したアルミニウム膜
を用いる。次に、公知の陽極酸化法により、前記金属膜
の露呈した表面に陽極酸化膜を形成する。次に、陽極酸
化膜の上部にレジストを形成する。そして、前記陽極酸
化膜および前記金属膜をパターンニングし、ゲイト電極
の原形を作製する。次に、公知の陽極酸化技術により多
孔性の陽極酸化膜３１７〜３２２を形成する。さらに、
公知の陽極酸化技術により、無孔性の陽極酸化膜３２３
〜３２５およびゲイト電極３２６〜３２８を形成する。
ルミニウムを主成分とする金属膜を形成する。本実施例
では２ｗｔ％のスカンジウムを含有したアルミニウム膜
を用いる。次に、公知の陽極酸化法により、前記金属膜
の露呈した表面に陽極酸化膜を形成する。次に、陽極酸
化膜の上部にレジストを形成する。そして、前記陽極酸
化膜および前記金属膜をパターンニングし、ゲイト電極
の原形を作製する。次に、公知の陽極酸化技術により多
孔性の陽極酸化膜３１７〜３２２を形成する。さらに、
公知の陽極酸化技術により、無孔性の陽極酸化膜３２３
〜３２５およびゲイト電極３２６〜３２８を形成する。
【００６２】次にゲイト電極３２６〜３２８および多孔
性の陽極酸化膜３１７〜３２２をマスクとしてゲイト絶
縁膜３１６をエッチングする。そして、多孔性の陽極酸
化膜３１７〜３２２を除去して図４（Ｄ）の状態を得
る。なお、図４（Ｄ）において３２９〜３３１で示され
るのは加工後のゲイト絶縁膜である。
性の陽極酸化膜３１７〜３２２をマスクとしてゲイト絶
縁膜３１６をエッチングする。そして、多孔性の陽極酸
化膜３１７〜３２２を除去して図４（Ｄ）の状態を得
る。なお、図４（Ｄ）において３２９〜３３１で示され
るのは加工後のゲイト絶縁膜である。
【００６３】次に、一導電性を付与する不純物元素の添
加工程を行う。不純物元素としてはＮチャネル型ならば
Ｐ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロ
ン）またはＧａ（ガリウム）を用いれば良い。
加工程を行う。不純物元素としてはＮチャネル型ならば
Ｐ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロ
ン）またはＧａ（ガリウム）を用いれば良い。
【００６４】本実施例では、Ｎチャネル型およびＰチャ
ネル型のＴＦＴを形成するための不純物添加をそれぞれ
２回の工程に分けて行う。
ネル型のＴＦＴを形成するための不純物添加をそれぞれ
２回の工程に分けて行う。
【００６５】最初に、Ｎチャネル型のＴＦＴを形成する
ための不純物添加を行う（図５（Ａ））。まず、１回目
の不純物添加（本実施例ではＰ（リン）を用いる）を高
加速電圧９０ｋｅＶ程度で行い、ｎ-領域を形成する。こ
のｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／
ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節
する。
ための不純物添加を行う（図５（Ａ））。まず、１回目
の不純物添加（本実施例ではＰ（リン）を用いる）を高
加速電圧９０ｋｅＶ程度で行い、ｎ-領域を形成する。こ
のｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／
ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節
する。
【００６６】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、
加速電圧が低いので、ゲイト絶縁膜がマスクとして機能
する。また、このｎ+領域は、シート抵抗が５００Ω以
下（好ましくは３００Ω以下）となるように調節する。
このようにして、Ｎチャネル型ＴＦＴのソース・ドレイ
ン領域３３２〜３３５、低濃度不純物領域３３６ならび
に３３７およびチャネル形成領域３３８ならびに３３９
が形成される。
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、
加速電圧が低いので、ゲイト絶縁膜がマスクとして機能
する。また、このｎ+領域は、シート抵抗が５００Ω以
下（好ましくは３００Ω以下）となるように調節する。
このようにして、Ｎチャネル型ＴＦＴのソース・ドレイ
ン領域３３２〜３３５、低濃度不純物領域３３６ならび
に３３７およびチャネル形成領域３３８ならびに３３９
が形成される。
【００６７】次に、Ｎチャネル型ＴＦＴを覆うレジスト
マスク３４０を設け、Ｐ型を付与する不純物イオン（本
実施例ではボロンを用いる）の添加を行う（図５
（Ｂ））。
マスク３４０を設け、Ｐ型を付与する不純物イオン（本
実施例ではボロンを用いる）の添加を行う（図５
（Ｂ））。
【００６８】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎチャネル型をＰチャネル型に反
転させる必要があるため、前述のＰイオンの添加濃度の
数倍程度の濃度のＢ（ボロン）イオンを添加する。この
ようにして、Ｐチャネル型ＴＦＴのソース・ドレイン領
域３４１ならびに３４２、低濃度不純物領域３４３およ
びチャネル形成領域３４４が形成される（図５
（Ｂ））。
２回に分けて行うが、Ｎチャネル型をＰチャネル型に反
転させる必要があるため、前述のＰイオンの添加濃度の
数倍程度の濃度のＢ（ボロン）イオンを添加する。この
ようにして、Ｐチャネル型ＴＦＴのソース・ドレイン領
域３４１ならびに３４２、低濃度不純物領域３４３およ
びチャネル形成領域３４４が形成される（図５
（Ｂ））。
【００６９】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【００７０】次に、第１層間絶縁膜３４５として窒化珪
素膜（２５０Å）と酸化珪素膜（９０００Å）との積層
膜を形成し、コンタクトホールを形成した後、ソース電
極３４６〜３４８およびドレイン電極３４９ならびに３
５０を、Ｔｉ／Ａｌ／Ｔｉの３層構造の金属膜によって
形成する（図５（Ｃ））。なお、第１層間絶縁膜３４５
として有機性樹脂膜を用いることもできる。
素膜（２５０Å）と酸化珪素膜（９０００Å）との積層
膜を形成し、コンタクトホールを形成した後、ソース電
極３４６〜３４８およびドレイン電極３４９ならびに３
５０を、Ｔｉ／Ａｌ／Ｔｉの３層構造の金属膜によって
形成する（図５（Ｃ））。なお、第１層間絶縁膜３４５
として有機性樹脂膜を用いることもできる。
【００７１】次に、図６（Ａ）を参照する。有機性樹脂
膜からなる第２層間絶縁膜３５１を０．５〜３μｍの厚
さに形成する。本実施例では、第２層間絶縁膜には、ポ
リイミドを用いた。有機性樹脂膜としては、ポリイミ
ド、アクリル、ポリイミドアミド等が用いられる。有機
性樹脂膜の利点は、成膜方法が簡単である点、容易に膜
厚を厚くできる点、比誘電率が低いので寄生容量を低減
できる点、平坦性に優れている点などが挙げられる。な
お、上述した以外の有機性樹脂膜を用いることもでき
る。
膜からなる第２層間絶縁膜３５１を０．５〜３μｍの厚
さに形成する。本実施例では、第２層間絶縁膜には、ポ
リイミドを用いた。有機性樹脂膜としては、ポリイミ
ド、アクリル、ポリイミドアミド等が用いられる。有機
性樹脂膜の利点は、成膜方法が簡単である点、容易に膜
厚を厚くできる点、比誘電率が低いので寄生容量を低減
できる点、平坦性に優れている点などが挙げられる。な
お、上述した以外の有機性樹脂膜を用いることもでき
る。
【００７２】次に、第２層間絶縁にコンタクトホールを
形成し、ドライバ回路、コントロール回路、および他の
周辺回路を構成するＰチャネル型ＴＦＴおよびＮチャネ
ル型ＴＦＴのソースおよびドレイン電極に接続する第３
配線３５２および３５３を形成する（図６（Ａ））。本
実施例においては、第３配線３５２および３５３には、
ソース電極およびドレイン電極と同じ材料が用いられ
た。また、第３配線３５２および３５３には、他の金属
が用いられても良い。
形成し、ドライバ回路、コントロール回路、および他の
周辺回路を構成するＰチャネル型ＴＦＴおよびＮチャネ
ル型ＴＦＴのソースおよびドレイン電極に接続する第３
配線３５２および３５３を形成する（図６（Ａ））。本
実施例においては、第３配線３５２および３５３には、
ソース電極およびドレイン電極と同じ材料が用いられ
た。また、第３配線３５２および３５３には、他の金属
が用いられても良い。
【００７３】次に、有機性樹脂膜からなる第３層間絶縁
膜３５４を０．５〜３μｍの厚さに形成する（図６
（Ｂ））。本実施例では、第３層間絶縁膜には、ポリイ
ミドを用いた。有機性樹脂膜としては、ポリイミド、ア
クリル、ポリイミドアミド等が用いられる。なお、上述
した以外の有機性樹脂膜を用いることもできる。
膜３５４を０．５〜３μｍの厚さに形成する（図６
（Ｂ））。本実施例では、第３層間絶縁膜には、ポリイ
ミドを用いた。有機性樹脂膜としては、ポリイミド、ア
クリル、ポリイミドアミド等が用いられる。なお、上述
した以外の有機性樹脂膜を用いることもできる。
【００７４】次に、画素ＴＦＴのドレイン電極に達する
コンタクトホールを形成し、画素ＴＦＴのドレイン電極
に接続された反射画素電極３５５を形成する。本実施例
では、反射画素電極３５５にＡｌを用いた。
コンタクトホールを形成し、画素ＴＦＴのドレイン電極
に接続された反射画素電極３５５を形成する。本実施例
では、反射画素電極３５５にＡｌを用いた。
【００７５】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＮチャネル
型ＴＦＴとＰチャネル型ＴＦＴとから成るＣＭＯＳ回路
および画素ＴＦＴを作製することができる。このように
して、本実施例のアクティブマトリクス型液晶表示装置
のアクティブマトリクス基板が作製される（図６
（Ｂ））。
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＮチャネル
型ＴＦＴとＰチャネル型ＴＦＴとから成るＣＭＯＳ回路
および画素ＴＦＴを作製することができる。このように
して、本実施例のアクティブマトリクス型液晶表示装置
のアクティブマトリクス基板が作製される（図６
（Ｂ））。
【００７６】また画素ＴＦＴをトリプルゲイト電極構造
としてもよい。こうすることによって、画素ＴＦＴのＯ
ＦＦ電流を小さくすることができる。
としてもよい。こうすることによって、画素ＴＦＴのＯ
ＦＦ電流を小さくすることができる。
【００７７】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、アクティブマトリクス
型液晶表示装置を作製する工程を説明する。
ティブマトリクス基板をもとに、アクティブマトリクス
型液晶表示装置を作製する工程を説明する。
【００７８】図６（Ｂ）の状態のアクティブマトリクス
基板に配向膜３５６を形成する。本実施例では、配向膜
３５６には、ポリイミドを用いた。次に、対向基板を用
意する。対向基板は、ガラス基板３５７、透明導電膜か
らなる対向電極３５８、配向膜３５９とで構成される。
基板に配向膜３５６を形成する。本実施例では、配向膜
３５６には、ポリイミドを用いた。次に、対向基板を用
意する。対向基板は、ガラス基板３５７、透明導電膜か
らなる対向電極３５８、配向膜３５９とで構成される。
【００７９】なお、本実施例では、配向膜には、液晶分
子が基板に対して垂直に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って垂
直配向するようにした。
子が基板に対して垂直に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って垂
直配向するようにした。
【００８０】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶３４０を注入し、
封止剤（図示せず）によって完全に封止する。よって、
図６（Ｃ）に示すような透過型のアクティブマトリクス
型液晶表示装置が完成する。
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶３４０を注入し、
封止剤（図示せず）によって完全に封止する。よって、
図６（Ｃ）に示すような透過型のアクティブマトリクス
型液晶表示装置が完成する。
【００８１】なお本実施例では、液晶パネルがＥＣＢ
（電界制御複屈折）モードによって表示を行うようにし
た。そのため、偏光板（図示せず）がアクティブマトリ
クス型液晶表示装置の上部に配置された。
（電界制御複屈折）モードによって表示を行うようにし
た。そのため、偏光板（図示せず）がアクティブマトリ
クス型液晶表示装置の上部に配置された。
【００８２】また、図１０に示すように、本実施例の反
射型のアクティブマトリクス型液晶表示装置において、
第３配線３５２および３５３がドレイン電極３４９（も
しくはソース電極）またはゲイト３２６ならびに３２７
電極を覆うように形成されることが好ましい。これは、
第３配線３５２および３５３がドライバＴＦＴのソース
配線、ドレイン配線またはゲイト配線から生じる電気ノ
イズのシールド効果を強力にするためである。
射型のアクティブマトリクス型液晶表示装置において、
第３配線３５２および３５３がドレイン電極３４９（も
しくはソース電極）またはゲイト３２６ならびに３２７
電極を覆うように形成されることが好ましい。これは、
第３配線３５２および３５３がドライバＴＦＴのソース
配線、ドレイン配線またはゲイト配線から生じる電気ノ
イズのシールド効果を強力にするためである。
【００８３】また、本実施例の反射型のアクティブマト
リクス型液晶表示装置においては、ドライバＴＦＴが形
成された反射画素電極の下部には、第３配線と反射画素
電極との間に容量が形成されることがある。よって、ド
ライバＴＦＴが形成されない領域には、ダミーの（フロ
ーティングの）第３配線を形成して、ドライバＴＦＴが
形成された領域とドライバＴＦＴが形成されない領域と
で、第３配線の面積の和の大きな差が生じることによっ
て、形成される容量の大きな差が生じることの無いよう
にすることが好ましい。
リクス型液晶表示装置においては、ドライバＴＦＴが形
成された反射画素電極の下部には、第３配線と反射画素
電極との間に容量が形成されることがある。よって、ド
ライバＴＦＴが形成されない領域には、ダミーの（フロ
ーティングの）第３配線を形成して、ドライバＴＦＴが
形成された領域とドライバＴＦＴが形成されない領域と
で、第３配線の面積の和の大きな差が生じることによっ
て、形成される容量の大きな差が生じることの無いよう
にすることが好ましい。
【００８４】（実施例２）
【００８５】本実施例では、ソース側ドライバおよびゲ
イト側ドライバの配置が実施例１とは異なる。本実施例
の反射型のアクティブマトリクス型液晶表示装置のアク
ティブマトリクス基板の上面図を図７に示す。なお図７
においても、説明の便宜上、図の一部分を透視図として
いる。
イト側ドライバの配置が実施例１とは異なる。本実施例
の反射型のアクティブマトリクス型液晶表示装置のアク
ティブマトリクス基板の上面図を図７に示す。なお図７
においても、説明の便宜上、図の一部分を透視図として
いる。
【００８６】図７において、７０１はアクティブマトリ
クス基板、７０２および７０３はソース側ドライバ、７
０４、７０５および７０６はゲイト側ドライバ、７０７
はアクティブマトリクス回路を構成する画素ＴＦＴに接
続された反射画素電極の領域である。図７に示されるよ
うに、本実施例の反射型のアクティブマトリクス型液晶
表示装置においては、ゲイト側ドライバは、３つの領域
７０４〜７０６に分割されている。
クス基板、７０２および７０３はソース側ドライバ、７
０４、７０５および７０６はゲイト側ドライバ、７０７
はアクティブマトリクス回路を構成する画素ＴＦＴに接
続された反射画素電極の領域である。図７に示されるよ
うに、本実施例の反射型のアクティブマトリクス型液晶
表示装置においては、ゲイト側ドライバは、３つの領域
７０４〜７０６に分割されている。
【００８７】このように、本発明の反射型アクティブマ
トリクス型液晶表示装置においては、比較的自由にドラ
イバ回路を配置することができる。本実施例のドライバ
の配置によると、アクティブマトリクス回路の駆動を分
割し、時分割駆動、多点同時駆動も可能となる。
トリクス型液晶表示装置においては、比較的自由にドラ
イバ回路を配置することができる。本実施例のドライバ
の配置によると、アクティブマトリクス回路の駆動を分
割し、時分割駆動、多点同時駆動も可能となる。
【００８８】（実施例３）
【００８９】本実施例では、実施例１の作製方法におい
て、図３（Ｄ）の工程において、マスクを取り除き、活
性層膜中のリンの活性化を行うためにレーザー照射を行
った。
て、図３（Ｄ）の工程において、マスクを取り除き、活
性層膜中のリンの活性化を行うためにレーザー照射を行
った。
【００９０】レーザー照射には大出力の得られるエキシ
マレーザーを使用した。エキシマレーザーには線状に加
工されたビームをもつものを使い、加工速度をあげた。
具体的には、0.5 ｍｍ幅、１２ｃｍ長のレーザービーム
をKrF エキシマレーザーと所定のレンズ群で形成し、線
状ビームの幅方向にそのビームを基板に対して相対的に
走査させることにより、基板全面にレーザー照射を行っ
た。
マレーザーを使用した。エキシマレーザーには線状に加
工されたビームをもつものを使い、加工速度をあげた。
具体的には、0.5 ｍｍ幅、１２ｃｍ長のレーザービーム
をKrF エキシマレーザーと所定のレンズ群で形成し、線
状ビームの幅方向にそのビームを基板に対して相対的に
走査させることにより、基板全面にレーザー照射を行っ
た。
【００９１】その他の種類のエキシマレーザー、例え
ば、XeClエキシマレーザーを用いても効果は同様であっ
た。また、線状に加工されていないレーザービームを使
用しても効果は同様であった。このようにして活性化さ
れたリンのシート抵抗は２ＫΩ／□程度であった。
ば、XeClエキシマレーザーを用いても効果は同様であっ
た。また、線状に加工されていないレーザービームを使
用しても効果は同様であった。このようにして活性化さ
れたリンのシート抵抗は２ＫΩ／□程度であった。
【００９２】その後の工程は、実施例１と同様である。
【００９３】本実施例の作製方法によれば、リンが活性
化しているので、その電気的な力でニッケルなどの触媒
元素のゲッタリング能力が改善され高くなっている。そ
して、一方で、ニッケルは、リンを活性化させる際のエ
ネルギーを受けてニッケルシリサイドとして膜中に拡散
するので、ニッケルはよりゲッタリングされやすい状態
となっている。
化しているので、その電気的な力でニッケルなどの触媒
元素のゲッタリング能力が改善され高くなっている。そ
して、一方で、ニッケルは、リンを活性化させる際のエ
ネルギーを受けてニッケルシリサイドとして膜中に拡散
するので、ニッケルはよりゲッタリングされやすい状態
となっている。
【００９４】（実施例４）
【００９５】実施例３で示したゲッタリングの能力を改
善するレーザー照射の工程を、ＲＴＡで置き換えたもの
を本実施例で示す。
善するレーザー照射の工程を、ＲＴＡで置き換えたもの
を本実施例で示す。
【００９６】ＲＴＡは、RAPID THERMAL ANNEALING の略
語である。ＲＴＡでは、ハロゲンランプに代表される赤
外光を主に発するものを光源とし、基板表面につけられ
た膜のみを短時間で加熱することを可能とする。
語である。ＲＴＡでは、ハロゲンランプに代表される赤
外光を主に発するものを光源とし、基板表面につけられ
た膜のみを短時間で加熱することを可能とする。
【００９７】しかしながら、レーザーほどその加熱時間
を短くすることができない、波長領域が主に赤外領域で
ある（エキシマレーザー光は紫外光である）等の原因
で、基板もやや加熱される。
を短くすることができない、波長領域が主に赤外領域で
ある（エキシマレーザー光は紫外光である）等の原因
で、基板もやや加熱される。
【００９８】よって、レーザーと比較すると高いエネル
ギーを膜に与えることは難しいが、エネルギーはレーザ
ーよりも安定しているので、より均質なアニールができ
る。また、ＲＴＡは本実施例で必要とするエネルギーを
充分、活性層に与える能力を持っている。
ギーを膜に与えることは難しいが、エネルギーはレーザ
ーよりも安定しているので、より均質なアニールができ
る。また、ＲＴＡは本実施例で必要とするエネルギーを
充分、活性層に与える能力を持っている。
【００９９】本実施例で使用するＲＴＡはハロゲンラン
プを有したものである。本実施例で使用するＲＴＡは線
状に加工されたビーム状の光線を有しており、加工効率
を上げている。加工法法は線状レーザーを使用する方法
とほぼ同様である。しかしながら、レーザーと違い加工
時間がややかかるので基板が急激な温度変化に耐えられ
ず割れることがある。よって、処理前に基板温度を上げ
ておく必要がある。
プを有したものである。本実施例で使用するＲＴＡは線
状に加工されたビーム状の光線を有しており、加工効率
を上げている。加工法法は線状レーザーを使用する方法
とほぼ同様である。しかしながら、レーザーと違い加工
時間がややかかるので基板が急激な温度変化に耐えられ
ず割れることがある。よって、処理前に基板温度を上げ
ておく必要がある。
【０１００】本実施例では、基板の温度をあらかじめ３
５０度にまで加熱しておき、それからハロゲンランプを
レーザーと同様な方法で、基板に対し走査させながら照
射した。
５０度にまで加熱しておき、それからハロゲンランプを
レーザーと同様な方法で、基板に対し走査させながら照
射した。
【０１０１】ハロゲンランプはアークランプに置き換え
ても効果は同様であった。また、ＲＴＡの光線は必ずし
も線状に加工される必要はない。実施例１で示した作成
法でレーザー照射の工程のみをＲＴＡ工程に置き換え、
得た膜のシート抵抗は５ｋΩ／□であった。後は、実施
例１と同様の手順で工程を踏めばよい。本実施例で示し
た方法で作成されたは実施例１で得たものとほぼ同等の
特性を備えていた。
ても効果は同様であった。また、ＲＴＡの光線は必ずし
も線状に加工される必要はない。実施例１で示した作成
法でレーザー照射の工程のみをＲＴＡ工程に置き換え、
得た膜のシート抵抗は５ｋΩ／□であった。後は、実施
例１と同様の手順で工程を踏めばよい。本実施例で示し
た方法で作成されたは実施例１で得たものとほぼ同等の
特性を備えていた。
【０１０２】（実施例５）
【０１０３】上記実施例１、３および４の作製方法によ
ると、トップゲイト型のＴＦＴによって反射型のアクテ
ィブマトリクス型液晶表示装置が作製されたが、本発明
の反射型のアクティブマトリクス型液晶表示装置は、逆
スタガー型のＴＦＴによって構成されてもよい。
ると、トップゲイト型のＴＦＴによって反射型のアクテ
ィブマトリクス型液晶表示装置が作製されたが、本発明
の反射型のアクティブマトリクス型液晶表示装置は、逆
スタガー型のＴＦＴによって構成されてもよい。
【０１０４】（実施例６）
【０１０５】上記実施例１〜５においては、ネマチック
液晶を用いたＥＣＢが本発明の反射型のアクティブマト
リクス型液晶表示装置の表示モードとして用いられてい
るが、他の表示モードなども用いることができる。
液晶を用いたＥＣＢが本発明の反射型のアクティブマト
リクス型液晶表示装置の表示モードとして用いられてい
るが、他の表示モードなども用いることができる。
【０１０６】さらに、応答速度の速い無しきい値反強誘
電性液晶または強誘電性液晶を用いて、本発明の反射型
のアクティブマトリクス型液晶表示装置を構成してもよ
い。
電性液晶または強誘電性液晶を用いて、本発明の反射型
のアクティブマトリクス型液晶表示装置を構成してもよ
い。
【０１０７】また、上記実施例１〜５においては、本発
明の反射型の半導体表示装置として、反射型のアクティ
ブマトリクス型液晶表示装置をとって説明したが、本発
明は印加電圧に応答して光学的特性が変調され得るその
他のいかなる表示媒体を用いた反射型の半導体表示装置
にも適用できる。例えば、エレクトロルミネセンス素子
などを用いても良い。
明の反射型の半導体表示装置として、反射型のアクティ
ブマトリクス型液晶表示装置をとって説明したが、本発
明は印加電圧に応答して光学的特性が変調され得るその
他のいかなる表示媒体を用いた反射型の半導体表示装置
にも適用できる。例えば、エレクトロルミネセンス素子
などを用いても良い。
【０１０８】（実施例７）
【０１０９】上記実施例１〜６の反射型半導体表示装置
には様々な用途がある。本実施例では、本発明の反射型
半導体表示装置を組み込んだ半導体装置について説明す
る。
には様々な用途がある。本実施例では、本発明の反射型
半導体表示装置を組み込んだ半導体装置について説明す
る。
【０１１０】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、プロジェクタ、ヘッドマウントディ
スプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末（モバイルコンピュータ、携帯電話な
ど）などが挙げられる。それらの一例を図８に示す。
ラ、スチルカメラ、プロジェクタ、ヘッドマウントディ
スプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末（モバイルコンピュータ、携帯電話な
ど）などが挙げられる。それらの一例を図８に示す。
【０１１１】図８（Ａ）は携帯電話であり、本体８０
１、音声出力部８０２、音声入力部８０３、反射型半導
体表示装置８０４、操作スイッチ８０５、アンテナ８０
６で構成される。
１、音声出力部８０２、音声入力部８０３、反射型半導
体表示装置８０４、操作スイッチ８０５、アンテナ８０
６で構成される。
【０１１２】図８（Ｂ）はビデオカメラであり、本体８
０７、反射型半導体表示装置８０８、音声入力部８０
９、操作スイッチ８１０、バッテリー８１１、受像部８
１２で構成される。
０７、反射型半導体表示装置８０８、音声入力部８０
９、操作スイッチ８１０、バッテリー８１１、受像部８
１２で構成される。
【０１１３】図８（Ｃ）はモバイルコンピュータであ
り、本体８１３、カメラ部８１４、受像部８１５、操作
スイッチ８１６、反射型半導体表示装置８１７で構成さ
れる。
り、本体８１３、カメラ部８１４、受像部８１５、操作
スイッチ８１６、反射型半導体表示装置８１７で構成さ
れる。
【０１１４】図８（Ｄ）はヘッドマウントディスプレイ
であり、本体８１８、半導体表示装置８１９、バンド部
８２０で構成される。
であり、本体８１８、半導体表示装置８１９、バンド部
８２０で構成される。
【０１１５】図８（Ｅ）はリア型プロジェクタであり、
８２１は本体、８２２は光源、８２３は反射型半導体表
示装置、８２４は偏光ビームスプリッタ、８２５および
８２６はリフレクター、８２７はスクリーンである。な
お、リア型プロジェクタは、視聴者の見る位置によっ
て、本体を固定したままスクリーンの角度を変えること
ができるのが好ましい。なお、反射型半導体表示装置８
２３を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使
用することによって、さらに高解像度・高精細のリア型
プロジェクタを実現することができる。
８２１は本体、８２２は光源、８２３は反射型半導体表
示装置、８２４は偏光ビームスプリッタ、８２５および
８２６はリフレクター、８２７はスクリーンである。な
お、リア型プロジェクタは、視聴者の見る位置によっ
て、本体を固定したままスクリーンの角度を変えること
ができるのが好ましい。なお、反射型半導体表示装置８
２３を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使
用することによって、さらに高解像度・高精細のリア型
プロジェクタを実現することができる。
【０１１６】図８（Ｆ）はフロント型プロジェクタであ
り、本体８２８、光源８２９、反射型半導体表示装置８
３０、光学系８３１、スクリーン８３２で構成される。
なお、反射型半導体表示装置８３０を３個（Ｒ、Ｇ、Ｂ
の光にそれぞれ対応させる）使用することによって、さ
らに高解像度・高精細のフロント型プロジェクタを実現
することができる。
り、本体８２８、光源８２９、反射型半導体表示装置８
３０、光学系８３１、スクリーン８３２で構成される。
なお、反射型半導体表示装置８３０を３個（Ｒ、Ｇ、Ｂ
の光にそれぞれ対応させる）使用することによって、さ
らに高解像度・高精細のフロント型プロジェクタを実現
することができる。
【０１１７】
【０１１８】本発明によると、反射型半導体表示装置に
おいて、ドライバ回路および他のロジック回路をアクテ
ィブマトリクス回路の反射画素電極の下部に形成するこ
とができる。しかも、反射画素電極の下部に形成される
ドライバ回路および他のロジック回路の電源線を第３配
線として用いることにより、これらの回路を流れるクロ
ック信号やデータ信号などによる電気ノイズが反射画素
電極に影響を及ぼすことを防ぐことができる。したがっ
て、従来の反射型半導体表示装置と比べて、小型にもか
かわらず、高精細・高解像度・高画質の反射型半導体表
示装置が提供される。
おいて、ドライバ回路および他のロジック回路をアクテ
ィブマトリクス回路の反射画素電極の下部に形成するこ
とができる。しかも、反射画素電極の下部に形成される
ドライバ回路および他のロジック回路の電源線を第３配
線として用いることにより、これらの回路を流れるクロ
ック信号やデータ信号などによる電気ノイズが反射画素
電極に影響を及ぼすことを防ぐことができる。したがっ
て、従来の反射型半導体表示装置と比べて、小型にもか
かわらず、高精細・高解像度・高画質の反射型半導体表
示装置が提供される。
【図１】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の断面図であ
る。
態のアクティブマトリクス型液晶表示装置の断面図であ
る。
【図２】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置のアクティブ
マトリクス基板の上面図である
態のアクティブマトリクス型液晶表示装置のアクティブ
マトリクス基板の上面図である
【図３】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
【図４】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
【図５】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
【図６】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
【図７】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置のアクティブ
マトリクス基板の上面図である
態のアクティブマトリクス型液晶表示装置のアクティブ
マトリクス基板の上面図である
【図８】 本発明の半導体表示装置を利用した半導体装
置の例を示す図である。
置の例を示す図である。
【図９】 従来の半導体表示装置のアクティブマトリク
ス基板の上面図である。
ス基板の上面図である。
【図１０】 本発明の反射型半導体表示装置のある実施
形態のアクティブマトリクス型液晶表示装置の断面図で
ある。
形態のアクティブマトリクス型液晶表示装置の断面図で
ある。
【図１１】 従来の反射型半導体表示装置のアクティブ
マトリクス基板の断面図である。
マトリクス基板の断面図である。
１０１ 基板 １０２ 第１層間膜 １０３、１０４、１０５、１０６、１０７ ソース電極
・ドレイン電極 １０８ 第２層間膜 １０９、１１０ 第３配線 １１１ 第３層間膜 １１２ 反射画素電極 １１３ 配向膜 １１４ 液晶 １１５ 配向膜 １１６ 対向電極 １１７ 基板
・ドレイン電極 １０８ 第２層間膜 １０９、１１０ 第３配線 １１１ 第３層間膜 １１２ 反射画素電極 １１３ 配向膜 １１４ 液晶 １１５ 配向膜 １１６ 対向電極 １１７ 基板
フロントページの続き Ｆターム(参考） 2H091 FA14Y FB08 FC02 FC10 FC24 FC26 FD04 FD12 FD23 GA03 GA13 HA09 LA11 LA12 LA18 MA07 2H092 JA25 JA29 JA33 JA35 JA36 JA38 JA39 JA42 JA43 JA44 JA46 JB02 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB42 JB54 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 KA22 KB05 KB14 KB23 KB24 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA24 MA27 MA29 MA31 MA34 MA35 MA37 MA41 NA01 NA07 NA25 NA27 NA29 PA06 PA08 QA09 RA05
Claims (3)
- 【請求項１】複数の画素ＴＦＴがマトリクス状に形成さ
れたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動する複数のＴＦＴ
によって構成されたドライバ回路と、 を絶縁基板上に有する反射型半導体表示装置であって、 前記ドライバ回路の一部または全部は、前記画素ＴＦＴ
に接続された反射画素電極の下部に配置され、 前記ドライバ回路の電源線は、前記反射画素電極と前記
複数のＴＦＴのソース電極またはドレイン電極との間に
形成される反射型半導体表示装置。 - 【請求項２】複数の画素ＴＦＴがマトリクス状に形成さ
れたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動する複数のＴＦＴ
によって構成されたドライバ回路と、 ロジック回路と、 を絶縁基板上に有する反射型半導体表示装置であって、 前記ドライバ回路の一部または全部または前記ロジック
回路の一部または全部は、前記画素ＴＦＴに接続された
反射画素電極の下部に配置され、 前記ドライバ回路の電源線は、前記反射画素電極と前記
複数のＴＦＴのソース電極またはドレイン電極との間に
形成される反射型半導体表示装置。 - 【請求項３】前記ロジック回路は、メモリ回路、補正回
路、プロセッサー回路、または信号分割回路である請求
項２に記載の反射型半導体表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16971198A JP4053136B2 (ja) | 1998-06-17 | 1998-06-17 | 反射型半導体表示装置 |
| US09/298,700 US6490021B1 (en) | 1998-06-17 | 1999-04-23 | Reflective type semiconductor display device |
| US10/293,579 US7408534B2 (en) | 1998-06-17 | 2002-11-12 | Reflective type semiconductor display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16971198A JP4053136B2 (ja) | 1998-06-17 | 1998-06-17 | 反射型半導体表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000002890A true JP2000002890A (ja) | 2000-01-07 |
| JP2000002890A5 JP2000002890A5 (ja) | 2005-10-13 |
| JP4053136B2 JP4053136B2 (ja) | 2008-02-27 |
Family
ID=15891459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16971198A Expired - Fee Related JP4053136B2 (ja) | 1998-06-17 | 1998-06-17 | 反射型半導体表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6490021B1 (ja) |
| JP (1) | JP4053136B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635042B1 (ko) * | 2001-12-14 | 2006-10-17 | 삼성에스디아이 주식회사 | 전면전극을 구비한 평판표시장치 및 그의 제조방법 |
| KR100709502B1 (ko) * | 2000-11-15 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 반사형 및 투과반사형 액정 표시장치와 그 제조방법 |
| WO2009130822A1 (ja) * | 2008-04-25 | 2009-10-29 | シャープ株式会社 | 多層配線、半導体装置、表示装置用基板及び表示装置 |
| JP2010152016A (ja) * | 2008-12-24 | 2010-07-08 | Sony Corp | 液晶表示パネル及びそれを備えた電子機器 |
| KR100975132B1 (ko) | 2002-12-27 | 2010-08-11 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| JP2012037908A (ja) * | 2011-11-01 | 2012-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012053463A (ja) * | 2010-08-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2017175162A (ja) * | 2000-04-12 | 2017-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010045943A1 (en) * | 2000-02-18 | 2001-11-29 | Prache Olivier F. | Display method and system |
| US20030193485A1 (en) * | 2002-04-10 | 2003-10-16 | Da Cunha John M. | Active display system |
| US7972472B2 (en) * | 2002-04-24 | 2011-07-05 | Sipix Imaging, Inc. | Process for forming a patterned thin film structure for in-mold decoration |
| US7261920B2 (en) * | 2002-04-24 | 2007-08-28 | Sipix Imaging, Inc. | Process for forming a patterned thin film structure on a substrate |
| US8002948B2 (en) * | 2002-04-24 | 2011-08-23 | Sipix Imaging, Inc. | Process for forming a patterned thin film structure on a substrate |
| US7156945B2 (en) * | 2002-04-24 | 2007-01-02 | Sipix Imaging, Inc. | Process for forming a patterned thin film structure for in-mold decoration |
| TWI268813B (en) * | 2002-04-24 | 2006-12-21 | Sipix Imaging Inc | Process for forming a patterned thin film conductive structure on a substrate |
| TWI240842B (en) | 2002-04-24 | 2005-10-01 | Sipix Imaging Inc | Matrix driven electrophoretic display with multilayer back plane |
| JP4627964B2 (ja) * | 2002-10-24 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4342826B2 (ja) * | 2003-04-23 | 2009-10-14 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| KR100557732B1 (ko) * | 2003-12-26 | 2006-03-06 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광장치 및 그 제조방법 |
| US7397067B2 (en) | 2003-12-31 | 2008-07-08 | Intel Corporation | Microdisplay packaging system |
| JP2006054073A (ja) * | 2004-08-10 | 2006-02-23 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの製造方法 |
| KR20150001154A (ko) * | 2013-06-26 | 2015-01-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI560506B (en) * | 2015-09-25 | 2016-12-01 | Au Optronics Corp | Display panel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328000A (ja) * | 1995-06-01 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| JPH0968726A (ja) * | 1995-09-01 | 1997-03-11 | Pioneer Video Corp | 反射型液晶表示装置 |
| JPH1048660A (ja) * | 1996-08-06 | 1998-02-20 | Toshiba Corp | 液晶表示装置 |
| JPH10104663A (ja) * | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
Family Cites Families (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356429A (en) * | 1980-07-17 | 1982-10-26 | Eastman Kodak Company | Organic electroluminescent cell |
| JPS57135978A (en) | 1981-02-16 | 1982-08-21 | Fujitsu Ltd | Indicator |
| JPS5965879A (ja) | 1982-10-07 | 1984-04-14 | セイコーエプソン株式会社 | アクテイブパネル用集積回路基板 |
| JPS59139078A (ja) | 1983-01-31 | 1984-08-09 | セイコーエプソン株式会社 | アクテイブパネル用集積回路基板 |
| US4539507A (en) * | 1983-03-25 | 1985-09-03 | Eastman Kodak Company | Organic electroluminescent devices having improved power conversion efficiencies |
| JPS59214075A (ja) | 1983-05-19 | 1984-12-03 | セイコーエプソン株式会社 | アクテイブパネル用集積回路基板 |
| JPS6290260A (ja) | 1985-10-16 | 1987-04-24 | Tdk Corp | サ−マルヘツド用耐摩耗性保護膜 |
| US4720432A (en) * | 1987-02-11 | 1988-01-19 | Eastman Kodak Company | Electroluminescent device with organic luminescent medium |
| US4885211A (en) * | 1987-02-11 | 1989-12-05 | Eastman Kodak Company | Electroluminescent device with improved cathode |
| US4769292A (en) * | 1987-03-02 | 1988-09-06 | Eastman Kodak Company | Electroluminescent device with modified thin film luminescent zone |
| JP2752424B2 (ja) | 1988-05-11 | 1998-05-18 | 三菱電機株式会社 | 半導体装置 |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| US4950950A (en) * | 1989-05-18 | 1990-08-21 | Eastman Kodak Company | Electroluminescent device with silazane-containing luminescent zone |
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| US5059861A (en) * | 1990-07-26 | 1991-10-22 | Eastman Kodak Company | Organic electroluminescent device with stabilizing cathode capping layer |
| US5047687A (en) * | 1990-07-26 | 1991-09-10 | Eastman Kodak Company | Organic electroluminescent device with stabilized cathode |
| US5073446A (en) * | 1990-07-26 | 1991-12-17 | Eastman Kodak Company | Organic electroluminescent device with stabilizing fused metal particle cathode |
| US5059862A (en) * | 1990-07-26 | 1991-10-22 | Eastman Kodak Company | Electroluminescent device with improved cathode |
| US5061617A (en) * | 1990-12-07 | 1991-10-29 | Eastman Kodak Company | Process for the preparation of high chloride tabular grain emulsions |
| US5376561A (en) | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| JP2782020B2 (ja) | 1991-05-28 | 1998-07-30 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置およびその作製方法 |
| US5151629A (en) * | 1991-08-01 | 1992-09-29 | Eastman Kodak Company | Blue emitting internal junction organic electroluminescent device (I) |
| JP3143996B2 (ja) | 1991-10-08 | 2001-03-07 | ソニー株式会社 | 液晶表示装置 |
| JPH05173175A (ja) | 1991-12-25 | 1993-07-13 | Toshiba Corp | 液晶表示装置 |
| US5294869A (en) * | 1991-12-30 | 1994-03-15 | Eastman Kodak Company | Organic electroluminescent multicolor image display device |
| US5294870A (en) * | 1991-12-30 | 1994-03-15 | Eastman Kodak Company | Organic electroluminescent multicolor image display device |
| JP3030367B2 (ja) | 1993-07-20 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH06118912A (ja) | 1992-08-20 | 1994-04-28 | Sharp Corp | 表示装置 |
| JP2901429B2 (ja) | 1992-08-20 | 1999-06-07 | シャープ株式会社 | 表示装置 |
| US5627557A (en) | 1992-08-20 | 1997-05-06 | Sharp Kabushiki Kaisha | Display apparatus |
| US6608654B2 (en) * | 1992-09-11 | 2003-08-19 | Kopin Corporation | Methods of fabricating active matrix pixel electrodes |
| JPH06102530A (ja) | 1992-09-18 | 1994-04-15 | Sharp Corp | 液晶表示装置 |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| US6624477B1 (en) * | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5576556A (en) * | 1993-08-20 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device with gate metal oxide and sidewall spacer |
| GB9223697D0 (en) | 1992-11-12 | 1992-12-23 | Philips Electronics Uk Ltd | Active matrix display devices |
| JPH06214254A (ja) | 1993-01-14 | 1994-08-05 | Matsushita Electric Ind Co Ltd | 反射型薄膜トランジスタアレイ素子 |
| US5589406A (en) * | 1993-07-30 | 1996-12-31 | Ag Technology Co., Ltd. | Method of making TFT display |
| JPH07111334A (ja) | 1993-08-20 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH0784254A (ja) | 1993-09-18 | 1995-03-31 | Tatsuo Uchida | 広視野角・高速表示の液晶表示素子 |
| JPH07140939A (ja) | 1993-09-24 | 1995-06-02 | Victor Co Of Japan Ltd | 空間光変調器及び投影表示装置 |
| JPH07209672A (ja) | 1993-12-03 | 1995-08-11 | Semiconductor Energy Lab Co Ltd | 非発光型ディスプレーを有する電子装置 |
| US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JP3160143B2 (ja) | 1993-12-27 | 2001-04-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US5798746A (en) * | 1993-12-27 | 1998-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JPH07185306A (ja) | 1993-12-28 | 1995-07-25 | Nichias Corp | エアロゲル |
| JP3109967B2 (ja) | 1993-12-28 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス基板の製造方法 |
| JPH07253764A (ja) | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH07321327A (ja) | 1994-05-25 | 1995-12-08 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| WO1996008122A1 (fr) * | 1994-09-08 | 1996-03-14 | Idemitsu Kosan Co., Ltd. | Procede d'enrobage d'un element electroluminescent organique et d'un autre element electroluminescent organique |
| JP3187254B2 (ja) | 1994-09-08 | 2001-07-11 | シャープ株式会社 | 画像表示装置 |
| JP3254335B2 (ja) | 1994-09-08 | 2002-02-04 | 出光興産株式会社 | 有機ｅｌ素子の封止方法および有機ｅｌ素子 |
| DE69535970D1 (de) | 1994-12-14 | 2009-08-06 | Eastman Kodak Co | Elektrolumineszente Vorrichtung mit einer organischen elektrolumineszenten Schicht |
| JPH08201802A (ja) | 1995-01-24 | 1996-08-09 | Tatsuo Uchida | 鏡面反射板と前方散乱板を用いた広視野角反射型液晶表示素子 |
| JP3630489B2 (ja) | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JPH09148066A (ja) | 1995-11-24 | 1997-06-06 | Pioneer Electron Corp | 有機ｅｌ素子 |
| JP3463971B2 (ja) | 1996-12-26 | 2003-11-05 | 出光興産株式会社 | 有機アクティブｅｌ発光装置 |
| JP4086925B2 (ja) * | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
| TW379360B (en) * | 1997-03-03 | 2000-01-11 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP3032801B2 (ja) | 1997-03-03 | 2000-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4036923B2 (ja) * | 1997-07-17 | 2008-01-23 | 株式会社半導体エネルギー研究所 | 表示装置およびその駆動回路 |
| JP3300638B2 (ja) * | 1997-07-31 | 2002-07-08 | 株式会社東芝 | 液晶表示装置 |
| JPH11109891A (ja) * | 1997-09-29 | 1999-04-23 | Fuji Photo Film Co Ltd | ２次元アクティブマトリクス型光変調素子並びに２次元アクティブマトリクス型発光素子 |
-
1998
- 1998-06-17 JP JP16971198A patent/JP4053136B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-23 US US09/298,700 patent/US6490021B1/en not_active Expired - Lifetime
-
2002
- 2002-11-12 US US10/293,579 patent/US7408534B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328000A (ja) * | 1995-06-01 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| JPH0968726A (ja) * | 1995-09-01 | 1997-03-11 | Pioneer Video Corp | 反射型液晶表示装置 |
| JPH1048660A (ja) * | 1996-08-06 | 1998-02-20 | Toshiba Corp | 液晶表示装置 |
| JPH10104663A (ja) * | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017175162A (ja) * | 2000-04-12 | 2017-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100709502B1 (ko) * | 2000-11-15 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 반사형 및 투과반사형 액정 표시장치와 그 제조방법 |
| KR100635042B1 (ko) * | 2001-12-14 | 2006-10-17 | 삼성에스디아이 주식회사 | 전면전극을 구비한 평판표시장치 및 그의 제조방법 |
| KR100975132B1 (ko) | 2002-12-27 | 2010-08-11 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| WO2009130822A1 (ja) * | 2008-04-25 | 2009-10-29 | シャープ株式会社 | 多層配線、半導体装置、表示装置用基板及び表示装置 |
| CN101978480B (zh) * | 2008-04-25 | 2012-05-02 | 夏普株式会社 | 多层配线、半导体装置、显示装置用基板和显示装置 |
| US8446010B2 (en) | 2008-04-25 | 2013-05-21 | Sharp Kabushiki Kaisha | Multilayer wiring, semiconductor device, substrate for display device, and display device |
| JP2010152016A (ja) * | 2008-12-24 | 2010-07-08 | Sony Corp | 液晶表示パネル及びそれを備えた電子機器 |
| JP2012053463A (ja) * | 2010-08-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9720277B2 (en) | 2010-08-06 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having optical sensor |
| JP2012037908A (ja) * | 2011-11-01 | 2012-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6490021B1 (en) | 2002-12-03 |
| JP4053136B2 (ja) | 2008-02-27 |
| US20030095116A1 (en) | 2003-05-22 |
| US7408534B2 (en) | 2008-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4053136B2 (ja) | 反射型半導体表示装置 | |
| KR100653758B1 (ko) | 반도체장치 및 그의 제작방법 | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| KR100654927B1 (ko) | 반도체 장치 및 그의 제작방법 | |
| US6362507B1 (en) | Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate | |
| US6306694B1 (en) | Process of fabricating a semiconductor device | |
| US7226822B2 (en) | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof | |
| US6426245B1 (en) | Method for manufacturing a semiconductor device | |
| US6780687B2 (en) | Method of manufacturing a semiconductor device having a heat absorbing layer | |
| US6765231B2 (en) | Semiconductor device and its manufacturing method | |
| US6013930A (en) | Semiconductor device having laminated source and drain regions and method for producing the same | |
| US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11112002A (ja) | 半導体装置およびその製造方法 | |
| JP2000039628A (ja) | 半導体表示装置 | |
| JP2000349298A (ja) | 電気光学装置およびその作製方法 | |
| JP2001085703A (ja) | 半導体装置の作製方法 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP3998888B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4514867B2 (ja) | 薄膜トランジスタ及びその作製方法、半導体装置 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP4105211B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4198703B2 (ja) | 半導体装置 | |
| JP2000236096A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |