KR100635042B1

KR100635042B1 - 전면전극을 구비한 평판표시장치 및 그의 제조방법

Info

Publication number: KR100635042B1
Application number: KR1020010079579A
Authority: KR
Inventors: 구재본; 신동찬
Original assignee: 삼성에스디아이 주식회사
Priority date: 2001-12-14
Filing date: 2001-12-14
Publication date: 2006-10-17
Also published as: US7173372B2; KR20030049385A; US20070077848A1; CN1430287A; US20030111954A1; CN1314127C; US7775846B2

Abstract

본 발명은 모든 화소에 동일한 전원을 인가하는 공통전원선(Vdd line)을 전면전극으로 형성하여 인라인 쇼트(in-line short)와 전압강하를 방지할 수 있는 평판표시장치에 관한 것이다.

본 발명의 평판표시장치는 기판의 전면상에 형성된 전면 전극과; 상기 기판 중 소정부분에 형성된 소오스/드레인 전극을 구비하는 박막 트랜지스터 및 화소 전극과; 상기 전면 전극과 박막트랜지스터를 절연시켜 주기위한, 콘택홀을 구비한 절연막을 구비하는 단위화소를 적어도 2개 이상을 포함하며, 상기 콘택홀을 통해 상기 전면전극과 박막 트랜지스터의 소오스 전극을 전기적으로 연결하는 것과; 상기 박막트랜지스터의 드레인 전극과 화소전극을 전기적으로 연결한다.

Description

전면전극을 구비한 평판표시장치 및 그의 제조방법{Flat Panel Display Device with Face Plate and Fabrication Method thereof}

도 1a는 종래의 유기전계 발광표시소자의 단면구조도,

도 1b는 종래의 유기전계 발광표시소자의 평면구조도,

도 2a는 본 발명의 실시예에 따른 유기전계 발광표시소자의 단면구조도,

도 2b는 본 발명의 실시예에 따른 유기전계 발광표시소자의 평면구조도,

도 3은 본 발명의 전면전극과 소오스/드레인 전극간의 연결구조를 도시한 도면,

*도면의 주요 부분에 대한 설명*

100 : 절연기판 105 : 전면전극

115 : 버퍼층 120 : 반도체층

121, 122 : 소오스/드레인 영역 141, 142 : 소오스/드레인 전극

125 : 게이트 절연막 131 : 게이트

135 : 층간 절연막 136, 137, 139 : 콘택홀

150 : 보호막 160 : 화소전극

170 : 평판화막 180 : 유기 EL 층

190 : 음극

본 발명은 평판표시장치에 관한 것으로서, 더욱 상세하게는 공통전원선(Vdd line)을 전면전극으로 형성하여 인라인 쇼트를 방지하고 전원전압의 강하를 방지할 수 있는 유기전계 발광표시장치에 관한 것이다.

도 1a는 종래의 유기전계 발광표시장치의 단면구조를 도시한 것이다. 도 1b는 종래의 유기전계 발광표시장치의 평면구조를 도시한 것으로서, 도 1a는 도 1b의 I-I 선에 따른 단면구조이다.

도 1a를 참조하면, 투명한 절연기판(10)은 화소전극이 형성되는 제1영역(11)과 박막 트랜지스터(TFT)와 캐패시터가 형성되는 제2영역(12)으로 구분된다. 상기 절연기판(10)상에는 버퍼층(15)이 형성되고, 버퍼층(15) 상부의 상기 제2영역(12)에는 소오스/드레인 영역(21), (22)이 형성된 반도체층(20), 게이트 전극(31) 그리고 콘택홀(41), (42)을 통해 각각 소오스/드레인 영역(21), (22)과 연결되는 소오스/드레인 전극(51), (52)을 구비한 박막 트랜지스터와, 제1전극(32)과 제2전극(53)을 구비한 캐패시터가 형성된다. 그리고, 반도체층(20), 게이트 전극(31) 및 제1전극(32) 그리고 소오스/드레인 전극(51), (52) 및 제2전극(53)사이에는 절연막, 즉 게이트 절연막(30), 층간 절연막(40) 및 보호막(60)이 형성된다.

상기 보호막(60)상에는 상기 소오스/드레인 전극(51), (52)중 하나, 예를 들 면 드레인 전극(52)과 비어홀(61)을 통해 연결되는 화소전극(70)이 애노드전극으로서 형성되고, 상기 화소전극(70)을 포함한 보호막(60)상에는 상기 화소전극(70)의 일부분을 노출시키는 개구부(81)를 구비한 평탄화막(80)이 형성된다. 상기 개구부(81)에는 유기 EL층(90)이 형성되고, 그위에 투명전극(95)이 캐소드전극(95)으로서 형성된다.

도 1b를 참조하면, 상기 유기전계 발광표시장치는 다수의 신호선, 즉 화소를 선택하는데 사용되는 게이트 라인(35)과, 데이터신호를 인가하는 데이터 라인(55) 그리고 모든 화소에 동일한 공통전압(Vdd)을 인가하여 구동용 박막 트랜지스터를 구동하는 데 필요한 기준전압을 부여하는 전원공급선(Vdd line, 56)을 구비한다.

상기 신호선들(35, 55, 56)에 의해 한정된 각 화소영역마다 화소가 각각 배열되는데, 각 화소는 상기 신호선들에 연결된 다수의 박막 트랜지스터, 예를 들면 2개의 트랜지스터와 하나의 캐패시터 및 유기 EL소자로 이루어진다.

종래의 유기전계 발광표시장치를 제조함에 있어서, 상기 게이트 전극(31)을 형성할 때, 게이트 라인(31) 및 캐패시터의 제1전극(32)이 형성되고, 상기 소오스/드레인 전극(51, 52)을 형성할 때, 데이터 라인(55) 및 전원공급선(56)과 캐패시터의 제2전극(53)이 형성된다. 이때, 상기 소오스/드레인 전극중 하나, 예를 들면 소오스 전극(51)과 캐패시터의 제2전극(53)은 상기 공통 전원선(56)으로부터 연장 형성되는 구조를 갖는다.

상기한 바와같이, 하나의 층상에서 2개의 신호선이 서로 전기적으로 분리되도록 형성되어야 하므로, 공정중 발생된 도전성 파티클에 의해 서로 인접하게 배열 되는 데이터 라인(55)과 전원공급선(56)간에 인라인 쇼트(도 1b의 59)가 발생하게 되고, 이에 따라 라인 결함(line defect)이 발생되는 문제점이 있었다.

또한, 하나의 층에 2개의 서로 다른 2개의 신호선이 존재하여야 하기 때문에 전원공급선을 전면 전극으로 형성하는 것은 불가능하고, 라인 형태로 패터닝하여 신호선을 형성하여야 한다. 이에 따라, 공통전압을 인가하는 위치에 따라 전압강하가 발생하여 전압 불균일이 발생하고, 라인형태의 패터닝으로 저항성분이 증가하여 전압강하가 발생하는 문제점이 있었다.

한편, 게이트 라인과 전원공급선을 동시에 형성하고 데이터 라인을 별도로 형성하는 경우에도 마찬가지로 하나의 층에 2개의 신호선이 존재하게 하기 때문에, 상기한 바와같은 인라인 쇼트 및 전압강하문제가 발생되는 문제점이 있었다.

따라서, 본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 전원공급선을 전면 전극으로 형성하여 인라인 쇼트의 발생을 방지하는 평판표시장치 및 그의 제조방법을 제공하는 데 그 목적이 있다.

본 발명의 다른 목적은 전원전압의 강하를 방지할 수 있는 평판표시장치 및 그의 제조방법을 제공하는 그 목적이 있다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 기판의 전면상에 형성된 전면 전극과; 상기 기판 중 소정부분에 형성된 소오스/드레인 전극을 구비하는 박막 트랜지스터 및 화소 전극과; 상기 전면 전극과 박막트랜지스터를 절연시켜 주기위한, 콘택홀을 구비한 절연막을 구비하는 단위화소를 적어도 2개 이상을 포함하며, 상기 콘택홀을 통해 상기 전면전극과 박막 트랜지스터의 소오스 전극을 전기적으로 연결하는 것과; 상기 박막트랜지스터의 드레인 전극과 화소전극을 전기적으로 연결하는 평판표시장치를 제공하는 것을 특징으로 한다.

또한, 본 발명은 다수의 화소영역으로 구분되는 기판과; 상기 기판의 전면상에 형성된 전면 전극과; 상기 전면 전극상에 형성되어, 각 화소 영역의 전면 전극의 일부분을 노출시키는 콘택홀을 구비한 절연막과; 각 화소 영역마다 상기 절연막상에 형성되어 상기 콘택홀을 통해 상기 전면 전극과 전기적으로 연결되는, 섬형태의 소오스/드레인 전극을 구비한 박막 트랜지스터와; 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극을 포함하며, 상기 전면 전극으로부터 상기 박막 트랜지스터의 소오스/드레인 전극으로 공통전압이 공급되는 평판표시장치를 제공하는 것을 특징으로 한다.

또한, 본 발명은 기판상에 전면 전극을 형성하는 단계와; 상기 전면 전극상에 제1절연막을 형성하는 단계와; 상기 제1절연막상부에 반도체층 및 게이트 전극을 형성하는 단계와; 기판 전면에 제2절연막을 형성하는 단계와; 상기 제1 및 제2절연막을 식각하여 상기 반도체층의 일부분과 상기 전면 전극의 일부분을 노출시키는 콘택홀을 형성하는 단계와; 상기 콘택홀을 통해 상기 반도체층과 상기 전면전극에 연결되는 소오스/드레인 전극을 형성하는 단계와; 상기 기판상에 보호막을 형성하고, 상기 소오스/드레인 전극의 일부분을 노출시키는 비어홀을 형성하는 단계와; 상기 보호막상에 상기 비어홀을 통해 상기 소오스/드레인 전극에 연결되는 화소전극을 포함하는 평탄화막을 형성하는 단계와; 상기 평탄화막을 식각하여 상기 화소 전극의 일부분을 노출시키는 개구부를 형성하는 단계와; 상기 개구부상에 유기 EL층 및 그 상에 캐소드 전극을 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2a는 본 발명의 실시예에 따른 유기전계 발광표시장치의 단면구조를 도시한 것이고, 도 2b는 본 발명의 실시예에 따른 유기전계 발광표시장치의 평면구조를 도시한 것이다. 이때, 도 2a는 도 2b의 II-II 선에 따른 단면구조를 도시한 것으로 서, 하나의 화소영역(104)에 대한 단면구조를 도시한 것이다.

도 2a 및 도 2b를 참조하면, 화소전극이 형성될 제1영역(101)과, 박막 트랜지스터와 캐패시터가 형성될 제2영역(102)을 구비한 절연기판(100)이 제공된다. 절연기판(100) 전면상에 전극물질을 증착하여 전면전극형태의 전원공급선(105)을 형성한다. 상기 전면전극으로 된 전원공급선(105)상에 버퍼층(115)을 형성한다.

상기 제2영역(102)의 버퍼층(115)상에 반도체층(120)을 형성하고, 상기 반도체층(120)을 포함한 기판전면에 게이트 절연막(125)을 형성하고, 상기 반도체층(120)상부의 게이트 절연막(125)상에 게이트(131)를 형성하고, 상기 게이트(131)와 이격된 캐패시터의 제1전극(132)을 형성한다. 이어서, 상기 반도체층(120)으로 n 형 또는 p 형의 불순물중 하나, 예를 들면 p형 불순물을 이온주입하여 소오스/드레인 영역(121), (122)을 형성한다. 이때, 반도체층(120)중 게이트(131) 하부의 부분(123)은 채널층으로 작용한다.

이어서, 상기 게이트(131) 및 캐패시터의 제1전극(132)를 포함한 게이트 절연막(125)상에 층간 절연막(135)을 형성한다. 상기 층간 절연막(135)을 식각하여 상기 소오스/드레인 영역(121), (122)을 각각 노출시키는 제1 및 제2콘택홀(136), (137)을 형성하고, 이와 동시에 상기 전면전극(105)의 일부분을 노출시키는 제3콘택홀(139)을 형성한다.

상기 층간 절연막(135)상에 소오스/드레인 전극물질을 증착한 다음 패터닝하여 상기 제1 및 제2콘택홀(136), (137)을 통해 소오스/드레인 영역(121), (122)과 각각 콘택되는 소오스/드레인 전극(141), (142)을 형성함과 동시에 상기 소오스/드 레인 전극(141), (142)중 하나, 예를 들면 소오스전극(141)으로부터 연장 형성되는 캐패시터의 제2전극(143)을 형성한다.

그러므로, 상기 소오스/드레인 전극중 하나, 예를 들면 소오스 전극(141)과 캐패시터의 제2전극(143)이 콘택홀(139)을 통해 전면 전극의 전원공급선(105)에 연결된다.

본 발명의 실시예에서는 공통전원선을 전면 전극(105)으로 형성하고 소오스/드레인 전극용 콘택홀(136), (137)을 형성할 때 전면전극(105)과 소오스/드레인 전극중 하나를 연결하기 위한 콘택홀(139)이 동시에 형성되므로, 마스크 공정이 추가되지 않는다.

도 3은 본 발명의 전면전극 형태의 전원공급선과 소오스/드레인 전극간의 연결상태를 도시한 것이다. 도 3을 참조하면, 전면전극(105)이 기판 전면에 전면전극 형태로 형성되고, 각 화소영역(104)마다 상기 전면전극(105)의 일부분을 노출시키는 콘택홀(139)이 구비되며, 콘택홀(139)을 통해 상기 전면전극(105)에 섬형태(독립된 형태)의 도전패턴(145)이 연결되어진다.

상기 도전패턴(145)은 도 2b에 도시된 바와같이, 그의 일부분은 콘택홀(139)을 통해 연결되는 소오스 전극(141)으로 작용하고, 나머지 부분은 상기 캐패시터의 제2전극(143)으로 작용한다. 즉, 종래에는 도 1b에 도시된 바와같이 전원공급선(56)으로부터 캐패시터의 제2전극(53)과 소오스 전극(51)이 연장 형성되는 구조를 갖지만, 본 발명에서는 전원공급선이 전면전극(105) 형태로 형성되므로, 소오스 전극(141)과 캐패시터의 제2전극(143)의 역할을 하는 도전패턴(145)이 섬형 태를 갖는다.

상기 소오스/드레인 전극(141), (142) 및 캐패시터의 제2전극(143)을 포함한 층간 절연막(135)상에 보호막(150)을 형성하고, 상기 소오스/드레인 전극(141), (142)중 하나, 예를 들어 드레인 전극(142)의 일부분을 노출시키는 비어홀(155)을 형성한다.

이어서, 상기 보호막(150)상에 상기 비어홀(155)을 통해 상기 노출된 드레인 전극(142)에 연결되는 화소전극(160)을 형성하고, 상기 화소전극(160)을 포함한 평탄화막(170)을 증착한다. 상기 평탄화막(170)을 식각하여 상기 화소전극(160)의 일부분을 노출시키는 개구부(175)를 형성한다. 상기 개구부(175)에는 유기 EL층(180)이 형성되며, 그위에는 투명전극(190)으로서 캐소드전극이 형성된다.

본 발명의 유기전계 발광표시소자는 전면발광구조이므로, 전원공급선을 전면전극(105)으로 형성하여도 소자의 동작에는 영향을 미치지 않는다. 또한 본 발명을 배면발광구조에 적용하는 경우에는 상기 전원공급선(105)을 투명한 전면전극으로 형성하면 소자의 동작에는 영향을 미치지 않는다.

도 2b에 도시된 바와같이 본 발명은 공통전원선이 전면전극으로 형성되므로 공통의 전원전압(Vdd)이 화살표로 표시된 바와같이 4방향으로 인가하여 전원전압강하를 최소화할 수 있을 뿐만 아니라 전압인가위치에 따른 전압불균일을 방지할 수 있다.

본 발명의 공통전원선을 전면전극으로 하는 기술을 유기전계 발광표시소자에 한정하여 설명하였으나, 이는 액티브 매트릭스 액정표시소자에도 적용가능하다. 또 한, 본 발명은 전면전극이 반도체층 하부의 기판상에 형성되는 구조를 도시하였으나, 이는 박막 트랜지스터의 구조에 따라 전면전극의 형성위치를 변경하는 것이 가능하다.

상기한 바와같은 본 발명에 따르면, 공통전원공급선을 전면극으로 형성하여 인라인 쇼트 및 전압강하현상을 방지할 수 있는 이점이 있다. 또한, 공통전원선을 전면극으로 형성할 때 공통전원선과 소오스/드레인 전극과 캐패시터를 연결하기 위한 콘택홀을 소오스/드레인 콘택홀을 형성할 때 동시에 형성하여 줌으로써 추가의 마스크공정이 요구되지 않는다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

기판의 전면상에 형성된 전면 전극과;

상기 기판 중 소정부분에 형성된 소오스/드레인 전극을 구비하는 박막 트랜지스터 및 화소 전극과;

상기 전면 전극과 박막트랜지스터를 절연시켜 주기위한, 콘택홀을 구비한 절연막을 구비하는 단위화소를 적어도 2개 이상을 포함하며,

상기 콘택홀을 통해 상기 전면전극과 박막 트랜지스터의 소오스 전극을 전기적으로 연결하는 것과;

상기 박막트랜지스터의 드레인 전극과 화소전극을 전기적으로 연결하는 것을 특징으로 하는 평판표시장치.
다수의 화소영역으로 구분되는 기판과;

상기 기판의 전면상에 형성된 전면 전극과;

상기 전면 전극상에 형성되어, 각 화소 영역의 전면 전극의 일부분을 노출시키는 콘택홀을 구비한 절연막과;

각 화소 영역마다 상기 절연막상에 형성되어 상기 콘택홀을 통해 상기 전면 전극과 전기적으로 연결되는, 섬형태의 소오스/드레인 전극을 구비한 박막 트랜지스터와;

상기 박막 트랜지스터와 전기적으로 연결된 화소 전극을 포함하며,

상기 전면 전극으로부터 상기 박막 트랜지스터의 소오스/드레인 전극으로 공통전압이 공급되는 것을 특징으로 하는 평판표시장치.
기판상에 전면 전극을 형성하는 단계와;

상기 전면 전극상에 제1절연막을 형성하는 단계와;

상기 제1절연막상부에 반도체층 및 게이트 전극을 형성하는 단계와;

기판 전면에 제2절연막을 형성하는 단계와;

상기 제1 및 제2절연막을 식각하여 상기 반도체층의 일부분과 상기 전면 전극의 일부분을 노출시키는 콘택홀을 형성하는 단계와;

상기 콘택홀을 통해 상기 반도체층과 상기 전면전극에 연결되는 소오스/드레인 전극을 형성하는 단계와;

상기 기판상에 보호막을 형성하고, 상기 소오스/드레인 전극의 일부분을 노출시키는 비어홀을 형성하는 단계와;

상기 보호막상에 상기 비어홀을 통해 상기 소오스/드레인 전극에 연결되는 화소전극을 포함하는 평탄화막을 형성하는 단계와;

상기 평탄화막을 식각하여 상기 화소 전극의 일부분을 노출시키는 개구부를 형성하는 단계와;

상기 개구부상에 유기 EL층 및 그 상에 캐소드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.