KR100669715B1

KR100669715B1 - 유기전계 발광표시장치 및 그의 제조방법

Info

Publication number: KR100669715B1
Application number: KR1020040051805A
Authority: KR
Inventors: 서창수; 곽원규
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-07-03
Filing date: 2004-07-03
Publication date: 2007-01-16
Also published as: KR20060002668A

Abstract

본 발명은 캐소드버스라인과 배선라인의 콘택불량을 방지하고, 캐소드버스라인의 단선을 방지할 수 있는 유기전계 발광표시장치 및 그의 제조방법을 개시한다.

본 발명의 유기전계 발광표시장치는 절연기판의 화소영역상에 배열되어, 스캔신호와 데이터신호에 따라서 구동되는 다수의 화소와; 상기 화소영역의 외곽부에 배열되어, 상기 다수의 화소로 스캔신호를 제공하기 위한 게이트 드라이버와; 상기 화소영역의 외곽부에 배열되어 상기 다수의 화소로 데이터신호를 제공하기 위한 데이터 드라이버와; 상기 화소영역을 포함한 기판상부에 배열되어, 상기 다수의 화소로 소정의 전압을 제공하기 위한 전극과; 상기 화소영역의 외곽부에 배열되어, 상기 전극과 전기적으로 콘택되는 전극라인과; 상기 전극라인과 전기적으로 연결되어 외부로부터 상기 전압을 상기 전극라인으로 제공하기 위한 배선라인을 포함한다. 상기 전극라인은 상기 배선라인의 일부분을 노출시키는 개구부를 구비한 제1도전막과, 상기 제1도전막상에 형성되어 상기 개구부를 통해 상기 배선라인과 전기적으로 콘택되는 제2도전막을 포함한다.

Description

유기전계 발광표시장치 및 그의 제조방법{OLED and method for fabricating the same}

도 1a는 종래의 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인을 연결하기 위한 연결부의 평면도,

도 1b는 종래의 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인을 연결하기 위한 연결부의 단면도,

도 2는 본 발명의 실시예에 따른 유기전계 발광표시장치의 평면도,

도 3a는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인을 연결하기 위한 연결부의 평면도,

도 3b는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인을 연결하기 위한 연결부의 단면도,

도 4는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 화소영역에 배열된 화소의 단면구조도,

도 5a는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인을 연결하기 위한 연결부의 평면도,

도 5b는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인을 연결하기 위한 연결부의 단면도,

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 유기전계 발광표시장치 110 : 화소영역

120 : 게이트 드라이버 130 : 데이터 드라이버

140 : 캐소드전극 150 : 캐소드버스라인

160 : 배선라인 170 : 콘택홀

255, 265 : 비어홀 270 : 애노드전극

280 : 화소분리막 285 : 개구부

290 : 유기막층 295 : 캐소드전극

본 발명은 자발광형 평판표시장치에 관한 것으로서, 보다 구체적으로는 캐소드버스라인과 캐소드버스라인에 신호를 제공하기 위한 배선라인과의 콘택불량 및 캐소드버스라인의 단선을 방지할 수 있는 유기전계 발광표시장치 및 그의 제조방법에 관한 것이다.

유기전계 발광표시장치는 자발광형 유기전기 발광표시장치로서, 유기발광층으로부터 광이 발광되는 방향에 따라 배면발광구조와 전면발광구조를 갖는다. 전면발광형 유기전계 발광표시장치는 화소의 유기발광층으로부터 발광되는 광이 화소가 배열되는 TFT 어레이기판과 반대방향으로 방출되는 소자로서, 화소가 배열된 TFT 어레이기판쪽으로 광이 방출되는 배면발광구조에 비하여 개구율을 증가시킬 수 있 는 이점이 있다.

전면발광형 유기전계 발광표시장치는 TFT 어레이기판과 반대방향 즉, 봉지기판쪽으로 광이 방출되어야 하므로, 반투과 금속막을 얇게 증착하여 반투과 금속막을 형성하고 반투과 금속막상에 투명도전막을 증착하여 상부전극인 캐소드전극을 형성하였다.

캐소드전극은 전 화소영역에 걸쳐 공통전극으로 형성되므로, 화소영역에 배열된 모든 화소에 동일한 캐소드전압이 제공되어야 하지만, 캐소드전극의 높은 비저항에 의해 전압강하가 발생되어 화소영역의 위치에 따라 화소별로 서로 다른 레벨의 캐소드전압이 제공되게 된다.

캐소드전압의 전압강하에 따른 화질의 불균일문제를 해결하기 위하여, 외부단자에 연결되는 캐소드버스라인을 사용하는 기술이 제안되었다. 캐소드버스라인은 캐소드전극과 콘택되어 외부단자에 연결되어, 외부로부터 제공되는 캐소드전압을 캐소드전극으로 제공하는 역할을 한다.

한편, 액티브 매트릭스 유기전계 발광표시장치(AMOLED)에 있어서, 패널크기를 축소시키기 위한 방법으로 드라이버, 예를 들어 게이트 드라이버상부에 캐소드버스라인을 배열하는 COD(cathode on driver)구조가 제안되었다.

도 1A는 종래의 COD 구조를 갖는 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인에 대한 평면구조를 도시한 것이다. 도 1B는 종래의 COD 구조를 갖는 유기전계 발광표시장치에 있어서, 캐소드버스라인과 배선라인의 단면구조를 도시한 것이다. 도 1B는 도 1A의 IIB-IIB에 따른 단면도이다.

도 1A를 참조하면, 절연기판(200)상에 제1절연막(210)이 형성되고, 제2절연막(210)상에 금속막으로 된 배선라인(220)이 형성되고, 배선라인(220)과 제1절연막(210)상에 제1개구부(235)를 구비하는 제2절연막(230)이 형성된다.

상기 제2절연막(230)상에 제2개구부(245)를 구비하는 제3절연막(240)이 형성되고, 상기 제2개구부(245)를 포함한 제3절연막(240)상에 캐소드버스라인(250)을 형성한다. 상기 캐소드버스라인(250)은 AlNd와 같은 반사막(251)과 ITO, IZO 와 같은 투명도전막(255)을 구비한다. 상기 캐소드버스라인(250)은 상기 제2개구부(245)를 통해 상기 배선라인(220)과 전기적으로 콘택되어, 상기 배선라인(220)으로부터 제공되는 캐소드전압을 캐소드전극으로 제공한다.

상기한 바와 같은 종래의 배선라인(220)과 캐소드버스라인(250)의 연결구조에서는, 배선라인(220)과 캐소드버스라인(250)이 제2개구부(245)를 통해 연결된다. 즉, 배선라인(220)과 캐소드버스라인(250)의 반사막(251)이 제2개구부(245)를 통해 전기적으로 콘택되는 구조를 갖는다.

그러므로, 종래의 배선라인과 캐소드버스라인의 연결구조는 반사막(251)이 AlNd 와 같은 Al 합금막으로 구성되는 경우에는 배선라인(220)과 캐소드버스라인(250)의 계면, 즉 개구부(245)내의 반사막(251)과 배선라인(220)이 콘택되는 면에 Al2O3와 같은 산화막이 형성되어 콘택저항의 증가를 초래하는 문제점이 있었다.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 캐소드버스라인과 배선라인의 콘택불량을 방지하고, 캐소드버스라인의 단선을 방지 할 수 있는 유기전계 발광표시장치 및 그의 제조방법을 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명의 평판표시장치는 절연기판의 화소영역상에 배열되어, 스캔신호와 데이터신호에 따라서 구동되는 다수의 화소와; 상기 화소영역의 외곽부에 배열되어, 상기 다수의 화소로 스캔신호를 제공하기 위한 게이트 드라이버와; 상기 화소영역의 외곽부에 배열되어 상기 다수의 화소로 데이터신호를 제공하기 위한 데이터 드라이버와; 상기 화소영역을 포함한 기판상부에 배열되어, 상기 다수의 화소로 소정의 전압을 제공하기 위한 전극과; 상기 화소영역의 외곽부에 배열되어, 상기 전극과 전기적으로 콘택되는 전극라인과; 상기 전극라인과 전기적으로 연결되어 외부로부터 상기 전압을 상기 전극라인으로 제공하기 위한 배선라인을 포함한다.

상기 전극라인은 상기 배선라인의 일부분을 노출시키는 개구부를 구비한 제1도전막과, 상기 제1도전막상에 형성되어 상기 개구부를 통해 상기 배선라인과 전기적으로 콘택되는 제2도전막을 포함한다.

상기 전극라인의 제1도전막은 AlNd 와 같은 반사막을 포함하고, 제2도전막은 ITO 또는 IZO 와 같은 투명도전막을 포함한다.

상기 전극은 화소의 캐소드전극이고, 상기 전극라인은 캐소드전극라인이며, 상기 전극라인은 상기 게이트 드라이버 및 데이터드라이버중 하나와 오버랩되는 구조를 갖는다.

또한, 본 발명의 유기전계 발광표시장치는 화소영역과 비화소영역을 구비한 절연기판과; 상기 화소영역에 형성된 반도체층과; 상기 반도체층 및 기판상에 형성된 제1절연막과; 상기 반도체층에 대응하는 제1절연막상에 형성된 게이트전극과; 상기 게이트 전극 및 제1절연막상에 형성된 제2절연막과; 상기 제2절연막의 화소영역에 형성되어 상기 반도체층과 전기적으로 콘택되는 소오스/드레인 전극 및 비화소영역에 형성되는 배선라인과; 상기 제2절연막상에 형성되어 상기 소오스/드레인 전극중 하나를 노출시키는 비어홀과 상기 배선라인의 일부분을 노출시키는 콘택홀을 구비한 제3절연막과; 제3절연막의 화소영역상에 형성되어 상기 노출된 하나의 전극과 비어홀을 통해 연결되는 하부전극과 비화소영역상에 형성되어 상기 노출된 배선라인과 콘택홀을 통해 연결되는 전극라인을 포함한다.

상기 배선라인은 소오스/드레인 전극물질과 동일한 물질로 이루어지고, 상기 전극라인은 하부전극과 동일한 물질로 구성된다.

상기 제3절연막은 비화소영역에서 상기 배선라인의 일부분을 노출시키는 제1개구부와 화소영역에서 하나의 전극을 노출시키는 제2개구부를 구비한 보호막과; 비화소영역에서 상기 배선라인의 일부분을 노출시키는 제3개구부와 화소영역에서 하나의 전극을 노출시키는 제4개구부를 구비하는 평탄화막을 포함한다. 상기 비어홀은 제2개구부와 제4개구부로 구성되고, 상기 콘택홀은 제1개구부와 제3개구부로 구성된다.

상기 제3절연막은 비화소영역에서 상기 배선라인의 일부분을 노출시키는 제1개구부와 화소영역에서 하나의 전극을 노출시키는 제2개구부를 구비한 평탄화막을 포함한다. 상기 비어홀은 제2개구부로 구성되고, 상기 콘택홀은 제1개구부로 구성된다.

상기 유기전계 발광표시장치는 상기 하부전극상에 형성되고 발광층을 구비하는 유기막층과, 기판상에 형성되는 상부전극을 더 포함한다. 상기 하부전극과 상부전극은 각각 애노드전극과 캐소드전극이며, 상기 전극라인은 캐소드버스라인이고, 상기 배선라인은 상기 캐소드버스라인을 통해 상기 캐소드전극으로 캐소드전압을 제공하기 위한 것이다.

또한, 본 발명은 화소영역에 반도체층, 게이트전극 및 소오스/드레인전극을 구비하는 박막 트랜지스터와 애노드전극, 유기막층 및 캐소드전극을 구비하는 EL소자가 배열되고, 비화소영역에 상기 캐소드전극과 연결된 캐소드버스라인과 상기 캐소드버스라인을 통해 상기 캐소드전극으로 캐소드전압을 제공하기 위한 배선라인이 배열되는 유기전계 발광표시장치를 제조하는 방법에 있어서, 박막 트랜지스터와 배선라인을 구비한 절연기판상에 절연막을 형성하는 단계와; 상기 절연막상에 반사물질을 형성하는 단계와; 상기 반사물질을 식각하여 상기 배선라인에 대응하는 부분을 노출시키는 제1개구부를 구비한 제1반사막패턴과 상기 소오스/드레인 전극중 하나의 전극에 대응하는 부분을 노출시키는 제2개구부를 구비한 제2반사막패턴을 형성하는 단계와; 상기 절연막의 노출된 부분을 식각하여 화소영역에 비어홀과 비화 소영역에 콘택홀을 각각 형성하는 단계와; 상기 기판상에 투명도전막을 형성하는 단계와; 상기 투명도전막을 식각하여 콘택홀을 통해 배선라인에 연결되는 제1투명도전막패턴과 상기 비어홀을 통해 상기 하나의 전극에 연결되는 제2투명도전막패턴을 형성하는 단계를 포함한다.

상기 제1반사막패턴과 제1투명도전막패턴은 상기 캐소드버스라인을 구성하며, 상기 제2반사막패턴과 제2투명도전막패턴은 상기 애노드전극을 구성한다.

이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명의 실시예에 따른 유기전계 발광표시장치의 평면구조를 도시한 것이다.

도 2를 참조하면, 본 발명의 실시예에 따른 유기전계 발광표시장치는 다수의 화소(111)가 배열된 화소영역(110)을 구비한다. 상기 화소영역(110)에는 각각 R, G, B 단위화소를 구비하는 다수의 화소(111)가 매트릭스형태로 배열된다. 화소영역(110)에 배열된 화소(111)의 R, G, B 단위화소는 도면상에는 도시되지 않았으나, 데이터신호를 스위칭 하기 위한 스위칭 트랜지스터, 상기 데이타신호에 대응하는 구동전류를 발생하는 구동 트랜지스터, 상기 데이터신호를 저장하기 위한 캐패시터 및 상기 구동전류에 따라 구동되어 소정의 화상을 표시하는 EL소자를 적어도 구비한다.

유기전계 발광표시장치(10)는 상기 화소영역(110)의 외곽부에 배열되어, 상기 화소(111)로 스캔신호를 제공하기 위한 게이트 드라이버(120)와 상기 화소(111)로 데이터신호를 제공하기 위한 데이터 드라이버(130) 및 캐소드버스라인(150)을 구비한다. 상기 캐소드버스라인(150)은 상기 게이트 드라이버(120)상부에 배열되는 COD 구조를 갖는다. 상기 캐소드버스라인(150)은 배선라인(160)과의 연결을 위한 연결부(165)에 배열된 콘택홀(170)을 통해 상기 배선라인(160)과 전기적으로 콘택되어진다.

도 3a는 본 발명의 일 실시예에 따른 유기전계 발광표시장치에 있어서, 배선라인과 캐소드버스라인을 연결하기 위한 연결부의 평면구조를 도시한 것이다. 도 3b는 본 발명의 일 실시예에 따른 유기전계 발광표시장치에 있어서, 배선라인과 캐소드버스라인을 연결하기 위한 연결부의 단면구조를 도시한 것이다. 도 3b는 도 3a의 IIIB-IIIB 선에 따른 단면도이다.

도 3a를 참조하면, 캐소드버스라인(150)이 연결부(170)의 콘택홀(170)을 통해 배선라인(160)이 전기적으로 콘택된다. 상기 콘택홀(170)은 다수의 개구부(356), (366)를 구비한다. 본 발명의 실시예에서는 상기 배선라인(160)과 캐소드버스라인(150)을 콘택홀(170)을 통해 연결하였으나, 콘택홀형태가 아닌 다양한 형태로 구현가능하다.

도 3b를 참조하면, 절연기판(300)상에 제1절연막(330)이 형성되고, 상기 제1절연막(330)상에 배선라인(160)이 형성된다. 상기 제1절연막(330)은 화소영역에 배열되는 화소를 구성하는 박막 트랜지스터의 게이트 전극과 소오스/드레인 전극사이에 개재되는 층간 절연막이다. 상기 배선라인(160)은 화소영역에 배열되는 화소를 구성하는 박막 트랜지스터의 소오스/드레인 전극과 동일한 물질로 이루어진다.

상기 배선라인(160)의 일부분을 노출시키는 제1개구부(356)를 구비하는 제2 절연막(350)이 상기 배선라인(160)과 제1절연막(330)상에 형성된다. 상기 제1절연막(330)상에 상기 배선라인(160)의 일부분을 노출시키는 제2개구부(366)를 구비하는 제3절연막(360)을 형성한다. 이때, 상기 제2절연막(350)은 보호막이고, 제3절연막(360)은 평탄화막이다. 제1개구부(356)와 제2개구부(366)는 캐소드버스라인(150)과 배선라인(160)의 연결을 위한 콘택홀(170)을 구성한다.

상기 제3절연막(360)상에 캐소드버스라인(150)을 형성한다. 상기 캐소드버스라인(150)은 콘택홀(170)을 통해 배선라인(160)과 전기적으로 연결된다. EL 소자의 하부전극인 애노드전극과 동일물질로 구성되며, 반사막(372)과 투명도전막(374)을 포함한다. 상기 반사막(371)은 AlNd 와 같은 물질을 포함하며, 상기 배선라인(160)의 일부분을 노출시키는 제3개구부(376)를 구비한다. 상기 투명도전막(375)은 ITO, IZO 와 같은 물질을 포함하며, 상기 반사막(371)과 상기 제3절연막(360)상에 형성되어 상기 제3개구부(376)를 통해 상기 배선라인(160)과 전기적으로 콘택된다.

도 4는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 화소영역(110)에 배열된 R, G, B 단위화소(111)중 임의 한 단위화소에 대한 단면구조를 도시한 것이다. 도 4에는 EL 소자와 EL 소자에 연결되는 구동 트랜지스터의 단면구조에 한정하여 도시한다.

도 4를 참조하면, 절연기판(300)상에 버퍼층(305)이 형성되고, 버퍼층(205)상에 소오스/드레인영역(311), (315)을 구비하는 반도체층(310)이 형성된다. 상기 반도체층(310)의 채널영역(317)에 대응하는 게이트 절연막(320)상에 게이트전극(325)이 형성되고, 층간 절연막(330)상에 콘택홀(331), (335)을 통해 상기 소오스/ 드레인영역(311), (315)에 전기적으로 콘택되는 소오스/드레인 전극(341), (345)이 형성된다.

상기 소오스/드레인 전극(341), (345)중 하나, 예를 들어 드레인전극(345)의 일부분을 노출시키는 제4개구부(355)를 구비한 보호막(350)이 형성되고, 상기 드레인 전극(345)의 일부분을 노출시키는 제5개구부(365)를 구비한 평탄화막(360)이 형성된다. 비어홀(367)은 상기 제4개구부(355)와 제5개구부(365)를 포함한다.

상기 평탄화막(360)상에 비어홀(367)을 통해 상기 드레인전극(345)과 전기적으로 콘택되는 하부전극(370)이 형성된다. 상기 하부전극(370)은 애노드전극으로서, AlNd와 같은 반사막(371)과 ITO, IZO 와 같은 투명도전막(375)을 포함한다. 상기 반사막(371)은 상기 드레인전극(345)의 일부분을 노출시키는 제6개구부(377)를 구비한다. 상기 하부전극(370)중 투명도전막(375)이 상기 제6개구부(377)를 통해 드레인 전극(345)과 전기적으로 콘택되어진다.

상기 하부전극(370)의 일부분을 노출시키는 제7개구부(385)를 구비한 화소분리막(380)이 형성되고, 상기 제7개구부(385)의 하부전극(370)상에 발광층을 구비하는 유기막층(390)이 형성되며, 기판상에 상부전극(395)으로서 캐소드전극(도 1의 140.에 해당함)이 형성된다.

도 3a 및 도 3b 그리고 도 4를 참조하여 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 제조방법을 설명하면 다음과 같다.

먼저, 절연기판(300)상에 버퍼층(305)을 형성한 다음, 버퍼층(305)상에 폴리실리콘막으로 된 반도체층(310)을 형성한다. 상기 버퍼층(305)은 기판으로부터 불순물 등이 상기 반도체층(310)으로 침투하는 것을 방지하기 위한 것이다. 반도체층(310)과 버퍼층(305)상에 게이트 절연막(320)을 형성하고, 게이트 절연막(320)상에 게이트 전극물질을 증착한 다음 패터닝하여 상기 반도체층(310)에 대응하는 게이트 절연막(320)상에 게이트(325)를 형성한다.

소정 도전형의 불순물, 예를 들어 P형 불순물을 상기 반도체층(310)으로 이온주입하여 게이트(325)양측의 반도체층(310)에 소오스/드레인영역(311), (315)을 형성한다. 이때, 소오스/드레인영역(311), (315)사이의 반도체층(310)은 채널영역(317)으로 작용한다.

상기 게이트(325)와 게이트 절연막(320)상에 층간 절연막(330)을 증착한 다음, 상기 층간 절연막(330)과 게이트 절연막(320)을 식각하여 상기 소오스/드레인영역(311), (315)의 일부분을 노출시키는 콘택홀(331), (335)을 형성한다.

상기 콘택홀(331), (335)과 층간 절연막(330)상에 MoW 과 같은 소오스/드레인 전극물질을 증착한 다음 패터닝하여, 상기 콘택홀(331), (335)을 통해 소오스/드레인영역(311), (315)과 각각 전기적으로 콘택되는 소오스/드레인전극(341), (345)을 화소영역(110)에 형성하고, 이와 동시에 배선라인(160)을 화소영역(110)의 외곽부에 형성한다.

소오스/드레인전극(341), (345) 및 배선라인(160)과 층간 절연막(330)상에 질화막 및/또는 산화막과 같은 보호막(350)을 증착한 다음 패터닝하여, 상기 배선라인(160)의 일부분을 노출시키는 제1개구부(356)과, 상기 소오스/드레인 전극(341), (345)중 드레인전극(345)의 일부분을 노출시키는 제4개구부(355)를 형성한 다.

상기 보호막(350)상에 유기막으로 된 평탄화막(360)을 증착하고, 상기 평탄화막(360)상에 AlNd와 같은 반사물질을 증착한다. 상기 반사물질을 식각하여, 제1반사막패턴(372)과 제2반사막패턴(371)을 형성한다. 상기 반사물질은 습식식각공정 또는 건식식각공정을 통해 식각되어진다. 상기 제1반사막패턴(372)은 캐소드버스라인(150)을 위한 것으로서, 상기 콘택홀(170)에 대응하는 부분에 형성되어, 평탄화막(360)을 노출시키는 제2개구부(366)를 구비한다. 상기 제2반사막패턴(371)은 화소의 애노드전극(370)을 위한 것으로서, 상기 비어홀(367)에 대응하는 부분에 형성되어, 상기 평탄화막(360)을 노출시키는 제6개구부(377)를 구비한다.

상기 제3개구부(376)를 구비하는 제1반사막패턴(372)과 제6개구부(377)를 구비하는 제2반사막패턴(371)을 형성한 다음, 상기 평탄화막(360)중 상기 제3개구부(376)와 제6개구부(377)를 통해 노출된 부분을 식각하여 각각 상기 배선라인(160)의 일부분을 노출시키는 제2개구부(366)와 상기 드레인전극(345)의 일부분을 노출시키는 제5개구부(365)를 형성한다.

따라서, 화소영역(110)에서는 상기 제4 및 제5개구부(355), (365)를 구비하며, 상기 드레인전극(345)과 하부전극(370)을 연결하기 위한 비어홀(367)이 형성된다. 그리고 캐소드버스라인(150)과 배선라인(160)의 연결부(165)에서는 제1개구부(356) 및 제2개구부(366)를 구비하는 콘택홀(170)이 형성된다.

이어서, 기판상에 ITO, IZO와 같은 투명도전물질을 증착한 다음 식각하여 제1투명도전막패턴(374)과 제2투명도전막패턴(375)을 형성한다. 상기 제1투명도전막 패턴(374)은 캐소드버스라인(150)을 위한 것으로서, 제3개구부(376)을 통해 상기 배선라인(160)과 전기적으로 콘택된다. 상기 제2투명도전막패턴(371)은 하부전극(370)을 위한 것으로서, 상기 드레인 전극(345)과 제6개구부(377)를 통해 전기적으로 콘택된다.

따라서, 제1반사막패턴(372)과 제1투명도전막패턴(374)을 구비하여 콘택홀(170)을 통해 상기 배선라인(160)과 전기적으로 콘택되는 캐소드버스라인(150)과, 제2반사막패턴(371)과 제2투명도전막패턴(375)을 구비하여 비어홀(367)을 통해 상기 드레인전극(345)에 전기적으로 콘택되는 하부전극(370)이 형성된다.

본 발명의 실시예에서는, 보호막(350)에 제1개구부(256) 및 제4개구부(255)를 형성한 다음 평탄화막(360)을 증착하고 제3개구부(376)와 제6개구부(377)를 각각 구비하는 제1 및 제2반사막패턴(372), (371)을 형성하며, 평탄화막(360)을 식각하여 제2개구부(366)과 제5개구부(365)를 형성한다. 이로써, 캐소드버스라인(150)용 제1투명도전막패턴(374)과 하부전극(370)용 제2투명도전패턴(375)의 단선을 방지할 수 있다.

다시 말하면, 보호막(350)에 개구부(355), (356)를 형성하고 평탄화막(360)에 개구부(365), (366)을 형성한 다음, 반사막을 패터닝하여 개구부(376), (377)을 형성하면, AlNd 막을 습식식각공정을 통해 식각하는 경우에는 보호막(350)인 질화막보다 소오스/드레인 전극물질인 MoW의 식각율이 크기 때문에 보호막(350)에서 MoW 에 언더컷(undercut)이 발생하고 이로 인하여 얇은 투명도전막 증착시 언더컷이 발생된 부위에서 투명도전막이 단선된다. 한편, AlNd막을 건식식각공정을 통하 여 식각하는 경우에는 AlNd막 하부의 유기막이 애싱되어(ashing)되어 투명도전막 증착시 단선이 발생된다.

그러므로, 본 발명에서와 같이 AlNd 반사막을 패터닝한 다음, 유기막을 패터닝하여 개구부를 형성하게 되면, 습식식각공정으로 반사막패터닝시 배선라인 및 소오스/드레인 전극이 노출되지 않으므로 보호막에서의 언더컷은 발생되지 않게 되고, 이에 따라 투명도전막의 증착시 단선이 발생되지 않는다. 또한, 건식식각공정으로 반사막패터닝시 유기막이 애싱되더라도, 평탄화막의 애싱된 부분이 식각되어 제2 및 제5개구부(366), (365)가 형성되는 부분이므로, 투명도전막의 단선불량을 방지할 수 있다.

본 발명의 일실시예에서는 화소영역(110)에서 비어홀(377)이 서로 다른 크기를 갖는 제4개구부(355)와 제5개구부(365)를 구비하고, 외곽부에서 배선라인(160)과 캐소드버스라인(150)을 연결하기 위한 연결부의 콘택홀(170)이 서로 다른 크기를 갖는 제1개구부(356)과 제2개구부(366)를 구비하였으나, 다른 실시예에서 제4개구부(355)와 제5개구부(365)가 동일한 크기를 갖으며, 제1개구부(356)와 제2개구부(366)가 동일한 크기를 갖도록 형성할 수도 있다.

여기서, 제1개구부(356)와 제2개구부(366)의 크기라 함은 각각 상기 제1 및 제2개구부(356), (366)에 의해 노출되는 배선라인(160)의 단면길이를 의미하고, 제4개구부(355)와 제5개구부(365)의 크기라 함은 각각 상기 제4개구부(355)와 제2개구부(365)에 의해 노출되는 드레인전극(345)의 단면길이를 의미한다.

도 5a는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 배 선라인과 캐소드버스라인을 연결하기 위한 연결부의 평면구조를 도시한 것이다. 도 5b는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 배선라인과 캐소드버스라인을 연결하기 위한 연결부의 단면구조를 도시한 것이다. 도 5b는 도 5a의 VB-VB 선에 따른 단면도이다.

본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 일 실시예에 따른 유기전계 발광표시장치와 동일하다. 다만, 층간 절연막상에 보호막없이 평탄화막이 형성되어 화소영역에서는 비어홀이 평탄화막에 형성된 단일의 개구부를 구비하고, 외곽부의 배선라인과 캐소드버스라인의 연결부에서는 콘택홀이 평탄화막에 형성된 단일의 개구부를 구비하는 것만이 다르다.

도 5a 및 도 5b를 참조하면, 절연기판(400)상에 제1절연막(430)이 형성되고, 상기 제1절연막(430)상에 배선라인(160)이 형성된다. 상기 제1절연막(430)은 화소영역에 배열되는 화소를 구성하는 박막 트랜지스터의 게이트 전극과 소오스/드레인 전극사이에 개재되는 층간 절연막이다. 상기 배선라인(160)은 화소영역에 배열되는 화소를 구성하는 박막 트랜지스터의 소오스/드레인 전극과 동일한 물질로 이루어진다.

상기 배선라인(160)의 일부분을 노출시키는 제1개구부(466)를 구비하는 제2절연막(460)이 상기 배선라인(160)과 제1절연막(430)상에 형성된다. 이때, 상기 제2절연막(460)은 유기막의 평탄화막이다.

상기 제2절연막(460)상에 캐소드버스라인(150)을 형성한다. 상기 캐소드버스라인(150)은 제1개구부(466)를 구비하는 콘택홀(170)을 통해 배선라인(160)과 전기 적으로 연결된다. 상기 캐소드버스라인(150)은 EL 소자의 하부전극인 애노드전극과 동일물질로 구성되며, 반사막패턴(472)과 투명도전막패턴(474)을 포함한다. 상기 반사막패턴(472)은 AlNd 와 같은 물질을 포함하며, 상기 배선라인(160)의 일부분을 노출시키는 제2개구부(476)를 구비한다. 상기 투명도전막패턴(474)은 ITO, IZO 와 같은 물질을 포함하며, 상기 반사막패턴(472)과 상기 제2절연막(460)상에 형성되어 상기 제2개구부(476)를 통해 상기 배선라인(160)과 전기적으로 콘택된다.

본 발명의 다른 실시예에 따른 각 화소의 단면구조는 도 4에 도시된 바와같은 구조를 갖으며, 다만 보호막없이 층간 절연막상에 평탄화막이 형성되는 것만이 다르다.

상기한 바와같은 본 발명의 실시예에 따르면, 화소부에서는 비어홀을 통해 드레인전극과 하부전극의 투명도전막이 전기적으로 콘택되므로 콘택저항을 감소시킬 수 있을 뿐만 아니라 캐소드버스라인과 배선라인의 연결부에서도 배선라인과 캐소드버스라인의 투명도전막이 전기적으로 콘택되므로 콘택저항을 감소시킬 수 있다.

또한, AlNd 와 같은 반사막을 패터닝하여 개구부를 각각 구비하는 하부전극과 캐소드버스라인을 형성한 다음 평탄화막을 식각하여 개구부를 형성하여 줌으로써, 언더컷의 발생이나 유기막의 애싱을 방지할 수 있어 투명도전막의 단선을 방지할 수 있는 이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

절연기판의 화소영역상에 배열되어, 스캔신호와 데이터신호에 따라서 구동되는 다수의 화소와;

상기 화소영역의 외곽부에 배열되어, 상기 다수의 화소로 스캔신호를 제공하기 위한 게이트 드라이버와;

상기 화소영역의 외곽부에 배열되어 상기 다수의 화소로 데이터신호를 제공하기 위한 데이터 드라이버와;

상기 화소영역을 포함한 기판상부에 배열되어, 상기 다수의 화소로 소정의 전압을 제공하기 위한 전극과;

상기 화소영역의 외곽부에 배열되어, 상기 전극과 전기적으로 콘택되는 전극라인과;

상기 전극라인과 전기적으로 연결되어 외부로부터 상기 전압을 상기 전극라인으로 제공하기 위한 배선라인을 포함하며,

상기 전극라인은 상기 배선라인의 일부분을 노출시키는 개구부를 구비한 제1도전막과, 상기 제1도전막상에 형성되어 상기 개구부를 통해 상기 배선라인과 전기 적으로 콘택되는 제2도전막을 포함하는 것을 특징으로 하는 평판표시장치.
제1항에 있어서, 상기 전극라인의 제1도전막은 반사막을 포함하고, 상기 제2도전막은 투명도전막을 포함하는 것을 특징으로 하는 평판표시장치.
제1항 또는 제2항에 있어서, 상기 전극라인의 제1도전막은 AlNd 로 구성되고, 제2도전막은 ITO 또는 IZO 로 구성되는 것을 특징으로 하는 평판표시장치.
제1항에 있어서, 상기 전극은 화소의 캐소드전극이고, 상기 전극라인은 캐소드전극라인이며, 상기 전극라인은 상기 게이트 드라이버 및 데이터드라이버중 하나와 오버랩되는 구조를 갖는 것을 특징으로 하는 유기전계 발광표시장치.
화소영역과 비화소영역을 구비한 절연기판과;

상기 화소영역에 형성된 반도체층과;

상기 반도체층 및 기판상에 형성된 제1절연막과;

상기 반도체층에 대응하는 제1절연막상에 형성된 게이트전극과;

상기 게이트 전극 및 제1절연막상에 형성된 제2절연막과;

상기 제2절연막의 화소영역에 형성되어 상기 반도체층과 전기적으로 콘택되는 소오스/드레인 전극 및 비화소영역에 형성되는 배선라인과;

상기 제2절연막상에 형성되어 상기 소오스/드레인 전극중 하나를 노출시키는 비어홀과 상기 배선라인의 일부분을 노출시키는 콘택홀을 구비한 제3절연막과;

제3절연막의 화소영역상에 형성되어 상기 노출된 하나의 전극과 비어홀을 통해 연결되는 하부전극과 비화소영역상에 형성되어 상기 노출된 배선라인과 콘택홀을 통해 연결되는 전극라인을 포함하고,

상기 전극라인은 상기 배선라인의 일부분을 노출시키는 개구부를 구비한 제1도전막과, 상기 제1도전막상에 형성되어 상기 개구부를 통해 상기 배선라인과 전기적으로 콘택되는 제2도전막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
제5항에 있어서, 상기 배선라인은 소오스/드레인 전극물질과 동일한 물질로 이루어지는 것을 특징으로 하는 유기전계 발광표시장치.
제5항에 있어서, 상기 전극라인은 하부전극과 동일한 물질로 구성되는 것을 특징으로 하는 유기전계 발광표시장치.
제5항에 있어서, 상기 제3절연막은 비화소영역에서 상기 배선라인의 일부분을 노출시키는 제1개구부와 화소영역에서 하나의 전극을 노출시키는 제2개구부를 구비한 보호막과;

비화소영역에서 상기 배선라인의 일부분을 노출시키는 제3개구부와 화소영역에서 하나의 전극을 노출시키는 제4개구부를 구비하는 평탄화막을 포함하고,

상기 비어홀은 제2개구부와 제4개구부로 구성되고, 상기 콘택홀은 제1개구부와 제3개구부로 구성되는 것을 특징으로 하는 유기전계 발광표시장치.
제5항에 있어서, 상기 제3절연막은 비화소영역에서 상기 배선라인의 일부분을 노출시키는 제1개구부와 화소영역에서 하나의 전극을 노출시키는 제2개구부를 구비한 평탄화막을 포함하고,

상기 비어홀은 제2개구부로 구성되고, 상기 콘택홀은 제1개구부로 구성되는 것을 특징으로 하는 유기전계 발광표시장치.
제5항에 있어서, 상기 전극라인의 제1도전막은 반사막을 포함하고, 상기 제2도전막은 투명도전막을 포함하는 것을 특징으로 하는 평판표시장치.
제5항 또는 제10항에 있어서, 상기 전극라인의 제1도전막은 AlNd 로 구성되고, 제2도전막은 ITO 또는 IZO 로 구성되는 것을 특징으로 하는 평판표시장치.
제5항에 있어서, 상기 하부전극상에 형성되고 발광층을 구비하는 유기막층과, 기판상에 형성되는 상부전극을 더 포함하며,

상기 하부전극과 상부전극은 각각 애노드전극과 캐소드전극이며,

상기 전극라인은 캐소드버스라인이고, 상기 배선라인은 상기 캐소드버스라인을 통해 상기 캐소드전극으로 캐소드전압을 제공하기 위한 것을 특징으로 하는 유 기전계 발광표시장치.
화소영역에 반도체층, 게이트전극 및 소오스/드레인전극을 구비하는 박막 트랜지스터와 애노드전극, 유기막층 및 캐소드전극을 구비하는 EL소자가 배열되고, 비화소영역에 상기 캐소드전극과 연결된 캐소드버스라인과 상기 캐소드버스라인을 통해 상기 캐소드전극으로 캐소드전압을 제공하기 위한 배선라인이 배열되는 유기전계 발광표시장치를 형성하는 방법에 있어서,

박막 트랜지스터와 배선라인을 구비한 절연기판상에 절연막을 형성하는 단계와;

상기 절연막상에 반사물질을 형성하는 단계와;

상기 반사물질을 식각하여 상기 배선라인에 대응하는 부분을 노출시키는 제1개구부를 구비한 제1반사막패턴과 상기 소오스/드레인 전극중 하나의 전극에 대응하는 부분을 노출시키는 제2개구부를 구비한 제2반사막패턴을 형성하는 단계와;

상기 절연막의 노출된 부분을 식각하여 화소영역에 비어홀과 비화소영역에 콘택홀을 각각 형성하는 단계와;

상기 기판상에 투명도전막을 형성하는 단계와;

상기 투명도전막을 식각하여 콘택홀을 통해 배선라인에 연결되는 제1투명도전막패턴과 상기 비어홀을 통해 상기 하나의 전극에 연결되는 제2투명도전막패턴을 형성하는 단계를 포함하며,

상기 제1반사막패턴과 제1투명도전막패턴은 상기 캐소드버스라인을 구성하 며, 상기 제2반사막패턴과 제2투명도전막패턴은 상기 애노드전극을 구성하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.