KR20050052286A - 유기전계발광 표시장치 - Google Patents

유기전계발광 표시장치 Download PDF

Info

Publication number
KR20050052286A
KR20050052286A KR1020030086150A KR20030086150A KR20050052286A KR 20050052286 A KR20050052286 A KR 20050052286A KR 1020030086150 A KR1020030086150 A KR 1020030086150A KR 20030086150 A KR20030086150 A KR 20030086150A KR 20050052286 A KR20050052286 A KR 20050052286A
Authority
KR
South Korea
Prior art keywords
electrode
power supply
auxiliary power
capacitor
supply layer
Prior art date
Application number
KR1020030086150A
Other languages
English (en)
Other versions
KR100611158B1 (ko
Inventor
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030086150A priority Critical patent/KR100611158B1/ko
Publication of KR20050052286A publication Critical patent/KR20050052286A/ko
Application granted granted Critical
Publication of KR100611158B1 publication Critical patent/KR100611158B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액티브층을 캐패시터 전극 및 전원을 공급하는 라인으로 이용하여 캐패시턴스의 향상 및 전압강하를 방지할 수 있는 유기전계발광 표시장치에 관한 것이다.
본 발명은 절연기판상에 형성된 반도체층과; 상기 반도체층과 분리되도록 절연기판상에 형성된 보조전원공급층과; 기판상부에 형성되는 게이트 절연막과; 상기 게이트 절연막 상에 형성되는 게이트 전극과; 상기 게이트전극상에 상기 게이트전극과 분리되도록 형성되는 캐패시터의 제 1 전극과; 기판상에 형성되어 상기 반도체층을 노출시키는 제 1 콘택홀과 상기 보조전원공급층을 노출시키는 제2 콘택홀을 구비한 층간절연막과; 상기 층간 절연막상에 형성되어 상기 소스/드레인 전극중 어느하나와 연결되는 캐패시터의 제 2 전극과; 상기 층간절연막상에 상기 캐패시터의 제 2 전극과 연결되는 전원라인을 구비하며, 상기 보조전원공급층은 제 2 콘택홀을 통하여 전원라인과 전기적으로 연결된다.

Description

유기전계발광 표시장치{Organic Electro Luminescence Display device}
본 발명은 유기전계발광 표시장치에 관한 것으로, 더욱 상세하게는 액티브층을 캐패시터 전극 및 전원을 공급하는 라인으로 이용하여 캐패시턴스의 향상 및 전압강하를 방지할 수 있는 유기전계발광 표시장치에 관한 것이다.
통상적으로, 유기전계발광 표시장치는 각 단위화소가 기본적으로 적어도 하나의 스위칭 소자, 구동 소자 및 캐패시터 그리고 EL소자를 구비한다.
도 1a는 종래의 유기전계발광 표시장치의 평면구조를 도시한 도면이다.
도 1a를 참조하면, 종래의 유기전계발광 표시장치는 다수의 게이트라인(110), 다수의 데이터라인(120) 및 다수의 전원라인(130) 그리고 상기 게이트라인(110), 데이터라인(120) 및 전원라인(130)에 연결 구성되는 다수의 화소를 구비한다.
상기 각 화소는 다수의 게이트라인(110)중 해당하는 하나의 게이트라인과 다수의 데이터라인(120)중 해당하는 하나의 데이터라인에 연결되는 스위칭 트랜지스터(170)와, 상기 전원라인(130)에 연결되는 EL(160) 구동용 구동 트랜지스터(150)와, 상기 구동 트랜지스터(150)의 게이트-소스간 전압을 유지시켜 주기위한 캐패시터(140)의 2트랜지스터 1캐패시터로 이루어진다.
도 1b는 도 1a의 I-I선에 따른 단면구조를 도시한 것이다. 도 1a는 하나의 단위화소에 대한 단면구조로서, 구동용 박막 트랜지스터(150), 캐패시터(140) 및 EL소자(160)에 국한하여 도시한다.
도 1a를 참조하면, 절연기판(100)상에 버퍼층(151)이 형성되고, 상기 버퍼층(151)상부에 캐패시터(140), 박막 트랜지스터(150) 및 EL소자(160)가 형성된다. 상기 캐패시터(140)는 게이트 절연막(153)상에 형성된 하부전극(144) 및 층간 절연막(155)상에 형성된 상부전극(146)으로 이루어진다.
상기 박막 트랜지스터(150)는 버퍼층(151)상의 반도체층(152)에 형성된 소스/드레인 영역(152a),(152b)과, 상기 게이트 절연막(153)상에 형성된 게이트전극(154)과, 콘택홀(155a),(155b)을 통해 상기 소스/드레인 영역(152a),(152b)과 각각 연결되도록 상기 층간 절연막(155)상에 형성된 소스/드레인 전극(156a),(156b)으로 이루어진다.
상기 EL소자(160)는 보호막(157)상에 형성된 애노드 전극(161)과, 개구부(165)내의 애노드전극(161)에 형성된 유기 발광층(163)과, 상기 개구부(165)를 포함한 평탄화막(162)상에 형성된 캐소드전극(164)으로 이루어진다.
종래의 유기전계발광 표시장치에서, 전원라인(130)은 캐패시터(140)의 상부전극(146)과 박막 트랜지스터(150)의 소스/드레인 전극(156a),(156b)중 하나에 연결되어 박막 트랜지스터(150)를 통해 EL소자(160)의 애노드전극(161)으로 흐르는 전류를 제어하는 역할을 하는 것으로서, 다수의 화소 각각에 전원전압(Vdd)을 공통적으로 인가하게 된다.
그러나, 상기 종래의 유기전계발광 표시장치의 경우, 충분한 캐패시턴스를 얻기 위해 캐패시터영역이 넓게 형성됨에 의해 개구율이 감소하며, 전원라인(130)을 통한 전압강하(IR drop)에 의해 각 화소마다 인가되는 전원전압(Vdd)의 전압차가 발생하게 되어 휘도불균일을 초래하는 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 액티브층을 전원을 공급하는 라인으로 이용하여 전압강하를 방지하여 균일한 휘도를 얻을 수 있는 유기전계발광 표시장치를 제공하는 데 그 목적이 있다.
본 발명의 또 다른 목적은 액티브층을 캐패시터의 전극으로 이용하여 캐패시턴스를 향상시키는 유기전계발광 표시장치를 제공하는 데 그 목적이 있다.
상기한 바와같은 목적을 달성하기 위하여, 본 발명은 절연기판상에 형성된 반도체층과; 상기 반도체층과 분리되도록 절연기판상에 형성된 보조전원공급층과; 기판상부에 형성되는 게이트 절연막과; 상기 게이트 절연막 상에 형성되는 게이트 전극과; 상기 게이트 전극상에 상기 게이트전극과 분리되도록 형성되는 캐패시터의 제 1 전극과; 기판상에 형성되어 상기 반도체층을 노출시키는 제 1 콘택홀과 상기 보조전원공급층을 노출시키는 제2 콘택홀을 구비한 층간절연막과; 상기 층간 절연막상에 형성되어 상기 소스/드레인 전극중 어느 하나와 연결되는 상기 캐패시터의 제 2 전극과; 상기 층간절연막상에 상기 캐패시터의 제 2 전극과 연결되는 전원라인을 구비하며, 상기 보조전원공급층은 제 2 콘택홀을 통하여 전원라인과 전기적으로 연결되는 유기전계발광 표시장치를 제공하는 것을 특징으로 한다.
상기 보조전원공급층은 상기 반도체층과 동일 물질로 이루어지고 상기 소스/드레인 영역과 동일한 도전형의 물질로 도핑된 폴리실리콘막을 포함하며, 상기 캐패시터의 제 1 전극과 오버랩된 부분은 상기 캐패시터의 제 3 전극으로 작용하는 것을 특징으로 한다. 상기 게이트 전극과 상기 캐패시터의 제 1 전극은 동일물질로 이루어지고, 상기 소스/드레인 전극과 상기 캐패시터의 제 2 전극은 동일물질로 이루어지며, 상기 보조전원공급층은 전면전극형태를 갖거나, 스트라이프 형태 또는 그리드 형태를 가질 수 있다.
또한, 본 발명은 다수의 게이트라인, 데이터라인 및 전원라인과; 상기 라인들에 의해 한정되는 다수의 화소영역과; 각각 상기 화소영역에 배열되고, 각각 적어도 하나의 스위칭 트랜지스터, 캐패시터, 구동 트랜지스터, 유기EL소자를 포함하는 다수의 화소와; 상기 전원라인과 연결되어 상기 화소에 전원을 공급하기 위한 보조전원공급층을 포함하며, 상기 보조전원공급층중 일부분은 상기 캐패시터의 전극으로 작용하며, 상기 보조전원공급층은 상기 반도체층과 동을 물질로 이루어져 상기 반도체층과는 전기적으로 분리되는 유기전계발광 표시장치를 제공하는 것을 특징으로 한다.
상기 보조전원공급층은 전면전극형태를 갖거나 스트라이프 형태 또는 그리드 형태를 가질 수 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2a는 본 발명의 제 1 실시예에 따른 전면 발광형 유기전계발광 표시장치의 평면구조를 도시한 것이고, 도 2b 및 도 2c는 단면구조를 도시한 것이다. 도 2b의 Ia-Ia선에 따른 단면구조, 도 2c는 Ⅱa-Ⅱa선에 따른 단면구조를 도시한 도면으로, 단위구동용 박막트랜지스터, EL소자, 캐패시터에 한정하여 도시한 것이다.
도 2a 내지 도 2c를 참조하면, 본 발명의 제 1 실시예를 따른 유기전계발광 표시장치는 다수의 게이트라인(210), 데이터라인(220), 전원라인(230)에 의해 한정되는 다수의 화소영역에 다수의 화소가 배열된다. 상기 각 화소는 적어도 하나의 스위칭 트랜지스터(270), 캐패시터(240) 및 구동트랜지스터(250)와 화소전극(261)을 구비한 EL소자(263)를 포함한다.
스위칭 트랜지스터(270)는 반도체층, 게이트 전극(274) 및 소스/드레인 전극(276a, 276b)을 포함하며, 구동트랜지스터(250)는 반도체층(252), 게이트 전극(254), 콘택홀(255a, 255b)을 통해 상기 반도체층(252)과 연결되는 소스/드레인 전극(256a, 256b)을 구비한다. 또한 콘택홀(255a, 255b)을 통해 상기 전원라인(230)에 연결되고, 상기 구동 및 스위칭트랜지스터의 반도체층과는 전기적으로 분리된 보조전원공급층(290)을 구비한다. 상기 보조전원공급층(290)은 상기 반도체층과 동일한 물질, 예를 들어 폴리실리콘막으로 이루어진다.
상기 보조전원공급층(290)은 상기 전원라인(230)과 함께 각 화소에 공통적으로 전원을 공급하며, 상기 캐패시터의 전극으로 이용된다.
상기한 바와 같은 구조를 갖는 본 발명의 제 1 실시예를 따른 유기전계발광 표시장치의 제조방법을 도 2a 내지 도2c를 참조하여 설명하면 다음과 같다.
절연기판 상에 버퍼층(251)을 형성하고, 상기 버퍼층(251)상에 비정질실리콘막을 증착한 다음 상기 비정질실리콘막을 통상의 결정화방법을 이용하여 폴리실리콘막으로 결정화한 다음, 제 1 마스크(도면상에는 도시되지 않음)를 이용하여 상기 폴리실리콘막을 패터닝하여 박막트랜지스터용 반도체층(252)과 전원공급을 위한 제 보조전원공급층(290)을 형성한다. 상기 반도체층(252) 및 보조전원공급층(290)을 포함한 기판의 전면에 게이트절연막(253)을 형성한 후, 상기 반도체층(252) 상부의 게이트절연막(253)상에 게이트전극(254)과 상기 캐패시터의 제 2 전극(240a)을 형성한다.
이때, 게이트 전극(254)형성시, 도 2a의 게이트라인(210)도 동시에 형성된다. 상기 보조전원공급층(290)중 상기 캐패시터의 제 2 전극(240a)과 오버랩되는 부분(290a)은 상기 캐패시터의 제 3 전극으로 작용한다.
이어서, 상기 반도체층(252)으로 n형 또는 p형 불순물중 하나, 예를 들면 p형 불순물을 이온주입하여 소스/드레인 영역(252a), (252b)을 형성한후, 상기 게이트전극(254) 및 상기 캐패시터의 제 2 전극(240a)을 포함한 상기 게이트절연막(253)상에 층간절연막(255)을 형성한다.
상기 층간 절연막(255)을 식각하여, 소스/드레인영역(252a), (252b)을 노출시키는 제 1 콘택홀(255a), 제 2 콘택홀(255b) 및 상기 보조전원공급층(290)의 일부를 노출시키는 제 3 콘택홀(230a)을 형성한다.
이후, 상기 콘택홀(255a, 255b, 230a)을 포함한 상기 층간절연막(255)상에 소스/드레인 전극물질을 증착한 다음 패터닝하여 상기 제 1 및 제 2 콘택홀(252a), (252b)을 통해 소스/드레인 영역(255a),(255b)과 각각 콘택되는 소스/드레인 전극(256a), (256b)을 형성함과 동시에 상기 소스/드레인 전극(256a), (256b) 중 하나로 연장 형성되는 전원라인(230)을 형성한다. 이때 전원라인(230)은 도 2c에 도시한 바와 같이 콘택홀(230a)을 통하여 보조전원공급층(290)과 전기적으로 연결된다.
이어, 상기 기판전면에 보호막(257)을 증착한 다음 패터닝하여 상기 소스/드레인 전극(255a), (255b)중 하나를 노출시키는 비어홀을 형성한 후, 상기 보호막상에 상기 소스/드레인 전극(255a), (255b) 중 어느 하나에 연결되는 화소전극(261)을 형성하고, 상기 화소전극(261)을 포함한 기판전면에 화소분리막(262)을 증착한다. 상기 화소분리막(262)을 식각하여 상기 화소전극(261)의 일부분을 노출시키는 개구부를 형성한다. 상기 개구부에는 유기EL층(263)이 형성되며, 상기 유기EL층(263)을 포함한 전면에 캐소드전극(264)이 형성된다.
도 3a내지 3d은 본 발명의 실시예에 따른 보조전원공급층(290)과 전원라인(230)의 평면구조를 도시한 도면이다.
도 3a에서는, 보조전원공급층(290)이 반도체층(352)과 분리되도록 기판전면에 형성되며, 라인형태로 배열된 전원라인(230)과 제 3 콘택홀(230a)을 통해 연결되어 상기 전원라인을 통해 전원을 공급함과 동시에 상기 보조전원공급층을 통해 전원을 공급하므로써, 전원라인(230)의 전압강하를 방지할 수 있다.
도 3b에서는, 보조전원공급층(290)이 그리드형태를 가지며, 각 그리드 내에 상기 반도체층(252)이 배열되며, 상기 보조전원공급층(290)은 라인형태로 배열된 전원라인(230)과 제 3 콘택홀(230a)을 통해 연결되어 전원라인을 통해 전원을 공급함과 동시에 상기 보조전원공급층(290)을 통해 전원을 공급한다.
도 3c 에서는, 보조전원공급층(290)이 라인형태로 배열되어 전원라인(230)과 교차하도록 배열되어, 전원라인(230)과 제 3 콘택홀(230a)을 통해 연결되어 상기 보조전원공급층(290) 및 전원라인(230)으로 전원을 공급한다.
도 3d에서는, 보조전원공급층(290)이 라인형태로 배열된 전원라인(230)과 나란히 배열되어, 전원라인(230)과 제 3 콘택홀(230a)을 통해 연결되어 상기 보조전원공급층(290) 및 전원라인(230)으로 전원을 공급한다.
상기처럼 보조전원공급층(290)의 형태를 여러 가지로 구성할 수 있으며, 바람직하게는 게이트라인(210)에 의한 영향을 막기 위해 게이트라인(210)과 오버랩되는 부분에는 상기 보조전원공급층(290)이 형성되지 않도록 하는 게 좋다.
상기 본 발명의 실시예에서는 상기 보조전원공급층(290)과 상기 전원라인(230)과 연결되는 한 개의 콘택홀을 형성하였지만 여러 개를 형성하는 것도 가능하다.
상기한 바와 같은 본 발명에 따르면, 액티브층을 전원을 공급하는 보조전원공급층으로 이용하여 전압강하를 방지 할 수 있으며, 액티브층을 캐패시터의 전극으로 이용하여 캐패시턴스를 향상시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구범위에 기재된 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a는 종래의 유기전계발광 표시장치의 평면구조도,
도 1b는 도 1a의 I-I 선에 따른 종래의 유기전계발광 표시장치의 단면구조도,
도 2a는 본 발명의 실시예에 따른 유기전계발광 표시장치의 평면구조도,
도 2b는 도 2a의 Ia-Ia선에 따른 유기전계발광 표시장치의 단면구조도,
도 2c는 도 2a의 Ⅱa-Ⅱa선에 따른 유기전계발광 표시장치의 단면구조도,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 보조전원공급층과 전원라인의 평면구조를 도시한 도면이다.
*도면의 주요 부분에 대한 설명*
210, 220 : 게이트 및 데이터라인 230 : 전원라인
250, 270 : 박막 트랜지스터 252 : 반도체층
252a, 252b : 소스/드레인 영역 253 : 게이트 절연막
254 : 게이트 256a, 256b : 소스/드레인 영역
257 : 보호막 258 : 비어홀
261 : 애노드전극 262 : 유기발광층
290 : 보조전원공급층 230a : 제 3 콘택홀

Claims (11)

  1. 절연기판상에 형성된 반도체층과;
    상기 반도체층과 분리되도록 절연기판상에 형성된 보조전원공급층과;
    상기 기판상부에 형성되는 게이트 절연막과;
    상기 게이트 절연막 상에 형성되는 게이트 전극과;
    상기 게이트 전극 상에 상기 게이트전극과 분리되도록 형성되는 캐패시터의 제 1 전극과;
    기판상에 형성되어 상기 반도체층을 노출시키는 제 1 콘택홀과 상기 보조전원공급층을 노출시키는 제2 콘택홀을 구비한 층간절연막과;
    상기 층간 절연막상에 형성되어 상기 소스/드레인 전극중 어느 하나와 연결되는 상기 캐패시터의 제 2 전극과;
    상기 층간절연막상에 상기 캐패시터의 제 2 전극과 연결되는 전원라인을 구비하며, 상기 보조전원공급층은 제 2 콘택홀을 통하여 전원라인과 전기적으로 연결되는 것을 특징으로 하는 유기전계발광 표시장치.
  2. 제 1 항에 있어서, 상기 보조전원공급층은 상기 반도체층과 동일 물질로 이루어지고 상기 소스/드레인 영역과 동일한 도전형의 물질로 도핑된 폴리실리콘막을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  3. 제 1 항에 있어서, 상기 보조전원공급층중 상기 캐패시터의 제 1 전극과 오버랩된 부분은 상기 캐패시터의 제 3 전극으로 작용하는 것을 특징으로 하는 유기전계발광 표시장치.
  4. 제 1 항에 있어서, 상기 게이트 전극과 상기 캐패시터의 제 1 전극은 동일물질로 이루어지고, 상기 소스/드레인 전극과 상기 캐패시터 제 2 전극은 동일물질로 이루어지는 것을 특징으로 하는 유기전계발광 표시장치.
  5. 제 1 항에 있어서, 상기 보조전원공급층은 전면전극형태를 갖는 것을 특징으로 하는 유기전계발광 표시장치.
  6. 제 1 항에 있어서, 상기 보조전원공급층은 스트라이프 형태를 갖는 것을 특징으로 하는 유기전계발광 표시장치.
  7. 제 1 항에 있어서, 상기 보조전원공급층은 그리드 형태를 갖는 것을 특징으로 하는 유기전계발광 표시장치.
  8. 다수의 게이트라인, 데이터라인 및 전원라인과;
    상기 라인들에 의해 한정되는 다수의 화소영역과;
    각각 상기 화소영역에 배열되고, 각각 적어도 하나의 스위칭 트랜지스터, 캐패시터, 구동 트랜지스터, 유기EL소자를 포함하는 다수의 화소와;
    상기 전원라인과 연결되어 상기 화소에 전원을 공급하기 위한 보조전원공급층을 포함하며,
    상기 보조전원공급층중 일부분은 상기 캐패시터의 전극으로 작용하며,
    상기 보조전원공급층은 상기 반도체층과 동을 물질로 이루어져 상기 반도체층과는 전기적으로 분리되는 것을 특징으로 하는 유기전계발광 표시장치.
  9. 제 8 항에 있어서, 상기 보조전원공급층은 전면전극형태를 갖는 것을 특징으로 하는 유기전계발광 표시장치.
  10. 제 8 항에 있어서, 상기 보조전원공급층은 스트라이프 형태를 갖는 것을 특징으로 하는 유기전계발광 표시장치.
  11. 제 8 항에 있어서, 상기 보조전원공급층은 그리드 형태를 갖는 것을 특징으로 하는 유기전계발광 표시장치.
KR1020030086150A 2003-11-29 2003-11-29 유기전계발광 표시장치 KR100611158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030086150A KR100611158B1 (ko) 2003-11-29 2003-11-29 유기전계발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086150A KR100611158B1 (ko) 2003-11-29 2003-11-29 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20050052286A true KR20050052286A (ko) 2005-06-02
KR100611158B1 KR100611158B1 (ko) 2006-08-09

Family

ID=37248364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086150A KR100611158B1 (ko) 2003-11-29 2003-11-29 유기전계발광 표시장치

Country Status (1)

Country Link
KR (1) KR100611158B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762696B1 (ko) * 2006-07-31 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치
US7935581B2 (en) 2006-08-11 2011-05-03 Samsung Mobile Display Co., Ltd. Method of fabricating thin film transistor array substrate
KR101291979B1 (ko) * 2006-12-05 2013-08-09 엘지디스플레이 주식회사 유기 광 발생 장치 및 이의 제조 방법
CN109659321A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 电介质膜层结构及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091818B (zh) 2014-06-23 2017-09-29 上海天马有机发光显示技术有限公司 一种有机发光显示面板、装置及其制造方法
KR102362186B1 (ko) 2015-01-09 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762696B1 (ko) * 2006-07-31 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치
US7935581B2 (en) 2006-08-11 2011-05-03 Samsung Mobile Display Co., Ltd. Method of fabricating thin film transistor array substrate
KR101291979B1 (ko) * 2006-12-05 2013-08-09 엘지디스플레이 주식회사 유기 광 발생 장치 및 이의 제조 방법
CN109659321A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 电介质膜层结构及其制作方法
CN109659321B (zh) * 2018-12-14 2020-04-28 武汉华星光电半导体显示技术有限公司 电介质膜层结构及其制作方法
WO2020118985A1 (zh) * 2018-12-14 2020-06-18 武汉华星光电半导体显示技术有限公司 电介质膜层结构及制作方法

Also Published As

Publication number Publication date
KR100611158B1 (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
US11716877B2 (en) Organic light-emitting display device and method of manufacturing the same
KR100899201B1 (ko) 유기 led 디바이스 및 이의 제조 방법
US7247878B2 (en) Dual panel-type organic electroluminescent device
KR100521277B1 (ko) 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법
KR100635042B1 (ko) 전면전극을 구비한 평판표시장치 및 그의 제조방법
JP4109265B2 (ja) 有機電界発光素子及びその製造方法
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR100600848B1 (ko) 평판표시장치 및 그 제조방법
JP2006146205A (ja) 平板表示装置及びその製造方法
KR100611153B1 (ko) 평판 표시 소자
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
US11764254B2 (en) Display apparatus
KR20140022523A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
JP2010108957A (ja) 表示装置およびその製造方法
KR100611158B1 (ko) 유기전계발광 표시장치
JP2004327979A (ja) 薄膜トランジスター及びこれを利用した表示装置
KR100669715B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
JP2019153569A5 (ko)
US7271412B2 (en) Active matrix organic light emitting device having series thin film transistor, and fabrication method therefor
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR102204755B1 (ko) 표시 장치의 박막 트랜지스터 제조 방법
KR20050115493A (ko) 양방향 유기 el 디스플레이 소자 및 그 제조 방법
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
US20220319423A1 (en) Pixel circuit, display substrate and display device
KR20070060688A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14