KR101291979B1 - 유기 광 발생 장치 및 이의 제조 방법 - Google Patents

유기 광 발생 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101291979B1
KR101291979B1 KR1020060122221A KR20060122221A KR101291979B1 KR 101291979 B1 KR101291979 B1 KR 101291979B1 KR 1020060122221 A KR1020060122221 A KR 1020060122221A KR 20060122221 A KR20060122221 A KR 20060122221A KR 101291979 B1 KR101291979 B1 KR 101291979B1
Authority
KR
South Korea
Prior art keywords
region
power line
opening
electrode
organic light
Prior art date
Application number
KR1020060122221A
Other languages
English (en)
Other versions
KR20080051339A (ko
Inventor
한인효
서인교
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060122221A priority Critical patent/KR101291979B1/ko
Publication of KR20080051339A publication Critical patent/KR20080051339A/ko
Application granted granted Critical
Publication of KR101291979B1 publication Critical patent/KR101291979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 광 발생 장치 및 이의 제조 방법이 개시되어 있다. 유기 광 발생 장치는 배치된 게이트 라인, 게이트 라인과 교차하는 데이터 라인 및 데이터 라인과 평행한 전원 라인에 의하여 형성된 픽셀 영역을 갖는 기판, 픽셀 영역의 제1 영역에 배치되어, 게이트 라인, 데이터 라인 및 전원 라인과 연결된 구동 소자, 제1 영역은 덮고 제1 영역과 인접한 제2 영역을 개구하는 제1 개구 및 전원 라인의 적어도 일부를 개구하는 제2 개구를 갖는 절연막 패턴, 절연막 패턴 상에 배치되며, 제2 개구를 통해 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴 및 제2 영역에 배치되며 구동 소자와 연결된 제1 전극을 덮는 유기층, 유기층 상에 배치되며 전원 라인과 연결된 제2 전극을 갖는 유기 광 발생 구조물을 포함한다.
유기, 광, 픽셀, 절연막, 전원 라인

Description

유기 광 발생 장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THEREOF}
도 1은 본 발명의 제1 실시예에 의한 유기 광 발생 장치를 도시한 레이 아웃도이다.
도 2는 도 1을 개념적으로 도시한 평면도이다.
도 3은 도 2의 I-I' 선을 따라 절단한 단면도이다.
도 4는 도 2의 II-II' 선을 따라 절단한 단면도이다.
도 5는 도 3의 'A' 부분의 확대도이다.
도 6은 본 발명의 제2 실시예에 의한 유기 광 발생 장치의 평면도이다.
도 7은 도 6의 III-III' 선을 따라 절단한 단면도이다.
도 8은 도 6의 IV-IV' 선을 따라 절단한 단면도이다.
도 9는 본 발명의 제2 실시예에 의한 유기 광 발생 장치의 평면도이다.
도 10은 도 9의 V-V' 선을 따라 절단한 단면도이다.
도 11은 도 6의 VI-VI' 선을 따라 절단한 단면도이다.
도 12는 도 9의 VII-VII' 선을 따라 절단한 단면도이다.
본 발명은 유기 광 발생 장치 및 이의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 전원 라인의 전압 강하에 따른 화질 저하를 방지한 유기 광 발생 장치 및 이의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 처리하는 정보처리장치 및 정보처리장치에서 처리된 데이터를 표시하는 표시장치가 개발되고 있다.
표시장치는 액정 표시장치, 유기 광 발생 장치 및 플라즈마 표시 패널 등이 대표적이다.
액정표시장치는 액정을 이용하여 영상을 표시하고, 유기 광 발생 장치는 유기 발광층을 이용하여 영상을 표시하고, 플라즈마 표시 패널은 플라즈마를 이용하여 영상을 표시한다.
유기 광 발생 장치는 유기 발광층으로부터 영상을 표시하기 위한 광을 발생하기 때문에 액정표시장치에 비해 시야각, 콘트라스트, 소비전력 측면에서 장점을 갖는다.
또한, 유기 광 발생 장치는 저전압 구동이 가능하고 응답속도가 빠르며 외부충격에 강하고 사용온도범위도 넓으며, 낮은 제조비용을 갖는 장점을 갖는다.
일반적인 유기 광 발생 장치에서 광을 발생하는 픽셀은 두 개의 박막 트랜지스터와 하나의 커패시턴스, 게이트 라인, 데이터 라인, 전원 라인 및 유기 발광 구조물을 포함한다.
게이트 라인은 제1 방향으로 배치되고, 게이트 라인과 절연된 데이터 라인은 제1 방향과 수직한 제2 방향으로 배치된다. 전원 라인은 데이터 라인과 평행하며 데이터 라인과 일정 간격 이격 된다.
게이트 라인, 데이터 라인 및 전원 라인에 의하여 픽셀 영역이 배치되고, 픽셀 영역에 픽셀이 배치된다.
픽셀 영역에는 스위칭 트랜지스터 및 구동 박막 트랜지스터가 배치된다.
스위칭 트랜지스터의 게이트 전극은 게이트 라인에 전기적으로 연결되고, 스위칭 트랜지스터의 소오스 전극은 데이터 라인에 전기적으로 연결된다.
구동 트랜지스터의 게이트 전극은 스위칭 트랜지스터의 드레인 전극에 전기적으로 연결되고, 구동 트랜지스터의 소오스 전극은 전원 라인에 전기적으로 연결된다.
커패시턴스는 제1 커패시터 전극, 제2 커패시터 전극 및 유전체로 이루어지며, 제1 커패시터 전극은 구동 트랜지스터의 게이트 라인에 전기적으로 연결되며, 제2 커패시터 전극은 전원 라인에 전기적으로 연결된다.
유기 발광 구조물은 제1 전극, 유기 발광층 및 제2 전극을 포함한다. 제1 전극은 구동 트랜지스터의 드레인 전극에 전기적으로 연결되며, 유기 발광층은 제1 전극 상에 배치되며, 제2 전극은 유기 발광층 상에 배치된다.
상술한 구조를 갖는 유기 광 발생 장치에서 유기 발광 구조물의 유기 발광 구조물은 전류에 의하여 구동되는 전류 구동 소자이고, 전원 라인은 유기 발광 구조물에 전류를 제공한다.
이때, 전원 라인에 제공되는 전류량은 픽셀의 수에 비례한다. 예를 들어, 열(row) 방향으로 배열된 픽셀의 개수가 n(단,n은 자연수)개 일 경우, 각 픽셀에서 화이트 광을 발생할 경우 전원 라인에 요구되는 전류량은 n×I픽셀이 된다.
또한, 열 방향으로 배열된 픽셀로 전류를 제공하는 도중 전원 라인에는 전원 라인의 저항에 의하여 전압 강하가 발생 된다.
예를 들어, 각 픽셀에서 전원 라인의 저항이 R픽셀이고, 각 픽셀에서 구동 전류가 I픽셀일 경우, n 번째 열에서 전원 라인의 전압 강하는 [n(n+1)/2]R픽셀×I픽셀이 된다.
전원 라인에서 전압 강하가 발생될 경우, 기 설정된 데이터 전압에 대하여 구동 박막 트랜지스터의 게이트-소오스 사이의 전압(VGS)가 변경되어 유기 발광 구조물에 인가되는 전류량이 지정된 전류량과 다르게 되고, 이로 인해 영상의 품질이 크게 저하된다.
이와 같은 전원 라인의 전압 강하는 유기 광 발생 장치의 스크린 사이즈가 증가될 수록 증가 되어 대형 유기 광 발생에서 화질 불균일이 심화 된다.
그러나, 전원 라인의 전압 강하를 고려하여 전원 라인의 면적을 증가시킬 경우 픽셀의 개구율이 감소 되어 역시 영상의 품질이 감소 되는 문제점이 발생 된다.
본 발명의 하나의 목적은 개구율의 감소 없이 화질 저하를 유발하는 전원 라인의 전압 강하를 감소시킨 유기 광 발생 장치를 제공함에 있다.
본 발명의 다른 목적은 상기 유기 광 발생 장치를 제조하기 위한 제조 방법 을 제공함에 있다.
본 발명의 하나의 목적을 구현하기 위한 유기 광 발생 장치는 배치된 게이트 라인, 게이트 라인과 교차하는 데이터 라인 및 데이터 라인과 평행한 전원 라인에 의하여 형성된 픽셀 영역을 갖는 기판, 픽셀 영역의 제1 영역에 배치되어, 게이트 라인, 데이터 라인 및 전원 라인과 연결된 구동 소자, 제1 영역은 덮고 제1 영역과 인접한 제2 영역을 개구하는 제1 개구 및 전원 라인의 적어도 일부를 개구하는 제2 개구를 갖는 절연막 패턴, 절연막 패턴 상에 배치되며, 제2 개구를 통해 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴 및 제2 영역에 배치되며 구동 소자와 연결된 제1 전극을 덮는 유기층, 유기층 상에 배치되며 전원 라인과 연결된 제2 전극을 갖는 유기 광 발생 구조물을 포함한다.
본 발명의 다른 목적을 구현하기 위한 유기 광 발생 장치의 제조 방법은 기판상에 게이트 라인, 게이트 라인과 교차하는 데이터 라인 및 데이터 라인과 평행한 전원 라인을 형성하여, 픽셀 영역을 형성하는 단계, 픽셀 영역의 제1 영역에 배치되어, 게이트 라인, 데이터 라인 및 전원 라인에 연결된 구동 소자를 제조하는 단계, 제1 영역은 덮고 제1 영역과 인접한 제2 영역을 개구하는 제1 개구 및 전원 라인의 적어도 일부를 개구하는 제2 개구를 갖는 절연막 패턴을 형성하는 단계, 절연막 패턴 상에 제2 개구를 통해 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴을 형성하는 단계 및 제2 영역에 구동 소자와 연결된 제1 전극을 덮는 유기층, 상기 유기층 상에 배치되며 전원 라인과 연결된 제2 전극을 갖는 유기 광 발생 구조물을 형성하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 유기 광 발생 장치 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
실시예 1
도 1은 본 발명의 제1 실시예에 의한 유기 광 발생 장치를 도시한 레이 아웃도이다. 도 2는 도 1을 개념적으로 도시한 평면도이다. 도 3은 도 2의 I-I' 선을 따라 절단한 단면도이다.
도 1을 참조하면, 유기 광 발생 장치(600)는 기판(100), 구동 소자(200), 절연막 패턴(300), 전압 강하 방지 패턴(400) 및 유기 광 발생 구조물(500)을 포함한다.
기판(100)은 게이트 라인(gate line, GL), 데이터 라인(data line, DL), 전원 라인(power line, PL)을 갖는다.
게이트 라인(GL)은 제1 방향과 평행하게 배치된다. 데이터 라인(DL)은 게이트 라인(GL)과 절연되며, 데이터 라인(DL)은 제1 방향과 실질적으로 직교하는 제2 방향과 평행하게 배치된다. 전원 라인(PL)은 데이터 라인(DL)과 소정 간격 이격되며, 데이터 라인(DL)과 평행하게 형성된다.
게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)에 의하여 픽셀 영역(pixel region, PR)이 형성된다. 유기 광 발생 장치(600)의 해상도가 1,024×768일 경우, 픽셀 영역(PR)의 개수는 약 1,024×768×3개이다.
각 픽셀 영역(PR)은 제1 영역(first region, FR) 및 제2 영역(second region, SR)로 구분된다.
제1 영역(FR) 및 제2 영역(SR)은 데이터 라인(DL)을 따라 직렬 배치된다. 본 실시예에서, 제1 영역(FR)에는 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)과 전기적으로 연결된 구동 소자(10)가 배치된다.
구체적으로, 구동 소자(200)는 스위칭 트랜지스터(switching transistor, STR), 구동 트랜지스터(driving transistor, DTR) 및 커패시터(capacitor, CAP)로 이루어진다.
스위칭 트랜지스터(STR)는 제1 게이트 전극(first gate electrode, FG), 제1 소오스 전극(first source electrode, FS) 및 제1 드레인 전극(first drain electrode, FD)를 포함한다.
스위칭 트랜지스터(STR)의 제1 게이트 전극(FG)는 게이트 라인(GL)에 전기적으로 연결되고, 제1 소오스 전극(FS)는 데이터 라인(DL)에 전기적으로 연결된다.
구동 트랜지스터(DTR)는 제2 게이트 전극(second gate electrode, SG), 제2 소오스 전극(second source electrode, SS) 및 제1 드레인 전극(second drain electrode, SD)를 포함한다.
구동 트랜지스터(DTR)의 제2 게이트 전극(SG)은 제1 드레인 전극(FD)에 전기 적으로 연결되고, 구동 트랜지스터(DTR)의 제2 소오스 전극(SS)은 전원 라인(PL)에 전기적으로 연결되고, 구동 트랜지스터(DTR)의 제2 드레인 전극(SD)는 후술될 유기 광 발생 구조물에 전기적으로 연결된다.
커패시터(CAP)는 제1 커패시터 전극(first capacitor electrode, FCAP) 및 제2 커패시터 전극(second capcitor electrode, SCPA)으로 이루어지며, 제1 커패시터 전극(FCAP)은 제2 게이트 전극(SG)에 연결되고, 제2 커패시터 전극(SCAP)은 전원 라인(PL)에 전기적으로 연결된다.
도 2 및 도 3을 다시 참조하면, 기판(100) 상에는 절연막 패턴(300)이 형성된다.
절연막 패턴(300)은 구동 소자(200)를 절연하기 위해 구동 소자(200)가 배치된 제1 영역(FR)은 덮는다. 한편, 절연막 패턴(300)은 제1 영역(FR)과 인접한 제2 영역(SR)을 선택적으로 개구하는 제1 개구(310) 및 전원 라인(PL)을 모두 개구하는 제2 개구(320)를 갖는다.
절연막 패턴(300) 중 제2 영역(SR)에 제1 개구(310)를 형성하는 이유는 후술될 유기 광 발생 구조물(500)을 형성하기 위함이고, 절연막 패턴(300)의 제2 개구(320)는 후술될 전압강하 방지 패턴(400)을 전원 라인(PL)에 연결하기 위함이다.
전압 강하 방지 패턴(400)은 협소한 면적을 갖는 전원 라인(PL)의 면적을 유효 디스플레이 영역(effective display region)인 제2 영역(SR)의 면적 감소 없이 증가시켜 전원 라인(PL)에서의 전압 강하를 방지하고, 이로 인해 유기 광 발생 장치(600)로부터 발생된 영상의 품질 저하를 방지할 수 있다.
도 4는 도 2의 II-II' 선을 따라 절단한 단면도이다.
도 2 내지 도 4를 참조하면, 전압 강하 방지 패턴(400)의 일부는 제2 개구(320)에 의하여 노출된 전원 라인(PL)과 전기적으로 접속되고, 전압 강하 방지 패턴(400)의 나머지 부분은 구동 소자(200)가 배치된 비유효 디스플레이 영역(non-effective display region)인 제1 영역(FR) 상에 배치된다.
도 5는 도 3의 'A' 부분의 확대도이다.
도 3 내지 도 5를 참조하면, 제2 영역(SR)에는 유기 광 발생 구조물(500)이 배치된다. 유기 광 발생 구조물(500)은 제1 전극(510), 유기층(520) 및 제2 전극(530)을 포함한다.
본 실시예에서, 제1 전극(510)은 기판(100)상에 배치된다. 제1 전극(510)은, 예를 들어, 투명하면서 도전성인 박막이다. 예를 들어, 제1 전극(510)으로 사용될 수 있는 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO) 및 아몰퍼스 산화 주석 인듐(amorphous ITO) 등을 들 수 있다.
유기층(520)은 제1 전극(510) 상에 배치된다. 유기층(520)의 복수개의 유기막들로 이루어진다. 예를 들어, 유기층(520)은 홀 주입층(hole injection layer, HIL; 522), 홀 수송층(hole transpotation layer, HTL, 524), 유기 발광층(organic light emitting layer;526), 전자 수송층(electron transportation layer, ETL, 528) 및 전자 주입층(electron injection layer, EIL, 529)를 포함한다.
본 실시예에서, 유기층(510)의 유기 발광층(526)은 제1 전극(510)과 대응하 는 부분에 선택적으로 형성되고, 유기층(510)을 이루는 홀 주입층(522), 홀 수송층(524), 전자 수송층(528) 및 전자 주입층(529)은 제1 전극(510)과 대응하는 부분 뿐만 아니라 전압강하 방지 패턴(400)이 덮이도록 기판(100)의 전면적에 걸쳐 형성될 수 있다.
제2 전극(530)은 기판(100)의 전면적에 걸쳐 배치된다. 제2 전극(530)은 일함수(work function)가 낮은 금속이 사용된다. 제2 전극(530)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 등을 들 수 있다.
본 실시예에서, 홀 주입층(522), 홀 수송층(524), 전자 수송층(528) 및 전자 주입층(529)을 기판(100)의 전면적에 걸쳐 형성하기 때문에 제2 전극(530) 및 전압 강하 방지 패턴(400)이 쇼트 되는 것을 방지할 수 있다.
이하, 도 1, 도 3 및 도 4를 참조하여, 본 발명의 제1 실시예에 의한 유기 광 발생 장치의 제조 방법을 설명하기로 한다.
먼저, 기판(100)의 제1 영역(FR) 상에는 도 1에 도시된 바와 같이 게이트 라인(GL), 데이터 라인(DL), 전원 라인(PL), 스위칭 트랜지스터(STR), 구동 트랜지스터(DTR) 및 커패시터(CAP)로 이루어진 구동 소자(200)가 제조된다.
구동 소자(200)가 형성된 후, 제2 영역(SR) 상에는 유기 광 발생 구조물(500)을 이루는 구성요소의 하나인 투명하면서 도전성인 제1 전극(510)이 먼저 형성된다.
기판(100)의 제1 영역(FR) 상에 구동 소자(200)가 형성 및 제2 영역(SR) 상에 제1 전극(510)이 형성된 후, 도 3에 도시된 바와 같이 절연막 패턴(300)이 형성 된다.
본 실시예에서, 절연막 패턴(300)은 기판(100)을 덮는 절연막(미도시)을 패터닝하여 형성되며, 절연막 패턴(300)은 제1 전극(510)을 선택적으로 노출하는 제1 개구(310) 및 구동 소자(200)의 전원 라인(PL)을 모두 개구하는 제2 개구(320)를 갖는다.
절연막 패턴(300)이 형성된 후, 기판(100) 상에는 절연막 패턴(300)을 덮는 금속막(미도시)이 형성된다. 금속막을 이루는 물질은 구동 소자의 게이트 라인(GL), 데이터 라인(DL), 전원 라인(PL)과 동일한 물질일 수 있다.
금속막(미도시) 상에는 전면적에 걸쳐 포토레지스트 물질이 도포되어 포토레지스트 필름(미도시)이 형성된다.
포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝되어 금속막 상에는 제2 영역(SR)을 노출하는 개구가 형성된 포토레지스트 패턴(미도시)이 형성된다.
이후, 금속막은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝되어, 제2 영역(SR)에 대응하는 제1 전극(510)은 노출하고, 전원 라인(PL)에 전기적으로 연결된 전압 강하 방지 패턴(400)이 형성된다.
이어서, 기판(100) 상에는 유기층(520)이 형성된다. 보다 구체적으로, 노출된 제1 전극(510) 상에는 홀 주입층(522), 홀 수송층(524), 유기 발광층(526), 전자 수송층(528) 및 전자 주입층(529)이, 예를 들어, 진공 증착 방법에 의하여 형성된다. 본 실시예에서, 유기 발광층(526)은 제1 전극(510)에 대응하는 부분에 선택 적으로 형성되고, 홀 주입층(522), 홀 수송층(524), 전자 수송층(528) 및 전자 주입층(529)은 전압 강하 방지 패턴(400) 상에 형성된다. 전압 강하 방지 패턴(400)상에 형성된 홀 주입층(522), 홀 수송층(524), 전자 수송층(528) 및 전자 주입층(529)은 후술될 제2 전극(530) 및 전압 강하 방지 패턴(400)을 절연한다.
유기층(520)이 형성된 후, 기판(100)의 전면적에 걸쳐 제2 전극(530)이 형성되어 유기 광 발생 장치(600)가 제조된다. 제2 전극(530)으로 사용될 수 있는 물질의 예로서는 일함수가 낮은 알루미늄, 알루미늄 합금 등을 들 수 있다.
본 실시예에서는 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴을 구동 소자가 형성된 비유효 디스플레이 영역인 제1 영역의 전면적에 형성하여 전원 라인의 전압 강하에 따른 영상의 품질 저하를 방지할 수 있다.
실시예 2
도 6은 본 발명의 제2 실시예에 의한 유기 광 발생 장치의 평면도이다. 도 7은 도 6의 III-III' 선을 따라 절단한 단면도이다. 도 8은 도 6의 IV-IV' 선을 따라 절단한 단면도이다. 본 실시예에서, 기판상에 형성되는 구동 소자는 앞서 설명한 제1 실시예와 실질적으로 동일함으로 그 중복된 설명은 생략하기로 하며, 실시예 1과 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 6 내지 도 8을 참조하면, 도 1에 도시된 구동 소자(200)가 형성된 기판(100) 상에는 절연막 패턴(306)이 형성된다.
절연막 패턴(306)은 구동 소자(200)를 절연하기 위해 구동 소자(200)가 배치된 제1 영역(FR)은 덮는다. 한편, 절연막 패턴(306)은 제1 영역(FR)과 인접한 제2 영역(SR)을 선택적으로 개구하는 제1 개구(310) 및 전원 라인(PL) 중 제1 영역(FR)과 인접한 부분을 선택적으로 개구하는 제2 개구(325)를 갖는다.
절연막 패턴(306) 중 제2 영역(SR)에 제1 개구(310)를 형성하는 이유는 후술될 유기 광 발생 구조물(500)을 형성하기 위함이고, 절연막 패턴(306)의 제2 개구(325)는 후술될 전압강하 방지 패턴(405)을 전원 라인(PL)에 연결하기 위함이다.
전압 강하 방지 패턴(405)은 협소한 면적을 갖는 전원 라인(PL)의 면적을 유효 디스플레이 영역(effective display region)인 제2 영역(SR)의 면적 감소 없이 증가시켜 전원 라인(PL)에서의 전압 강하를 방지하고, 이로 인해 유기 광 발생 장치(600)로부터 발생된 영상의 품질 저하를 방지할 수 있다.
도 8을 참조하면, 전압 강하 방지 패턴(405)의 일부는 제1 영역(FR)에 인접한 제2 개구(325)에 의하여 노출된 전원 라인(PL)과 전기적으로 접속되고, 전압 강하 방지 패턴(405)의 나머지 부분은 구동 소자(200)가 배치된 비유효 디스플레이 영역인 제1 영역(FR) 상에 선택적으로 배치된다.
도 7을 참조하면, 제2 영역(SR)에는 유기 광 발생 구조물(500)이 배치된다. 유기 광 발생 구조물(500)은 제1 전극(510), 유기층(520) 및 제2 전극(535)을 포함한다.
본 실시예에서, 제1 전극(510)은 기판(100)상에 배치된다. 제1 전극(510)은, 예를 들어, 투명하면서 도전성인 박막이다. 예를 들어, 제1 전극(510)으로 사용될 수 있는 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO) 및 아몰퍼스 산화 주석 인듐(amorphous ITO) 등을 들 수 있다.
유기층(520)은 제1 전극(510) 상에 배치된다. 유기층(520)의 복수개의 유기막들로 이루어진다. 예를 들어, 유기층(520)은 도 5에 도시된 바와 같이 홀 주입층(hole injection layer, HIL; 522), 홀 수송층(hole transpotation layer, HTL, 524), 유기 발광층(organic light emitting layer;526), 전자 수송층(electron transportation layer, ETL, 528) 및 전자 주입층(electron injection layer, EIL, 529)를 포함한다.
제2 전극(535)은 기판(100)의 제2 영역(SR)에 선택적으로 배치된다. 제2 전극(535)은 일함수(work function)가 낮은 금속이 사용된다. 제2 전극(535)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 등을 들 수 있다.
본 실시예에서, 제2 전극(535) 및 전압 강하 방지 패턴(405)와 쇼트되지 않도록 소정 간격 이격되는 것이 바람직하다.
이하, 도 1, 도 7 및 도 8을 참조하여, 본 발명의 제2 실시예에 의한 유기 광 발생 장치의 제조 방법을 설명하기로 한다.
먼저, 기판(100)의 제1 영역(FR) 상에는 도 1에 도시된 바와 같이 게이트 라인(GL), 데이터 라인(DL), 전원 라인(PL), 스위칭 트랜지스터(STR), 구동 트랜지스터(DTR) 및 커패시터(CAP)로 이루어진 구동 소자(200)가 제조된다.
구동 소자(200)가 형성된 후, 제2 영역(SR) 상에는 유기 광 발생 구조 물(500)을 이루는 구성요소의 하나인 투명하면서 도전성인 제1 전극(510)이 먼저 형성된다.
기판(100)의 제1 영역(FR) 상에 구동 소자(200)가 형성 및 제2 영역(SR) 상에 제1 전극(510)이 형성된 후, 도 7 및 도 8에 도시된 바와 같이 절연막 패턴(306)이 형성된다.
본 실시예에서, 절연막 패턴(306)은 기판(100)을 덮는 절연막(미도시)을 패터닝하여 형성되며, 절연막 패턴(306)은 제1 전극(520)을 선택적으로 노출하는 제1 개구(310) 및 구동 소자(200)의 전원 라인(PL) 중 제1 영역(FR)과 인접한 부분을 선택적으로 개구하는 제2 개구(325)를 갖는다.
절연막 패턴(306)이 형성된 후, 기판(100) 상에는 절연막 패턴(306)을 덮는 금속막(미도시)이 형성된다. 금속막을 이루는 물질은 구동 소자의 게이트 라인(GL), 데이터 라인(DL), 전원 라인(PL)과 동일한 물질일 수 있다.
금속막(미도시) 상에는 전면적에 걸쳐 포토레지스트 물질이 도포되어 포토레지스트 필름(미도시)이 형성된다.
포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝되어 금속막 상에는 제1 영역(FR)을 선택적으로 덮는 포토레지스트 패턴(미도시)이 형성된다.
이후, 금속막은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝되어, 선택적으로 제1 영역(FR)을 덮고, 전원 라인(PL)에 전기적으로 연결된 전압 강하 방지 패턴(405)이 형성된다.
이어서, 기판(100) 상에는 유기층(520)이 형성된다. 보다 구체적으로, 노출된 제1 전극(510) 상에는 도 5에 도시된 바와 같은 홀 주입층(522), 홀 수송층(524), 유기 발광층(526), 전자 수송층(528) 및 전자 주입층(529)이, 예를 들어, 진공 증착 방법에 의하여 형성된다.
유기층(520)이 형성된 후, 기판(100)에는 전면적에 걸쳐 금속막(미도시)이 다시 형성되고, 금속막상에는 다시 제1 영역(FR)을 선택적으로 덮는 포토레지스트 패턴이 형성된다.
이후, 금속막은 포토레지스트 패턴을 식각 마스크로 이용하여 식각 되어, 제2 영역(FR)에는 선택적으로 제2 전극(530)이 형성되어 유기 광 발생 장치(600)가 제조된다. 본 실시예에서, 제2 영역(SR)에 선택적으로 형성된 제2 전극(530) 및 제1 영역(FR)에 선택적으로 형성된 전압 강하 방지 패턴(405)는 상호 전기적으로 쇼트되지 않도록 상호 소정 간격 이격되어 배치된다.
본 실시예에서는 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴을 구동 소자가 형성된 비유효 디스플레이 영역인 제1 영역에 선택적으로 형성하여 전원 라인의 전압 강하에 따른 영상의 품질 저하를 방지할 수 있다.
실시예 3
도 9는 본 발명의 제2 실시예에 의한 유기 광 발생 장치의 평면도이다. 도 10은 도 9의 V-V' 선을 따라 절단한 단면도이다. 도 11은 도 6의 VI-VI' 선을 따라 절단한 단면도이다. 도 12는 도 9의 VII-VII' 선을 따라 절단한 단면도이다. 본 실 시예에서, 기판상에 형성되는 구동 소자는 앞서 설명한 제2 실시예와 실질적으로 동일함으로 그 중복된 설명은 생략하기로 하며, 실시예 2와 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 9 내지 도 12를 참조하면, 도 1에 도시된 구동 소자(200)가 형성된 기판(100) 상에는 절연막 패턴(306)이 형성된다.
절연막 패턴(306)은 구동 소자(200)를 절연하기 위해 구동 소자(200)가 배치된 제1 영역(FR)은 덮는다. 한편, 절연막 패턴(306)은 제1 영역(FR)과 인접한 제2 영역(SR)을 선택적으로 개구하는 제1 개구(310) 및 전원 라인(PL) 중 제1 영역(FR)과 인접한 부분을 선택적으로 개구하는 제2 개구(325)를 갖는다.
절연막 패턴(306) 중 제2 영역(SR)에 제1 개구(310)를 형성하는 이유는 후술될 유기 광 발생 구조물(500)을 형성하기 위함이고, 절연막 패턴(306)의 제2 개구(325)는 후술될 전압강하 방지 패턴(407)을 전원 라인(PL)에 연결하기 위함이다.
전압 강하 방지 패턴(407)은 협소한 면적을 갖는 전원 라인(PL)의 면적을 유효 디스플레이 영역(effective display region)인 제2 영역(SR)의 면적 감소 없이 증가시켜 전원 라인(PL)에서의 전압 강하를 방지하고, 이로 인해 유기 광 발생 장치(600)로부터 발생된 영상의 품질 저하를 방지할 수 있다.
도 11을 참조하면, 전압 강하 방지 패턴(407)의 일부는 제1 영역(FR)에 인접한 제2 개구(325)에 의하여 노출된 전원 라인(PL)과 전기적으로 접속되고, 전압 강하 방지 패턴(405)의 나머지 부분은 구동 소자(200)가 배치된 비유효 디스플레이 영역인 제1 영역(FR) 상에 선택적으로 배치된다.
도 10을 참조하면, 제2 영역(SR)에는 유기 광 발생 구조물(500)이 배치된다. 유기 광 발생 구조물(500)은 제1 전극(510), 유기층(520) 및 제2 전극(535)을 포함한다.
본 실시예에서, 제1 전극(510)은 기판(100)상에 배치된다. 제1 전극(510)은, 예를 들어, 투명하면서 도전성인 박막이다. 예를 들어, 제1 전극(510)으로 사용될 수 있는 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO) 및 아몰퍼스 산화 주석 인듐(amorphous ITO) 등을 들 수 있다.
유기층(520)은 제1 전극(510) 상에 배치된다. 유기층(520)의 복수개의 유기막들로 이루어진다. 예를 들어, 유기층(520)은 도 5에 도시된 바와 같이 홀 주입층(hole injection layer, HIL; 522), 홀 수송층(hole transpotation layer, HTL, 524), 유기 발광층(organic light emitting layer;526), 전자 수송층(electron transportation layer, ETL, 528) 및 전자 주입층(electron injection layer, EIL, 529)를 포함한다.
제2 전극(535)은 기판(100)의 제2 영역(SR)에 선택적으로 배치된다. 제2 전극(535)은 일함수(work function)가 낮은 금속이 사용된다. 제2 전극(535)으로 사용될 수 있는 물질의 예로서는 전압 강하 방지 패턴(407)과 동일한 알루미늄, 알루미늄 합금 등을 들 수 있다.
도 12를 참조하면, 제2 전극(535) 및 전압 강하 방지 패턴(407)은 동일한 평면상에 배치되며, 제2 전극(535) 및 전압 강하 방지 패턴(407)은 상호 쇼트 되지 않도록 소정 간격 이격 된다.
이하, 도 1, 도 10 내지 도 12를 참조하여, 본 발명의 제3 실시예에 의한 유기 광 발생 장치의 제조 방법을 설명하기로 한다.
먼저, 기판(100)의 제1 영역(FR) 상에는 도 1에 도시된 바와 같이 게이트 라인(GL), 데이터 라인(DL), 전원 라인(PL), 스위칭 트랜지스터(STR), 구동 트랜지스터(DTR) 및 커패시터(CAP)로 이루어진 구동 소자(200)가 제조된다.
구동 소자(200)가 형성된 후, 제2 영역(SR) 상에는 유기 광 발생 구조물(500)을 이루는 구성요소의 하나인 투명하면서 도전성인 제1 전극(510)이 먼저 형성된다.
기판(100)의 제1 영역(FR) 상에 구동 소자(200)가 형성 및 제2 영역(SR) 상에 제1 전극(510)이 형성된 후, 도 7 및 도 8에 도시된 바와 같이 절연막 패턴(306)이 형성된다.
본 실시예에서, 절연막 패턴(306)은 기판(100)을 덮는 절연막(미도시)을 패터닝하여 형성되며, 절연막 패턴(306)은 제1 전극(510)을 선택적으로 노출하는 제1 개구(310) 및 구동 소자(200)의 전원 라인(PL) 중 제1 영역(FR)과 인접한 부분을 선택적으로 개구하는 제2 개구(325)를 갖는다.
기판(100) 상에 절연막 패턴(306)이 형성된 후, 기판(100) 상에는 유기층(520)이 형성된다.
보다 구체적으로, 노출된 제1 전극(510) 상에는 도 5에 도시된 바와 같은 홀 주입층(522), 홀 수송층(524), 유기 발광층(526), 전자 수송층(528) 및 전자 주입 층(529)이, 예를 들어, 진공 증착 방법에 의하여 형성된다.
본 실시예에서, 유기 발광층(526)은 제1 전극(510) 상에 선택적으로 형성되고, 홀 주입층(522), 홀 수송층(524), 전자 수송층(528) 및 전자 주입층(529)은 기판(100)에 형성된 절연막 패턴(306)의 제2 개구(325)와 대응하는 부분은 개구하고, 기판(100)의 나머지 부분은 모두 덮는다.
상술한 유기층(520)이 형성된 후, 기판(100)에는 전면적에 걸쳐 금속막(미도시)이 형성된다. 금속막은 제1 영역(FR)에서는 절연막 패턴(306)의 제2 개구(325)에 의해 전원 라인(PL)과 전기적으로 연결되고, 금속막은 제2 영역(FR)에서는 유기층(520)과 전기적으로 연결된다.
금속막 상에는 제1 영역(FR) 및 제2 영역(SR)의 사이를 가로지르는 그루브(groove) 형상을 갖는 개구를 갖는 포토레지스트 패턴이 형성된다.
이후, 금속막은 상기 제1 영역(FR) 및 제2 영역(SR)의 사이를 가로지르는 포토레지스트 패턴을 식각 마스크로 이용하여 식각 되어, 제1 영역(FR)에는 전원 라인(PL)과 연결된 전압 강하 방지 패턴(407)이 형성되고, 제2 영역(SR)에는 유기층(520)과 전기적으로 연결된 제2 전극(535)이 형성된다. 즉, 본 실시예에서, 전압 강하 방지 패턴(407) 및 제2 전극(535)은 하나의 금속막을 패터닝 하여 동시에 형성된다.
본 실시예에서는 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴을 구동 소자가 형성된 비유효 디스플레이 영역인 제1 영역에 선택적으로 형성하여 전원 라인의 전압 강하에 따른 영상의 품질 저하를 방지할 수 있다.
이상에서 상세하게 설명한 바에 의하면 유기 광 발생 장치에서 영상의 품질에 큰 영향을 미치는 전원 라인의 전압 강하를 방지하여 영상의 표시 품질 감소를 방지하는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 데이터 라인과 평행한 전원 라인에 의하여 형성된 픽셀 영역을 갖는 기판;
    상기 픽셀 영역의 제1 영역에 배치되어, 상기 게이트 라인, 상기 데이터 라인 및 상기 전원 라인과 연결된 구동 소자;
    상기 제1 영역은 덮고 상기 제1 영역과 인접한 제2 영역을 개구하는 제1 개구 및 상기 전원 라인의 적어도 일부를 개구하는 제2 개구를 갖는 절연막 패턴;
    상기 절연막 패턴 상에 배치되며, 상기 제2 개구를 통해 상기 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴; 및
    상기 제2 영역에 배치되며 상기 구동 소자와 연결된 제1 전극을 덮는 유기층과, 상기 유기층 상에 배치되며 상기 전원 라인과 연결된 제2 전극을 갖는 유기 광 발생 구조물을 포함하는 유기 광 발생 장치.
  2. 제1항에 있어서, 상기 제2 개구는 상기 전원 라인을 모두 개구하고, 상기 전압 강하 방지 패턴은 개구된 상기 전원 라인 및 상기 제1 영역에 대응하는 상기 절연막 패턴을 덮는 것을 특징으로 하는 유기 광 발생 장치.
  3. 제1항에 있어서, 상기 유기 광 발생 구조물의 상기 유기층은 상기 제2 영역까지 연장된 것을 특징으로 하는 유기 광 발생 장치.
  4. 제3항에 있어서, 상기 제2 전극은 상기 제1 및 제2 영역을 덮는 유기층의 전면적에 걸쳐 배치된 것을 특징으로 하는 유기 광 발생 장치.
  5. 제1항에 있어서, 상기 유기층은 홀 수송층, 홀 주입층, 유기 발광층, 전자 주입층 및 전자 수송층을 포함하며, 상기 홀 수송층의 일부는 상기 제1 전극과 전기적으로 연결되고, 상기 전자 수송층은 상기 제2 전극과 전기적으로 연결된 것을 특징으로 하는 유기 광 발생 장치.
  6. 제1항에 있어서, 상기 제2 개구는 상기 제1 영역에 인접한 전원 라인을 선택적으로 개구하고, 상기 전압 강하 방지 패턴은 개구된 상기 전원 라인 및 상기 제1 영역에 대응하는 상기 절연막 패턴상에 선택적으로 배치된 것을 특징으로 하는 유기 광 발생 장치.
  7. 제6항에 있어서, 상기 제2 전극은 상기 제2 영역에 선택적으로 형성된 것을 특징으로 하는 유기 광 발생 장치.
  8. 제1항에 있어서, 상기 제2 개구는 상기 제1 영역과 인접한 전원 라인을 선택적으로 개구하고, 상기 유기층은 상기 제1 및 제2 영역을 덮고 노출된 상기 전원 라인을 개구하고, 상기 제1 영역에는 상기 전압 강하 방지 패턴이 선택적으로 배치되고, 상기 제2 영역에는 상기 제2 전극과 동일 평면에 배치되며 상기 전압 강하 방지 패턴과 절연된 제2 전극이 배치된 것을 특징으로 하는 유기 광 발생 장치.
  9. 제1항에 있어서, 상기 구동 소자는
    상기 게이트 라인과 접속된 제1 게이트 전극, 상기 데이터 라인과 접속된 제1 소오스 전극 및 제1 드레인 전극을 갖는 스위칭 트랜지스터;
    상기 제1 드레인 전극과 연결된 제2 게이트 전극, 상기 전원 라인과 연결된 제2 소오스 전극, 상기 제1 전극과 연결된 제2 드레인 전극을 갖는 구동 트랜지스터; 및
    상기 제2 게이트 전극에 연결된 제1 커패시터 전극 및 상기 제2 드레인 전극에 연결된 제2 커패시터 전극을 포함하는 것을 특징으로 하는 유기 광 발생 장치.
  10. 제1항에 있어서, 상기 전원 라인 및 전압 강하 방지 패턴은 알루미늄, 알루미늄 합금, 구리로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 유기 광 발생 장치.
  11. 기판상에 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 데이터 라인과 평행한 전원 라인을 형성하여, 픽셀 영역을 형성하는 단계;
    상기 픽셀 영역의 제1 영역에 배치되어, 상기 게이트 라인, 상기 데이터 라인 및 상기 전원 라인에 연결된 구동 소자를 제조하는 단계;
    상기 제1 영역은 덮고 상기 제1 영역과 인접한 제2 영역을 개구하는 제1 개구 및 상기 전원 라인의 적어도 일부를 개구하는 제2 개구를 갖는 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴 상에 상기 제2 개구를 통해 상기 전원 라인과 전기적으로 연결된 전압 강하 방지 패턴을 형성하는 단계; 및
    상기 제2 영역에 상기 구동 소자와 연결된 제1 전극을 덮는 유기층, 상기 유기층 상에 배치되며 상기 전원 라인과 연결된 제2 전극을 갖는 유기 광 발생 구조물을 형성하는 단계를 포함하는 유기 광 발생 장치의 제조 방법.
  12. 제11항에 있어서, 상기 절연막 패턴을 형성하는 단계에서 상기 제2 개구는 상기 전원 라인을 모두 개구하는 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
  13. 제12항에 있어서, 상기 전압 강하 방지 패턴을 형성하는 단계에서, 상기 전압 강하 방지 패턴은 노출된 상기 전원 라인 및 상기 제1 영역에 배치된 상기 절연막 패턴을 덮는 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
  14. 제11항에 있어서, 상기 유기 광 발생 구조물을 형성하는 단계에서, 상기 유기층은 상기 제1 및 제2 영역에 함께 형성되는 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제2 전극은 상기 유기층의 전면적에 걸쳐 형성된 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
  16. 제11항에 있어서, 상기 절연막 패턴을 형성하는 단계에서 상기 제2 개구는 상기 제1 영역과 인접한 전원 라인의 일부를 선택적으로 개구하는 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
  17. 제16항에 있어서, 상기 전압 강하 방지 패턴을 형성하는 단계에서, 상기 전압 강하 방지 패턴은 노출된 상기 전원 라인 및 상기 제1 영역에 배치된 상기 절연막 패턴을 덮는 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
  18. 제16항에 있어서, 상기 유기 광 발생 구조물을 형성하는 단계에서, 상기 제2 전극은 제2 영역에 선택적으로 형성되는 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
  19. 기판상에 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 데이터 라인과 평행한 전원 라인을 형성하여, 픽셀 영역을 형성하는 단계;
    상기 픽셀 영역의 제1 영역에 배치되어, 상기 게이트 라인, 상기 데이터 라인 및 상기 전원 라인에 연결된 구동 소자를 제조하는 단계;
    상기 제1 영역은 덮고 상기 제1 영역과 인접한 제2 영역을 개구하는 제1 개구 및 상기 전원 라인의 적어도 일부를 개구하는 제2 개구를 갖는 절연막 패턴을 형성하는 단계;
    상기 제2 영역에 상기 구동 소자와 연결된 제1 전극을 형성하는 단계;
    상기 제1 전극을 덮고 상기 제2 개구와 대응하는 제3 개구가 형성된 유기층을 기판 전면적에 결처 형성하는 단계;
    상기 제1 영역에 대응하는 유기층 상에 상기 제3 개구를 통해 상기 전원 라인과 연결된 전압 강하 패턴 및 상기 제2 영역에 대응하는 상기 유기층 상에 제2 전극을 형성하는 단계를 포함하는 유기 광 발생 장치의 제조 방법.
  20. 제19항에 있어서, 상기 전압 강하 패턴 및 상기 제2 전극은 상호 소정 간격 이격된 것을 특징으로 하는 유기 광 발생 장치의 제조 방법.
KR1020060122221A 2006-12-05 2006-12-05 유기 광 발생 장치 및 이의 제조 방법 KR101291979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060122221A KR101291979B1 (ko) 2006-12-05 2006-12-05 유기 광 발생 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060122221A KR101291979B1 (ko) 2006-12-05 2006-12-05 유기 광 발생 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080051339A KR20080051339A (ko) 2008-06-11
KR101291979B1 true KR101291979B1 (ko) 2013-08-09

Family

ID=39806349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122221A KR101291979B1 (ko) 2006-12-05 2006-12-05 유기 광 발생 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101291979B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052286A (ko) * 2003-11-29 2005-06-02 삼성에스디아이 주식회사 유기전계발광 표시장치
KR20060080505A (ko) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052286A (ko) * 2003-11-29 2005-06-02 삼성에스디아이 주식회사 유기전계발광 표시장치
KR20060080505A (ko) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080051339A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
US10446631B2 (en) Organic light emitting display device with improved aperture ratio and method for manufacturing the same
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US7176070B2 (en) Active matrix organic light emitting display and method of forming the same
US7221425B2 (en) Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
US7005677B2 (en) Dual panel type organic electroluminescent display device and manufacturing method for the same
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
CN104867450A (zh) 阵列基板及其制作方法、显示装置
US9349774B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20150046963A (ko) 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
US20060273715A1 (en) Organic electroluminescence display device and method for fabricating the same
KR102331171B1 (ko) 표시장치 및 그 제조방법
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
US8514211B2 (en) Display panel
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
CN109952532B (zh) 阵列基板、显示装置和制造阵列基板的方法
KR101071712B1 (ko) 유기전계발광 소자 및 그의 제조 방법
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP2007213999A (ja) 有機ｅｌ装置の製造方法及び有機ｅｌ装置
JP2005197256A (ja) デュアルパネルタイプの有機電界発光素子及びその製造方法
US20080197357A1 (en) Display panel and manufacturing method
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
KR20030084765A (ko) 유기 ｅｌ 패널 및 그 제조 방법
US20210193761A1 (en) Electroluminescent Display Device
JP2005123438A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、および薄膜トランジスタアレイ、および表示装置、およびセンサー装置
KR101291979B1 (ko) 유기 광 발생 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7