KR101100891B1 - 박막트랜지스터 기판 및 이를 포함한 디스플레이장치 - Google Patents

박막트랜지스터 기판 및 이를 포함한 디스플레이장치 Download PDF

Info

Publication number
KR101100891B1
KR101100891B1 KR1020050043059A KR20050043059A KR101100891B1 KR 101100891 B1 KR101100891 B1 KR 101100891B1 KR 1020050043059 A KR1020050043059 A KR 1020050043059A KR 20050043059 A KR20050043059 A KR 20050043059A KR 101100891 B1 KR101100891 B1 KR 101100891B1
Authority
KR
South Korea
Prior art keywords
line
electrode
thin film
drain electrode
film transistor
Prior art date
Application number
KR1020050043059A
Other languages
English (en)
Other versions
KR20060120852A (ko
Inventor
홍상미
이정수
최범락
정진구
왕지안푸
이동원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050043059A priority Critical patent/KR101100891B1/ko
Priority to US11/403,172 priority patent/US7470950B2/en
Publication of KR20060120852A publication Critical patent/KR20060120852A/ko
Priority to US12/276,203 priority patent/US7732857B2/en
Application granted granted Critical
Publication of KR101100891B1 publication Critical patent/KR101100891B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막트랜지스터 기판 및 이를 포함한 디스플레이장치에 관한 것이다. 본 발명에 따른 박막트랜지스터 기판은 화소전극과; 상기 화소전극에 역전압을 인가하기 위한 네거티브 라인과; 절연막을 사이에 두고 상기 네거티브 라인과 일부가 겹쳐지는 드레인 전극을 갖는 리커버리 트랜지스터와; 상기 네거티브 라인과 상기 드레인 전극 각각에 형성된 접촉구와; 상기 접촉구를 통해 상기 네거티브 라인과 상기 드레인 전극을 연결하는 브릿지 전극을 포함한다. 이로 인해 드레인 전극이 보호되어 화소전극에 인가되는 역전압 효율이 향상된다.

Description

박막트랜지스터 기판 및 이를 포함한 디스플레이장치{THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY APPARATUS HAVIGN THE SAME}
도 1은 본 발명의 제1 실시예에 따른 박막트랜지스터 기판의 배치도,
도 2는 도1의 Ⅱ-Ⅱ을 따른 단면도,
도 3a 내지 도3d는 본 발명의 제1 실시예에 따른 박막트랜지스터 기판의 제조 방법을 설명하기 위한 도면,
도4은 본 발명의 제1실시예에 따른 화소의 등가회로도,
도5는 본 발명의 제1실시예에 따른 디스플레이장치의 단면도,
도6는 본 발명의 제2실시예에 따른 박막트랜지스터 기판의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
110 : 게이트 라인 120 : 구동전압인가 라인
130 : 리커버리 라인 140 : 네거티브 라인
210 : 구동전압 라인 220 : 데이터 라인
300 : 스위칭 트랜지스터 400 : 구동 트랜지스터
500 : 리버커리 트랜지스터 310, 410, 510 : 게이트 전극
320, 420, 520 : 드레인 전극 330, 430, 530 : 소스 전극
340, 440, 540 : 반도체층 600 : 화소전극
700 : 발광층 800 : 캐소드 전극
본 발명은 박막트랜지스터 기판 및 이를 포함한 디스플레이장치에 관한 것으로서, 보다 상세하게는 화소전극 상에 발광층이 형성된 박막트랜지스터 기판 및 이를 이용한 디스플레이장치에 관한 것이다.
평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 OLED(organic light emitting diode)가 각광 받고 있다. OLED는 구동방식에 따라 수동형(passive matrix)과 능동형(active matrix)으로 나누어진다. 이중 수동형은 제조과정은 간단하지만 디스플레이 면적과 해상도가 증가할수록 소비전력이 급격히 증가하는 문제가 있다. 따라서 수동형은 주로 소형 디스플레이에 응용되고 있다. 반면 능동형은 제조과정은 복잡하지만 대화면과 고해상도를 실현할 수 있는 장점이 있다.
OLED기판에는 구동을 위한 다수의 박막트랜지스터가 마련되고, 박막트랜지스터 상에 화소를 형성하는 애노드 전극과 기준 전압 역할을 하는 캐소드 전극이 형성되어 있다. 양 전극에 전압을 가하면 홀과 전자가 결합하여 여기자가 만들어 지고, 이러한 여기자는 양 전극 사이에 주입된 발광층에서 기저상태로 전이하면서 빛을 방출한다. OLED는 방출되는 빛을 조절하여 이미지를 표시한다.
이러한 OLED 기판에는 많은 박막트랜지스터가 형성되어 있으며, 일반적으로 하나의 화소를 형성하기 위하여 데이터 라인과 연결된 스위칭 트랜지스터와 구동전압라인과 연결된 구동 트랜지스터가 구비된다. 다수의 박막트랜지스터의 형성 과정에는 배선 간을 연결하는 다수의 접촉구(contact hole)가 필수적으로 요구되는데 이러한 접촉구를 통해 유입된 식각액(echant)에 의해 소스 전극 및 드레인 전극을 형성하는 데이터 배선 금속층이 손실되어 배선의 리프팅(lifting)이 발생하는 문제점이 발생한다.
특히, 게이트 배선 금속층과 데이터 금속층이 겹치는 경계선에서는 금속층의 단차 때문에 보호막이 얇게 형성된다. 얇은 보호막 상에 접촉구가 형성되는 경우 식각액에 의한 리프팅이 크게 유발되며, 이로 인해 화소에 정상적인 전압이 인가되지 않는 불량이 발생할 수 있다.
따라서, 본 발명의 목적은 데이터 배선 금속층을 보호하여 화소 불량을 감소시키는 박막트랜지스터 기판 및 이를 이용한 디스플레이장치를 제공하는 것이다.
특히, 드레인 전극이 보호되어 화소전극에 인가되는 역전압 효율이 향상되는 박막트랜지스터 기판 및 이를 이용한 디스플레이장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 화소전극과; 상기 화소전극에 역전압을 인가하기 위한 네거티브 라인과; 절연막을 사이에 두고 상기 네거티브 라인과 적어도 일부분이 겹쳐지는 드레인 전극을 갖는 리커버리 트랜지스터와; 상기 네거티브 라인과 상기 드레인 전극 각각에 형성된 접촉구와; 상기 접촉구를 통해 상기 네거티 브 라인과 상기 드레인 전극을 연결하는 브릿지 전극을 포함하는 것을 특징으로 하는 박막트랜지스터 기판 의해 달성된다.
상기 접촉구는 상기 네거티브 라인 및 상기 드레인 전극의 경계와 겹쳐지지 않는 것을 특징으로 하는데, 네거티브 라인 및 드레인 전극의 경계에서 식각액에 의한 드레인 전극의 리프팅이 문제되기 때문이다.
상기 접촉구는 복수 개일 수 있으며, 상기 경계와 겹치지 않도록 형성된다면 접촉구의 개수는 다양하게 마련될 수 있다.
상기 드레인 전극에 마련되는 상기 접촉구의 면적은 약 50 ~ 100 μm2 이고, 상기 네거티브 라인에 마련되는 상기 접촉구의 면적은 약 40~ 70 μm2 일 수 있다. 이러한 접촉구의 면적은 설계 상의 일예에 불과하며 상기 접촉구의 수와 같이 가변적이다.
상기 브릿지 전극은 ITO, IZO, a-ITO 및 a-IZO 중 어느 하나로 이루어지며, 이는 브릿지 전극이 화소전극과 동일한 층에 형성되는 것을 의미한다.
상기 리커버리 트랜지스터에 리커버리 온 전압을 인가하기 위한 리커버리 라인을 더 포함할 수 있으며, 이러한 리커버리 트랜지스터는 구동 트랜지스터에 잔류되어 있는 누설전류에 역전압을 인가하기 위한 것이다. 이러한 리커버리 트랜지스터는 복수 개가 마련될 수도 있다.
여기서, 게이트 라인과; 상기 게이트 라인과 교차하는 데이터 라인과; 상기 게이트 라인과 상기 데이터 라인의 교차점에 마련되어 데이터 전압을 인가하는 스 위칭 트랜지스터를 더 포함하며, 이러한 스위칭 트랜지스터는 화소전극에 데이터 전압을 인가하고 화소를 구동시키는 역할을 한다.
상기 네거티브 라인은 상기 게이트 라인과 동일한 층에 마련되어 게이트 라인과 같은 물질로 이루어진다.
상기 화소전극에 구동전압을 인가하기 위한 구동전압라인과; 상기 데이터 전압과 상기 구동전압의 차이를 상기 화소전극에 인가하는 구동 트랜지스터를 더 포함하며, 구동 트랜지스터는 구동전압과 데이터 전압의 차에 해당하는 전압을 화소전극에 직접적으로 인가하는 역할을 한다.
상기 구동전압라인은 상기 데이터 라인과 평행하게 마련되며, 상기 데이터 라인 및 상기 구동전압라인은 인접한 두 개의 상기 화소전극 사이에 교호적으로 마련되는 것을 특징으로 한다. 이처럼 하나의 구동전압라인을 두 개의 화소전극이 공유하는 경우 전자기간섭도 감소하며, 공정이 단순해지는 효과가 있다.
상기 데이터 라인은 인접한 두 개의 상기 화소전극 사이에 두 개씩 마련될 수 있으며, 상기 구동전압라인은 상기 데이터 라인과 동일한 층에 마련된다.
한편, 상기 목적은, 본 발명에 따라, 화소전극과; 상기 화소전극에 역전압을 인가하기 위한 네거티브 라인과; 상기 네거티브 라인과 일부가 겹쳐지는 드레인 전극을 갖는 리커버리 트랜지스터와; 상기 네거티브 라인과 상기 드레인 전극 각각에 형성된 접촉구와; 상기 접촉구를 통해 상기 네거티브 라인과 상기 드레인 전극을 연결하는 브릿지 전극과; 상기 화소전극 상에 마련된 발광층을 포함하는 디스플레이장치에 의해서도 달성될 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다. 여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
본 발명에 따른 제1실시예는 도1 내지 도 5를 참조하여 설명한다.
도1은 본 발명의 제1 실시예에 따른 박막트랜지스터 기판의 배치도이다. 본 실시예에 따른 박막트랜지스터 기판은 유기전계발광소자(organic light emitting diode; OLED)에 사용되는 것을 일 예로 설명하며, 사용되는 디스플레이장치는 이에 한정되지 않는다.
도시된 바와 같이 박막트랜지스터 기판은 게이트 배선 금속층(110, 120, 130, 140, 310, 410, 510), 데이터 배선 금속층(210, 220, 320, 420, 520), 스위칭 트랜지스터(300), 구동 트랜지스터(400), 리커버리 트랜지스터(500) 및 화소전극(600)을 포함한다. 게이트 배선 금속층(110, 120, 130, 140, 310, 410, 510), 데이터 배선 금속층(210, 220, 320, 420, 520), 및 화소전극(600)과 브릿지 전극(235, 355, 555, 565)을 형성하는 투명전극물질층은 서로 다른 층에 마련된다. 발명의 이해를 돕기 위하여 동일한 층에 마련되는 구성요소에 대하여는 동일한 굵기의 라인으로 도시하였으며, 필요에 따라 하부 층에 마련되어 기판상에 나타나지 않은 구성요소도 도시하였다.
게이트 배선 금속층(110, 120, 130, 140, 310, 410, 510)은 가로방향으로 뻗어 있는 게이트 라인(110), 게이트 라인(110)과 평행하게 형성되며 리커버리 온 전 압을 인가하기 위한 리커버리 라인(120), 화소전극(600)에 역전압을 인가하기 위한 네거티브 라인(130) 및 구동전압라인(210)에 구동전압을 인가하기 위한 구동전압인가 라인(140)과, 각 트랜지스터(300, 400, 500)의 게이트 전극(310, 410, 510)을 포함한다.
데이터 배선 금속층(210, 220, 320, 420, 520)은 게이트 라인(110)과 교차하는 구동전압라인(210)과 데이터 전압이 인가되는 데이터 라인(220), 및 각 트랜지스터(300, 400, 500) 의 드레인 전극(320, 420, 520) 및 소스 전극(330, 430, 530)을 포함한다.
구동전압 라인(210)과 데이터 라인(220)은 평행하게 마련되며, 게이트 라인(110)과 교차하여 매트릭스 형태의 화소영역을 형성한다. 각 화소영역에는 화소전극(600)이 형성되어 있고, 구동전압 라인(210)과 데이터 라인(220)은 인접한 두 개의 화소전극(600) 사이에 교호적으로 배열된다. 즉, 행 방향으로 인접한 화소전극(600) 사이에는 구동전압 라인(210)과 데이터 라인(220)이 번갈아 위치한다.
일반적으로 하나의 화소전극(600)은 하나씩의 구동전압 라인 및 데이터 라인과 연결되지만, 본 실시예에 따르면 하나의 구동전압 라인(210)을 두 개의 화소전극(600)이 공유한다. 다시 말해, 구동전압 라인(210)에 인접하게 배열된 두 개의 화소전극(600)은 하나의 구동전압 라인(210)을 통해 구동전압을 인가 받는다. 라인이 감소한 구조에 의해 제조공정이 단순해 지고, 전압이 인가되는 부분이 줄어들어 전자기간섭(electro magnetic interference)이 개선되는 효과가 있다. 또한, 배선의 수가 감소함에 따라 화소전극(600)의 면적이 증가하므로 개구율 역시 향상된다.
구동전압인가 라인(140)과 구동전압라인(210)은 구동전압인가 라인(140)을 드러내는 접촉구(230a, 230b)와 구동전압라인(210)을 드러내는 접촉구(230c)를 연결하는 제1브릿지 전극(235)을 통해 서로 전기적으로 연결된다. 제1브릿지 전극(235)을 비롯하여 이하 설명될 제2 내지 제4브릿지 전극(355, 555, 565)은 통상 ITO(indium tin oxide), IZO(indium zinc oxide), a-ITO (amorphous- indium tin oxide), a-IZO (amorphous-indium tin oxide )등의 투명한 도전물질로 이루어진다.
데이터 라인(220a, 220b)은 인접한 화소전극(600) 사이에 두 개가 배열된다. 두 개의 데이터 라인(220a, 220b)은 각각 인접한 화소전극(600)에 간접적으로 연결되어 데이터 전압을 인가한다. 데이터 라인(220a, 220b)의 배열은 본 실시예에 한정되지 않으며, 인접한 화소전극(600) 사이마다 하나씩 배열되는 것도 가능하다. 다만, 데이터 라인(220a, 220b)에 연결된 스위칭 트랜지스터(300)와 구동전압라인(210)과 연결된 구동 트랜지스터(400)는 전기적 연결이 요구되므로 이를 고려하여 데이터 라인(220a, 220b)을 설계하는 것이 바람직하다.
트랜지스터(300, 400, 500)에 대하여는 도 2및 도3a 내지 도3d를 참고하여 설명하겠다. 도2는 도1의 Ⅱ-Ⅱ을 따른 단면도이며, 네 개의 접촉구(560a, 560b, 550a, 550b) 및 브릿지 전극(565, 555)를 통해 다른 전극 등과 연결되어 있는 리커버리 트랜지스터(500)를 도시하고 있다. 접촉구(560b, 550a)를 제외하면 리커버리 트랜지스터(500), 스위칭 트랜지스터(300) 및 구동 트랜지스터(400)를 형성하는 기 본적인 구성 요소는 유사하다.
기판소재(10) 상에 게이트 배선 금속층(410, 510, 130)이 형성되어 있다. 게이트 배선 금속층(410, 510, 130)은 금속 단일층 또는 다중층일 수 있다. 게이트 배선 금속층(410, 510, 130)은 게이트 라인(110)에서 분지된 구동 트랜지스터(400)의 게이트 전극(410), 리커버리 라인(120)의 일부를 형성하는 리커버리 트랜지스터(500)의 게이트 전극(510) 및 네거티브 라인(130)을 포함한다.
게이트 배선 금속층(410, 510, 130) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(20)이 덮고 있다.
리커버리 트랜지스터(500)의 게이트 전극(510)의 게이트 절연막(20) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(540)이 형성되어 있으며, 반도체층(540)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 저항 접촉층(542)이 형성되어 있다.
저항 접촉층(542) 및 게이트 절연막(30) 위에는 데이터 배선 금속층(520, 530)이 형성되어 있다. 데이터 배선 금속층(520, 530) 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선 금속층(520, 530)은 구동 트랜지스터(400)의 게이트 전극(410)과 연결되어 있는 소스 전극(530) 및 소스 전극(530) 과 분리되어 있으며 리커버리 라인(120)을 중심으로 소스 전극(530)의 반대쪽 저항 접촉층(542) 상부에 형성되어 있는 드레인 전극(520)을 포함한다. 드레인 전극(520)은 네거티브 라인(130)과 겹쳐지게 형성되어 있다. 정리하면, 리커버리 트랜지스터(500)의 드레인 전극(520)은 네거티브 라인(130)과 리커버리 트랜지 스터(500)의 소스 전극(530)은 구동 트랜지스터(400)의 게이트 전극(410)과 겹쳐져 있다.
데이터 배선(520, 530) 및 이들이 가리지 않는 반도체층(540)의 상부에는 질화규소, PECVD 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F막 및 아크릴계 유기절연막 등으로 이루어진 보호막(30)이 형성되어 있다. 보호막(30)에는 구동 트랜지스터(400)의 게이트 전극(410), 소스 전극(530), 드레인 전극(520) 및 네거티브 라인(130)을 드러내는 접촉구(560a, 560b, 550a, 550b)가 형성되어 있다.
보호막(30)의 상부에는 제3 브릿지 전극(555) 및 제4브릿지 전극(565)이 형성되어 있다. 제3 브릿지 전극 및 제4브릿지 전극(555, 565)은 상술한 바와 같인 ITO, IZO, a-ITO , a-IZO 등의 투명한 도전물질로 이루어진다.
종래에는 리커버리 트랜지스터(500)의 드레인 전극(520)과 네거티브 라인(130)을 경유하는 하나의 접촉구만이 형성되었다. 이처럼 소스전극(520)과 같은 데이터 배선 금속층과 네거티브 라인(130)과 같은 게이트 배선 금속층이 겹치는 부분(522)에 접촉구가 형성되는 경우, 그 경계선의 단차에 의해 보호막이 얇게 형성된다.이로 인해 브릿지 전극이 형성될 때 사용되는 식각액이 경계부분으로 유입되어 드레인 전극(520)이 리프팅되는 문제가 발생하였다. 하지만, 본 실시예와 같이 소스전극(520)과 네거티브 라인(130)이 겹쳐지는 부분(522)에는 접촉구를 형성하지 않고 보호막(30)을 형성함으로써 데이터 배선 금속층의 불량을 방지할 수 있다. 네거티브 라인(130)에서 인가되는 역전압이 충분히 리커버리 트랜지스터(500)에 전달되도록 접촉구(550a, 550b)는 충분한 면적을 가져야 한다. 네거티브 라인(130) 상에 마련되는 접촉구(550a)의 면적은 약 40 ~ 70 μm2인 것이 바람직하며, 드레인 전극(520) 상에 마련되는 접촉구(550b)의 면적은 약 50 ~ 100 μm2 인 것이 바람직하다.
접촉구(550a)는 대략 직사각형의 형상을 가지며, 직사각형의 단변(d2, d4)은 네거티브 라인(130)의 폭 방향과 나란하게 형성된다. 직사각형의 단변(d2, d4)의 길이는 상기 네거티브 라인의 상기 폭의 약 1/3정도인 것이 바람직하다. 네거티브 라인(130)의 폭이 약 12 μm 정도이고 접촉구(550a)가 드레인 전극(520) 상에 직사각형 형태로 형성되는 경우, 대략 장변(d1)이 15~20 μm, 단변(d2)이 4 μm 정도로 형성될 수 있다. 또한, 네거티브 라인(130) 상에 마련되는 접촉구(550b)는 장변(d3)이 14~16μm, 단변(d4)이 4 μm 정도인 것이 바람직하다.
이러한 접촉구(550a, 550b)는 경계부분(522)과 겹치지 않으면서 소정의 면적을 갖는다면, 다양한 모양으로 형성되는 것도 가능하며 접촉구의 수에도 제한이 없다.
도 3a 내지 도3d는 박막트랜지스터 기판, 보다 구체적으로는 리커버리 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
먼저 도 3a와 같이 기판소재(10) 상에 게이트 배선 물질을 증착한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 구동 트랜지스터(400)의 게이트 전극(410), 리커버리 트랜지스터(500)의 게이트 전극(510) 및 네거티브 라인(130)을 포함하는 게이트 배선 금속층(410, 510, 130)을 형성한다. 다음으로 게이트 배 선 금속층(410, 510, 130) 상에 게이트 절연막(20)을 적층한다.
도3b와 같이 게이트 전극(510) 상에 반도체층(540), 저항 접촉층(542)을 연속하여 적층한 후 반도체층(540)과 저항 접촉층(542)을 사진 식각하여 게이트 전극(510) 상부의 게이트 절연막(20) 위에 섬 모양의 반도체층(540)과 저항 접촉층(542)을 형성한다.
다음, 도 3c와 같이 데이터 배선 물질을 증착한 후 마스크를 이용한 사진 식각 공정으로 패터닝하여 리커버리 라인(120)과 교차하는 소스 전극(530) 및 이에 마주하는 드레인 전극(520)을 포함하는 데이터 배선 금속층을 형성한다. 이어 데이터 배선으로 가리지 않은 저항 접촉층(542)을 식각하여 게이트 전극(510)을 중심으로 양쪽으로 분리시키는 한편, 반도체층(540)을 노출시킨다.
다음, 도 3d와 같이 보호막(30)을 형성한다. 보호막(30)은 실리콘 소스 가스와 질소 소스 가스를 이용해 플라즈마 강화 화학기상증착(PECVD) 방법으로 형성한다. 염산을 포함한 식각가스로 보호막(30)을 식각하면, 구동 트랜지스터(400)의 게이트 전극(410)의 적어도 일부를 드러내기 위한 접촉구 (560a)과, 소스 전극(530)의 적어도 일부를 드러내기 위한 접촉구(560b), 드레인 전극(520)의 적어도 일부를 드러내기 위한 접촉구(550a) 및 네거티브 라인(130)을 드러내는 접촉구(550b)가 만들어진다.
최종적으로, ITO, IZO, a-ITO, a-IZO따위의 투명한 도전물질을 보호막(30) 위에 증착한다. 도 2에 도시된 바와 같이, 투명한 도전 물질은 구동 트랜지스터(400)의 게이트 전극(410)과 소스 전극(530)을 연결하는 제4브릿지 전극(565) 및 드레인 전극(520)과 네거티브 라인(130)을 연결하는 제3브릿지 전극(555)을 형성하기 위하여 사진 식각 공정을 통해 패터닝 된다. 브릿지 전극(555, 565)을 형성할 때 사용되는 식각액은 투명전도물질에 따라 Cr 식각액 또는 IZO 식각액 등이 사용될 수 있다.
스위칭 트랜지스터(300)는 게이트 라인(110)의 일부를 형성하는 게이트 극(310), 구동전압라인(220a, 220b)에서 분지된 드레인 전극(320), 드레인 전극(320)과 분리되어 있는 소스 전극(330), 및 드레인 전극(320)과 소스 전극(330) 사이에 형성되어 있는 반도체층(340)으로 구성된다.
구동 트랜지스터(400)는 구동전압 라인(210)의 하부층에 형성되어 있는 게이트 전극(410), 구동전압 라인(210)의 일부를 구성하며 게이트 전극(410) 상에 형성되어 있는 드레인 전극(420), 드레인 전극(420)과 분리되어 화소영역에 확장되어 있는 소스 전극(430), 및 드레인 전극(420)과 소스 전극(430) 사이에 구동전압 라인(210)의 방향으로 길게 마련된 반도체층(440)으로 이루어진다. 소스 전극(430)에는 화소전극(600)과 연결을 위한 접촉구(450)가 형성되어 있다.
화소영역의 보호막(30) 위에는 소스 전극(430)으로부터 화상 신호를 받는 화소전극(600)이 형성된다. 화소전극(600)은 접촉구(450)를 통해 소스 전극(430)과 물리적, 전기적으로 연결되어 화상 신호를 전달 받는다.
화소전극(600) 상에는 발광층(미도시)과 화소전극(600)을 구분하기 위한 격벽(미도시)이 형성되고. 화소전극(600)은 화상 신호가 인가되는 애노드(anode) 전극에 해당한다.
접촉구(610)는 축적용량(Cst)를 위한 것으로 구동 트랜지스터(400)의 게이트 전극(410)과 화소전극(600)이 전기적으로 연결되도록 한다. 축적용량(Cst)은 데이터 전압과 구동전압 사이의 차에 해당하는 전압을 저장하여 프레임 동안 일정하게 유지하는 역할을 한다.
도4은 본 발명의 제1실시예에 따른 화소의 등가회로이며, 이를 참조하여 각 트랜지스터(300, 400, 500) 간의 신호전달 과정을 설명한다.
우선, 게이트 라인(110)에 인가된 게이트 온 전압은 스위칭 트랜지스터(300)의 게이트 전극(310)으로 전달된다. 이에 의해 데이터 라인(220a, 220b)으로부터 인가된 데이터 전압이 드레인 전극(320)을 통해 소스 전극(330)으로 빠져나간다. 이러한 스위칭 트랜지스터(300)의 소스 전극(330)은 구동 트랜지스터(400)의 게이트 전극(410)과 접촉구(350a, 350b) 및 제2브릿지 전극(355)을 통해 전기적으로 연결되어 있다.
구동 트랜지스터(400)는 자신의 게이트 전극(410)에 공급되는 데이터 전압에 의해 드레인 전극(420)과 소스 전극(430) 간의 전류를 조절한다. 소스 전극(430)을 통해 화소전극(600)으로 인가되는 전압은 게이트 전극(410)에서 공급되는 데이터 전압과 드레인 전극(420)에서 공급되는 구동 전압의 차이에 해당한다.
축적용량(Cst)은 데이터 전압과 구동전압 사이의 차에 해당하는 전압을 저장하여 구동 트랜지스터(400)의 게이트 전극(410)에 인가되는 데이터 전압 및 화소전극(600)에 인가되는 전류를 한 프레임 동안 일정하게 유지하는 역할을 한다.
리커버리 트랜지스터(500)는 구동 트랜지스터(400)에 잔류 전류가 누적되는 것을 방지하기 위하여 구동 트랜지스터(400)에 역전압을 인가한다. 구동 트랜지스터(400)의 드레인 전극(420)에는 항상 일정한 구동전압이 인가되므로 잔류 전류가 누적될 수 있고, 이로 인해 화소전극(600)으로 화상 신호가 제대로 전달되지 않는 문제점이 발생한다. 따라서 이를 보상하고자 구동 트랜지스터(400)에 역전압을 인가하여 누적 전류를 배출한다. 다시 말해 구동 트랜지스터(400)를 통과하는 전류에 역바이어스 전압을 인가하는 것이다.
게이트 라인(110)에 게이트 온 전압이 인가되고 난 후에 리커버리 라인(120)에는 리커버리 온 전압이 인가된다. 리커버리 온 전압으로 인해 리버커리 트랜지스터(500)가 턴 온되면, 네거티브 라인(130)으로부터 인가된 역전압은 드레인 전극(520) 및 소스 전극(530)을 통해 구동 트랜지스터(400)의 게이트 전극(410)에 전달된다.
도5는 본 발명의 제1실시예에 따른 디스플레이장치의 단면도이다. 도시된 바와 같이 디스플레이장치는 박막트랜지스터(400) 위에 형성되어 화소영역을 분리하는 격벽(40), 화소전극(600) 상에 마련된 발광층(700), 기판 전면에 형성된 캐소드(cathode) 전극(800)을 포함한다.
화소전극(600)은 보호막(300)에 형성된 접촉구(450)를 통하여 박막트랜지스터(400)의 드레인 전극(미도시)과 연결되어 있다. 화소전극(600)은 애노드(anode)가 되어 발광층(700)에 정공을 제공한다.
각 화소영역 간에는 유기물로 되어 있는 격벽(40)이 형성되어 있다. 격벽(40)은 화소전극간의 단락을 방지하고 각 화소영역을 분리하는 역할을 한다.
캐소드 전극(800)은 발광층(700) 상부에 마련되어 있으며, 통상 알루미늄(Al) 또는 은(Ag)과 같은 불투명 재질로 만들어 진다. 캐소드 전극(800)은 발광층(700)으로 전자주입을 원활히 할 수 있도록 일함수(work function) 값이 낮은 금속이 사용되지만, 화소전극(600)처럼 투명 전도 물질로 이루질 수도 있다. 이 경우 발생된 빛이 기판소재(10) 방향으로 출사되는 본 실시예와는 달리 빛이 기판소재(10)의 양 방향으로 출사될 수 있다.
도시하지는 않았지만, OLED는 캐소드 전극(800)의 보호를 위한 보호막, 발광층(700)으로의 수분 및 공기 침투를 방지하기 위한 봉지부재를 더 포함할 수 있다.
도6는 본 발명의 제2 실시예에 따른 박막트랜지스터 기판의 단면도이다. 도2의 박막트랜지스터 기판과 접촉구에 대한 것을 제외한 구성요소는 동일하므로 중복된 설명은 생략한다.
도시된 바와 같이, 리커버리 트랜지스터(500)의 드레인 전극(520) 상에는 세 개의 접촉구(550a1, 550a2, 550a3)가 형성되어 있고, 네거티브 라인(130) 상에도 두 개의 접촉구(550b1, 550b2)가 형성되어 있다. 제3브릿지 전극(556)이 접촉구(550a1, 550a2, 550a3, 550b1, 550b2) 상에 형성되어 있다.
도 2과 비교하였을 때 드레인 전극(520)과 네거티브 라인(130) 상에 각각 마련된 접촉구는 복수 개이다. 이 경우 드레인 전극(520) 상의 접촉구(550a1, 550a2, 550a3)는 장변이 4~5μm, 단변이 4 μm 정도로 형성될 수 있고, 네거티브 라인(130) 상의 접촉구(550b1, 550b2)는 장변이 5~6μm, 단변이 4μm정도로 형성될 수 있다. 상기 치수는 일 예에 불과하며, 드레인 전극(520)의 경계부분과 겹쳐지지 만 않는 다면 다양한 크기로 형성될 수 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 드레인 전극이 보호되어 화소전극에 인가되는 역전압 효율이 향상되는 박막트랜지스터 기판 및 이를 이용한 박막트랜지스터 기판 및 이를 포함한 디스플레이장치가 제공된다.

Claims (15)

  1. 화소전극과;
    상기 화소전극에 역전압을 인가하기 위한 네거티브 라인과;
    절연막을 사이에 두고 상기 네거티브 라인과 일부가 겹쳐지는 드레인 전극을 갖는 리커버리 트랜지스터와;
    상기 네거티브 라인과 상기 드레인 전극 각각에 형성된 접촉구와;
    상기 접촉구를 통해 상기 네거티브 라인과 상기 드레인 전극을 연결하는 브릿지 전극을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  2. 제1항에 있어서,
    상기 접촉구는 상기 네거티브 라인 및 상기 드레인 전극의 경계와 겹쳐지지 않는 것을 특징으로 하는 박막트랜지스터 기판.
  3. 제1항에 있어서,
    상기 접촉구는 복수 개인 것을 특징으로 하는 박막트랜지스터 기판.
  4. 제1항에 있어서,
    상기 드레인 전극에 마련되는 상기 접촉구의 면적은 50 ~ 100 μm2 인 것을 특징으로 하는 박막트랜지스터 기판.
  5. 제1항에 있어서,
    상기 네거티브 라인에 마련되는 상기 접촉구의 면적은 40~ 70 μm2 인 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제1항에 있어서,
    상기 접촉구는 직사각형의 형상을 가지며, 상기 직사각형의 단변은 상기 네거티브 라인의 폭 방향과 나란하며 그 길이는 상기 네거티브 라인의 상기 폭의 1/3정도인 것을 특징으로 하는 박막트랜지스터 기판.
  7. 제1항에 있어서,
    상기 브릿지 전극은 ITO, IZO, a-ITO 및 a-IZO 중 어느 하나로 이루어 지는 것을 특징으로 하는 박막트랜지스터 기판.
  8. 제1항에 있어서,
    상기 리커버리 트랜지스터에 리커버리 온 전압을 인가하기 위한 리커버리 라인을 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  9. 제1항에 있어서,
    게이트 라인과;
    상기 게이트 라인과 교차하는 데이터 라인과;
    상기 게이트 라인과 상기 데이터 라인의 교차점에 마련되어 데이터 전압을 인가하는 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  10. 제9항에 있어서,
    상기 네거티브 라인은 상기 게이트 라인과 동일한 층에 마련되는 것을 특징으로 하는 박막트랜지스터 기판.
  11. 제9항에 있어서,
    상기 화소전극에 구동전압을 인가하기 위한 구동전압라인과;
    상기 데이터 전압과 상기 구동전압의 차이를 상기 화소전극에 인가하는 구동 트랜지스터를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  12. 제11항에 있어서,
    상기 구동전압라인은 상기 데이터 라인과 평행하게 마련되며,
    상기 데이터 라인 및 상기 구동전압라인은 인접한 두 개의 상기 화소전극 사이에 교호적으로 마련되는 것을 특징으로 하는 박막트랜지스터 기판.
  13. 제12항에 있어서,
    상기 데이터 라인은 인접한 두 개의 상기 화소전극 사이에 두 개씩 마련되는 것을 특징으로 박막트랜지스터 기판.
  14. 제11항에 있어서,
    상기 구동전압라인은 상기 데이터 라인과 동일한 층에 마련되는 것을 특징으로 하는 박막트랜지스터 기판.
  15. 화소전극과;
    상기 화소전극에 역전압을 인가하기 위한 네거티브 라인과;
    상기 네거티브 라인과 일부가 겹쳐지는 드레인 전극을 갖는 리커버리 트랜지스터와;
    상기 네거티브 라인과 상기 드레인 전극 각각에 형성된 접촉구와;
    상기 접촉구를 통해 상기 네거티브 라인과 상기 드레인 전극을 연결하는 브릿지 전극과;
    상기 화소전극 상에 마련된 발광층을 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020050043059A 2005-05-23 2005-05-23 박막트랜지스터 기판 및 이를 포함한 디스플레이장치 KR101100891B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050043059A KR101100891B1 (ko) 2005-05-23 2005-05-23 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
US11/403,172 US7470950B2 (en) 2005-05-23 2006-04-11 Thin film transistor substrate and display apparatus having the same
US12/276,203 US7732857B2 (en) 2005-05-23 2008-11-21 Thin film transistor substrate and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043059A KR101100891B1 (ko) 2005-05-23 2005-05-23 박막트랜지스터 기판 및 이를 포함한 디스플레이장치

Publications (2)

Publication Number Publication Date
KR20060120852A KR20060120852A (ko) 2006-11-28
KR101100891B1 true KR101100891B1 (ko) 2012-01-02

Family

ID=37493636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043059A KR101100891B1 (ko) 2005-05-23 2005-05-23 박막트랜지스터 기판 및 이를 포함한 디스플레이장치

Country Status (2)

Country Link
US (2) US7470950B2 (ko)
KR (1) KR101100891B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853540B1 (ko) * 2007-02-01 2008-08-21 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 에이징 방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
CN101847642B (zh) * 2009-03-27 2013-03-13 北京京东方光电科技有限公司 像素单元及阵列基板
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
KR101980757B1 (ko) * 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102373687B1 (ko) 2015-05-11 2022-03-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN113867056B (zh) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030018620A (ko) * 2001-08-30 2003-03-06 삼성전자주식회사 레이저 조사 표지를 가지는 박막 트랜지스터 기판
JP2003228342A (ja) 2002-02-05 2003-08-15 Fujitsu Ltd 液晶表示装置
KR20040062068A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 능동행렬 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITRM20010556A1 (it) * 2001-09-12 2003-03-12 Micron Technology Inc Decodificatore per decodificare i comandi di commutazione a modo di test di circuiti integrati.
KR100878201B1 (ko) 2002-03-21 2009-01-13 삼성전자주식회사 액정 표시 장치
JP3755520B2 (ja) 2002-05-22 2006-03-15 セイコーエプソン株式会社 電気光学装置および半導体装置
KR100905473B1 (ko) * 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
KR100957585B1 (ko) * 2003-10-15 2010-05-13 삼성전자주식회사 광 감지부를 갖는 전자 디스플레이 장치
KR100560792B1 (ko) * 2004-03-23 2006-03-13 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
US7295466B2 (en) * 2005-12-16 2007-11-13 Atmel Corporation Use of recovery transistors during write operations to prevent disturbance of unselected cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030018620A (ko) * 2001-08-30 2003-03-06 삼성전자주식회사 레이저 조사 표지를 가지는 박막 트랜지스터 기판
JP2003228342A (ja) 2002-02-05 2003-08-15 Fujitsu Ltd 液晶表示装置
KR20040062068A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 능동행렬 표시장치

Also Published As

Publication number Publication date
US7732857B2 (en) 2010-06-08
US20060274012A1 (en) 2006-12-07
US7470950B2 (en) 2008-12-30
KR20060120852A (ko) 2006-11-28
US20090101917A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US7227184B2 (en) Active matrix organic electro luminescence display device and manufacturing method for the same
KR101992917B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20190073848A (ko) 표시 장치
KR101719372B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
KR20190073849A (ko) 표시 장치
KR20150025902A (ko) 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR102331171B1 (ko) 표시장치 및 그 제조방법
US8514211B2 (en) Display panel
JP2004212994A (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
KR20070002492A (ko) 디스플레이장치 및 그 제조방법
KR20200032594A (ko) 유기 발광 표시 장치
KR20090068505A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
KR101148720B1 (ko) 유기전계발광소자 및 그 제조방법
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR101971141B1 (ko) 유기발광 디스플레이장치 및 그 제조방법
KR101469477B1 (ko) 유기발광 표시장치 및 그 제조방법
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN114551526A (zh) 显示装置
US20240186307A1 (en) Light Emitting Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9