JP3433779B2 - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JP3433779B2 JP3433779B2 JP15868196A JP15868196A JP3433779B2 JP 3433779 B2 JP3433779 B2 JP 3433779B2 JP 15868196 A JP15868196 A JP 15868196A JP 15868196 A JP15868196 A JP 15868196A JP 3433779 B2 JP3433779 B2 JP 3433779B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- insulating film
- conductive film
- shielding conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばコンピュ
ータやワードプロセッサなどの表示用に用いられる液晶
表示装置を構成するアクティブマトリクス基板およびそ
の製造方法に関する。
ータやワードプロセッサなどの表示用に用いられる液晶
表示装置を構成するアクティブマトリクス基板およびそ
の製造方法に関する。
【０００２】
【従来の技術】上述した液晶表示装置として、従来よ
り、液晶層を挟んでアクティブマトリクス基板と対向基
板とが設けられた構成のものが知られている。上記アク
ティブマトリクス基板は、ガラス基板の上に画素電極が
マトリクス状に配設され、各画素電極の周辺を通って走
査信号線とデータ信号線とが交差する状態に配線されて
おり、一方の対向電極には液晶層側に対向電極が形成さ
れている。この構成の液晶表示装置において、対向電極
と画素電極との間に印加される電位を制御し、各画素電
極に対応する画素領域毎の液晶の配向状態を変えること
により、表示を行う構成となっている。
り、液晶層を挟んでアクティブマトリクス基板と対向基
板とが設けられた構成のものが知られている。上記アク
ティブマトリクス基板は、ガラス基板の上に画素電極が
マトリクス状に配設され、各画素電極の周辺を通って走
査信号線とデータ信号線とが交差する状態に配線されて
おり、一方の対向電極には液晶層側に対向電極が形成さ
れている。この構成の液晶表示装置において、対向電極
と画素電極との間に印加される電位を制御し、各画素電
極に対応する画素領域毎の液晶の配向状態を変えること
により、表示を行う構成となっている。
【０００３】このようにして表示を行う液晶表示装置に
おいては、表示品位を高めるために、対向基板側に画素
電極の形状に対応して遮光性のブラックマトリクスが設
けられる。このブラックマトリクスは画素電極の端から
光が漏れないようにするために設けられるものである。
したがって、対向基板とアクティブマトリクス基板との
間に貼り合せずれが生じても、画素電極の端から光が漏
れないようにすべく、ブラックマトリクスはマージンを
持たせて、つまり寸法を大きくして形成されている。こ
のため、開口率はマージンの大きさだけ減少する。
おいては、表示品位を高めるために、対向基板側に画素
電極の形状に対応して遮光性のブラックマトリクスが設
けられる。このブラックマトリクスは画素電極の端から
光が漏れないようにするために設けられるものである。
したがって、対向基板とアクティブマトリクス基板との
間に貼り合せずれが生じても、画素電極の端から光が漏
れないようにすべく、ブラックマトリクスはマージンを
持たせて、つまり寸法を大きくして形成されている。こ
のため、開口率はマージンの大きさだけ減少する。
【０００４】また、液晶表示装置においては、通常、画
素電極の電位を保つための保持容量を確保すべく、画素
電極と平行にして保持容量電極が形成される。この保持
容量電極も画素領域に形成する必要があるために、この
保持容量電極によっても開口率が低下する。
素電極の電位を保つための保持容量を確保すべく、画素
電極と平行にして保持容量電極が形成される。この保持
容量電極も画素領域に形成する必要があるために、この
保持容量電極によっても開口率が低下する。
【０００５】また、液晶表示装置の一つとして、プロジ
ェクション型液晶表示装置も知られている。この液晶表
示装置に関しては、小型化、高精細化および高輝度化を
図る方向に開発が進められており、液晶パネルの小型化
は支障ないものの液晶パネルに入射させる光強度の増大
化に難点がある。つまり、各画素電極への通電状態を制
御する薄膜トランジスタは、通常、半導体層が多結晶シ
リコン等のシリコン薄膜で形成されているため、この半
導体層に光が入射すると光電流が発生し、画素電極の電
位が保持できなくなり表示品位の低下が招来される。
ェクション型液晶表示装置も知られている。この液晶表
示装置に関しては、小型化、高精細化および高輝度化を
図る方向に開発が進められており、液晶パネルの小型化
は支障ないものの液晶パネルに入射させる光強度の増大
化に難点がある。つまり、各画素電極への通電状態を制
御する薄膜トランジスタは、通常、半導体層が多結晶シ
リコン等のシリコン薄膜で形成されているため、この半
導体層に光が入射すると光電流が発生し、画素電極の電
位が保持できなくなり表示品位の低下が招来される。
【０００６】この難点を防ぐためには、薄膜トランジス
タを形成する部分に遮光膜を形成する必要があるもの
の、その遮光膜により開口率が低下する。また、高精細
化を図ると各画素電極の容量が必然的に小さくなるの
で、保持容量を大きくすべく、前同様に保持容量電極を
大きく形成する必要があるため、開口率が低下する。加
えて、高輝度化を図る場合には、さらに液晶パネルに入
射する光の強度を増大させなければならない。
タを形成する部分に遮光膜を形成する必要があるもの
の、その遮光膜により開口率が低下する。また、高精細
化を図ると各画素電極の容量が必然的に小さくなるの
で、保持容量を大きくすべく、前同様に保持容量電極を
大きく形成する必要があるため、開口率が低下する。加
えて、高輝度化を図る場合には、さらに液晶パネルに入
射する光の強度を増大させなければならない。
【０００７】そこで、上述した開口率の低下を防ぐた
め、アクティブマトリクス基板上に遮光性導電膜からな
るブラックマトリクス（遮光膜）を形成し、この遮光膜
と画素電極の間で形成される容量を保持容量として利用
することが提案されている（特開平７−１２８６８５
号）。
め、アクティブマトリクス基板上に遮光性導電膜からな
るブラックマトリクス（遮光膜）を形成し、この遮光膜
と画素電極の間で形成される容量を保持容量として利用
することが提案されている（特開平７−１２８６８５
号）。
【０００８】図５は、この提案されたアクティブマトリ
クス基板の一画素領域を示す平面図であり、図６は図５
のＢ−Ｂ’線における断面図である。このアクティブマ
トリクス基板は、透明絶縁基板１の上に、相互に交差し
て設けられたゲート配線８とデータ信号線１２とで囲ま
れた領域の各々に画素電極１３が形成されている。この
ように形成された画素電極１３の隣り合うもの同士の間
には、データ信号線１２より上方に絶縁膜１４を介した
状態で、これら画素電極１３と一部重畳して遮光性導電
膜からなる遮光膜２が格子状に設けられている。この遮
光膜２には一定の電位が印加されており、絶縁膜１４を
介して画素電極１３と重なっている部分が保持容量にな
っている。また、ゲート配線８の一部をゲート電極とし
て薄膜トランジスタ（ＴＦＴ）２０が設けられている。
このＴＦＴ２０は、そのゲート電極の両側に設けられた
ソース領域４とドレイン領域５とを有する。
クス基板の一画素領域を示す平面図であり、図６は図５
のＢ−Ｂ’線における断面図である。このアクティブマ
トリクス基板は、透明絶縁基板１の上に、相互に交差し
て設けられたゲート配線８とデータ信号線１２とで囲ま
れた領域の各々に画素電極１３が形成されている。この
ように形成された画素電極１３の隣り合うもの同士の間
には、データ信号線１２より上方に絶縁膜１４を介した
状態で、これら画素電極１３と一部重畳して遮光性導電
膜からなる遮光膜２が格子状に設けられている。この遮
光膜２には一定の電位が印加されており、絶縁膜１４を
介して画素電極１３と重なっている部分が保持容量にな
っている。また、ゲート配線８の一部をゲート電極とし
て薄膜トランジスタ（ＴＦＴ）２０が設けられている。
このＴＦＴ２０は、そのゲート電極の両側に設けられた
ソース領域４とドレイン領域５とを有する。
【０００９】
【発明が解決しようとする課題】ところで、上記提案の
アクティブマトリクス基板は、遮光膜２およびデータ信
号線１２等が遮光性を有する材料からなり、これら遮光
性を有する薄膜がすべてＴＦＴ２０の同一方向側にある
ので、透明絶縁基板１側からの光の入射に対してＴＦＴ
２０が無防備となってしまい、上述したように表示品位
の低下が招来されるという欠点がある。また、高精細化
のために画素ピッチを小さくした場合、保持容量を大き
くする必要があるが、保持容量が遮光膜と画素電極との
重なり部分で形成されているので、容量を大きくしたい
場合、遮光膜を大きくする必要があるので、開口率が低
下するという欠点がある。
アクティブマトリクス基板は、遮光膜２およびデータ信
号線１２等が遮光性を有する材料からなり、これら遮光
性を有する薄膜がすべてＴＦＴ２０の同一方向側にある
ので、透明絶縁基板１側からの光の入射に対してＴＦＴ
２０が無防備となってしまい、上述したように表示品位
の低下が招来されるという欠点がある。また、高精細化
のために画素ピッチを小さくした場合、保持容量を大き
くする必要があるが、保持容量が遮光膜と画素電極との
重なり部分で形成されているので、容量を大きくしたい
場合、遮光膜を大きくする必要があるので、開口率が低
下するという欠点がある。
【００１０】本発明は、このような従来技術の課題を解
決すべくなされたものであり、薄膜トランジスタに対す
る遮光性を向上でき、しかも、開口率を犠牲にすること
なく大きい保持容量の確保が可能であり、表示品位のよ
い高精細化が可能なアクティブマトリクス基板およびそ
の製造方法を提供することを目的とする。
決すべくなされたものであり、薄膜トランジスタに対す
る遮光性を向上でき、しかも、開口率を犠牲にすること
なく大きい保持容量の確保が可能であり、表示品位のよ
い高精細化が可能なアクティブマトリクス基板およびそ
の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、マトリクス状に配設された複数の表示用
の画素電極と、各画素電極へのデータ信号の入出力をそ
れぞれ制御する薄膜トランジスタと、各薄膜トランジス
タを順次オンオフ制御する走査信号線と、各画素電極ヘ
データ信号を入出力するために各薄膜トランジスタのソ
ース領域にそれぞれ接続されたデータ信号線とが、透明
絶縁基板上に設けられており、液晶層を挟んで対向基板
と対向配設されるアクティブマトリクス基板において、
該薄膜トランジスタよりも該透明絶縁基板側に絶縁膜を
介して形成されている遮光性導電膜と、該遮光性導電膜
を覆う第１の絶縁膜と、該第１の絶縁膜上に、遮光性導
電膜と重なるように設けられた薄膜トランジスタを構成
する半導体層と、該半導体層を覆う第２の絶縁膜と、前
記走査信号線と同一材料からなる金属薄膜によって構成
されて、該第２の絶縁膜上に該半導体層に重なるように
設けられた保持容量電極とを備え、該保持容量電極は、
前記半導体層におけるドレイン領域との間で、該ドレイ
ン領域に接続された画素電極の電位を保つための保持容
量を形成するように、前記第１の絶縁膜および第２の絶
縁膜に設けられたコンタクトホールを介して前記遮光性
導電膜と電気的に接続され、さらに、前記データ信号線
と半導体層との容量結合の発生を防止するように、該保
持容量電極が前記データ信号線に第３の絶縁膜を介して
重なっていることを特徴とし、そのことにより上記目的
が達成される。
リクス基板は、マトリクス状に配設された複数の表示用
の画素電極と、各画素電極へのデータ信号の入出力をそ
れぞれ制御する薄膜トランジスタと、各薄膜トランジス
タを順次オンオフ制御する走査信号線と、各画素電極ヘ
データ信号を入出力するために各薄膜トランジスタのソ
ース領域にそれぞれ接続されたデータ信号線とが、透明
絶縁基板上に設けられており、液晶層を挟んで対向基板
と対向配設されるアクティブマトリクス基板において、
該薄膜トランジスタよりも該透明絶縁基板側に絶縁膜を
介して形成されている遮光性導電膜と、該遮光性導電膜
を覆う第１の絶縁膜と、該第１の絶縁膜上に、遮光性導
電膜と重なるように設けられた薄膜トランジスタを構成
する半導体層と、該半導体層を覆う第２の絶縁膜と、前
記走査信号線と同一材料からなる金属薄膜によって構成
されて、該第２の絶縁膜上に該半導体層に重なるように
設けられた保持容量電極とを備え、該保持容量電極は、
前記半導体層におけるドレイン領域との間で、該ドレイ
ン領域に接続された画素電極の電位を保つための保持容
量を形成するように、前記第１の絶縁膜および第２の絶
縁膜に設けられたコンタクトホールを介して前記遮光性
導電膜と電気的に接続され、さらに、前記データ信号線
と半導体層との容量結合の発生を防止するように、該保
持容量電極が前記データ信号線に第３の絶縁膜を介して
重なっていることを特徴とし、そのことにより上記目的
が達成される。
【００１２】本発明のアクティブマトリクス基板におい
て、前記遮光性導電膜がブラックマトリクスとして機能
する構成とすることができる。
て、前記遮光性導電膜がブラックマトリクスとして機能
する構成とすることができる。
【００１３】本発明のアクティブマトリクス基板におい
て、前記遮光性導電膜が、一定の電位に保持されている
構成とすることができる。
て、前記遮光性導電膜が、一定の電位に保持されている
構成とすることができる。
【００１４】本発明のアクティブマトリクス基板におい
て、前記遮光性導電膜が、前記対向基板に形成された対
向電極と同一の電圧で駆動されている構成とすることが
できる。
て、前記遮光性導電膜が、前記対向基板に形成された対
向電極と同一の電圧で駆動されている構成とすることが
できる。
【００１５】本発明のアクティブマトリクス基板の製造
方法は、マトリクス状に配設された複数の表示用の画素
電極と、各画素電極へのデータ信号の入出力をそれぞれ
制御する薄膜トランジスタと、各薄膜トランジスタを順
次オンオフ制御する走査信号線と、各画素電極ヘデータ
信号を入出力するために各薄膜トランジスタのソース領
域にそれぞれ接続されたデータ信号線とが、透明絶縁基
板上に設けられており、液晶層を挟んで対向基板と対向
配設されるアクティブマトリクス基板の製造方法におい
て、該透明絶縁基板上に、遮光性導電膜および該遮光性
導電膜を覆う第１の絶縁膜を、該遮光性導電膜を該透明
絶縁基板側にして形成する工程と、該第１の絶縁膜の上
に該遮光性導電膜と重なるように、薄膜トランジスタを
構成する半導体層を形成する工程と、該半導体層を覆う
ように第２の絶縁膜を成膜する工程と、該第１及び第２
の絶縁膜にコンタクトホールを形成する工程と、該コン
タクトホールを介して該遮光性導電膜と電気的に接続さ
れ、かつ、該第２の絶縁膜を介して該半導体層と重なる
保持容量電極を、該走査信号線と同一の金属薄膜で形成
する工程と、該保持容量電極を覆う第３の絶縁膜を形成
する工程と、該第３の絶縁膜上に、画素電極を形成し
て、該画素電極と前記半導体層とを電気的に接続する工
程と、該保持容量電極が前記データ信号線と半導体層と
の容量結合の発生を防止するように、該第３の絶縁膜を
介して該保持容量電極と重なるように前記データ信号線
を形成する工程と、を含み、そのことにより上記目的が
達成される。
方法は、マトリクス状に配設された複数の表示用の画素
電極と、各画素電極へのデータ信号の入出力をそれぞれ
制御する薄膜トランジスタと、各薄膜トランジスタを順
次オンオフ制御する走査信号線と、各画素電極ヘデータ
信号を入出力するために各薄膜トランジスタのソース領
域にそれぞれ接続されたデータ信号線とが、透明絶縁基
板上に設けられており、液晶層を挟んで対向基板と対向
配設されるアクティブマトリクス基板の製造方法におい
て、該透明絶縁基板上に、遮光性導電膜および該遮光性
導電膜を覆う第１の絶縁膜を、該遮光性導電膜を該透明
絶縁基板側にして形成する工程と、該第１の絶縁膜の上
に該遮光性導電膜と重なるように、薄膜トランジスタを
構成する半導体層を形成する工程と、該半導体層を覆う
ように第２の絶縁膜を成膜する工程と、該第１及び第２
の絶縁膜にコンタクトホールを形成する工程と、該コン
タクトホールを介して該遮光性導電膜と電気的に接続さ
れ、かつ、該第２の絶縁膜を介して該半導体層と重なる
保持容量電極を、該走査信号線と同一の金属薄膜で形成
する工程と、該保持容量電極を覆う第３の絶縁膜を形成
する工程と、該第３の絶縁膜上に、画素電極を形成し
て、該画素電極と前記半導体層とを電気的に接続する工
程と、該保持容量電極が前記データ信号線と半導体層と
の容量結合の発生を防止するように、該第３の絶縁膜を
介して該保持容量電極と重なるように前記データ信号線
を形成する工程と、を含み、そのことにより上記目的が
達成される。
【００１６】本発明のアクティブマトリクス基板の製造
方法において、前記遮光性導電膜を形成する工程が、該
遮光性導電膜の形状がブラックマトリクスを形成するよ
うに規定され、かつ、外部から電気信号が入力できる端
子を備えるように形成する工程としてもよい。
方法において、前記遮光性導電膜を形成する工程が、該
遮光性導電膜の形状がブラックマトリクスを形成するよ
うに規定され、かつ、外部から電気信号が入力できる端
子を備えるように形成する工程としてもよい。
【００１７】以下に本発明の作用について説明する。
【００１８】本発明にあっては、遮光性導電膜を基板上
に、薄膜トランジスタと基板との間に配置するが、液晶
の駆動に悪影響を及ぼさないように、遮光性導電膜には
特定の電位又は波形が印加される。
に、薄膜トランジスタと基板との間に配置するが、液晶
の駆動に悪影響を及ぼさないように、遮光性導電膜には
特定の電位又は波形が印加される。
【００１９】また、遮光性導電膜を保持容量用配線とし
て利用すると共に、走査信号線を形成する金属薄膜と同
一の薄膜で保持容量電極を形成して遮光性導電膜と接続
し、この２つの膜の間に絶縁膜を介して薄膜トランジス
タのドレイン領域を形成しておく。この構造をとると、
ドレイン領域からみれば、その上下に保持容量電極が絶
縁膜を介して存在することになる。つまり、２層構造の
保持容量が得られる。よって、１層の場合よりも単位面
積当りの保持容量を増加させ得る。また、保持容量の値
を一定にする場合には、２層構造の保持容量の面積は１
層の場合に比べて減少させ得る。
て利用すると共に、走査信号線を形成する金属薄膜と同
一の薄膜で保持容量電極を形成して遮光性導電膜と接続
し、この２つの膜の間に絶縁膜を介して薄膜トランジス
タのドレイン領域を形成しておく。この構造をとると、
ドレイン領域からみれば、その上下に保持容量電極が絶
縁膜を介して存在することになる。つまり、２層構造の
保持容量が得られる。よって、１層の場合よりも単位面
積当りの保持容量を増加させ得る。また、保持容量の値
を一定にする場合には、２層構造の保持容量の面積は１
層の場合に比べて減少させ得る。
【００２０】また、保持容量をデータ信号線の下に絶縁
膜を介して配置しても、保持容量電極がシールドの役目
を果たし、画素電極と接続されているドレイン領域との
間に容量結合が発生しないので、データ信号の波形に影
響されて画素電極の電位が変動する事が無いので、表示
品位が低下しない。さらに、データ信号線の下に保持容
量が配置されているので、開口率も低下しない。
膜を介して配置しても、保持容量電極がシールドの役目
を果たし、画素電極と接続されているドレイン領域との
間に容量結合が発生しないので、データ信号の波形に影
響されて画素電極の電位が変動する事が無いので、表示
品位が低下しない。さらに、データ信号線の下に保持容
量が配置されているので、開口率も低下しない。
【００２１】
【発明の実施の形態】以下に、本発明の実施形態を図面
に基づいて説明する。
に基づいて説明する。
【００２２】図１は本実施形態のアクティブマトリクス
基板を部分的に拡大した平面図であり、図２（ａ）は図
１のアクティブマトリクス基板を有する液晶表示装置の
Ａ−Ａ’線における断面図、図２（ｂ）は同じくＢ−
Ｂ’線における断面図である。また、図３は図１のＡ−
Ａ’線におけるアクティブマトリクス基板の製造工程を
示す工程図である。
基板を部分的に拡大した平面図であり、図２（ａ）は図
１のアクティブマトリクス基板を有する液晶表示装置の
Ａ−Ａ’線における断面図、図２（ｂ）は同じくＢ−
Ｂ’線における断面図である。また、図３は図１のＡ−
Ａ’線におけるアクティブマトリクス基板の製造工程を
示す工程図である。
【００２３】本実施形態のアクティブマトリクス基板に
ついて、上述した図１〜３を用いて製造工程順に説明す
る。
ついて、上述した図１〜３を用いて製造工程順に説明す
る。
【００２４】まず、図３（ａ）に示すように、透明絶縁
基板１上に遮光性導電膜２を膜厚５０ｎｍ〜３００ｎ
ｍ、望ましくは１５０ｎｍのＴａで形成し、所定の形状
にパターニングする。
基板１上に遮光性導電膜２を膜厚５０ｎｍ〜３００ｎ
ｍ、望ましくは１５０ｎｍのＴａで形成し、所定の形状
にパターニングする。
【００２５】続いて、遮光性導電膜２を覆って基板１の
ほぼ全面に、絶縁膜３となる膜厚１００ｎｍ〜５００ｎ
ｍ、望ましくは３００ｎｍのＳｉＯ2を成膜する。
ほぼ全面に、絶縁膜３となる膜厚１００ｎｍ〜５００ｎ
ｍ、望ましくは３００ｎｍのＳｉＯ2を成膜する。
【００２６】その後、膜厚１０ｎｍ〜１００ｎｍ、望ま
しくは５０ｎｍの多結晶シリコン薄膜を成膜し、チャネ
ル部を覆うようにレジストを形成後、高濃度の不純物リ
ンをドープしてソース領域４、ドレイン領域５を形成す
る。このドレイン領域５は保持容量の電極も兼ねる。ま
た、遮光性導電膜２には、ソース領域４、ドレイン領域
５および後述するゲート配線８等から構成されるＴＦＴ
２０がＯＦＦしている領域の電圧範囲で一定の電位を印
加するか、または、対向基板に設けられた対向電極と同
じ駆動波形を印加するのが望ましい。
しくは５０ｎｍの多結晶シリコン薄膜を成膜し、チャネ
ル部を覆うようにレジストを形成後、高濃度の不純物リ
ンをドープしてソース領域４、ドレイン領域５を形成す
る。このドレイン領域５は保持容量の電極も兼ねる。ま
た、遮光性導電膜２には、ソース領域４、ドレイン領域
５および後述するゲート配線８等から構成されるＴＦＴ
２０がＯＦＦしている領域の電圧範囲で一定の電位を印
加するか、または、対向基板に設けられた対向電極と同
じ駆動波形を印加するのが望ましい。
【００２７】次に、図３（ｂ）に示すように、ゲート絶
縁膜６となる膜厚５０ｎｍ〜３００ｎｍ、望ましくは１
００ｎｍのＳｉＯ2を成膜し、このＳｉＯ2からなるゲー
ト絶縁膜６にコンタクトホール７を形成する。
縁膜６となる膜厚５０ｎｍ〜３００ｎｍ、望ましくは１
００ｎｍのＳｉＯ2を成膜し、このＳｉＯ2からなるゲー
ト絶縁膜６にコンタクトホール７を形成する。
【００２８】次に、その上に、走査信号線としての前記
ゲート配線８と保持容量電極９とを膜厚１００ｎｍ〜５
００ｎｍ、望ましくは３００ｎｍのＡｌ合金薄膜で形成
する。ゲート配線８は、上述したように、ソース領域４
およびドレイン領域５と共にＴＦＴ２０を構成する。こ
のとき、コンタクトホール７を介して遮光性導電膜２と
保持容量電極９とを電気的に接続する。この接続は、保
持容量を２層構造にすることにより、より少ない面積で
大きい容量を形成するためである。また、ピンホールに
よる欠陥を防ぐため、ゲート配線８や保持容量電極９の
表面に陽極酸化や熱酸化等の方法で酸化膜を形成するす
るのが望ましい。
ゲート配線８と保持容量電極９とを膜厚１００ｎｍ〜５
００ｎｍ、望ましくは３００ｎｍのＡｌ合金薄膜で形成
する。ゲート配線８は、上述したように、ソース領域４
およびドレイン領域５と共にＴＦＴ２０を構成する。こ
のとき、コンタクトホール７を介して遮光性導電膜２と
保持容量電極９とを電気的に接続する。この接続は、保
持容量を２層構造にすることにより、より少ない面積で
大きい容量を形成するためである。また、ピンホールに
よる欠陥を防ぐため、ゲート配線８や保持容量電極９の
表面に陽極酸化や熱酸化等の方法で酸化膜を形成するす
るのが望ましい。
【００２９】続いて、図３（ｃ）に示すように、絶縁膜
１０となる膜厚１００ｎｍ〜１μｍ、望ましくは４００
ｎｍのＳｉＯ2を成膜し、このＳｉＯ2からなる絶縁膜１
０にコンタクトホール１１を形成する。
１０となる膜厚１００ｎｍ〜１μｍ、望ましくは４００
ｎｍのＳｉＯ2を成膜し、このＳｉＯ2からなる絶縁膜１
０にコンタクトホール１１を形成する。
【００３０】次に、データ信号線１２を膜厚３００ｎｍ
〜８００ｎｍ、望ましくは５００ｎｍのＡｌ合金薄膜で
形成し、膜厚５０ｎｍ〜１５０ｎｍ、望ましくは８０ｎ
ｍの透明導電膜（ＩＴＯ等）で画素電極１３を形成す
る。このとき、ドレイン領域５とデータ信号線１２が保
持容量電極９を介してのみ重なるように形成する。これ
は、保持容量電極９をシールド電極として利用すること
により、ソース・ドレイン間の容量を無くし、データ信
号の影響による画素電極１３の電位の変動を無くして表
示品位の低下を防ぐためである。
〜８００ｎｍ、望ましくは５００ｎｍのＡｌ合金薄膜で
形成し、膜厚５０ｎｍ〜１５０ｎｍ、望ましくは８０ｎ
ｍの透明導電膜（ＩＴＯ等）で画素電極１３を形成す
る。このとき、ドレイン領域５とデータ信号線１２が保
持容量電極９を介してのみ重なるように形成する。これ
は、保持容量電極９をシールド電極として利用すること
により、ソース・ドレイン間の容量を無くし、データ信
号の影響による画素電極１３の電位の変動を無くして表
示品位の低下を防ぐためである。
【００３１】このようにして製造されたアクティブマト
リクス基板は、遮光性導電膜２を基板１上に、ＴＦＴと
基板１との間に配置するが、液晶の駆動に悪影響を及ぼ
さないように、遮光性導電膜２には特定の電位又は波形
が印加される。また、遮光性導電膜２を保持容量用配線
として利用すると共に、走査信号線を形成する金属薄膜
と同一の薄膜で保持容量電極９を形成して遮光性導電膜
２と接続し、この２つの保持容量電極９と遮光性導電膜
２との間に、絶縁膜３、６を介してＴＦＴのドレイン領
域５を形成しておく。この構造をとると、ドレイン領域
５からみれば、上下に保持容量電極が絶縁膜を介して存
在することになり、つまり、２層構造の保持容量が得ら
れ、１層の場合よりも単位面積当りの保持容量を増加さ
せ得る。たとえば、ドレイン領域の下の絶縁膜を３００
ｎｍのＳｉＯ2、ドレイン領域の上の絶縁膜を１００ｎ
ｍのＳｉＯ2とすると、ドレイン領域の上の絶縁膜のみ
を保持容量に使用した場合より単位面積当りの保持容量
は３３％増加する。また、保持容量の値を一定にする場
合には、２層構造の保持容量の面積は１層の場合に比べ
て２５％減少させることができる。なお、以上の説明で
は、２層構造として説明しているが、遮光性導電膜２の
端部と画素電極１３の端部との間でも、保持容量を形成
されることもできる。但し、この部分では開口率の点で
面積を小さくする必要なので、保持容量は余り大きくで
きない。
リクス基板は、遮光性導電膜２を基板１上に、ＴＦＴと
基板１との間に配置するが、液晶の駆動に悪影響を及ぼ
さないように、遮光性導電膜２には特定の電位又は波形
が印加される。また、遮光性導電膜２を保持容量用配線
として利用すると共に、走査信号線を形成する金属薄膜
と同一の薄膜で保持容量電極９を形成して遮光性導電膜
２と接続し、この２つの保持容量電極９と遮光性導電膜
２との間に、絶縁膜３、６を介してＴＦＴのドレイン領
域５を形成しておく。この構造をとると、ドレイン領域
５からみれば、上下に保持容量電極が絶縁膜を介して存
在することになり、つまり、２層構造の保持容量が得ら
れ、１層の場合よりも単位面積当りの保持容量を増加さ
せ得る。たとえば、ドレイン領域の下の絶縁膜を３００
ｎｍのＳｉＯ2、ドレイン領域の上の絶縁膜を１００ｎ
ｍのＳｉＯ2とすると、ドレイン領域の上の絶縁膜のみ
を保持容量に使用した場合より単位面積当りの保持容量
は３３％増加する。また、保持容量の値を一定にする場
合には、２層構造の保持容量の面積は１層の場合に比べ
て２５％減少させることができる。なお、以上の説明で
は、２層構造として説明しているが、遮光性導電膜２の
端部と画素電極１３の端部との間でも、保持容量を形成
されることもできる。但し、この部分では開口率の点で
面積を小さくする必要なので、保持容量は余り大きくで
きない。
【００３２】また、データ信号線１２の下に絶縁膜を介
して保持容量を配置しても、保持容量電極９がシールド
の役目を果たし、画素電極１３と接続されているドレイ
ン領域５との間に容量結合が発生しないので、データ信
号の波形に影響されて画素電極１３の電位が変動するこ
とが無いので、表示品位が低下しない。さらに、データ
信号線１２の下に保持容量が配置されているので、開口
率も低下しない。
して保持容量を配置しても、保持容量電極９がシールド
の役目を果たし、画素電極１３と接続されているドレイ
ン領域５との間に容量結合が発生しないので、データ信
号の波形に影響されて画素電極１３の電位が変動するこ
とが無いので、表示品位が低下しない。さらに、データ
信号線１２の下に保持容量が配置されているので、開口
率も低下しない。
【００３３】このようなアクティブマトリクス基板に対
し、対向電極を有する対向基板を対向配設し、両基板間
に液晶のみや、液晶と高分子材料とからなる表示媒体を
介在させると、液晶パネルが作製される。更に、この液
晶パネルの両側に偏光板を設けたり、または位相差板を
組合わせて用いることにより液晶表示装置が製造され
る。
し、対向電極を有する対向基板を対向配設し、両基板間
に液晶のみや、液晶と高分子材料とからなる表示媒体を
介在させると、液晶パネルが作製される。更に、この液
晶パネルの両側に偏光板を設けたり、または位相差板を
組合わせて用いることにより液晶表示装置が製造され
る。
【００３４】また、本発明は、上述した製造工程のう
ち、図３（ｃ）に示す工程を図４に示すように行うこと
も可能である。すなわち、画素電極１３の面積を大きく
するため、データ信号線１２を形成した後、絶縁膜１５
となる膜厚５００ｎｍ〜１．５μｍ、望ましくは１μｍ
のＳｉＯ2を成膜し、ドレイン領域５と画素電極１３と
をつなぐためのコンタクトホールを形成した後、画素電
極１３を形成してもよい。
ち、図３（ｃ）に示す工程を図４に示すように行うこと
も可能である。すなわち、画素電極１３の面積を大きく
するため、データ信号線１２を形成した後、絶縁膜１５
となる膜厚５００ｎｍ〜１．５μｍ、望ましくは１μｍ
のＳｉＯ2を成膜し、ドレイン領域５と画素電極１３と
をつなぐためのコンタクトホールを形成した後、画素電
極１３を形成してもよい。
【００３５】なお、本実施形態のアクティブマトリクス
基板における金属薄膜や絶縁膜の材質や膜厚について
は、工程での歩留まりや効率を考慮して、他の材質や他
の膜厚に変更してもかまわない。
基板における金属薄膜や絶縁膜の材質や膜厚について
は、工程での歩留まりや効率を考慮して、他の材質や他
の膜厚に変更してもかまわない。
【００３６】
【発明の効果】以上詳述したように本発明による場合に
は、ドレイン領域を遮光性導電膜と保持容量電極とで挟
んで形成された保持容量をデータ信号線下に配置するこ
とにより、以下の効果がある。
は、ドレイン領域を遮光性導電膜と保持容量電極とで挟
んで形成された保持容量をデータ信号線下に配置するこ
とにより、以下の効果がある。
【００３７】（１）アクティブマトリクス基板側に遮光
性導電膜を形成するので、貼り合せずれを考慮してブラ
ックマトリクスを形成する必要がない。したがって、開
口率を向上させることができる。
性導電膜を形成するので、貼り合せずれを考慮してブラ
ックマトリクスを形成する必要がない。したがって、開
口率を向上させることができる。
【００３８】（２）保持容量が２層構造なので、単位面
積当たりの容量が大きくなる。
積当たりの容量が大きくなる。
【００３９】（３）データ信号配線下に保持容量が配置
されているので、開口率がそれほど低下しない。
されているので、開口率がそれほど低下しない。
【００４０】（４）保持容量電極がシールド電極の役目
を果たしているので、ソース・ドレイン間に寄生容量が
発生せず、表示品位が低下しない。
を果たしているので、ソース・ドレイン間に寄生容量が
発生せず、表示品位が低下しない。
【図１】本実施形態のアクティブマトリクス基板を部分
的に拡大した平面図である。
的に拡大した平面図である。
【図２】（ａ）は図１のアクティブマトリクス基板を有
する液晶表示装置のＡ−Ａ’線における断面図、（ｂ）
は同じくＢ−Ｂ’線における断面図である。
する液晶表示装置のＡ−Ａ’線における断面図、（ｂ）
は同じくＢ−Ｂ’線における断面図である。
【図３】図１のＡ−Ａ’線におけるアクティブマトリク
ス基板の製造工程を示す工程図である。
ス基板の製造工程を示す工程図である。
【図４】本発明の他の構成のアクティブマトリクス基板
を示す断面図である。
を示す断面図である。
【図５】従来において提案されたアクティブマトリクス
基板の１画素領域を示す構造の液晶表示装置の部分拡大
図である。
基板の１画素領域を示す構造の液晶表示装置の部分拡大
図である。
【図６】図５のＣ−Ｃ’線による断面図である。
１ 透明絶縁基板
２ 遮光性導電膜
３ 絶縁膜
４ ソース領域
５ ドレイン領域
６ ゲート絶縁膜
７ コンタクトホール
８ ゲート配線（走査信号線）
９ 保持容量電極
１０ 絶縁膜
１１ コンタクトホール
１２ データ信号線
１３ 画素電極
１４ 絶縁膜
１５ 絶縁膜
２０ 薄膜トランジスタ（ＴＦＴ）
フロントページの続き
(56)参考文献 特開 平５−181159（ＪＰ，Ａ)
特開 平７−93898（ＪＰ，Ａ)
特開 平８−184852（ＪＰ，Ａ)
特開 平６−194687（ＪＰ，Ａ)
特開 平６−18921（ＪＰ，Ａ)
特開 平８−171101（ＪＰ，Ａ)
特開 平４−56828（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/13 - 1/141
Claims (6)
- 【請求項１】 マトリクス状に配設された複数の表示用
の画素電極と、各画素電極へのデータ信号の入出力をそ
れぞれ制御する薄膜トランジスタと、各薄膜トランジス
タを順次オンオフ制御する走査信号線と、各画素電極ヘ
データ信号を入出力するために各薄膜トランジスタのソ
ース領域にそれぞれ接続されたデータ信号線とが、透明
絶縁基板上に設けられており、液晶層を挟んで対向基板
と対向配設されるアクティブマトリクス基板において、 該薄膜トランジスタよりも該透明絶縁基板側に絶縁膜を
介して形成されている遮光性導電膜と、 該遮光性導電膜を覆う第１の絶縁膜と、 該第１の絶縁膜上に、遮光性導電膜と重なるように設け
られた薄膜トランジスタを構成する半導体層と、 該半導体層を覆う第２の絶縁膜と、 前記走査信号線と同一材料からなる金属薄膜によって構
成されて、該第２の絶縁膜上に該半導体層に重なるよう
に設けられた保持容量電極とを備え、 該保持容量電極は、前記半導体層におけるドレイン領域
との間で、該ドレイン領域に接続された画素電極の電位
を保つための保持容量を形成するように、前記第１の絶
縁膜および第２の絶縁膜に設けられたコンタクトホール
を介して前記遮光性導電膜と電気的に接続され、さら
に、前記データ信号線と半導体層との容量結合の発生を
防止するように、該保持容量電極が前記データ信号線に
第３の絶縁膜を介して重なっていることを特徴とするア
クティブマトリクス基板。 - 【請求項２】 前記遮光性導電膜がブラックマトリクス
として機能する請求項１に記載のアクティブマトリクス
基板。 - 【請求項３】 前記遮光性導電膜が、一定の電位に保持
されている請求項１または２に記載のアクティブマトリ
クス基板。 - 【請求項４】 前記遮光性導電膜が、前記対向基板に形
成された対向電極と同一の電圧で駆動されている請求項
１または２に記載のアクティブマトリクス基板。 - 【請求項５】 マトリクス状に配設された複数の表示用
の画素電極と、各画素電極へのデータ信号の入出力をそ
れぞれ制御する薄膜トランジスタと、各薄膜トランジス
タを順次オンオフ制御する走査信号線と、各画素電極ヘ
データ信号を入出力するために各薄膜トランジスタのソ
ース領域にそれぞれ接続されたデータ信号線とが、透明
絶縁基板上に設けられており、液晶層を挟んで対向基板
と対向配設されるアクティブマトリクス基板の製造方法
において、 該透明絶縁基板上に、遮光性導電膜および該遮光性導電
膜を覆う第１の絶縁膜を、該遮光性導電膜を該透明絶縁
基板側にして形成する工程と、 該第１の絶縁膜の上に該遮光性導電膜と重なるように、
薄膜トランジスタを構成する半導体層を形成する工程
と、 該半導体層を覆うように第２の絶縁膜を成膜する工程
と、 該第１及び第２の絶縁膜にコンタクトホールを形成する
工程と、 該コンタクトホールを介して該遮光性導電膜と電気的に
接続され、かつ、該第２の絶縁膜を介して該半導体層と
重なる保持容量電極を、該走査信号線と同一の金属薄膜
で形成する工程と、 該保持容量電極を覆う第３の絶縁膜を形成する工程と、 該第３の絶縁膜上に、画素電極を形成して、該画素電極
と前記半導体層とを電気的に接続する工程と、該保持容量電極が前記データ信号線と半導体層との容量
結合の発生を防止するように、該第３の絶縁膜を介して
該保持容量電極と重なるように前記データ信号線を形成
する工程と、 を含むアクティブマトリクス基板の製造方法。 - 【請求項６】 前記遮光性導電膜を形成する工程が、該
遮光性導電膜の形状がブラックマトリクスを形成するよ
うに規定され、かつ、外部から電気信号が入力できる端
子を備えるように形成する工程である請求項５に記載の
アクティブマトリクス基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15868196A JP3433779B2 (ja) | 1996-06-19 | 1996-06-19 | アクティブマトリクス基板およびその製造方法 |
| US08/877,520 US5956103A (en) | 1996-06-19 | 1997-06-17 | Active matrix substrate with the double layered structure |
| KR1019970025433A KR100250093B1 (ko) | 1996-06-19 | 1997-06-18 | 액티브 매트릭스 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15868196A JP3433779B2 (ja) | 1996-06-19 | 1996-06-19 | アクティブマトリクス基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1010548A JPH1010548A (ja) | 1998-01-16 |
| JP3433779B2 true JP3433779B2 (ja) | 2003-08-04 |
Family
ID=15677043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15868196A Expired - Fee Related JP3433779B2 (ja) | 1996-06-19 | 1996-06-19 | アクティブマトリクス基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5956103A (ja) |
| JP (1) | JP3433779B2 (ja) |
| KR (1) | KR100250093B1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926603A (ja) * | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3634089B2 (ja) * | 1996-09-04 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6556265B1 (en) * | 1998-03-19 | 2003-04-29 | Seiko Epson Corporation | LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes |
| EP1031873A3 (en) * | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| TW452669B (en) * | 1999-03-18 | 2001-09-01 | Sanyo Electric Co | Active matrix type display device |
| JP3463007B2 (ja) * | 1999-08-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置 |
| TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| KR100351439B1 (ko) * | 1999-10-04 | 2002-09-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP3753613B2 (ja) * | 2000-03-17 | 2006-03-08 | セイコーエプソン株式会社 | 電気光学装置及びそれを用いたプロジェクタ |
| TWI301915B (ja) * | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| JP4092851B2 (ja) * | 2000-04-19 | 2008-05-28 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| WO2001082273A1 (fr) | 2000-04-21 | 2001-11-01 | Seiko Epson Corporation | Dispositif electro-optique |
| US6580475B2 (en) * | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR100695299B1 (ko) * | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| TW472993U (en) * | 2000-06-08 | 2002-01-11 | Microtek Int Inc | Scanner light board capable of previewing transparent document |
| JP2002151699A (ja) * | 2000-11-15 | 2002-05-24 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示装置 |
| TW575777B (en) * | 2001-03-30 | 2004-02-11 | Sanyo Electric Co | Active matrix type display device |
| JP2002297058A (ja) * | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP4954395B2 (ja) * | 2001-07-31 | 2012-06-13 | 三菱電機株式会社 | 表示装置の断線修復方法 |
| KR100635042B1 (ko) * | 2001-12-14 | 2006-10-17 | 삼성에스디아이 주식회사 | 전면전극을 구비한 평판표시장치 및 그의 제조방법 |
| JP3700697B2 (ja) * | 2002-02-12 | 2005-09-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3788387B2 (ja) * | 2002-05-10 | 2006-06-21 | セイコーエプソン株式会社 | 電気光学装置および電気光学装置の製造方法 |
| US20040174483A1 (en) | 2003-03-07 | 2004-09-09 | Yayoi Nakamura | Liquid crystal display device having auxiliary capacitive electrode |
| US7372528B2 (en) * | 2003-06-09 | 2008-05-13 | Samsung Electronics Co., Ltd. | Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same |
| JP4873882B2 (ja) * | 2004-05-21 | 2012-02-08 | 三洋電機株式会社 | 液晶表示装置 |
| TWI279010B (en) * | 2004-11-12 | 2007-04-11 | Innolux Display Corp | Storing capacitor and liquid crystal display device using it |
| CN100383648C (zh) * | 2004-11-24 | 2008-04-23 | 鸿富锦精密工业（深圳）有限公司 | 存储电容和采用该存储电容的液晶显示器 |
| CN100356261C (zh) * | 2004-12-01 | 2007-12-19 | 鸿富锦精密工业（深圳）有限公司 | 液晶显示器 |
| JP5070743B2 (ja) * | 2006-06-13 | 2012-11-14 | カシオ計算機株式会社 | 薄膜トランジスタパネルおよび液晶表示装置 |
| JP5018336B2 (ja) | 2007-08-22 | 2012-09-05 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5532797B2 (ja) * | 2009-09-29 | 2014-06-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101113394B1 (ko) * | 2009-12-17 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정표시장치의 어레이 기판 |
| CN102340901A (zh) * | 2011-10-24 | 2012-02-01 | 北京青云创新科技发展有限公司 | 导电薄膜及加热玻璃 |
| CN103149760B (zh) * | 2013-02-19 | 2015-03-11 | 合肥京东方光电科技有限公司 | 薄膜晶体管阵列基板、制造方法及显示装置 |
| JP2017053899A (ja) * | 2015-09-07 | 2017-03-16 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN112736095A (zh) * | 2021-01-15 | 2021-04-30 | 武汉华星光电技术有限公司 | 显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213062A (ja) * | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| JP2739158B2 (ja) * | 1986-11-11 | 1998-04-08 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS6433833A (en) * | 1987-07-29 | 1989-02-03 | Canon Kk | Electron emitting element |
| JP2808483B2 (ja) * | 1990-08-30 | 1998-10-08 | キヤノン株式会社 | 液晶素子 |
| JPH0635004A (ja) * | 1992-07-21 | 1994-02-10 | Sony Corp | 液晶表示装置 |
| JP3267011B2 (ja) * | 1993-11-04 | 2002-03-18 | セイコーエプソン株式会社 | 液晶表示装置 |
| KR0141774B1 (ko) * | 1994-06-17 | 1998-06-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR0169385B1 (ko) * | 1995-03-10 | 1999-03-20 | 김광호 | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 |
| JPH0926603A (ja) * | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US5815226A (en) * | 1996-02-29 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of fabricating same |
-
1996
- 1996-06-19 JP JP15868196A patent/JP3433779B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-17 US US08/877,520 patent/US5956103A/en not_active Expired - Fee Related
- 1997-06-18 KR KR1019970025433A patent/KR100250093B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980003722A (ko) | 1998-03-30 |
| US5956103A (en) | 1999-09-21 |
| JPH1010548A (ja) | 1998-01-16 |
| KR100250093B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| JP3881248B2 (ja) | 液晶表示装置および画像表示装置 | |
| US5402254A (en) | Liquid crystal display device with TFTS in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon | |
| JP2701832B2 (ja) | 液晶表示装置 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
| US7936424B2 (en) | Liquid crystal display panel with light leakage prevention film and method for manufacturing the same | |
| JPH1048663A (ja) | 液晶表示装置 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JP4381691B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JP3196378B2 (ja) | 液晶表示装置 | |
| JP2784027B2 (ja) | 液晶表示装置 | |
| JP3071648B2 (ja) | 液晶表示素子 | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| JP4078928B2 (ja) | 電気光学装置および電子機器 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2938521B2 (ja) | 液晶表示装置 | |
| JP2869238B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3918782B2 (ja) | 電気光学基板の製造方法、電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |