JP3367821B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP3367821B2 JP3367821B2 JP14053196A JP14053196A JP3367821B2 JP 3367821 B2 JP3367821 B2 JP 3367821B2 JP 14053196 A JP14053196 A JP 14053196A JP 14053196 A JP14053196 A JP 14053196A JP 3367821 B2 JP3367821 B2 JP 3367821B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- electrode
- auxiliary capacitance
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス基板に関し、より詳しくはスイッチング素子として薄
膜トランジスタ（以下ＴＦＴと称する）等の非線形素子
をマトリクス状に配設したアクティブマトリクス基板に
関する。
ス基板に関し、より詳しくはスイッチング素子として薄
膜トランジスタ（以下ＴＦＴと称する）等の非線形素子
をマトリクス状に配設したアクティブマトリクス基板に
関する。
【０００２】
【従来の技術】液晶表示装置においては、マトリクス状
に配列された絵素電極を駆動することにより、画面上に
表示パターンが形成される。より詳しくは、選択された
絵素電極とこれに対向する対向電極との間に電圧を印加
し、これらの電極の間に介在する液晶層を光学変調す
る。そして、この光学変調が表示パターンとして視認さ
れる構成になっている。
に配列された絵素電極を駆動することにより、画面上に
表示パターンが形成される。より詳しくは、選択された
絵素電極とこれに対向する対向電極との間に電圧を印加
し、これらの電極の間に介在する液晶層を光学変調す
る。そして、この光学変調が表示パターンとして視認さ
れる構成になっている。
【０００３】絵素電極（絵素）の駆動方式として、最近
ではアクティブマトリクス駆動方式が多用される傾向に
ある。このアクティブマトリクス駆動方式では、絶縁性
基板上に個々の独立した絵素電極をマトリクス状に配列
し、この絵素電極の各々にスイッチング素子を接続して
駆動する構成をとる。スイッチング素子としては、ＴＦ
Ｔ、ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイオード
等が用いられる。
ではアクティブマトリクス駆動方式が多用される傾向に
ある。このアクティブマトリクス駆動方式では、絶縁性
基板上に個々の独立した絵素電極をマトリクス状に配列
し、この絵素電極の各々にスイッチング素子を接続して
駆動する構成をとる。スイッチング素子としては、ＴＦ
Ｔ、ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイオード
等が用いられる。
【０００４】図１２及び図１３は、スイッチング素子と
してＴＦＴを用いたアクティブマトリクス基板の一従来
例を示す。ガラス基板１上には、互いに平行に横方向に
複数の走査線（ゲートバスライン）２が配線されてい
る。そして、これらの走査線２に直交する縦方向に複数
の信号線（ソースバスライン）１０が互いに平行に配線
されている。
してＴＦＴを用いたアクティブマトリクス基板の一従来
例を示す。ガラス基板１上には、互いに平行に横方向に
複数の走査線（ゲートバスライン）２が配線されてい
る。そして、これらの走査線２に直交する縦方向に複数
の信号線（ソースバスライン）１０が互いに平行に配線
されている。
【０００５】各走査線２と各信号線１０に囲まれた矩形
の領域には絵素電極１５がそれぞれ配設されている。ま
た、走査線２と信号線１０の交差部近傍にはＴＦＴ100
が形成されている。
の領域には絵素電極１５がそれぞれ配設されている。ま
た、走査線２と信号線１０の交差部近傍にはＴＦＴ100
が形成されている。
【０００６】なお、図中３はゲート電極、６はゲート絶
縁膜、７はチャネル層、８はエッチングストッパー層、
９はコンタクト層、１１はソース電極、１２はドレイン
電極である。
縁膜、７はチャネル層、８はエッチングストッパー層、
９はコンタクト層、１１はソース電極、１２はドレイン
電極である。
【０００７】ところで、液晶表示装置の表示品位を向上
するためには、光透過率を大きくする必要があり、その
ためには、開口率を大きくする必要がある。
するためには、光透過率を大きくする必要があり、その
ためには、開口率を大きくする必要がある。
【０００８】しかるに、このアクティブマトリクス基板
を備えたアクティブマトリクス型液晶表示装置の開口部
は、対向基板側に形成される対向電極のブラックマトリ
クスを想定すると、絵素電極１５から貼合せ精度を差し
引いた領域になるため、開口部の面積、即ち開口率は小
さい。
を備えたアクティブマトリクス型液晶表示装置の開口部
は、対向基板側に形成される対向電極のブラックマトリ
クスを想定すると、絵素電極１５から貼合せ精度を差し
引いた領域になるため、開口部の面積、即ち開口率は小
さい。
【０００９】このため、上記従来のアクティブマトリク
ス基板を備えた液晶表示装置では、表示品位の向上を図
る上で限界があった。
ス基板を備えた液晶表示装置では、表示品位の向上を図
る上で限界があった。
【００１０】このような課題を解決するアクティブマト
リクス基板として、図１４〜図１６に示すように、絵素
電極１５を層間絶縁層１３を介してＴＦＴやバスライン
の上に形成する、いわゆるＰｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のものが、例えば特開昭５８−１７
２６８５号公報で提案されている。
リクス基板として、図１４〜図１６に示すように、絵素
電極１５を層間絶縁層１３を介してＴＦＴやバスライン
の上に形成する、いわゆるＰｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のものが、例えば特開昭５８−１７
２６８５号公報で提案されている。
【００１１】このアクティブマトリクス基板では、図１
６に示すように、透明絶縁性基板１上にゲート電極３、
ゲート絶縁膜６、半導体層７、エッチングストッパー層
８、コンタクト層となるｎ＋−Ｓｉ層９、信号線１０、
透明ドレイン電極１２、層間絶縁膜１３及び絵素電極１
５となる透明導電層をこの順に形成してなる。
６に示すように、透明絶縁性基板１上にゲート電極３、
ゲート絶縁膜６、半導体層７、エッチングストッパー層
８、コンタクト層となるｎ＋−Ｓｉ層９、信号線１０、
透明ドレイン電極１２、層間絶縁膜１３及び絵素電極１
５となる透明導電層をこの順に形成してなる。
【００１２】図１５に示すように、絵素電極１５は、層
間絶縁膜１３を貫くコンタクトホール１４を介してＴＦ
Ｔ100のドレイン電極１２と接続される。ここでは走査
線２及び信号線１０と絵素電極１５との間には層間絶縁
膜１３が形成されているため、信号線２に対して絵素電
極１５を重畳させることが可能となる。
間絶縁膜１３を貫くコンタクトホール１４を介してＴＦ
Ｔ100のドレイン電極１２と接続される。ここでは走査
線２及び信号線１０と絵素電極１５との間には層間絶縁
膜１３が形成されているため、信号線２に対して絵素電
極１５を重畳させることが可能となる。
【００１３】このため、Ｐｉｘｅｌ ｏｎ ｐａｓｓｉ
ｖａｔｉｏｎ構造によれば、開口率を上記のものよりも
大きくできるので、その分、表示品位を向上できる。ま
た、層間絶縁膜１３が信号線１０に起因する電界をシー
ルドするので、液晶の配向不良を抑制できる、といった
効果も奏することができる。
ｖａｔｉｏｎ構造によれば、開口率を上記のものよりも
大きくできるので、その分、表示品位を向上できる。ま
た、層間絶縁膜１３が信号線１０に起因する電界をシー
ルドするので、液晶の配向不良を抑制できる、といった
効果も奏することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、上記の
Ｐｉｘｅｌ ｏｎ ｐａｓｓｉｖａｔｉｏｎ構造のアク
ティブマトリクス基板においては、図１２及び図１３に
示す従来例のものに比べて工程数が増えるため、製造能
率が低下し、コストアップを招来するという難点があ
る。即ち、図１２及び図１３に示す従来例のものでは、
ＴＦＴ100のドレイン電極１２が絵素電極１５を兼用し
ているのに対し、Ｐｉｘｅｌ ｏｎ ｐａｓｓｉｖａｔ
ｉｏｎ構造では、ドレイン電極１２とは別に最上層に絵
素電極１５を形成する工程が必要になるからである。
Ｐｉｘｅｌ ｏｎ ｐａｓｓｉｖａｔｉｏｎ構造のアク
ティブマトリクス基板においては、図１２及び図１３に
示す従来例のものに比べて工程数が増えるため、製造能
率が低下し、コストアップを招来するという難点があ
る。即ち、図１２及び図１３に示す従来例のものでは、
ＴＦＴ100のドレイン電極１２が絵素電極１５を兼用し
ているのに対し、Ｐｉｘｅｌ ｏｎ ｐａｓｓｉｖａｔ
ｉｏｎ構造では、ドレイン電極１２とは別に最上層に絵
素電極１５を形成する工程が必要になるからである。
【００１５】ところで、Ｐｉｘｅｌ ｏｎ ｐａｓｓｉ
ｖａｔｉｏｎ構造のアクティブマトリクス基板におい
て、工程数を削減するための手法として、信号線１０を
ドレイン電極１２と同時に透明電極であるＩＴＯ等で形
成することが考えられる。
ｖａｔｉｏｎ構造のアクティブマトリクス基板におい
て、工程数を削減するための手法として、信号線１０を
ドレイン電極１２と同時に透明電極であるＩＴＯ等で形
成することが考えられる。
【００１６】しかるに、この構造では、ＩＴＯの比抵抗
が一般の金属、例えばＡｌに比べて高いために、信号線
１０上の信号遅延を招き、表示品位の低下を招来すると
いう新たな問題がある。
が一般の金属、例えばＡｌに比べて高いために、信号線
１０上の信号遅延を招き、表示品位の低下を招来すると
いう新たな問題がある。
【００１７】また、信号線１０が透明であり、ブラック
マトリクスとして使用することができないため、開口部
を最大限に利用できないという問題もある。
マトリクスとして使用することができないため、開口部
を最大限に利用できないという問題もある。
【００１８】本発明はこのような現状に鑑みてなされた
ものであり、工程数の削減が図れ、しかも信号線上の信
号遅延を発生せず、結果的に低コストで、開口率が大き
く表示品位を向上できるＰｉｘｅｌ ｏｎ ｐａｓｓｉ
ｖａｔｉｏｎ構造のアクティブマトリクス基板を提供す
ることを目的とする。
ものであり、工程数の削減が図れ、しかも信号線上の信
号遅延を発生せず、結果的に低コストで、開口率が大き
く表示品位を向上できるＰｉｘｅｌ ｏｎ ｐａｓｓｉ
ｖａｔｉｏｎ構造のアクティブマトリクス基板を提供す
ることを目的とする。
【００１９】本発明の他の目的は、ブラックマトリクス
を省略することができ、開口率を更に大きくでき、表示
品位の一層の向上が図れるＰｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板を提供
することにある。
を省略することができ、開口率を更に大きくでき、表示
品位の一層の向上が図れるＰｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板を提供
することにある。
【００２０】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板と、該絶縁性基板上に格子状
に配線された走査線及び信号線と、該走査線及び該信号
線にそれぞれ電気的に接続されたスイッチング素子と、
該スイッチング素子、該走査線及び該信号線の上部に形
成された層間絶縁膜と、該層間絶縁膜上で該スイッチン
グ素子のドレイン電極とスルーホールを介して電気的に
接続された絵素電極とを備えたアクティブマトリクス型
表示装置において、該スイッチング素子のコンタクト層
及び該ドレイン電極が光透過性を有する同一材料からな
る半導体薄膜で形成されており、そのことにより上記目
的が達成される。
リクス基板は、絶縁性基板と、該絶縁性基板上に格子状
に配線された走査線及び信号線と、該走査線及び該信号
線にそれぞれ電気的に接続されたスイッチング素子と、
該スイッチング素子、該走査線及び該信号線の上部に形
成された層間絶縁膜と、該層間絶縁膜上で該スイッチン
グ素子のドレイン電極とスルーホールを介して電気的に
接続された絵素電極とを備えたアクティブマトリクス型
表示装置において、該スイッチング素子のコンタクト層
及び該ドレイン電極が光透過性を有する同一材料からな
る半導体薄膜で形成されており、そのことにより上記目
的が達成される。
【００２１】好ましくは、前記ドレイン電極を隣接する
前記走査線に絶縁層を介して重畳することにより補助容
量電極を形成する。
前記走査線に絶縁層を介して重畳することにより補助容
量電極を形成する。
【００２２】また、好ましくは、前記走査線と平行に配
線された補助容量配線を備え、該補助容量配線に絶縁層
を介して前記ドレイン電極を重畳することにより補助容
量電極を形成する。
線された補助容量配線を備え、該補助容量配線に絶縁層
を介して前記ドレイン電極を重畳することにより補助容
量電極を形成する。
【００２３】また、好ましくは、前記補助容量電極を前
記信号線と同じ材料で形成する一方、前記ドレイン電極
及び該ドレイン電極を該補助容量電極に接続する配線材
料を前記スイッチング素子の前記コンタクト層と同じ材
料で形成する。
記信号線と同じ材料で形成する一方、前記ドレイン電極
及び該ドレイン電極を該補助容量電極に接続する配線材
料を前記スイッチング素子の前記コンタクト層と同じ材
料で形成する。
【００２４】また、好ましくは、前記補助容量電極を前
記信号線と同じ材料で形成する一方、前記ドレイン電極
及び該ドレイン電極を該補助容量電極に接続する配線材
料を前記スイッチング素子の前記コンタクト層と同じ材
料で形成する。
記信号線と同じ材料で形成する一方、前記ドレイン電極
及び該ドレイン電極を該補助容量電極に接続する配線材
料を前記スイッチング素子の前記コンタクト層と同じ材
料で形成する。
【００２５】また、好ましくは、前記信号線を光不透過
性の金属又は金属化合物で形成する。
性の金属又は金属化合物で形成する。
【００２６】また、好ましくは、前記走査線及び前記信
号線をブラックマトリクスとして使用する。
号線をブラックマトリクスとして使用する。
【００２７】また、好ましくは、前記層間絶縁膜として
感光性のアクリル樹脂を用いる。
感光性のアクリル樹脂を用いる。
【００２８】以下作用について説明する。
【００２９】上記のように、スイッチング素子のドレイ
ン電極を光透過性を有する半導体薄膜からなるコンタク
ト層と同一材料で形成する構成によれば、まず、第１に
開口率を大きくできるので、光利用効率を向上できる。
ン電極を光透過性を有する半導体薄膜からなるコンタク
ト層と同一材料で形成する構成によれば、まず、第１に
開口率を大きくできるので、光利用効率を向上できる。
【００３０】第２に、コンタクト層とドレイン電極の形
成工程を同時に行えるので、工程数を削減できる。
成工程を同時に行えるので、工程数を削減できる。
【００３１】また、従来のＰｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板とは異
なり、信号線として低抵抗の金属配線を使用できるの
で、信号線上の信号遅延を回避できる。
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板とは異
なり、信号線として低抵抗の金属配線を使用できるの
で、信号線上の信号遅延を回避できる。
【００３２】さらには、走査線及び信号線を遮光体とし
て利用できるので、これらをブラックマトリクスとして
用いることが可能になる。このため、アクティブマトリ
クス基板と対向基板との貼合せ精度を確保するために必
要とされる領域を可及的に低減できる。従って、その
分、開口率を向上できる。
て利用できるので、これらをブラックマトリクスとして
用いることが可能になる。このため、アクティブマトリ
クス基板と対向基板との貼合せ精度を確保するために必
要とされる領域を可及的に低減できる。従って、その
分、開口率を向上できる。
【００３３】また、層間絶縁膜の材料として感光性のア
クリル樹脂を用いる場合は、スピンコーティング法によ
って形成することができるので、数μｍという膜厚の薄
膜を容易に形成することができる、パターニングにはフ
ォトレジストの塗布工程が不要になるので、生産性を向
上できる、といった利点がある。
クリル樹脂を用いる場合は、スピンコーティング法によ
って形成することができるので、数μｍという膜厚の薄
膜を容易に形成することができる、パターニングにはフ
ォトレジストの塗布工程が不要になるので、生産性を向
上できる、といった利点がある。
【００３４】
【発明の実施の形態】以下に本発明アクティブマトリク
ス基板の実施の形態を図面に基づき具体的に説明する。
ス基板の実施の形態を図面に基づき具体的に説明する。
【００３５】（実施形態１）図１〜図３は本発明アクテ
ィブマトリクス基板の実施形態１を示す。以下ではアク
ティブマトリクス型液晶表示装置に適用する場合のアク
ティブマトリクス基板を例にとって説明する。
ィブマトリクス基板の実施形態１を示す。以下ではアク
ティブマトリクス型液晶表示装置に適用する場合のアク
ティブマトリクス基板を例にとって説明する。
【００３６】透明な絶縁性ガラス基板１上には、互いに
平行に横方向に複数の走査線２が配線されている。そし
て、これらの走査線２に直交する縦方向に複数の信号線
１０が互いに平行に配線されている。
平行に横方向に複数の走査線２が配線されている。そし
て、これらの走査線２に直交する縦方向に複数の信号線
１０が互いに平行に配線されている。
【００３７】各走査線２と各信号線１０に囲まれた矩形
の領域には絵素電極１５がそれぞれ配設されている。ま
た、走査線２と信号線１０の交差部近傍にはＴＦＴ100
が形成されている。
の領域には絵素電極１５がそれぞれ配設されている。ま
た、走査線２と信号線１０の交差部近傍にはＴＦＴ100
が形成されている。
【００３８】図３はＴＦＴ100及びその周囲の構造を示
す。ＴＦＴ100は、絶縁性ガラス基板１上に、ゲート電
極３、ゲート絶縁膜６、チャネル層７、エッチングスト
ッパー層８及びコンタクト層９をこの順に積層してな
る。コンタクト層９は、図上左右方向に適当な距離を隔
てて対向配置されており、右側のコンタクト層９の右側
部はＴＦＴ100のドレイン電極１２になっている。即
ち、両者は同一材料で同時に形成される。
す。ＴＦＴ100は、絶縁性ガラス基板１上に、ゲート電
極３、ゲート絶縁膜６、チャネル層７、エッチングスト
ッパー層８及びコンタクト層９をこの順に積層してな
る。コンタクト層９は、図上左右方向に適当な距離を隔
てて対向配置されており、右側のコンタクト層９の右側
部はＴＦＴ100のドレイン電極１２になっている。即
ち、両者は同一材料で同時に形成される。
【００３９】一方、図上左側のコンタクト層９の上に
は、信号線１０から分岐されたソース電極１１が重畳さ
れている。また、ＴＦＴ100の上方には層間絶縁膜１３
を介して絵素電極１５が積層されている。
は、信号線１０から分岐されたソース電極１１が重畳さ
れている。また、ＴＦＴ100の上方には層間絶縁膜１３
を介して絵素電極１５が積層されている。
【００４０】図２に示すように、絵素電極１５の一部は
層間絶縁膜１３に貫通形成されたスルーホール（以下で
はコンタクトホールと称する）１４を介してドレイン電
極１２に電気的に接続されている。以上の説明からわか
るように、本実施形態１のアクティブマトリクス基板
は、Ｐｉｘｅｌ ｏｎ ｐａｓｓｉｖａｔｉｏｎ構造の
アクティブマトリクス基板である。
層間絶縁膜１３に貫通形成されたスルーホール（以下で
はコンタクトホールと称する）１４を介してドレイン電
極１２に電気的に接続されている。以上の説明からわか
るように、本実施形態１のアクティブマトリクス基板
は、Ｐｉｘｅｌ ｏｎ ｐａｓｓｉｖａｔｉｏｎ構造の
アクティブマトリクス基板である。
【００４１】次に、このようなアクティブマトリクス基
板の作製工程について説明する。まず、絶縁性ガラス基
板１上に膜厚が300ｎｍのＴａ膜をスパッタリング法に
より被着する。次に、フォトリソグラフィーによりパタ
ーンを形成し、続いてエッチングを行って走査線２及び
ゲート電極３を形成する。
板の作製工程について説明する。まず、絶縁性ガラス基
板１上に膜厚が300ｎｍのＴａ膜をスパッタリング法に
より被着する。次に、フォトリソグラフィーによりパタ
ーンを形成し、続いてエッチングを行って走査線２及び
ゲート電極３を形成する。
【００４２】ここで、Ｔａ膜のエッチングには、ＣＦ４
及びＯ２の混合ガスをプラズマ化してドライエッチング
を行う方法と、フッ酸と硝酸との混合液をエッチング液
としてウエットエッチングを行う方法とがある。ウエッ
トエッチングを行う場合は、絶縁性ガラス基板１とＴａ
膜との間に膜厚が100〜1000ｎｍのＴａ２Ｏ５を予め形
成しておき、絶縁性ガラス基板１がエッチングされない
ようにするのが好ましい。本実施形態１では、ドライエ
ッチング法を採用している。
及びＯ２の混合ガスをプラズマ化してドライエッチング
を行う方法と、フッ酸と硝酸との混合液をエッチング液
としてウエットエッチングを行う方法とがある。ウエッ
トエッチングを行う場合は、絶縁性ガラス基板１とＴａ
膜との間に膜厚が100〜1000ｎｍのＴａ２Ｏ５を予め形
成しておき、絶縁性ガラス基板１がエッチングされない
ようにするのが好ましい。本実施形態１では、ドライエ
ッチング法を採用している。
【００４３】また、本実施形態１ではゲート材料として
Ｔａを使用したが、Ａｌ、Ｍｏ或いはそれらの合金等を
使用することも可能である。
Ｔａを使用したが、Ａｌ、Ｍｏ或いはそれらの合金等を
使用することも可能である。
【００４４】また、プラズマＣＶＤ法にて絶縁膜を形成
する前に、走査線２及びゲート電極３の表面を陽極酸化
して膜厚が300ｎｍのＴａ２Ｏ５を形成し、より絶縁性
を高める構造にすることも可能である。
する前に、走査線２及びゲート電極３の表面を陽極酸化
して膜厚が300ｎｍのＴａ２Ｏ５を形成し、より絶縁性
を高める構造にすることも可能である。
【００４５】次に、プラズマＣＶＤ法によりゲート絶縁
膜６となる膜厚が300ｎｍのＳｉＮｘ膜、半導体層７と
なる膜厚が３０ｎｍのａ−Ｓｉ（ｉ）膜及びエッチング
ストッパー層８となる膜厚が200ｎｍのＳｉＮｘ膜を連
続して成膜する。その後、フォトリソグラフィーにより
パターニングし、最上層のＳｉＮｘ膜をＢＨＦ液（フッ
酸＋フッ化アンモニウム）でエッチングすることによ
り、エッチングストッパー層８のみを形成する。
膜６となる膜厚が300ｎｍのＳｉＮｘ膜、半導体層７と
なる膜厚が３０ｎｍのａ−Ｓｉ（ｉ）膜及びエッチング
ストッパー層８となる膜厚が200ｎｍのＳｉＮｘ膜を連
続して成膜する。その後、フォトリソグラフィーにより
パターニングし、最上層のＳｉＮｘ膜をＢＨＦ液（フッ
酸＋フッ化アンモニウム）でエッチングすることによ
り、エッチングストッパー層８のみを形成する。
【００４６】続いて、コンタクト層９及びドレイン電極
１２となるｎ＋半導体層を成膜し、パターニングを行っ
た。ここで、コンタクト層９にはａ−Ｓｉ（ｎ＋）では
なく、μｃ−Ｓｉ（ｎ＋）を採用した。これは、本実施
形態１では、コンタクト層９を電極として使用するた
め、スイッチング素子であるＴＦＴ100のＯＮ抵抗に比
べて、十分小さい抵抗を得るためである。
１２となるｎ＋半導体層を成膜し、パターニングを行っ
た。ここで、コンタクト層９にはａ−Ｓｉ（ｎ＋）では
なく、μｃ−Ｓｉ（ｎ＋）を採用した。これは、本実施
形態１では、コンタクト層９を電極として使用するた
め、スイッチング素子であるＴＦＴ100のＯＮ抵抗に比
べて、十分小さい抵抗を得るためである。
【００４７】但し、透明かつスイッチング素子のＯＮ抵
抗に対して十分低抵抗な材料であれば、μｃ−Ｓｉ（ｎ
＋）以外の他の材料を用いることも可能である。例え
ば、Ｐ−Ｓｉ（ｎ＋）やイオンドーピングされたＺｎＳ
やＳｉＣ或いはモリブデンシリサイドの様なメタルシリ
サイド等があげられる。
抗に対して十分低抵抗な材料であれば、μｃ−Ｓｉ（ｎ
＋）以外の他の材料を用いることも可能である。例え
ば、Ｐ−Ｓｉ（ｎ＋）やイオンドーピングされたＺｎＳ
やＳｉＣ或いはモリブデンシリサイドの様なメタルシリ
サイド等があげられる。
【００４８】上記従来のＰｉｘｅｌ ｏｎ ｐａｓｓｉ
ｖａｔｉｏｎ構造のアクティブマトリクス基板では、液
晶表示装置の光透過率を低下させないように、信号線と
は別に光透過性の、例えばＩＴＯ等を用いて絵素電極と
電気的に接続されるドレイン電極を形成していた。これ
に対して、本実施形態１では、コンタクト層９及びドレ
イン電極１２を同一材料で同時に形成するので、光透過
率を低下させることなしに製造プロセスを１工程低減す
ることができる。
ｖａｔｉｏｎ構造のアクティブマトリクス基板では、液
晶表示装置の光透過率を低下させないように、信号線と
は別に光透過性の、例えばＩＴＯ等を用いて絵素電極と
電気的に接続されるドレイン電極を形成していた。これ
に対して、本実施形態１では、コンタクト層９及びドレ
イン電極１２を同一材料で同時に形成するので、光透過
率を低下させることなしに製造プロセスを１工程低減す
ることができる。
【００４９】続いて、ＳｉＮｘからなるゲート絶縁膜６
をエッチングすることにより、ドライバーＩＣとバスラ
インとの接続部分となるコンタクトホールを端子上に形
成する（図示せず）。
をエッチングすることにより、ドライバーＩＣとバスラ
インとの接続部分となるコンタクトホールを端子上に形
成する（図示せず）。
【００５０】次に、ソース電極１１及び信号線１０を形
成する。本実施形態１では、Ｔｉを、膜厚300ｎｍとな
るようにスパッタリング法により被着して金属薄膜を形
成し、続いて、この金属薄膜をフォトリソグラフィーに
よりパターン形成し、その後これをエッチングしてソー
ス電極１１及び信号線１０を形成した。本実施形態１で
は、信号線材料としてＴｉを用いたが、Ａ１、Ｃｒ、Ｍ
ｏ等その他の金属材料やそれらの化合物を使用すること
も可能である。
成する。本実施形態１では、Ｔｉを、膜厚300ｎｍとな
るようにスパッタリング法により被着して金属薄膜を形
成し、続いて、この金属薄膜をフォトリソグラフィーに
よりパターン形成し、その後これをエッチングしてソー
ス電極１１及び信号線１０を形成した。本実施形態１で
は、信号線材料としてＴｉを用いたが、Ａ１、Ｃｒ、Ｍ
ｏ等その他の金属材料やそれらの化合物を使用すること
も可能である。
【００５１】次に、層間絶縁膜１３として、感光性のア
クリル樹脂をスピンコーティング法によって３μｍの膜
厚で形成する。続いて、このアクリル樹脂膜を所望のパ
ターンに従って露光し、アルカリ性の溶液によって処理
した。これによって露光された部分のみがアルカリ性の
溶液によってエッチングされ、層間絶縁膜１３を貫通す
るコンタクトホール１４を形成する。このアルカリ現像
によるパターニングにおいては、コンタクトホール１４
のテーパ形状も良好なものが得られることを確認でき
た。
クリル樹脂をスピンコーティング法によって３μｍの膜
厚で形成する。続いて、このアクリル樹脂膜を所望のパ
ターンに従って露光し、アルカリ性の溶液によって処理
した。これによって露光された部分のみがアルカリ性の
溶液によってエッチングされ、層間絶縁膜１３を貫通す
るコンタクトホール１４を形成する。このアルカリ現像
によるパターニングにおいては、コンタクトホール１４
のテーパ形状も良好なものが得られることを確認でき
た。
【００５２】この様に層間絶縁膜１３として、感光性の
アクリル樹脂を用いると、薄膜の形成をスピンコーティ
ング法によって形成することができるので、以下の利点
がある。
アクリル樹脂を用いると、薄膜の形成をスピンコーティ
ング法によって形成することができるので、以下の利点
がある。
【００５３】（１）数μｍという膜厚の薄膜を容易に形
成することができる。
成することができる。
【００５４】（２）パターニングにはフォトレジストの
塗布工程が不要になるので、生産性を向上できる。
塗布工程が不要になるので、生産性を向上できる。
【００５５】なお、本実施形態１で用いたアクリル樹脂
は塗布前に着色しているが、これは上記パターニング後
に全面に露光処理を施すことによって透明化することが
できる。この様な透明化の処理は化学的にも行うことが
可能であり、それを用いても良いことは言うまでもな
い。
は塗布前に着色しているが、これは上記パターニング後
に全面に露光処理を施すことによって透明化することが
できる。この様な透明化の処理は化学的にも行うことが
可能であり、それを用いても良いことは言うまでもな
い。
【００５６】また、本実施形態１では、層間絶縁膜１３
として寄生容量を小さくするために、厚膜の有機樹脂を
使用したが、ＳｉＮｘ等の無機材科を使用することも可
能である。
として寄生容量を小さくするために、厚膜の有機樹脂を
使用したが、ＳｉＮｘ等の無機材科を使用することも可
能である。
【００５７】次に、絵素電極１５となる透明導電膜をス
パッタ法によって形成し、パターニングした。この絵素
電極１５は層間絶縁膜１３を貫くコンタクトホール１４
を介してＴＦＴ100の光透過性の半導体層からなるドレ
イン電極１２と接続される。以上の工程で、図示するア
クティブマトリクス基板が作製される。
パッタ法によって形成し、パターニングした。この絵素
電極１５は層間絶縁膜１３を貫くコンタクトホール１４
を介してＴＦＴ100の光透過性の半導体層からなるドレ
イン電極１２と接続される。以上の工程で、図示するア
クティブマトリクス基板が作製される。
【００５８】その後、このアクティブマトリクス基板は
印刷法にてポリイミドを用いた配向膜を塗布され、ラビ
ングにより配向処理された後、同様の処理を施したカラ
ーフィルター側基板（対向基板）を貼合わせる。
印刷法にてポリイミドを用いた配向膜を塗布され、ラビ
ングにより配向処理された後、同様の処理を施したカラ
ーフィルター側基板（対向基板）を貼合わせる。
【００５９】次に、両基板間に液晶を注入し、これを封
止する。これにより、本発明アクティブマトリクス基板
を組み込んだアクティブマトリクス型液晶パネルが完成
する。
止する。これにより、本発明アクティブマトリクス基板
を組み込んだアクティブマトリクス型液晶パネルが完成
する。
【００６０】ここで、より好ましくは、本実施形態１の
アクティブマトリクス基板において、信号線１０及び走
査線２を遮光体として利用し、アクティブマトリクス基
板側或いはこれと貼合わされるカラーフィルター側基板
にブラックマトリクスを使用しない構造とする。本構造
によれば、遮光用のブラックマトリクスの作製工程を省
略できるとともに、ブラックマトリクスと絵素電極１５
の貼合せ精度のために要する領域が不要になるため、開
口部を最大限に使用できる。従って、その分、開口率を
大きくでき、光の利用効率を向上できるので、液晶表示
装置の表示品位も向上できる。
アクティブマトリクス基板において、信号線１０及び走
査線２を遮光体として利用し、アクティブマトリクス基
板側或いはこれと貼合わされるカラーフィルター側基板
にブラックマトリクスを使用しない構造とする。本構造
によれば、遮光用のブラックマトリクスの作製工程を省
略できるとともに、ブラックマトリクスと絵素電極１５
の貼合せ精度のために要する領域が不要になるため、開
口部を最大限に使用できる。従って、その分、開口率を
大きくでき、光の利用効率を向上できるので、液晶表示
装置の表示品位も向上できる。
【００６１】このようなアクティブマトリクス基板にお
いて、ドレイン電極１２と信号線１０をともにＩＴＯで
形成することによりプロセス数を削減する方法も考えら
れる。しかし、この方法では信号線１０の抵抗が従来の
金属配線に比べて大きくなるため、信号遅延の問題から
大型基板には適応できない。しかも、信号線１０が透明
であるため、この部分を遮光するためのブラックマトリ
クスが必要になり、Ｐｉｘｅ１ ｏｎ ｐａｓｓｉｖａ
ｔｉｏｎ構造の利点を十分に生かし切れない。
いて、ドレイン電極１２と信号線１０をともにＩＴＯで
形成することによりプロセス数を削減する方法も考えら
れる。しかし、この方法では信号線１０の抵抗が従来の
金属配線に比べて大きくなるため、信号遅延の問題から
大型基板には適応できない。しかも、信号線１０が透明
であるため、この部分を遮光するためのブラックマトリ
クスが必要になり、Ｐｉｘｅ１ ｏｎ ｐａｓｓｉｖａ
ｔｉｏｎ構造の利点を十分に生かし切れない。
【００６２】これに対して、本実施形態１のアクティブ
マトリクス基板では信号線１０として従来と同様の金属
材料が使用できるため、信号線１０に十分低抵抗な材料
を使用できるとともに、信号線１０及び走査線２を遮光
体として利用できるためブラックマトリクスを必要とし
ない。従って、以上２点の相和的作用により表示品位を
一層向上できる。
マトリクス基板では信号線１０として従来と同様の金属
材料が使用できるため、信号線１０に十分低抵抗な材料
を使用できるとともに、信号線１０及び走査線２を遮光
体として利用できるためブラックマトリクスを必要とし
ない。従って、以上２点の相和的作用により表示品位を
一層向上できる。
【００６３】（実施形態２）図４及び図５は本発明アク
ティブマトリクス基板の実施形態２を示す。本実施形態
２では、補助容量電極を備えたアクティブマトリクス基
板に本発明を適用したものである。
ティブマトリクス基板の実施形態２を示す。本実施形態
２では、補助容量電極を備えたアクティブマトリクス基
板に本発明を適用したものである。
【００６４】即ち、図４に示すように、ＴＦＴ100のド
レイン電極１２を隣接する走査線２に向けて延在し、そ
の端部を広幅になったゲート電極３の上部にゲート絶縁
膜６を介して重畳し、この重畳部に補助容量電極５（１
２）を形成している。この補助容量電極５はコンタクト
ホール１４を介して絵素電極１５に電気的に接続されて
いる。
レイン電極１２を隣接する走査線２に向けて延在し、そ
の端部を広幅になったゲート電極３の上部にゲート絶縁
膜６を介して重畳し、この重畳部に補助容量電極５（１
２）を形成している。この補助容量電極５はコンタクト
ホール１４を介して絵素電極１５に電気的に接続されて
いる。
【００６５】ここで、補助容量電極５はＴＦＴ100のド
レイン電極１２と同一の材料、即ち光透過性の同一の半
導体層（ｎ＋半導体）で同時に形成される。
レイン電極１２と同一の材料、即ち光透過性の同一の半
導体層（ｎ＋半導体）で同時に形成される。
【００６６】なお、実施形態１と対応する部分について
は同一の符号を付してあり、具体的な説明については省
略する。
は同一の符号を付してあり、具体的な説明については省
略する。
【００６７】本実施形態２においても、上記実施形態１
と同様に、信号線１０及び走査線２を遮光体として利用
する、より好ましい実施形態をとることが可能である。
また、層間絶縁膜１３として感光性のアクリル樹脂をス
ピンコーティング法により形成することも同様に可能で
ある。
と同様に、信号線１０及び走査線２を遮光体として利用
する、より好ましい実施形態をとることが可能である。
また、層間絶縁膜１３として感光性のアクリル樹脂をス
ピンコーティング法により形成することも同様に可能で
ある。
【００６８】（実施形態３）図６及び図７は本発明アク
ティブマトリクス基板の実施形態３を示す。本実施形態
３では、補助容量配線を備えたアクティブマトリクス基
板に本発明を適用したものである。
ティブマトリクス基板の実施形態３を示す。本実施形態
３では、補助容量配線を備えたアクティブマトリクス基
板に本発明を適用したものである。
【００６９】即ち、図６及び図７に示すように、矩形状
をなす絵素電極１５の長手方向のほぼ中央部には走査線
２と平行に補助容量配線４が配線されている。この補助
容量配線４は走査線２及びゲート電極と同一の材料で同
時に形成される。
をなす絵素電極１５の長手方向のほぼ中央部には走査線
２と平行に補助容量配線４が配線されている。この補助
容量配線４は走査線２及びゲート電極と同一の材料で同
時に形成される。
【００７０】本実施形態３では、ＴＦＴ100のドレイン
電極１２を補助容量配線４に向けて延在し、その端部を
補助容量配線４の上部にゲート絶縁膜６を介して重畳
し、この重畳部に補助容量電極５（１２）を形成してい
る。この補助容量電極５はコンタクトホール１４を介し
て絵素電極１５に電気的に接続されている。
電極１２を補助容量配線４に向けて延在し、その端部を
補助容量配線４の上部にゲート絶縁膜６を介して重畳
し、この重畳部に補助容量電極５（１２）を形成してい
る。この補助容量電極５はコンタクトホール１４を介し
て絵素電極１５に電気的に接続されている。
【００７１】本実施形態３においても、補助容量電極５
はＴＦＴ100のドレイン電極１２と同一の材料、即ち光
透過性の同一の半導体層（ｎ＋半導体）で同時に形成さ
れる。
はＴＦＴ100のドレイン電極１２と同一の材料、即ち光
透過性の同一の半導体層（ｎ＋半導体）で同時に形成さ
れる。
【００７２】また、本実施形態３においても、上記した
より好ましい実施形態をとることが可能である。
より好ましい実施形態をとることが可能である。
【００７３】（実施形態４）図８及び図９は本発明アク
ティブマトリクス基板の実施形態４を示す。本実施形態
４では、実施形態２と同様に補助容量電極を備えたアク
ティブマトリクス基板に本発明を適用したものである。
但し、以下の点で実施形態２とは異なる。
ティブマトリクス基板の実施形態４を示す。本実施形態
４では、実施形態２と同様に補助容量電極を備えたアク
ティブマトリクス基板に本発明を適用したものである。
但し、以下の点で実施形態２とは異なる。
【００７４】本実施形態４では、図９に示すように、補
助容量電極５を信号線１０と同じ材料で同時に形成し、
ＴＦＴ100のドレイン電極１２及び補助容量電極５とド
レイン電極１２の接続配線を光透過性の半導体層、即ち
ＴＦＴ100のコンタクト層（ｎ＋半導体）と同一の材料
で形成している。
助容量電極５を信号線１０と同じ材料で同時に形成し、
ＴＦＴ100のドレイン電極１２及び補助容量電極５とド
レイン電極１２の接続配線を光透過性の半導体層、即ち
ＴＦＴ100のコンタクト層（ｎ＋半導体）と同一の材料
で形成している。
【００７５】なお、図４及び図５と対応する部分につい
ては同一の符号を付し、具体的な説明については省略す
る。
ては同一の符号を付し、具体的な説明については省略す
る。
【００７６】本実施形態４においても、上記したより好
ましい実施形態をとることが可能である。
ましい実施形態をとることが可能である。
【００７７】（実施形態５）図１０及び図１１は本発明
アクティブマトリクス基板の実施形態５を示す。本実施
形態５では、実施形態３と同様に補助容量配線を備えた
アクティブマトリクス基板に本発明を適用したものであ
る。但し、以下の点で実施形態３とは異なる。
アクティブマトリクス基板の実施形態５を示す。本実施
形態５では、実施形態３と同様に補助容量配線を備えた
アクティブマトリクス基板に本発明を適用したものであ
る。但し、以下の点で実施形態３とは異なる。
【００７８】本実施形態５では、図１１に示すように、
実施形態４同様に、補助容量電極５を信号線１０と同じ
材料で同時に形成し、ＴＦＴ100のドレイン電極１２及
び補助容量電極５とドレイン電極１２の接続配線を光透
過性の半導体層、即ちＴＦＴ100のコンタクト層（ｎ＋
半導体）と同一の材料で形成している。
実施形態４同様に、補助容量電極５を信号線１０と同じ
材料で同時に形成し、ＴＦＴ100のドレイン電極１２及
び補助容量電極５とドレイン電極１２の接続配線を光透
過性の半導体層、即ちＴＦＴ100のコンタクト層（ｎ＋
半導体）と同一の材料で形成している。
【００７９】なお、図６及び図７と対応する部分につい
ては同一の符号を付し、具体的な説明については省略す
る。
ては同一の符号を付し、具体的な説明については省略す
る。
【００８０】本実施形態５においても、上記したより好
ましい実施形態をとることが可能である。
ましい実施形態をとることが可能である。
【００８１】なお、実施形態４及び実施形態５に示すよ
うに、補助容量電極５のみを信号線１０と同じ材料で形
成し、ドレイン電極１２及び補助容量電極５とドレイン
電極１２とを電気的に接続する配線材料をＴＦＴ100の
コンタクト層と同じ光透過性の半導体材料で形成する構
成によれば、単位面積当たりの容量低下を引き起こさな
いという利点がある。
うに、補助容量電極５のみを信号線１０と同じ材料で形
成し、ドレイン電極１２及び補助容量電極５とドレイン
電極１２とを電気的に接続する配線材料をＴＦＴ100の
コンタクト層と同じ光透過性の半導体材料で形成する構
成によれば、単位面積当たりの容量低下を引き起こさな
いという利点がある。
【００８２】また、上記の実施形態１〜実施形態５で
は、いずれも本発明アクティブマトリクス基板を、スイ
ッチング素子としてＴＦＴを用いたアクティブマトリク
ス型液晶表示装置に適用する場合について説明したが、
ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイオード等の
他のスイッチング素子を備えたアクティブマトリクス型
表示装置についても同様に適用することが可能である。
は、いずれも本発明アクティブマトリクス基板を、スイ
ッチング素子としてＴＦＴを用いたアクティブマトリク
ス型液晶表示装置に適用する場合について説明したが、
ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイオード等の
他のスイッチング素子を備えたアクティブマトリクス型
表示装置についても同様に適用することが可能である。
【００８３】
【発明の効果】以上の本発明アクティブマトリクス基板
によれば、スイッチング素子のドレイン電極を光透過性
を有する半導体薄膜からなるコンタクト層と同一材料で
形成する構成をとるので、まず、第１に開口率を大きく
できる。このため、光利用効率を向上でき、その分、ア
クティブマトリクス型表示装置に組み込んだ場合に、表
示品位を向上できる利点がある。
によれば、スイッチング素子のドレイン電極を光透過性
を有する半導体薄膜からなるコンタクト層と同一材料で
形成する構成をとるので、まず、第１に開口率を大きく
できる。このため、光利用効率を向上でき、その分、ア
クティブマトリクス型表示装置に組み込んだ場合に、表
示品位を向上できる利点がある。
【００８４】第２に、コンタクト層とドレイン電極の形
成工程を同時に行えるので、工程数を削減できる。従っ
て、生産能率を向上でき、Ｐｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板のコス
トダウンを図ることができる。
成工程を同時に行えるので、工程数を削減できる。従っ
て、生産能率を向上でき、Ｐｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板のコス
トダウンを図ることができる。
【００８５】また、従来のＰｉｘｅｌ ｏｎ ｐａｓｓ
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板とは異
なり、信号線として低抵抗の金属配線を使用できるの
で、信号線上の信号遅延を回避できる。従って、この点
においても、アクティブマトリクス型表示装置に組み込
んだ場合の表示品位を向上できる。
ｉｖａｔｉｏｎ構造のアクティブマトリクス基板とは異
なり、信号線として低抵抗の金属配線を使用できるの
で、信号線上の信号遅延を回避できる。従って、この点
においても、アクティブマトリクス型表示装置に組み込
んだ場合の表示品位を向上できる。
【００８６】また、特に請求項１または２に記載のアク
ティブマトリクス基板によれば、補助容量を備えたＰｉ
ｘｅｌ ｏｎ ｐａｓｓｉｖａｔｉｏｎ構造のアクティ
ブマトリクス基板を実現できるので、アクティブマトリ
クス型表示装置に組み込んだ場合の表示品位を一層向上
できる。
ティブマトリクス基板によれば、補助容量を備えたＰｉ
ｘｅｌ ｏｎ ｐａｓｓｉｖａｔｉｏｎ構造のアクティ
ブマトリクス基板を実現できるので、アクティブマトリ
クス型表示装置に組み込んだ場合の表示品位を一層向上
できる。
【００８７】また、特に請求項４に記載のアクティブマ
トリクス基板によれば、走査線及び信号線を遮光体とし
て利用できるので、これらをブラックマトリクスとして
用いることが可能になる。このため、アクティブマトリ
クス基板と対向基板との貼合せ精度を確保するために必
要とされる領域を可及的に低減できる。従って、その
分、開口率を向上できるで、この点においても、アクテ
ィブマトリクス型表示装置に組み込んだ場合の表示品位
を向上できる。
トリクス基板によれば、走査線及び信号線を遮光体とし
て利用できるので、これらをブラックマトリクスとして
用いることが可能になる。このため、アクティブマトリ
クス基板と対向基板との貼合せ精度を確保するために必
要とされる領域を可及的に低減できる。従って、その
分、開口率を向上できるで、この点においても、アクテ
ィブマトリクス型表示装置に組み込んだ場合の表示品位
を向上できる。
【００８８】また、特に請求項５に記載のアクティブマ
トリクス基板によれば、層間絶縁膜の材料として感光性
のアクリル樹脂を用いるので、スピンコーティング法に
よって層間絶縁膜を形成することができる。このため、
数μｍという膜厚の薄膜を容易に形成することができ
る、パターニングにはフォトレジストの塗布工程が不要
になるので、生産性を向上できる、といった利点があ
る。
トリクス基板によれば、層間絶縁膜の材料として感光性
のアクリル樹脂を用いるので、スピンコーティング法に
よって層間絶縁膜を形成することができる。このため、
数μｍという膜厚の薄膜を容易に形成することができ
る、パターニングにはフォトレジストの塗布工程が不要
になるので、生産性を向上できる、といった利点があ
る。
【図１】本発明アクティブマトリクス基板の実施形態１
を示す、アクティブマトリクス基板の部分平面図。
を示す、アクティブマトリクス基板の部分平面図。
【図２】本発明アクティブマトリクス基板の実施形態１
を示す、図１のＡ−Ａ線による断面図。
を示す、図１のＡ−Ａ線による断面図。
【図３】本発明アクティブマトリクス基板の実施形態１
を示す、図１のＢ−Ｂ線による断面図。
を示す、図１のＢ−Ｂ線による断面図。
【図４】本発明アクティブマトリクス基板の実施形態２
を示す、アクティブマトリクス基板の部分平面図。
を示す、アクティブマトリクス基板の部分平面図。
【図５】本発明アクティブマトリクス基板の実施形態２
を示す、図４のＡ−Ａ線による断面図。
を示す、図４のＡ−Ａ線による断面図。
【図６】本発明アクティブマトリクス基板の実施形態３
を示す、アクティブマトリクス基板の部分平面図。
を示す、アクティブマトリクス基板の部分平面図。
【図７】本発明アクティブマトリクス基板の実施形態３
を示す、図６のＡ−Ａ線による断面図。
を示す、図６のＡ−Ａ線による断面図。
【図８】本発明アクティブマトリクス基板の実施形態４
を示す、アクティブマトリクス基板の部分平面図。
を示す、アクティブマトリクス基板の部分平面図。
【図９】本発明アクティブマトリクス基板の実施形態４
を示す、図８のＡ−Ａ線による断面図。
を示す、図８のＡ−Ａ線による断面図。
【図１０】本発明アクティブマトリクス基板の実施形態
５を示す、アクティブマトリクス基板の部分平面図。
５を示す、アクティブマトリクス基板の部分平面図。
【図１１】本発明アクティブマトリクス基板の実施形態
５を示す、図１０のＡ−Ａ線による断面図。
５を示す、図１０のＡ−Ａ線による断面図。
【図１２】アクティブマトリクス基板の従来例を示す平
面図。
面図。
【図１３】図１２のＡ−Ａ線による断面図。
【図１４】従来のＰｉｘｅｌ ｏｎ ｐａｓｓｉｖａｔ
ｉｏｎ構造のアクティブマトリクス型液晶表示装置のア
クティブマトリクス基板を示す平面図。
ｉｏｎ構造のアクティブマトリクス型液晶表示装置のア
クティブマトリクス基板を示す平面図。
【図１５】図１４のＡ−Ａ線による断面図。
【図１６】図１４のＢ−Ｂ線による断面図。
１ 絶縁性ガラス基板
２ 走査線
３ ゲート電極
４ 補助容量配線
５ 補助容量電極
６ ゲート絶縁膜
７ チャネル層
８ エッチングストッパー層
９ コンタクト層
１０ 信号線
１１ ソース電極
１２ ドレイン電極
１３ 層間絶縁膜
１４ コンタクトホール
１５ 絵素電極
100 ＴＦＴ
フロントページの続き
(56)参考文献 特開 平６−208132（ＪＰ，Ａ)
特開 平５−210113（ＪＰ，Ａ)
特開 平５−173183（ＪＰ，Ａ)
特開 平４−27920（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
Claims (6)
- 【請求項１】 絶縁性基板と、 該絶縁性基板上に格子状に配線された走査線及び信号線
と、 該走査線及び該信号線にそれぞれ電気的に接続されたス
イッチング素子と、 該スイッチング素子、該走査線及び該信号線の上部に形
成された層間絶縁膜と、 該層間絶縁膜上で該スイッチング素子のドレイン電極と
スルーホールおよび補助容量電極を介して電気的に接続
された絵素電極とを備えたアクティブマトリクス基板に
おいて、 該スイッチング素子のコンタクト層及び該ドレイン電極
が光透過性を有する同一材料からなる半導体薄膜で形成
されており、該補助容量電極は該ドレイン電極と配線材
料を介して接続されており、該配線材料は隣接する該走
査線に絶縁層を介して重畳されており、該補助容量電極
が該信号線と同じ材料で形成される一方、該配線材料が
該スイッチング素子の該コンタクト層と同じ材料で形成
されているアクティブマトリクス基板。 - 【請求項２】 絶縁性基板と、 該絶縁性基板上に格子状に配線された走査線及び信号線
と、 該走査線及び該信号線にそれぞれ電気的に接続されたス
イッチング素子と、 該スイッチング素子、該走査線及び該信号線の上部に形
成された層間絶縁膜と、 該層間絶縁膜上で該スイッチング素子のドレイン電極と
スルーホールおよび補助容量電極を介して電気的に接続
された絵素電極とを備えたアクティブマトリクス基板に
おいて、 該スイッチング素子のコンタクト層及び該ドレイン電極
が光透過性を有する同一材料からなる半導体薄膜で形成
されており、該補助容量電極は該ドレイン電極と配線材
料を介して接続されており、該走査線と平行に配線され
た補助容量配線を備え、該配線材料は該補助容量配線に
絶縁層を介して重畳されており、該補助容量電極が該信
号線と同じ材料で形成される一方、該配線材料が該スイ
ッチング素子の該コンタクト層と同じ材料で形成されて
いるアクティブマトリクス基板。 - 【請求項３】 前記信号線が光不透過性の金属又は金属
化合物で形成されている請求項１または２に記載のアク
ティブマトリクス基板。 - 【請求項４】 前記走査線及び前記信号線をブラックマ
トリクスとして使用する請求項１〜３のいずれかに記載
のアクティブマトリクス基板。 - 【請求項５】 前記層間絶縁膜が感光性のアクリル樹脂
である請求項１〜４のいずれかに記載のアクティブマト
リクス基板。 - 【請求項６】 前記スイッチング素子のコンタクト層に
μｃ−Ｓｉ（ｎ＋）を用いる請求項１または２に記載の
アクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14053196A JP3367821B2 (ja) | 1996-06-03 | 1996-06-03 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14053196A JP3367821B2 (ja) | 1996-06-03 | 1996-06-03 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09325356A JPH09325356A (ja) | 1997-12-16 |
| JP3367821B2 true JP3367821B2 (ja) | 2003-01-20 |
Family
ID=15270842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14053196A Expired - Fee Related JP3367821B2 (ja) | 1996-06-03 | 1996-06-03 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3367821B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065020A (ja) * | 2004-08-27 | 2006-03-09 | Seiko Epson Corp | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 |
| JP5117667B2 (ja) * | 2005-02-28 | 2013-01-16 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JP5247070B2 (ja) * | 2007-06-12 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶表示パネル及びその製造方法 |
| JP5239924B2 (ja) * | 2009-02-16 | 2013-07-17 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置及びそれを用いた電子機器 |
| WO2014054487A1 (ja) * | 2012-10-02 | 2014-04-10 | シャープ株式会社 | 液晶パネル、及び製造方法 |
-
1996
- 1996-06-03 JP JP14053196A patent/JP3367821B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09325356A (ja) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| USRE39798E1 (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| KR100602062B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| JP4199501B2 (ja) | 液晶表示装置の製造方法 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US20080061296A1 (en) | Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same | |
| JP2003195330A (ja) | 液晶表示装置 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| US6049365A (en) | Liquid crystal displaying apparatus with a converter not exposed to liquid crystal | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2006189830A (ja) | 液晶表示装置およびその製造方法 | |
| WO2018030298A1 (ja) | アクティブマトリクス基板および表示装置 | |
| JP4011557B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH1164886A (ja) | 表示装置 | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| JP4116067B2 (ja) | 液晶表示装置 | |
| JP5090133B2 (ja) | 液晶表示装置 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| KR20040086927A (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1138437A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |