JP3583534B2 - アクティブマトリックス型液晶表示パネル - Google Patents
アクティブマトリックス型液晶表示パネル Download PDFInfo
- Publication number
- JP3583534B2 JP3583534B2 JP34053095A JP34053095A JP3583534B2 JP 3583534 B2 JP3583534 B2 JP 3583534B2 JP 34053095 A JP34053095 A JP 34053095A JP 34053095 A JP34053095 A JP 34053095A JP 3583534 B2 JP3583534 B2 JP 3583534B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- video signal
- liquid crystal
- crystal display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリックス型液晶表示パネルに係り、特に、横電界方式と称されるアクティブマトリックス型液晶表示パネルに関する。
【０００２】
【従来の技術】
横電界方式と称されるアクティブマトリックス型液晶表示パネルは、液晶層を介して互いに対向して配置される透明基板のうち、その一方の液晶側の単位画素に相当する領域面に、表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間において透明基板と平行に発生させる電界によって該液晶層透過する光を変調させるようにしたものである。
【０００３】
そして、該透明基板面には、その各画素領域の境界部において形成された、各画素毎の薄膜トランジスタと、ｘ方向に並設された薄膜トランジスタを一括してオンさせるための走査信号線と、オンされた薄膜トランジスタを介して前記表示用電極に映像信号を供給するための映像信号線と、前記基準電極に基準信号を供給するための基準信号線等を備えている。
【０００４】
このような構成からなる液晶表示パネルは、たとえば特許出願公表平５−５０５２４７号公報、特公昭６３−２１９０７号公報、および特開平６−１６０８７８号公報等に詳述されている。
【０００５】
そして、このような構成からなる液晶表示パネルにおいて、液晶層を介した他方の透明基板の該液晶層側の面に形成される遮光膜は、一方の透明基板面に互いに隣接配置される映像信号線とたとえば基準電極との間の領域を充分に覆うようにして形成されるのが必須の構成となっていた。
【０００６】
けだし、表示用電極と基準電極との間において本来の表示に関係する電界の他に、映像信号線と基準電極との間に本来の表示とは関係のない電界が発生してしまうからである。
【０００７】
【発明が解決しようとする課題】
このことから、半導体材料からなる薄膜トランジスタへの光照射による特性劣化を防止する等のために設けられた遮光膜において、上述したように、映像信号線と基準電極との間の領域を充分に覆わなければならないという規制が加わることから、他の透明基板との位置合わせにかなりの精度が要求されるという問題点が指摘されていた。
【０００８】
このため、映像信号線と基準電極とを絶縁膜を介して互いに重畳させることによって、それらの間の領域を形成しないようにした構成のもの、あるいは、隣接配置される映像信号線と基準電極との間を絶縁膜を介して金属導電膜で覆う構成のものが、それぞれ本出願人によって提案されるに至っている。
【０００９】
しかし、前者の場合には、互いに重畳配置される映像信号線と基準電極との間に介在される絶縁膜の絶縁不良による短絡欠陥の発生が免れ得なかったという問題が残存されていた。
【００１０】
また、後者の場合には、前者のような短絡欠陥の発生は抑制できるが、なんらかの原因で映像信号線と基準電極との間に短絡欠陥の発生が生じた際には、前記金属導電膜が不透明材料であるがために該短絡欠陥の発見が困難となり、ひいては、その修復の作業が困難であったという問題が残存していた。
【００１１】
本発明はこのような事情に基づいてなされたものであり、その目的は、互いに対向配置される透明基板の位置合わせの裕度を大きくでき、かつ、映像信号線とこの映像信号線に隣接する他の電極との間に短絡欠陥が発生した際に、その発見および修復を容易にできるアクティブマトリックス液晶表示パネルを提供することにある。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
（１）本発明は、たとえば、液晶層を介して互いに対向して配置される透明基板のうち、その一方の基板に表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間において透明基板と平行に発生させる電界によって該液晶層を透過する光を変調させるようにしたものであって、前記表示用電極は、走査信号線への走査信号の供給によってオンするスイッチング素子を介して映像信号線からの映像信号が供給されるとともに、前記基準電極は、基準信号線からの基準信号が供給されるアクティブマトリックス型液晶表示パネルにおいて、ノーマリブラックの表示モードであり、前記走査信号線と絶縁膜を介して配置される映像信号線とこの映像信号線と隣接配置される前記基準電極又は表示用電極との間の領域に、前記映像信号線の上面に形成された保護膜を介して前記映像信号線と該映像信号線に隣接する前記基準電極又は表示用電極にその一部が重なる様に導電膜が形成され、この導電膜は透明材料で形成されていることを特徴とする。
（２）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は映像信号線に沿った他の画素領域に及んで延在し、他方の透明基板側に形成された遮光膜は、前記映像信号線の延在方向と直交する方向に延在して形成され、少なくとも薄膜トランジスタへの光照射を遮蔽するようにして形成されていることを特徴とする。
（３）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は、その画素領域側の辺部が前記絶縁膜を介して前記基準電極又は表示用電極上に重畳されていることを特徴とする。
（４）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は、映像信号線に沿った他の画素領域に及んで延在されていることを特徴とする。
（５）本発明は、たとえば、（４）の構成を前提とし、映像信号線が形成されている透明基板と対向配置される他の透明基板側の遮光膜は、前記映像信号線の延在方向と直交する方向に延在して形成され、少なくとも薄膜トランジスタへの光照射を遮蔽するようにして形成されていることを特徴とする。
（６）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は、映像信号線に沿った他の画素領域毎にそれぞれ分離されて形成されていることを特徴とする。
（７）本発明は、たとえば、（６）の構成を前提とし、映像信号線が形成されている透明基板と対向配置される他の透明基板側の遮光膜は、少なくとも薄膜トランジスタへの光照射を遮蔽するように前記映像信号線の延在方向と直交する方向に延在して形成され、この遮光膜と各画素領域における前記導電膜とで平面的に観た場合に格子状パターンが形成できるように、前記導電膜の映像信号線に沿った長さを最小限に抑えていることを特徴とする。
（８）本発明は、たとえば、（１）、（２）、（３）、（５）、（６）のいずれかの構成を前提とし、前記導電膜は、ＩＴＯ、ＳｎＯ ２ 、Ｉｎ ２ Ｏ ３ のうちいずれかが選択されたもの、あるいは選択された２種以上を積層させて形成されていることを特徴とする。
（９）本発明は、たとえば、（１）の構成を前提とし、前記導電膜の下層に映像信号線およびこの映像信号線に隣接する前記基準電極又は表示用電極が形成されていることを特徴とする。
（１０）本発明は、たとえば、（１）ないし（９）のいずれかの構成を前提とし、そのアクティブマトリックス型液晶表示パネルを用いた液晶表示装置。
【００２０】
【発明の実施の形態】
以下、本発明によるアクティブマトリックス型液晶表示パネルの各実施例について説明をする。
【００２１】
実施例１．
まず、図２に示すように、液晶表示パネル１があり、この液晶表示パネル１の液晶層を介して互いに対向配置される透明基板１Ａ、１Ｂのうち一方の透明基板１Ａの液晶側の面に、そのｘ方向（行方向）に延在しｙ方向（列方向）に並設される走査信号線２および基準信号線４とが形成されている。
【００２２】
この場合、同図では、透明基板１Ａの上方から、基準信号線４、この基準信号線と比較的大きく離間された走査信号線２、この走査信号線２と近接された基準信号線４、この基準信号線４と比較的大きく離間された走査信号線２、…というように順次配置されている。
【００２３】
そして、これら走査信号線２および基準信号線４とそれぞれ絶縁されてｙ方向に延在しｘ方向に並設される映像信号線３が形成されている。
【００２４】
ここで、走査信号線２、基準信号線４、および映像信号線３のそれぞれによって囲まれる矩形状の比較的広い面積の各領域において単位画素が形成される領域となり、これら各単位画素がマトリックス状に配置されて表示面を構成するようになっている。なお、これら各画素領域における詳細な構成は、後に詳述する。
【００２５】
そして、液晶表示パネル１には、その外部回路として垂直走査回路５および映像信号駆動回路６が備えられ、該垂直走査回路５によって前記走査信号線２のそれぞれに順次走査信号（電圧）が供給され、そのタイミングに合わせて映像信号駆動回路６から映像信号線３に映像信号（電圧）を供給するようになっている。
【００２６】
垂直走査回路５および映像信号駆動回路６は、液晶駆動電源回路７から電源が供給されているとともに、ＣＰＵ８からの画像情報がコントローラ９によってそれぞれ表示データ及び制御信号に分けられて入力されるようになっている。
【００２７】
また、上述した構成の液晶表示パネル１には、特に基準信号線４が設けられ、この基準信号線４に印加される基準電圧信号も液晶駆動電源回路７から供給されるようになっている。
【００２８】
図１は、前記単位画素の一実施例を示す平面図である（図２の点線で囲んだ領域に相当する）。なお、図１のＩＶ−ＩＶ線における断面図を図４に、Ｖ−Ｖ線における断面図を図５に、ＶＩ−ＶＩ線における断面図を図６に示している。
【００２９】
図１は、この実施例で特に設けられたたとえばＩＴＯからなる導電層１００が形成されたものとなっているが、その下層における構成を先に説明する関係上、この導電層１００が形成されていない図３に基づいて、まず説明する。
【００３０】
図３において、透明基板１Ａの主表面に、ｘ方向に延在する基準信号線４と、この基準信号線４と離間されかつ平行に走査信号線２が形成されている。
【００３１】
ここで、基準信号線４には２本の基準電極１４が一体に形成されている。これら２本の基準電極１４は、隣接する一対の後述する映像信号線３とで形成される画素領域のｙ方向辺、すなわち前記それぞれの映像信号線３に近接して（−）ｙ方向に走査信号線２の近傍にまで延在されて形成されている。
【００３２】
そして、これら走査信号線２、基準信号線４、および基準電極１４が形成された透明基板１Ａの表面にはこれら走査信号線２等をも被ってたとえばシリコン窒化膜からなる絶縁膜１５（図４、図５、図６参照）が形成されている。この絶縁膜１５は、後述する映像信号線３に対しては走査信号線２および基準信号線４との交差部に対する層間絶縁膜として、薄膜トランジスタＴＦＴの形成領域に対してはゲート絶縁膜として、蓄積容量Ｃｓｔｇの形成領域に対しては誘電体膜として機能するようになっている。
【００３３】
この絶縁膜１５の表面には、まず、その薄膜トランジスタＴＦＴの形成領域において半導体層１６が形成されている。この半導体層１６はたとえばアモルファスＳｉからなり、走査信号線２上において隣接する映像信号線３のほぼ中央部分に重畳して形成されている。これにより、走査信号線２の一部が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成となっている。
【００３４】
そして、このようにして形成された絶縁膜１５の表面には、図３に示すように、そのｙ方向に延在しｘ方向に並設される映像信号線３が形成されている。
【００３５】
そして、映像信号線３は、薄膜トランジスタＴＦＴの前記半導体層１６の表面の一部にまで延在されて形成されたドレイン電極３Ａが一体となって備えられている。
【００３６】
さらに、画素領域における絶縁膜１５の表面には表示電極１８が形成されている。この表示電極１８は前記基準電極１４の間を走行するようにして形成されている。すなわち、表示電極１８は、その一端が前記薄膜トランジスタＴＦＴのソース電極１８Ａを兼ね、そのまま（＋）ｙ方向に延在されて基準信号線４上に至り、さらに基準信号線４上においてその走行方向の両側に若干延在するＴ字形状となっている。
【００３７】
この場合、表示電極１８の基準信号線４に重畳される部分は、前記基準信号線４との間に誘電体膜としての前記絶縁膜１５を備える蓄積容量Ｃｓｔｇを構成している。この蓄積容量Ｃｓｔｇは、たとえば薄膜トランジスタＴＦＴがオフした際に表示電極１８に映像情報を長く蓄積させる効果を奏するようになっている。
【００３８】
なお、前述した薄膜トランジスタＴＦＴのドレイン電極３Ａとソース電極１８Ａとの界面に相当する半導体層１６の表面にはリン（Ｐ）がドープされて高濃度層となっており、これにより前記各電極におけるオーミックコンタクトを図っている。この場合、半導体層１６の表面の全域には前記高濃度層が形成されており、前記各電極を形成した後に、該電極をマスクとして該電極形成領域以外の高濃度層をエッチングするようにして上記の構成とすることができる。
【００３９】
そして、このように薄膜トランジスタＴＦＴ、映像信号線３、表示電極１８、および蓄積容量Ｃｓｔｇが形成された絶縁膜１５の上面にはたとえばシリコン窒化膜からなる保護膜１９（図４、図５、図６参照）が形成され、この保護膜１９の上面には、上述したように、本実施例で特に設けられたたとえばＩＴＯからなる導電膜１００が形成されている。
【００４０】
すなわち、図１に示すように、映像信号線３とこの映像信号線３と隣接配置される基準電極１４との間の領域に、前記保護膜１９を介して前記映像信号線と、該映像信号線に隣接する他の電極にその一部が重なる導電膜１００がＩＴＯによって形成されている。そして、この導電膜１００は、映像信号線３に沿った他の画素領域に及んで延在され、その辺部は基準電極１４上に（保護膜１９を介して）重畳されている。
【００４１】
このように構成した導電膜１００は、この液晶表示パネル１において後述するようにいわゆるノーマリブラック方式を採用することと相俟って、多大な効果を奏するようになるが、この効果については後に詳述する。
【００４２】
そして、このような導電膜１００が形成された保護膜１９の上面には、該導電膜１００をも被って配向膜２０が形成され（図４、５、６参照）、これにより液晶表示パネル１の下側基板を構成している。なお、この下側基板の液晶層側と反対側の面には偏光板２１が配置されている。
【００４３】
さらに、上側基板となる透明基板１Ｂの液晶側の部分には遮光膜２２が形成されている。
【００４４】
この遮光膜２２は、通常において各画素領域の周辺に相当する領域に形成されるが、この実施例においては、特に、図１の一点鎖線部に相当する領域に形成されている。すなわち、前記導電膜１００が形成されている領域には遮光膜２２を敢えて形成しないようになっている。この理由は、後に詳述するがノーマリブラック方式の採用によって前記導電膜１００が遮光膜２２の機能をも有するようになることに基づいている。
【００４５】
このため、透明基板１Ｂ側に形成された遮光膜２２は、前記薄膜トランジスタＴＦＴへ直接光が照射されるのを防止するための機能と、前記導電膜１００とともに表示コントラストの向上を図る機能とを備えるものとなっている。
【００４６】
さらに、図４に示すように、遮光膜２２（図示されていない）が形成された透明基板１Ｂの液晶層側の面には、カラーフィルタ２３が形成され、このカラーフィルタ２３はｘ方向に隣接する画素領域におけるそれとは異なった色を備えるとともに、それぞれ映像信号線３上において境界部を有するようになっている。また、このようにカラーフィルタ２３が形成された面には樹脂膜等からなる平坦膜２４が形成され、この平坦膜２４の表面には配向膜２５が形成されている。なお、この上側基板の液晶層側と反対側の面には偏光板２６が配置されている。
【００４７】
ここで、透明基板１Ａ側に形成された配向膜２０と偏光板２１、透明基板１Ｂ側に形成された配向膜２５と偏光板２６との関係を図７を用いて説明する。
【００４８】
表示用電極１８と基準電極１４との間に印加される電界の方向２０７に対して、配向膜２０および２５のいずれのラビング方向２０８の角度はφＬＣとなっている。また、一方の偏光板２１の偏光透過軸方向２０９の角度はφＰとなっている。他方の偏光板２６の偏光透過軸は、φＰと直交している。また、φＬＣ＝φＰとなっている。また、液晶層ＬＣとしては、誘電率異方性Δεが正でその値が７．３（１ｋＨｚ）、屈折率異方性Δｎが０．０７３（５８９ｎｍ、２０℃）のネマチック液晶の組成物を用いている。
【００４９】
このような関係からなる配向膜２０、２５と偏光板２１、２６等の構成は、いわゆるノーマリブラックモードと称されるもので、液晶層ＬＣ内に透明基板１Ａと平行な電界Ｅを発生せしめることにより、該液晶層ＬＣに光を透過するようになっている。
【００５０】
この実施例のように示した液晶表示パネルは、映像信号線３と基準電極１４との間の領域に、保護膜１９を介して前記映像信号線と、該映像信号線に隣接する基準電極にその一部が重なる様に、導電膜１００が形成されることによって、映像信号線３および基準電極１４によって発生する電界は、前記導電膜１００側に終端してしまい、液晶層側にまで及んで形成されることがなくなる。
【００５１】
換言すれば、前記導電膜１００の存在によって、映像信号線３と基準電極１４は、液晶層にとって、その電位を等価とすることができるようになる。
【００５２】
そして、この導電膜１００はＩＴＯからなる透明材料で形成されているために、たとえ映像信号線３と基準電極１４との間に短絡欠陥の発生が生じた際にあっても、該導電膜１００を介して短絡欠陥の発見が容易となり、ひいては、その修復の作業が簡単になる。
【００５３】
さらに、液晶層の光透過の遮蔽はその液晶層に電界が形成されていない際になされるいわゆるノーマリブラックの構造となっていることから、前記導電膜１００が形成されている部分は遮光膜の機能を合わせもつようになる。
【００５４】
このことから、映像信号線３が形成されている透明基板１Ａと対向配置される他の透明基板１Ｂ側の遮光膜２２は、前記映像信号線３の延在方向と直交する方向に延在して形成でき、互いに対向配置される透明基板１Ｂの位置合わせの際の裕度を大きくできるようになる。
【００５５】
したがって、互いに対向配置される透明基板１Ａ、１Ｂの位置合わせの裕度を大きくでき、かつ、映像信号線３と基準電極１４との間に短絡欠陥が発生した際に、その発見および修復を容易にできるようになる。
【００５６】
上述した実施例では、映像信号線に沿って形成された導電膜１００の辺部は基準電極１４上に（保護膜１９を介して）重畳させて形成したものである。しかし、この構成は開口率の向上を図らんとしたものであり、必ずしもこれに限定されることはない。
【００５７】
また、上述した実施例では、映像信号線３と基準電極１４との間に導電膜１００を形成するようにしたものである。しかし、たとえば表示用電極１８等が映像信号線３と隣接配置されるような構造のものにあっては、これらの間に導電膜１００を設けるようにしてもよいことはいうまでもない。要は、映像信号線３とこの映像信号線と隣接配置される他の電極との間において適用できるようになる。
【００５８】
さらに、上述した実施例では、導電膜１００の材料としてＩＴＯを用いたものであるが、これに限定されることはなく、たとえば、ＳｎＯ２、Ｉｎ２Ｏ３等であってもよく、また、これらのうち２種以上を積層させて形成させたものであってもよいことはいうまでもない。
【００５９】
なお、上述した液晶表示パネルとして、その映像信号線３、走査信号線２、および基準信号線４のそれぞれの端子は、たとえば電触等の対策からＩＴＯ等の透明材料で形成しているものがある。この場合において、前記導電膜１００の形成の際に同時に前記端子を形成することによって製造工程の低減を図ることができるようになる。
【００６０】
実施例２．
図８に示すように、導電膜１００は、各画素領域毎に分断されて、すなわち各画素領域毎に独立して形成されるようになっている。
【００６１】
このことは、それぞれの画素領域において、導電膜１００と映像信号線３と基準電極１４とが同時に短絡しない限り、換言すれば、導電膜１００と映像信号線３とのみの短絡、あるいは導電膜１００と基準電極１４とのみの短絡はなんら支障がないことを意味し、実施例１と比較した場合に、歩留まりの向上が図れるという効果を奏する。
【００６２】
実施例３．
図９に示すように、導電膜１００は、各画素領域毎に独立して形成されているとともに、この導電膜１００と遮光膜２２とで平面的に観た場合に格子状パターンが形成できるように、前記導電膜１００の映像信号線３に沿った長さを最小限に抑えるようにしたものである。
【００６３】
このようにすることによって、導電膜１００の面積を小さくでき、導電膜１００と映像信号線３と基準電極１４との同時短絡の確率を小さくできる。したがって、歩留まりの向上が図れるようになる。
【００６４】
上述したそれぞれの実施例は、そのいずれにおいても導電膜１００を映像信号線３とこの映像信号線３と隣接される他の電極の上層に設けたものである。しかし、下層側に設けても同様の効果を奏する。映像信号線３およびこの映像信号線３と隣接される他の電極とから発生する電界は、その大部分が導電膜１００側に終端するようになり、液晶層側には残りの僅かな部分しか発生しなくなるからである。
【００６５】
【発明の効果】
以上説明したことから明らかなように、本発明によるアクティブマトリックス型液晶表示パネルによれば、互いに対向配置される透明基板の位置合わせの裕度を大きくでき、かつ、映像信号線とこの映像信号線に隣接する他の電極との間に短絡欠陥が発生した際に、その発見および修復を容易にできるようになる。
【図面の簡単な説明】
【図１】本発明によるアクティブマトリックス型液晶表示パネルの一実施例を示す要部平面図である。
【図２】本発明によるアクティブマトリックス型液晶表示パネルが適用される液晶表示装置の一実施例を示す概略構成図である。
【図３】本発明によるアクティブマトリックス型液晶表示パネルの一実施例を示す要部説明図である。
【図４】図１のＩＶ−ＩＶ線における断面図である。
【図５】図１のＶ−Ｖ線における断面図である。
【図６】図１のＶＩ−ＶＩ線における断面図である。
【図７】本発明によるアクティブマトリックス型液晶表示パネルがノーマリブラック方式を採用していることの説明図である。
【図８】本発明によるアクティブマトリックス型液晶表示パネルの他の実施例を示す要部平面図である。
【図９】本発明によるアクティブマトリックス型液晶表示パネルの他の実施例を示す要部平面図である。
【符号の説明】
２……走査信号線、３……映像信号線、４……基準信号線、１４……基準電極、１８……表示用電極、２２……遮光膜、１００……導電膜。
【発明の属する技術分野】
本発明はアクティブマトリックス型液晶表示パネルに係り、特に、横電界方式と称されるアクティブマトリックス型液晶表示パネルに関する。
【０００２】
【従来の技術】
横電界方式と称されるアクティブマトリックス型液晶表示パネルは、液晶層を介して互いに対向して配置される透明基板のうち、その一方の液晶側の単位画素に相当する領域面に、表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間において透明基板と平行に発生させる電界によって該液晶層透過する光を変調させるようにしたものである。
【０００３】
そして、該透明基板面には、その各画素領域の境界部において形成された、各画素毎の薄膜トランジスタと、ｘ方向に並設された薄膜トランジスタを一括してオンさせるための走査信号線と、オンされた薄膜トランジスタを介して前記表示用電極に映像信号を供給するための映像信号線と、前記基準電極に基準信号を供給するための基準信号線等を備えている。
【０００４】
このような構成からなる液晶表示パネルは、たとえば特許出願公表平５−５０５２４７号公報、特公昭６３−２１９０７号公報、および特開平６−１６０８７８号公報等に詳述されている。
【０００５】
そして、このような構成からなる液晶表示パネルにおいて、液晶層を介した他方の透明基板の該液晶層側の面に形成される遮光膜は、一方の透明基板面に互いに隣接配置される映像信号線とたとえば基準電極との間の領域を充分に覆うようにして形成されるのが必須の構成となっていた。
【０００６】
けだし、表示用電極と基準電極との間において本来の表示に関係する電界の他に、映像信号線と基準電極との間に本来の表示とは関係のない電界が発生してしまうからである。
【０００７】
【発明が解決しようとする課題】
このことから、半導体材料からなる薄膜トランジスタへの光照射による特性劣化を防止する等のために設けられた遮光膜において、上述したように、映像信号線と基準電極との間の領域を充分に覆わなければならないという規制が加わることから、他の透明基板との位置合わせにかなりの精度が要求されるという問題点が指摘されていた。
【０００８】
このため、映像信号線と基準電極とを絶縁膜を介して互いに重畳させることによって、それらの間の領域を形成しないようにした構成のもの、あるいは、隣接配置される映像信号線と基準電極との間を絶縁膜を介して金属導電膜で覆う構成のものが、それぞれ本出願人によって提案されるに至っている。
【０００９】
しかし、前者の場合には、互いに重畳配置される映像信号線と基準電極との間に介在される絶縁膜の絶縁不良による短絡欠陥の発生が免れ得なかったという問題が残存されていた。
【００１０】
また、後者の場合には、前者のような短絡欠陥の発生は抑制できるが、なんらかの原因で映像信号線と基準電極との間に短絡欠陥の発生が生じた際には、前記金属導電膜が不透明材料であるがために該短絡欠陥の発見が困難となり、ひいては、その修復の作業が困難であったという問題が残存していた。
【００１１】
本発明はこのような事情に基づいてなされたものであり、その目的は、互いに対向配置される透明基板の位置合わせの裕度を大きくでき、かつ、映像信号線とこの映像信号線に隣接する他の電極との間に短絡欠陥が発生した際に、その発見および修復を容易にできるアクティブマトリックス液晶表示パネルを提供することにある。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
（１）本発明は、たとえば、液晶層を介して互いに対向して配置される透明基板のうち、その一方の基板に表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間において透明基板と平行に発生させる電界によって該液晶層を透過する光を変調させるようにしたものであって、前記表示用電極は、走査信号線への走査信号の供給によってオンするスイッチング素子を介して映像信号線からの映像信号が供給されるとともに、前記基準電極は、基準信号線からの基準信号が供給されるアクティブマトリックス型液晶表示パネルにおいて、ノーマリブラックの表示モードであり、前記走査信号線と絶縁膜を介して配置される映像信号線とこの映像信号線と隣接配置される前記基準電極又は表示用電極との間の領域に、前記映像信号線の上面に形成された保護膜を介して前記映像信号線と該映像信号線に隣接する前記基準電極又は表示用電極にその一部が重なる様に導電膜が形成され、この導電膜は透明材料で形成されていることを特徴とする。
（２）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は映像信号線に沿った他の画素領域に及んで延在し、他方の透明基板側に形成された遮光膜は、前記映像信号線の延在方向と直交する方向に延在して形成され、少なくとも薄膜トランジスタへの光照射を遮蔽するようにして形成されていることを特徴とする。
（３）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は、その画素領域側の辺部が前記絶縁膜を介して前記基準電極又は表示用電極上に重畳されていることを特徴とする。
（４）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は、映像信号線に沿った他の画素領域に及んで延在されていることを特徴とする。
（５）本発明は、たとえば、（４）の構成を前提とし、映像信号線が形成されている透明基板と対向配置される他の透明基板側の遮光膜は、前記映像信号線の延在方向と直交する方向に延在して形成され、少なくとも薄膜トランジスタへの光照射を遮蔽するようにして形成されていることを特徴とする。
（６）本発明は、たとえば、（１）の構成を前提とし、前記導電膜は、映像信号線に沿った他の画素領域毎にそれぞれ分離されて形成されていることを特徴とする。
（７）本発明は、たとえば、（６）の構成を前提とし、映像信号線が形成されている透明基板と対向配置される他の透明基板側の遮光膜は、少なくとも薄膜トランジスタへの光照射を遮蔽するように前記映像信号線の延在方向と直交する方向に延在して形成され、この遮光膜と各画素領域における前記導電膜とで平面的に観た場合に格子状パターンが形成できるように、前記導電膜の映像信号線に沿った長さを最小限に抑えていることを特徴とする。
（８）本発明は、たとえば、（１）、（２）、（３）、（５）、（６）のいずれかの構成を前提とし、前記導電膜は、ＩＴＯ、ＳｎＯ ２ 、Ｉｎ ２ Ｏ ３ のうちいずれかが選択されたもの、あるいは選択された２種以上を積層させて形成されていることを特徴とする。
（９）本発明は、たとえば、（１）の構成を前提とし、前記導電膜の下層に映像信号線およびこの映像信号線に隣接する前記基準電極又は表示用電極が形成されていることを特徴とする。
（１０）本発明は、たとえば、（１）ないし（９）のいずれかの構成を前提とし、そのアクティブマトリックス型液晶表示パネルを用いた液晶表示装置。
【００２０】
【発明の実施の形態】
以下、本発明によるアクティブマトリックス型液晶表示パネルの各実施例について説明をする。
【００２１】
実施例１．
まず、図２に示すように、液晶表示パネル１があり、この液晶表示パネル１の液晶層を介して互いに対向配置される透明基板１Ａ、１Ｂのうち一方の透明基板１Ａの液晶側の面に、そのｘ方向（行方向）に延在しｙ方向（列方向）に並設される走査信号線２および基準信号線４とが形成されている。
【００２２】
この場合、同図では、透明基板１Ａの上方から、基準信号線４、この基準信号線と比較的大きく離間された走査信号線２、この走査信号線２と近接された基準信号線４、この基準信号線４と比較的大きく離間された走査信号線２、…というように順次配置されている。
【００２３】
そして、これら走査信号線２および基準信号線４とそれぞれ絶縁されてｙ方向に延在しｘ方向に並設される映像信号線３が形成されている。
【００２４】
ここで、走査信号線２、基準信号線４、および映像信号線３のそれぞれによって囲まれる矩形状の比較的広い面積の各領域において単位画素が形成される領域となり、これら各単位画素がマトリックス状に配置されて表示面を構成するようになっている。なお、これら各画素領域における詳細な構成は、後に詳述する。
【００２５】
そして、液晶表示パネル１には、その外部回路として垂直走査回路５および映像信号駆動回路６が備えられ、該垂直走査回路５によって前記走査信号線２のそれぞれに順次走査信号（電圧）が供給され、そのタイミングに合わせて映像信号駆動回路６から映像信号線３に映像信号（電圧）を供給するようになっている。
【００２６】
垂直走査回路５および映像信号駆動回路６は、液晶駆動電源回路７から電源が供給されているとともに、ＣＰＵ８からの画像情報がコントローラ９によってそれぞれ表示データ及び制御信号に分けられて入力されるようになっている。
【００２７】
また、上述した構成の液晶表示パネル１には、特に基準信号線４が設けられ、この基準信号線４に印加される基準電圧信号も液晶駆動電源回路７から供給されるようになっている。
【００２８】
図１は、前記単位画素の一実施例を示す平面図である（図２の点線で囲んだ領域に相当する）。なお、図１のＩＶ−ＩＶ線における断面図を図４に、Ｖ−Ｖ線における断面図を図５に、ＶＩ−ＶＩ線における断面図を図６に示している。
【００２９】
図１は、この実施例で特に設けられたたとえばＩＴＯからなる導電層１００が形成されたものとなっているが、その下層における構成を先に説明する関係上、この導電層１００が形成されていない図３に基づいて、まず説明する。
【００３０】
図３において、透明基板１Ａの主表面に、ｘ方向に延在する基準信号線４と、この基準信号線４と離間されかつ平行に走査信号線２が形成されている。
【００３１】
ここで、基準信号線４には２本の基準電極１４が一体に形成されている。これら２本の基準電極１４は、隣接する一対の後述する映像信号線３とで形成される画素領域のｙ方向辺、すなわち前記それぞれの映像信号線３に近接して（−）ｙ方向に走査信号線２の近傍にまで延在されて形成されている。
【００３２】
そして、これら走査信号線２、基準信号線４、および基準電極１４が形成された透明基板１Ａの表面にはこれら走査信号線２等をも被ってたとえばシリコン窒化膜からなる絶縁膜１５（図４、図５、図６参照）が形成されている。この絶縁膜１５は、後述する映像信号線３に対しては走査信号線２および基準信号線４との交差部に対する層間絶縁膜として、薄膜トランジスタＴＦＴの形成領域に対してはゲート絶縁膜として、蓄積容量Ｃｓｔｇの形成領域に対しては誘電体膜として機能するようになっている。
【００３３】
この絶縁膜１５の表面には、まず、その薄膜トランジスタＴＦＴの形成領域において半導体層１６が形成されている。この半導体層１６はたとえばアモルファスＳｉからなり、走査信号線２上において隣接する映像信号線３のほぼ中央部分に重畳して形成されている。これにより、走査信号線２の一部が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成となっている。
【００３４】
そして、このようにして形成された絶縁膜１５の表面には、図３に示すように、そのｙ方向に延在しｘ方向に並設される映像信号線３が形成されている。
【００３５】
そして、映像信号線３は、薄膜トランジスタＴＦＴの前記半導体層１６の表面の一部にまで延在されて形成されたドレイン電極３Ａが一体となって備えられている。
【００３６】
さらに、画素領域における絶縁膜１５の表面には表示電極１８が形成されている。この表示電極１８は前記基準電極１４の間を走行するようにして形成されている。すなわち、表示電極１８は、その一端が前記薄膜トランジスタＴＦＴのソース電極１８Ａを兼ね、そのまま（＋）ｙ方向に延在されて基準信号線４上に至り、さらに基準信号線４上においてその走行方向の両側に若干延在するＴ字形状となっている。
【００３７】
この場合、表示電極１８の基準信号線４に重畳される部分は、前記基準信号線４との間に誘電体膜としての前記絶縁膜１５を備える蓄積容量Ｃｓｔｇを構成している。この蓄積容量Ｃｓｔｇは、たとえば薄膜トランジスタＴＦＴがオフした際に表示電極１８に映像情報を長く蓄積させる効果を奏するようになっている。
【００３８】
なお、前述した薄膜トランジスタＴＦＴのドレイン電極３Ａとソース電極１８Ａとの界面に相当する半導体層１６の表面にはリン（Ｐ）がドープされて高濃度層となっており、これにより前記各電極におけるオーミックコンタクトを図っている。この場合、半導体層１６の表面の全域には前記高濃度層が形成されており、前記各電極を形成した後に、該電極をマスクとして該電極形成領域以外の高濃度層をエッチングするようにして上記の構成とすることができる。
【００３９】
そして、このように薄膜トランジスタＴＦＴ、映像信号線３、表示電極１８、および蓄積容量Ｃｓｔｇが形成された絶縁膜１５の上面にはたとえばシリコン窒化膜からなる保護膜１９（図４、図５、図６参照）が形成され、この保護膜１９の上面には、上述したように、本実施例で特に設けられたたとえばＩＴＯからなる導電膜１００が形成されている。
【００４０】
すなわち、図１に示すように、映像信号線３とこの映像信号線３と隣接配置される基準電極１４との間の領域に、前記保護膜１９を介して前記映像信号線と、該映像信号線に隣接する他の電極にその一部が重なる導電膜１００がＩＴＯによって形成されている。そして、この導電膜１００は、映像信号線３に沿った他の画素領域に及んで延在され、その辺部は基準電極１４上に（保護膜１９を介して）重畳されている。
【００４１】
このように構成した導電膜１００は、この液晶表示パネル１において後述するようにいわゆるノーマリブラック方式を採用することと相俟って、多大な効果を奏するようになるが、この効果については後に詳述する。
【００４２】
そして、このような導電膜１００が形成された保護膜１９の上面には、該導電膜１００をも被って配向膜２０が形成され（図４、５、６参照）、これにより液晶表示パネル１の下側基板を構成している。なお、この下側基板の液晶層側と反対側の面には偏光板２１が配置されている。
【００４３】
さらに、上側基板となる透明基板１Ｂの液晶側の部分には遮光膜２２が形成されている。
【００４４】
この遮光膜２２は、通常において各画素領域の周辺に相当する領域に形成されるが、この実施例においては、特に、図１の一点鎖線部に相当する領域に形成されている。すなわち、前記導電膜１００が形成されている領域には遮光膜２２を敢えて形成しないようになっている。この理由は、後に詳述するがノーマリブラック方式の採用によって前記導電膜１００が遮光膜２２の機能をも有するようになることに基づいている。
【００４５】
このため、透明基板１Ｂ側に形成された遮光膜２２は、前記薄膜トランジスタＴＦＴへ直接光が照射されるのを防止するための機能と、前記導電膜１００とともに表示コントラストの向上を図る機能とを備えるものとなっている。
【００４６】
さらに、図４に示すように、遮光膜２２（図示されていない）が形成された透明基板１Ｂの液晶層側の面には、カラーフィルタ２３が形成され、このカラーフィルタ２３はｘ方向に隣接する画素領域におけるそれとは異なった色を備えるとともに、それぞれ映像信号線３上において境界部を有するようになっている。また、このようにカラーフィルタ２３が形成された面には樹脂膜等からなる平坦膜２４が形成され、この平坦膜２４の表面には配向膜２５が形成されている。なお、この上側基板の液晶層側と反対側の面には偏光板２６が配置されている。
【００４７】
ここで、透明基板１Ａ側に形成された配向膜２０と偏光板２１、透明基板１Ｂ側に形成された配向膜２５と偏光板２６との関係を図７を用いて説明する。
【００４８】
表示用電極１８と基準電極１４との間に印加される電界の方向２０７に対して、配向膜２０および２５のいずれのラビング方向２０８の角度はφＬＣとなっている。また、一方の偏光板２１の偏光透過軸方向２０９の角度はφＰとなっている。他方の偏光板２６の偏光透過軸は、φＰと直交している。また、φＬＣ＝φＰとなっている。また、液晶層ＬＣとしては、誘電率異方性Δεが正でその値が７．３（１ｋＨｚ）、屈折率異方性Δｎが０．０７３（５８９ｎｍ、２０℃）のネマチック液晶の組成物を用いている。
【００４９】
このような関係からなる配向膜２０、２５と偏光板２１、２６等の構成は、いわゆるノーマリブラックモードと称されるもので、液晶層ＬＣ内に透明基板１Ａと平行な電界Ｅを発生せしめることにより、該液晶層ＬＣに光を透過するようになっている。
【００５０】
この実施例のように示した液晶表示パネルは、映像信号線３と基準電極１４との間の領域に、保護膜１９を介して前記映像信号線と、該映像信号線に隣接する基準電極にその一部が重なる様に、導電膜１００が形成されることによって、映像信号線３および基準電極１４によって発生する電界は、前記導電膜１００側に終端してしまい、液晶層側にまで及んで形成されることがなくなる。
【００５１】
換言すれば、前記導電膜１００の存在によって、映像信号線３と基準電極１４は、液晶層にとって、その電位を等価とすることができるようになる。
【００５２】
そして、この導電膜１００はＩＴＯからなる透明材料で形成されているために、たとえ映像信号線３と基準電極１４との間に短絡欠陥の発生が生じた際にあっても、該導電膜１００を介して短絡欠陥の発見が容易となり、ひいては、その修復の作業が簡単になる。
【００５３】
さらに、液晶層の光透過の遮蔽はその液晶層に電界が形成されていない際になされるいわゆるノーマリブラックの構造となっていることから、前記導電膜１００が形成されている部分は遮光膜の機能を合わせもつようになる。
【００５４】
このことから、映像信号線３が形成されている透明基板１Ａと対向配置される他の透明基板１Ｂ側の遮光膜２２は、前記映像信号線３の延在方向と直交する方向に延在して形成でき、互いに対向配置される透明基板１Ｂの位置合わせの際の裕度を大きくできるようになる。
【００５５】
したがって、互いに対向配置される透明基板１Ａ、１Ｂの位置合わせの裕度を大きくでき、かつ、映像信号線３と基準電極１４との間に短絡欠陥が発生した際に、その発見および修復を容易にできるようになる。
【００５６】
上述した実施例では、映像信号線に沿って形成された導電膜１００の辺部は基準電極１４上に（保護膜１９を介して）重畳させて形成したものである。しかし、この構成は開口率の向上を図らんとしたものであり、必ずしもこれに限定されることはない。
【００５７】
また、上述した実施例では、映像信号線３と基準電極１４との間に導電膜１００を形成するようにしたものである。しかし、たとえば表示用電極１８等が映像信号線３と隣接配置されるような構造のものにあっては、これらの間に導電膜１００を設けるようにしてもよいことはいうまでもない。要は、映像信号線３とこの映像信号線と隣接配置される他の電極との間において適用できるようになる。
【００５８】
さらに、上述した実施例では、導電膜１００の材料としてＩＴＯを用いたものであるが、これに限定されることはなく、たとえば、ＳｎＯ２、Ｉｎ２Ｏ３等であってもよく、また、これらのうち２種以上を積層させて形成させたものであってもよいことはいうまでもない。
【００５９】
なお、上述した液晶表示パネルとして、その映像信号線３、走査信号線２、および基準信号線４のそれぞれの端子は、たとえば電触等の対策からＩＴＯ等の透明材料で形成しているものがある。この場合において、前記導電膜１００の形成の際に同時に前記端子を形成することによって製造工程の低減を図ることができるようになる。
【００６０】
実施例２．
図８に示すように、導電膜１００は、各画素領域毎に分断されて、すなわち各画素領域毎に独立して形成されるようになっている。
【００６１】
このことは、それぞれの画素領域において、導電膜１００と映像信号線３と基準電極１４とが同時に短絡しない限り、換言すれば、導電膜１００と映像信号線３とのみの短絡、あるいは導電膜１００と基準電極１４とのみの短絡はなんら支障がないことを意味し、実施例１と比較した場合に、歩留まりの向上が図れるという効果を奏する。
【００６２】
実施例３．
図９に示すように、導電膜１００は、各画素領域毎に独立して形成されているとともに、この導電膜１００と遮光膜２２とで平面的に観た場合に格子状パターンが形成できるように、前記導電膜１００の映像信号線３に沿った長さを最小限に抑えるようにしたものである。
【００６３】
このようにすることによって、導電膜１００の面積を小さくでき、導電膜１００と映像信号線３と基準電極１４との同時短絡の確率を小さくできる。したがって、歩留まりの向上が図れるようになる。
【００６４】
上述したそれぞれの実施例は、そのいずれにおいても導電膜１００を映像信号線３とこの映像信号線３と隣接される他の電極の上層に設けたものである。しかし、下層側に設けても同様の効果を奏する。映像信号線３およびこの映像信号線３と隣接される他の電極とから発生する電界は、その大部分が導電膜１００側に終端するようになり、液晶層側には残りの僅かな部分しか発生しなくなるからである。
【００６５】
【発明の効果】
以上説明したことから明らかなように、本発明によるアクティブマトリックス型液晶表示パネルによれば、互いに対向配置される透明基板の位置合わせの裕度を大きくでき、かつ、映像信号線とこの映像信号線に隣接する他の電極との間に短絡欠陥が発生した際に、その発見および修復を容易にできるようになる。
【図面の簡単な説明】
【図１】本発明によるアクティブマトリックス型液晶表示パネルの一実施例を示す要部平面図である。
【図２】本発明によるアクティブマトリックス型液晶表示パネルが適用される液晶表示装置の一実施例を示す概略構成図である。
【図３】本発明によるアクティブマトリックス型液晶表示パネルの一実施例を示す要部説明図である。
【図４】図１のＩＶ−ＩＶ線における断面図である。
【図５】図１のＶ−Ｖ線における断面図である。
【図６】図１のＶＩ−ＶＩ線における断面図である。
【図７】本発明によるアクティブマトリックス型液晶表示パネルがノーマリブラック方式を採用していることの説明図である。
【図８】本発明によるアクティブマトリックス型液晶表示パネルの他の実施例を示す要部平面図である。
【図９】本発明によるアクティブマトリックス型液晶表示パネルの他の実施例を示す要部平面図である。
【符号の説明】
２……走査信号線、３……映像信号線、４……基準信号線、１４……基準電極、１８……表示用電極、２２……遮光膜、１００……導電膜。
Claims (10)
- 液晶層を介して互いに対向して配置される透明基板のうち、その一方の基板に表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間において透明基板と平行に発生させる電界によって該液晶層を透過する光を変調させるようにしたものであって、
前記表示用電極は、走査信号線への走査信号の供給によってオンするスイッチング素子を介して映像信号線からの映像信号が供給されるとともに、前記基準電極は、基準信号線からの基準信号が供給されるアクティブマトリックス型液晶表示パネルにおいて、
ノーマリブラックの表示モードであり、
前記走査信号線と絶縁膜を介して配置される映像信号線とこの映像信号線と隣接配置される前記基準電極又は表示用電極との間の領域に、前記映像信号線の上面に形成された保護膜を介して前記映像信号線と該映像信号線に隣接する前記基準電極又は表示用電極にその一部が重なる様に導電膜が形成され、この導電膜は透明材料で形成されていることを特徴とするアクティブマトリックス型液晶表示パネル。 - 前記導電膜は映像信号線に沿った他の画素領域に及んで延在し、
他方の透明基板側に形成された遮光膜は、前記映像信号線の延在方向と直交する方向に延在して形成され、少なくとも薄膜トランジスタへの光照射を遮蔽するようにして形成されていることを特徴とする請求項１記載のアクティブマトリックス型液晶表示パネル。 - 前記導電膜は、その画素領域側の辺部が前記絶縁膜を介して前記基準電極又は表示用電極上に重畳されていることを特徴とする請求項１記載のアクティブマトリックス型液晶表示パネル。
- 前記導電膜は、映像信号線に沿った他の画素領域に及んで延在されていることを特徴とする請求項１記載のアクティブマトリッスク型液晶表示パネル。
- 映像信号線が形成されている透明基板と対向配置される他の透明基板側の遮光膜は、前記映像信号線の延在方向と直交する方向に延在して形成され、少なくとも薄膜トランジスタへの光照射を遮蔽するようにして形成されていることを特徴とする請求項４記載のアクティブマトリックス型液晶表示パネル。
- 前記導電膜は、映像信号線に沿った他の画素領域毎にそれぞれ分離されて形成されていることを特徴とする請求項１記載のアクティブマトリックス型液晶表示パネル。
- 映像信号線が形成されている透明基板と対向配置される他の透明基板側の遮光膜は、少なくとも薄膜トランジスタへの光照射を遮蔽するように前記映像信号線の延在方向と直交する方向に延在して形成され、
この遮光膜と各画素領域における前記導電膜とで平面的に観た場合に格子状パターンが形成できるように、前記導電膜の映像信号線に沿った長さを最小限に抑えていることを特徴とする請求項６記載のアクティブマトリックス型液晶表示パネル。 - 前記導電膜は、ＩＴＯ、ＳｎＯ２、Ｉｎ２Ｏ３のうちいずれかが選択されたもの、あるいは選択された２種以上を積層させて形成されていることを特徴とする請求項１、２、３、５、６記載のうちいずれかに記載のアクティブマトリックス型液晶表示パネル。
- 前記導電膜の下層に映像信号線およびこの映像信号線に隣接する前記基準電極又は表示用電極が形成されていることを特徴とする請求項１記載のアクティブマトリックス型液晶表示パネル。
- 請求項１ないし９のいずれかに記載のアクティブマトリックス型液晶表示パネルを用いた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34053095A JP3583534B2 (ja) | 1995-12-27 | 1995-12-27 | アクティブマトリックス型液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34053095A JP3583534B2 (ja) | 1995-12-27 | 1995-12-27 | アクティブマトリックス型液晶表示パネル |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003432910A Division JP3592706B2 (ja) | 2003-12-26 | 2003-12-26 | アクティブマトリックス型液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09179096A JPH09179096A (ja) | 1997-07-11 |
| JP3583534B2 true JP3583534B2 (ja) | 2004-11-04 |
Family
ID=18337874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34053095A Expired - Lifetime JP3583534B2 (ja) | 1995-12-27 | 1995-12-27 | アクティブマトリックス型液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583534B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3129293B2 (ja) | 1998-08-13 | 2001-01-29 | 日本電気株式会社 | 液晶表示装置 |
| WO2001075516A1 (fr) | 2000-04-05 | 2001-10-11 | Matsushita Electric Industrial Co.,Ltd. | Panneau d'affichage a cristaux liquides |
| JP3592706B2 (ja) * | 2003-12-26 | 2004-11-24 | 株式会社 日立ディスプレイズ | アクティブマトリックス型液晶表示パネル |
| KR101090253B1 (ko) | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| JP2018146694A (ja) | 2017-03-03 | 2018-09-20 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3210437B2 (ja) * | 1991-09-24 | 2001-09-17 | 株式会社東芝 | 液晶表示装置 |
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
-
1995
- 1995-12-27 JP JP34053095A patent/JP3583534B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09179096A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595363B1 (en) | Transmission type active matrix liquid crystal device | |
| JP4024901B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US5852485A (en) | Liquid crystal display device and method for producing the same | |
| US5781261A (en) | Active matrix type LCD having light shield layers and counter electrodes made of the same material | |
| JP3464570B2 (ja) | カラー液晶表示素子 | |
| KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| KR101634635B1 (ko) | 표시 장치 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| US6862068B2 (en) | Liquid crystal display device having particular pixel electrodes and particular counter electrodes | |
| JP4049639B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JPH11119227A (ja) | 液晶表示装置 | |
| US6094248A (en) | Circuit array substrate for a display device and a method of making the same | |
| JPH0980473A (ja) | 液晶表示素子 | |
| JP3237484B2 (ja) | アクティブマトリックス型液晶表示装置及びその製造方法 | |
| JPH0980472A (ja) | 液晶表示素子 | |
| KR100951840B1 (ko) | 액정표시장치 | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| JP3592706B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JP3645348B2 (ja) | 液晶電気光学装置 | |
| KR20080076317A (ko) | 표시 패널 | |
| JP4297574B2 (ja) | 液晶表示装置 | |
| JP3029426B2 (ja) | 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 | |
| JP3360987B2 (ja) | 液晶表示素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |