JP3029426B2 - 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 - Google Patents

液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法

Info

Publication number
JP3029426B2
JP3029426B2 JP3105499A JP3105499A JP3029426B2 JP 3029426 B2 JP3029426 B2 JP 3029426B2 JP 3105499 A JP3105499 A JP 3105499A JP 3105499 A JP3105499 A JP 3105499A JP 3029426 B2 JP3029426 B2 JP 3029426B2
Authority
JP
Japan
Prior art keywords
electrode
signal line
liquid crystal
signal lines
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3105499A
Other languages
English (en)
Other versions
JPH11311808A (ja
Inventor
英郎 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3105499A priority Critical patent/JP3029426B2/ja
Priority to US09/255,714 priority patent/US6337726B1/en
Priority to TW088102666A priority patent/TW569058B/zh
Priority to KR1019990006087A priority patent/KR100302281B1/ko
Publication of JPH11311808A publication Critical patent/JPH11311808A/ja
Application granted granted Critical
Publication of JP3029426B2 publication Critical patent/JP3029426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、液晶表示素子、特
に、イン・プレイン・スイッチング方式の液晶表示素子
に用いるアレイ基板、このアレイ基板を備えた液晶表示
素子、およびアレイ基板の製造方法に関する。
【0002】
【従来の技術】近年、液晶を用いた表示素子として、テ
レビ表示やグラフィックディスプレイ等に用いられる大
容量で高密度なものが盛んに開発及び実用化されてい
る。特に、クローストークのない高コントラスト比の表
示が可能なアクティブマトリクス型の液晶表示素子が広
く開発および製品化されている。
【0003】更に、近年では、モニター用途を対象とし
て液晶表示素子の高視野角化が求められており、各種方
式の高視野角化技術の開発が行われている。特に、同一
基板上に表示画素電極と対向電極とを形成することで、
基板に対して略平行に生じる電場で液晶を応答させるI
PS(イン・プレイン・スイッチング)方式と呼ばれる
液晶表示素子が注目を集めている。
【0004】このIPS方式を取り入れたアクティブマ
トリクス型の液晶表示素子として、表示画素電極を表示
信号線層で、対向電極を走査信号線層でそれぞれ形成す
るとともに、対向信号線上に補助容量を配置し、スイッ
チング素子としてスタガー型の薄膜トランジスタ(以
下、TFTと称する)を用いたものが提案されている。
【0005】すなわち、この液晶表示素子によれば、ま
ず、絶縁基板上にMoW膜を2000オングストローム
成膜した後、フォト・エッチングにより、ゲート電極を
含む走査信号線、およびこれと平行な対向信号線を加工
するとともに、対向信号線から垂直に延出した対向電極
を所定の形状に加工する。次に、走査信号線のパターン
検査を行った後、SiOからなる300Oオングストロ
ーム厚の絶縁膜、およびTFTのチャネル領域となる半
導体層として500オングストローム厚のi型アモルフ
ァス・シリコン(以下、a−Siと称する)膜を、それ
ぞれCVD(ケミカルベーパデポジション)法で基板全
面に形成する。
【0006】続いて、SiNからなるTFTのチャネル
のエッチング保護膜を同様にCVD法によって2000
オングストローム成膜した後、この保護膜のみを所定の
形状にフォト・エッチングにより加工する。更に、CV
D法によりn+型a−Si膜を500オングストローム
成膜した後、i型a−Si膜とn+型a−Si膜をフォ
ト・エッチングによって所定の形状に加工する。続い
て、走査信号線及び対向信号線の給電電極を、フォト・
エッチングによって所定の形状に加工する。
【0007】次に、Alをスパッタ法により3000オ
ングストローム成膜した後、フォト・エッチングによっ
て表示信号線、TFTのソース・ドレイン電極、表示画
素電極、補助容量電極、対向信号線の給電配線、及びソ
ース・ドレイン電極間のn+型a−Si膜を所定の形状
に加工する。この場合、各画素領域において、表示画素
電極は、対向電極と平行に並んで位置している。
【0008】次に、SiNよりなる保護膜をCVD法に
より2000オングストローム成膜した後、フォト・エ
ッチングによって所定の形状に加工し、アクティブマト
リクス型の液晶表示素子用基板(以下、アレイ基板)が
出来上がる。このアレイ基板と絶縁性の基板よりなる対
向基板とを貼り合わせ、これらの基板間に液晶層を挟持
することによってアクティブマトリクス型の液晶表示素
子が完成する。
【0009】
【発明が解決しようとする課題】上記のような構成のI
PS方式を取り入れたアクティブマトリクス型の液晶表
示素子において、1つの画素は、同一基板上に別々の層
で、かつ、独立したフォト・エッチング工程でそれぞれ
形成された略直線状の複数の表示画素電極と略直線状の
複数の対向電極とで挟まれた複数の開口部によって構成
されている。このため、露光時の各パターンの合わせズ
レにより、同一画素内で表示画素電極と対向電極間との
間隔が不均一となってしまう場合がある。
【0010】例えば、1つの画素領域が、2本の平行な
表示画素電極と、これら表示画素電極間に平行に配置さ
れた1本の対向電極とを有している場合、露光時の合わ
せズレにより、各表示画素電極と対向電極との間隔が相
互に不均一となる。この場合、両電極の間隔が狭い部位
は、両電極の間隔が広い部位と比べて両電極間に生じる
電場が強いため、両部位における液晶の応答性が相違
し、同一画素内で輝度が不均一となる。そして、このよ
うな画素内輝度の不均一は、画面の表示品位を下げ、ザ
ラツキ感として視認される。
【0011】一方、液晶の応答性を考慮した場合、表示
画素電極と対向電極との間に生じる電場は、アレイ基板
面に対して完全に平行であることが望ましいが、実際は
電極端効果によって、弧状となる。このため電極間の実
効水平電場は、電場が基板に対して完全に平行な場合よ
りも弱く、液晶の応答性も遅くなる。
【0012】電場の低下を補償する1つの方法として、
両電極の間隔を狭くすることが挙げられるが、この場
合、開口率の低下を招き透過率が低下する。これを補償
するためにバックライトを明るくすると、消費電力の増
大を招き好ましくない。他の方法として、両電極の間に
印加する電圧を大きくすることが挙げられるが、これは
駆動電圧の増大を意味し、消費電力の増大を招く。
【0013】また、この種の液晶表示素子は、アレイ基
板と対向配置された対向基板を備え、この対向基板に
は、光遮蔽層としてのブラックマトリックスやカラーフ
ィルタ等が形成されている。一般に、このブラックマト
リックスは、その開口部がアレイ基板の画素領域と対向
し、かつ、開口周縁が対向電極と重なるように配置され
る。
【0014】しかしながら、組立時、アレイ基板と対向
基板との相対的な位置ズレによって、ブラックマトリッ
クスの各開口周縁部が対向電極と画素電極との間に位置
した場合、液晶表示素子の開口率が低下し画面輝度が低
下する。逆に、ブラックマトリックスの各開口周縁部が
対向電極と表示信号線との間に位置した場合、光漏れと
なり、画面のザラツキが発生するとともにコントラスト
低下が生じ、表示品位の低下を招く。このようなブラッ
クマトリックスの位置ズレを防止する方法として、対向
電極の幅を太くすることが考えられるが、この場合、開
口率の低下を招く。
【0015】この発明は以上の点に鑑みなされたもの
で、その目的は、表示品位の向上を図れるとともに、消
費電力を増大することなく液晶の応答性を向上可能な液
晶表示子用のアレイ基板、これを備えた液晶表示素子、
およびアレイ基板の製造方法を提供することにある。
【0016】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る液晶表示素子のアレイ基板は、基板
と、上記基板上に、互いに平行に設けられた複数の走査
信号線および対向信号線と、上記走査信号線および対向
信号線と交差するように、絶縁膜を介して走査信号線お
よび対向信号線上に設けられた互いに平行な複数の表示
信号線と、上記走査信号線および表示信号線で囲まれる
領域にそれぞれ規定された複数の画素領域と、を有して
いる。
【0017】上記各画素領域には、上記対向信号線と重
なって位置し補助容量を形成した一端とスイッチング素
子を介して走査信号線と表示信号線との交差部に電気的
に接続された他端とを有する細長い第1電極と、上記第
1電極とほぼ平行に延びているとともに、上記対向信号
線と電気的に接続された細長い第2電極と、上記表示信
号線に隣接した上記第2電極の下層に上記絶縁膜を介し
て設けられているとともに上記第2電極とほぼ平行に延
び上記表示信号線と第2電極との隙間を遮光した細長い
遮光層と、が設けられ、上記第1および第2電極は、同
一の導電層を加工して形成されていることを特徴として
いる。
【0018】この発明に係る液晶表示素子のアレイ基板
によれば、上記第1および第2電極は、上記表示信号線
と同一の導電層を加工して形成されていることを特徴と
している。また、この発明に係る液晶表示素子のアレイ
基板によれば、上記第1および第2電極は、3000オ
ングストローム以上の厚さを有する膜により形成され、
好ましくは、5000オングストローム以上の厚さを有
する膜により形成されている。
【0019】更に、この発明に係る液晶表示素子のアレ
イ基板によれば、上記第1および第2電極は、それぞれ
上記絶縁基板の表面に対して30度以上90度以下の傾
きを持った側面を有していることを特徴としている。
【0020】一方、この発明に係る液晶表示素子は、液
晶層を挟んで互いに対向配置された第1および第2基板
を備え、上記第1基板は、絶縁基板上に互いに平行に設
けられた複数の走査信号線および対向信号線と、上記走
査信号線および対向信号線と交差するように、絶縁膜を
介して走査信号線および対向信号線上に設けられた互い
に平行な複数の表示信号線と、上記走査信号線および表
示信号線で囲まれる領域にそれぞれ規定された複数の画
素領域と、を有し、上記各画素領域には、上記対向信号
線と重なって位置し補助容量を形成した一端とスイッチ
ング素子を介して走査信号線と表示信号線との交差部に
電気的に接続された他端とを有する細長い第1電極と、
上記第1電極とほぼ平行に延びているとともに、上記対
向信号線と電気的に接続された一端を有する細長い第2
電極と、上記表示信号線に隣接した上記第2電極の下層
に上記絶縁膜を介して設けられているとともに上記第2
電極とほぼ平行に延び上記表示信号線と第2電極との隙
間を遮光した細長い遮光層と、が設けられ、上記第1お
よび第2電極は、同一の導電層を加工して形成されてい
ることを特徴としている。
【0021】上記のように構成された液晶表示素子のア
レイ基板、およびこれを備えた液晶表示素子によれば、
表示画素電極として機能する第1電極、および対向電極
として機能する第2電極は、同一の導電層を同一工程で
フォト・エッチングすることにより形成される。そのた
め、両電極の間隔を第1基板全面に渡って完全に均一に
することができる。従って、両電極間に生じる電場も第
1基板全面に亘って均一となり、各画素を構成する各開
口部における液晶の応答性が表示領域の全面に渡って均
−となり、その結果、各画素開口部の輝度が均−となる
ため画面のザラツキ感が低減し、表示品位が向上する。
【0022】また、第1および第2電極が設けられた第
1基板と対向基板との間隔を一定にした上で、第1およ
び第2電極を3000オングストローム以上に厚膜化す
ると、両電極の側面間に生じる、基板表面に対して略平
行な電場に応答する液晶の割合が増加する。更に、導体
表面から生じる電場の方向は、導体表面に対して垂直で
あるため、第1基板表面に対する第1および第2電極の
側面の傾き(テーパ角)を大きくすると、両電極側面間
の電場は第1基板表面と平行に近づく。特に、テーパ角
が第1基板表面に対して垂直な場合、第1および第2電
極の側面間に生じる電場は、第1基板表面と平行にな
り、両電極の間隔あるいは駆動電圧を一定にした場合に
両電極間に生じる電場の強さを最大にすることが可能と
なる。従って、消費電力を上げることなく液晶の応答性
を向上することができる。
【0023】一方、この発明に係る液晶表示素子のアレ
イ基板は、基板と、上記基板上に、互いに平行に設けら
れた複数の走査信号線および対向信号線と、上記走査信
号線および対向信号線と交差するように、絶縁膜を介し
て走査信号線および対向信号線上に設けられた互いに平
行な複数の表示信号線と、上記走査信号線および表示信
号線で囲まれる領域にそれぞれ規定された複数の画素領
域と、を有している。
【0024】上記各画素領域には、スイッチング素子を
介して走査信号線と表示信号線との交差部に電気的に接
続された細長い第1電極と、上記第1電極とほぼ平行に
延びているとともに、上記対向信号線と電気的に接続さ
れた一端を有する細長い第2電極と、上記表示信号線に
隣接した上記第2電極の下層に上記絶縁膜を介して位置
しているとともに上記第2電極とほぼ平行に延び上記表
示信号線と第2電極との隙間を遮光した細長い遮光層
と、が設けられ、上記第1および第2電極は、同一の導
電層を加工して形成されていることを特徴としている。
【0025】また、この発明によれば、上記遮光層は、
上記絶縁膜を介して上記第2電極と重なって位置した側
縁部を有していることを特徴としている。また、上記表
示信号線、第1電極、および第2電極は、同一の遮光性
導電層を加工して形成されていることを特徴としてい
る。更に、上記表示信号線、第1電極、および第2電極
は、上記絶縁膜上に配置され、上記第2電極は、上記絶
縁膜に形成されたコンタクトホールを介して上記対向信
号線と電気的に接続されていることを特徴としている。
【0026】また、この発明に係る液晶表示素子は、液
晶層を挟んで互いに対向配置された第1および第2基板
を備え、上記第1基板は、絶縁基板上に、互いに平行に
設けられた複数の走査信号線および対向信号線と、上記
走査信号線および対向信号線と交差するように、絶縁膜
を介して走査信号線および対向信号線上に設けられた互
いに平行な複数の表示信号線と、上記走査信号線および
表示信号線で囲まれる領域にそれぞれ規定された複数の
画素領域と、を有し、上記各画素領域には、スイッチン
グ素子を介して走査信号線と表示信号線との交差部に電
気的に接続された細長い第1電極と、上記第1電極とほ
ぼ平行に延びているとともに、上記対向信号線と電気的
に接続された一端を有する細長い第2電極と、上記表示
信号線に隣接した上記第2電極の下層に上記絶縁膜を介
して位置しているとともに上記第2電極とほぼ平行に延
び上記表示信号線と第2電極との隙間を遮光した細長い
遮光層と、が設けられ、上記第1および第2電極は、同
一の導電層を加工して形成されていることを特徴として
いる。
【0027】上記のように構成されたアレイ基板、およ
びこれを備えた液晶表示素子によれば、第1電極、およ
び第2電極は、同一の導電層を同一工程でフォト・エッ
チングすることにより形成される。そのため、両電極の
間隔を第1基板全面に渡って完全に均一にすることがで
きる。従って、両電極間に生じる電場も第1基板全面に
亘って均一となり、各画素を構成する各開口部における
液晶の応答性が表示領域の全面に渡って均−となり、そ
の結果、各画素開口部の輝度が均−となるため画面のザ
ラツキ感が低減し、表示品位が向上する。
【0028】また、上記表示信号線に隣接した上記第2
電極の下層には上記絶縁膜を介して細長い遮光層が設け
られ、上記第2電極とほぼ平行に延びている。この遮光
層は、上記表示信号線と第2電極との隙間を遮光してい
る。そのため、表示信号線と第2電極とを電気的に絶縁
しつつ、かつ、画素領域の開口率を低下させることな
く、遮光領域の幅を広げることができる。従って、液晶
表示素子の組立時にアレイ基板と第2基板との間に多少
の位置ズレが生じた場合でも、第2基板側の遮光層の開
口の側縁を、アレイ基板の遮光領域と確実に対向配置す
ることができる。その結果、液晶表示素子の開口率の低
下、および輝度の低下を生じることがなく、これを補償
するためのバックライト消費電力の増大も必要せず、更
に、位置ズレに起因する光漏れをも防止することができ
る。これにより、表示品位の優れたアレイ基板および液
晶表示素子を提供することができる。
【0029】更に、この発明の製造方法は、液晶表示素
子のアレイ基板を製造する製造方法において、絶縁基板
上に、互いに平行な複数の走査信号線および対向信号
、並びに上記対向信号線と直交する方向に延びた互い
に平行な複数の細長い遮光層を形成した後、上記走査信
号線、対向信号線、および遮光層に重ねて絶縁膜を形成
し、上記絶縁膜上に、上記走査信号線および対向信号線
と交差するように、互いに平行な複数の表示信号線を形
成し、上記絶縁膜上に形成された同一の導電層をパター
ニングすることにより、それぞれ上記走査信号線および
表示信号線で囲まれた複数の画素領域に、上記対向信号
線と重なって位置し補助容量を形成した一端とスイッチ
ング素子を介して走査信号線と表示信号線との交差部に
電気的に接続された他端とを有する細長い第1電極と、
上記対向信号線と電気的に接続された一端を有し上記第
1電極とほぼ平行に延びているとともに上記遮光層に少
なくとも一部が重なって位置した細長い第2電極と、
形成することを特徴としている。
【0030】また、この発明の製造方法によれば、上記
絶縁性基板上に成膜された第1金属膜をパターニングし
て上記走査信号線および対向信号線を形成し、上記絶縁
膜上に成膜された第2金属膜をパタ−ニングして上記表
示信号線、第1電極および第2電極を形成することをこ
とを特徴としている。
【0031】
【発明の実施の形態】以下図面を参照しながら、この発
明の実施の形態に係るアクティブマトリクス型の液晶表
示素子を備えた液晶表示装置について詳細に説明する。
【0032】図1に示すように、液晶表示装置は、IP
S方式の液晶表示素子10、液晶表示素子を駆動するた
めの信号線駆動回路基板14、走査線駆動回路基板1
6、各駆動回路基板と液晶表示素子とを電気的に接続し
た複数のテープキャリアパッケージ(TCPと称する)
18を備えている。
【0033】図1および図2に示すように、液晶表示素
子10は、第1基板として機能するアレイ基板20およ
び第2基板として機能する対向基板22を備え、これら
基板は、周縁部をシール剤によって貼り合わせることに
より、所定のギャップをおいて対向配置されている。そ
して、アレイ基板20と対向基板22との間には、液晶
組成物24が封入されている。また、アレイ基板20お
よび対向基板22の外表面には、それぞれ偏光板25、
26が配置されている。
【0034】図2および図3に示すように、アレイ基板
20は絶縁基板として機能するガラス基板28を有し、
このガラス基板上には、水平方向に沿って互いに平行に
延びた多数の走査信号線30、同じく水平方向に沿って
互いに平行に延びた多数の対向信号線32、および垂直
方向に沿って互いに平行に延びた、つまり、走査信号線
30および対向信号線32と直交する方向に延びた多数
の表示信号線34が設けられている。
【0035】各走査信号線30および対向信号線32
は、例えば、モリブデン−タングステン(Mo−W)合
金等の低抵抗金属材料により3000オングストローム
厚に形成されている。各走査信号線30の一端はガラス
基板28上に形成された第1給電電極36に接続され、
各対向信号線の一端は、ガラス基板28上に形成された
第2給電電極38に接続されている。第2給電電極38
は、垂直方向に延びる給電配線40によって互いに接続
されている。そして、第1および第2給電電極36、3
8は、TCP18を介して走査線駆動回路基板16に接
続されている。
【0036】また、表示信号線34は、例えばSiOか
らなるゲート絶縁膜42を介して、走査信号線30およ
び対向信号線32上にこれらの信号線と略直交して設け
られている。表示信号線34は、例えば、Alにより6
000オングストローム厚程度に形成されている。各表
示信号線34の一端は、ガラス基板28上に設けられた
第3給電電極44に接続されている。そして、第3給電
電極44は、TCP18を介して信号線駆動回路基板1
4に接続されている。
【0037】アレイ基板20上において、走査信号線3
0、対向信号線32、および表示信号線34によって囲
まれた領域は、それぞれ矩形状の画素領域Pを形成して
いる。そして、図2ないし図7に示すように、各画素領
域Pには、2本の対向電極46、1本の表示画素電極4
8、補助容量線50が設けられ、表示画素電極は、スイ
ッチング素子を構成するスタガー型の薄膜トランジスタ
(以下TFTと称する)52を介して、走査信号線信号
線30と表示信号線走査線34との交差部に接続されて
いる。
【0038】詳細に述べると、第1電極として機能する
表示画素電極48、第2電極として機能する対向電極4
6、および表示信号線34は、ゲート絶縁膜42上に設
けられているとともに、同一の導電層、つまり、600
0オングストローム厚のAl膜をフォトエッチングする
ことにより形成されている。なお、Al膜は、3000
オングストローム以上、望ましくは、5000オングス
トローム以上に形成される。
【0039】補助容量線50は、ガラス基板28とゲー
ト絶縁膜42との間に設けられ、走査信号線30および
対向信号線32と同一の導電層、つまり、Mo−W膜を
フォトエッチングすることにより形成されている。
【0040】各対向信号線32の内、画素領域Pに位置
した部分は、他の部分よりも広い幅に形成され、矩形状
の接続部32aを構成している。表示画素電極48は、
表示信号線34と平行に延びているとともに、その一端
部48aは、対向信号線32と平行に延び、全体として
ほぼT字形状に形成されている。一端部48aは、ゲー
ト絶縁膜42を挟んで、対向信号線32の接続部32a
と重なって設けられ、接続部32aとの間に第1補助容
量Cs1を形成している。また、表示画素電極48の他
端は、走査信号線30の近傍まで延び、後述するTFT
52に接続されている。
【0041】2本の対向電極46は、表示信号線34と
平行に延びているとともに、表示画素電極48の両側に
設けられている。各対向電極46と表示画素電極48と
の間隔Dは同一に設定されている。そして、各対向電極
46と表示画素電極48との間の空間により画素領域P
の開口部が規定されている。
【0042】図2から良く分かるように、表示画素電極
48および各対向電極46は、一対の側面を有し、各側
面のガラス基板28に対する傾き(テーパ角)は、30
度以上90度以下に形成され、望ましくは、90度に形
成される。これにより、表示画素電極48の側面と各対
向電極46の側面とは、間隔Dをおいてほぼ平行に対向
している。
【0043】各対向電極46の一端は、ゲート絶縁膜4
2を挟んで対向信号線32の接続部32aと重なって位
置し、コンタクトホール56を介して接続部32aに電
気的に接続されている。また、各対向電極46の他端
は、走査信号線30の近傍まで延びている。
【0044】第3電極として機能する補助容量線50
は、ほぼU字形状に形成され、走査信号線30と平行に
延びる基部50aと、基部の両端から対向信号線32に
向かって表示信号線34と平行に延出した一対の延出部
50bと、を有している。そして、補助容量線50は走
査信号線30の近傍に設けられ、一対の延出部50b
は、それぞれゲート絶縁膜42を挟んで対向電極46の
他端部と重なって位置し、これら対向電極との間に第2
補助容量Cs2をそれぞれ形成している。なお、各延出
部50bは、対向電極46よりも狭い幅に形成され、対
向電極と完全に重なって設けられている。更に、補助容
量線50の基部50aは、コンタクトホール58を介し
て表示画素電極48の他端部に電気的に接続されてい
る。
【0045】図4および図6から良く分かるように、各
TFT52は、走査信号線30自体をゲート電極60と
し、ゲート電極上にゲート絶縁膜42を介してi型アモ
ルファスシリコン(a−Si)からなる半導体層62が
形成され、チャネル領域を構成している。また、半導体
層62上には、走査信号線30に自己整合されて成るチ
ャネル保護膜64として、窒化シリコン層が形成されて
いる。
【0046】そして、半導体層62は、n+型a−Si
膜66およびソース電極67を介して表示画素電極48
に電気的に接続されているとともに、n+型a−Si膜
66およびドレイン電極68を介して表示信号線34に
接続されている。なお、ソース電極67は表示画素電極
48と同一の導電膜により形成され、ドレイン電極68
は表示信号線34と同一の導電膜により形成されてい
る。そして、アレイ基板20の表面全体は、保護膜70
によって覆われている。
【0047】上記構成のアレイ基板20は以下の工程に
よって製造される。まず、図8に示すように、ガラス基
板28上にスパッタ法によりMo−W膜を3000オン
グストローム厚に成膜した後、フォト・エッチングによ
ってゲート電極60、走査信号線30、対向信号線3
2、補助容量線50、第1および第2給電電極36、3
8の一部を所定の形状に加工する。
【0048】次に、走査信号線30のパターン検査を行
った後、SiOからなるゲート絶縁膜42を3000オ
ングストローム厚に、更に、TFT52のチャネル領域
となる半導体層62としてi型a−Si膜を500オン
グストローム厚に、それぞれCVD法でガラス基板28
の全面に成膜する。
【0049】続いて、SiNからなるTFT52のチャ
ンネル保護膜64をCVD法によって2000オングス
トローム成膜した後、このチャンネル保護膜のみを所定
の形状にフォト・エッチングにより加工する。更に、C
VD法によりn+型a−Si膜を500オングストロー
ム成膜した後、i型a−Si膜およびとn+型a−Si
膜をフォト・エッチングによって所定の形状に加工す
る。
【0050】次に、図9および図10に示すように、第
1および第2給電電極36、38用のコンタクトホー
ル、対向電極接続用のコンタクトホール56、および表
示画素電極接側用のコンタクトホール58を、フォト・
エッチングによってゲート絶縁膜42に形成する。
【0051】続いて、スパッタ法によりガラス基板28
の全面にAlを6000オングストローム成膜した後、
図4に示すように、フォト・エッチングによって表示信
号線34、TFT52のソースおよびドレイン電極6
7、68、表示画素電極48、対向電極46、対向信号
線の給電配線40、およびソース・ドレイン電極間のn
+型a−Si膜を所定の形状に加工する。
【0052】なお、表示画素電極48および対向電極4
6の側面のテーパ角が30度以上90度以下、望ましく
は90度となるように、Al膜のエッチング法として、
異方性のエッチング、例えばRIE(ラジアル・イオン
・エッチング)を用いることが望ましい。エッチング時
間やその他のエッチング条件、あるいは表示信号線層の
膜質や成膜条件の最適化により、側面のテーパー角が略
垂直になるのであれば、プラズマ・エッチングやウェッ
ト・エッチングを用いてもよい。
【0053】最後に、CVD法により、Si−Nからな
る保護膜70を2000オングストローム成膜した後、
フォト・エッチングにより所定形状に加工し、アレイ基
板20が完成する。
【0054】一方、図2に示すように、対向基板22は
絶縁基板として機能する透明なガラス基板80を備え、
このガラス基板上には、クロム(Cr)の酸化膜からな
る遮光層(ブラックマトリックス)82が形成されてい
る。遮光層82は、アレイ基板20上のTFT52、走
査信号線30、対向信号線32、表示信号線34をそれ
ぞれを遮光するように、マトリクス状に形成されてい
る。
【0055】ガラス基板80上において、アレイ基板2
0側の画素領域Pと対向する位置には、赤、緑、青のカ
ラーフィルタ層84が形成されている。そして、これら
遮光層82、およびカラーフィルタ層84に重ねて、配
向膜86が設けられている。
【0056】そして、対向基板22はアレイ基板20と
貼り合わされ、その間に液晶組成物を封入することによ
り、アクティブマトリクス型の液晶表示素子10が出来
上がる。
【0057】以上のように構成された液晶表示素子によ
れば、アレイ基板の表示画素電極48および対向電極4
6は、同一の導体層、つまり、Al膜を同一の工程でフ
ォト・エッチングして形成されているため、従来のよう
な露光時の合わせずれが生じることなく、両電極の間隔
Dをアレイ基板全面に渡って均一にすることができる。
そのため、表示画素電極46および対向電極46間に生
じる電場も均一となり、各画素を構成する各開口部にお
ける液晶の応答性および輝度が表示領域の全面に渡って
均一となる。その結果、画面のザラツキ感が低減し、液
晶表示装置の表示品位を向上することができる。
【0058】また、表示画素電極48および対向電極4
6が設けられたアレイ基板20と対向基板22との間隔
を一定にした上で、表示画素電極48および対向電極4
6を3000オングストローム以上に厚膜化することに
より、図2に破線で示すように、両電極の側面間に生じ
る、ガラス基板表面に対して略平行な電場に応答する液
晶の割合が増加する。更に、導体表面から生じる電場の
方向は、導体表面に対して垂直であるため、ガラス基板
28の表面に対する電極側面の傾き(テーパ角)を大き
くすると、両電極側面間の電場をガラス基板表面と平行
に近づけることができる。
【0059】特に、テーパ角がガラス基板表面に対して
垂直な場合、表示画素電極48および対向電極46の側
面間に生じる電場は、ガラス基板表面と平行になり、電
場の強さを最大にすることが可能となる。従って、消費
電力を上げることなく液晶の応答性を向上することがで
きる。
【0060】また、各対向電極46はコンタクトホール
56を介して対向信号線32に接続されているため、第
1補助容量Cs1を形成している表示画素電極端部48
aの面積を増大することが困難となり、面積を大きくし
た場合には液晶表示素子の開口率が低下する。しかしな
がら、本実施の形態によれば、表示画素電極48に接続
され表示画素電極と同電位の補助容量線50を設け、対
向電極46との間に第2補助容量Cs2を形成している
ことから、開口率を下げることなく十分な補助容量を維
持することができる。
【0061】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、表示信号線、表示画素電極、対向電極
は、Alに限らず、例えば、Alの両面をMoで挟んだ
積層構造とした場合でも、前述した実施の形態と同様の
作用効果を得ることができる。
【0062】また、走査信号線上に設けた絶縁膜は、S
iOの単層膜に限らず、SiNの単層膜やSiOとSi
Nとの積層膜で構成されていてもよい。
【0063】図11および図12は、この発明の第2の
実施の形態に係る液晶表示素子を示している。液晶表示
素子のアレイ基板20は、前述した実施の形態とほぼ同
様に構成されており、前述した実施の形態と同一の部分
には同一の参照符号を付してその詳細な説明を省略する
とともに、異なる部分について以下に説明する。
【0064】図11および図12に示すように、アレイ
基板20上において、それぞれ走査信号線30、対向信
号線32、および表示信号線34によって囲まれた各画
素領域には、表示信号線34と平行に延びる3本の対向
電極46、および2本の表示画素電極48が設けられて
いる。これらの表示画素電極48、対向電極46、およ
び表示信号線34は、ゲート絶縁膜42上に設けられて
いるとともに、同一の導電層、つまり、6000オング
ストローム厚のAl膜をフォトエッチングすることによ
り形成されている。なお、Al膜は、3000オングス
トローム以上、望ましくは、5000オングストローム
以上に形成される。
【0065】各対向信号線32の内、画素領域に位置し
た部分は、他の部分よりも広い幅に形成され、矩形状の
接続部32aを構成している。2本の表示画素電極48
は、表示信号線34と平行に延びているとともに、一端
部48aは、対向信号線32と平行に延び、全体として
ほぼT字形状に形成されている。一端部48aは、ゲー
ト絶縁膜42を挟んで、対向信号線32の接続部32a
と重なって位置し、接続部32aとの間に補助容量Cs
1を形成している。また、表示画素電極48の他端は、
走査信号線30の近傍まで延び、TFT52に接続され
ている。
【0066】また、対向電極46は互いに等間隔離間し
て設けられ表示信号線34と平行に延びているととも
に、2本の表示画素電極48は、隣接する2本の対向電
極間にそれぞれ設けられている。各対向電極46と表示
画素電極48との間隔Dは同一に設定されている。そし
て、各対向電極46と表示画素電極48との間の空間に
より画素領域の開口部が規定されている。
【0067】図12から良く分かるように、表示画素電
極48および各対向電極46は、一対の側面を有し、各
側面のガラス基板28に対する傾き(テーパ角)は、3
0度以上90度以下に形成され、望ましくは、90度に
形成される。これにより、表示画素電極48の側面と各
対向電極46の側面とは、間隔Dをおいてほぼ平行に対
向している。
【0068】各対向電極46の一端は、ゲート絶縁膜4
2を挟んで対向信号線32の接続部32aと重なって位
置し、コンタクトホール56を介して接続部32aに電
気的に接続されている。また、各対向電極46の他端
は、走査信号線30の近傍まで延びている。
【0069】また、本実施の形態によれば、表示信号線
34と隣接する対向電極46の下層には、ゲート絶縁膜
42を介して遮光層90が設けられている。これらの遮
光層90は、走査信号線30および対向信号線32と同
一の遮光性導電層、つまり、Mo−W膜をフォトエッチ
ングすることにより形成され、対向信号線32の接続部
32aから走査信号線30の近傍まで、対向電極46と
平行に延びている。
【0070】各遮光層90は、対向電極46と表示信号
線34との間の隙間と重なって配置されているととも
に、少なくも対向電極46側の側縁部が、この対向電極
46によって覆われる位置に形成されている。平面的に
見て、対向電極46と遮光層90とからなる遮光領域9
4の幅Wは、液晶表示素子の組立誤差の2倍以上、例え
ば、6μm以上に形成されている。
【0071】一方、図11および図12に示すように、
対向基板22は絶縁基板として機能する透明なガラス基
板80を備え、このガラス基板上には、クロム(Cr)
の酸化膜からなる遮光層(ブラックマトリックス)82
が形成されている。遮光層82は、アレイ基板20上の
TFT52、走査信号線30、対向信号線32、表示信
号線34をそれぞれを覆うるように、マトリクス状に形
成されている。そして、遮光層82は、それぞれアレイ
基板20側の画素領域と対向する位置に、多数の矩形状
の開口92を有している。
【0072】ガラス基板80上において、遮光層82の
開口92内には、赤、緑、青のカラーフィルタ層84が
形成されている。そして、これら遮光層82、およびカ
ラーフィルタ層84に重ねて、配向膜86が設けられて
いる。
【0073】上記構成の対向基板22はアレイ基板20
と貼り合わされ、その間に液晶組成物を封入することに
より、アクティブマトリクス型の液晶表示素子10が構
成されている。この場合、対向基板22の遮光膜82の
各開口92は、アレイ基板20側の表示信号線34と平
行に延びる側縁が、遮光層90と対向電極46とからな
る遮光領域94と重って位置している。
【0074】以上のように構成された液晶表示素子によ
れば、前述した実施の形態と同様に、アレイ基板の表示
画素電極48および対向電極46は、同一の導体層を同
一工程でフォト・エッチングして形成されているため、
従来のような露光時の合わせずれが生じることなく、両
電極の間隔Dをアレイ基板全面に渡って均一にすること
ができる。そのため、表示画素電極46および対向電極
46間に生じる電場も均一となり、各画素を構成する各
開口部における液晶の応答性および輝度が表示領域の全
面に渡って均一となる。その結果、画面のザラツキ感が
低減し、液晶表示装置の表示品位を向上することができ
る。
【0075】また、本実施の形態によれば、アレイ基板
の各画素領域において、表示信号線34と対向電極46
との隙間に、ゲート絶縁膜42を介して遮光層90を設
けることにより、表示信号線と対向電極とを電気的に絶
縁しつつ、かつ、画素領域の開口率を低下させることな
く、遮光領域94の幅を広げることができる。従って、
液晶表示素子の組立時にアレイ基板20と対向基板22
との間に多少の位置ズレが生じた場合でも、対向基板側
の遮光層82の開口92の側縁を、アレイ基板20の遮
光領域94と確実に対向配置することができる。その結
果、液晶表示素子の開口率の低下、および輝度の低下を
生じることがなく、これを補償するためのバックライト
消費電力の増大も必要せず、更に、位置ズレに起因する
光漏れをも防止することができる。これにより、表示品
位の優れた液晶表示素子を提供することができる。その
他、本実施の形態によれば、前述した実施の形態と同様
の作用効果を得ることができる。
【0076】なお、上記実施の形態では、遮光層90を
対向信号線32と同一層で形成するとともに、対向信号
線と電気的に接続した構成としたが、この遮光層90
は、必ずしも対向信号線と電気的に接続されていなくて
もよく、また、対向信号線と異なる層で形成されていて
もよい。
【0077】また、上記実施の形態において、表示信号
線、表示画素電極、対向電極は、アルミニウムで形成さ
れているが、ITOからなる透明電極で形成してもよ
い。この場合、液晶表示素子の組立誤差が、遮光層90
と対向電極46とが重なる領域内に収まるように構成す
ればよい。
【0078】
【発明の効果】以上詳述したように、この発明によれ
ば、表示品位の向上を図れるとともに、消費電力を増大
することなく液晶の応答性が向上した液晶表示子のアレ
イ基板、これを備えた液晶表示素子、およびアレイ基板
の製造方法を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係るアクティブマトリ
クス型の液晶表示装置を示す斜視図。
【図2】上記液晶表示装置における液晶表示素子の断面
図。
【図3】上記液晶表示素子におけるアレイ基板を概略的
に示す平面図。
【図4】上記アレイ基板の画素領域を拡大して示す平面
図。
【図5】図4の線A−Aに沿った断面図。
【図6】図4の線B−Bに沿った断面図。
【図7】図4の線C−Cに沿った断面図。
【図8】上記アレイ基板の製造工程を概略的に示す平面
図。
【図9】上記アレイ基板の製造工程を概略的に示す平面
図。
【図10】図9に示す製造工程におけるアレイ基板の一
部を拡大して示す平面図。
【図11】この発明の他の実施の形態に係る液晶表示素
子のアレイ基板を示す平面図。
【図12】図11の線E−Eに沿った断面図。
【符号の説明】
10…液晶表示素子 20…アレイ基板 22…対向基板 28…ガラス基板 30…走査信号線 32…対向信号線 34…表示信号線 42…ゲート絶縁膜 46…対向電極 48…表示画素電極 48a…一端 50…補助容量線 52…TFT 56、58…コンタクトホール 82…遮光層(ブラックマトリックス) 90…遮光層 92…開口 94…遮光領域 P…画素領域 Cs1…第1補助容量 Cs2…第2補助容量
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1343 G02F 1/1368

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項1】基板と、上記基板上に、互いに平行に設け
    られた複数の走査信号線および対向信号線と、上記走査
    信号線および対向信号線と交差するように、絶縁膜を介
    して走査信号線および対向信号線上に設けられた互いに
    平行な複数の表示信号線と、上記走査信号線および表示
    信号線で囲まれる領域にそれぞれ規定された複数の画素
    領域と、を有し、 上記各画素領域には、上記対向信号線と重なって位置し
    補助容量を形成した一端とスイッチング素子を介して走
    査信号線と表示信号線との交差部に電気的に接続された
    他端とを有する細長い第1電極と、上記第1電極とほぼ
    平行に延びているとともに、上記対向信号線と電気的に
    接続された一端を有する細長い第2電極と、上記表示信
    号線に隣接した上記第2電極の下層に上記絶縁膜を介し
    て設けられているとともに上記第2電極とほぼ平行に延
    び上記表示信号線と第2電極との隙間を遮光した細長い
    遮光層と、が設けられ、 上記第1および第2電極は、同一の導電層を加工して形
    成されていることを特徴とする液晶表示素子のアレイ基
    板。
  2. 【請求項2】上記遮光層は、上記絶縁膜を介して上記第
    2電極と重なって位置した側縁部を有していることを特
    徴とする請求項に記載の液晶表示素子のアレイ基板。
  3. 【請求項3】上記遮光層および上記対向信号線は、同一
    の導電層を加工して形成されていることを特徴とする請
    求項1又は2に記載の液晶表示素子のアレイ基板。
  4. 【請求項4】上記表示信号線、第1電極、および第2電
    極は、上記絶縁膜上に配置されているとともに同一の導
    電層を加工して形成され、上記第2電極は上記絶縁膜に
    形成されたコンタクトホールを介して上記対向信号線と
    電気的に接続されていることを特徴とする請求項1ない
    のいずれか1項に記載の液晶表示素子のアレイ基
    板。
  5. 【請求項5】上記各画素領域には、互いに平行な複数本
    の上記第2電極が設けられ、上記第1電極は互いに隣接
    する2本の上記第2電極間に各第2電極と等しい間隔を
    おいて設けられていることを特徴とする請求項1ないし
    のいずれか1項に記載の液晶表示素子のアレイ基板。
  6. 【請求項6】上記第1電極の一端は、上記対向信号線と
    平行にかつ上記第2電極と直交する方向に延びた補助容
    量線を構成していることを特徴とする請求項1ないし
    のいずれか1項に記載の液晶表示素子のアレイ基板。
  7. 【請求項7】上記絶縁膜は、少なくとも窒化珪素を含む
    単層構造あるいは積層構造を有していることを特徴とす
    る請求項1ないしのいずれか1項に記載の液晶表示素
    子のアレイ基板。
  8. 【請求項8】上記第1および第2電極は、3000オン
    グストローム以上の厚さを有する膜により形成されてい
    ることを特徴とする請求項1ないしのいずれか1項に
    記載の液晶表示素子のアレイ基板。
  9. 【請求項9】上記第1および第2電極は、それぞれ上記
    絶縁基板の表面に対して30度以上90度以下の傾きを
    持った側面を有していることを特徴とする請求項1ない
    のいずれか1項に記載の液晶表示素子のアレイ基
    板。
  10. 【請求項10】基板と、上記基板上に、互いに平行に設
    けられた複数の走査信号線および対向信号線と、上記走
    査信号線および対向信号線と交差するように、絶縁膜を
    介して走査信号線および対向信号線上に設けられた互い
    に平行な複数の表示信号線と、上記走査信号線および表
    示信号線で囲まれる領域にそれぞれ規定された複数の画
    素領域と、を有し、 上記各画素領域には、上記対向信号線と重なって位置し
    補助容量を形成した一端とスイッチング素子を介して走
    査信号線と表示信号線との交差部に電気的に接続された
    他端とを有する細長い第1電極と、上記第1電極とほぼ
    平行に延びてい るとともに、上記対向信号線と電気的に
    接続された一端を有する細長い第2電極と、 上記絶縁層
    を挟んで上記第2電極と重なって設けられ補助容量を形
    成しているとともに、上記第1電極に電気的に接続され
    た第3電極と、が設けられ、 上記第1および第2電極は、同一の導電層を加工して形
    成されていることを特徴とする液晶表示素子のアレイ基
    板。
  11. 【請求項11】上記第3電極は上記対向信号線および走
    査信号線と同一の導電層を加工して形成されていること
    を特徴とする請求項10に記載の液晶表示素子のアレイ
    基板。
  12. 【請求項12】基板と、上記基板上に、互いに平行に設
    けられた複数の走査信号線および対向信号線と、上記走
    査信号線および対向信号線と交差するように、絶縁膜を
    介して走査信号線および対向信号線上に設けられた互い
    に平行な複数の表示信号線と、上記走査信号線および表
    示信号線で囲まれる領域にそれぞれ規定された複数の画
    素領域と、を有し、 上記各画素領域には、スイッチング素子を介して走査信
    号線と表示信号線との交差部に電気的に接続された細長
    い第1電極と、上記第1電極とほぼ平行に延びていると
    ともに、上記対向信号線と電気的に接続された細長い第
    2電極と、上記表示信号線に隣接した上記第2電極の下
    層に上記絶縁膜を介して位置しているとともに上記第2
    電極とほぼ平行に延び上記表示信号線と第2電極との隙
    間を遮光した細長い遮光層と、が設けられ、 上記第1および第2電極は、同一の導電層を加工して形
    成されていることを特徴とする液晶表示素子のアレイ基
    板。
  13. 【請求項13】上記遮光層は、上記絶縁膜を介して上記
    第2電極と重なって位置した側縁部を有していることを
    特徴とする請求項12に記載の液晶表示素子のアレイ基
    板。
  14. 【請求項14】上記表示信号線、第1電極、および第2
    電極は、同一の遮光性導電層を加工して形成されている
    ことを特徴とする請求項12又は13に記載の液晶表示
    素子のアレイ基板。
  15. 【請求項15】上記表示信号線、第1電極、および第2
    電極は、上記絶縁膜上に配置され、上記第2電極は、上
    記絶縁膜に形成されたコンタクトホールを介して上記対
    向信号線と電気的に接続されていることを特徴とする請
    求項14に記載の液晶表示素子のアレイ基板。
  16. 【請求項16】上記第2電極と遮光層とで形成された遮
    光領域は、約6μm以上の幅を有していることを特徴と
    する請求項12ないし15のいずれか1項に記載の液晶
    表示素子のアレイ基板。
  17. 【請求項17】上記遮光層および上記対向信号線は、同
    一の導電層を加工して形成されていることを特徴とする
    請求項12ないし16のいずれか1項に記載の液晶表示
    素子のアレイ基板。
  18. 【請求項18】上記遮光層は上記対向信号線に電気的に
    接続されていることを特徴とする請求項12ないし17
    のいずれか1項に記載の液晶表示素子のアレイ基板。
  19. 【請求項19】液晶層を挟んで互いに対向配置された第
    1および第2基板を備え、 上記第1基板は、絶縁基板上に互いに平行に設けられた
    複数の走査信号線および対向信号線と、上記走査信号線
    および対向信号線と交差するように、絶縁膜を介して走
    査信号線および対向信号線上に設けられた互いに平行な
    複数の表示信号線と、上記走査信号線および表示信号線
    で囲まれる領域にそれぞれ規定された複数の画素領域
    と、を有し、 上記各画素領域には、上記対向信号線と重なって位置し
    補助容量を形成した一端とスイッチング素子を介して走
    査信号線と表示信号線との交差部に電気的に接続された
    他端とを有する細長い第1電極と、上記第1電極とほぼ
    平行に延びているとともに、上記対向信号線と電気的に
    接続された一端を有する細長い第2電極と、上記表示信
    号線に隣接した上記第2電極の下層に上記絶縁膜を介し
    て設けられているとともに上記第2電極とほぼ平行に延
    び上記表示信号線と第2電極との 隙間を遮光した細長い
    遮光層と、が設けられ、 上記第1および第2電極は、同一の導電層を加工して形
    成されていることを特徴とする液晶表示素子。
  20. 【請求項20】上記表示信号線、第1電極、および第2
    電極は、上記絶縁膜上に配置されているとともに同一の
    導電層を加工して形成され、上記第2電極は上記絶縁膜
    に形成されたコンタクトホールを介して上記対向信号線
    と電気的に接続されていることを特徴とする請求項19
    に記載の液晶表示素子。
  21. 【請求項21】液晶層を挟んで互いに対向配置された第
    1および第2基板を備え、 上記第1基板は、絶縁基板上に、互いに平行に設けられ
    た複数の走査信号線および対向信号線と、上記走査信号
    線および対向信号線と交差するように、絶縁膜を介して
    走査信号線および対向信号線上に設けられた互いに平行
    な複数の表示信号線と、上記走査信号線および表示信号
    線で囲まれる領域にそれぞれ規定された複数の画素領域
    と、を有し、 上記各画素領域には、スイッチング素子を介して走査信
    号線と表示信号線との交差部に電気的に接続された細長
    い第1電極と、上記第1電極とほぼ平行に延びていると
    ともに、上記対向信号線と電気的に接続された一端を有
    する細長い第2電極と、上記表示信号線に隣接した上記
    第2電極の下層に上記絶縁膜を介して位置しているとと
    もに上記第2電極とほぼ平行に延び上記表示信号線と第
    2電極との隙間を遮光した細長い遮光層と、が設けら
    れ、 上記第1および第2電極は、同一の導電層を加工して形
    成されていることを特徴とする液晶表示素子。
  22. 【請求項22】上記第2基板は、マトリックス状に形成
    され上記第1基板の画素領域とそれぞれ対向した複数の
    開口を有する遮光層を備え、 上記第2基板に設けられた遮光層の各開口は、上記アレ
    イ基板の遮光層および第2電極のいずれかと重なって位
    置した開口縁を有していることを特徴とする請求項21
    に記載の液晶表示素子。
  23. 【請求項23】上記表示信号線、第1電極、および第2
    電極は、同一の遮光性導電層を加工して形成されている
    ことを特徴とする請求項21又は22に記載の液晶表示
    素子。
  24. 【請求項24】上記表示信号線、第1電極、および第2
    電極は、上記絶縁膜上に配置され、上記第2電極は、上
    記絶縁膜に形成されたコンタクトホールを介して上記対
    向信号線と電気的に接続されていることを特徴とする請
    求項21ないし23のいずれかに記載の液晶表示素子。
  25. 【請求項25】上記アレイ基板の遮光層および上記対向
    信号線は、同一の導電層を加工して形成されていること
    を特徴とする請求項21ないし24のいずれか1項に記
    載の液晶表示素子。
  26. 【請求項26】液晶表示素子のアレイ基板を製造する製
    造方法において、 絶縁基板上に、互いに平行な複数の走査信号線および対
    向信号線、並びに上記対向信号線と直交する方向に延び
    た互いに平行な複数の細長い遮光層を形成した後、上記
    走査信号線、対向信号線、および遮光層に重ねて絶縁膜
    を形成し、 上記絶縁膜上に、上記走査信号線および対向信号線と交
    差するように、互いに平行な複数の表示信号線を形成
    し、 上記絶縁膜上に形成された同一の導電層をパターニング
    することにより、それぞれ上記走査信号線および表示信
    号線で囲まれた複数の画素領域に、上記対向信号線と重
    なって位置し補助容量を形成した一端とスイッチング素
    子を介して走査信号線と表示信号線との交差部に電気的
    に接続された他端とを有する細長い第1電極と、上記
    向信号線と電気的に接続された一端を有し上記第1電極
    とほぼ平行に延びているとともに上記遮光層に少なくと
    も一部が重なって位置した細長い第2電極と、を形成す
    ることを特徴とする製造方法。
  27. 【請求項27】上記絶縁性基板上に成膜された第1金属
    膜をパターニングして上記走査信号線、対向信号線、お
    よび遮光層を形成し、上記絶縁膜上に成膜された第2金
    属膜をパタ−ニングして上記表示信号線、第1電極およ
    び第2電極を形成することを特徴とする請求項26に記
    載の製造方法。
  28. 【請求項28】上記絶縁膜にコンタクトホールを形成し
    た後、上記第2金属膜を成膜し、この第2金属膜をパタ
    ーニングすることにより、上記コンタクトホールを介し
    て上記対向信号線に導通した上記第2電極を形成するこ
    とを特徴とする請求項26又は27に記載の製造方法。
JP3105499A 1998-02-24 1999-02-09 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 Expired - Fee Related JP3029426B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3105499A JP3029426B2 (ja) 1998-02-24 1999-02-09 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法
US09/255,714 US6337726B1 (en) 1998-02-24 1999-02-23 Array substrate for liquid crystal display element
TW088102666A TW569058B (en) 1998-02-24 1999-02-23 Array substrate for liquid crystal display element, array substrate for liquid crystal display element and method of manufacturing the same
KR1019990006087A KR100302281B1 (ko) 1998-02-24 1999-02-24 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4205398 1998-02-24
JP10-42053 1998-02-24
JP3105499A JP3029426B2 (ja) 1998-02-24 1999-02-09 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11311808A JPH11311808A (ja) 1999-11-09
JP3029426B2 true JP3029426B2 (ja) 2000-04-04

Family

ID=26369503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3105499A Expired - Fee Related JP3029426B2 (ja) 1998-02-24 1999-02-09 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法

Country Status (1)

Country Link
JP (1) JP3029426B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759965B1 (ko) * 2000-10-27 2007-09-18 삼성전자주식회사 액정 표시 장치
EP1310822B1 (en) * 2001-11-13 2011-08-03 HannStar Display Corp. Electrode array of in-plane switching mode liquid crystal display
KR100675631B1 (ko) 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP5278777B2 (ja) 2010-11-09 2013-09-04 Nltテクノロジー株式会社 液晶表示装置

Also Published As

Publication number Publication date
JPH11311808A (ja) 1999-11-09

Similar Documents

Publication Publication Date Title
KR100510566B1 (ko) 횡전계방식 액정표시장치
JP3661443B2 (ja) アクティブマトリクス液晶表示装置
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
KR100270127B1 (ko) 액정표시장치
JP4024901B2 (ja) アクティブマトリックス型液晶表示装置
KR0145280B1 (ko) 액티브매트릭스 액정표시장치
JP4162890B2 (ja) 液晶表示装置
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US7916258B2 (en) In-plane switching LCD panel
US6911668B2 (en) Array substrate for in-plane switching mode liquid crystal display device
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
US20080180623A1 (en) Liquid crystal display device
US7538846B2 (en) Liquid crystal display device and method of manufacturing the same
WO2001018597A1 (fr) Afficheur à cristaux liquides
JP3394433B2 (ja) アクティブマトリクス液晶表示装置
KR100838185B1 (ko) 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
KR100302281B1 (ko) 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법
KR20050078762A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP3029426B2 (ja) 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法
JP3582194B2 (ja) 液晶表示素子
JP2001021916A (ja) マトリクスアレイ基板
JP3346354B2 (ja) 液晶表示パネル
JP3282542B2 (ja) アクティブマトリックス型液晶表示装置
JP4098392B2 (ja) アクティブマトリクス型の液晶表示素子およびその製造方法
JPH1172801A (ja) 液晶表示装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees