JP4297574B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4297574B2 JP4297574B2 JP31550699A JP31550699A JP4297574B2 JP 4297574 B2 JP4297574 B2 JP 4297574B2 JP 31550699 A JP31550699 A JP 31550699A JP 31550699 A JP31550699 A JP 31550699A JP 4297574 B2 JP4297574 B2 JP 4297574B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary
- electrode
- bus line
- substrate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に垂直配向（ホメオトロピック配向）をしたアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス型液晶表示装置では、一方の基板上に薄膜トランジスタ（ＴＦＴ）及び画素電極が形成され、他方の基板上に共通電極が形成される。ＴＦＴが形成された基板上には、ＴＦＴを駆動するためのゲートバスライン（制御バスライン）が配置される。選択されていない画素のＴＦＴを非導通状態にするために、この画素に対応するゲートバスラインの電位が低く抑えられる。このため、ゲートバスラインと共通電極との間に大きな電位差が発生する。ゲートバスラインと共通電極との間の大きな電位差は、画素内の液晶分子の配向を乱す要因になる。
【０００３】
また、ゲートバスラインと共通電極との間の大きな電位差により、ゲートバスラインが配置された領域の液晶層内に、その厚さ方向の直流電圧成分が発生する。液晶層内に直流電圧成分が発生することは、液晶材料や配向膜材料にとって好ましくない状態であり、この直流成分が液晶表示装置の寿命低下の要因になる。
【０００４】
垂直配向型の液晶表示装置に用いられる誘電率異方性が負の液晶材料は、誘電率異方性が正の液晶材料に比べて種類が少ない。また、垂直配向膜の材料も、水平配向膜の材料に比べて種類が少ない。このため、直流電圧成分の影響を受けにくい材料を選択することが困難である。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、制御バスラインに印加される電気信号に起因して液晶層内に発生する直流成分による寿命の低下を防止することが可能な液晶表示装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の一観点によると、間隙を隔てて平行に配置され、少なくとも一方が透明な第１及び第２の基板と、前記第1の基板の対向面上に形成され、行列状に分布する複数の第1の画素電極と、前記第1の基板の対向面上に形成され、前記第1の画素電極の各々に対応して、当該第1の画素電極の脇に配置された第1の補助電極と、前記第1の基板の対向面上に形成され、前記第1の画素電極の行ごとに配置された第１の制御バスラインと、前記第1の基板の対向面上に形成され、前記第1の画素電極の列ごとに配置された第1の信号バスラインと、前記第1の基板の対向面上に形成され、前記第1の補助電極の列ごとに配置された第1の補助バスラインと、前記第1の画素電極の各々と、それに対応する前記第1の信号バスラインとを接続し、対応する第１の制御バスラインに印加される電気信号によって導通状態を制御される第1のスイッチング素子と、前記第1の補助電極の各々と、それに対応する前記第1の補助バスラインとを接続し、対応する第１の制御バスラインに印加される電気信号によって導通状態を制御される第1の補助スイッチング素子と、前記第２の基板の対向面上に形成され、前記第1の画素電極ごとに配置され、基板法線方向に沿って見たとき、対応する第1の画素電極と少なくとも部分的に重なる第２の画素電極と、前記第２の基板の対向面上に形成され、前記第２の画素電極ごとに、当該第２の画素電極の脇に配置された第２の補助電極であって、基板法線方向に沿って見たとき、該第２の補助電極と、それに対応する前記第１の補助電極とが、対応する前記第１の画素電極と第２の画素電極との重なる領域を挟むように配置されている前記第２の補助電極と、前記第２の基板の対向面上に形成され、前記第２の画素電極の行ごとに配置された第２の制御バスラインと、前記第２の基板の対向面上に形成され、前記第２の画素電極の列ごとに配置された第２の信号バスラインと、前記第２の基板の対向面上に形成され、前記第２の補助電極の列ごとに配置された第２の補助バスラインと、前記第２の画素電極の各々と、それに対応する前記第２の信号バスラインとを接続し、対応する第２の制御バスラインに印加される電気信号によって導通状態を制御される第２のスイッチング素子と、前記第２の補助電極の各々と、それに対応する前記第２の補助バスラインとを接続し、対応する第２の制御バスラインに印加される電気信号によって導通状態を制御される第２の補助スイッチング素子と、前記第１の基板と第２の基板との間に充填され、負の誘電率異方性を有する液晶材料と、前記液晶材料中の液晶分子に対して、垂直配向規制力を与える配向膜とを有する液晶表示装置が提供される。
【０００７】
双方の基板に制御バスラインが形成されているため、制御バスラインと共通電極とが対向する場合に比べて、液晶層の厚さ方向の直流電圧成分の発生を抑制することができる。また、第１の画素電極と第１の補助電極との間の横方向電界により、液晶分子の傾斜方向を規定することができる。
【０００８】
【発明の実施の形態】
図１〜図４を参照して、本発明の第１の実施例による液晶表示装置について説明する。
【０００９】
図１（Ａ）及び（Ｂ）は、それぞれ第1の実施例による液晶表示装置の第１の基板１０及び第２の基板３０の一画素部分の平面図を示す。第１の基板１０と第２の基板３０とが、ある間隙を隔てて平行に配置されている。第１の基板１０と第２の基板３０の少なくとも一方は透明である。図１（Ａ）及び（Ｂ）は、第１の基板側から見た平面図である。図１（Ａ）においては、紙面の裏側が対向面側に相当し、図１（Ｂ）においては、紙面の表側が対向面側に相当する。
【００１０】
図１（Ａ）に示すように、第１の基板１０の対向面上にインジウム錫オキサイド（ＩＴＯ）からなる第１の画素電極１１と第１の補助電極１２とが形成されている。一画素が、一つの第１の画素電極１１と一つの第１の補助電極１２を含んで構成される。複数の画素が、第１の基板の面内に行列状に分布する。第１の画素電極１１と、それに対応する第1の補助電極１２とは、ある間隔を隔てて行方向に並ぶ。
【００１１】
画素の行ごとに、行方向に延在する第１の制御バスライン１３が配置されている。第１の制御バスライン１３は、図１（Ａ）において、対応する画素の上側を通過する。画素の列ごとに、列方向に延在する第１の信号バスライン１４及び第１の補助バスライン１５が配置されている。第１の信号バスライン１４は、図１（Ａ）において、対応する画素列の右側（第１の画素電極１１側）を通過し、第１の補助バスライン１５は、対応する画素列の左側（第１の補助電極１２側）を通過する。
【００１２】
第１のＴＦＴ１７が、各第１の画素電極１１と、それに対応する第１の信号バスライン１４とを接続する。第１のＴＦＴ１７のゲート電極は、対応する第１の制御バスライン１３に接続されている。第１の補助ＴＦＴ１８が、各第１の補助電極１２と、それに対応する第１の補助バスライン１５とを接続する。第１の補助ＴＦＴ１８のゲート電極は、対応する第１の制御バスライン１３に接続されている。第１の制御バスライン１３に印加される電気信号によって、第１のＴＦＴ１７及び第１の補助ＴＦＴ１８の導通状態が制御される。
【００１３】
図１（Ａ）において、第１のＴＦＴ１７は、画素の右上隅に配置され、第１の補助ＴＦＴ１８は、画素の左上隅に配置されている。
【００１４】
図１（Ｂ）に示すように、第２の基板３０の対向面上に、ＩＴＯからなる第２の画素電極３１及び第２の補助電極３２が形成されている。一画素が、一つの第２の画素電極３１と一つの第２の補助電極３２とを含んで構成される。基板法線方向に沿って見たとき、第２の画素電極３１は、図１（Ａ）に示す第１の画素電極１１と少なくとも部分的に重なる。
【００１５】
第２の画素電極３１と、それに対応する第２の補助電極２２とは、ある間隔を隔てて行方向に並ぶ。図１（Ｂ）において、第２の補助電極３２は、第２の画素電極３１の右側に配置される。すなわち、基板法線方向に沿って見たとき、第２の補助電極３２と、それに対応する第１の補助電極１２とは、対応する第１の画素電極１１と第２の画素電極３１との重なる領域を挟むように配置されている。
【００１６】
画素の行ごとに、行方向に延在する第２の制御バスライン３３が配置されている。第２の制御バスライン３３は、図１（Ｂ）において、対応する画素の下側を通過する。画素の列ごとに、列方向に延在する第２の信号バスライン３４及び第２の補助バスライン３５が配置されている。第２の信号バスライン３４は、図１（Ｂ）において、対応する画素列の右側（第２の画素電極３１側）を通過し、第２の補助バスライン３５は、対応する画素列の左側（第２の補助電極３２側）を通過する。
【００１７】
基板法線方向に沿って見たとき、図１（Ａ）に示す第１の制御バスライン１３が、当該第１の制御バスライン１３の行の隣の行（図１（Ａ）及び（Ｂ）においては、ひとつ上の行）の第２の制御バスライン３３とほぼ重なる。
【００１８】
第２のＴＦＴ３７が、各第２の画素電極３１と、それに対応する第２の信号バスライン３４とを接続する。第２のＴＦＴ３７のゲート電極は、対応する第２の制御バスライン３３に接続されている。第２の補助ＴＦＴ３８が、各第２の補助電極３２と、それに対応する第２の補助バスライン３５とを接続する。第２の補助ＴＦＴ３８のゲート電極は、対応する第２の制御バスライン３３に接続されている。第２の制御バスライン３３に印加される電気信号によって、第２のＴＦＴ３７及び第２の補助ＴＦＴ３８の導通状態が制御される。
【００１９】
図１（Ｂ）において、第２のＴＦＴ３７は、画素の左下隅に配置され、第２の補助ＴＦＴ３８は、画素の右下隅に配置されている。すなわち、一画素について４つのＴＦＴ１７、１８、３７、及び３８が設けられ、４つのＴＦＴは、それぞれ画素の４つの隅に配置される。
【００２０】
図２（Ａ）は、図１（Ａ）及び図１（Ｂ）の一点鎖線Ａ２−Ａ２における概略断面図を示し、図２（Ｂ）は、図１（Ａ）及び図１（Ｂ）の一点鎖線Ｂ２−Ｂ２における概略断面図を示す。
【００２１】
第１の基板１０の対向面上に、第１の画素電極１１、第１の補助電極１２、第１の信号バスライン１４、及び第１の補助バスライン１５が形成されている。第１の配向膜２０が、これらを覆う。第２の基板３０の対向面上に、第２の画素電極３１、第２の補助電極３２、第２の信号バスライン３４、第２の補助バスライン３５、第２のＴＦＴ３７、及び第２の補助ＴＦＴ３８が形成されている。第２の配向膜４０が、これらを覆う。
【００２２】
基板法線方向に沿って見たとき、第１の補助電極１２が第２の信号バスライン３４にほぼ重なり、第２の補助電極３２が第１の信号バスライン１４にほぼ重なる。
【００２３】
第１の基板１０と第２の基板３０との間に、液晶材料５０が充填されている。液晶材料５０は、負の誘電率異方性を有する。第１及び第２の配向膜は、液晶材料５０内の液晶分子に対し、垂直配向規制力を与える。これにより、液晶分子は基板面に対してほぼ垂直に配向する。
【００２４】
第１の基板１０の外側に第１の偏光板２５が配置され、第２の基板３０の外側に第２の偏光板４５が配置されている。第１の偏光板２５と第２の偏光板４５とは、クロスニコルの関係に配置されている。また、各偏光板の偏光軸は、画素の行方向及び列方向と４５°で交わる。
【００２５】
図３は、第１の実施例による液晶表示装置の駆動回路のブロック図を示す。図３では、第１の基板１０の駆動回路を示しているが、第２の基板３０の駆動回路も同様の構成である。
【００２６】
第１の走査回路２１が、第１の制御バスライン１３に走査信号を印加する。第１の制御回路２２が、第１の信号バスライン１４に、画像情報に対応した電気信号を印加する。第１の補助回路２３が、第１の補助バスライン１５に補助信号を印加する。
【００２７】
次に、図２（Ａ）と図４とを参照して、第１の実施例による液晶表示装置の駆動方法について説明する。
【００２８】
図２（Ａ）に示すように、第１の画素電極１１、第１の補助電極１２、第２の画素電極３１、第２の補助電極３２の電位を、それぞれＶ1、Ｖ2、Ｖ3、及びＶ4とする。
【００２９】
図４（Ａ）は、画素が暗状態にある時の各電極の電位の変化を示す。横軸は、経過時間に対応する。画素のひとつの行が、第１の走査回路２１により選択されると、選択された行の画素内の４つのＴＦＴが導通状態になり、各バスラインに印加されている電圧が、対応する電極に与えられる。図４は、液晶表示装置がフレーム反転駆動される場合を示している。すなわち、各電極の電位の極性が、フレームごとに反転する。
【００３０】
第１の画素電極１１の電位Ｖ1と第２の画素電極３１の電位Ｖ3とは逆極性であり、その大きさはほぼ等しい。第１の補助電極１２の電位Ｖ2と第２の補助電極３２の電位Ｖ4とは逆極性であり、その大きさはほぼ等しい。第１の画素電極１１の電位Ｖ1と第２の補助電極３２の電位Ｖ4とは、同極性であり、その大きさは異なる。
【００３１】
第１の画素電極１１と第２の画素電極３１とが重なる領域の液晶層に、電位Ｖ１とＶ３との差に相当する電界Ｅ13が発生する。この電界Ｅ13は、液晶分子をほとんど傾斜させない程度の大きさである。この状態の時、液晶層を厚さ方向に伝搬する光に対して光学的異方性を示さない。このため、電界Ｅ13が印加されている領域は、暗状態になる。
【００３２】
図４（Ｂ）は、画素が明状態にある時の各電極の電位を示す。暗状態の時に比べて、電位Ｖ1とＶ3の振幅が大きくなっている。また、電圧Ｖ1と電圧Ｖ4とが逆極性になる。第１の画素電極１１と第２の画素電極３１とが重なる領域の液晶層に、大きな電界Ｅ13が発生する。この電界Ｅ13により、液晶分子が倒れ、その長軸が基板面にほぼ平行になる。このため、大きな電界Ｅ13が発生している領域が明状態になる。
【００３３】
電位Ｖ2とＶ4の大きさは、暗状態のときの大きさとほぼ同一である。第１の画素電極１１と第１の補助電極１２との間に、基板面に平行な方向（横方向）の成分を有する電界Ｅ12が発生する。横方向の電界Ｅ12により、第１の画素電極１１と第１の補助電極１２との境界近傍の液晶分子がスプレー配向する。同様に、第２の画素電極３１と第２の補助電極３２との境界近傍の液晶分子もスプレー配向する。
【００３４】
このスプレー配向の影響を受けて、第１の画素電極１１と第２の画素電極３１のほぼ中央の液晶分子の倒れる向きが定まる。これにより、画素内に、ディスクリネーションラインが発生することを防止することができる。
【００３５】
また、第１の実施例による液晶表示装置においては、第１及び第２の基板の制御バスライン同士が重なっている。このため、制御バスラインの配置された領域の液晶層内に直流電圧成分が発生することが抑制される。これにより、液晶表示装置の寿命の低下を抑制することができる。
【００３６】
次に、図５を参照して、第１の実施例による液晶表示装置の詳細な構成及び製造方法を説明する。なお、以下では、図１（Ａ）の第1の基板１０の第1のＴＦＴ１７及びその近傍の構造を説明するが、第1の補助ＴＦＴ１８の構造も第1のＴＦＴ１７の構造と同様である。また、第２の基板３０の各ＴＦＴ３７及び３８も、第1の基板１０側のＴＦＴと構造と同様である。
【００３７】
図５は、図１（Ａ）の一点鎖線Ａ５−Ａ５における断面図を示す。ガラス基板１０の表面上に第1のＴＦＴ１７が形成されている。第1のＴＦＴ１７は、第1の制御バスライン１３、チャネル層６２、チャネル保護膜６８、ソース電極６３Ｓ、及びドレイン電極６３Ｄを含んで構成される。第1の制御バスライン１３はＣｒ（又はＡｌ合金、Ａｌ／Ｔｉ等の積層でも良い）で形成され、その厚さは１５０ｎｍであり、ガラス基板１０の表面上に配置されている。
【００３８】
第1の制御バスライン１３を覆うように、ガラス基板１０の表面上にＳｉＮからなる厚さ４００ｎｍの第１の絶縁膜５４が配置されている。チャネル層６２は、アモルファスＳｉで形成され、その厚さは３０ｎｍであり、第１の絶縁膜５４の上に、第1の制御バスライン１３を跨ぐように配置されている。
【００３９】
チャネル層６２の上面のうち第1の制御バスライン１３の上方の領域が、チャネル保護膜６８で保護されている。チャネル保護膜６８はＳｉＮで形成され、その厚さは１２０ｎｍである。
【００４０】
チャネル層６２の上面のうち第1の制御バスライン１３の両側の領域が、それぞれソース電極６３Ｓ及びドレイン電極６３Ｄで覆われている。ソース電極６３Ｓ及びドレイン電極６３Ｄは、ｎ+型アモルファスＳｉ膜６４、下側Ｔｉ膜６５、Ａｌ膜６６、及び上側Ｔｉ膜６７がこの順番に積層された４層構造を有する。ｎ+型アモルファスＳｉ膜６４の厚さは３０ｎｍ、下側Ｔｉ膜６５及び上側Ｔｉ膜６７の厚さは２０ｎｍ、Ａｌ膜６６の厚さは１００ｎｍである。ソース電極６３Ｓの上側Ｔｉ膜６７に、開口７１ａが形成されている。
【００４１】
チャネル層６２及びドレイン電極６３Ｄが、対応する第1の信号バスライン１４に連続している。第1の信号バスライン１４は、チャネル層６２とドレイン電極６３Ｄとを積層した積層構造を有する。また、図１（Ａ）に示す第1の補助バスライン１５も、第1の信号バスライン１４と同様の積層構造を有する。
【００４２】
ＴＦＴ１７を覆うように、第１の絶縁膜５４の上にＳｉＮからなる厚さ３００ｎｍの第２の絶縁膜７０が配置されている。第２の絶縁膜７０の、開口７１ａに対応する位置に開口７１ｂが形成されている。開口７１ｂの外周は、開口７１ａの外周よりも外側に位置している。第２の絶縁膜７０の上面の一部、開口７１ａ及び７１ｂの内面を覆うように、ＩＴＯからなる厚さ７０ｎｍの第1の画素電極１１が配置されている。
【００４３】
第1の画素電極１１は、上側Ｔｉ膜６７の上面のうち開口７１ｂの内側の領域に接触し、開口７１ａの底面においてＡｌ膜６６に接触している。このため、上側Ｔｉ膜１７を介して、第1の画素電極１１とソース電極６３Ｓとの間の良好な電気的接続を得ることができる。
【００４４】
次に、図５に示す液晶表示用基板の製造方法を説明する。ガラス基板１０の表面上にＣｒ膜を形成し、このＣｒ膜をパターニングして第1の信号バスライン１３を残す。第1の信号バスライン１３を覆うように、ガラス基板１０の表面上にＳｉＮからなる厚さ４００ｎｍの第１の絶縁膜５４を堆積する。第１の絶縁膜５４の堆積は、原料ガスとしてＳｉＨ4とＮＨ3を用いた化学気相成長（ＣＶＤ）により行う。成膜時の基板温度は３２０℃とする。
【００４５】
第１の絶縁膜５４の表面上に、チャネル層６２になる厚さ３０ｎｍのアモルファスＳｉ膜を堆積する。このアモルファスＳｉ膜の堆積は、原料ガスとしてＳｉＨ4を用いたＣＶＤにより行う。成膜時の基板温度は３１０℃とする。
【００４６】
アモルファスＳｉ膜の表面上に、厚さ１２０ｎｍのＳｉＮ膜を堆積し、このＳｉＮ膜をパターニングしてチャネル保護膜６８を残す。チャネル保護膜６８となるＳｉＮ膜の堆積は、原料ガスとしてＳｉＨ4とＮＨ3を用いたＣＶＤにより行う。成膜時の基板温度は３２０℃とする。
【００４７】
基板全面上に、厚さ３０ｎｍのｎ+型アモルファスＳｉ膜、厚さ２０ｎｍのＴｉ膜、厚さ１００ｎｍのＡｌ膜、及び厚さ２０ｎｍのＴｉ膜を順番に堆積する。アモルファスＳｉ膜の堆積は、原料ガスとしてＳｉＨ4とＰＨ3を用い、基板温度２５０℃としたＣＶＤにより行う。Ｔｉ及びＡｌ膜の堆積は、室温でのスパッタリングにより行う。
【００４８】
最も上のＴｉ膜の表面上に、ソース電極６３Ｓ及びドレイン電極６３Ｄに対応したレジストパターンを形成する。このレジストパターンをマスクとして、第１の絶縁膜５４の上に形成されているアモルファスＳｉ膜までをエッチングする。このエッチングは、Ｃｌ2とＢＣｌ3との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。Ｃｌ2とＢＣｌ3の流量は、例えば共に１００ｓｃｃｍとする。
【００４９】
第1の制御バスライン１３の上方の領域では、チャネル保護膜６８がエッチング停止層として働き、この上面でエッチングがほぼ停止する。このエッチングにより、チャネル層６２、ソース電極６３Ｓ、及びドレイン電極６３Ｄが形成される。
【００５０】
基板全面上に、ＳｉＮからなる厚さ３００ｎｍの第２の絶縁膜７０を堆積する。第２の絶縁膜７０の堆積は、原料ガスとしてＳｉＨ4とＮＨ3を用いたＣＶＤにより行う。成膜時の基板温度は、第１の絶縁膜５４の成膜時の基板温度よりも低い２３０℃とする。
【００５１】
第２の絶縁膜７０に開口７１ｂを形成する。開口７１ｂの形成は、ＳＦ6とＯ2との混合ガスを用いたＲＩＥにより行う。エッチング条件は、ＳＦ6の流量２００ｓｃｃｍ、Ｏ2の流量２００ｓｃｃｍ、圧力１０Ｐａである。このエッチング条件では、第２の絶縁膜７０がサイドエッチングされる。また、上側Ｔｉ膜６７もエッチングされるが、Ｔｉ膜のエッチングはイオン衝突時の衝撃による作用が大きいため、ほぼ基板面に対して法線方向にエッチングが進む。このため、上側Ｔｉ膜６７に形成される開口７１ａの外周が、第２の絶縁膜７０に形成される開口７０ｂの外周よりも外側に位置するようになる。基板全面上にＩＴＯ膜を堆積し、パターニングして第1の画素電極１１を残す。なお、図５には現れていないが、図1（Ａ）の第1の補助電極１２も同時に形成される。
【００５２】
次に、図６を参照して、第２の実施例について説明する。上記第1の実施例では、図２（Ａ）で説明したように、基板法線方向に沿って見たとき、第1の補助電極１２が第２の信号バスライン３４に重なり、第２の補助電極３２が第1の信号バスライン１４に重なるように配置されている。第２の実施例では、これらが重ならないように配置される。
【００５３】
図６に示すように、基板法線方向に沿って見たとき、第1の補助電極１２が第２の画素電極３１の一部に重なり、第２の補助電極３２が第1の画素電極１１の一部に重なる。このため、第１の補助電極１２及び第２の補助電極３２が配置された領域も遮光されず、画像表示に有効な領域となる。これらの電極に印加される電圧は、第１の実施例の場合の図４に示す電圧とほぼ同様である。
【００５４】
図４（Ａ）に示すように、暗状態のとき、第１の補助電極１２と第２の画素電極３１との間に発生する電界Ｅ23、及び第２の補助電極３２と第１の画素電極１１との間に発生する電界Ｅ14は、第１の画素電極１１と第２の画素電極３１との間に発生する電界Ｅ13よりも小さく、液晶分子が傾かない程度の大きさである。このため、画素内の全領域が暗状態になる。
【００５５】
図４（Ｂ）に示すように、明状態のとき、第１の補助電極１２と第２の画素電極３１との間に発生する電界Ｅ23、及び第２の補助電極３２と第１の画素電極１１との間に発生する電界Ｅ14は、第１の画素電極１１と第２の画素電極３１との間に発生する電界Ｅ13よりは小さいが、図４（Ａ）に示す暗状態のときの電界Ｅ13よりは大きい。電界Ｅ23及びＥ14は、中間調状態の電界に相当し、第１の補助電極１２及び第２の補助電極３２が配置された領域が、中間調状態になる。このため、第１の実施例の場合のように、第１の補助電極１２及び第２の補助電極３２が配置された領域を遮光する場合に比べて、透過光量を高めることが可能になる。
【００５６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５７】
【発明の効果】
以上説明したように、本発明によると、液晶表示用基板の双方の対向面上に、スイッチング素子制御用の制御バスラインが配置される。このため、両者の非対称性に起因する直流電圧成分の残留を抑制することができ、寿命の低下を防止することが可能になる。また、画素電極の縁に発生する横方向電界を利用して、液晶分子の傾斜方向を規制することができる。
【図面の簡単な説明】
【図１】第１の実施例による液晶表示用基板の平面図である。
【図２】第１の実施例による液晶表示用基板の断面図である。
【図３】第1の実施例による液晶表示用基板の駆動回路のブロック図である。
【図４】第1の実施例による液晶表示用基板の各電極に印加される電圧を示すグラフである。
【図５】第1の実施例による液晶表示用基板のＴＦＴ部分及びその近傍の断面図である。
【図６】第２の実施例による液晶表示用基板の断面図である。
【符号の説明】
１０ 第1の基板
１１ 第1の画素電極
１２ 第1の補助電極
１３ 第1の制御バスライン
１４ 第1の信号バスライン
１５ 第1の補助バスライン
１７ 第1のＴＦＴ
１８ 第１の補助ＴＦＴ
２０ 第1の配向膜
２１ 走査回路
２２ 第1の制御回路
２３ 第１の補助回路
２５ 第1の偏光板
３０ 第２の基板
３１ 第２の画素電極
３２ 第２の補助電極
３３ 第２の制御バスライン
３４ 第２の信号バスライン
３５ 第２の補助バスライン
３７ 第２のＴＦＴ
３８ 第２の補助ＴＦＴ
４０ 第２の配向膜
４５ 第２の偏光板
５０ 液晶材料
５４ 第１の絶縁膜
６２ チャネル層
６３Ｓ ソース電極
６３Ｄ ドレイン電極
６４ アモルファスシリコン膜
６５ 下側Ｔｉ膜
６６ Ａｌ膜
６７ 上側Ｔｉ膜
６８ チャネル保護膜
７０ 第２の絶縁膜
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に垂直配向（ホメオトロピック配向）をしたアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス型液晶表示装置では、一方の基板上に薄膜トランジスタ（ＴＦＴ）及び画素電極が形成され、他方の基板上に共通電極が形成される。ＴＦＴが形成された基板上には、ＴＦＴを駆動するためのゲートバスライン（制御バスライン）が配置される。選択されていない画素のＴＦＴを非導通状態にするために、この画素に対応するゲートバスラインの電位が低く抑えられる。このため、ゲートバスラインと共通電極との間に大きな電位差が発生する。ゲートバスラインと共通電極との間の大きな電位差は、画素内の液晶分子の配向を乱す要因になる。
【０００３】
また、ゲートバスラインと共通電極との間の大きな電位差により、ゲートバスラインが配置された領域の液晶層内に、その厚さ方向の直流電圧成分が発生する。液晶層内に直流電圧成分が発生することは、液晶材料や配向膜材料にとって好ましくない状態であり、この直流成分が液晶表示装置の寿命低下の要因になる。
【０００４】
垂直配向型の液晶表示装置に用いられる誘電率異方性が負の液晶材料は、誘電率異方性が正の液晶材料に比べて種類が少ない。また、垂直配向膜の材料も、水平配向膜の材料に比べて種類が少ない。このため、直流電圧成分の影響を受けにくい材料を選択することが困難である。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、制御バスラインに印加される電気信号に起因して液晶層内に発生する直流成分による寿命の低下を防止することが可能な液晶表示装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の一観点によると、間隙を隔てて平行に配置され、少なくとも一方が透明な第１及び第２の基板と、前記第1の基板の対向面上に形成され、行列状に分布する複数の第1の画素電極と、前記第1の基板の対向面上に形成され、前記第1の画素電極の各々に対応して、当該第1の画素電極の脇に配置された第1の補助電極と、前記第1の基板の対向面上に形成され、前記第1の画素電極の行ごとに配置された第１の制御バスラインと、前記第1の基板の対向面上に形成され、前記第1の画素電極の列ごとに配置された第1の信号バスラインと、前記第1の基板の対向面上に形成され、前記第1の補助電極の列ごとに配置された第1の補助バスラインと、前記第1の画素電極の各々と、それに対応する前記第1の信号バスラインとを接続し、対応する第１の制御バスラインに印加される電気信号によって導通状態を制御される第1のスイッチング素子と、前記第1の補助電極の各々と、それに対応する前記第1の補助バスラインとを接続し、対応する第１の制御バスラインに印加される電気信号によって導通状態を制御される第1の補助スイッチング素子と、前記第２の基板の対向面上に形成され、前記第1の画素電極ごとに配置され、基板法線方向に沿って見たとき、対応する第1の画素電極と少なくとも部分的に重なる第２の画素電極と、前記第２の基板の対向面上に形成され、前記第２の画素電極ごとに、当該第２の画素電極の脇に配置された第２の補助電極であって、基板法線方向に沿って見たとき、該第２の補助電極と、それに対応する前記第１の補助電極とが、対応する前記第１の画素電極と第２の画素電極との重なる領域を挟むように配置されている前記第２の補助電極と、前記第２の基板の対向面上に形成され、前記第２の画素電極の行ごとに配置された第２の制御バスラインと、前記第２の基板の対向面上に形成され、前記第２の画素電極の列ごとに配置された第２の信号バスラインと、前記第２の基板の対向面上に形成され、前記第２の補助電極の列ごとに配置された第２の補助バスラインと、前記第２の画素電極の各々と、それに対応する前記第２の信号バスラインとを接続し、対応する第２の制御バスラインに印加される電気信号によって導通状態を制御される第２のスイッチング素子と、前記第２の補助電極の各々と、それに対応する前記第２の補助バスラインとを接続し、対応する第２の制御バスラインに印加される電気信号によって導通状態を制御される第２の補助スイッチング素子と、前記第１の基板と第２の基板との間に充填され、負の誘電率異方性を有する液晶材料と、前記液晶材料中の液晶分子に対して、垂直配向規制力を与える配向膜とを有する液晶表示装置が提供される。
【０００７】
双方の基板に制御バスラインが形成されているため、制御バスラインと共通電極とが対向する場合に比べて、液晶層の厚さ方向の直流電圧成分の発生を抑制することができる。また、第１の画素電極と第１の補助電極との間の横方向電界により、液晶分子の傾斜方向を規定することができる。
【０００８】
【発明の実施の形態】
図１〜図４を参照して、本発明の第１の実施例による液晶表示装置について説明する。
【０００９】
図１（Ａ）及び（Ｂ）は、それぞれ第1の実施例による液晶表示装置の第１の基板１０及び第２の基板３０の一画素部分の平面図を示す。第１の基板１０と第２の基板３０とが、ある間隙を隔てて平行に配置されている。第１の基板１０と第２の基板３０の少なくとも一方は透明である。図１（Ａ）及び（Ｂ）は、第１の基板側から見た平面図である。図１（Ａ）においては、紙面の裏側が対向面側に相当し、図１（Ｂ）においては、紙面の表側が対向面側に相当する。
【００１０】
図１（Ａ）に示すように、第１の基板１０の対向面上にインジウム錫オキサイド（ＩＴＯ）からなる第１の画素電極１１と第１の補助電極１２とが形成されている。一画素が、一つの第１の画素電極１１と一つの第１の補助電極１２を含んで構成される。複数の画素が、第１の基板の面内に行列状に分布する。第１の画素電極１１と、それに対応する第1の補助電極１２とは、ある間隔を隔てて行方向に並ぶ。
【００１１】
画素の行ごとに、行方向に延在する第１の制御バスライン１３が配置されている。第１の制御バスライン１３は、図１（Ａ）において、対応する画素の上側を通過する。画素の列ごとに、列方向に延在する第１の信号バスライン１４及び第１の補助バスライン１５が配置されている。第１の信号バスライン１４は、図１（Ａ）において、対応する画素列の右側（第１の画素電極１１側）を通過し、第１の補助バスライン１５は、対応する画素列の左側（第１の補助電極１２側）を通過する。
【００１２】
第１のＴＦＴ１７が、各第１の画素電極１１と、それに対応する第１の信号バスライン１４とを接続する。第１のＴＦＴ１７のゲート電極は、対応する第１の制御バスライン１３に接続されている。第１の補助ＴＦＴ１８が、各第１の補助電極１２と、それに対応する第１の補助バスライン１５とを接続する。第１の補助ＴＦＴ１８のゲート電極は、対応する第１の制御バスライン１３に接続されている。第１の制御バスライン１３に印加される電気信号によって、第１のＴＦＴ１７及び第１の補助ＴＦＴ１８の導通状態が制御される。
【００１３】
図１（Ａ）において、第１のＴＦＴ１７は、画素の右上隅に配置され、第１の補助ＴＦＴ１８は、画素の左上隅に配置されている。
【００１４】
図１（Ｂ）に示すように、第２の基板３０の対向面上に、ＩＴＯからなる第２の画素電極３１及び第２の補助電極３２が形成されている。一画素が、一つの第２の画素電極３１と一つの第２の補助電極３２とを含んで構成される。基板法線方向に沿って見たとき、第２の画素電極３１は、図１（Ａ）に示す第１の画素電極１１と少なくとも部分的に重なる。
【００１５】
第２の画素電極３１と、それに対応する第２の補助電極２２とは、ある間隔を隔てて行方向に並ぶ。図１（Ｂ）において、第２の補助電極３２は、第２の画素電極３１の右側に配置される。すなわち、基板法線方向に沿って見たとき、第２の補助電極３２と、それに対応する第１の補助電極１２とは、対応する第１の画素電極１１と第２の画素電極３１との重なる領域を挟むように配置されている。
【００１６】
画素の行ごとに、行方向に延在する第２の制御バスライン３３が配置されている。第２の制御バスライン３３は、図１（Ｂ）において、対応する画素の下側を通過する。画素の列ごとに、列方向に延在する第２の信号バスライン３４及び第２の補助バスライン３５が配置されている。第２の信号バスライン３４は、図１（Ｂ）において、対応する画素列の右側（第２の画素電極３１側）を通過し、第２の補助バスライン３５は、対応する画素列の左側（第２の補助電極３２側）を通過する。
【００１７】
基板法線方向に沿って見たとき、図１（Ａ）に示す第１の制御バスライン１３が、当該第１の制御バスライン１３の行の隣の行（図１（Ａ）及び（Ｂ）においては、ひとつ上の行）の第２の制御バスライン３３とほぼ重なる。
【００１８】
第２のＴＦＴ３７が、各第２の画素電極３１と、それに対応する第２の信号バスライン３４とを接続する。第２のＴＦＴ３７のゲート電極は、対応する第２の制御バスライン３３に接続されている。第２の補助ＴＦＴ３８が、各第２の補助電極３２と、それに対応する第２の補助バスライン３５とを接続する。第２の補助ＴＦＴ３８のゲート電極は、対応する第２の制御バスライン３３に接続されている。第２の制御バスライン３３に印加される電気信号によって、第２のＴＦＴ３７及び第２の補助ＴＦＴ３８の導通状態が制御される。
【００１９】
図１（Ｂ）において、第２のＴＦＴ３７は、画素の左下隅に配置され、第２の補助ＴＦＴ３８は、画素の右下隅に配置されている。すなわち、一画素について４つのＴＦＴ１７、１８、３７、及び３８が設けられ、４つのＴＦＴは、それぞれ画素の４つの隅に配置される。
【００２０】
図２（Ａ）は、図１（Ａ）及び図１（Ｂ）の一点鎖線Ａ２−Ａ２における概略断面図を示し、図２（Ｂ）は、図１（Ａ）及び図１（Ｂ）の一点鎖線Ｂ２−Ｂ２における概略断面図を示す。
【００２１】
第１の基板１０の対向面上に、第１の画素電極１１、第１の補助電極１２、第１の信号バスライン１４、及び第１の補助バスライン１５が形成されている。第１の配向膜２０が、これらを覆う。第２の基板３０の対向面上に、第２の画素電極３１、第２の補助電極３２、第２の信号バスライン３４、第２の補助バスライン３５、第２のＴＦＴ３７、及び第２の補助ＴＦＴ３８が形成されている。第２の配向膜４０が、これらを覆う。
【００２２】
基板法線方向に沿って見たとき、第１の補助電極１２が第２の信号バスライン３４にほぼ重なり、第２の補助電極３２が第１の信号バスライン１４にほぼ重なる。
【００２３】
第１の基板１０と第２の基板３０との間に、液晶材料５０が充填されている。液晶材料５０は、負の誘電率異方性を有する。第１及び第２の配向膜は、液晶材料５０内の液晶分子に対し、垂直配向規制力を与える。これにより、液晶分子は基板面に対してほぼ垂直に配向する。
【００２４】
第１の基板１０の外側に第１の偏光板２５が配置され、第２の基板３０の外側に第２の偏光板４５が配置されている。第１の偏光板２５と第２の偏光板４５とは、クロスニコルの関係に配置されている。また、各偏光板の偏光軸は、画素の行方向及び列方向と４５°で交わる。
【００２５】
図３は、第１の実施例による液晶表示装置の駆動回路のブロック図を示す。図３では、第１の基板１０の駆動回路を示しているが、第２の基板３０の駆動回路も同様の構成である。
【００２６】
第１の走査回路２１が、第１の制御バスライン１３に走査信号を印加する。第１の制御回路２２が、第１の信号バスライン１４に、画像情報に対応した電気信号を印加する。第１の補助回路２３が、第１の補助バスライン１５に補助信号を印加する。
【００２７】
次に、図２（Ａ）と図４とを参照して、第１の実施例による液晶表示装置の駆動方法について説明する。
【００２８】
図２（Ａ）に示すように、第１の画素電極１１、第１の補助電極１２、第２の画素電極３１、第２の補助電極３２の電位を、それぞれＶ1、Ｖ2、Ｖ3、及びＶ4とする。
【００２９】
図４（Ａ）は、画素が暗状態にある時の各電極の電位の変化を示す。横軸は、経過時間に対応する。画素のひとつの行が、第１の走査回路２１により選択されると、選択された行の画素内の４つのＴＦＴが導通状態になり、各バスラインに印加されている電圧が、対応する電極に与えられる。図４は、液晶表示装置がフレーム反転駆動される場合を示している。すなわち、各電極の電位の極性が、フレームごとに反転する。
【００３０】
第１の画素電極１１の電位Ｖ1と第２の画素電極３１の電位Ｖ3とは逆極性であり、その大きさはほぼ等しい。第１の補助電極１２の電位Ｖ2と第２の補助電極３２の電位Ｖ4とは逆極性であり、その大きさはほぼ等しい。第１の画素電極１１の電位Ｖ1と第２の補助電極３２の電位Ｖ4とは、同極性であり、その大きさは異なる。
【００３１】
第１の画素電極１１と第２の画素電極３１とが重なる領域の液晶層に、電位Ｖ１とＶ３との差に相当する電界Ｅ13が発生する。この電界Ｅ13は、液晶分子をほとんど傾斜させない程度の大きさである。この状態の時、液晶層を厚さ方向に伝搬する光に対して光学的異方性を示さない。このため、電界Ｅ13が印加されている領域は、暗状態になる。
【００３２】
図４（Ｂ）は、画素が明状態にある時の各電極の電位を示す。暗状態の時に比べて、電位Ｖ1とＶ3の振幅が大きくなっている。また、電圧Ｖ1と電圧Ｖ4とが逆極性になる。第１の画素電極１１と第２の画素電極３１とが重なる領域の液晶層に、大きな電界Ｅ13が発生する。この電界Ｅ13により、液晶分子が倒れ、その長軸が基板面にほぼ平行になる。このため、大きな電界Ｅ13が発生している領域が明状態になる。
【００３３】
電位Ｖ2とＶ4の大きさは、暗状態のときの大きさとほぼ同一である。第１の画素電極１１と第１の補助電極１２との間に、基板面に平行な方向（横方向）の成分を有する電界Ｅ12が発生する。横方向の電界Ｅ12により、第１の画素電極１１と第１の補助電極１２との境界近傍の液晶分子がスプレー配向する。同様に、第２の画素電極３１と第２の補助電極３２との境界近傍の液晶分子もスプレー配向する。
【００３４】
このスプレー配向の影響を受けて、第１の画素電極１１と第２の画素電極３１のほぼ中央の液晶分子の倒れる向きが定まる。これにより、画素内に、ディスクリネーションラインが発生することを防止することができる。
【００３５】
また、第１の実施例による液晶表示装置においては、第１及び第２の基板の制御バスライン同士が重なっている。このため、制御バスラインの配置された領域の液晶層内に直流電圧成分が発生することが抑制される。これにより、液晶表示装置の寿命の低下を抑制することができる。
【００３６】
次に、図５を参照して、第１の実施例による液晶表示装置の詳細な構成及び製造方法を説明する。なお、以下では、図１（Ａ）の第1の基板１０の第1のＴＦＴ１７及びその近傍の構造を説明するが、第1の補助ＴＦＴ１８の構造も第1のＴＦＴ１７の構造と同様である。また、第２の基板３０の各ＴＦＴ３７及び３８も、第1の基板１０側のＴＦＴと構造と同様である。
【００３７】
図５は、図１（Ａ）の一点鎖線Ａ５−Ａ５における断面図を示す。ガラス基板１０の表面上に第1のＴＦＴ１７が形成されている。第1のＴＦＴ１７は、第1の制御バスライン１３、チャネル層６２、チャネル保護膜６８、ソース電極６３Ｓ、及びドレイン電極６３Ｄを含んで構成される。第1の制御バスライン１３はＣｒ（又はＡｌ合金、Ａｌ／Ｔｉ等の積層でも良い）で形成され、その厚さは１５０ｎｍであり、ガラス基板１０の表面上に配置されている。
【００３８】
第1の制御バスライン１３を覆うように、ガラス基板１０の表面上にＳｉＮからなる厚さ４００ｎｍの第１の絶縁膜５４が配置されている。チャネル層６２は、アモルファスＳｉで形成され、その厚さは３０ｎｍであり、第１の絶縁膜５４の上に、第1の制御バスライン１３を跨ぐように配置されている。
【００３９】
チャネル層６２の上面のうち第1の制御バスライン１３の上方の領域が、チャネル保護膜６８で保護されている。チャネル保護膜６８はＳｉＮで形成され、その厚さは１２０ｎｍである。
【００４０】
チャネル層６２の上面のうち第1の制御バスライン１３の両側の領域が、それぞれソース電極６３Ｓ及びドレイン電極６３Ｄで覆われている。ソース電極６３Ｓ及びドレイン電極６３Ｄは、ｎ+型アモルファスＳｉ膜６４、下側Ｔｉ膜６５、Ａｌ膜６６、及び上側Ｔｉ膜６７がこの順番に積層された４層構造を有する。ｎ+型アモルファスＳｉ膜６４の厚さは３０ｎｍ、下側Ｔｉ膜６５及び上側Ｔｉ膜６７の厚さは２０ｎｍ、Ａｌ膜６６の厚さは１００ｎｍである。ソース電極６３Ｓの上側Ｔｉ膜６７に、開口７１ａが形成されている。
【００４１】
チャネル層６２及びドレイン電極６３Ｄが、対応する第1の信号バスライン１４に連続している。第1の信号バスライン１４は、チャネル層６２とドレイン電極６３Ｄとを積層した積層構造を有する。また、図１（Ａ）に示す第1の補助バスライン１５も、第1の信号バスライン１４と同様の積層構造を有する。
【００４２】
ＴＦＴ１７を覆うように、第１の絶縁膜５４の上にＳｉＮからなる厚さ３００ｎｍの第２の絶縁膜７０が配置されている。第２の絶縁膜７０の、開口７１ａに対応する位置に開口７１ｂが形成されている。開口７１ｂの外周は、開口７１ａの外周よりも外側に位置している。第２の絶縁膜７０の上面の一部、開口７１ａ及び７１ｂの内面を覆うように、ＩＴＯからなる厚さ７０ｎｍの第1の画素電極１１が配置されている。
【００４３】
第1の画素電極１１は、上側Ｔｉ膜６７の上面のうち開口７１ｂの内側の領域に接触し、開口７１ａの底面においてＡｌ膜６６に接触している。このため、上側Ｔｉ膜１７を介して、第1の画素電極１１とソース電極６３Ｓとの間の良好な電気的接続を得ることができる。
【００４４】
次に、図５に示す液晶表示用基板の製造方法を説明する。ガラス基板１０の表面上にＣｒ膜を形成し、このＣｒ膜をパターニングして第1の信号バスライン１３を残す。第1の信号バスライン１３を覆うように、ガラス基板１０の表面上にＳｉＮからなる厚さ４００ｎｍの第１の絶縁膜５４を堆積する。第１の絶縁膜５４の堆積は、原料ガスとしてＳｉＨ4とＮＨ3を用いた化学気相成長（ＣＶＤ）により行う。成膜時の基板温度は３２０℃とする。
【００４５】
第１の絶縁膜５４の表面上に、チャネル層６２になる厚さ３０ｎｍのアモルファスＳｉ膜を堆積する。このアモルファスＳｉ膜の堆積は、原料ガスとしてＳｉＨ4を用いたＣＶＤにより行う。成膜時の基板温度は３１０℃とする。
【００４６】
アモルファスＳｉ膜の表面上に、厚さ１２０ｎｍのＳｉＮ膜を堆積し、このＳｉＮ膜をパターニングしてチャネル保護膜６８を残す。チャネル保護膜６８となるＳｉＮ膜の堆積は、原料ガスとしてＳｉＨ4とＮＨ3を用いたＣＶＤにより行う。成膜時の基板温度は３２０℃とする。
【００４７】
基板全面上に、厚さ３０ｎｍのｎ+型アモルファスＳｉ膜、厚さ２０ｎｍのＴｉ膜、厚さ１００ｎｍのＡｌ膜、及び厚さ２０ｎｍのＴｉ膜を順番に堆積する。アモルファスＳｉ膜の堆積は、原料ガスとしてＳｉＨ4とＰＨ3を用い、基板温度２５０℃としたＣＶＤにより行う。Ｔｉ及びＡｌ膜の堆積は、室温でのスパッタリングにより行う。
【００４８】
最も上のＴｉ膜の表面上に、ソース電極６３Ｓ及びドレイン電極６３Ｄに対応したレジストパターンを形成する。このレジストパターンをマスクとして、第１の絶縁膜５４の上に形成されているアモルファスＳｉ膜までをエッチングする。このエッチングは、Ｃｌ2とＢＣｌ3との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。Ｃｌ2とＢＣｌ3の流量は、例えば共に１００ｓｃｃｍとする。
【００４９】
第1の制御バスライン１３の上方の領域では、チャネル保護膜６８がエッチング停止層として働き、この上面でエッチングがほぼ停止する。このエッチングにより、チャネル層６２、ソース電極６３Ｓ、及びドレイン電極６３Ｄが形成される。
【００５０】
基板全面上に、ＳｉＮからなる厚さ３００ｎｍの第２の絶縁膜７０を堆積する。第２の絶縁膜７０の堆積は、原料ガスとしてＳｉＨ4とＮＨ3を用いたＣＶＤにより行う。成膜時の基板温度は、第１の絶縁膜５４の成膜時の基板温度よりも低い２３０℃とする。
【００５１】
第２の絶縁膜７０に開口７１ｂを形成する。開口７１ｂの形成は、ＳＦ6とＯ2との混合ガスを用いたＲＩＥにより行う。エッチング条件は、ＳＦ6の流量２００ｓｃｃｍ、Ｏ2の流量２００ｓｃｃｍ、圧力１０Ｐａである。このエッチング条件では、第２の絶縁膜７０がサイドエッチングされる。また、上側Ｔｉ膜６７もエッチングされるが、Ｔｉ膜のエッチングはイオン衝突時の衝撃による作用が大きいため、ほぼ基板面に対して法線方向にエッチングが進む。このため、上側Ｔｉ膜６７に形成される開口７１ａの外周が、第２の絶縁膜７０に形成される開口７０ｂの外周よりも外側に位置するようになる。基板全面上にＩＴＯ膜を堆積し、パターニングして第1の画素電極１１を残す。なお、図５には現れていないが、図1（Ａ）の第1の補助電極１２も同時に形成される。
【００５２】
次に、図６を参照して、第２の実施例について説明する。上記第1の実施例では、図２（Ａ）で説明したように、基板法線方向に沿って見たとき、第1の補助電極１２が第２の信号バスライン３４に重なり、第２の補助電極３２が第1の信号バスライン１４に重なるように配置されている。第２の実施例では、これらが重ならないように配置される。
【００５３】
図６に示すように、基板法線方向に沿って見たとき、第1の補助電極１２が第２の画素電極３１の一部に重なり、第２の補助電極３２が第1の画素電極１１の一部に重なる。このため、第１の補助電極１２及び第２の補助電極３２が配置された領域も遮光されず、画像表示に有効な領域となる。これらの電極に印加される電圧は、第１の実施例の場合の図４に示す電圧とほぼ同様である。
【００５４】
図４（Ａ）に示すように、暗状態のとき、第１の補助電極１２と第２の画素電極３１との間に発生する電界Ｅ23、及び第２の補助電極３２と第１の画素電極１１との間に発生する電界Ｅ14は、第１の画素電極１１と第２の画素電極３１との間に発生する電界Ｅ13よりも小さく、液晶分子が傾かない程度の大きさである。このため、画素内の全領域が暗状態になる。
【００５５】
図４（Ｂ）に示すように、明状態のとき、第１の補助電極１２と第２の画素電極３１との間に発生する電界Ｅ23、及び第２の補助電極３２と第１の画素電極１１との間に発生する電界Ｅ14は、第１の画素電極１１と第２の画素電極３１との間に発生する電界Ｅ13よりは小さいが、図４（Ａ）に示す暗状態のときの電界Ｅ13よりは大きい。電界Ｅ23及びＥ14は、中間調状態の電界に相当し、第１の補助電極１２及び第２の補助電極３２が配置された領域が、中間調状態になる。このため、第１の実施例の場合のように、第１の補助電極１２及び第２の補助電極３２が配置された領域を遮光する場合に比べて、透過光量を高めることが可能になる。
【００５６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５７】
【発明の効果】
以上説明したように、本発明によると、液晶表示用基板の双方の対向面上に、スイッチング素子制御用の制御バスラインが配置される。このため、両者の非対称性に起因する直流電圧成分の残留を抑制することができ、寿命の低下を防止することが可能になる。また、画素電極の縁に発生する横方向電界を利用して、液晶分子の傾斜方向を規制することができる。
【図面の簡単な説明】
【図１】第１の実施例による液晶表示用基板の平面図である。
【図２】第１の実施例による液晶表示用基板の断面図である。
【図３】第1の実施例による液晶表示用基板の駆動回路のブロック図である。
【図４】第1の実施例による液晶表示用基板の各電極に印加される電圧を示すグラフである。
【図５】第1の実施例による液晶表示用基板のＴＦＴ部分及びその近傍の断面図である。
【図６】第２の実施例による液晶表示用基板の断面図である。
【符号の説明】
１０ 第1の基板
１１ 第1の画素電極
１２ 第1の補助電極
１３ 第1の制御バスライン
１４ 第1の信号バスライン
１５ 第1の補助バスライン
１７ 第1のＴＦＴ
１８ 第１の補助ＴＦＴ
２０ 第1の配向膜
２１ 走査回路
２２ 第1の制御回路
２３ 第１の補助回路
２５ 第1の偏光板
３０ 第２の基板
３１ 第２の画素電極
３２ 第２の補助電極
３３ 第２の制御バスライン
３４ 第２の信号バスライン
３５ 第２の補助バスライン
３７ 第２のＴＦＴ
３８ 第２の補助ＴＦＴ
４０ 第２の配向膜
４５ 第２の偏光板
５０ 液晶材料
５４ 第１の絶縁膜
６２ チャネル層
６３Ｓ ソース電極
６３Ｄ ドレイン電極
６４ アモルファスシリコン膜
６５ 下側Ｔｉ膜
６６ Ａｌ膜
６７ 上側Ｔｉ膜
６８ チャネル保護膜
７０ 第２の絶縁膜
Claims (3)
- 間隙を隔てて平行に配置され、少なくとも一方が透明な第１及び第２の基板と、
前記第1の基板の対向面上に形成され、行列状に分布する複数の第1の画素電極と、
前記第1の基板の対向面上に形成され、前記第1の画素電極の各々に対応して、当該第1の画素電極の脇に配置された第1の補助電極と、
前記第1の基板の対向面上に形成され、前記第1の画素電極の行ごとに配置された第１の制御バスラインと、
前記第1の基板の対向面上に形成され、前記第1の画素電極の列ごとに配置された第1の信号バスラインと、
前記第1の基板の対向面上に形成され、前記第1の補助電極の列ごとに配置された第1の補助バスラインと、
前記第1の画素電極の各々と、それに対応する前記第1の信号バスラインとを接続し、対応する第１の制御バスラインに印加される電気信号によって導通状態を制御される第1のスイッチング素子と、
前記第1の補助電極の各々と、それに対応する前記第1の補助バスラインとを接続し、対応する第１の制御バスラインに印加される電気信号によって導通状態を制御される第1の補助スイッチング素子と、
前記第２の基板の対向面上に形成され、前記第1の画素電極ごとに配置され、基板法線方向に沿って見たとき、対応する第1の画素電極と少なくとも部分的に重なる第２の画素電極と、
前記第２の基板の対向面上に形成され、前記第２の画素電極ごとに、当該第２の画素電極の脇に配置された第２の補助電極であって、基板法線方向に沿って見たとき、該第２の補助電極と、それに対応する前記第１の補助電極とが、対応する前記第１の画素電極と第２の画素電極との重なる領域を挟むように配置されている前記第２の補助電極と、
前記第２の基板の対向面上に形成され、前記第２の画素電極の行ごとに配置された第２の制御バスラインと、
前記第２の基板の対向面上に形成され、前記第２の画素電極の列ごとに配置された第２の信号バスラインと、
前記第２の基板の対向面上に形成され、前記第２の補助電極の列ごとに配置された第２の補助バスラインと、
前記第２の画素電極の各々と、それに対応する前記第２の信号バスラインとを接続し、対応する第２の制御バスラインに印加される電気信号によって導通状態を制御される第２のスイッチング素子と、
前記第２の補助電極の各々と、それに対応する前記第２の補助バスラインとを接続し、対応する第２の制御バスラインに印加される電気信号によって導通状態を制御される第２の補助スイッチング素子と、
前記第１の基板と第２の基板との間に充填され、負の誘電率異方性を有する液晶材料と、
前記液晶材料中の液晶分子に対して、垂直配向規制力を与える配向膜と
を有する液晶表示装置。 - さらに、
前記第１の信号バスラインに電気信号を印加する第１の制御回路と、
前記第１の画素電極と、それに対応する第１の補助電極との間に電位差が生ずるように、前記第１の補助バスラインに電気信号を印加する第１の補助回路と、
前記第２の信号バスラインに電気信号を印加する第２の制御回路と、
前記第２の画素電極と、それに対応する第２の補助電極との間に電位差が生ずるように、前記第２の補助バスラインに電気信号を印加する第２の補助回路と
を有する請求項１に記載の液晶表示装置。 - 基板法線方向に沿って見たとき、前記第1の補助電極が、それに対応する前記第２の画素電極の一部と重なり、前記第２の補助電極が、それに対応する前記第1の画素電極の一部と重なり、
各画素が、前記第1の画素電極と第２の画素電極との電位差が第1の電圧である暗状態、前記第1の電圧よりも大きな第２の電圧である明状態、及び前記第1の電圧と第２の電圧との中間の電圧である中間調状態のいずれかの表示状態をとり、暗状態の画素においては、前記第1の画素電極と、それに対応する第２の補助電極との電位差、及び前記第２の画素電極と、それに対応する第１の補助電極との電位差が、前記第１の電圧よりも小さくなり、
明状態の画素においては、前記第1の画素電極と、それに対応する第２の補助電極との電位差、及び前記第２の画素電極と、それに対応する第１の補助電極との電位差が、前記第１の電圧よりも大きくなるように、前記第１及び第２の補助回路が、それぞれ前記第１及び第２の補助バスラインに電気信号を印加する請求項２に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31550699A JP4297574B2 (ja) | 1999-11-05 | 1999-11-05 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31550699A JP4297574B2 (ja) | 1999-11-05 | 1999-11-05 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001133748A JP2001133748A (ja) | 2001-05-18 |
| JP4297574B2 true JP4297574B2 (ja) | 2009-07-15 |
Family
ID=18066182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31550699A Expired - Fee Related JP4297574B2 (ja) | 1999-11-05 | 1999-11-05 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4297574B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107945170A (zh) * | 2017-12-04 | 2018-04-20 | 苏州精濑光电有限公司 | 一种判定线性制程不均匀的方法及装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4465126B2 (ja) * | 2001-03-02 | 2010-05-19 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| JP6354406B2 (ja) * | 2014-07-10 | 2018-07-11 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| JP6020743B1 (ja) * | 2015-05-13 | 2016-11-02 | 凸版印刷株式会社 | 液晶表示装置 |
-
1999
- 1999-11-05 JP JP31550699A patent/JP4297574B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107945170A (zh) * | 2017-12-04 | 2018-04-20 | 苏州精濑光电有限公司 | 一种判定线性制程不均匀的方法及装置 |
| CN107945170B (zh) * | 2017-12-04 | 2020-09-29 | 苏州精濑光电有限公司 | 一种判定线性制程不均匀的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001133748A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12019339B2 (en) | Display device | |
| EP0555100B1 (en) | An active matrix liquid crystal display | |
| JP4844027B2 (ja) | 垂直配向型の液晶表示素子 | |
| US6262784B1 (en) | Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line | |
| JP5034162B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3234357B2 (ja) | 液晶表示装置 | |
| US20040263750A1 (en) | IPS type LCD and method for fabricating the same | |
| US8351006B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2000131714A (ja) | アクティブマトリクス液晶表示装置 | |
| KR100593314B1 (ko) | 액정 표시장치 | |
| JP4297574B2 (ja) | 液晶表示装置 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| US20040263702A1 (en) | Active matrix display devices having improved opening and contrast ratios and methods of forming same | |
| JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JPH0980473A (ja) | 液晶表示素子 | |
| KR100949495B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| JP4211349B2 (ja) | 液晶表示素子 | |
| KR20020054913A (ko) | 액정표시장치와 그 제조방법 | |
| JPH10104644A (ja) | 液晶表示装置用基板 | |
| JP3759426B2 (ja) | 液晶表示素子 | |
| JP2004157257A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| KR19990012989A (ko) | 횡전계방식 액정표시소자 | |
| KR20040003958A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JP2008181012A (ja) | 表示装置 | |
| KR20060094415A (ko) | 멀티도메인 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |