JP2018146694A - 表示装置 - Google Patents

Abstract

【課題】高精細化で高透過率化を実現する表示装置を提供する。【解決手段】表示装置は、絶縁性基材上にある複数の映像線ＳＬおよび複数の走査線ＧＬと、複数の映像線ＳＬおよび複数の走査線ＧＬと重畳する遮光膜ＢＭと、平面視において、複数の映像線ＳＬと複数の走査線ＧＬとに囲まれた副画素領域ＰＡ内にある画素電極ＰＥおよび共通電極ＣＥと、画素電極ＰＥと共通電極ＣＥとの間で発生する電界によって駆動される液晶層と、画素電極ＰＥと共通電極ＣＥとの間にある第１絶縁層と、を備える。共通電極ＣＥは、第１絶縁層と液晶層との間にあり、複数の映像線ＳＬおよび複数の走査線ＧＬと重畳し、画素電極ＰＥと重畳する開口部ＯＰを有する。遮光膜ＢＭで囲まれた光透過領域ＴＡにおいて、画素電極ＰＥの形状は、分岐部を有しない線形状である。【選択図】図５

Description

本発明は、表示装置に関し、例えば、液晶表示装置に適用して有効な技術に関する。

例えば、液晶表示装置などの表示装置は、絶縁性基材上の複数の映像線と複数の走査線とに囲まれた副画素領域内にある画素電極および共通電極と、画素電極と共通電極との間で発生する電界によって駆動される液晶層と、を備えている。

特開２０１５−４０８８１号公報 特開平９−１７９０９６号公報 特開２０１５−１１８１９３号公報

上述のような表示装置は、例えばＶＲ（Virtual Reality）用のヘッドマウントディスプレイに用いられる。このヘッドマウントディスプレイでは、数センチ程度の距離から表示画面を見るため、高精細化が要求される。この要求に応じて高精細化すると、高精細化にしたがって画素サイズが小さくなり、画素電極の配置の制約から透過率が低くなるという課題が発生する。よって、１本の画素電極に対して良好な共通電極の配置および形状も要求されている。

そこで、本発明は、上述のような従来技術の課題を解決すべくなされたものであって、高精細化で高透過率化を実現する表示装置を提供することを目的とする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一態様に係わる表示装置は、絶縁性基材と、絶縁性基材上にある複数の映像線および複数の走査線と、複数の映像線および複数の走査線と重畳する遮光膜と、平面視において、複数の映像線と複数の走査線とに囲まれた副画素領域内にある第１電極および第２電極と、第１電極と第２電極との間で発生する電界によって駆動される液晶層と、第１電極と第２電極との間にある第１絶縁層と、を備える。第２電極は、第１絶縁層と液晶層との間にあり、複数の映像線および複数の走査線と重畳し、第１電極と重畳する開口部を有する。遮光膜で囲まれた光透過領域において、第１電極の形状は、分岐部を有しない線形状である。

実施の形態に係わる表示装置の一例を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 実施の形態に係わる表示装置の等価回路の一例を示す図である。 実施の形態に係わる表示装置が適用されるヘッドマウントディスプレイの一例を示す説明図である。 実施の形態に係わる表示装置の副画素構造の一例を示す平面図である。 図５のＢ−Ｂ線に沿った断面図である。 実施の形態に係わる表示装置において、画素電極の幅と明るさとの関係の一例を示す説明図である。 実施の形態に係わる表示装置において、画素電極および共通電極の位置と透過率との関係の一例を示す説明図である。 実施の形態に係わる表示装置において、画素電極の幅および共通電極の開口部の幅と明るさとの関係の一例を示す説明図である。 実施の形態に係わる表示装置の副画素構造の変形例を示す平面図である。 実施の形態に係わる表示装置の副画素構造の変形例を示す平面図である。 実施の形態に係わる表示装置の副画素構造の別の変形例を示す平面図である。 他の実施の形態に係わる表示装置の副画素構造の一例を示す断面図である。 他の実施の形態に係わる表示装置の副画素構造の変形例を示す断面図である。 実施の形態に対する比較例に係わる表示装置において、副画素構造の一例を示す断面図である。 実施の形態に対する比較例に係わる表示装置において、画素電極の幅と明るさとの関係の一例を示す説明図である。 実施の形態に対する比較例に係わる表示装置において、画素電極および共通電極の位置と透過率との関係の一例を示す説明図である。 実施の形態に対する比較例に係わる表示装置において、副画素構造の一例を示す断面図である。 実施の形態に対する比較例に係わる表示装置において、画素電極の幅および共通電極の開口部の幅と明るさとの関係の一例を示す説明図である。 実施の形態に係わる表示装置の副画素構造の変形例を示す平面図である。 実施の形態に係わる表示装置の副画素構造の変形例を示す断面図である。 実施の形態に係わる表示装置の副画素構造の変形例を示す断面図である。

以下に、本発明の実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。

また、本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ、ＢおよびＣのいずれかを含む」、「αはＡ、ＢおよびＣからなる群から選択される一つを含む」といった表現は、特に明示がない限り、αがＡ〜Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。

以下の実施の形態で説明する技術は、電気光学層が設けられた表示領域に設けられた複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。

（実施の形態）
＜表示装置の構成＞
まず、図１および図２を参照し、表示装置の構成について説明する。図１は、本実施の形態に係わる表示装置の一例を示す平面図である。図２は、図１のＡ−Ａ線に沿った断面図である。なお、図１では見易さのため、表示領域ＤＰＡでは、走査線ＧＬ（後述する図３参照）および映像線ＳＬ（後述する図３参照）の図示を省略している。また、図２は、断面であるが、見易さのためにハッチングは省略している。

図１に示すように、本実施の形態の表示装置ＬＣＤは、画像を表示する表示部ＤＰを有する。表示装置ＬＣＤは、アレイ基板ＢＳと、対向基板ＦＳと、を有するが、例えばそのアレイ基板ＢＳのうち、表示部ＤＰが設けられた領域が、表示領域ＤＰＡである。また、表示装置ＬＣＤは、平面視において、表示部ＤＰの周囲の部分であって、画像を表示しない額縁部（周辺部）ＦＬを有する。額縁部ＦＬが設けられた領域が、額縁領域ＦＬＡである。すなわち、額縁領域ＦＬＡは、表示領域ＤＰＡの外側の領域（周辺領域）である。

なお、本願明細書において、平面視において、とは、図１に示すように、アレイ基板ＢＳの主面としての対向面ＢＳｆ（図２参照）に垂直な方向から視た場合を意味する。また、アレイ基板ＢＳの主面としての対向面ＢＳｆ内で互いに交差、好適には直交する２つの方向を、Ｘ軸方向およびＹ軸方向とし、アレイ基板ＢＳの主面としての対向面ＢＳｆに垂直な方向を、Ｚ軸方向（図２参照）とする。

また、表示装置ＬＣＤは、対向配置される一対の基板の間に、電気光学層である液晶層が形成された構造を備える。すなわち、図２に示すように、表示装置ＬＣＤは、表示面側の対向基板ＦＳと、対向基板ＦＳの反対側に位置するアレイ基板ＢＳと、対向基板ＦＳとアレイ基板ＢＳとの間に配置される液晶層ＬＣＬとを有する。

また、図１に示すアレイ基板ＢＳは、平面視において、Ｘ軸方向に沿って延びる辺ＢＳｓ１、辺ＢＳｓ１に平行してＸ軸方向に沿って延びる辺ＢＳｓ２、Ｘ軸方向に対して交差、好適には直交するＹ軸方向に沿って延びる辺ＢＳｓ３、および、辺ＢＳｓ３に平行してＹ軸方向に沿って延びる辺ＢＳｓ４を有する。図１に示すアレイ基板ＢＳが有する辺ＢＳｓ２、辺ＢＳｓ３、および辺ＢＳｓ４のそれぞれから表示部ＤＰまでの距離は、同程度であって、辺ＢＳｓ１から表示部ＤＰまでの距離よりも短い。

表示部ＤＰは、複数の表示素子としての画素Ｐｉｘ（後述する図３参照）を有する。すなわち、複数の画素Ｐｉｘは、アレイ基板ＢＳの表示領域ＤＰＡ上に設けられている。複数の画素Ｐｉｘは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。本実施の形態では、複数の画素Ｐｉｘの各々は、アレイ基板ＢＳの対向面ＢＳｆ側の表示領域ＤＰＡに形成された薄膜トランジスタ（Thin-Film Transistor：ＴＦＴ）を有する。

表示装置ＬＣＤは、後述する図３を用いて説明するように、複数の走査線ＧＬと、複数の映像線ＳＬと、を有する。後述する図３を用いて説明するように、複数の走査線ＧＬの各々は、Ｘ軸方向に配列された複数の画素Ｐｉｘと電気的に接続され、複数の映像線ＳＬの各々は、Ｙ軸方向に配列された複数の画素Ｐｉｘと電気的に接続されている。

また、表示装置ＬＣＤは、駆動回路ＣＣを有する。駆動回路ＣＣは、走査線駆動回路ＧＤと、映像線駆動回路ＳＤと、を含む。後述する図３を用いて説明するように、走査線駆動回路ＧＤは、複数の走査線ＧＬを介して、複数の画素Ｐｉｘと電気的に接続され、映像線駆動回路ＳＤは、複数の映像線ＳＬを介して、複数の画素Ｐｉｘと電気的に接続されている。

図１に示す例では、額縁領域ＦＬＡは、額縁領域ＦＬＡ１、ＦＬＡ２、ＦＬＡ３およびＦＬＡ４を含む。額縁領域ＦＬＡ１は、平面視において、表示領域ＤＰＡに対して、Ｙ軸方向における一方の側（図１中下側）に配置された領域であり、半導体チップＣＨＰや図示しない外部回路基板が実装される領域である。額縁領域ＦＬＡ２は、表示領域ＤＰＡを挟んで額縁領域ＦＬＡ１と反対側（図１中上側）に配置された領域である。額縁領域ＦＬＡ３は、平面視において、表示領域ＤＰＡに対して、Ｘ軸方向における一方の側（図１中左側）に配置された領域であり、額縁領域ＦＬＡ４は、表示領域ＤＰＡを挟んで額縁領域ＦＬＡ３と反対側に配置された領域である。

図１に示す例では、アレイ基板ＢＳには、半導体チップＣＨＰが設けられている。半導体チップＣＨＰは、平面視において、額縁領域ＦＬＡ１内に実装されている。半導体チップＣＨＰ内には、映像線駆動回路ＳＤが設けられている。したがって、映像線駆動回路ＳＤは、アレイ基板ＢＳの対向面ＢＳｆ側の領域であって、Ｙ軸方向において、表示領域ＤＰＡに対して一方の側に配置された領域である額縁領域ＦＬＡ１に設けられている。

なお、半導体チップＣＨＰが実装された額縁領域ＦＬＡ１を下額縁領域と称し、表示領域ＤＰＡを挟んで、額縁領域ＦＬＡ１と反対側に配置された額縁領域ＦＬＡ２を、上額縁領域と称することがある。このとき、表示領域ＤＰＡに対して額縁領域ＦＬＡ１が配置された方向（Ｙ軸方向）と交差する方向（Ｘ軸方向）における両側に配置された額縁領域ＦＬＡ３およびＦＬＡ４を、それぞれ左額縁領域および右額縁領域と称することがある。

また、半導体チップＣＨＰは、いわゆるＣＯＧ（Chip On Glass）技術を用いて額縁領域ＦＬＡ１に設けられてもよく、あるいは、アレイ基板ＢＳの外部に設けられ、ＦＰＣ（Flexible Printed Circuits）を介してアレイ基板ＢＳと接続されてもよい。額縁領域ＦＬＡ１には、アレイ基板ＢＳと外部とを接続する端子部が設けられる。

また、図２に示すように、表示装置ＬＣＤは、額縁領域ＦＬＡ内に配置されたシールＳＥＬを有する。シールＳＥＬは、表示部ＤＰの周囲を連続的に囲むように形成され、図２に示す対向基板ＦＳとアレイ基板ＢＳとは、シールＳＥＬに設けられるシール材により接着固定される。このように、表示部ＤＰの周囲にシールＳＥＬを設けることで、電気光学層である液晶層ＬＣＬを封止することができる。

また、図２に示すように、表示装置ＬＣＤのアレイ基板ＢＳの背面ＢＳｂ側には、光源や拡散板等の光学素子からなるバックライトＬＳと、バックライトＬＳから発生した光を偏光する偏光板ＰＬ２が設けられている。偏光板ＰＬ２は、アレイ基板ＢＳに固定されている。一方、対向基板ＦＳの背面ＦＳｆ側には、偏光板ＰＬ１が設けられている。偏光板ＰＬ１は、対向基板ＦＳに固定されている。

なお、図２では、表示装置ＬＣＤの基本的な構成部品を例示的に示しているが、変形例としては図２に示す構成部品に加えて、タッチパネルや保護層等の他の部品を追加することができる。

また、後述する図５および図６等を用いて説明するように、表示装置ＬＣＤは、複数の画素電極ＰＥおよび共通電極ＣＥを有する。本実施の形態の表示装置ＬＣＤは、液晶層ＬＣＬに電界を印加する方式が横電界モードの表示装置なので、複数の画素電極ＰＥおよび共通電極ＣＥは、それぞれアレイ基板ＢＳに形成されている。

アレイ基板ＢＳは、ガラス基板などからなり、主として画像表示用の回路が形成されている。アレイ基板ＢＳは、対向基板ＦＳ側に位置する対向面ＢＳｆ（図２参照）、および、その反対側に位置する背面ＢＳｂ（図２参照）を有する。アレイ基板ＢＳの対向面ＢＳｆ側には、ＴＦＴなどの駆動素子と、複数の画素電極ＰＥがマトリクス状に形成されている。また、アレイ基板ＢＳは、表示領域ＤＰＡと、表示領域ＤＰＡの外側に設けられた額縁領域ＦＬＡと、を含む。アレイ基板ＢＳはガラス基板以外、ポリイミド等の樹脂で形成されたものであってもよい。

一方、対向基板ＦＳは、ガラス基板などからなり、カラー表示の画像を形成するカラーフィルタ（図示は省略）が形成されている。対向基板ＦＳは、表示面側である背面ＦＳｆ（図２参照）、および、背面ＦＳｆの反対側に位置する対向面ＦＳｂ（図２参照）を有する。対向基板ＦＳは、アレイ基板ＢＳの対向面ＢＳｆと、対向基板ＦＳの対向面ＦＳｂとが対向した状態で、アレイ基板ＢＳと対向配置されている。なお、アレイ基板ＢＳをＴＦＴ基板と呼び、カラーフィルタが形成された対向基板ＦＳをカラーフィルタ基板と呼ぶこともできる。

対向基板ＦＳのカラーフィルタは、赤、緑および青の３色のカラーフィルタ画素が周期的に配列されたものである。各色のカラーフィルタ画素のそれぞれの境界には、遮光膜が形成されている。

本実施の形態の表示装置ＬＣＤでは、バックライトＬＳ（図２参照）から出射された光は、偏光板ＰＬ２（図２参照）によってフィルタリングされ、液晶層ＬＣＬに入射する。液晶層ＬＣＬに入射した光は、液晶によって偏光状態を変化させて対向基板ＦＳから出射される。このとき、画素電極ＰＥと共通電極ＣＥに電圧を印加して形成される電界により、液晶の配向が制御され、液晶層ＬＣＬは光学的なシャッターとして機能する。

＜表示装置の等価回路＞
次に、図３を参照し、表示装置ＬＣＤの等価回路について説明する。図３は、本実施の形態に係わる表示装置ＬＣＤの等価回路の一例を示す図である。

図３に示すように、表示装置ＬＣＤの表示部ＤＰは、複数の画素Ｐｉｘを有する。複数の画素Ｐｉｘは、平面視において、表示領域ＤＰＡ内で、アレイ基板ＢＳに設けられ、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。

また、表示装置ＬＣＤは、複数の走査線ＧＬと、複数の映像線ＳＬと、を有する。複数の走査線ＧＬは、表示領域ＤＰＡで、アレイ基板ＢＳ（例えば図２参照）に設けられ、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。複数の映像線ＳＬは、表示領域ＤＰＡで、アレイ基板ＢＳに設けられ、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。複数の映像線ＳＬと、複数の走査線ＧＬとは、互いに交差する。

複数の画素Ｐｉｘの各々は、Ｒ（赤）、Ｇ（緑）およびＢ（青）の各々の色を表示する副画素ＳＰｉｘを含む。副画素ＳＰｉｘの各々は、隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬとに囲まれた副画素領域ＰＡに設けられているが、他の構成であってもよい。

各副画素ＳＰｉｘは、薄膜トランジスタからなるトランジスタＴｒｄと、トランジスタＴｒｄのドレイン電極に接続される画素電極ＰＥと、画素電極ＰＥと液晶層ＬＣＬを挟んで対向する共通電極ＣＥと、を有する。図３では、共通電極ＣＥと画素電極ＰＥとの間に形成される保持容量ＣＳを示す。なお、薄膜トランジスタのドレイン電極とソース電極とは電位の極性によって適宜入れ替わる。

表示装置ＬＣＤの駆動回路ＣＣ（図１参照）は、映像線駆動回路ＳＤと、走査線駆動回路ＧＤと、制御回路ＣＴＬと、共通電極駆動回路ＣＤと、を有する。映像線駆動回路ＳＤ、制御回路ＣＴＬおよび共通電極駆動回路ＣＤは、額縁領域ＦＬＡ１に実装される半導体チップＣＨＰ内に設けられている。走査線駆動回路ＧＤは、額縁領域ＦＬＡ３および額縁領域ＦＬＡ４に設けられている。

Ｙ軸方向に配列された複数の副画素ＳＰｉｘのトランジスタＴｒｄの各々のソース電極は、映像線ＳＬに接続されている。また、複数の映像線ＳＬの各々は、映像線駆動回路ＳＤに接続される。映像線駆動回路ＳＤは、各映像線ＳＬに映像信号を供給する。

また、Ｘ軸方向に配列された複数の副画素ＳＰｉｘのトランジスタＴｒｄの各々のゲート電極は、走査線ＧＬに接続されている。また、各走査線ＧＬは、走査線駆動回路ＧＤに接続されている。走査線駆動回路ＧＤは、各走査線ＧＬに走査信号を供給する。

制御回路ＣＴＬは、表示装置ＬＣＤの外部から送信されてくる表示データ、クロック信号およびディスプレイタイミング信号等の表示制御信号に基づいて、映像線駆動回路ＳＤ、走査線駆動回路ＧＤおよび共通電極駆動回路ＣＤを制御する。

制御回路ＣＴＬは、表示装置ＬＣＤの副画素の配列や、表示方法、ＲＧＢスイッチ（図示は省略）の有無、あるいはタッチパネル（図示は省略）の有無等によって、外部から供給される表示データや表示制御信号を適宜変換して映像線駆動回路ＳＤ、走査線駆動回路ＧＤおよび共通電極駆動回路ＣＤに出力する。

＜ヘッドマウントディスプレイ＞
上述のような表示装置ＬＣＤは、例えば図４に示すようなＶＲ（Virtual Reality）用のヘッドマウントディスプレイＨＭＤに用いられる。図４は、本実施の形態に係わる表示装置ＬＣＤが適用されるヘッドマウントディスプレイＨＭＤの一例を示す説明図である。

ヘッドマウントディスプレイＨＭＤは、上述した表示装置ＬＣＤが組み込まれた本体を人の頭部ＨＤに装着する。これにより、本体を装着した人は、表示装置ＬＣＤの表示画面に映し出された映像を見ることができる。このヘッドマウントディスプレイＨＭＤでは、数センチ程度の距離から表示画面を見るため、高精細化が要求される。この要求に応じて高精細化すると、高精細化にしたがって画素サイズが小さくなり、画素電極の配置の制約から透過率が低くなるという課題が発生する。

そこで、本実施の形態は、上述のような従来技術の課題を解決すべくなされたものであって、高精細化で高透過率化を実現する表示装置を提供することを目的とするものである。

例えば、表示装置ＬＣＤでは、高精細化するにしたがって画素サイズが小さくなる。画素サイズが小さくなると、画素電極の配置の制約から透過率が低くなる。また、画素サイズが小さくなると、画素電極ＰＥの線幅制約から物理的に１画素の中に配置する画素電極ＰＥ（櫛歯形状の電極）の分岐する数が減少する。そして、最終的に分岐する数が０となり、電極としては１本（直線状）になる。すなわち、高精細化を実現する副画素構造では、１画素当たりの面積が小さいため、共通電極ＣＥの開口部には１本の画素電極ＰＥが配置された構造となる。

また、表示装置ＬＣＤにおいては、液晶層ＬＣＬに電界を印加する方式として、縦電界モードと横電界モードとがある。横電界モードは、液晶層ＬＣＬを挟んで配置される一対のアレイ基板ＢＳおよび対向基板ＦＳのうちの一方のアレイ基板ＢＳの内面側に一対の画素電極ＰＥおよび共通電極ＣＥを互いに絶縁して設け、横方向の電界を液晶分子に対して印加するものである。この横電界モードとしては、一対の画素電極ＰＥおよび共通電極ＣＥが平面視において重畳しないＩＰＳ（In-Plane Switching）モードと、両者が重畳するＦＦＳ（Fringe Field Switching）モードとがある。

一般的に、ＩＰＳモードは、画素電極ＰＥ上および電極端部において、液晶に対する電界が弱い。そのため、画素電極ＰＥ上は、液晶が十分に回転せず透過率が低くなりやすい。これに対して、一般的に、ＦＦＳモードでは、画素電極ＰＥと共通電極ＣＥが強力なフリンジ電界を作るため、画素電極ＰＥ上や画素電極ＰＥ間においても比較的高い透過率を有する。例えば副画素解像度が５００ｐｐｉ以下の表示装置において、ＩＰＳモードでＦＦＳモードと同等の透過率を得ることはできたが、ＦＦＳモードと比較して非常に高い電圧を印加する必要があった。しかし、副画素が高精細をし、画素電極ＰＥの本数が１本になれば、電極数が極端に減る。この場合、特定の条件によってはＩＰＳモードの透過率はＦＦＳモードの透過率と同等になったり、ＩＰＳモードの方がＦＦＳモードより高透過率になる。理由としては、ＦＦＳモードの場合、１電極当たりの電界幅が狭いため電極本数が減ってしまうと副画素領域ＰＡ全体に電界を均一に印加することが難しくなってしまう。これによって副画素全体としては、ＩＰＳモードの方が高透過率になる場合がある。

また、表示装置ＬＣＤの高速応答を実現するためには、液晶層ＬＣＬに用いられる液晶がポジ型であるか、またはネガ型であるかが影響する。高速応答化のためには、ネガ型液晶よりも粘度が低いポジ型液晶が有利である。なお、ポジ型液晶は、液晶分子の長軸方向に電圧をかけたときの誘電率が短軸方向に電圧をかけたときの誘電率よりも大きい、正の誘電異方性を持つ。一方、ネガ型液晶は、液晶分子の長軸方向に電圧をかけたときの誘電率が短軸方向に電圧をかけたときの誘電率よりも小さい、負の誘電異方性を持つ。

＜副画素構造＞
以下、本実施の形態に係わる表示装置ＬＣＤにおいて、副画素構造を図５および図６を用いて説明する。図５は、本実施の形態に係わる表示装置ＬＣＤの副画素構造の一例を示す平面図である。図６は、図５のＢ−Ｂ線に沿った断面図である。図５および図６では、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている複数の副画素ＳＰｉｘのうち、１画素分の副画素構造を示している。副画素ＳＰｉｘの各々は、隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬとに囲まれた副画素領域ＰＡに設けられている。また、副画素Ｓｐｉｘの各々は、遮光膜ＢＭに囲まれた光透過領域ＴＡを有している。図５において、光透過領域ＴＡは二点鎖線で示す矩形の内側の領域であり、遮光膜ＢＭはこの二点鎖線で示す矩形の外側の領域に配置された膜である。遮光膜ＢＭは、複数の映像線ＳＬおよび複数の走査線ＧＬと重畳する。

図５および図６に示すように、アレイ基板ＢＳには、絶縁性基材ＢＳＧと、絶縁性基材ＢＳＧ上にある複数の映像線ＳＬおよび複数の走査線ＧＬと、平面視において、複数の映像線ＳＬと複数の走査線ＧＬとに囲まれた副画素領域ＰＡを備える。また、アレイ基板ＢＳは、副画素領域ＰＡ内に第１電極および第２電極とを備える。本実施の形態において、第１電極は画素電極ＰＥであり、第２電極は共通電極ＣＥである。画素電極ＰＥと共通電極ＣＥとの間には、絶縁層ＩＬ４（第１絶縁層）を備える。アレイ基板ＢＳの対向基板ＦＳ側には、画素電極ＰＥと共通電極ＣＥとの間で発生する電界によって駆動される液晶層ＬＣＬを備える。

図６に示すように、アレイ基板ＢＳは、例えば、絶縁性基材ＢＳＧ上に、下地膜ＢＦおよび絶縁層ＩＬ１〜ＩＬ４を備える。アレイ基板ＢＳにおいて、絶縁性基材ＢＳＧ上には、下地膜ＢＦが設けられている。下地膜ＢＦ上には、半導体層ＳＥ（図５参照）が設けられている。半導体層ＳＥは、絶縁層ＩＬ１で覆われている。絶縁層ＩＬ１上には、走査線ＧＬ（図５参照）が設けられている。走査線ＧＬは、絶縁層ＩＬ２で覆われている。絶縁層ＩＬ２上には、映像線ＳＬが設けられている。映像線ＳＬは、絶縁層ＩＬ３で覆われている。絶縁層ＩＬ３上には、画素電極ＰＥが設けられている。画素電極ＰＥは、絶縁層ＩＬ４で覆われている。絶縁層ＩＬ４上には、共通電極ＣＥが設けられている。

図５に示すように、アレイ基板ＢＳにおいて、複数の走査線ＧＬは、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。複数の映像線ＳＬは、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬとに囲まれた領域が副画素領域ＰＡである。映像線ＳＬは、コンタクトホールＣＨ１を通じて半導体層ＳＥに接続されている。画素電極ＰＥは、Ｙ軸方向に延在する線形状である。画素電極ＰＥは、コンタクトホールＣＨ２を通じて半導体層ＳＥに接続されている。共通電極ＣＥは、画素電極ＰＥとの間で隙間ＧＰを有して開口し、Ｙ軸方向に延在する線形状の開口部ＯＰを有する。開口部ＯＰは、線形状であるためにスリットとも呼ぶ。

本実施の形態の表示装置ＬＣＤは、横電界モードの表示装置に適用しているので、画素電極ＰＥおよび共通電極ＣＥは、それぞれアレイ基板ＢＳに形成されている。このアレイ基板ＢＳにおいて、共通電極ＣＥは画素電極ＰＥよりも液晶層ＬＣＬに近い層に配置されている。画素電極ＰＥおよび共通電極ＣＥは、例えばＩＴＯ（Indium Tin Oxide）などの透明導電性材料によって形成されている。

図５に示すように、画素電極ＰＥの形状は、図５に示すように、画素電極ＰＥの形状は、遮光膜ＢＭによって囲まれた光透過領域ＴＡ内において、分岐部を有しない線形状である。また、共通電極ＣＥは、画素電極ＰＥと重畳する開口部ＯＰを有する。すなわち、画素電極ＰＥは、共通電極ＣＥの開口部ＯＰに１本が配置された構造、いわゆる１本の電極形状からなる構造になっている。

さらに、画素電極ＰＥおよび共通電極ＣＥは、平面視において、画素電極ＰＥの端部と共通電極ＣＥの端部との間に隙間ＧＰがある。また、平面視において、かつ、副画素領域ＰＡ内において、共通電極ＣＥは画素電極ＰＥよりも外側に形成されている。言い換えれば、共通電極ＣＥの開口部ＯＰの幅ＷＯは画素電極ＰＥの幅ＷＰよりも大きく、共通電極ＣＥの開口部ＯＰ内に画素電極ＰＥが配置されている。すなわち、画素電極ＰＥおよび共通電極ＣＥは、液晶層ＬＣＬに電界を印加する方式として、横電界モードのうちのＩＰＳモードを実現する構造になっている。加えて、光透過領域ＴＡ内において、画素電極ＰＥと共通電極ＣＥは重畳していない。

さらに、本実施の形態において、副画素領域ＰＡの幅Ｗは、例えば１３μｍ（精細度が約６５０ｐｐｉ）以下である。幅Ｗは、より好ましくは１２μｍ（約７００ｐｐｉ）以下、さらに好ましくは１０．５μｍ（約８００ｐｐｉ）以下、一層好ましくは９．５μｍ（約９００ｐｐｉ）以下である。この場合に、画素電極ＰＥの端部と共通電極ＣＥの端部との間の隙間ＧＰは、画素電極ＰＥの幅ＷＰよりも小さい関係にある。例えば、後述する図７〜図９に示すシミュレーション結果の一例として、画素電極ＰＥの端部と共通電極ＣＥの端部との間の隙間ＧＰは０．５μｍであり、画素電極ＰＥの幅ＷＰは２μｍである。この例では、開口部ＯＰの幅ＷＯは３μｍとなる。

図６に示すように、アレイ基板ＢＳには、画素電極ＰＥと共通電極ＣＥとの間にある絶縁層ＩＬ４を備える。共通電極ＣＥは、絶縁層ＩＬ４と液晶層ＬＣＬとの間にある。すなわち、アレイ基板ＢＳの副画素構造は、上層（液晶層ＬＣＬ側）が共通電極ＣＥで、下層（液晶層ＬＣＬと反対側）が画素電極ＰＥであり、共通電極ＣＥが画素電極ＰＥよりも液晶層ＬＣＬ側に位置する構造になっている。

なお、従来技術に示した特許文献２は、共通電極と電界を遮蔽する導電膜を別層で形成している。しかし、極めて高精細な画素の場合、画素領域内に２本の共通電極配線を形成することは困難である。また、形成をすると金属製の共通電極配線は開口率の大幅な低下を招いてしまう。さらに、このような高精細な画素の場合、ゲート線の電界およびゲート線を介して隣り合う画素間の電界を適切に遮蔽する必要がある。よって、本願発明には、図５のように平面上に配置した開口部ＯＰを有する共通電極ＣＥが適切である。この形状であれば、共通電極ＣＥ上に塗布される配向膜の濡れ広がりも良好である。 加えて、共通電極と遮蔽導電膜を共通化することで、後述する図１２のような補助電極ＡＥを新たに形成可能となる。

本実施の形態において、第１電極は画素電極ＰＥであり、第２電極は複数の副画素領域ＰＡに渡って形成された共通電極ＣＥであり、副画素領域ＰＡ内で画素電極ＰＥと共通電極ＣＥとは重畳しない配置になっている。すなわち、画素電極ＰＥおよび共通電極ＣＥは、横電界モードにおいて、ＦＦＳモードではなく、ＩＰＳモードを実現する構造になっている。

ここで、本発明者らが行った副画素構造のシミュレーション結果について、図７〜図９および図１４〜図１８を用いて説明する。図７〜図９は本実施の形態を示し、図１４〜図１８は本実施の形態に対する比較例を示す。

まず、図１４〜図１８を参照し、本実施の形態に対する比較例を説明する。図１４は、本実施の形態に対する比較例に係わる表示装置において、副画素構造の一例を示す断面図である。図１５は、本実施の形態に対する比較例に係わる表示装置において、画素電極の幅と明るさとの関係の一例を示す説明図である。図１６は、本実施の形態に対する比較例に係わる表示装置において、画素電極および共通電極の位置と透過率との関係の一例を示す説明図である。図１４は本実施の形態の図６に対応し、図１５は本実施の形態の図７に対応し、図１６は本実施の形態の図８に対応する。図１７および図１８は、本実施の形態の比較例の表示装置に関する。

図１４に示すように、比較例におけるアレイ基板ＢＳの副画素構造は、上層（液晶層ＬＣＬ側）が画素電極ＰＥで、下層（液晶層ＬＣＬと反対側）が共通電極ＣＥであり、画素電極ＰＥが共通電極ＣＥよりも液晶層ＬＣＬ側に位置する構造になっている。さらに、画素電極ＰＥと共通電極ＣＥとは重畳する配置、すなわち、横電界モードにおいて、ＦＦＳモードを実現する構造になっている。

図１４に示す副画素構造では、図１５に示すように、画素電極ＰＥの幅が２μｍで明るさは１．０００（比較基準値）とする。この画素電極ＰＥの幅が２μｍの場合に、図１６に示すように、画素の開口部ＯＰ中央（Ａ部）の透過率が低く、遮光膜ＢＭ近傍（Ｂ部）の透過率が高くなった。図１６の例では、画素の開口部ＯＰ中央（Ａ部）の透過率は０．３４程度となり、遮光膜ＢＭ近傍（Ｂ部）の透過率は０．４２程度となった。この結果、斜め視野から見た時に、隣の画素の色が混ざって見える混色が発生しやすいことが分かった。

また図１７（従来技術の特許文献３）の通り、画素電極ＰＥが上層（液晶層ＬＣＬ側）であり、共通電極ＣＥ（開口部ＯＰの幅３μｍ）が下層に位置する構造で、両者が重畳しない配置を検討した。その結果、図１８のようになり、図９の方が、透過率が優れていた。図１７は、実施の形態に対する比較例に係わる表示装置において、副画素構造の一例を示す断面図である。図１８は、実施の形態に対する比較例に係わる表示装置において、画素電極の幅および共通電極の開口部の幅と明るさとの関係の一例を示す説明図である。

そこで、本実施の形態では、上述（図５および図６）したように、共通電極ＣＥが画素電極ＰＥよりも上層（液晶層ＬＣＬ側）に位置する構造で、画素電極ＰＥと共通電極ＣＥとは重畳しない配置のＩＰＳモードを実現する構造を採用している。

本実施の形態の副画素構造では、図７〜図９に示すようなシミュレーション結果が得られた。図７は、画素電極ＰＥの幅と明るさとの関係の一例を示す説明図である。図７において、横軸は画素電極ＰＥの幅を示し、縦軸は明るさを示している。図８は、画素電極ＰＥおよび共通電極ＣＥの位置と透過率との関係の一例を示す説明図である。図８において、横軸は画素電極ＰＥおよび共通電極ＣＥと遮光膜ＢＭとの位置を示し、縦軸は透過率を示している。図９は、画素電極ＰＥの幅および共通電極ＣＥの開口部ＯＰの幅と明るさとの関係の一例を示す説明図である。図９において、横軸は画素電極ＰＥの幅を示し、縦軸は明るさを示し、画素電極ＰＥの幅と共通電極ＣＥの開口部ＯＰの幅とに依存する明るさの変化を示している。

本実施の形態の副画素構造では、図７に示すように、画素電極ＰＥの幅が２μｍで明るさは１．０１５となり、図１４に示した比較例の副画素構造に比べて、明るさは向上した。この画素電極ＰＥの幅が２μｍの場合に、図８に示すように、画素の開口部ＯＰ中央（Ａ部）の透過率が高く、遮光膜ＢＭ近傍（Ｂ部）の透過率が低くなった。図８の例では、画素の開口部ＯＰ中央（Ａ部）の透過率は０．４８程度となり、遮光膜ＢＭ近傍（Ｂ部）の透過率は０．２７程度となった。この結果、図１４に示した比較例の副画素構造に比べて、斜め視野から見た時に、隣の画素の色が混ざって見える混色が発生しにくいことが分かった。

さらに、本実施の形態の副画素構造では、図９に示すように、画素電極ＰＥの幅が２μｍで、共通電極ＣＥの開口部ＯＰの幅が３μｍの場合に、明るさは１．０１５となった。この結果、精細度が１０００ｐｐｉで副画素領域ＰＡの幅が８．５μｍの例では、画素電極ＰＥの幅が２μｍで、共通電極ＣＥの開口部ＯＰの幅が３μｍの場合に、明るさは１．０１５となった。この場合に、画素電極ＰＥの端部と共通電極ＣＥの端部との間の隙間は、０．５μｍとなる。なお、図９において液晶層の厚みは２μｍである。

高精細の副画素構造の好ましいパラメータについて記載する。液晶層の厚みは、液晶の高速応答性のため、１．５μｍ以上２．８μｍ以下が好ましい。さらに、副画素領域の透過率のためには、以下のことが言える。画素電極ＰＥの幅は、１．５μｍ以上４．５μｍ以下が好ましい。また、画素電極ＰＥの幅は、副画素領域ＰＡ幅の１／６以上１／３以下が好ましい。共通電極ＣＥの開口部ＯＰの幅は１．５μｍ以上５．５μｍ以下が好ましい。また、共通電極ＣＥの開口部ＯＰの幅は、画素電極ＰＥの幅に対して、０．８倍以上２倍以下が好ましい。また、高速応答性と透過率を考慮すると、液晶層の厚みに対して、開口部ＯＰの端部と画素電極ＰＥの端部の隙間は、３／２以下、好ましくは１以下、さらに好ましくは１／２以下である。また、上述の隙間は、液晶層の厚みに対して、１／４以上であると好ましい。

なお、本実施の形態の副画素構造では、交流電圧駆動方式に着目した場合に、Ｘ軸方向の副画素を互い違いに正極と負極とに反転させるライン反転駆動よりも、Ｙ軸方向の副画素を互い違いに正極と負極とに反転させるカラム反転駆動の方に有利である。その理由は、高精細の表示装置では、ライン数が多いため、表示装置における消費電力等の負荷が高くライン反転駆動の方は不利であり、カラム反転駆動の方が有利となる。

以上説明した本実施の形態に係わる表示装置ＬＣＤによれば、高精細化で高透過率化を実現することができる。特に、高精細の表示装置ＬＣＤにおいて、共通電極ＣＥの開口部ＯＰ内に画素電極ＰＥを配置することで、透過率を高くすることができる。これにより、見る人の目から表示画面までの距離が小さく、かつ、画素電極の配置の制約から、高精細化で高透過率化が要求されるヘッドマウントディスプレイＨＭＤなどの表示装置ＬＣＤに良好に適用することができる。

＜副画素構造の変形例＞
次に、図１０Ａおよび図１０Ｂと図１１を参照し、副画素構造の変形例について説明する。図１０Ａおよび図１０Ｂは、本実施の形態に係わる表示装置ＬＣＤの副画素構造の変形例を示す平面図である。図１１は、別の変形例を示す平面図である。ここでは、図５に示した副画素構造との相違点を主に説明する。

図１０Ａおよび図１０Ｂに示す副画素構造では、画素電極ＰＥは、映像線ＳＬが延在するＹ軸方向に対して傾斜する方向に延在した構造になっている。かつ、画素電極ＰＥと重畳する開口部ＯＰも、映像線ＳＬが延在するＹ軸方向に対して傾斜する方向に延在した形状になっている。

図１０Ａでは、画素電極ＰＥおよび開口部ＯＰがＹ軸方向に対して右方向に傾斜する例を示している。この場合に、図１０Ａに示した画素に対してＸ軸方向に配置される各副画素においても、同じように画素電極ＰＥおよび開口部ＯＰがＹ軸方向に対して右方向に傾斜する副画素構造となる。一方、Ｙ軸方向において図８に示した画素に隣り合い、Ｘ軸方向に配置される各副画素においては、逆に画素電極ＰＥおよび開口部ＯＰがＹ軸方向に対して左方向に傾斜する副画素構造となる（図１０Ｂ）。すなわち、Ｘ軸方向およびＹ軸方向にマトリクス状に配列される各副画素において、Ｘ軸方向に着目すると、例えば、奇数番目の走査線ＧＬに接続された画素ではＹ軸方向に対して右方向に傾斜し、偶数番目の走査線ＧＬに接続された画素ではＹ軸方向に対して左方向に傾斜する副画素構造（図１０Ｂ）になっている。

言い換えれば、映像線ＳＬは、開口部ＯＰの端部に沿わずに延在している。副画素領域内に均一に電界を印加するためには、映像線ＳＬも開口部ＯＰの端部に沿わせて延在させた方がよい。しかし、この形態の場合は、映像線ＳＬが副画素領域ごとに屈曲部を有してしまう。この屈曲部に対応する遮光膜ＢＭの幅は、太く形成する必要があり、屈曲部が多いと開口率が低下してしまう。よって、本発明のような高精細の表示装置においては、映像線ＳＬは屈曲させない方がよい。

図１０Ａおよび図１０Ｂに示す副画素構造では、ドメイン対策を実現することができる。すなわち、ＩＰＳモードにおいて、副画素内に液晶分子の回転の方向が異なる領域が存在すると、液晶分子が順方向に回転する領域と逆方向に回転する領域との境界に、いわゆるドメインが発生する。このドメインは、一般にはスジ状に透過率が低い部分、あるいは、透過率が高い部分が発生するものであり、画面の輝度やコントラストに悪影響を与える。図１０に示す、画素電極ＰＥがＹ軸方向に傾斜した副画素構造にすることで、液晶分子の逆方向への回転を防ぎ、ドメインの発生を抑制することができる。

また、画素電極ＰＥがＹ軸方向に傾斜している場合、画素電極ＰＥがＹ軸方向に平行に伸びている場合と比較して、透過する光の色が、わずかに黄色または青色を帯びてしまう。しかし、図１０Ａと図１０Ｂの構造をＹ軸方向に隣接させることで、この黄色または青色に光が変化する現象を打ち消すことができる。

図１１に示す副画素構造では、画素電極ＰＥは、映像線ＳＬが延在するＹ軸方向に対して傾斜する方向（右方向）に延在した構造になっている。かつ、画素電極ＰＥと重畳する開口部ＯＰが、映像線ＳＬが延在するＹ軸方向に対して傾斜する方向（右方向）に延在し、さらに傾斜方向に屈曲する高傾斜部ＯＰａ（屈曲部）を有した形状になっている。この開口部ＯＰの高傾斜部ＯＰａは、走査線ＧＬおよび映像線ＳＬと重畳する構造になっているが、一方のみと重畳する構造でもよい。また、開口部ＯＰの高傾斜部ＯＰａは、画素電極ＰＥとは重畳しない構造になっている。

図１１に示す副画素構造でも、Ｘ軸方向およびＹ軸方向にマトリクス状に配列される各画素において、Ｘ軸方向に着目すると、例えば、奇数番目の走査線ＧＬに接続された画素ではＹ軸方向に対して右方向に傾斜し、偶数番目の走査線ＧＬに接続された画素ではＹ軸方向に対して左方向に傾斜する副画素構造になっている。

図１１に示す副画素構造では、ドメイン対策の高傾斜部ＯＰａは共通電極ＣＥのみに形成し、画素電極ＰＥには形成しないことで、透過率が低い部分の低透過率領域を低減することができる。これにより、より一層、ドメインの発生を抑制することができる。

（他の実施の形態）
次に、図１２および図１３を参照し、他の実施の形態について説明する。図１２は、他の実施の形態に係わる表示装置ＬＣＤの副画素構造の一例を示す断面図である。図１３は、他の実施の形態に係わる表示装置ＬＣＤの副画素構造の変形例を示す断面図である。図１２および図１３は、上述した実施の形態の図６に対応する図であり、ここでは上述した実施の形態との相違点を主に説明する。

図１２に示す副画素構造は、複数の映像線ＳＬと接し、複数の映像線ＳＬを覆う絶縁層ＩＬ３（第２絶縁層）と、絶縁層ＩＬ３と画素電極ＰＥ（第１電極）が形成された層との間にある補助電極ＡＥ（第３電極）とを備える。すなわち、アレイ基板ＢＳは、例えば、絶縁性基材ＢＳＧ上に、下地膜ＢＦおよび絶縁層ＩＬ１〜ＩＬ５を備える。

アレイ基板ＢＳにおいて、絶縁性基材ＢＳＧ上には、下地膜ＢＦ、半導体層ＳＥが設けられている絶縁層ＩＬ１、走査線ＧＬが設けられている絶縁層ＩＬ２、映像線ＳＬが設けられている絶縁層ＩＬ３が順に形成されている。さらに、絶縁層ＩＬ３上には、補助電極ＡＥが設けられている。補助電極ＡＥは、絶縁層ＩＬ４で覆われている。絶縁層ＩＬ４上には、画素電極ＰＥが設けられている。画素電極ＰＥは、絶縁層ＩＬ５で覆われている。絶縁層ＩＬ５上には、共通電極ＣＥが設けられている。

図１２に示す副画素構造では、共通電極ＣＥが画素電極ＰＥよりも上層（液晶層ＬＣＬ側）に位置し、かつ、補助電極ＡＥが画素電極ＰＥよりも下層（液晶層ＬＣＬと反対側）に位置する構造になっている。さらに、画素電極ＰＥと共通電極ＣＥとは重畳しない配置であり、かつ、補助電極ＡＥは画素電極ＰＥおよび共通電極ＣＥと重畳する配置になっている。すなわち、共通電極ＣＥは画素電極ＰＥと重畳しないように開口部ＯＰを有するが、補助電極ＡＥは画素電極ＰＥおよび共通電極ＣＥと重畳するようにベタパターンになっている。この副画素構造では、補助電極ＡＥが、画素電極ＰＥとの間でも電界を形成する構造になっている。

図１２に示す副画素構造では、上述した実施の形態と同様の効果に加えて、補助電極ＡＥを備えることで、補助電極ＡＥと画素電極ＰＥとの間でも電界を形成し、かつ、補助電極ＡＥと画素電極ＰＥとの間の容量が大きくなる。これにより、電界形成および補助容量の観点で有利となる。図１２に示す副画素構造では、シミュレーションの結果、上述した実施の形態と明るさはほぼ同じで１．０１３となった。

図１３に示す副画素構造は、画素電極ＰＥと共通電極ＣＥとは重畳しない配置であり、かつ、補助電極ＡＥも画素電極ＰＥと重畳しない配置になっている。すなわち、共通電極ＣＥおよび補助電極ＡＥは、画素電極ＰＥと重畳しないように開口部ＯＰを有する構造になっている。この副画素構造でも、補助電極ＡＥが、画素電極ＰＥとの間でも電界を形成する構造になっている。

図１３に示す副画素構造では、補助電極ＡＥと画素電極ＰＥとの間の容量は大きくできないが、補助電極ＡＥと画素電極ＰＥとの間でも電界を形成することができるので、電界形成の観点で有利となる。図１３に示す副画素構造では、シミュレーションの結果、上述した実施の形態と明るさはほぼ同じで１．０１４となった。

なお、図１０Ａおよび図１０Ｂに示したドメイン対策構造は、図１９のようなドメイン対策構造であってもよい。図１９は、実施の形態に係わる表示装置の副画素構造の変形例を示す平面図である。図１０Ａおよび図１０Ｂは、Ｙ軸方向に隣り合う２つの副画素構造を用いたドメイン対策構造であるが、図１９は１つの副画素構造を用いたドメイン対策構造である。ドメイン対策には画素電極ＰＥが傾斜することが重要であるが、高精細になると副画素領域の幅が狭くなり、かつ映像線ＳＬは屈曲しない構造になる。この場合、図１０Ａや図１０Ｂのような画素電極の場合、画素電極の端部付近の電界が隣接画素領域の液晶を駆動してしまう可能性がある。しかし、図１９のように、画素電極ＰＥが屈曲部を有すれば、画素電極ＰＥが隣の画素に与える影響を低減できる。

なお、図１９の通り、開口部ＯＰを副画素領域内の中心に配置するため、開口部ＯＰと画素電極ＰＥと半導体層ＳＥとを重畳させている。半導体層ＳＥの付近はバックライトの光が透過しづらい領域であるため、その半導体層ＳＥの上を画素電極ＰＥの形成領域としている。図７の通り画素電極ＰＥの領域は電界が弱い領域であり、この領域を半導体層ＳＥと重畳させることで副画素領域全体の透過率を向上させている。

また、共通電極ＣＥとの容量形成のために、図６の画素電極ＰＥの形状は、図２０のように共通電極ＣＥと部分的に重畳させてもよい。図２０は、実施の形態に係わる表示装置の副画素構造の変形例を示す断面図である。但し、画素電極ＰＥを多くしすぎると透過率が低下する恐れがあるため、共通電極ＣＥと画素電極ＰＥの重畳しない幅は大きい方が好ましい。

また、副画素領域内の透過率および画素電極との容量形成を考慮して、図１２の補助電極ＡＥの形状は、図２１のような共通電極ＣＥと部分的に重畳する形状でもよい。図２１は、実施の形態に係わる表示装置の副画素構造の変形例を示す断面図である。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。

例えば、前記実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

ＡＥ 補助電極
ＢＦ 下地膜
ＢＭ 遮光膜
ＢＳ アレイ基板
ＢＳｂ、ＦＳｆ 背面
ＢＳｆ、ＦＳｂ 対向面
ＢＳＧ 絶縁性基材
ＢＳｓ１〜ＢＳｓ４ 辺
ＣＣ 駆動回路
ＣＤ 共通電極駆動回路
ＣＥ 共通電極
ＣＨ１、ＣＨ２ コンタクトホール
ＣＨＰ 半導体チップ
ＣＳ 保持容量
ＣＴＬ 制御回路
ＤＰ 表示部
ＤＰＡ 表示領域
ＦＬ 額縁部
ＦＬＡ、ＦＬＡ１〜ＦＬＡ４ 額縁領域
ＦＳ 対向基板
ＧＤ 走査線駆動回路
ＧＬ 走査線
ＧＰ 隙間
ＨＤ 頭部
ＨＭＤ ヘッドマウントディスプレイ
ＩＬ１〜ＩＬ５ 絶縁層
ＬＣＤ 表示装置
ＬＣＬ 液晶層
ＬＳ バックライト
ＯＰ 開口部
ＯＰａ 高傾斜部
ＰＡ 副画素領域
ＰＥ 画素電極
Ｐｉｘ 画素
ＰＬ１、ＰＬ２ 偏光板
ＳＤ 映像線駆動回路
ＳＥ 半導体層
ＳＥＬ シール
ＳＬ 映像線
ＳＰｉｘ 副画素
Ｔ 厚み
ＴＡ 光透過領域
Ｔｒｄ トランジスタ
Ｗ、ＷＯ、ＷＰ 幅

Claims (14)

1. 絶縁性基材と、
   前記絶縁性基材上にある複数の映像線および複数の走査線と、
   前記複数の映像線および前記複数の走査線と重畳する遮光膜と、
   平面視において、前記複数の映像線と前記複数の走査線とに囲まれた副画素領域内にある第１電極および第２電極と、
   前記第１電極と前記第２電極との間で発生する電界によって駆動される液晶層と、
   前記第１電極と前記第２電極との間にある第１絶縁層と、
   を備え、
   前記第２電極は、前記第１絶縁層と前記液晶層との間にあり、前記複数の映像線および前記複数の走査線と重畳し、前記第１電極と重畳する開口部を有し、
   前記遮光膜で囲まれた光透過領域において、前記第１電極の形状は、分岐部を有しない線形状である、
   表示装置。
2. 請求項１に記載の表示装置において、
   前記副画素領域の幅は１３μｍ以下である、表示装置。
3. 請求項１または２に記載の表示装置において、
   前記第１電極は画素電極であり、前記第２電極は複数の前記副画素領域に渡って形成された共通電極である、表示装置。
4. 請求項１〜３のいずれか一項に記載の表示装置において、
   前記光透過領域において、前記第１電極と前記第２電極とは重畳しない、表示装置。
5. 請求項１〜４のいずれか一項に記載の表示装置において、
   前記第１電極と電気的に接続され、半導体層を有するトランジスタを備え、
   前記開口部と前記第１電極と前記半導体層とが互いに重畳する、表示装置。
6. 請求項５に記載の表示装置において、
   前記開口部は屈曲部を有し、
   前記屈曲部と前記第１電極とは重畳しない、表示装置。
7. 請求項１〜６のいずれか一項に記載の表示装置において、
   前記映像線は第１方向に延在し、前記第１電極は前記第１方向に対して傾斜する方向に延在している、表示装置。
8. 請求項７に記載の表示装置において、
   前記第１電極は屈曲部を有している、表示装置。
9. 請求項１に記載の表示装置において、
   前記複数の映像線と接し、前記複数の映像線を覆う第２絶縁層と、
   前記第２絶縁層と前記第１電極が形成された層との間にある第３電極と、
   を備え、
   前記第３電極は、前記第１電極との間でも電界を形成する、表示装置。
10. 請求項９に記載の表示装置において、
    前記第３電極は、前記第１電極および前記第２電極と重畳する、表示装置。
11. 請求項１に記載の表示装置において、
    平面視において、前記第１電極の端部と前記第２電極の端部との間に隙間があり、
    前記隙間は、前記第１電極の幅よりも小さい、表示装置。
12. 請求項１〜１１のいずれか一項に記載の表示装置において、
    前記第１電極の幅は、前記副画素領域の幅の１／６以上１／３以下であり、
    前記開口部の幅は、前記第１電極の幅に対して、０．８倍以上２倍以下である、表示装置。
13. 請求項１〜１２のいずれか一項に記載の表示装置において、
    平面視において、前記第１電極の端部と前記第２電極の端部との間に隙間があり、
    前記液晶層の厚みに対して、平面視における前記隙間の距離は、１／４以上３／２以下である、表示装置。
14. 請求項１〜１３のいずれか一項に記載の表示装置において、
    前記表示装置は、ヘッドマウントディスプレイに用いられる、表示装置。

Images