JP6104548B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP6104548B2 JP6104548B2 JP2012212143A JP2012212143A JP6104548B2 JP 6104548 B2 JP6104548 B2 JP 6104548B2 JP 2012212143 A JP2012212143 A JP 2012212143A JP 2012212143 A JP2012212143 A JP 2012212143A JP 6104548 B2 JP6104548 B2 JP 6104548B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- row
- pixel
- liquid crystal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Human Computer Interaction (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Geometry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
さらに、液晶表示装置において、CC駆動とドット反転駆動を組合せた、容量結合ドット反転(CCDI)駆動が提案されている。
前記第2駆動回路に接続され、前記所定のフレーム期間毎に、前記第1状態と、前記第2状態とに、交互に切替える第2切替え回路と、を有した第1基板と、
前記第1基板に隙間を置いて対向配置された第2基板と、
前記第1基板及び第2基板間に挟持された液晶層と、
前記第1基板又は第2基板上に形成され定電圧であるコモン電圧に設定される共通電極と、を備える。
前記第1基板に隙間を置いて対向配置された第2基板と、
前記第1基板及び第2基板間に挟持された液晶層と、
定電圧であるコモン電圧に設定される共通電極を有し、
それぞれ、走査信号を出力し、第1補助容量電圧と第2補助容量電圧とを交互に出力する第1駆動回路及び第2駆動回路と、
前記第1駆動回路に接続され、所定のフレーム期間毎に、前記複数の走査線の2L−1行目及び複数の補助容量線の2L−1行目に接続する第1状態と、前記複数の走査線の2L行目及び複数の補助容量線の2L行目に接続する第2状態とに、交互に切替える第1切替え回路と、
前記第2駆動回路に接続され、前記所定のフレーム期間毎に、前記第1状態と、前記第2状態とに、交互に切替える第2切替え回路と、を備え、
前記各画素電極は、列方向に延出した主画素電極を有し、
前記共通電極は、前記第2基板上に形成され前記行方向に前記主画素電極を挟んで位置し前記列方向に延出した複数の主共通電極を有している。
図5に示すように、液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライトユニット4が配置されている。バックライトユニット4としては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
なお、アレイ基板ARは、さらに、共通電極CEの一部を備えていても良い。
図4及び図5に示すように、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態(OFF時)には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。
図1、図2及び図7に示すように、切替え回路13は、複数の切替え素子群55を有し、切替え素子群55はそれぞれ複数の切替え素子56を有している。この実施形態において、切替え素子群55はそれぞれ3つの切替え素子56を有している。切替え回路13は、1/3マルチプレクサ回路である。この実施形態では、切替え素子56は、例えばpチャネル型のTFTで形成されているが、nチャネル型のTFTで形成されていてもよい。
なお、正極性の画素PXには+を、負極性の画素PXには−を、それぞれ付してある。
図10及び図9に示すように、行方向Xにおける中央の画素PXの保持電圧は、それぞれの極性の画素PXの保持電圧のセンタである。1行目の中央の画素PXの保持電位は、負極性の画素PXの保持電位のセンタ(以下、負側センタと称する)である。2行目の中央の画素PXの保持電位は、正極性の画素PXの保持電位のセンタ(以下、正側センタと称する)である。
なお、正極性の画素PXには+を、負極性の画素PXには−を、それぞれ付してある。
図12及び図11に示すように、行方向Xにおける中央の画素PXの保持電圧は、それぞれの極性の画素PXの保持電圧のセンタである。1行目の中央の画素PXの保持電位は、正側センタである。2行目の中央の画素PXの保持電位は、負側センタである。
なお、正極性の画素PXには+を、負極性の画素PXには−を、それぞれ付してある。
図14及び図13に示すように、行方向Xにおける中央の画素PXの保持電圧は、それぞれの極性の画素PXの保持電圧のセンタである。1行目の中央の画素PXの保持電位は、負側センタである。2行目の中央の画素PXの保持電位は、正側センタである。
なお、正極性の画素PXには+を、負極性の画素PXには−を、それぞれ付してある。
図16及び図15に示すように、行方向Xにおける中央の画素PXの保持電圧は、それぞれの極性の画素PXの保持電圧のセンタである。1行目の中央の画素PXの保持電位は、正側センタである。2行目の中央の画素PXの保持電位は、負側センタである。
なお、以降の動作は、上述した連続する4フレーム期間の動作を繰り返すこととなる。例えば、k+3番目の1フレーム期間の動作は、上記k−1番目の1フレーム期間の動作と同様となる。
図10、図12、図14及び図16に示すように、本実施形態では、連続するフレーム間で、各画素PXの保持電位は異なるものである。しかしながら、2行単位で捉えると、連続するフレーム間でプロット点が同一となる場合がある。本実施形態では、k番目の1フレームとk+1番目の1フレームとの間や、k+2番目の1フレームとk+3番目の1フレームとの間でプロット点が同一となる。上記のことから、連続するフレーム間において、2行単位での画素PXの保持電位は同じであることが分かる。このため、中間調ラスタ表示時に、画面特に画面の左右端側でフリッカと呼ばれるちらつきの発生を低減できるものである。
上記のように液晶表示装置が形成されている。
図17、並びに図2及び図8に示すように、第1駆動回路31は、第1順序回路としての順序回路71、複数のバッファ73及び複数のバッファ74を有している。順序回路71は、n/2個のシフトレジスタ72を有している。バッファ73は、シフトレジスタ72に一対一で接続されている。このため、第1駆動回路31は、バッファ73を介して走査信号を順番に与えることができる。また、第1駆動回路31は、シフトレジスタ72を介して出力切替え制御信号を順番に与えることができる。
図18、並びに図2及び図8に示すように、第2駆動回路32は、第2順序回路としての順序回路81、複数のバッファ83及び複数のバッファ84を有している。順序回路81は、n/2個のシフトレジスタ82を有している。バッファ83は、シフトレジスタ82に一対一で接続されている。このため、第2駆動回路32は、バッファ83を介して走査信号を順番に与えることができる。また、第2駆動回路31は、シフトレジスタ82を介して出力切替え制御信号を順番に与えることができる。
上記のことから、消費電力を低減することができ、フリッカの発生を低減することができ、焼き付き現象を抑制することができる表示品位に優れた液晶表示装置を得ることができる。
図19に示すように、液晶表示装置は、第1の実施形態と異なり、第1切替え回路41及び第2切替え回路42無しに形成されている。
第1駆動回路31は4L−1行目及び4L行目の走査線Gに接続され、第2駆動回路32は4L−3行目及び4L−2行目の走査線Gに接続されている。
図21及び図20に示すように、行方向Xにおける中央の画素PXの保持電圧は、それぞれの極性の画素PXの保持電圧のセンタである。1行目及び3行目の中央の画素PXの保持電位は、正側センタである。2行目及び4行目の中央の画素PXの保持電位は、負側センタである。
図23及び図22に示すように、行方向Xにおける中央の画素PXの保持電圧は、それぞれの極性の画素PXの保持電圧のセンタである。1行目及び3行目の中央の画素PXの保持電位は、負側センタである。2行目及び4行目の中央の画素PXの保持電位は、正側センタである。
図21及び図23に示すように、ところで、連続するフレーム間で、各画素PXの保持電位は異なるものである。しかしながら、4行単位で捉えるとプロット点が同一となることから、4行単位での画素PXの保持電位は、連続するフレーム間で同じであることが分かる。このため、中間調ラスタ表示時に、画面特に画面の左右端側でフリッカの発生を低減できるものである。
上記のように液晶表示装置が形成されている。
図24及び図19に示すように、第1駆動回路31は、順序回路71、複数の補助容量電源選択回路31a、複数のバッファ73及び複数のバッファ74を有している。順序回路71は、走査線Gと同数のn個のシフトレジスタ72を有している。バッファ73は、4L−1行目及び4L行目の複数の走査線Gに接続されている。バッファ73は、シフトレジスタ72に一対一で接続されている。このため、第1駆動回路31は、バッファ73を介して4L−1行目及び4L行目の複数の走査線Gに走査信号を順番に与えることができる。
図25及び図19に示すように、第2駆動回路32は、順序回路81、複数の補助容量電源選択回路32a、複数のバッファ83及び複数のバッファ84を有している。順序回路81は、走査線Gと同数のn個のシフトレジスタ82を有している。バッファ83は、4L−3行目及び4L−2行目の複数の走査線Gに接続されている。バッファ83は、シフトレジスタ82に一対一で接続されている。このため、第2駆動回路32は、バッファ83を介して4L−3行目及び4L−2行目の複数の走査線Gに走査信号を順番に与えることができる。
上記のことから、消費電力を低減することができ、フリッカの発生を低減することができ、焼き付き現象を抑制することができる表示品位に優れた液晶表示装置を得ることができる。
例えば、第1駆動回路31(第1切替え回路41)及び第2駆動回路32(第2切替え回路42)の位置は、逆でってもよい。
図26は、図4に示した画素PXの構造例の変形例を示す図であり、液晶表示パネルLPNを対向基板CT側から見たときの一画素PXの他の構造例を概略的に示す平面図である。
また、図26に示した画素PXの構成では、液晶層LQをn型液晶で形成してもよく、この場合も、十分に強い液晶分子の配向規制力を得ることができる。
図27に示すように、液晶表示装置は、液晶表示パネルLPNと、センシング基板30と、保護板40と、接着材50、60と、を備えていてもよい。
液晶表示パネルLPNは、上述した第1及び第2の実施形態に係る液晶表示パネルLPNの何れかであり、ここでは、第1の実施形態に係る液晶表示パネルLPNと同様に形成されている。
与える映像信号の振幅(電圧値)を低減でき、すなわちCC駆動を採用しない場合に比べ
て映像信号の電位の変動を抑制できる。映像信号の電位の変動により、液晶表示パネルL
PNからセンシング基板30に不所望に作用するノイズを小さくすることができるため、
センシング基板30の位置検出機能の低下を抑制することができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]列方向に延出した複数の信号線と、行方向に延出した複数の走査線と、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続された補助容量素子と、前記行方向に延出し前記複数の補助容量素子の一端と電気的に接続された複数の補助容量線と、前記複数のスイッチング素子及び複数の補助容量素子の他端に電気的に接続された複数の画素電極と、前記走査線に走査信号を出力し、前記補助容量線に第1補助容量電圧と第2補助容量電圧とを交互に出力する第1駆動回路及び第2駆動回路と、前記第1駆動回路に接続され、所定のフレーム期間毎に、前記複数の走査線の2L−1行目及び複数の補助容量線の2L−1行目に接続する第1状態と、前記複数の走査線の2L行目及び複数の補助容量線の2L行目に接続する第2状態とに、交互に切替える第1切替え回路と、
前記第2駆動回路に接続され、前記所定のフレーム期間毎に、前記第1状態と、前記第2状態とに、交互に切替える第2切替え回路と、を有した第1基板と、
前記第1基板に隙間を置いて対向配置された第2基板と、
前記第1基板及び第2基板間に挟持された液晶層と、
前記第1基板又は第2基板上に形成され定電圧であるコモン電圧に設定される共通電極と、を備える液晶表示装置。
[2]前記第1切替え回路及び第2切替え回路を、それぞれ前記第1状態と、前記第2状態とに切替えるタイミングを制御するタイミング制御回路をさらに備えている[1]に記載の液晶表示装置。
[3]前記第1切替え回路及び第2切替え回路は、互い違いに前記第1状態と、前記第2状態とに切替えられる[1]に記載の液晶表示装置。
[4]前記所定のフレーム期間は、2フレーム期間である[1]に記載の液晶表示装置。
[5]前記第1駆動回路及び第2駆動回路は、2フレーム期間毎に前記第1補助容量電圧と前記第2補助容量電圧とを互い違いに出力する[4]に記載の液晶表示装置。
[6]前記第1駆動回路及び第2駆動回路は、前記第1状態と前記第2状態とのそれぞれの2番目の1フレーム期間において、前記第1補助容量電圧及び第2補助容量電圧の一方から他方に切替えて出力する[5]に記載の液晶表示装置。
[7]前記第1駆動回路、第2駆動回路、第1切替え回路及び第2切替え回路は、前記走査信号を、前記複数の走査線に1行毎に順番に与える[1]に記載の液晶表示装置。
[8]前記第1切替え回路が前記第2状態にあり、前記第2切替え回路が前記第1状態にあるk番目の1フレーム期間に、前記第1駆動回路は前記走査信号及び前記第2補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第1補助容量電圧を出力し、
k+1番目の1フレーム期間に、前記第1切替え回路は前記第1状態に切替えられ、前記第2切替え回路は前記第2状態に切替えられ、前記第1駆動回路は前記走査信号及び前記第2補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第1補助容量電圧を出力する[1]に記載の液晶表示装置。
[9]前記k番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に正極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に負極性の映像信号が与えられ、
前記k+1番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に負極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に正極性の映像信号が与えられる[8]に記載の液晶表示装置。
[10]k−1番目の1フレーム期間に、前記第1切替え回路は前記第2状態に切替えられ、前記第2切替え回路は前記第1状態に切替えられ、前記第1駆動回路は前記走査信号及び前記第1補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第2補助容量電圧を出力し、
k+2番目の1フレーム期間に、前記第1切替え回路は前記第1状態に維持され、前記第2切替え回路は前記第2状態に維持され、前記第1駆動回路は前記走査信号及び前記第1補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第2補助容量電圧を出力する[8]に記載の液晶表示装置。
[11]前記k−1番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に負極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に正極性の映像信号が与えられ、
前記k番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に正極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に負極性の映像信号が与えられ、
前記k+1番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に負極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に正極性の映像信号が与えられ、
前記k+2番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に正極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に負極性の映像信号が与えられる[10]に記載の液晶表示装置。
[12]列方向に延出した複数の信号線と、行方向に延出した複数の走査線と、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続された補助容量素子と、前記行方向に延出し前記複数の補助容量素子の一端と電気的に接続された複数の補助容量線と、前記複数のスイッチング素子及び複数の補助容量素子の他端に電気的に接続された複数の画素電極と、 前記複数の走査線の4L−1行目及び4L行目に走査信号を与え、第1補助容量電圧及び第2補助容量電圧を出力する第1駆動回路と、
前記複数の走査線の4L−3行目及び4L−2行目に前期走査信号を与え、第1補助容量電圧及び第2補助容量電圧を出力する第2駆動回路と、
前記第1駆動回路と前記複数の補助容量線の前記4L−1行目及び4L行目とに接続された第1切替え回路と、
前記第2駆動回路と前記複数の補助容量線の前記4L−3行目及び4L−2行目とに接続された第2切替え回路と、を備えた第1基板と、
前記第1基板に隙間を置いて対向配置された第2基板と、
前記第1基板及び第2基板間に挟持された液晶層と、
前記第1基板又は第2基板上に形成され定電圧であるコモン電圧に設定される共通電極と、を備え、
k番目の1フレーム期間に、前記第1切替え回路は前記複数の補助容量線の前記4L−1行目に前記第1補助容量電圧を与え前記複数の補助容量線の前記4L行目に前記第2補助容量電圧を与え、前記第2切替え回路は前記複数の補助容量線の前記4L−3行目に前記第1補助容量電圧を与え前記複数の補助容量線の前記4L−2行目に前記第2補助容量電圧を与え、
k+1番目の1フレーム期間に、前記第1切替え回路は前記複数の補助容量線の前記4L−1行目に前記第2補助容量電圧を与え前記複数の補助容量線の前記4L行目に前記第1補助容量電圧を与え、前記第2切替え回路は前記複数の補助容量線の前記4L−3行目に前記第2補助容量電圧を与え前記複数の補助容量線の前記4L−2行目に前記第1補助容量電圧を与えることを特徴とする液晶表示装置。
[13]前記第1駆動回路及び第2駆動回路は、前記走査信号を、前記複数の走査線に1行毎に順番に与える[12]に記載の液晶表示装置。
[14]列方向に延出した複数の信号線と、行方向に延出した複数の走査線と、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続された補助容量素子と、前記行方向に延出し前記複数の補助容量素子の一端と電気的に接続された複数の補助容量線と、前記複数のスイッチング素子及び複数の補助容量素子の他端に電気的に接続された複数の画素電極と、を有した第1基板と、
前記第1基板に隙間を置いて対向配置された第2基板と、
前記第1基板及び第2基板間に挟持された液晶層と、
定電圧であるコモン電圧に設定される共通電極を有し、
それぞれ、走査信号を出力し、第1補助容量電圧と第2補助容量電圧とを交互に出力する第1駆動回路及び第2駆動回路と、
前記第1駆動回路に接続され、所定のフレーム期間毎に、前記複数の走査線の2L−1行目及び複数の補助容量線の2L−1行目に接続する第1状態と、前記複数の走査線の2L行目及び複数の補助容量線の2L行目に接続する第2状態とに、交互に切替える第1切替え回路と、
前記第2駆動回路に接続され、前記所定のフレーム期間毎に、前記第1状態と、前記第2状態とに、交互に切替える第2切替え回路と、を備え、
前記各画素電極は、列方向に延出した主画素電極を有し、
前記共通電極は、前記第2基板上に形成され前記行方向に前記主画素電極を挟んで位置し前記列方向に延出した複数の主共通電極を有している液晶表示装置。
[15]前記共通電極は、前記第1基板上に形成され前記列方向に延出し前記複数の主共通電極と前記複数の信号線との間に位置した複数の他の主共通電極をさらに有している[14]に記載の液晶表示装置。
[16]前記各画素電極は、前記第1基板上に形成され前記主画素電極に接続され前記行方向に延出した副画素電極をさらに有している[14]に記載の液晶表示装置。
[17]前記主画素電極及び副画素電極は、互いに交差し十字状に形成されている[16]に記載の液晶表示装置。
[18]前記共通電極は、前記第2基板上に形成され前記列方向に前記副画素電極を挟んで位置し前記行方向に沿って延出した複数の副共通電極をさらに有している[16]に記載の液晶表示装置。
[19]前記共通電極は、前記第1基板上に形成され前記行方向に延出し前記複数の副共通電極と前記複数の走査線との間に位置した複数の他の副共通電極をさらに有している[18]に記載の液晶表示装置。
Claims (16)
- 列方向に延出した複数の信号線と、行方向に延出した複数の走査線と、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続された補助容量素子と、前記行方向に延出し前記複数の補助容量素子の一端と電気的に接続された複数の補助容量線と、前記複数のスイッチング素子及び複数の補助容量素子の他端に電気的に接続された複数の画素電極と、前記走査線に走査信号を出力し、前記補助容量線に第1補助容量電圧と第2補助容量電圧とを交互に出力する第1駆動回路及び第2駆動回路と、前記第1駆動回路に接続され、所定のフレーム期間毎に、前記複数の走査線の2L−1行目及び複数の補助容量線の2L−1行目に接続する第1状態と、前記複数の走査線の2L行目及び複数の補助容量線の2L行目に接続する第2状態とに、交互に切替える第1切替え回路と、
前記第2駆動回路に接続され、前記所定のフレーム期間毎に、前記第1状態と、前記第2状態とに、交互に切替える第2切替え回路と、を有した第1基板と、
前記第1基板に隙間を置いて対向配置された第2基板と、
前記第1基板及び第2基板間に挟持された液晶層と、
前記第1基板又は第2基板上に形成され定電圧であるコモン電圧に設定される共通電極と、を備える液晶表示装置。 - 前記第1切替え回路及び第2切替え回路を、それぞれ前記第1状態と、前記第2状態とに切替えるタイミングを制御するタイミング制御回路をさらに備えている請求項1に記載の液晶表示装置。
- 前記第1切替え回路及び第2切替え回路は、互い違いに前記第1状態と、前記第2状態とに切替えられる請求項1に記載の液晶表示装置。
- 前記所定のフレーム期間は、2フレーム期間である請求項1に記載の液晶表示装置。
- 前記第1駆動回路及び第2駆動回路は、2フレーム期間毎に前記第1補助容量電圧と前記第2補助容量電圧とを互い違いに出力する請求項4に記載の液晶表示装置。
- 前記第1駆動回路及び第2駆動回路は、前記第1状態と前記第2状態とのそれぞれの2番目の1フレーム期間において、前記第1補助容量電圧及び第2補助容量電圧の一方から他方に切替えて出力する請求項5に記載の液晶表示装置。
- 前記第1駆動回路、第2駆動回路、第1切替え回路及び第2切替え回路は、前記走査信号を、前記複数の走査線に1行毎に順番に与える請求項1に記載の液晶表示装置。
- 前記第1切替え回路が前記第2状態にあり、前記第2切替え回路が前記第1状態にあるk番目の1フレーム期間に、前記第1駆動回路は前記走査信号及び前記第2補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第1補助容量電圧を出力し、
k+1番目の1フレーム期間に、前記第1切替え回路は前記第1状態に切替えられ、前記第2切替え回路は前記第2状態に切替えられ、前記第1駆動回路は前記走査信号及び前記第2補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第1補助容量電圧を出力する請求項1に記載の液晶表示装置。 - 前記k番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に正極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に負極性の映像信号が与えられ、
前記k+1番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に負極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に正極性の映像信号が与えられる請求項8に記載の液晶表示装置。 - k−1番目の1フレーム期間に、前記第1切替え回路は前記第2状態に切替えられ、前記第2切替え回路は前記第1状態に切替えられ、前記第1駆動回路は前記走査信号及び前記第1補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第2補助容量電圧を出力し、
k+2番目の1フレーム期間に、前記第1切替え回路は前記第1状態に維持され、前記第2切替え回路は前記第2状態に維持され、前記第1駆動回路は前記走査信号及び前記第1補助容量電圧を出力し、前記第2駆動回路は前記走査信号及び前記第2補助容量電圧を出力する請求項8に記載の液晶表示装置。 - 前記k−1番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に負極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に正極性の映像信号が与えられ、
前記k番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に正極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に負極性の映像信号が与えられ、
前記k+1番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に負極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に正極性の映像信号が与えられ、
前記k+2番目の1フレーム期間に、前記複数の画素電極の前記2L−1行目に正極性の映像信号が与えられ、前記複数の画素電極の前記2L行目に負極性の映像信号が与えられる請求項10に記載の液晶表示装置。 - 列方向に延出した複数の信号線と、行方向に延出した複数の走査線と、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続された補助容量素子と、前記行方向に延出し前記複数の補助容量素子の一端と電気的に接続された複数の補助容量線と、前記複数のスイッチング素子及び複数の補助容量素子の他端に電気的に接続された複数の画素電極と、を有した第1基板と、
前記第1基板に隙間を置いて対向配置された第2基板と、
前記第1基板及び第2基板間に挟持された液晶層と、
定電圧であるコモン電圧に設定される共通電極を有し、
それぞれ、走査信号を出力し、第1補助容量電圧と第2補助容量電圧とを交互に出力する第1駆動回路及び第2駆動回路と、
前記第1駆動回路に接続され、所定のフレーム期間毎に、前記複数の走査線の2L−1行目及び複数の補助容量線の2L−1行目に接続する第1状態と、前記複数の走査線の2L行目及び複数の補助容量線の2L行目に接続する第2状態とに、交互に切替える第1切替え回路と、
前記第2駆動回路に接続され、前記所定のフレーム期間毎に、前記第1状態と、前記第2状態とに、交互に切替える第2切替え回路と、を備え、
前記各画素電極は、列方向に延出した主画素電極を有し、
前記共通電極は、前記第2基板上に形成され前記行方向に前記主画素電極を挟んで位置し前記列方向に延出した複数の主共通電極を有している液晶表示装置。 - 前記共通電極は、前記第1基板上に形成され前記列方向に延出し前記複数の主共通電極と前記複数の信号線との間に位置した複数の他の主共通電極をさらに有している請求項12に記載の液晶表示装置。
- 前記各画素電極は、前記第1基板上に形成され前記主画素電極に接続され前記行方向に延出した副画素電極をさらに有している請求項12に記載の液晶表示装置。
- 前記共通電極は、前記第2基板上に形成され前記列方向に前記副画素電極を挟んで位置し前記行方向に沿って延出した複数の副共通電極をさらに有している請求項14に記載の液晶表示装置。
- 前記共通電極は、前記第1基板上に形成され前記行方向に延出し前記複数の副共通電極と前記複数の走査線との間に位置した複数の他の副共通電極をさらに有している請求項15に記載の液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012212143A JP6104548B2 (ja) | 2011-11-08 | 2012-09-26 | 液晶表示装置 |
US13/668,722 US9116568B2 (en) | 2011-11-08 | 2012-11-05 | Liquid crystal display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011244527 | 2011-11-08 | ||
JP2011244527 | 2011-11-08 | ||
JP2012212143A JP6104548B2 (ja) | 2011-11-08 | 2012-09-26 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013122574A JP2013122574A (ja) | 2013-06-20 |
JP6104548B2 true JP6104548B2 (ja) | 2017-03-29 |
Family
ID=48223387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012212143A Expired - Fee Related JP6104548B2 (ja) | 2011-11-08 | 2012-09-26 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9116568B2 (ja) |
JP (1) | JP6104548B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210040198A (ko) * | 2019-10-02 | 2021-04-13 | 현대오토에버 주식회사 | 마그네트 크레인 시스템, 마그네트 크레인의 운반 제어 시스템 및 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9645431B2 (en) * | 2008-03-19 | 2017-05-09 | Egalax_Empia Technology Inc. | Touch display and method for driving a plurality of touch driving electrodes of touch display |
US20130021385A1 (en) * | 2011-07-22 | 2013-01-24 | Shenzhen China Star Optoelectronics Technology Co, Ltd. | Lcd device and black frame insertion method thereof |
TW201346662A (zh) * | 2012-05-09 | 2013-11-16 | Wintek Corp | 觸控顯示裝置及其驅動方法 |
TWM472204U (zh) * | 2013-08-07 | 2014-02-11 | Superc Touch Corp | 內嵌顯示觸控結構 |
TWI636300B (zh) * | 2013-11-15 | 2018-09-21 | 禾瑞亞科技股份有限公司 | 觸控顯示裝置及其複數條觸控驅動電極的驅動方法 |
JP2015187672A (ja) * | 2014-03-27 | 2015-10-29 | ソニー株式会社 | 表示装置、表示装置の駆動方法、及び、電子機器 |
JP6486692B2 (ja) * | 2015-01-09 | 2019-03-20 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
KR20170000015A (ko) | 2015-06-22 | 2017-01-02 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP2022181870A (ja) * | 2021-05-27 | 2022-12-08 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222397A (ja) | 1993-01-25 | 1994-08-12 | Sony Corp | 液晶表示装置 |
JPH07159807A (ja) | 1993-12-06 | 1995-06-23 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
TW454101B (en) | 1995-10-04 | 2001-09-11 | Hitachi Ltd | In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method |
JPH09160061A (ja) | 1995-12-08 | 1997-06-20 | Toshiba Corp | 液晶表示素子 |
JPH09160041A (ja) | 1995-12-08 | 1997-06-20 | Toshiba Corp | 液晶表示素子 |
JPH09160042A (ja) | 1995-12-08 | 1997-06-20 | Toshiba Corp | 液晶表示素子 |
JP3170446B2 (ja) * | 1996-02-27 | 2001-05-28 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
JPH1026765A (ja) | 1996-07-10 | 1998-01-27 | Toshiba Corp | 液晶表示素子、投影型液晶表示装置及び基板 |
JP3644653B2 (ja) | 1996-08-07 | 2005-05-11 | 三菱電機株式会社 | 液晶表示装置 |
JPH1090708A (ja) | 1996-09-17 | 1998-04-10 | Toshiba Corp | 液晶表示素子 |
JP4013293B2 (ja) * | 1997-09-01 | 2007-11-28 | セイコーエプソン株式会社 | 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置 |
JP4364332B2 (ja) | 1998-06-23 | 2009-11-18 | シャープ株式会社 | 液晶表示装置 |
JP3454744B2 (ja) * | 1999-03-03 | 2003-10-06 | シャープ株式会社 | 能動行列型液晶表示器及びその駆動方法 |
JP2001282205A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置およびその駆動方法 |
JP3832240B2 (ja) * | 2000-12-22 | 2006-10-11 | セイコーエプソン株式会社 | 液晶表示装置の駆動方法 |
JP4107978B2 (ja) | 2003-02-21 | 2008-06-25 | スタンレー電気株式会社 | 液晶表示素子 |
JP4326242B2 (ja) * | 2003-03-13 | 2009-09-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2005003802A (ja) | 2003-06-10 | 2005-01-06 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2005128101A (ja) * | 2003-10-21 | 2005-05-19 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP4088619B2 (ja) | 2004-01-28 | 2008-05-21 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
KR100617040B1 (ko) | 2004-03-16 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
JP2005292515A (ja) | 2004-03-31 | 2005-10-20 | Sharp Corp | 液晶表示装置およびその駆動方法ならびに電子機器 |
KR101247113B1 (ko) | 2005-11-22 | 2013-04-01 | 삼성디스플레이 주식회사 | 표시장치 |
JP4241858B2 (ja) * | 2006-07-03 | 2009-03-18 | エプソンイメージングデバイス株式会社 | 液晶装置、および電子機器 |
KR20080006362A (ko) * | 2006-07-12 | 2008-01-16 | 삼성전자주식회사 | 표시 장치의 구동 방법 |
TW200813535A (en) | 2006-09-12 | 2008-03-16 | Wintek Corp | Liquid crystal panel and liquid crystal display |
US8164562B2 (en) * | 2006-10-24 | 2012-04-24 | Samsung Electronics Co., Ltd. | Display device and driving method thereof |
CN101872585B (zh) * | 2007-01-22 | 2013-07-17 | 株式会社日立显示器 | 显示装置 |
KR101413275B1 (ko) | 2007-01-29 | 2014-06-30 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 이의 제조 방법 |
KR20080071231A (ko) | 2007-01-30 | 2008-08-04 | 삼성전자주식회사 | 액정 표시 장치 |
KR101427708B1 (ko) | 2007-02-01 | 2014-08-11 | 삼성디스플레이 주식회사 | 액정 표시 패널 |
JP2008233283A (ja) * | 2007-03-19 | 2008-10-02 | Sharp Corp | 液晶表示装置およびその駆動方法 |
JP4450016B2 (ja) * | 2007-06-12 | 2010-04-14 | ソニー株式会社 | 液晶表示装置および液晶駆動回路 |
CN101359107B (zh) * | 2007-08-03 | 2010-05-26 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
JP2009086171A (ja) * | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 |
JP5093724B2 (ja) * | 2007-10-29 | 2012-12-12 | Nltテクノロジー株式会社 | 液晶表示装置 |
JP4693131B2 (ja) | 2008-02-14 | 2011-06-01 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
TWI409531B (zh) * | 2008-04-02 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 液晶面板及其驅動方法 |
JP2010026168A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
JP2010091706A (ja) * | 2008-10-07 | 2010-04-22 | Epson Imaging Devices Corp | 液晶表示装置および電子機器 |
JP2010113264A (ja) | 2008-11-10 | 2010-05-20 | Seiko Epson Corp | 液晶装置および電子機器 |
JP2010139776A (ja) * | 2008-12-11 | 2010-06-24 | Hitachi Displays Ltd | 液晶表示装置 |
JP4911215B2 (ja) * | 2009-03-13 | 2012-04-04 | セイコーエプソン株式会社 | 薄膜半導体装置、電気光学装置、および電子機器 |
US8547503B2 (en) * | 2010-05-20 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers |
KR20120045290A (ko) * | 2010-10-29 | 2012-05-09 | 삼성모바일디스플레이주식회사 | 터치 스크린 패널 일체형 액정표시장치 |
JP5299407B2 (ja) | 2010-11-16 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
2012
- 2012-09-26 JP JP2012212143A patent/JP6104548B2/ja not_active Expired - Fee Related
- 2012-11-05 US US13/668,722 patent/US9116568B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210040198A (ko) * | 2019-10-02 | 2021-04-13 | 현대오토에버 주식회사 | 마그네트 크레인 시스템, 마그네트 크레인의 운반 제어 시스템 및 장치 |
KR102312020B1 (ko) * | 2019-10-02 | 2021-10-13 | 현대오토에버 주식회사 | 마그네트 크레인 시스템, 마그네트 크레인의 운반 제어 시스템 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20130113780A1 (en) | 2013-05-09 |
JP2013122574A (ja) | 2013-06-20 |
US9116568B2 (en) | 2015-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6104548B2 (ja) | 液晶表示装置 | |
US9135873B2 (en) | Liquid crystal display device | |
JP5612399B2 (ja) | 液晶表示装置 | |
US10338717B2 (en) | Liquid crystal display device | |
US20160351151A1 (en) | Tft array substrate | |
JP5941756B2 (ja) | 液晶表示装置 | |
KR101157975B1 (ko) | 액정표시소자의 구동방법 | |
US10768495B2 (en) | Display device having a first electrode with an opening overlapping with a second electrode | |
US20160299399A1 (en) | Liquid crystal display device | |
KR20120116785A (ko) | 액정표시장치 | |
US20140176885A1 (en) | Liquid crystal display device | |
US20120182512A1 (en) | Liquid crystal display device | |
CN106814505B (zh) | 液晶显示装置 | |
US9304343B2 (en) | Liquid crystal display device | |
US9733533B2 (en) | Liquid crystal display device | |
JP6047450B2 (ja) | 液晶表示装置 | |
JP2018146697A (ja) | 表示装置 | |
JP2013064800A (ja) | 液晶表示装置 | |
JP6010330B2 (ja) | 液晶表示装置 | |
US20120249909A1 (en) | Array substrate and liquid crystal display device | |
JP2008197420A (ja) | 液晶表示装置及び電子機器 | |
KR20060129869A (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
KR101980772B1 (ko) | 2 픽셀 2 도메인 액정표시장치 | |
JP2013068848A (ja) | 液晶表示装置 | |
KR20140098319A (ko) | 2 픽셀 2 도메인 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130711 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6104548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |