JP2010091706A - 液晶表示装置および電子機器 - Google Patents

Abstract

【課題】回路面積の増大を抑制しつつＣＯＭ分割駆動を行うことができる液晶表示装置及び表示装置を提供する。
【解決手段】画素を構成する共通電極が複数に分割されており、複数の共通電極にそれぞれ対応して設けられ、極性信号ＰＯＬに応じて電圧ＶＣＯＭＬ又は電圧ＶＣＯＭＨを共通電極に供給する複数の単位制御回路Ｐを有する共通電極駆動回路（制御回路）４０を備える。そして、隣接する複数の共通電極に対応する複数の単位制御回路Ｐで、ラッチ回路Ｑが共通化したり、同一電位の電圧が供給される複数の共通電極に対応する単位制御回路Ｐで、ラッチ回路Ｑ及び選択回路Ｒが共通化したりすることで、共通電極駆動回路４０の縮小化を図る。
【選択図】図１

Description

本発明は、画素を構成する共通電極が複数に分割された液晶表示装置、及び液晶表示装置を備えた電子機器に関する。

従来、画像を表示する表示装置として、液晶表示装置が広く用いられている。この液晶表示装置は、素子基板と、この素子基板に対向配置された対向基板と、素子基板と対向基板との間に設けられた液晶とを備える。
このような液晶表示装置として、電圧ＶＣＯＭＬおよび電圧ＶＣＯＭＨを交互に共通電極に供給する制御回路と、選択電圧を複数の走査線に順次供給する走査線駆動回路と、走査線が選択された際に、電圧ＶＣＯＭＬよりも電位の高い正極性の画像信号と、電圧ＶＣＯＭＨよりも電位の低い負極性の画像信号と、を交互に複数のデータ線に供給するデータ線駆動回路とを備えるというものが知られている（例えば、特許文献１参照）。
ここでは、共通電極を一水平ライン毎に分割し、共通電極毎に制御回路から電圧ＶＣＯＭＬ又は電圧ＶＣＯＭＨを供給する、所謂ＣＯＭ分割駆動を行っている。この共通電極分割駆動（ＣＯＭ分割駆動）を採用することにより、表示品位の低下を抑制することができる。
特開２００８−３３２４７号公報

しかしながら、上記特許文献１に記載の液晶表示装置にあっては、共通電極毎に電圧ＶＣＯＭＬ又は電圧ＶＣＯＭＨを供給するための制御回路を設ける必要があるため、回路面積が増大し、表示パネルの狭額化が困難であるという欠点がある。
そこで、本発明は、回路面積の増大を抑制しつつＣＯＭ分割駆動を行うことができる液晶表示装置及び表示装置を提供することを課題としている。

上記課題を解決するために、本発明に係る液晶表示装置は、複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、画像データを前記データ線に供給する駆動回路とを有する表示パネルと、を備える液晶表示装置であって、前記複数の画素は、液晶層を挟んで対向する一対の基板と、液晶層の液晶分子を駆動する共通電極及び画素電極と、で構成され、前記共通電極は複数に分割されており、極性信号に応じて第１電圧及び当該第１電圧よりも電位の高い第２電圧の何れか一方を前記共通電極に供給する複数の単位制御回路を有する制御回路を備え、前記単位制御回路は、前記複数の共通電極に対応して１つが設けられていることを特徴としている。
このように、共通電極を複数に分割し、共通電極毎に第１電圧又は第２電圧を供給するＣＯＭ分割駆動を採用するので、例えば、第１電圧と第２電圧とを１水平ライン毎に交互に共通電極に供給すると共に、これら共通電極の電圧に対して、正極性の画像信号と負極性の画像信号とを１水平ライン毎に交互に供給することができる。これにより、画素間のフリッカを相殺し、表示品位の低下を抑制することができる。

さらに、各共通電極に電圧を供給するための単位制御回路を共通化することができるので、ＣＯＭ分割駆動用のドライバを搭載することに起因する回路面積の増大を抑制し、表示パネルの額縁領域が増大するのを抑制することができる。
また、本発明に係る液晶表示装置は、上記において、前記単位制御回路は、前記極性信号を保持するラッチ回路と、前記ラッチ回路で保持した極性信号に応じて、前記第１電圧及び前記第２電圧の何れか一方を選択的に出力する選択回路とを有し、前記選択回路は、前記複数の共通電極にそれぞれ対応して設けられていることを特徴としている。
これにより、複数の共通電極に対応するラッチ回路を共通化した構成とすることができ、共通化したラッチ回路の分だけＣＯＭ分割駆動用ドライバの面積を削減することができる。また、選択回路を複数の共通電極のそれぞれに対応して設けるので、１つの単位制御回路から共通電極毎に異なる電位の電圧を供給することができる。

さらに、本発明に係る液晶表示装置は、上記において、前記制御回路は、複数に分割されたうちの一の前記共通電極に前記第１電圧及び前記第２電圧の何れか一方の電圧が供給される期間に、他の一の前記共通電極に他方の電圧を供給することを特徴としている。
これにより、画素間のフリッカを相殺し、表示品位の低下を抑制することができる。
また、本発明に係る液晶表示装置は、上記において、前記共通電極は、前記複数の走査線に対応して複数に分割され、前記単位制御回路は、隣接する２つの前記共通電極に対応して１つが設けられ、前記第１電圧を前記隣接する２つの共通電極のうちの一方に供給し、前記第２電圧を他方に供給することを特徴としている。
これにより、第１電圧と第２電圧とを１水平ライン毎に交互に共通電極に供給することができ、表示品位の低下を抑制することができる。

さらに、本発明に係る液晶表示装置は、上記において、前記単位制御回路は、前記極性信号を保持するラッチ回路と、前記ラッチ回路で保持した極性信号に応じて、前記第１電圧及び前記第２電圧の何れか一方を選択的に出力する選択回路とを有し、前記選択回路は、前記複数の共通電極に対応して１つが設けられていることを特徴としている。
これにより、複数の共通電極に対応するラッチ回路及び選択回路を共通化した構成とすることができるので、共通化したラッチ回路及び選択回路の分だけＣＯＭ分割駆動用ドライバの面積を削減することができ、より表示パネルの狭額化を図ることができる。

また、本発明に係る液晶表示装置は、上記において、前記制御回路は、同一期間に同一電位の電圧を前記複数の共通電極に供給することを特徴としている。
これにより、回路構成を複雑化することなく、単位制御回路の共通化を図ることができる。
さらにまた、本発明に係る液晶表示装置は、上記において、前記共通電極は、前記複数の走査線に対応して複数に分割され、前記単位制御回路は、隣接しない２つの前記共通電極に対応して１つが設けられ、前記第１電圧及び前記前記第２電圧の何れか一方を前記隣接しない２つの共通電極に供給することを特徴としている。

これにより、隣接する共通電極で異なる電位の電圧を供給することができるので、画素間のフリッカを相殺し、表示品位の低下を抑制することができる。
また、本発明に係る液晶表示装置は、上記において、前記画素電極と前記共通電極とが同一基板上に形成されていることを特徴としている。
このように、ＩＰＳやＦＦＳ等の横電界駆動方式を採用することができる。
さらに、本発明に係る電子機器は、上記の何れかの液晶表示装置を備えることを特徴としている。
これにより、表示品位低下の抑制および表示パネルの狭額化を実現した電子機器とすることができる。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は第１の実施形態における液晶表示装置１０の構成を示すブロック図である。
液晶表示装置１０は、アクティブマトリクス方式の薄膜トランジスタ（ＴＦＴ）を用いた液晶パネルを備える。この液晶表示装置１０は、図１に示すように、表示領域１００を有しており、この表示領域１００の周囲に、走査線駆動回路２０、データ線駆動回路３０、共通電極駆動回路４０が配置されている。
液晶パネルは、特に図示しないが、素子基板と対向基板とが、互いに電極形成面が対向するように一定の間隙を保って貼り合わせられているとともに、この間隙に液晶を封止した構成となっている。

液晶パネルが有する表示領域１００には、複数の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、複数のデータ線１１４が列（Ｙ）方向に延在するように、且つ各走査線１１２と互いに電気的な絶縁を保つように設けられている。そして、走査線１１２とデータ線１１４との交差部に対応して、それぞれ画素１１０が配置されている。
各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（以下、ＴＦＴと称す）１１６と、画素電極１１８と、この画素電極１１８に対向して設けられた共通電極１０８と、蓄積容量１３０とを有する。
各画素１１０については互いに同一構成なので、ｎ行ｍ列に位置するもので代表して説明すると、当該ｎ行ｍ列の画素１１０において、ＴＦＴ１１６のゲート電極はｎ行目の走査線１１２に接続される一方、そのソース電極はｍ列目のデータ線１１４に接続され、そのドレイン電極は画素電極１１８に接続されている。

また、共通電極１０８は、走査線１１２に対応して１水平ライン毎に分割されている。１水平ライン毎に分割された複数の共通電極１０８は、ＩＴＯ（Indium Tin Oxide）といった透明導電材料からなり、走査線１１２に沿って設けられている。そして、これら共通電極１０８には、共通電極駆動回路４０から電圧ＶＣＯＭＬ（第１電圧）と、この電圧ＶＣＯＭＬよりも電位の高い電圧ＶＣＯＭＨ（第２電圧）とが、コモン信号Ｚとして交互に供給されるようになっている。なお、共通電極１０８は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなるため、抵抗を低減するために走査線１１２と同じ材料からなる共通電極配線を分割された複数の共通電極１０８毎に設け接続してもよい。

共通電極駆動回路４０は、クロストーク対策のために表示領域１００の左右両側（共通電極１０８の両端側）に配置されている。
画素容量１２０は、画素電極１１８と共通電極１０８とで誘電体の一種である液晶を挟持しており、画素電極１１８と共通電極１０８との差電圧を保持する構成となっている。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。

本実施形態では、画素電極１１８と共通電極１０８とは同一基板（素子基板）上に形成されており、液晶表示装置１０の液晶は横電界駆動方式のＦＦＳ（Fringe Field Switching）モードで動作するものとする。
走査線駆動回路２０は、１フレームの期間にわたって走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０を、それぞれ１、２、３、…、３２０行目の走査線１１２に供給するものである。すなわち、走査線駆動回路２０は、走査線１１２を１、２、３、…、３２０行目という順番で選択すると共に、選択した走査線１１２に接続されたＴＦＴ１１６をすべてオン状態（導通状態）とする。

また、データ線駆動回路３０は、走査線駆動回路３０により選択される走査線１１２に位置する画素１１０の表示階調に応じた電圧であるデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１４にそれぞれ供給するものである。
ここで、データ線駆動回路３０は、共通電極１０８の電圧よりも電位の高い正極性のデータ信号をデータ線１１４に供給して、この正極性のデータ信号に基づく画像電圧を画素電極１１８に書き込む正極性書込と、共通電極１０８の電圧よりも電位の低い負極性のデータ信号をデータ線１１４に供給して、この負極性のデータ信号に基づく画像電圧を画素電極１１８に書き込む負極性書込とを、１水平ライン毎に交互に行う。

以上のように構成された液晶表示装置１０の基本動作は次のようになる。
本実施形態では、ｎ行目の走査線１１２に走査信号Ｙｎが供給される前に、ｎ行目の共通電極１０８にコモン信号Ｚｎを供給する。
まず、共通電極駆動回路４０から共通電極１０８に、コモン信号Ｚとして電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを選択的に供給する。

具体的には、各共通電極１０８には、１フレーム期間毎に、電圧ＶＣＯＭＬと電圧ＶＣＯＭＨとが交互に供給される。例えば、ある１フレーム期間において、ｐ行目（ｐは、１≦ｐ≦３２０を満たす整数）の共通電極１０８ｐに電圧ＶＣＯＭＬを供給した場合、次の１フレーム期間では、共通電極１０８ｐに電圧ＶＣＯＭＨを供給する。
また、隣接する共通電極１０８には、互いに異なる電圧を供給する。例えば、ある１フレーム期間において、共通電極１０８ｐに電圧ＶＣＯＭＬを供給した場合、同一の１フレーム期間において、（ｐ−１）行目の共通電極１０８（ｐ−１）と（ｐ＋１）行目の共通電極１０８（ｐ＋１）とには、電圧ＶＣＯＭＨを供給する。

次に、走査線駆動回路２０から３２０行の走査線１１２に走査信号Ｙ１〜Ｙ３２０を順次供給することで、各走査線１１２に接続された全てのＴＦＴ１１６を順次オン状態にして、各走査線１１２に係る全ての画素１１０を順次選択する。
次に、これら画素１１０の選択に同期して、共通電極１０８の電圧に応じて、データ線駆動回路３０からデータ線１１４に、正極性の画像信号と負極性の画像信号とを、１水平ライン毎に交互に供給する。
具体的には、３２０行の共通電極１０８のうち、選択した画素１１０に係る共通電極１０８ｐに電圧ＶＣＯＭＬを供給した場合には、正極性の画像信号をデータ線１１４に供給する。一方、３２０行の共通電極１０８のうち、選択した画素１１０に係る共通電極１０８ｐに電圧ＶＣＯＭＨを供給した場合には、負極性の画像信号をデータ線１１４に供給する。

すると、走査線駆動回路２０で選択した全ての画素１１０に、データ線駆動回路３０からデータ線１１４およびオン状態のＴＦＴ１１６を介して画像信号が供給されて、この画像信号に基づく画像電圧が画素電極１１８に書き込まれる。これにより、画素電極１１８と共通電極１０８との間に電位差が生じて、駆動電圧が液晶に印加される。
なお、走査線駆動回路２０及びデータ線駆動回路３０が駆動回路に対応し、共通電極駆動回路４０が制御回路に対応している。

次に、共通電極駆動回路４０の構成について説明する。
共通電極駆動回路４０は、３２０行の共通電極１０８に対応して、３２０個の単位制御回路Ｐ１〜Ｐ３２０を備える。各単位制御回路Ｐは、ラッチ回路Ｑと選択回路Ｒとをそれぞれ備える。
ここで、本実施形態では、隣接する２つの単位制御回路Ｐでラッチ回路Ｑが共通化されている。具体的には、２ｑ−１行目と２ｑ行目に対応する単位制御回路Ｐのラッチ回路Ｑが共通化された構成となっている。なお、ｑは１≦ｑ≦１６０の整数である。

図２は、共通電極駆動回路４０の一部の具体的構成を示す図である。この図２では、単位制御回路Ｐ１〜Ｐ６について示している。
各単位制御回路Ｐには、電圧ＶＣＯＭＬと、電圧ＶＣＯＭＨと、電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを選択するための極性信号ＰＯＬ及び極性反転信号ＸＰＯＬとが供給される。そして、ラッチ回路Ｑで極性信号ＰＯＬを保持すると共に、選択回路Ｒで、ラッチ回路Ｑで保持した極性信号ＰＯＬに応じて電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを選択的に出力するようになっている。

図１からも分かるように、単位制御回路Ｐ１は、ラッチ回路Ｑ１と選択回路Ｒ１とで構成され、単位制御回路Ｐ２は、ラッチ回路Ｑ１と選択回路Ｒ２とで構成されている。また、単位制御回路Ｐ３は、ラッチ回路Ｑ２と選択回路Ｒ３とで構成され、単位制御回路Ｐ４は、ラッチ回路Ｑ２と選択回路Ｒ４とで構成されている。同様に、単位制御回路Ｐ５は、ラッチ回路Ｑ３と選択回路Ｒ５とで構成され、単位制御回路Ｐ６は、ラッチ回路Ｑ３と選択回路Ｒ６とで構成されている。
このように、単位制御回路Ｐ１とＰ２とでラッチ回路Ｑ１が共通であり、単位制御回路Ｐ３とＰ４とでラッチ回路Ｑ２が共通であり、単位制御回路Ｐ５とＰ６とでラッチ回路Ｑ３が共通である。
ラッチ回路Ｑは、ｎ型トランジスタＴｒ１〜Ｔｒ５、及びインバータ４１〜４３を備えた構成となっている。

ここで、インバータ４１及び４２でラッチ部を構成している。インバータ４１とインバータ４２とは、互いが逆向きに接続されており（インバータ４１の入力端とインバータ４２の出力端とが接続されると共に、インバータ４１の出力端とインバータ４２の入力端とが接続されており）、ノードＮ１，Ｎ２を相補的なレベルに保持するようになっている。
ラッチ部のノードＮ１にはトランジスタＴｒ１のドレインが接続され、ラッチ回路のノードＮ２にはトランジスタＴｒ２のドレインが接続されている。そして、トランジスタＴｒ１及びＴｒ２の各ソースはノードＮ３で接続されると共に、このノードＮ３に、トランジスタＴｒ３及びＴｒ４のドレインがそれぞれ接続されている。トランジスタＴｒ３及びＴｒ４のソースはそれぞれ負の電源電位に接続されており、これにより、トランジスタＴｒ１及びＴｒ２のソースがそれぞれトランジスタＴｒ３及びＴｒ４を介して負の電源電位に接続された構成となっている。

さらにノードＮ３には、トランジスタＴｒ５のドレインが接続される。トランジスタＴｒ５のソースは負の電源電位に接続されている。
トランジスタＴｒ１のゲートには極性信号ＰＯＬが印加され、トランジスタＴｒ２のゲートには極性反転信号ＸＰＯＬが印加される。
また、ラッチ回路ＱｑのトランジスタＴｒ３のゲートには走査信号Ｙ（２ｑ−２）が印加（ラッチ回路Ｑ１では走査信号Ｙ１が印加）され、トランジスタＴｒ４のゲートには走査信号Ｙ（２ｑ）が印加される。

さらに、トランジスタＴｒ５のゲートには初期化信号ＲＳＴが印加される。すなわち、ラッチ回路Ｑは、所定のタイミングでラッチ部のノードを所定のレベルに固定することが可能なリセット機能を有しており、初期化信号ＲＳＴは、当該リセット機能を作動させるタイミングで入力されるようになっている。
ノードＮ２の電位に相当するラッチ部の出力信号は、インバータ４３を介してラッチ回路Ｑｑの出力信号として出力される。そして、ラッチ回路Ｑｑの出力信号は、そのまま選択回路Ｒ（２ｑ−１）に入力されると共に、インバータ４４を介して選択回路Ｒ（２ｑ）に入力される。

選択回路Ｒは、ｐ型トランジスタＴｒ６、及びｎ型トランジスタＴｒ７を備えた構成となっている。
トランジスタＴｒ６のソースは電圧ＶＣＯＭＬの電圧供給線に接続され、トランジスタＴｒ７のソースは電圧ＶＣＯＭＨの電圧供給線に接続されている。また、トランジスタＴｒ６及びＴｒ７のゲートには、それぞれ上記出力信号が印加される。そして、選択回路ＲｐのトランジスタＴｒ６及びＴｒ７のドレインは、それぞれ共通電極１０８ｐに接続されている。このようにして、選択回路Ｒ１〜Ｒ３２０からコモン信号Ｚ１〜Ｚ３２０がそれぞれ出力される。

次に、共通電極駆動回路４０の動作について説明する。
図３は、共通電極駆動回路４０の動作を示すタイミングチャートである。ここでは、スキャン方向が正スキャン（図２の左→右）である場合について説明する。
今、極性信号ＰＯＬ＝Ｈレベル、極性反転信号ＸＰＯＬ＝Ｌレベルであるとすると、各ラッチ回路ＱのトランジスタＴｒ１がオン状態、トランジスタＴｒ２がオフ状態となっている。

この状態で、時刻ｔ１で走査信号Ｙ１がＨレベルとなると、ラッチ回路Ｑ１のトランジスタＴｒ３がオン状態となって、ノードＮ１の電位がＬレベル、ノードＮ２の電位がＨレベルとなるため、ラッチ回路Ｑ１からはＬレベルとなる出力信号が出力される。すると、選択回路Ｒ１のトランジスタＴｒ６がオン状態、トランジスタＴｒ７がオフ状態となると共に、選択回路Ｒ２のトランジスタＴｒ６がオフ状態、トランジスタＴｒ７がオン状態となる。そのため、選択回路Ｒ１からコモン信号Ｚ１として電圧ＶＣＯＭＬが供給されると共に、選択回路Ｒ２からコモン信号Ｚ２として電圧ＶＣＯＭＨが供給され、この時刻ｔ１で、１行目および２行目の共通電極１０８の電位が同時に反転する。

その後、時刻ｔ２で走査信号Ｙ２がＨレベルとなると、ラッチ回路Ｑ２のトランジスタＴｒ３がオン状態となって、ノードＮ１の電位がＬレベル、ノードＮ２の電位がＨレベルとなるため、ラッチ回路Ｑ２からＬレベルとなる出力信号が出力される。これにより、選択回路Ｒ３からコモン信号Ｚ３として電圧ＶＣＯＭＬが供給されると共に、選択回路Ｒ４からコモン信号Ｚ４として電圧ＶＣＯＭＨが供給され、この時刻ｔ２で、３行目および４行目の共通電極１０８の電位が同時に反転する。
また、同様に、走査信号Ｙ４がＨレベルとなる時刻ｔ３では、５行目および６行目の共通電極１０８が同時に反転する。

ところで、一般的な共通電極駆動回路の構成としては、図４に示すように、３２０個のラッチ回路Ｑと３２０個の選択回路Ｒとを備えるものが知られている。
ここで、ラッチ回路ＱｐのトランジスタＴｒ３のゲートには走査信号Ｙ（ｎ−１）が印加（ラッチ回路Ｑ１では走査信号Ｙ１が印加）され、トランジスタＴｒ４のゲートには走査信号Ｙ（ｎ＋１）が印加されるようになっている。
また、ラッチ回路Ｑ（２ｑ−１）のトランジスタＴｒ１のゲートには極性信号ＰＯＬが印加され、トランジスタＴｒ２のゲートに極性反転信号ＸＰＯＬが印加されるようになっており、ラッチ回路Ｑ（２ｑ）のトランジスタＴｒ１のゲートには極性反転信号ＸＰＯＬが印加され、トランジスタＴｒ２のゲートに極性信号ＰＯＬが印加されるようになっている。

この図４に示す共通電極駆動回路は、以下のように動作する。
図５は、図４に示す共通電極駆動回路の動作を示すタイミングチャートである。
今、極性信号ＰＯＬ＝Ｈレベル、極性反転信号ＸＰＯＬ＝Ｌレベルであるとすると、ラッチ回路Ｑ（２ｑ−１）のトランジスタＴｒ１がオン状態、トランジスタＴｒ２がオフ状態となり、ラッチ回路Ｑ（２ｑ）のトランジスタＴｒ１がオフ状態、トランジスタＴｒ２がオン状態となっている。

この状態で、時刻ｔ１１で走査信号Ｙ１がＨレベルとなると、ラッチ回路Ｑ１のトランジスタＴｒ３がオン状態となって、ラッチ回路Ｑ１からＬレベルとなる出力信号が出力される。また、この時刻ｔ１では、ラッチ回路Ｑ２のトランジスタＴｒ３もオン状態となり、ラッチ回路Ｑ２からＨレベルとなる出力信号が出力される。そのため、選択回路Ｒ１からコモン信号Ｚ１として電圧ＶＣＯＭＬが供給されると共に、選択回路Ｒ２からコモン信号Ｚ２として電圧ＶＣＯＭＨが供給され、この時刻ｔ１１で、１行目および２行目の共通電極１０８の電位が同時に反転する。
その後、時刻ｔ１２で走査信号Ｙ２がＨレベルとなると、ラッチ回路Ｑ３のトランジスタＴｒ３がオン状態となって、ラッチ回路Ｑ３からＬレベルとなる出力信号が出力される。これにより、選択回路Ｒ３からコモン信号Ｚ３として電圧ＶＣＯＭＬが供給され、この時刻ｔ１２で３行目の共通電極１０８の電位が反転する。

また、時刻ｔ１３で走査信号Ｙ３がＨレベルとなると、ラッチ回路Ｑ４のトランジスタＴｒ３がオン状態となって、ラッチ回路Ｑ４からＨレベルとなる出力信号が出力される。これにより、選択回路Ｒ４からコモン信号Ｚ４として電圧ＶＣＯＭＨが供給され、この時刻ｔ１３で４行目の共通電極１０８の電位が反転する。
さらに、時刻ｔ１４で走査信号Ｙ４がＨレベルとなると、ラッチ回路Ｑ５のトランジスタＴｒ３がオン状態となって、ラッチ回路Ｑ５からＬレベルとなる出力信号が出力される。これにより、選択回路Ｒ５からコモン信号Ｚ５として電圧ＶＣＯＭＬが供給され、この時刻ｔ１４で５行目の共通電極１０８の電位が反転する。
このように、図４の共通電極駆動回路では、ｎ行目の走査線１１２に供給する走査信号ＹｎがＨレベルとなる１水平走査期間前に、ｎ行目の共通電極１０８の電位レベルを反転させるようになっている。

これに対して、本実施形態における共通電極駆動回路４０では、図３に示すように、（２ｑ−１）行目の走査線１１２に供給する走査信号Ｙ（２ｑ−１）がＨレベルとなる１水平走査期間前に、（２ｑ−１）行目の共通電極１０８の電位レベルを反転させると共に、（２ｑ）行目の走査線１１２に供給する走査信号Ｙ（２ｑ）がＨレベルとなる２水平走査期間前に、（２ｑ）行目の共通電極１０８の電位レベルを反転させる。すなわち、（２ｑ）行目の共通電極１０８においては、図４の共通電極駆動回路と比較して、１水平走査期間早く電位レベルが反転することになるが、画像表示動作上の問題はない。
図４の共通電極駆動回路にあっては、ラッチ回路Ｑ及び選択回路Ｒが１対１の関係となっているため、それぞれ３２０個ずつ必要であるのに対し、本実施形態の共通電極駆動回路４０では、ラッチ回路Ｑの数を半分にすることができ、回路面積が縮小されていることがわかる。

このように、上記第１の実施形態では、隣接する２行の共通電極に対応する単位制御回路でラッチ回路を共通化するので、共通化したラッチ回路の分だけ回路面積を縮小することができ、表示パネルの額縁領域が大きくなるのを抑制することができる。
また、共通電極の電圧を変動させることで、振幅の小さな画像電圧で液晶に印加される駆動電圧の振幅を確保することができ、消費電極を低減することができる。
また、ＶＣＯＭＬとＶＣＯＭＨとを１水平ライン毎に交互に共通電極に供給すると共に、これら共通電極の電圧に対して、正極性の画像信号と負極性の画像信号とを１水平ライン毎に交互に供給するので、画素間のフリッカを相殺し、表示品位の低下をさらに抑制することができる。

さらにまた、共通電極の電位を反転させた後に画素電極に電位を書き込むので、共通電極と画素電極とが同一基板上に形成されるＦＦＳ駆動方式を採用した場合であっても、表示不良を発生させることがない。
また、複数のラッチ回路は、走査線駆動回路により複数の走査線に順次供給される走査信号に基づいて、極性信号を順次保持する。したがって、共通電極駆動回路は、シフトレジスタ回路のような順次転送回路を必要としない構成とすることができ、消費電力を低減することができる。

なお、上記第１の実施形態においては、ラッチ回路Ｑｑの出力信号を、インバータ４４を介して選択回路Ｒ（２ｑ）に入力する場合について説明したが、インバータ４４を削除し、選択回路Ｒ（２ｑ）を、トランジスタＴｒ６のソースを電圧ＶＣＯＭＨの電圧供給線に接続すると共に、トランジスタＴｒ７のソースを電圧ＶＣＯＭＬの電圧供給線に接続し、トランジスタＴｒ６及びＴｒ７のゲートにラッチ回路Ｑｑの出力信号をそのまま印加するようにすることもできる。これにより、より共通電極駆動回路４０の回路面積を縮小化することができる。

次に、本発明における第２の実施形態について説明する。
この第２の実施形態は、前述した第１の実施形態において、ラッチ回路のみを共通化しているのに対し、ラッチ回路および選択回路を共通化するようにしたものである。
図６は、第２の実施形態における液晶表示装置１０の構成を示す図である。
この第２の実施形態における液晶表示装置１０は、前述した第１の実施形態の液晶表示装置１０において、共通電極駆動回路４０の構成が異なる点を除いては図１の液晶表示装置１０と同様の構成を有する。したがって、ここでは構成の異なる部分を中心に説明する。

本実施形態の共通電極駆動回路４０では、同一電位のコモン信号Ｚが供給される２つの共通電極に対応する単位制御回路Ｐが共通化されている。つまり、本実施形態では、１６０個の単位制御回路Ｐ１〜Ｐ１６０を備える。
具体的には、（２ｑ−１）行目と（２ｑ＋１）行目に対応する単位制御回路Ｐが共通化されると共に、（２ｑ）行目と（２ｑ＋２）行目に対応する単位制御回路Ｐが共通化された構成となっている。なお、ｑは、１≦ｑ≦１６０の整数である。

図７は、共通電極駆動回路４０の一部の具体的構成を示す図である。この図７では、単位制御回路Ｐ１〜Ｐ４について示している。
図６からも分かるように、単位制御回路Ｐ１は、ラッチ回路Ｑ１と選択回路Ｒ１とで構成され、単位制御回路Ｐ２は、ラッチ回路Ｑ２と選択回路Ｒ２とで構成されている。また、単位制御回路Ｐ３は、ラッチ回路Ｑ３と選択回路Ｒ３とで構成され、単位制御回路Ｐ４は、ラッチ回路Ｑ４と選択回路Ｒ４とで構成されている。
そして、選択回路Ｒ１の出力信号を、コモン信号Ｚ１及びＺ３として１行目及び３行目の共通電極１０８に供給し、選択回路Ｒ２の出力信号を、コモン信号Ｚ２及びＺ４として２行目及び４行目の共通電極１０８に供給する。また、選択回路Ｒ３の出力信号を、コモン信号Ｚ５及びＺ７（図示せず）として５行目及び７行目の共通電極１０８に供給し、選択回路Ｒ４の出力信号を、コモン信号Ｚ６及びＺ８（図示せず）として６行目及び８行目の共通電極１０８に供給する。

このように、同一電位のコモン信号Ｚが供給される共通電極１０８に対応する単位制御回路Ｐが共通化されている。
ラッチ回路Ｑ（２ｑ−１）は、ノードＮ１の電位をラッチ部の出力信号とし、これを、インバータ４５を介してインバータ４３に入力した構成であることを除いては、図２に示すラッチ回路Ｑと同様の構成を有する。
また、ラッチ回路Ｑ（２ｑ）は、ノードＮ１の電位をラッチ部の出力信号とし、これを、インバータ４５を介してインバータ４３に入力すると共に、トランジスタＴｒ１のゲートに極性反転信号ＸＰＯＬを印加し、トランジスタＴｒ２のゲートに極性信号ＰＯＬを印加した構成であることを除いては、図２に示すラッチ回路Ｑと同様の構成を有する。
なお、選択回路Ｒの構成は図２に示す選択回路Ｒと同様である。

次に、第２の実施形態における共通電極駆動回路４０の動作について説明する。
図８は、共通電極駆動回路４０の動作を示すタイミングチャートである。ここでは、スキャン方向が正スキャン（図７の左→右）である場合について説明する。
今、極性信号ＰＯＬ＝Ｈレベル、極性反転信号ＸＰＯＬ＝Ｌレベルであるとすると、ラッチ回路Ｑ（２ｑ−１）のトランジスタＴｒ１がオン状態、トランジスタＴｒ２がオフ状態となり、ラッチ回路Ｑ（２ｑ）のトランジスタＴｒ１がオフ状態、トランジスタＴｒ２がオン状態となっている。

この状態で、時刻ｔ２１で走査信号Ｙ１がＨレベルとなると、ラッチ回路Ｑ１のトランジスタＴｒ３がオン状態となって、ノードＮ１の電位がＬレベル、ノードＮ２の電位がＨレベルとなるため、ラッチ回路Ｑ１からはＬレベルとなる出力信号が出力される。すると、選択回路Ｒ１のトランジスタＴｒ６がオン状態、トランジスタＴｒ７がオフ状態となる。そのため、選択回路Ｒ１からコモン信号Ｚ１及びＺ３として電圧ＶＣＯＭＬが供給される。
また、この時刻ｔ２１では、ラッチ回路Ｑ２のトランジスタＴｒ３もオン状態となり、ラッチ回路Ｑ２からはＨレベルとなる出力信号が出力される。すると、選択回路Ｒ２のトランジスタＴｒ６がオフ状態、トランジスタＴｒ７がオン状態となる。そのため、選択回路Ｒ２からコモン信号Ｚ２及びＺ４として電圧ＶＣＯＭＨが供給される。

このように、時刻ｔ２１で、１行目〜４行目の共通電極１０８の電位が同時に反転する。
その後、時刻ｔ２２で走査信号Ｙ４がＨレベルとなると、ラッチ回路Ｑ３のトランジスタＴｒ３がオン状態となって、ラッチ回路Ｑ３からＬレベルとなる出力信号が出力される。これにより、選択回路Ｒ３からコモン信号Ｚ５及びＺ７として電圧ＶＣＯＭＬが供給され、この時刻ｔ２２で、５行目および７行目の共通電極１０８の電位が同時に反転する。
また、時刻ｔ２３で走査信号Ｙ５がＨレベルとなると、ラッチ回路Ｑ４のトランジスタＴｒ３がオン状態となって、ラッチ回路Ｑ４からＨレベルとなる出力信号が出力される。これにより、選択回路Ｒ４からコモン信号Ｚ６及びＺ８として電圧ＶＣＯＭＨが供給され、この時刻ｔ２３で、６行目および８行目の共通電極１０８の電位が同時に反転する。

このように、上記第２の実施形態では、同一電位が供給される最も近接した２行の共通電極に対応する単位制御回路で、ラッチ回路及び選択回路を共通化するので、共通電極駆動回路の回路面積を従来方式と比較して半分にすることができ、より表示パネルの狭額化を図ることができる。
また、上記第２の実施形態においては、上記第１の実施形態と組み合わせた構成とすることもできる。すなわち、図７においてラッチ回路Ｑ２及びＱ４を削除し、ラッチ回路Ｑ１の出力信号を、インバータを介して選択回路Ｒ２に入力すると共に、ラッチ回路Ｑ３の出力信号を、インバータを介して選択回路Ｒ４に入力するようにすることもできる。この場合、走査信号Ｙ１がＨレベルとなるタイミングで１行目〜４行目の共通電極１０８の電位が同時に反転し、走査信号Ｙ４がＨレベルとなるタイミングで５行目〜８行目の共通電極１０８の電位が同時に反転することになる。このような構成により、より共通電極駆動回路の回路面積を削減することができる。

なお、上記各実施形態においては、２つの単位制御回路でラッチ回路を共通化したり、ラッチ回路及び選択回路を共通化したりする場合について説明したが、表示不良を生じない範囲であれば、３つ以上の単位制御回路でラッチ回路を共通化したり、ラッチ回路及び選択回路を共通化したりすることもできる。
また、上記各実施形態においては、共通電極駆動回路４０を表示領域の左右両側に配置する場合について説明したが、配線抵抗を下げる工夫がなされれば片側配置とすることもできる。
さらに、上記各実施形態においては、液晶の駆動方式としてＦＦＳ方式を採用する場合について説明したが、ＴＮ方式やＩＰＳ方式等を採用することもできる。

また、上記各実施形態においては、１水平ライン毎に正極性書込と負極性書込とを交互に行う場合について説明したが、複数の水平ライン毎に正極性書込と負極性書込とを交互に行うこともできる。
さらに、上記各実施形態の液晶表示装置は、電子機器に搭載される表示装置として用いることができる。電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話機、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。

第１の実施形態における液晶表示装置の構成を示すブロック図ある。 第１の実施形態における共通電極駆動回路の一部の具体的構成を示す図である。 図２の共通電極駆動回路の動作を示すタイミングチャートである。 一般的な共通電極駆動回路の構成を示す図である。 図４の共通電極駆動回路の動作を示すタイミングチャートである。 第２の実施形態における液晶表示装置の構成を示すブロック図ある。 第２の実施形態における共通電極駆動回路の一部の具体的構成を示す図である。 図６の共通電極駆動回路の動作を示すタイミングチャートである。

符号の説明

１０…液晶表示装置、２０…走査線駆動回路、３０…データ線駆動回路、４０…共通電極駆動回路、１００…表示領域、１０８…共通電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…画素容量、１３０…蓄積容量、Ｐ…単位制御回路、Ｑ…ラッチ回路、Ｒ…選択回路

Claims (9)

1. 複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、画像データを前記データ線に供給する駆動回路とを有する表示パネルと、を備える液晶表示装置であって、
   前記複数の画素は、液晶層を挟んで対向する一対の基板と、液晶層の液晶分子を駆動する共通電極及び画素電極と、で構成され、
   前記共通電極は複数に分割されており、
   極性信号に応じて第１電圧及び当該第１電圧よりも電位の高い第２電圧の何れか一方を前記共通電極に供給する複数の単位制御回路を有する制御回路を備え、
   前記単位制御回路は、前記複数の共通電極に対応して１つが設けられていることを特徴とする液晶表示装置。
2. 前記単位制御回路は、前記極性信号を保持するラッチ回路と、前記ラッチ回路で保持した極性信号に応じて、前記第１電圧及び前記第２電圧の何れか一方を選択的に出力する選択回路とを有し、
   前記選択回路は、前記複数の共通電極にそれぞれ対応して設けられていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記制御回路は、複数に分割されたうちの一の前記共通電極に前記第１電圧及び前記第２電圧の何れか一方の電圧が供給される期間に、他の一の前記共通電極に他方の電圧を供給することを特徴とする請求項２に記載の液晶表示装置。
4. 前記共通電極は、前記複数の走査線に対応して複数に分割され、
   前記単位制御回路は、隣接する２つの前記共通電極に対応して１つが設けられ、
   前記第１電圧を前記隣接する２つの共通電極のうちの一方に供給し、前記第２電圧を他方に供給することを特徴とする請求項２に記載の液晶表示装置。
5. 前記単位制御回路は、前記極性信号を保持するラッチ回路と、前記ラッチ回路で保持した極性信号に応じて、前記第１電圧及び前記第２電圧の何れか一方を選択的に出力する選択回路とを有し、
   前記選択回路は、前記複数の共通電極に対応して１つが設けられていることを特徴とする請求項１に記載の液晶表示装置。
6. 前記制御回路は、同一期間に同一電位の電圧を前記複数の共通電極に供給することを特徴とする請求項５に記載の液晶表示装置。
7. 前記共通電極は、前記複数の走査線に対応して複数に分割され、
   前記単位制御回路は、隣接しない２つの前記共通電極に対応して１つが設けられ、
   前記第１電圧及び前記前記第２電圧の何れか一方を前記隣接しない２つの共通電極に供給することを特徴とする請求項５に記載の液晶表示装置。
8. 前記画素電極と前記共通電極とが同一基板上に形成されていることを特徴とする請求項１〜７の何れか１項に記載の液晶表示装置。
9. 前記請求項１〜８の何れか１項に記載の液晶表示装置を備える電子機器。

Images