JP2009086170A - 電気光学装置及び電気光学装置の駆動方法並びに電子機器 - Google Patents
電気光学装置及び電気光学装置の駆動方法並びに電子機器 Download PDFInfo
- Publication number
- JP2009086170A JP2009086170A JP2007254244A JP2007254244A JP2009086170A JP 2009086170 A JP2009086170 A JP 2009086170A JP 2007254244 A JP2007254244 A JP 2007254244A JP 2007254244 A JP2007254244 A JP 2007254244A JP 2009086170 A JP2009086170 A JP 2009086170A
- Authority
- JP
- Japan
- Prior art keywords
- line
- potential
- storage capacitor
- scanning
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】各保持容量線の電位を個別に制御する駆動方式を採用する場合において、簡略化された回路構成の動作に起因する表示品質の劣化を防止する。
【解決手段】走査信号を順次供給することで各走査線を順次選択する通常表示モード時には、選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第1の電位から低圧側の第2の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第2の電位から前記第1の電位に遷移させ、走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、全ての保持容量線の電位を前記第1の電位に維持する。
【選択図】図1
【解決手段】走査信号を順次供給することで各走査線を順次選択する通常表示モード時には、選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第1の電位から低圧側の第2の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第2の電位から前記第1の電位に遷移させ、走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、全ての保持容量線の電位を前記第1の電位に維持する。
【選択図】図1
Description
本発明は、電気光学装置及び電気光学装置の駆動方法並びに電子機器に関する。
従来、一般的なアクティブマトリクス型の液晶表示装置は、複数のデータ線及び走査線と、走査線の各々に対応して設けられた保持容量線と、データ線と走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に液晶を狭持してなる液晶容量、一端が保持容量線と接続され他端が画素電極と接続された保持容量、走査線を介して供給される走査信号に応じてデータ線と画素電極との接続/非接続を切り替えるスイッチング素子(TFT:Thin Film Transistor)を有する画素とを備えている。
このような構成の液晶表示装置の駆動方法の1つとして、対向電極及び全ての保持容量線に共通のコモン電圧を供給し、このコモン電圧を走査周期(1フレーム期間/走査線総数)でスイング(低電位と高電位との間で電位を遷移させること)させ、同様に走査周期でスイングさせたデータ信号をデータ線に供給することにより、1走査線毎に画素電位(対向電極の電位を基準とした画素電極の電位)の極性を反転させるライン反転駆動方式が知られている。上記のように、コモン電圧をスイングさせる場合は、コモン電圧のスイング量を固定し、データ信号のスイング量を階調データに応じて制御することにより、階調表示を実現している。
一方、近年では、下記特許文献1に記載されているように、対向電極には直流電圧であるコモン電圧を供給すると共に、各保持容量線の電位を個別にスイングさせてデータ信号の電圧振幅を低減することにより、低消費電力化を図ることのできる容量線個別駆動方式が注目されている。
特開2002−196358号公報
ところで、従来では、LTPS(Low Temperature Poly Silicon)トランジスタを画素のスイッチング素子として用いる液晶表示装置に上記の容量線個別駆動方式を採用する場合、各保持容量線の電位を個別にスイングさせるための保持容量線駆動回路を、LTPS−CMOSトランジスタによって回路基板上に形成していた。しかしながら、LTPS−CMOSトランジスタによって保持容量線駆動回路を構成すると、回路構成が複雑となるため、消費電力が増え、額縁領域が広くなるという問題があった。
そこで、a−Si(アモルファスシリコン)トランジスタを画素のスイッチング素子として用いる液晶表示装置に容量線個別駆動方式を採用し、保持容量線駆動回路をa−Siトランジスタで構成することで回路構成を簡略化する方法が模索されていたが、いわゆる部分表示モードのように走査線を数行分しか選択せず、画素の電圧保持期間が長くなるような表示モード時には、簡略化された回路構成の動作に起因して、保持容量に蓄えられた電荷が保持容量線駆動回路を介してリークしてしまい、表示品質が劣化するという問題があった。
本発明は、このような事情に鑑みてなされたものであり、a−Siトランジスタを画素のスイッチング素子として用いる電気光学装置に、各保持容量線の電位を個別に制御する駆動方式を採用する場合において、簡略化された回路構成の動作に起因する表示品質の劣化を防止することを目的とする。
上記目的を達成するために、本発明に係る電気光学装置は、複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続/非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、前記保持容量線に印加すべき高圧側の第1の電位に維持された第1の電源線と、前記保持容量線に印加すべき低圧側の第2の電位に維持された第2の電源線と、1フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、ゲート制御信号を供給するためのゲート制御信号線と、トランジスタのゲートオン電位に維持された第3の電源線と、前記保持容量線の各々に対応して設けられると共に、ソース電極が前記第1の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第1のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第2のトランジスタと、ソース電極が前記第2の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第3のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第3のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第4のトランジスタと、ソース電極が前記第3の電源線と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第5のトランジスタと、を有する保持容量駆動回路と、を備えることを特徴とする。
このような特徴を有する電気光学装置では、走査信号を順次供給することで各走査線を順次選択する通常表示モード時において、選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第1の電位から低圧側の第2の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第2の電位から前記第1の電位に遷移させる。ここで、保持容量線の電位を第1の電位から第2の電位に遷移させる場合は、第1のトランジスタはオフ状態、第3のトランジスタはオン状態となり、保持容量線の電位を第2の電位から第1の電位に遷移させる場合は、第1のトランジスタはオン状態、第3のトランジスタはオフ状態となる。
このような通常表示モードでは、概ね60Hz程度、つまり1/60秒毎に各走査線が順次選択されるので、第1のトランジスタは、自己のゲート電極の寄生容量により、そのゲート電位が次のフレームまでハイレベルに保持されてオン状態が継続される。しかしながら、走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、非選択行の選択頻度は1/2秒に1回程度となる、つまり画素の電圧保持期間が長くなるため、本発明で用いる簡略化された回路構成の動作においては、そのゲート電極の寄生容量の電荷漏れでハイレベル電位を保持できなくなり(オフ状態となる)、保持容量線がハイインピーダンス状態となってしまう。この時、データ線の電位が変化すると、例えば、ちらつき等の表示不良が発生してしまう。また、このように電圧保持期間が長くなると、漏れ電流により保持容量線の電位が変化し、焼き付き等が発生する。このような問題は、第1トランジスタのゲート電極に大きな容量を負荷することにより回避可能であるが、保持容量線駆動回路の占有領域が大きくなってしまい、額縁領域が広くなってしまうという問題がある。
そこで、部分表示モード時では、ゲート制御信号線にオン電位を有するゲート制御信号を供給することにより、全ての保持容量線駆動回路において、第5のトランジスタがオン状態となり、第3の電源線と第1のトランジスタのゲート電極とが接続され、第1のトランジスタもオン状態となる。つまり、全ての保持容量線は、第1の電源線と接続され、高圧側の第1の電位に維持される。これにより、部分表示モード時において、保持容量線の電位変化を抑制することができ、焼き付きの発生を防止することができる。また、この期間に、データ信号の振幅を変化させるように制御することにより、ちらつきを防止することができる。
また、本発明に係る電気光学装置は、複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続/非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、前記保持容量線に印加すべき高圧側の第1の電位に維持された第1の電源線と、前記保持容量線に印加すべき低圧側の第2の電位に維持された第2の電源線と、1フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、ゲート制御信号を供給するためのゲート制御信号線と、トランジスタのゲートオン電位に維持された第3の電源線と、走査方向を規定する走査方向信号を供給するための走査方向信号線と、前記走査方向信号の論理反転信号である反転走査方向信号を供給するための反転走査方向信号線と、前記保持容量線の各々に対応して設けられると共に、ソース電極が前記第1の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第1のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続された第2のトランジスタと、ソース電極が前記第2の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第3のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第3のトランジスタのゲート電極と接続された第4のトランジスタと、ソース電極が前記第3の電源線と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第5のトランジスタと、ソース電極が次行の走査線と接続され、ドレイン電極が前記第2及び第4のトランジスタのゲート電極と接続され、ゲート電極が前記走査方向信号線と接続された第6のトランジスタと、ソース電極が前行の走査線と接続され、ドレイン電極が前記第2及び第4のトランジスタのゲート電極と接続され、ゲート電極が前記反転走査方向信号線と接続された第7のトランジスタと、を有する保持容量駆動回路と、を備えることを特徴とする。
このような特徴を有する電気光学装置によると、上述した電気光学装置と同様に、本発明で用いる簡略化された回路構成の動作に起因する表示品質の劣化を防止することができると共に、走査方向信号の論理レベルを制御することにより、走査方向を自由に切り替えることができる。
また、本発明に係る電気光学装置において、奇数行の保持容量線の電位を検出するための奇数行容量線電位検出線と、偶数行の保持容量線の電位を検出するための偶数行容量線電位検出線と、前記奇数行容量線電位検出線の電圧波形歪みを打ち消すように、奇数行の保持容量線に対応する第1の電源線及び第2の電源線の電圧波形を補正する奇数行電圧歪補正回路と、前記偶数行容量線電位検出線の電圧波形歪みを打ち消すように、偶数行の保持容量線に対応する第1の電源線及び第2の電源線の電圧波形を補正する偶数行電圧歪補正回路と、を備え、前記保持容量駆動回路の各々は、ソース電極が当行の保持容量線と接続され、当行の保持容量線が奇数行であればドレイン電極が前記奇数行容量線電位検出線と接続され、偶数行であればドレイン電極が前記偶数行容量線電位検出線と接続され、ゲート電極が当行の走査線と接続された第8のトランジスタを有する、ことが好ましい。
これにより、各画素の電圧書き込み期間において発生する保持容量線の電圧波形歪に起因する表示ムラ等を防止することができ、より高表示品質化を図ることができる。
これにより、各画素の電圧書き込み期間において発生する保持容量線の電圧波形歪に起因する表示ムラ等を防止することができ、より高表示品質化を図ることができる。
また、本発明に係る電気光学装置において、前記奇数行電圧歪み補正回路は、前記第1の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第1の電源線の一端と接続された第1の演算増幅器と、前記第2の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第2の電源線の一端と接続された第2の演算増幅器と、前記極性信号または反転極性信号に応じて、前記奇数行容量線電位検出線を前記第1の演算増幅器の反転入力端子と接続するか、前記第2の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備え、前記偶数行電圧歪み補正回路は、前記第1の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第1の電源線の一端と接続された第1の演算増幅器と、前記第2の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第2の電源線の一端と接続された第2の演算増幅器と、前記極性信号または反転極性信号に応じて、前記偶数行容量線電位検出線を前記第1の演算増幅器の反転入力端子と接続するか、前記第2の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備えることが好ましい。
これにより、各画素の電圧書き込み期間において発生する保持容量線の電圧波形歪に起因する表示ムラ等を防止するための、奇数行電圧歪み補正回路及び偶数行電圧歪み補正回路の回路構成を簡略化することができ、低コスト化に寄与する。
これにより、各画素の電圧書き込み期間において発生する保持容量線の電圧波形歪に起因する表示ムラ等を防止するための、奇数行電圧歪み補正回路及び偶数行電圧歪み補正回路の回路構成を簡略化することができ、低コスト化に寄与する。
一方、本発明に係る電気光学装置の駆動方法は、複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続/非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置の駆動方法であって、走査信号を順次供給することで各走査線を順次選択する通常表示モード時には、選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第1の電位から低圧側の第2の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第2の電位から前記第1の電位に遷移させ、走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、全ての保持容量線の電位を前記第1の電位に維持する、ことを特徴とする。
このような特徴を有する電気光学装置の駆動方法によれば、部分表示モード時において、全ての保持容量線は高圧側の第1の電位に維持されるため、保持容量線の電位変化を抑制することができ、焼き付きの発生を防止することができる。また、この期間に、データ信号の振幅を変化させるように制御することにより、ちらつきを防止することができる。
さらに、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。
このような特徴を有する電子機器によれば、表示品質の高い電気光学装置を表示部として用いることができるため、電子機器自身の高品質化を図ることができる。
このような特徴を有する電子機器によれば、表示品質の高い電気光学装置を表示部として用いることができるため、電子機器自身の高品質化を図ることができる。
以下、本発明に係る電気光学装置及び電気光学装置の駆動方法並びに電子機器の一実施形態について図面を参照しながら説明する。
〔電気光学装置〕
(第1実施形態)
まず、本発明に係る電気光学装置の第1実施形態について説明する。なお、本発明に係る電気光学装置として、液晶を電気光学材料とする液晶表示装置を例示して説明する。図1(a)は本実施形態に係る液晶表示装置LD1について対向基板側から見た平面図であり、図1(b)は図1(a)のA−A矢視断面図である。
(第1実施形態)
まず、本発明に係る電気光学装置の第1実施形態について説明する。なお、本発明に係る電気光学装置として、液晶を電気光学材料とする液晶表示装置を例示して説明する。図1(a)は本実施形態に係る液晶表示装置LD1について対向基板側から見た平面図であり、図1(b)は図1(a)のA−A矢視断面図である。
図1(a)及び(b)に示すように、本実施形態に係る液晶表示装置LD1は、対をなす回路基板10と対向基板11とが光硬化性の封止材であるシール材12によって貼り合わされ、このシール材12によって区画された領域内に液晶13が封入、保持されている。シール材12は、基板面内の領域において閉ざされた枠状に形成されている。
対向基板11側におけるシール材12の形成領域の内側の領域には、遮光性材料からなる窓枠14が形成されている。この窓枠14で囲まれた領域が画像表示領域となる。回路基板10側におけるシール材12の外側の領域には、データ線駆動回路15及び実装端子16が回路基板10の一辺に沿って配置されており、この一辺に隣接する2辺に沿って走査線駆動回路17が配置されている。これらデータ線駆動回路15及び走査線駆動回路17は、ドライバICであり、異方性導電接着フィルムを介して後述するデータ線や走査線と電気的に接続されている。回路基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路17の間を接続するための複数の配線18が設けられている。また、対向基板11のコーナー部の少なくとも1箇所においては、回路基板10と対向基板11との間で電気的導通をとるための基板間導通材19が配設されている。
詳細は後述するが、この回路基板10上には、図中のX方向に延在するm本の走査線と、Y方向に延在するn本のデータ線と、走査線の各々に対応して設けられた保持容量線と、データ線と走査線との交差箇所に対応して設けられると共に、画素電極(図中の符号20)、一端が保持容量線と接続され他端が画素電極20と接続された保持容量、走査線を介して供給される走査信号に応じてデータ線と画素電極20との接続/非接続を切り替えるスイッチング素子(以下、画素TFTと称す)を有する画素回路とが形成されている。なお、この画素TFTは、Nチャネル型のa−Si(アモルファスシリコン)MOSトランジスタである。
各保持容量線の一端には、画素TFTと同様にa−Siトランジスタで構成された保持容量線駆動回路と、この保持容量線駆動回路に各種信号を供給する各種信号線が形成されている。一方、対向基板11にはコモン電圧Vcomを印加するための対向電極21が形成されており、これにより、画素TFT、保持容量、画素電極20と対向電極21との間に液晶13を狭持してなる液晶容量を有する画素が、m行×n列のマトリクス状に形成されることになる。
なお、液晶表示装置LD1においては、使用する液晶13の種類、すなわち、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略している。また、液晶表示装置LD1をカラー表示用として構成する場合には、対向基板11において、回路基板10の各画素電極20に対向する領域に、例えば赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
図2は、液晶表示装置LD1の回路構成図である。この図2に示すように、一端が走査線駆動回路17と接続され、X方向に延在するm本の走査線Y1〜Ymと、一端がデータ線駆動回路15と接続され、Y方向に延在するn本のデータ線X1〜Xnと、X方向に延在し、走査線Y1〜Ymの各々に対応して設けられた保持容量線CS1〜CSmとが形成されており、それぞれのデータ線と走査線との交差箇所には、画素TFT30、液晶容量CL、一端が保持容量線と接続され他端が画素電極20と接続された保持容量CHを有する画素が形成されている。例えば、走査線Y1とデータ線X1との交差箇所に対応する画素を代表的に用いて説明すると、保持容量CHの一端は保持容量線CS1と接続され、画素TFT30のゲート電極は走査線Y1と接続され、ソース電極はデータ線X1と接続され、ドレイン電極は保持容量CHの他端及び液晶容量CLを構成する画素電極20と接続されている。
走査線駆動回路17は、走査線Y1、Y2、・・・、Ymの順に、画素TFT30をオンさせるためのオン電位Vgonを有するパルス状の走査信号G1、G2、・・・、Gmを順次出力する。データ線駆動回路15は、図示しない制御回路から供給される階調データ(画素毎の明るさを規定するデータ)に応じたデータ信号(アナログ電圧信号)S1、S2、・・・、Smを、各データ線X1、X2、・・・、Xmに出力する。
各保持容量線CS1〜CSmの一端には、これら保持容量線の電位を個別に制御するための、保持容量線駆動回路CD1〜CDmが形成されている。これら保持容量線駆動回路CD1〜CDmは、高圧側の電位Vc2(第1の電位)に維持された第1の電源線40と、低圧側の電位Vc1(第2の電位)に維持された第2の電源線41と、1フレーム毎に論理レベルが反転する極性信号POLを供給するための極性信号線42と、極性信号POLの論理反転信号である反転極性信号XPOLを供給するための反転極性信号線43と、ゲート制御信号Cntgを供給するためのゲート制御信号線44と、トランジスタのオン電位Vgonに維持された第3の電源線45とに接続されている。なお、極性信号POLと反転極性信号XPOLのハイレベル電位は、トランジスタのオン電位Vgonと等しくなるように設定されている。
以下、これら保持容量線駆動回路CD1〜CDmの詳細な回路構成について、図3を参照して説明する。なお、図3では、説明の便宜上、任意の奇数行であるi行目の走査線Yiと、その前後の偶数行である走査線Yi−1及びYi+1に対応する、保持容量線CSi−1、CSi、CSi+1の一端に設けられた保持容量線駆動回路CDi−1、CDi、CDi+1を代表的に図示しており、また、データ線に関しては、任意のj列目のデータ線Xjと、j+1列目のデータ線Xj+1のみを図示している。
図3に示すように、保持容量線駆動回路CDi−1、CDi、CDi+1は、それぞれ画素TFT30と同様、Nチャネル型のa−Si(アモルファスシリコン)MOSトランジスタである第1のトランジスタT1、第2のトランジスタT2、第3のトランジスタT3、第4のトランジスタT4、第5のトランジスタT5から構成されている。ただし、これら第1のトランジスタT1〜第5のトランジスタT5の接続関係は、奇数行目の保持容量線駆動回路CDiと偶数行目の保持容量線駆動回路CDi−1、CDi+1とで異なっている。
奇数行目の保持容量線駆動回路CDiでは、第1のトランジスタT1のソース電極は第1の電源線40と接続され、ドレイン電極は保持容量線CSiと接続され、ゲート電極は第2のトランジスタT2のドレイン電極及び第5のトランジスタT5のドレイン電極と接続されている。第2のトランジスタT2のソース電極は極性信号線42と接続され、ドレイン電極は第1のトランジスタT1のゲート電極及び第5のトランジスタT5のドレイン電極と接続され、ゲート電極は次行i+1の走査線Yi+1及び第4のトランジスタT4のゲート電極と接続されている。
第3のトランジスタT3のソース電極は第2の電源線41と接続され、ドレイン電極は保持容量線CSiと接続され、ゲート電極は第4のトランジスタT4のドレイン電極と接続されている。第4のトランジスタT4のソース電極は反転極性信号線43と接続され、ドレイン電極は第3のトランジスタT3のゲート電極と接続され、ゲート電極は次行i+1の走査線Yi+1及び第2のトランジスタT2のゲート電極と接続されている。第5のトランジスタT5のソース電極は第3の電源線45と接続され、ドレイン電極は第1のトランジスタT1のゲート電極及び第2のトランジスタT2のドレイ電極と接続され、ゲート電極はゲート制御信号線44と接続されている。
一方、偶数行目の保持容量線駆動回路CDi−1において、上記の保持容量線駆動回路CDiと比べて異なる点は、第1のトランジスタT1のドレイン電極と第3のトランジスタT3のドレイン電極が保持容量線CSi−1と接続されている点、第2のトランジスタT2のゲート電極と第4のトランジスタT4のゲート電極が次行iの走査線Yiと接続されている点、第2のトランジスタT2のソース電極が反転極性信号線43と接続されている点、第4のトランジスタT4のソース電極が極性信号線42と接続されている点である。
保持容量線駆動回路CDi+1も保持容量線駆動回路CDi−1と同様である。ただし、第1のトランジスタT1のドレイン電極と第3のトランジスタT3のドレイン電極が保持容量線CSi+1と接続されている点、第2のトランジスタT2のゲート電極と第4のトランジスタT4のゲート電極が次行i+2の走査線Yi+2と接続されている点で異なる。
このように、各保持容量線駆動回路CDi−1、CDi、CDi+1は、自己の行ではなく、次行の走査線の電位に応じてオン/オフする第2のトランジスタT2及び第4のトランジスタT4を備えており、これらがオン状態になった場合、奇数行目の保持容量線駆動回路CDiでは極性信号線42が第1のトランジスタT1のゲート電極と接続されると共に、反転極性信号線43が第3のトランジスタT3のゲート電極と接続され、一方、偶数行目の保持容量線駆動回路CDi−1、CDi+1では極性信号線42が第3のトランジスタT3のゲート電極と接続されると共に、反転極性信号線43が第1のトランジスタT1のゲート電極と接続されることになる。
つまり、奇数行目の保持容量線駆動回路CDiは、極性信号POLがハイレベルの場合に保持容量線CSiを第1の電源線40と接続し(保持容量線CSiの電位をVc2にする)、反転極性信号XPOLがハイレベルの場合に保持容量線CSiを第2の電源線41と接続する(保持容量線CSiの電位をVc1にする)ものである。一方、偶数行目の保持容量線駆動回路CDi−1、CDi+1は、極性信号POLがハイレベルの場合に保持容量線CSi−1、CSi+1を第2の電源線41と接続し(保持容量線CSi−1、CSi+1の電位をVc1にする)、反転極性信号XPOLがハイレベルの場合に保持容量線CSi−1、CSi+1を第1の電源線40と接続する(保持容量線CSi−1、CSi+1の電位をVc2にする)ものである。
なお、図3では図示していないが、他の保持容量線駆動回路についても同様である。
なお、図3では図示していないが、他の保持容量線駆動回路についても同様である。
次に、上記のように構成された第1実施形態に係る液晶表示装置LD1の動作(駆動方法)について説明する。なお、以下では、説明の便宜上、図3に示す回路構成を参照しながら液晶表示装置LD1の動作について説明する。
<通常表示モード時の動作>
まず、通常表示モード時の動作について説明する。ここで、通常表示モードとは、全ての走査線に走査信号を順次供給するモードを指す。
図4は、図3に示す走査線Yi−1に供給される走査信号Gi−1と、走査線Yiに供給される走査信号Giと、走査線Yi+1に供給される走査信号Gi+1と、走査線Yi+2に供給される走査信号Gi+2と、極性信号POLと、反転極性信号XPOLと、保持容量線CSi−1の電位VCHi−1と、保持容量線CSiの電位VCHiと、保持容量線CSi+1の電位VCHi+1との時間的な対応関係を示すタイミングチャートである。
まず、通常表示モード時の動作について説明する。ここで、通常表示モードとは、全ての走査線に走査信号を順次供給するモードを指す。
図4は、図3に示す走査線Yi−1に供給される走査信号Gi−1と、走査線Yiに供給される走査信号Giと、走査線Yi+1に供給される走査信号Gi+1と、走査線Yi+2に供給される走査信号Gi+2と、極性信号POLと、反転極性信号XPOLと、保持容量線CSi−1の電位VCHi−1と、保持容量線CSiの電位VCHiと、保持容量線CSi+1の電位VCHi+1との時間的な対応関係を示すタイミングチャートである。
ここで、図4に示すように、第Nフレームが開始される前、つまり第N−1フレームの階調データに応じたデータ信号が全ての画素に書き込まれた直後の状態において、保持容量線CSi−1の電位VCHi−1はVc2に維持され、保持容量線CSiの電位VCHiはVc1に維持され、保持容量線CSi+1の電位VCHi+1はVc2に維持されており、また、極性信号POLはローレベル(トランジスタのオフ電位Vgoff)、反転極性信号XPOLはハイレベル(トランジスタのオン電位Vgon)であるものと想定する。
つまり、保持容量線駆動回路CDi−1、CDi+1の第1のトランジスタT1のゲート電極は、自己の寄生容量によりハイレベル(トランジスタのオン電位Vgon)を維持し、第3のトランジスタT3のゲート電極は、ローレベル(トランジスタのオフ電位Vgoff)を維持した状態となっており、一方、保持容量線駆動回路CDiの第1のトランジスタT1のゲート電極は、ローレベル(トランジスタのオフ電位Vgoff)を維持し、第3のトランジスタT3のゲート電極は、ハイレベル(トランジスタのオン電位Vgon)を維持した状態となっている。
このような状態で第Nフレームのデータ信号の書き込みが開始され、時刻t1にオン電位Vgonを有する走査信号Gi−1が走査線Yi−1に出力され、時刻t2にオン電位Vgonを有する走査信号Giが走査線Yiに出力され、時刻t3にオン電位Vgonを有する走査信号Gi+1が走査線Yi+1に出力され、時刻t4にオン電位Vgonを有する走査信号Gi+2が走査線Yi+2に順次出力されたものと想定する。また、第Nフレームの開始と同時に、極性信号POLはローレベルからハイレベルに遷移し、反転極性信号XPOLはハイレベルからローレベルに遷移する。
時刻t1において、走査信号Gi−1がオン電位Vgonに遷移すると、走査線Yi−1に接続された全ての画素TFT30がオン状態となる。以下、この画素TFT30がオン状態となっている期間をデータ書き込み期間と称す。このようなデータ書き込み期間において、例えば図3に示すデータ線Xjと走査線Yi−1との交差箇所に対応する画素における液晶容量CLには、データ線Xj(データ信号Sj)の電位と対向電極21のコモン電位Vcomとの電位差に応じた電荷が充電されると共に、保持容量CHには、データ線Xjの電位と保持容量線CSi−1の電位Vc2との電位差に応じた電荷が充電される。そして、走査信号Gi−1がオフ電位Vgoffに遷移してデータ書き込み期間が終了すると、走査線Yi−1に接続された全ての画素TFT30がオフ状態となり、次の第N+1フレームにおいて時刻t5に走査信号Gi−1がオン電位Vgonに遷移するまで、走査線Yi−1に接続された画素はデータ保持期間に入る。
続いて、時刻t2において、走査信号Giがオン電位Vgonに遷移すると、走査線Yiに接続された全ての画素TFT30がオン状態となる一方、保持容量線駆動回路CDi−1の第2のトランジスタT2及び第4のトランジスタT4がオン状態となる。これにより、保持容量線駆動回路CDi−1の第3のトランジスタT3のゲート電極に極性信号POLが入力され、第1のトランジスタT1のゲート電極に反転極性信号XPOLが入力されるが、極性信号POLの方がハイレベルであるため、第3のトランジスタT3がオン状態となり、保持容量線CSi−1と第2の電源線41とが接続され、保持容量線CSi−1の電位VCHi−1はVc2からVc1に遷移することになる。
つまり、走査線Yi−1に接続された画素の電位(対向電極21の電位を基準とした画素電極20の電位:以下、画素電位と称す)は、保持容量線CSi−1の電位VCHi−1の変化分ΔV(=Vc2−Vc1)に応じて低電位側にシフトすることになる。なお、このような画素電位の挙動の詳細については後述する。
また、走査線Yiのデータ書き込み期間において、例えば図3に示すデータ線Xjと走査線Yiとの交差箇所に対応する画素における液晶容量CLには、データ線Xj(データ信号Sj)の電位と対向電極21のコモン電位Vcomとの電位差に応じた電荷が充電されると共に、保持容量CHには、データ線Xjの電位と保持容量線CSiの電位Vc1との電位差に応じた電荷が充電される。そして、走査信号Giがオフ電位Vgoffに遷移してデータ書き込み期間が終了すると、走査線Yiに接続された全ての画素TFT30がオフ状態となり、次の第N+1フレームにおいて時刻t6に走査信号Giがオン電位Vgonに遷移するまで、走査線Yiに接続された画素はデータ保持期間に入る。
続いて、時刻t3において、走査信号Gi+1がオン電位Vgonに遷移すると、走査線Yi+1に接続された全ての画素TFT30がオン状態となる一方、保持容量線駆動回路CDiの第2のトランジスタT2及び第4のトランジスタT4がオン状態となる。これにより、保持容量線駆動回路CDiの第3のトランジスタT3のゲート電極に反転極性信号XPOLが入力され、第1のトランジスタT1のゲート電極に極性信号POLが入力されるが、極性信号POLの方がハイレベルであるため、第1のトランジスタT1がオン状態となり、保持容量線CSiと第1の電源線40とが接続され、保持容量線CSiの電位VCHiはVc1からVc2に遷移することになる。
つまり、走査線Yiに接続された画素の電位は、保持容量線CSiの電位VCHiの変化分ΔVに応じて高電位側にシフトすることになる。
つまり、走査線Yiに接続された画素の電位は、保持容量線CSiの電位VCHiの変化分ΔVに応じて高電位側にシフトすることになる。
また、走査線Yi+1のデータ書き込み期間において、例えば図3に示すデータ線Xjと走査線Yi+1との交差箇所に対応する画素における液晶容量CLには、データ線Xj(データ信号Sj)の電位と対向電極21のコモン電位Vcomとの電位差に応じた電荷が充電されると共に、保持容量CHには、データ線Xjの電位と保持容量線CSi+1の電位Vc2との電位差に応じた電荷が充電される。そして、走査信号Gi+1がオフ電位Vgoffに遷移してデータ書き込み期間が終了すると、走査線Yi+1に接続された全ての画素TFT30がオフ状態となり、次の第N+1フレームにおいて時刻t7に走査信号Gi+1がオン電位Vgonに遷移するまで、走査線Yi+1に接続された画素はデータ保持期間に入る。
続いて、時刻t4において、走査信号Gi+2がオン電位Vgonに遷移すると、走査線Yi+2に接続された全ての画素TFT30がオン状態となる一方、保持容量線駆動回路CDi+1の第2のトランジスタT2及び第4のトランジスタT4がオン状態となる。これにより、保持容量線駆動回路CDi+1の第3のトランジスタT3のゲート電極に極性信号POLが入力され、第1のトランジスタT1のゲート電極に反転極性信号XPOLが入力されるが、極性信号POLの方がハイレベルであるため、第3のトランジスタT3がオン状態となり、保持容量線CSi+1と第2の電源線41とが接続され、保持容量線CSi+1の電位VCHi+1はVc2からVc1に遷移することになる。
つまり、走査線Yi+1に接続された画素の電位は、保持容量線CSi+1の電位VCHi+1の変化分ΔVに応じて低電位側にシフトすることになる。
つまり、走査線Yi+1に接続された画素の電位は、保持容量線CSi+1の電位VCHi+1の変化分ΔVに応じて低電位側にシフトすることになる。
また、走査線Yi+2のデータ書き込み期間が終了すると、次の第N+1フレームにおいて時刻t8に走査信号Gi+2がオン電位Vgonに遷移するまで、走査線Yi+2に接続された画素はデータ保持期間に入る。
ここで、画素電位の挙動について、図5を参照して詳細に説明する。なお、図5では、説明の便宜上、データ線Xjと走査線Yiとの交差箇所に対応する画素Pjiに関する画素電位の挙動を代表的に図示している。また、保持容量線CSiの低圧側の電位Vc1と対向電極21のコモン電位Vcomとは、実際には異なる値であるが、ここでは説明簡略化のために、互いに等しいものとして扱う。また、第Nフレームが開始される前、つまり第N−1フレームにおいて、画素Pijの画素電位Vpは、コモン電位Vcomに対して負極性側の電位に保持されているものとする。
まず、時刻t2において、走査信号Giがオン電位Vgonに遷移すると、画素Pjiの画素TFT30がオン状態となり、画素Pjiの液晶容量CLと保持容量CHには、データ信号Sjの電位に応じた電荷が充電される。ここで、前回の第N−1フレームにおいて、画素Pjiの画素電位Vpは負極性であったので、今回の第Nフレームでは、画素電位Vpを正極性側に反転させるための電位VSHを有するデータ信号Sjが供給される。なお、液晶容量CLと保持容量CHに充電された書き込み電圧をV0とする。
そして、走査信号Giがオフ電位Vgoffに遷移してデータ書き込み期間が終了し、時刻t3に走査信号Gi+1がオン電位Vgonに遷移すると、保持容量CSiの電位VCHiは、低電位Vc1から高電位Vc2に遷移する。これにより、保持容量CHにおける充電電圧が、保持容量線CSiの電位VCHiの変化分ΔV(=Vc2−Vc1)だけ高電位側にシフトする。ここで、保持容量CHと液晶容量CLは接続されているので、保持容量CHから液晶容量CLへ電荷が受け渡される。そして、保持容量CHと液晶容量CLとの電位差がなくなると電荷の受け渡しが終了するので、第Nフレームにおける液晶容量CLと保持容量CHの充電電圧は最終的に電圧V1になる。この充電電圧V1は、データ保持期間において液晶容量CLに保持され続けることになるので、液晶容量CLには、実質的に、画素TFT30のオン時(データ書き込み期間)から充電電圧V1が保持されたものとみなすことができる。
ここで、充電電圧V1は、保持容量CHの容量値をCstg、液晶容量CLの容量値をClcとすると、下記(1)式のように表すことができる。
V1=V0+ΔV・{Cstg/(Cstg+Clc)} ・・・・(1)
V1=V0+ΔV・{Cstg/(Cstg+Clc)} ・・・・(1)
また、保持容量Cstgが液晶容量Clcよりも十分に大きい場合、上記(1)式は下記(2)のように近似することができる。
V1=V0+ΔV ・・・・(2)
V1=V0+ΔV ・・・・(2)
すなわち、第Nフレームにおける液晶容量CLの最終的な充電電圧V1(つまり画素電位Vp)は、データ書き込み期間における書き込み電圧V0から、保持容量線CSiの電位VCHiの変化分ΔV(=Vc2−Vc1)だけ高電位側にシフトしたものとして簡略化される。
以上、第Nフレームにおいて、画素電位Vpを正極性側に反転させる場合を説明したが、以下では、次の第N+1フレームにおいて、画素電位Vpを負極性側に反転させる場合について説明する。第N+1フレームの時刻t6に走査信号Giがオン電位Vgonに遷移すると、画素Pjiの画素TFT30がオン状態となり、画素Pjiの液晶容量CLと保持容量CHには、データ信号Sjの電位に応じた電荷が充電される。ここで、前回の第Nフレームにおいて、画素Pjiの画素電位Vpは正極性であったので、今回の第N+1フレームでは、画素電位Vpを負極性側に反転させるための電位VSLを有するデータ信号Sjが供給される。ここで、液晶容量CLと保持容量CHに充電された書き込み電圧をV0(ただし、コモン電位Vcomに対して負極性側の電位)とする。
そして、走査信号Giがオフ電位Vgoffに遷移してデータ書き込み期間が終了し、時刻t7に走査信号Gi+1がオン電位Vgonに遷移すると、保持容量CSiの電位VCHiは、高電位Vc2から低電位Vc2に遷移する。これにより、保持容量CHにおける充電電圧が、保持容量線CSiの電位VCHiの変化分ΔVだけ低電位側にシフトする。ここで、保持容量CHと液晶容量CLとの電位差がなくなるまで電荷の受け渡し行われ、第N+1フレームにおける液晶容量CLと保持容量CHの充電電圧は最終的に電圧V1(ただし、コモン電位Vcomに対して負極性側の電位)になる。このように、第N+1フレームにおける液晶容量CLの最終的な充電電圧V1(つまり画素電位Vp)は、データ書き込み期間における書き込み電圧V0から、保持容量線CSiの電位VCHiの変化分ΔVだけ低電位側にシフトしたものとして簡略化される。
以上、走査線Yiに接続された画素Pji注目して画素電位Vpの挙動について説明したが、その前後の走査線Yi−1及びYi+1に接続された画素では、走査線Yiとは逆の挙動となる。すなわち、これら走査線Yi−1及びYi+1に接続された画素の画素電位Vpは、第N−1フレームではコモン電位Vcomに対して正極性側の電位に保持されており、第Nフレームでは負極性側の電位に反転され、第N+1フレームでは再び正極性側に反転されることになる。
このように、通常表示モード時には、各保持容量線CS1〜CSmの電位を個別に制御して、画素電位Vpを高電位側または低電位側にシフトさせることにより、データ信号の電圧振幅を小さくすることができ、低消費電力化を図ることができる。
<部分表示モード時の動作>
次に、部分表示モード時の動作について説明する。上述した通常表示モードでは、概ね60Hz程度、つまり1/60秒毎に各走査線が順次選択されるので、第1のトランジスタT1は、自己のゲート電極の寄生容量により、そのゲート電位が次のフレームまでハイレベルに保持されてオン状態が継続される。しかしながら、走査線を数行分しか選択しない、いわゆる部分表示モードの場合には、非選択行の選択頻度は1/2秒に1回程度となる、つまりデータ保持期間が長くなるため、本発明で用いる簡略化された回路構成においては第1のトランジスタT1は、そのゲート電極の寄生容量の電荷漏れでハイレベル電位を保持できなくなり(オフ状態となる)、保持容量線がハイインピーダンス状態となってしまう。この時、データ線の電位が変化すると、例えば、ちらつき等の表示不良が発生してしまう。また、このようにデータ保持期間が長くなると、漏れ電流により保持容量線の電位が変化し、焼き付き等が発生する。このような問題は、第1トランジスタT1のゲート電極に大きな容量を負荷することにより回避可能であるが、保持容量線駆動回路の占有領域が大きくなってしまい、額縁領域が広くなってしまうという問題がある。
次に、部分表示モード時の動作について説明する。上述した通常表示モードでは、概ね60Hz程度、つまり1/60秒毎に各走査線が順次選択されるので、第1のトランジスタT1は、自己のゲート電極の寄生容量により、そのゲート電位が次のフレームまでハイレベルに保持されてオン状態が継続される。しかしながら、走査線を数行分しか選択しない、いわゆる部分表示モードの場合には、非選択行の選択頻度は1/2秒に1回程度となる、つまりデータ保持期間が長くなるため、本発明で用いる簡略化された回路構成においては第1のトランジスタT1は、そのゲート電極の寄生容量の電荷漏れでハイレベル電位を保持できなくなり(オフ状態となる)、保持容量線がハイインピーダンス状態となってしまう。この時、データ線の電位が変化すると、例えば、ちらつき等の表示不良が発生してしまう。また、このようにデータ保持期間が長くなると、漏れ電流により保持容量線の電位が変化し、焼き付き等が発生する。このような問題は、第1トランジスタT1のゲート電極に大きな容量を負荷することにより回避可能であるが、保持容量線駆動回路の占有領域が大きくなってしまい、額縁領域が広くなってしまうという問題がある。
そこで、本実施形態に係る液晶表示装置LD1では、部分表示モード時において、いずれの走査線も選択されていない期間に、ゲート制御信号線44に、オン電位Vgonを有するゲート制御信号Cntgを供給する。これにより、全ての保持容量線駆動回路CD1〜CDmにおいて、第5のトランジスタT5がオン状態となり、第3の電源線45と第1のトランジスタT1のゲート電極とが接続され、第1のトランジスタT1もオン状態となる。つまり、全ての保持容量線CS1〜CSmは、第1の電源線40と接続され、高電位Vc2に維持される。これにより、部分表示モード時において、保持容量線の電位変化を抑制することができ、焼き付きの発生を防止することができる。また、この期間に、データ信号の振幅を変化させるように制御することにより、ちらつきを防止することができる。
以上のように、本実施形態に係る液晶表示装置LD1によると、本発明で用いる簡略化された回路構成を用いて保持容量線駆動回路を構成した場合に、データ保持期間が長い表示モード時に発生する表示品質の劣化を防止することが可能である。
(第2実施形態)
次に、第2実施形態に係る液晶表示装置について説明する。図6に、第2実施形態に係る液晶表示装置LD2の回路構成図を示す。この図6において、第1実施形態の液晶表示装置LD1と同様の構成要素には同一符号を付し説明を省略する。
次に、第2実施形態に係る液晶表示装置について説明する。図6に、第2実施形態に係る液晶表示装置LD2の回路構成図を示す。この図6において、第1実施形態の液晶表示装置LD1と同様の構成要素には同一符号を付し説明を省略する。
図6に示すように、第2実施形態に係る液晶表示装置LD2が第1実施形態と異なる点は、走査方向を規定する走査方向信号DIRを供給するための走査方向信号線50と、走査方向信号DIRの論理反転信号である反転走査方向信号XDIRを供給するための反転走査方向信号線51とを設け、各保持容量線駆動回路CD1〜CDmに、第6のトランジスタT6及び第7のトランジスタT7を新たに設けた点である。
ここで走査方向信号DIRは、走査方向を走査線Y1→Ymとする場合(走査信号をG1、G2、・・・、Gmの順に供給する場合)は、ハイレベル(トランジスタのオン電位Vgon)に維持され、走査方向を走査線Ym→Y1とする場合(走査信号をGm、Gm−1、・・・、G1の順に供給する場合)は、ローレベル(トランジスタのオフ電位Vgoff)に維持されるものである。
保持容量線駆動回路CDiを代表的に用いて説明すると、第6のトランジスタT6のソース電極は次行i+1の走査線Yi+1と接続され、ドレイン電極は第2のトランジスタT6のゲート電極と接続され、ゲート電極は走査方向信号線50と接続されている。第7のトランジスタT7のソース電極は前行i−1の走査線Yi−1と接続され、ドレイン電極は第4のトランジスタT4のゲート電極と接続され、ゲート電極は反転走査方向信号線51と接続されている。他の保持容量線駆動回路の回路構成についても同様である。
次に、このように構成された第2実施形態に係る液晶表示装置LD2の動作について説明する。
まず、走査方向を走査線Y1→Ymとする場合は、走査方向信号DIRをハイレベルに維持する(反転走査方向信号XDIRはローレベルとなる)。この場合、全ての保持容量線駆動回路CD1〜CDmにおいて、第6のトランジスタT6はオン状態、第7のトランジスタT7はオフ状態となり、第2のトランジスタT2及び第4のトランジスタT4のゲート電極は、走査方向に対して次行の走査線と電気的に接続されることになる。例えば、i行目の保持容量線駆動回路CDiでは、第2のトランジスタT2及び第4のトランジスタT4のゲート電極は走査線Yi+1と電気的に接続される。
まず、走査方向を走査線Y1→Ymとする場合は、走査方向信号DIRをハイレベルに維持する(反転走査方向信号XDIRはローレベルとなる)。この場合、全ての保持容量線駆動回路CD1〜CDmにおいて、第6のトランジスタT6はオン状態、第7のトランジスタT7はオフ状態となり、第2のトランジスタT2及び第4のトランジスタT4のゲート電極は、走査方向に対して次行の走査線と電気的に接続されることになる。例えば、i行目の保持容量線駆動回路CDiでは、第2のトランジスタT2及び第4のトランジスタT4のゲート電極は走査線Yi+1と電気的に接続される。
つまり、第1実施形態と等価的な回路構成となり、走査信号をG1、G2、・・・、Gmの順に供給する場合に問題なく対応することができる。なお、通常表示モード時及び部分表示モード時の動作については、第1実施形態と同様なので説明を省略する。
一方、走査方向を走査線Ym→Y1とする場合は、走査方向信号DIRをローレベルに維持する(反転走査方向信号XDIRはハイレベルとなる)。この場合、全ての保持容量線駆動回路CD1〜CDmにおいて、第6のトランジスタT6はオフ状態、第7のトランジスタT7はオン状態となり、第2のトランジスタT2及び第4のトランジスタT4のゲート電極は、走査方向に対して次行の走査線と電気的に接続されることになる。例えば、i行目の保持容量線駆動回路CDiでは、第2のトランジスタT2及び第4のトランジスタT4のゲート電極は走査線Yi−1と電気的に接続される。
つまり、この場合、第1実施形態とは逆の走査方向、すなわち走査信号をGm、Gm−1、・・・、G1の順に供給する場合に問題なく対応することができる。
つまり、この場合、第1実施形態とは逆の走査方向、すなわち走査信号をGm、Gm−1、・・・、G1の順に供給する場合に問題なく対応することができる。
以上のように、第2実施形態に係る液晶表示装置LD2では、走査方向信号DIRの論理レベルを制御することによって、走査方向の切り替えを自由に行うことができる。
(第3実施形態)
次に、第3実施形態に係る液晶表示装置について説明する。図7に、第3実施形態に係る液晶表示装置LD3の回路構成図を示す。この図7において、第1実施形態の液晶表示装置LD1と同様の構成要素には同一符号を付し説明を省略する。
次に、第3実施形態に係る液晶表示装置について説明する。図7に、第3実施形態に係る液晶表示装置LD3の回路構成図を示す。この図7において、第1実施形態の液晶表示装置LD1と同様の構成要素には同一符号を付し説明を省略する。
図7に示すように、第3実施形態に係る液晶表示装置LD3が第1実施形態と異なる点は、奇数行容量線電位検出線60と、偶数行容量線電位検出線61と、奇数行電圧歪補正回路70と、偶数行電圧補正回路80とを設け、各保持容量線駆動回路CD1〜CDmに、第8のトランジスタT8を新たに設けた点である。
奇数行に関して、保持容量線駆動回路CDiを代表的に用いて説明すると、第8のトランジスタT8のソース電極は保持容量線CSiと接続され、ドレイン電極は奇数行容量線電位検出線60と接続され、ゲート電極は走査線Yiと接続されている。
奇数行電圧歪補正回路70は、アナログスイッチ回路70a、第1の演算増幅器70b、第2の演算増幅器70cを備えている。アナログスイッチ回路70aは、極性信号POLがローレベルの場合に、奇数行容量線電位検出線60と第1の演算増幅器70bの反転入力端子とを電気的に接続し、極性信号POLがハイレベルの場合に、奇数行容量線電位検出線60と第2の演算増幅器70cの反転入力端子とを電気的に接続する。
第1の演算増幅器70bの非反転入力端子は高電位Vc2が供給され、反転入力端子はアナログスイッチ回路70aと接続され、出力端子は奇数行の保持容量線に対応する第1の電源線40と接続されている。第2の演算増幅器70cの非反転入力端子は低電位Vc1が供給され、反転入力端子はアナログスイッチ回路70aと接続され、出力端子は奇数行の保持容量線に対応する第2の電源線41と接続されている。
一方、偶数行に関して、保持容量線駆動回路CDi−1を代表的に用いて説明すると、第8のトランジスタT8のソース電極は保持容量線CSi−1と接続され、ドレイン電極は偶数行容量線電位検出線61と接続され、ゲート電極は走査線Yi−1と接続されている。
偶数行電圧歪補正回路80は、アナログスイッチ回路80a、第1の演算増幅器80b、第2の演算増幅器80cを備えている。アナログスイッチ回路80aは、極性信号POLがハイレベルの場合に、偶数行容量線電位検出線61と第1の演算増幅器80bの反転入力端子とを電気的に接続し、極性信号POLがローレベルの場合に、偶数行容量線電位検出線61と第2の演算増幅器80cの反転入力端子とを電気的に接続する。
第1の演算増幅器80bの非反転入力端子は高電位Vc2が供給され、反転入力端子はアナログスイッチ回路80aと接続され、出力端子は偶数行の保持容量線に対応する第1の電源線40と接続されている。第2の演算増幅器80cの非反転入力端子は低電位Vc1が供給され、反転入力端子はアナログスイッチ回路80aと接続され、出力端子は偶数行の保持容量線に対応する第2の電源線41と接続されている。
次に、このように構成された第3実施形態に係る液晶表示装置LD3の動作について説明する。なお、第3実施形態に係る液晶表示装置LD3の基本的な動作は、第1実施形態と同様であるので、以下では、図4を参照して第3実施形態に係る液晶表示装置LD3の特徴的な動作について説明する。
図4に示すように、まず、時刻t1において、走査信号Gi−1がオン電位Vgonに遷移すると、走査線Yi−1に接続された全ての画素TFT30がオン状態となり、例えばデータ線Xjと走査線Yi−1との交差箇所に対応する画素における液晶容量CLには、データ線Xj(データ信号Sj)の電位と対向電極21のコモン電位Vcomとの電位差に応じた電荷が充電されると共に、保持容量CHには、データ線Xjの電位と保持容量線CSi−1の電位Vc2との電位差に応じた電荷が充電される。
この時、保持容量線駆動回路CDi−1の第8のトランジスタT8はオン状態となるので、保持容量線CSi−1と偶数行容量線電位検出線61とは電気的に接続される。一方、偶数行電圧歪補正回路80のアナログスイッチ回路80aにはハイレベルの極性信号POLが入力されているため、偶数行容量線電位検出線61と第1の演算増幅器80bの反転入力端子とが電気的に接続される。つまり、保持容量線CSi−1と第1の演算増幅器80bの反転入力端子とが電気的に接続されることになる。
ここで、図7に示すように、偶数行容量線電位検出線61の電位、つまり保持容量線CSi−1の電位Vc2に波形歪が生じた場合、第1の演算増幅器80bの出力端子からはその波形歪を打ち消すような電圧波形を有するVc2が第1の電源線40に供給されることになる。つまり、走査線Yi−1に接続された画素のデータ書き込み期間において、保持容量線CSi−1の電位Vc2に波形歪が生じた場合であっても、その波形歪は偶数行電圧歪補正回路80によって元の波形に補正されるため、所望の充電電圧を得ることができ、表示ムラ等の発生を防止することができる。
一方、時刻t2において、走査信号Giがオン電位Vgonに遷移すると、走査線Yiに接続された全ての画素TFT30がオン状態となり、例えばデータ線Xjと走査線Yiとの交差箇所に対応する画素における液晶容量CLには、データ線Xj(データ信号Sj)の電位と対向電極21のコモン電位Vcomとの電位差に応じた電荷が充電されると共に、保持容量CHには、データ線Xjの電位と保持容量線CSiの電位Vc1との電位差に応じた電荷が充電される。
この時、保持容量線駆動回路CDiの第8のトランジスタT8はオン状態となるので、保持容量線CSiと奇数行容量線電位検出線60とは電気的に接続される。一方、奇数行電圧歪補正回路70のアナログスイッチ回路70aにはハイレベルの極性信号POLが入力されているため、奇数行容量線電位検出線60と第2の演算増幅器70cの反転入力端子とが電気的に接続される。つまり、保持容量線CSiと第2の演算増幅器70cの反転入力端子とが電気的に接続されることになる。
ここで、奇数行容量線電位検出線60の電位、つまり保持容量線CSiの電位Vc1に波形歪が生じた場合、第2の演算増幅器70cの出力端子からはその波形歪を打ち消すような電圧波形を有するVc1が第2の電源線41に供給されることになる。つまり、走査線Yiに接続された画素のデータ書き込み期間において、保持容量線CSiの電位Vc1に波形歪が生じた場合であっても、その波形歪は奇数行電圧歪補正回路70によって元の波形に補正されるため、所望の充電電圧を得ることができ、表示ムラ等の発生を防止することができる。
以上のように、第3実施形態に係る液晶表示装置LD3によると、データ書き込み期間において発生する保持容量線の電圧歪に起因する表示ムラ等を防止することができると共に、第1実施形態と同様に、データ保持期間が長い表示モード時に発生する表示品質の劣化を防止することができる。
(第4実施形態)
次に、第4実施形態に係る液晶表示装置について説明する。図8に示すように、第4実施形態に係る液晶表示装置LD4は、第2実施形態の液晶表示装置LD2に、第3実施形態で説明した奇数行容量線電位検出線60と、偶数行容量線電位検出線61と、奇数行電圧歪補正回路70と、偶数行電圧補正回路80とを設け、各保持容量線駆動回路CD1〜CDmに、第8のトランジスタT8を新たに設けたものである。
次に、第4実施形態に係る液晶表示装置について説明する。図8に示すように、第4実施形態に係る液晶表示装置LD4は、第2実施形態の液晶表示装置LD2に、第3実施形態で説明した奇数行容量線電位検出線60と、偶数行容量線電位検出線61と、奇数行電圧歪補正回路70と、偶数行電圧補正回路80とを設け、各保持容量線駆動回路CD1〜CDmに、第8のトランジスタT8を新たに設けたものである。
従って、詳細な説明は省略するが、第4実施形態に係る液晶表示装置LD4は、第2実施形態の液晶表示装置LD2と第3実施形態の液晶表示装置LD3との両方の利点を備えるものである。
以上、本発明に係る電気光学装置の一実施形態について液晶表示装置を例示して説明したが、本発明はこれに限定されず、他の電気光学材料を用いるもの、例えば有機EL表示装置やPDP(プラズマフィスプレイ)等に適用しても良い。
また、上記実施形態では、奇数行の保持容量線駆動回路において、第1のトランジスタT1のゲート電極に極性信号POLを供給し、第3のトランジスタT3のゲート電極に反転極性信号XPOLを供給する一方、偶数行の保持容量線駆動回路において、第1のトランジスタT1のゲート電極に反転極性信号XPOLを供給し、第3のトランジスタT3のゲート電極に極性信号POLを供給するという構成を例示したが、その逆の構成を採用しても良い。つまり、偶数行の保持容量線駆動回路において、第1のトランジスタT1のゲート電極に極性信号POLを供給し、第3のトランジスタT3のゲート電極に反転極性信号XPOLを供給する一方、奇数行の保持容量線駆動回路において、第1のトランジスタT1のゲート電極に反転極性信号XPOLを供給し、第3のトランジスタT3のゲート電極に極性信号POLを供給しても良い。
〔電子機器〕
次に、上述した電気光学装置を備える電子機器の具体例について説明する。
図9(a)は携帯電話の一例を示した斜視図である。図9(a)において、符号100は携帯電話本体を示し、符号101は上記実施形態の液晶表示装置を備えた液晶表示部を示している。図9(b)はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図9(b)において、符号200は情報処理装置、201はキーボードなどの入力部、202は情報処理本体、203は上記実施形態の液晶表示装置を備えた液晶表示部を示している。図9(c)は腕時計型電子機器の一例を示した斜視図である。図9(c)において、符号300は腕時計本体を示し、301は上記実施形態の液晶表示装置を備えた液晶表示部を示している。なお、本実施形態の電子機器は液晶表示装置を備えるものとしたが、有機EL表示装置、PDP等、他の電気光学装置を備えても良い。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。
次に、上述した電気光学装置を備える電子機器の具体例について説明する。
図9(a)は携帯電話の一例を示した斜視図である。図9(a)において、符号100は携帯電話本体を示し、符号101は上記実施形態の液晶表示装置を備えた液晶表示部を示している。図9(b)はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図9(b)において、符号200は情報処理装置、201はキーボードなどの入力部、202は情報処理本体、203は上記実施形態の液晶表示装置を備えた液晶表示部を示している。図9(c)は腕時計型電子機器の一例を示した斜視図である。図9(c)において、符号300は腕時計本体を示し、301は上記実施形態の液晶表示装置を備えた液晶表示部を示している。なお、本実施形態の電子機器は液晶表示装置を備えるものとしたが、有機EL表示装置、PDP等、他の電気光学装置を備えても良い。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。
LD1、LD2、LD3、LD4…液晶表示装置、10…回路基板、11…対向基板、12…シール材、13…液晶、14…窓枠、15…データ線駆動回路、16…実装端子、17…走査線駆動回路、18…配線、19…基板間導通材、20…画素電極、21…対向電極、Y1〜Ym…走査線、X1〜Xn…データ線、CS1〜CSm…保持容量線、30…画素TFT、CL…液晶容量、CH…保持容量、CD1〜CDm…保持容量線駆動回路、40…第1の電源線、41…第2の電源線、42…極性信号線、43…反転極性信号線、44…ゲート制御信号線、45…第3の電源線、50…走査方向信号線、51…反転走査方向信号線、60…奇数行容量線電位監視線、61…偶数行容量線電位監視線、70…奇数行電圧歪補正回路、80…偶数行電圧補正回路、T1…第1のトランジスタ、T2…第2のトランジスタ、T3…第3のトランジスタ、T4…第4のトランジスタ、T5…第5のトランジスタ、T6…第6のトランジスタ、T7…第7のトランジスタ、T8…第8のトランジスタ
Claims (6)
- 複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続/非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、
前記保持容量線に印加すべき高圧側の第1の電位に維持された第1の電源線と、
前記保持容量線に印加すべき低圧側の第2の電位に維持された第2の電源線と、
1フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、
前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、
ゲート制御信号を供給するためのゲート制御信号線と、
トランジスタのゲートオン電位に維持された第3の電源線と、
前記保持容量線の各々に対応して設けられると共に、
ソース電極が前記第1の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第1のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第2のトランジスタと、
ソース電極が前記第2の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第3のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第3のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第4のトランジスタと、
ソース電極が前記第3の電源線と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第5のトランジスタと、を有する保持容量駆動回路と、
を備えることを特徴とする電気光学装置。 - 複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続/非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、
前記保持容量線に印加すべき高圧側の第1の電位に維持された第1の電源線と、
前記保持容量線に印加すべき低圧側の第2の電位に維持された第2の電源線と、
1フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、
前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、
ゲート制御信号を供給するためのゲート制御信号線と、
トランジスタのゲートオン電位に維持された第3の電源線と、
走査方向を規定する走査方向信号を供給するための走査方向信号線と、
前記走査方向信号の論理反転信号である反転走査方向信号を供給するための反転走査方向信号線と、
前記保持容量線の各々に対応して設けられると共に、
ソース電極が前記第1の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第1のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続された第2のトランジスタと、
ソース電極が前記第2の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第3のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第3のトランジスタのゲート電極と接続された第4のトランジスタと、
ソース電極が前記第3の電源線と接続され、ドレイン電極が前記第1のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第5のトランジスタと、
ソース電極が次行の走査線と接続され、ドレイン電極が前記第2及び第4のトランジスタのゲート電極と接続され、ゲート電極が前記走査方向信号線と接続された第6のトランジスタと、
ソース電極が前行の走査線と接続され、ドレイン電極が前記第2及び第4のトランジスタのゲート電極と接続され、ゲート電極が前記反転走査方向信号線と接続された第7のトランジスタと、を有する保持容量駆動回路と、
を備えることを特徴とする電気光学装置。 - 奇数行の保持容量線の電位を検出するための奇数行容量線電位検出線と、
偶数行の保持容量線の電位を検出するための偶数行容量線電位検出線と、
前記奇数行容量線電位検出線の電圧波形歪みを打ち消すように、奇数行の保持容量線に対応する第1の電源線及び第2の電源線の電圧波形を補正する奇数行電圧歪補正回路と、
前記偶数行容量線電位検出線の電圧波形歪みを打ち消すように、偶数行の保持容量線に対応する第1の電源線及び第2の電源線の電圧波形を補正する偶数行電圧歪補正回路と、を備え、
前記保持容量駆動回路の各々は、
ソース電極が当行の保持容量線と接続され、当行の保持容量線が奇数行であればドレイン電極が前記奇数行容量線電位検出線と接続され、偶数行であればドレイン電極が前記偶数行容量線電位検出線と接続され、ゲート電極が当行の走査線と接続された第8のトランジスタを有する、
ことを特徴とする請求項1または2に記載の電気光学装置。 - 前記奇数行電圧歪み補正回路は、
前記第1の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第1の電源線の一端と接続された第1の演算増幅器と、
前記第2の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第2の電源線の一端と接続された第2の演算増幅器と、
前記極性信号または反転極性信号に応じて、前記奇数行容量線電位検出線を前記第1の演算増幅器の反転入力端子と接続するか、前記第2の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備え、
前記偶数行電圧歪み補正回路は、
前記第1の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第1の電源線の一端と接続された第1の演算増幅器と、
前記第2の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第2の電源線の一端と接続された第2の演算増幅器と、
前記極性信号または反転極性信号に応じて、前記偶数行容量線電位検出線を前記第1の演算増幅器の反転入力端子と接続するか、前記第2の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備える、
ことを特徴とする請求項3に記載の電気光学装置。 - 複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続/非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置の駆動方法であって、
走査信号を順次供給することで各走査線を順次選択する通常表示モード時には、
選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第1の電位から低圧側の第2の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第2の電位から前記第1の電位に遷移させ、
走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、
全ての保持容量線の電位を前記第1の電位に維持する、
ことを特徴とする電気光学装置の駆動方法。 - 請求項1〜4のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254244A JP2009086170A (ja) | 2007-09-28 | 2007-09-28 | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254244A JP2009086170A (ja) | 2007-09-28 | 2007-09-28 | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009086170A true JP2009086170A (ja) | 2009-04-23 |
Family
ID=40659697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254244A Withdrawn JP2009086170A (ja) | 2007-09-28 | 2007-09-28 | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009086170A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010143501A1 (ja) * | 2009-06-09 | 2010-12-16 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
US9336736B2 (en) | 2011-08-02 | 2016-05-10 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving auxiliary capacitance lines |
CN111566722A (zh) * | 2018-01-19 | 2020-08-21 | 株式会社半导体能源研究所 | 显示装置 |
US10754207B2 (en) | 2016-03-30 | 2020-08-25 | Sharp Kabushiki Kaisha | Liquid crystal display device |
-
2007
- 2007-09-28 JP JP2007254244A patent/JP2009086170A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010143501A1 (ja) * | 2009-06-09 | 2010-12-16 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
US8698788B2 (en) | 2009-06-09 | 2014-04-15 | Sharp Kabushiki Kaisha | Display apparatus and display apparatus driving method |
US9336736B2 (en) | 2011-08-02 | 2016-05-10 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving auxiliary capacitance lines |
US10754207B2 (en) | 2016-03-30 | 2020-08-25 | Sharp Kabushiki Kaisha | Liquid crystal display device |
CN111566722A (zh) * | 2018-01-19 | 2020-08-21 | 株式会社半导体能源研究所 | 显示装置 |
US11360363B2 (en) | 2018-01-19 | 2022-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus having pixels connected to first and second wirings set to different potentials |
US11815775B2 (en) | 2018-01-19 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus having pixels connected to first and second wirings set to different potentials |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567228B1 (en) | Multi switch pixel design using column inversion data driving | |
US7808472B2 (en) | Liquid crystal display and driving method thereof | |
US8456400B2 (en) | Liquid crystal device and electronic apparatus | |
US8035634B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
US8378945B2 (en) | Liquid crystal display device | |
KR101285054B1 (ko) | 액정표시장치 | |
KR100519468B1 (ko) | 평면표시장치 | |
US20100315322A1 (en) | Liquid crystal display and driving method thereof | |
US8072409B2 (en) | LCD with common voltage driving circuits | |
KR20120061554A (ko) | 표시 장치 및 그것의 구동 방법 | |
JP4597939B2 (ja) | 液晶表示装置とその駆動方法 | |
KR101308188B1 (ko) | 액정표시장치 및 그 구동방법 | |
US20110128279A1 (en) | Device and method for driving liquid crystal display device | |
JP2011232568A (ja) | 電気光学装置及び電子機器 | |
KR101149942B1 (ko) | 액정 표시 장치 | |
US8249294B2 (en) | Driving system, electro-optic device, and electronic device | |
JP2009086170A (ja) | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 | |
KR101354356B1 (ko) | 액정표시장치 | |
JP2008233283A (ja) | 液晶表示装置およびその駆動方法 | |
JP2005250034A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
KR20120071743A (ko) | 액티브 매트릭스 표시장치 | |
JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2009086171A (ja) | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 | |
KR101243439B1 (ko) | 액정표시소자 및 그의 구동 방법 | |
JP2008158385A (ja) | 電気光学装置、その駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111212 |