JP2011232568A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2011232568A
JP2011232568A JP2010103107A JP2010103107A JP2011232568A JP 2011232568 A JP2011232568 A JP 2011232568A JP 2010103107 A JP2010103107 A JP 2010103107A JP 2010103107 A JP2010103107 A JP 2010103107A JP 2011232568 A JP2011232568 A JP 2011232568A
Authority
JP
Japan
Prior art keywords
scanning
data
line
lines
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010103107A
Other languages
English (en)
Inventor
Shinsuke Fujikawa
紳介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010103107A priority Critical patent/JP2011232568A/ja
Priority to US13/094,738 priority patent/US20110267323A1/en
Priority to CN201110108522XA priority patent/CN102237033A/zh
Publication of JP2011232568A publication Critical patent/JP2011232568A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0205Simultaneous scanning of several lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0218Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】容量線を有する電気光学装置を駆動する駆動回路にあって、画素電極へのデータ
の書き込みが終了したときの容量線を所定電位にする。
【解決手段】画素110は、走査線112が選択されたときに導通状態になる画素スイッ
チング素子と、一端が画素容量及び画素スイッチング素子に接続され、他端が容量線13
2に接続される補助容量とを含む。電気光学装置1は、n(nは2以上の整数)本の走査
線112を一組とし、一組毎に走査線112を選択する走査線駆動回路130と、選択さ
れたn本の走査線112に対応する画素110に対し、n本のデータ線114を介してデ
ータ信号を供給するデータ線駆動回路140と、選択されたn本の走査線112に対応し
て設けられたn本の容量線132に印加する電圧を、走査線112が選択されたときに第
1電圧とし、しかる後に第2電圧にシフトさせる容量線駆動回路150とを備える。
【選択図】図1

Description

本発明は、液晶などの電気光学装置において、データ線の電圧振幅を抑える技術に関す
る。
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量(液晶容
量)が設けられることにより画素が構成される。特許文献1には、画素容量に並列して補
助容量を設けるとともに、行毎に補助容量を共通接続した容量線を走査線の選択に同期さ
せて二値電圧で駆動することにより、データ信号の電圧振幅を抑える容量線駆動と呼ばれ
る技術が記載されている。特許文献1に記載の技術によれば、データ線駆動に係る電力消
費を抑えることができる。
特開2002−196358号公報
特許文献1に記載された容量線駆動を行う場合、画素電極へのデータの書き込み終了時
には、容量線が二値電圧のうちの所定電位になっている必要がある。しかしながら、容量
線は、抵抗成分や容量成分による時定数が大きく、例えば容量性カップリングを原因とし
て、容量線の電位の変動が始まってから上記所定電位に緩和するまでには或る程度の時間
を要する。例えば1フレームを複数のサブフィールドで構成する所謂サブフィールド駆動
により画素電極にデータを書き込む場合では、データの書き込み時間が短く、容量線が上
記所定電位に緩和する前に走査線の選択が終了することがある。この場合、データ書き込
み後の画素電極が意図しない電位となって表示上の不具合の原因となることがあり、容量
線駆動において好ましくない。
本発明は、このような事情に鑑みてなされたもので、その目的の一つは、容量線を有す
る電気光学装置を駆動する駆動回路にあって、画素電極へのデータの書き込みが終了した
ときの容量線を所定電位にするための技術を提供することである。
上記目的を達成するために、本発明に係る電気光学装置にあっては、複数の走査線と、
複数のデータ線と、各走査線に対応して設けられた容量線と、各走査線と、n(nは2以
上の整数)本毎に一組とした各組のデータ線との交差に対応してそれぞれ設けられ、(1
)一端が前記データ線に電気的に接続されるとともに、前記走査線が選択されたときに前
記一端と他端との間で導通状態になる画素スイッチング素子と、(2)一端が画素容量に
電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含む画素と、
n本の走査線を一組とし、当該一組毎に走査線を選択する走査線駆動回路と、選択された
n本の走査線に対応する画素に対し、一組をなすn本のデータ線を介して当該画素の階調
に応じた電圧のデータ信号を供給するデータ線駆動回路と、選択されたn本の走査線に対
応して設けられたn本の容量線に印加する電圧を、当該走査線が選択されたときに第1電
圧とし、しかる後に第2電圧にシフトさせる容量線駆動回路とを備えることを特徴とする
。本発明によれば、容量線を有する電気光学装置にあって、画素電極へのデータの書き込
みが終了したときの容量線を所定電位にすることができる。また、容量線駆動回路のスイ
ッチの能力を高くする必要もなく、スイッチに係る回路面積の縮小においても好適である
。また、走査線駆動回路が選択する走査線を切り替える回数を、1行ずつ選択する構成に
比べて少なくすることができるので、その切り替えに係る回路の小型化に寄与させること
もできる。
本発明において、前記走査線駆動回路は、一組をなすn本の走査線において一の走査線
とそれと隣りあう走査線との間に、各々、他の組の走査線が所定数挟まれるように走査線
を選択するようにしてもよい。本発明によれば、液晶分子の配向方向が不良となるいわゆ
るディスクリネーションが発生して生じる表示上の不具合を平均化し、目立たせなくする
ことが期待できる。
本発明において、前記走査線駆動回路は、互いに隣りあうn本の走査線を一組としても
よい。本発明によれば、液晶分子の配向方向が不良となる、いわゆるディスクリネーショ
ンが発生する箇所を少なくすることが期待できる。
本発明において、一組をなすn本の走査線に対応して設けられるn本の容量線は、前記
容量線駆動回路に電気的に接続される一端に対する他端が互いに電気的に接続されている
ことが好ましい。本発明によれば、いわゆる横クロストークの発生を抑えることができる
本発明において、前記データ線駆動回路をn個有し、前記データ線駆動回路は、各々、
1本の走査線に対応して設けられた各画素に順次データ信号を供給するものであり、一組
をなすn本の走査線に対応して設けられた画素に対し、走査線毎に異なるデータ線駆動回
路がデータ信号を供給するようにしてもよい。本発明によれば、構造を工夫しないで既に
製作されたデータ線駆動回路の駆動回路を本発明に適用することも可能である。
なお、本発明は、電気光学装置、電気光学装置を含む電子機器としても概念することが
可能である。
第1実施形態に係る電気光学装置の全体構成を示すブロック図 画素の等価回路及びその周辺の構成を示す図 表示制御回路が出力する各信号の時系列変化を示すタイミングチャート データ線駆動回路の構成を示す図 容量線駆動回路の構成を示す図 図2に示す構成を別の等価回路を用いて表した図 画素電極の電圧の変化の様子を示す図 画素における電位の時系列変化の様子を示すタイミングチャート 第2実施形態に係る電気光学装置の全体構成を示すブロック図 各画素の画素電極の極性を示す図 第3実施形態に係る電気光学装置の全体構成を示すブロック図 第4実施形態に係る電気光学装置の全体構成を示すブロック図 データ線駆動回路の構成を示す図 電気光学装置を用いた携帯電話を示す図
以下、本発明の実施の形態について図面を参照しつつ説明する。
[第1実施形態]
図1は、第1実施形態に係る電気光学装置の全体構成を示すブロック図である。
図1に示すように、電気光学装置1は、表示領域100を有し、その周辺に、走査線駆
動回路130と、データ線駆動回路140と、複数(ここでは、160個)の容量線駆動
回路150とが配置された周辺回路内蔵型のパネル構成である。表示制御回路20は、こ
の周辺回路内蔵型のパネルと、例えばFPC(flexible printed circuit)基板によって
接続される。
表示領域100は、複数の画素110が配列される領域である。表示領域100では、
1、2、3、…、320行の320本の走査線112が、一方向(図中行方向)に延在す
るように設けられる。また、表示領域100では、1、2、3、…、480列の480本
のデータ線114が、走査線112に直交する方向(図中縦方向)に延在するように設け
られる。各データ線114と各走査線112とは互いに電気的に絶縁を保つように設けら
れる。そして、一の走査線112と、n(ここでは、n=2)列毎に一組としたデータ線
114との交点に対応して1画素が配置されるように、320行の走査線112と480
列のデータ線114との交点に対応して、画素110が設けられる。よって、表示領域1
00においては、画素110が縦320行×横240列でマトリクス状に配列される。
さらに、1〜320行の走査線112に対応して、それぞれ容量線132が行方向に延
在して設けられる。
なお、1〜320行以外に321行の走査線112が設けられるが、この走査線112
は、画素110に対応しておらず、ダミーの走査線として機能するものである。このダミ
ー走査線は、319、320行の容量線132が接続される容量線駆動回路150の駆動
を助けるためのものであるが、その機能については後述する。
また、表示領域100では、互いに隣接するn(=2)行の走査線112を一組として
、各組の走査線112が走査線駆動回路130によって同時に選択される。具体的には、
i行(i=1〜320のうちの奇数行)の走査線112と、i+1行(i=1〜320の
うちの偶数行)の走査線112とが、表示領域100と走査線駆動回路130との間で互
いに接続される。このようなi行、及びi+1行の走査線112が同時に選択されてその
ときに供給される走査信号を、以下では走査信号「G(i,i+1)」という具合に表す。た
だし、321行の走査線112に供給される走査信号を、「G(321)」と表す。また、
走査線112に対応して設けられる容量線132においても、互いに隣接するn(=2)
行の容量線132が互いに共通する容量線駆動回路150によって駆動される。具体的に
は、i行(i=1〜320のうちの奇数行)の容量線132と、i+1行(i=1〜32
0のうちの偶数行)の容量線132とが、表示領域100と容量線駆動回路150との間
で互いに接続される。i行、及びi+1行の容量線132に供給される容量信号を、以下
では容量信号「Sc(i,i+1)」と表す。
図2は、画素110の等価回路、及びその周辺の構成を示す図である。図2は、具体的
には、j(j=1〜240)列の画素110であって、i行(奇数行)並びにi+1行(
偶数行)の画素110、これらに接続される走査線112、容量線132、及び容量線駆
動回路150を表したものである。図2に示すように、ここではi行の画素110とi+
1行の画素110とは上下対称の配置となっているが、このような上下対称の配置を必須
としているわけではない。
図2に示すように、画素110は、画素電極118とコモン電極108とで液晶105
を挟持した画素容量(ここでは、液晶素子)120を有している。ここでは、液晶105
をVA方式として、画素容量120が電圧無印加時において黒状態となるノーマリーブラ
ックモードであるとする。また、この等価回路では、画素容量120に対して並列に補助
容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に電気
的に接続され、他端が容量線132に共通接続される。
ここで、走査線112がHレベルになると、その走査線112にゲート電極が電気的に
接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。
このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧レ
ベルのデータ信号が供給されると、そのデータ信号は、オンしたTFT116を介して画
素電極118に供給される。そして、走査線112がLレベルになると、TFT116は
オフするが、画素電極に印加された電圧は、画素容量120の容量性及び補助容量125
によって保持される。
画素容量120では、画素電極118及びコモン電極108によって生じる電界に応じ
て液晶105の分子配向状態が変化する。このため、画素容量120は、反射型であれば
、印加・保持電圧に応じた反射率となる。表示領域100では、画素容量120毎に反射
率が変化するので、画素容量120が画素110に相当する。
また、奇数行であるi行の画素110は、偶数列である2j(j=1〜240)列のデ
ータ線114と接続され、偶数行であるi+1行の画素110は、奇数列である(2j−
1)列のデータ線114と接続される。つまり、j列に位置するi行の画素110と、j
列に位置するi+1行の画素110とは、互いに異なるデータ線114に接続される。こ
の構成を採っている理由は、i行の画素110と、i+1行の画素110とが走査線駆動
回路130によって同時に選択されるのに対し、各画素110にそれぞれ異なるデータ信
号を供給することを可能にするためである。この供給動作については後においても説明す
る。
また、i行の画素110の画素容量120において、TFT116に電気的に接続され
る一端に対する他端は、i行の容量線132に電気的に接続される。同様に、i+1行の
画素110の画素容量120において、TFT116に電気的に接続される一端に対する
他端は、i+1行の容量線132に電気的に接続される。そして、これらi行、及びi+
1行の容量線132は、互いに共通する容量線駆動回路150に電気的に接続される。
以上の構成の画素110を配列してなる表示領域100は、画素電極118が形成され
た素子基板とコモン電極108が形成された対向基板との一対の基板同士を、電極形成面
が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶10
5を封止した構成となっている。このため、画素容量120は、画素電極118とコモン
電極108とで誘電体の一種である液晶105を挟持したものとなり、画素電極118と
コモン電極108との電位差を保持する。
図1に戻って説明する。
表示制御回路20は、各種の制御信号を出力して電気光学装置1の各部を制御する。
表示制御回路20は、第1に、スタートパルスDy及びクロック信号Clyを走査線駆動
回路130に出力する。表示制御回路20は、第2に、データビットD1〜D4、クロック
信号Clx、転送開始パルスDX、及びラッチパルスLPを、データ線駆動回路140に出
力する。表示制御回路20は、第3に、極性指定信号Polを容量線駆動回路150に出力
する。また、表示制御回路20は、コモン電極108にコモン電圧LCcomを印加する。
図3は、表示制御回路20が出力する各信号の時系列変化を示すタイミングチャートで
ある。以下、図3を参照しつつ電気光学装置1の各部の構成及び動作を説明する。
第1に、走査線駆動回路130について説明する。
走査線駆動回路130は、表示制御回路20から供給されるスタートパルスDy及びク
ロック信号Clyに従って、図1中の上から下に向かって、2行の走査線112を一組とし
、一組毎に順次走査線112を選択する。具体的には、走査線駆動回路130は、iの値
が大きくなる方向に、一組ずつ排他的に走査線112を選択する。そして、走査線駆動回
路130は、選択したi行、及びi+1行の走査線112に対して走査信号G(i,i+1)
を供給する。走査線駆動回路130は、選択した走査線112への走査信号をHレベルに
相当する選択電圧VHとし、それ以外の走査線112への走査信号をLレベルに相当する
非選択電圧VLとする。
より詳細には、図3に示すように、走査線駆動回路130は、スタートパルスDyをデ
ューティ比が50%であるクロック信号Clyに従って順次シフトさせ、パルス幅をクロッ
ク信号Clyの半周期よりも狭めて、走査信号G(1,2)、G(3,4)、G(5,6)、G(7,8)、G(9
,10)、G(11,12)、…、G(317,318)、G(319,320)、G(321)としてそれぞれ出力するも
のである。
この実施形態で、フレーム期間とは、表示領域100を駆動することによって、画像の
1コマ分を表示させるのに要する期間をいう。フレーム期間は、垂直走査周波数が60H
zであれば、その逆数である約16.7ミリ秒である。このようなフレーム期間は、図3
に示すように、走査信号G(1,2)がHレベルになってから走査信号G(321)がLレベルにな
るまでの垂直有効走査期間Faのほか、それ以外の垂直帰線期間が含まれる。
なお、クロック信号Clyの論理レベルが一定である半周期分の期間を、水平走査期間(
H)とする。この水平走査期間(H)のうち、時間的に前方において走査信号がHレベル
となる期間を水平有効走査期間とすると、残りの期間が水平帰線期間になる。
第2に、データ線駆動回路140に関わる内容を説明する。
表示制御回路20は、画素110に指定される階調レベルに応じて、これらのオン又は
オフ駆動をサブフィールド単位で指定するために、図示せぬ上位装置から供給される各画
素の階調レベル指定した表示データをデータビットD1〜D4に変換する。表示制御回路2
0は、例えば、階調レベルと各サブフィールドのオンオフとを示すデータビットとの対応
関係を表したLUT(Look Up Table)を記憶しており、この対応関係に基づいてビット
データの変換を行う。表示制御回路20からデータ線駆動回路140に供給されるデータ
ビットD1〜D4は、それぞれ画素110の階調(濃度)を制御するためのディジタルデー
タである。すなわち、電気光学装置1にあって、画素110は、データビットD1〜D4に
従って階調の表示を行う。その際、表示制御回路20は、容量線駆動回路150に供給す
るものと同じ極性指定信号Polで指定される書込極性でデータの書き込みを行うよう、所
定の高位側電圧であるHレベル、又は所定の低位側電圧であるLレベルのデータ信号のい
ずれか一方であるデータビットD1〜D4を供給する。
ここで、極性指定信号Polは、論理レベルがHレベルであれば、水平有効期間における
書込極性を負極性に指定し、論理レベルがLレベルであれば、水平有効期間における書込
極性を正極性に指定する信号である。この実施形態では、表示制御回路20が、いわゆる
面反転方式に従って書込極性を切り替えるよう、フレーム期間毎に極性指定信号Polの論
理レベルを切り替える。書込極性については、画素容量120に対して階調に応じた電圧
を保持させる際に、コモン電極108のコモン電圧LCcomよりも画素電極118の電位
を高位側とする場合を「正極性」といい、低位側とする場合を「負極性」という。電圧に
ついては、特に説明のない限り、図示省略した電源の接地電位を電圧ゼロの基準とする。
より具体的には、表示制御回路20は、書込極性が正極性である場合、画素110をオ
ン駆動するときは、所定のコモン電圧LCcomよりも例えば2.5V高いHレベルのデー
タビットを出力し、画素110をオフ駆動するときは、コモン電圧LCcomよりも例えば
2.5V低いLレベルのデータビットを出力する。一方、表示制御回路20は、書込極性
が負極性である場合、画素110をオン駆動するときは、所定のコモン電圧LCcomより
も2.5V低くなるようにLレベルのデータビットを出力し、画素110をオフ駆動する
ときは、コモン電圧LCcomよりも例えば2.5V高いHレベルのデータビットを出力す
る。
なお、データ信号の電圧は一例であり、これ以外の電圧であってもよい。
図4は、データ線駆動回路140の構成を示す図である。ここでは、1、2行の走査線
112が選択された場合の動作を例に挙げて説明する。
データ線駆動回路140は、或る水平走査期間においてデータビットD1〜D4をデータ
線114の本数に相当する480個順次ラッチし、ラッチした480個のデータビットD
1〜D4に基づいて、次の水平走査期間において、それぞれ対応するデータ線114にデー
タ信号d(2,1)、d(1,1)、d(2,2)、d(1,2)、…、d(2,239)、d(1,239)、d(2,240)、d(1,240)
として一斉に供給する。d(x,y)という符号は、x行y列の画素に供給されるデータ信号
を意味する。このように、データ線駆動回路140は、一組をなすn(=2)行の走査線
112に対応して設けられた各画素110に順次データ信号を供給する構成である。
なお、データビットD1は、偶数行奇数列の画素110に供給されるデータ信号を規定
するデータである。データビットD2は、奇数行奇数列の画素110に供給されるデータ
信号を規定するデータである。データビットD3は、偶数行偶数列の画素110に供給さ
れるデータ信号を規定するデータである。データビットD4は、奇数行偶数列の画素11
0に供給されるデータ信号を規定するデータである。
具体的には、データ線駆動回路140は、Xシフトレジスタ141と、第1ラッチ回路
群142と、第2ラッチ回路群143とを備える。
Xシフトレジスタ141は、水平走査期間の最初に供給される転送開始パルスDXを、
クロック信号Clxの立ち上がり及び立ち下がりで順番にシフトして、ラッチ信号X1、X2
、X3、…、X480として順次排他的に供給するものである。第1ラッチ回路群142は、
データビットD1〜D4をラッチ信号X1、X2、X3、…、X480の立ち上がりにおいて順次
ラッチして、ラッチ信号L1、L2、L3、…、L480として出力する。第2ラッチ回路群1
43は、第1ラッチ回路群142によりラッチされたラッチ信号の各々をラッチパルスL
Pの立ち上がりにおいて一斉にラッチするとともに、データ線114の各々にデータ信号
を供給する。
第3に、容量線駆動回路150に関わる内容について説明する。
図3に示すように、容量線駆動回路150がi行、及びi+1行の容量線132に出力
する容量信号Sc(i,i+1)は、極性指定信号Polのサンプリング時にLレベルであれば、
二値電圧のうち低位側である電圧VSL(第1電圧)となり、極性指定信号Polのサンプリ
ング時にHレベルであれば高位側である電圧VSH(第1電圧)となる信号である。
図5は、容量線駆動回路150の構成を示す図である。
容量線駆動回路150は、極性ラッチ回路151と、スイッチ152,153とを備え
る。以下、i行、及びi+1行の容量線132に接続される容量線駆動回路150につい
て説明する。
極性ラッチ回路151は、ラッチした極性指定信号Pol、及びi+2行並びにi+3行
の走査線112の選択・非選択に応じて、容量線132を二値電圧のうち高位側の電圧V
SH、又は低位側の電圧VSLのいずれかとするものである。具体的には、極性ラッチ回路1
51は、i+2行、及びi+3行に対応する走査信号G(i+2,i+3)がLレベルからHレ
ベルになると、その立ち上がりにおいて極性指定信号Polをラッチして、スイッチ152
,153のオンオフを制御するための制御信号を出力する。極性ラッチ回路151は、極
性指定信号Polの論理レベルがLレベルである場合(つまり、正極書込が指定される場合
)、i+2行及びi+3行の走査線112が選択されてLレベルからHレベルに切り替え
られると、高位側の電圧VSH(第2電圧)が容量線132に印加されるように、スイッチ
153を導通させ、スイッチ152を非導通とする。極性ラッチ回路151は、次にi+
2行、及びi+3行の走査線112が選択されてLレベルからHレベルに切り替えられる
までは、この導通状態を保持する。一方、極性ラッチ回路151は、極性指定信号Polの
論理レベルがHレベルである場合(つまり、負極書込が指定される場合)、i+2行及び
i+3行の走査線112がLレベルからHレベルに切り替えられると、低位側の電圧VSL
(第2電圧)が容量線132に印加されるように、スイッチ152を導通させ、スイッチ
153を非導通とする。極性ラッチ回路151は、次にi+2行、及びi+3行の走査線
112が選択されてLレベルからHレベルに切り替えられるまでは、この導通状態を保持
する。
電気光学装置1の全体構成の説明は以上である。
図6は、図2に示す構成を別の等価回路を用いて表した図である。
図6に示すように、画素容量120を容量値がClcである容量性素子とみなし、補助容
量125を容量値がCstgである容量性素子とみなすことができる。そして、画素容量1
20と補助容量125との接続点Pの電位を、以下では「Vpix」と表す。
続いて、電気光学装置1の動作について説明する。
まず、1、2行の走査線112に供給される走査信号G(1,2)がHレベルになると、
1行1列〜1行240列、及び2行1列〜2行240列の画素におけるTFT116がオ
ンし、これらの画素電極118には、それぞれデータ信号d(2,1)、d(1,1)、d(2,2)、d(1,
2)、…、d(2,239)、d(1,239)、d(2,240)、d(1,240)が供給される。このため、1行1列〜
1行240列、及び2行1列〜2行240列の画素110の画素容量120には、データ
信号の電圧と、コモン電極108のコモン電圧LCcomとの電位差が印加される。ここで
、走査信号G(1,2)がHレベルになる水平有効走査期間Faにおいて、極性指定信号Pol
がLレベルであって正極性書込が指定されていれば、1、2行の容量線132の容量信号
Sc(1,2)は低位側の電圧VSLである。このため、1行1列〜1行240列、及び2行1
列〜2行240列の補助容量125には、それぞれデータ信号の電圧と電圧VSLとの電位
差が印加される。
そして、走査信号G(1,2)がLレベルに遷移すると、1行1列〜1行240列、及び
2行1列〜2行240列の画素110におけるTFT116がオフする。そして、走査信
号G(3,4)がHレベルに遷移すると、1、2行の容量線132の容量信号Sc(1,2)は
、高位側の電圧VSHにシフトさせられる。
ここでデータ信号が電圧Vjであったとすると、画素容量120と補助容量125との
接続点Pと等電位である画素電極118の電圧Vpixは、理論的には下記式(1)の関係
を満たす。なお、式(1)では説明の簡便化のために画素電極の他の寄生容量成分を省略
している。
Vpix=Vj+{Cstg/(Cstg+Clc)}・ΔV ・・・(1)
つまり、データ信号の電圧Vjよりも、i行、及びi+1行の容量線132の電圧変化
分ΔVに、画素容量120及び補助容量125の容量比{Cstg/(Cstg+Clc)}を乗
じた値だけ画素容量120に対する印加電圧が上昇する。換言すると、1,2行の容量線
132の容量信号Sc(1,2)がΔVだけ上昇すると、画素電極118の電圧Vpixは、走
査信号G(1,2)がHレベルであったときのデータ信号の電圧Vjよりも、{Cstg/(Cs
tg+Clc)}・ΔV(=ΔVpixとする)だけ上昇する。
ここで、正極性書込が指定される水平有効走査期間Faにおけるデータ信号は、画素電
極118が電圧ΔVpixだけ上昇することを見越した電圧に設定される。すなわち、上昇
した後の画素電極118の電圧がコモン電極108のコモン電圧LCcomよりも高位であ
って両者の電位差が階調に応じた値となるように設定される。これにより、画素容量12
0に各階調に応じた正極性電圧が保持される。
続いて、走査信号G(3,4)がHレベルになると、3行1列〜3行240列及び4行1列〜
4行240列の画素におけるTFT116がオンするので、これらの画素電極118には
、データ信号d(4,1)、d(3,1)、d(4,2)、d(3,2)、…、d(4,239)、d(3,239)、d(4,240)、d(
3,240)が印加され、3行1列〜3行240列及び4行1列〜4行240列の画素容量12
0には、データ信号の電圧とコモン電圧LCcomとの電位差が印加される。
極性指定信号PolがLレベルであり、正極性書込が指定される水平有効走査期間Faに
おいては、走査信号G(1,2)、G(3,4)、G(5,6)、…、G(319,320)が順番にHレベルにな
るので、3,4行、5,6行、…、317,318行、319,320行のそれぞれにつ
いて、1,2行と同様な動作が、それぞれ実行される。
一方、極性指定信号PolがHレベルであり、負極性書込が指定される場合、走査信号G
(1,2)がHレベルになる水平有効走査期間Faにおいて、1、2行の容量線132の容量
信号Sc(1,2)は高位側の電圧VSHになる。そして、走査信号G(3,4)がHレベルに遷
移すると、1,2行の容量線132の容量信号Sc(1,2)は低位側の電圧VSLになる。ここ
で、j列目についてみると、接続点Pである画素電極118の電圧Vpixは、理論的には
下記式(2)の関係を満たす。なお、式(1)と同様に説明の簡便化のために、式(2)
では画素電極の他の寄生容量成分を省略している。
Vpix=Vj−{Cstg/(Cstg+Clc)}・ΔV ・・・(2)
つまり、データ信号の電圧Vjよりも、容量線132の電圧変化分ΔVに、画素容量1
20及び補助容量125の容量比{Cstg/(Cstg+Clc)}を乗じた値だけ低下するこ
とになる。
ここで、負極性書込が指定される水平有効走査期間Faにおけるデータ信号は、画素電
極118が電圧ΔVpixだけ低下することを見越した電圧Vjに設定される。すなわち、低
下した後の画素電極118の電圧がコモン電極108のコモン電圧LCcomよりも低位で
あって両者の電位差が階調に応じた値となるように設定される。
また、極性指定信号PolがHレベルであり、負極性書込が指定される水平有効走査期間
Faにおいても、走査信号G(1,2)、G(3,4)、G(5,6)、…、G(319,320)が順番にHレベ
ルになるので、3,4行、5,6行、…、317,318行、319,320行のそれぞ
れについて、1,2行と同様な動作が、それぞれ実行される。
図7は、i行、及びi+1行の走査信号G(i,i+1)と、i行、及びi+1行の容量線1
32の容量信号Sc(i,i+1)との波形に対して、i行、及びi+1行j列の画素電極118
の電圧Vpixがどのように変化するのかを示す図である。
図7に示すように、画素電極118の電圧は、走査信号G(i,i+1)がHレベルになった
ときに、正極性書込が指定されていれば、データ信号の電圧Vp(+)となる。この後、容量
線132の容量信号Sc(i,i+1)が電圧VSLから電圧VSHに切り替えられることにより、電
圧Vpixは電圧ΔVpixだけ上昇する。一方、負極性書込が指定されていれば、データ信号
の電圧Vp(-)になり、この後、容量線132の容量信号Sc(i,i+1)が電圧VSHから電圧V
SLに切り替えられることにより、電圧VpixはΔVpixだけ低下する。
なお、この実施形態では、走査線112の選択が終了した後、容量線132の容量信号
Sc(i,i+1)が電圧VSLから電圧VSHに切り替えられるか、又は電圧VSHから電圧VSLに切
り替えられるタイミングを、次の走査線112が選択されたタイミングとしている。この
ような理由から、上述した321行の走査線112が、319、320行の走査線112
に接続される容量線駆動回路150を動作させるダミーの走査線として用いられているの
である。この切り替えのタイミングを判別するための構成はこれに限定されることなく、
走査線112の選択が終了した後にこの切り替えが行われる構成であればよい。
この構成により、画素電極118の電圧範囲が、データ信号の電圧振幅よりも拡大され
るので、逆にいえば、データ信号の電圧振幅については、画素電極118の電圧範囲より
も狭くて済むので、データ線駆動回路140を構成する素子の耐圧が小さくて済むだけで
なく、データ線114における電圧振幅も狭くなるので、データ線駆動回路140に係る
電力消費が抑えられる。
ところで、走査線112の選択が開始されてから容量線132が電圧VSHやVSLに緩和
するまでには或る程度の時間(緩和時間)を要する。そして、この緩和時間は、スイッチ
152、153のオン抵抗値、容量線の配線抵抗、各種容量線寄生容量による負荷(補助
容量Cstgが支配的と考えてよい。)が大きいほど長くなるものである。よって、この緩
和時間に対して走査線112の選択期間が短い場合にあっては、容量線132がVSHやV
SLに緩和するよりも前に、走査線112の選択が終了することがある。
図8は、画素110における電位の時系列変化の様子を示すタイミングチャートである
。実線は走査線112の電位を表し、点線は容量線132の電位を表し、一点鎖線は画素
電極118の電位Vpixを表す。図8(a)は、走査線112を1行ずつ排他的に選択し
た場合の電位の時系列変化の様子を示したものである。図8(b)は、本実施形態のよう
に、n=2行の走査線を一組として、その組単位で走査線112を選択した場合の電位の
時系列変化を示したものである。また、図8(a)、(b)のそれぞれでフレーム期間は
同じであるとする。図8において、矢印方向に時間が経過するものとする。
なお、ここでは書込極性が正極性である場合を説明するが、負極性であっても同質の現
象が起こる。よって、図8に関する以下の説明について、「VSH」を「VSL」とし、「V
SL」を「VSH」として適宜読み替えてよい。
まず、図8(a)に示すように、走査線112を1行ずつ選択する構成では、所定のフ
レーム期間に対する走査線112の選択期間の長さがTである。画素電極118への書き
込み動作により画素電極118の電位が変化し、補助容量125を介した容量性カップリ
ングにより容量線電位が変動する。そして、再び容量線132が電位VSLに緩和するまで
に選択期間が終了することがある。そして、選択期間が終了してTFT116がオフにな
ると、負荷が軽減されて直ちに容量線132が電位VSLに遷移する。この様子を図中Iに
示す。そして、選択期間が終了した後に容量線電位がVSLからVSHにシフトさせられる。
これにより、Vpixの電位は上昇するものの、図中Iの挙動によって意図した書き込み電
圧になっていないために、Vpixが所望する電位とならなくなってしまうことがある。こ
れは、走査線電極-画素電極間の寄生容量によるフィードスルー電圧とは異なり、本質的
には容量線電位の応答不足に起因するものである。このように画素電極118の電位が意
図しない電位となってしまうことを原因として表示上の不具合が生じることがあり、容量
線駆動において好ましくない。特にサブフィールド駆動のような高速駆動を実現する上で
大きな問題となる。
これに対し、本実施形態の電気光学装置1によれば、n(n=2)行の走査線112を
一組として選択する。この構成により、1行ずつ走査線112を選択する場合に比べて、
フレーム期間を維持したまま、1本の走査線112の選択期間を2T(図8(a)の場合
の2倍)にすることができる。このように複数行の走査線112を同時選択する構成とす
ることにより、図8(b)に示すように、フレーム期間を変化させないで、選択期間を充
分な長さ確保することが可能となる。よって、選択期間中に容量線132の電位がVHL又
はVSHに充分緩和し、容量線駆動回路150は、選択期間の後にVSH又はVHLにシフトさ
せることができる。これにより、容量線駆動の実現において画素電極118が意図しない
電位になることを抑制することができ、画素電極118へのデータの書き込み後の電位を
安定させることができる。
以上説明した第1実施形態によれば、容量線132を有する電気光学装置1にあって、
画素電極118へのデータの書き込みが終了したときに容量線132を所定の電位(つま
り、VHL又はVSH)にすることができる。
また、この実施形態の構成によれば、容量線駆動回路150のスイッチ152,153
の能力を高くする必要がなく、そのスイッチに係る回路面積の縮小においても好適である

また、走査線駆動回路130については複数行の走査線112を同時選択するので、垂
直走査に関するクロック周波数Clyを低くすることができるし、走査線駆動回路130が
選択する走査線112の行数は1/n(この実施形態では、1/2)に減少するので、走
査線駆動回路130が有するシフトレジスタの小型化にも寄与させることができる。
[第2実施形態]
次に、本発明の第2実施形態について説明する。
この第2実施形態の電気光学装置は、第1実施形態の電気光学装置とは、同時に選択す
る走査線112の組み合わせにおいて異なる。以下の説明において、この実施形態の電気
光学装置1aが備える構成のうち、第1実施形態の電気光学装置1が備える構成と共通す
るものは同一の符号を付して表し、それらの構成の説明及び図示を適宜省略する。
図9は、第2実施形態に係る電気光学装置1aの全体構成を示すブロック図である。
図9に示すように、この実施形態では、走査線駆動回路130が、奇数行同士或いは偶
数行同士である2行の走査線112を同時に選択する。具体的には、走査線駆動回路13
0は、i行の走査線112とi+2行の走査線112とを一組とする。そして、走査線駆
動回路130は、i行、及びi+2行の走査線112に対して共通する走査信号G(i,i+
2)を供給するものである。そして、各組の走査線112にあっては、一の走査線112
とそれに隣りあう走査線112との間に、各々、他の組の走査線112であって走査信号
G(i+1,i+3)が供給される走査線112を1行挟むことになる。
この実施形態の構成であっても、上述した第1実施形態と同等の効果を奏する。
また、この実施形態の電気光学装置1aによれば、以下のような作用を奏する。
図10は、表示領域100における各画素110の画素電極118の極性を示す図であ
る。
図10において、各矩形が1つの画素110に対応し、ここでは、説明の簡易化のため
に8×8の画素からなる表示領域を用いて説明する。そして、「+」と付したものは画素
電極118の極性が正極性であり、「−」と付したものは画素電極118の極性が負極性
であることを意味する。また、図10(a)は、第1実施形態のようにして走査線112
を同時選択とした場合の極性の変化の様子を表し、図10(b)は、第2実施形態の構成
における同変化の様子を表す。また、初期状態としてすべての画素電極118の極性が「
+」であり、これから負極性の書込極性でデータの書き込みが行われるとする。
t=t1は、1組目の走査線112に対応する画素110へのデータの書き込みが終わ
った時点を表す。図10(a)に示すように、第1実施形態の構成では、1、2行の画素
行のデータ書き込みが終了した後においては、これらの画素行の画素電極118は負極性
である。よって、2行の画素と3行の画素との極性が互いに逆となるから、これらの画素
行が隣接する領域では、画素電極118間の電位差によって横方向の電界(以下、「横電
界」という。)が発生しやすい状況にある。このような横電界を原因として、液晶分子の
配向方向が不良となる、いわゆるディスクリネーションが発生し、表示領域100の表示
品位が低下することがある。よって、横電界はなるべく発生しないことが好ましい。
一方、図10(b)に示すように、第2実施形態の構成では、1、3行の画素行のデー
タ書き込みが終了した後において、これらの画素行の画素電極118は負極性である。よ
って、1行と2行、2行と3行、及び3行と4行の画素電極118の極性が互いに逆であ
るから、ここでは3行分にわたって横電界が強くなる領域が生じる。
t=t2は、2組目のデータの書き込みが終わった時点を表す。
図10(a)に示すように、第1実施形態の構成では、3、4行の画素行のデータ書き
込みが終了した後において、4行の画素と5行の画素との極性が互いに逆であるから、こ
こでも1行分の領域で横電界が発生する。一方、図10(b)に示すように、第2実施形
態の構成では、2,4行の画素行のデータ書き込みが終了した後において、4行の画素行
と5行の画素行との極性が互いに逆であり、1行分の領域で横電界が強くなる。ここでは
、両者で横電界の発生状況が同じである。
t=t3は、3組目のデータの書き込みが終わった時点を表す。
図10(a)に示すように、第1実施形態の構成では、5、6行の画素行のデータ書き
込みが終了した後において、5行と6行との極性が互いに逆であるから、ここでも1行分
の領域で横電界が発生している。一方、図10(b)に示すように、第2実施形態の構成
では、5,7行の画素行のデータ書き込みが終了した後において、5行と6行、6行と7
行、7行と8行の画素行との極性が互いに逆であり、ここでも3行分の領域で横電界が強
くなる。
そして、t=t3は、4組目のデータの書き込み後において、全画素の画素電極118
がについて負極性となる。
このような画素電極118の極性の時系列変化に注目すると、図10(a)に示すよう
に、第1実施形態の構成では、2行と3行、4行と5行、6行と7行のいずれかに横電界
が強くなる領域が発生し、これ以降の書き込みにおいても同じ場所に横電界が発生しやす
い状態となる。つまり、横電界と発生する箇所と発生しない箇所とが固定される。一方、
第2実施形態の構成では、全画素行に満遍なく横電界が強くなる機会がある。これにより
、横電界が発生する領域を表示領域100全体に均一化できる。よって、第1実施形態の
構成に比べて、特別な工夫を施すことなく、ディスクリネーションを原因とする表示上の
不具合を目立たせなくすることが期待できる。一方で、第1実施形態の構成では、横電界
が発生する領域が少ないという利点がある。
[第3実施形態]
次に、本発明の第3実施形態について説明する。以下の説明において、この実施形態の
電気光学装置1bが備える構成のうち、第1実施形態の電気光学装置1が備える構成と共
通するものは同一の符号を付して表し、それらの構成の説明及び図示を適宜省略する。
図11は、第3実施形態に係る電気光学装置の全体構成を示すブロック図である。
この第3実施形態の電気光学装置1bは、第1実施形態の電気光学装置1とは、容量線
132に関する構成のみが異なる。具体的には、一組をなす2行の走査線112に対応す
る容量線132同士は、容量線駆動回路150に電気的に接続される一端に対する他端が
互いに電気的に接続される。
この構成によれば、1つの容量線駆動回路150によって駆動される複数の容量線13
2同士の電位差の発生が抑えられ、それぞれの容量線132の駆動が整合することになる
。その結果、いわゆる横クロストークの発生を抑えることができる。同一組に属する容量
線132同士は可能であれば容量線末端部だけでなく、隣接する各画素同士で接続しても
よく、数画素おきに接続するような構成でもよい。
これ以外にも、第3実施形態の構成によれば、上述した第1実施形態と同等の作用効果
を奏する。
[第4実施形態]
次に、本発明の第4実施形態について説明する。
以下の説明において、この実施形態の電気光学装置1cが備える構成のうち、第1実施
形態の電気光学装置1が備える構成と共通するものは同一の符号を付して表し、それらの
構成の説明及び図示を適宜省略する。
図12は、第4実施形態に係る電気光学装置1cの全体構成を示すブロック図である。
図12に示すように、この実施形態では、2個のデータ線駆動回路がそれぞれデータ線
の配列方向に延びており、これらは表示領域100を両側から挟んで対向する位置に設け
られる。データ線駆動回路140aは、それぞれ同一の構成を有しているが、2行の走査
線112が選択されたときに行毎に異なるデータ線駆動回路140aが、各々、1行の走
査線112に対応して設けられた各画素110に順次データ信号を供給する。つまり、こ
こで、データ線駆動回路140aを2個としているのは、同時選択される走査線112の
数であるn(=2)と一致させるためである。
図13は、この実施形態のデータ線駆動回路140aの構成を示す図である。図13は
、データビットD1、D3に基づいて偶数行のデータ線114にデータ信号を供給するもの
を示す。
なお、ここでは、走査線駆動回路130により1,2行の走査線112が選択された場
合を説明する。また、データビットD2、D4に基づいて奇数行のデータ線114にデータ
信号を供給するデータ線駆動回路140aもこれと同等の構成を有している。
データ線駆動回路140aは、Xシフトレジスタ141aと、第1ラッチ回路群142a
と、第2ラッチ回路群143aとを備える。
Xシフトレジスタ141aは、水平走査期間の最初に供給される転送開始パルスDXを
、クロック信号Clxの立ち上がり及び立ち下がりで順番にシフトして、ラッチ信号X1、
X2、X3、…、X240として順次排他的に供給するものである。第1ラッチ回路群142a
は、データビットD1、D3を、ラッチ信号X1、X2、X3、…、X240の立ち上がりにおい
て順次ラッチして、ラッチ信号L1、L2、L3、…、L240として出力する。第2ラッチ回
路群143aは、第1ラッチ回路群142aによりラッチされたラッチ信号の各々をラッチ
パルスLPの立ち上がりにおいて一斉にラッチするとともに、データ線114の各々にデ
ータ信号を供給する。具体的には、偶数行のデータ線114にデータ信号を供給する第2
ラッチ回路群143aは、240列のデータ線114にデータ信号d(2,1)、d(2,2)、d(2,3
)、d(2,4)…、d(2,237)、d(2,238)、d(2,239)、d(2,240)を出力する。奇数行のデータ線
114にデータ信号を供給する第2ラッチ回路群143aは、240列のデータ線114
にデータ信号d(1,1)、d(1,2)、d(1,3)、d(1,4)、…、d(1,237)、d(1,238)、d(1,239)、d
(1,240)を出力する。
このように、電気光学装置1cは、一組をなすn行の走査線112に対応して設けられ
た画素110に対し、走査線(行)毎に異なるデータ線駆動回路がデータ信号を供給する
構成となっている。この構成により、画素110の構造を特別に工夫する必要がないし、
一般的な構成のデータ線駆動回路を適用して、選択されたn行の画素110に対しデータ
の書き込みを行うことができる。これ以外にも、第4実施形態の構成によれば、上述した
第1実施形態と同等の作用効果を奏する。
[変形例]
本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例
えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々
を適宜に組み合わせてもよい。
[変形例1]
上述した各実施形態の構成を適宜組み合わせてもよい。
例えば、上述の第3実施形態の構成のように、一組の走査線112に対応する2行の容
量線132同士を、容量線駆動回路150に接続される一端に対する他端で互いに接続(
結線)する構成を、上述した第2、4実施形態の構成に適用してもよい。また、第4実施
形態に係るデータ信号の供給に係る構成を、第2実施形態の構成のように、一組をなす互
いに隣りあう走査線112同士の間に他の組の走査線が挟まれる構成の電気光学装置に適
用してもよい。
[変形例2]
上述した各実施形態においては、n=2とし、走査線駆動回路130が2行の走査線1
12を同時選択し、且つ容量線駆動回路150が同時選択された走査線112に対応する
2行の容量線132を同時駆動していた。これに対し、nを3以上としても本発明を特定
可能である。つまり、走査線駆動回路130が任意のn行の走査線112を同時に選択し
、且つ容量線駆動回路150がそれらの走査線112に対応するn行の容量線132を同
時に駆動する構成としても、上述した各実施形態と同等の効果を奏する。フレーム期間が
或る長さに決まっているとすると、nが大きいほど、それだけ各走査線112の選択期間
を長くすることができる。よって、データ書き込み時間がさらに短くなった場合などであ
っても、選択期間中に容量線132を所定の電位に緩和させることができる。
なお、第4実施形態の構成では、n個に一致する数のデータ線駆動回路140aを設け
ることになる。また、上述した第2実施形態において、一組に含まれる一の走査線112
と、それに隣りあう他の走査線112との間に挟まれる走査線の行数は、2以上であって
もよい。また、このとき、2組以上の他の組の走査線が挟まれてもよい。
[変形例3]
上述した各実施形態において、表示領域100における画素スイッチング素子と同じT
FTとするのではなく、別体のICチップを左右両側に実装する構成としてもよい。また
、本実施形態の構成を反射型ではなく透過型としてもよいし、透過型と反射型とを組み合
わせた半透過・半反射型としてもよい。
また、画素容量120は、ノーマリーブラックモードに限られず、ノーマリーホワイト
モードでもよい。
また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行
うとしてもよいし、さらに、別の色を追加し、これらの4色以上の画素で1ドットを構成
してもよい。
また、本発明は、サブフィールド駆動により階調表現する電気光学装置に限らず、例え
ば、階調レベルに応じた大きさの電圧を印加する電圧変調方式を採用する電気光学装置に
適用してもよい。
また、表示領域100における走査線112やデータ線114の数はあくまで一例であ
る。
[変形例4]
次に、上述した各実施形態に係る電気光学装置を表示装置として有する電子機器につい
て説明する。図14は、実施形態に係る電気光学装置を用いた携帯電話1200の構成を
示す図である。
この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受
話口1204、送話口1206とともに、上述した電気光学装置を備えるものである。な
お、電気光学装置のうち、表示領域100に相当する部分の構成要素については外観とし
ては現れない。
なお、電気光学装置が適用される電子機器としては、図14に示される携帯電話の他に
も、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型(また
はモニター直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、
電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネル
を備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上
述した電気光学装置が適用可能であることは言うまでもない。また、表示領域100をラ
イトバルブとして用いた投射型表示装置(プロジェクター)に本発明を適用してもよい。
1,1a〜1c…電気光学装置、100…表示領域、108…コモン電極、110…画素、
112…走査線、114…データ線、118…画素電極、120…画素容量、125…補
助容量、130…走査線駆動回路、132…容量線、14…データ線、140,140a
…データ線駆動回路、150…容量線駆動回路、20…表示制御回路、1200…携帯電

Claims (6)

  1. 複数の走査線と、
    複数のデータ線と、
    各走査線に対応して設けられた容量線と、
    各走査線と、n(nは2以上の整数)本毎に一組とした各組のデータ線との交差に対応
    してそれぞれ設けられ、(1)一端が前記データ線に電気的に接続されるとともに、前記
    走査線が選択されたときに前記一端と他端との間で導通状態になる画素スイッチング素子
    と、(2)一端が画素容量に電気的に接続され、他端が前記容量線に電気的に接続される
    補助容量と、を含む画素と、
    n本の走査線を一組とし、当該一組毎に走査線を選択する走査線駆動回路と、
    選択されたn本の走査線に対応する画素に対し、一組をなすn本のデータ線を介して当
    該画素の階調に応じた電圧のデータ信号を供給するデータ線駆動回路と、
    選択されたn本の走査線に対応して設けられたn本の容量線に印加する電圧を、当該走
    査線が選択されたときに第1電圧とし、しかる後に第2電圧にシフトさせる容量線駆動回
    路と
    を備えることを特徴とする電気光学装置。
  2. 前記走査線駆動回路は、
    一組をなすn本の走査線において一の走査線とそれと隣りあう走査線との間に、各々、
    他の組の走査線が所定数挟まれるように走査線を選択する
    ことを特徴とする請求項1に記載の電気光学装置。
  3. 前記走査線駆動回路は、
    互いに隣りあうn本の走査線を一組とする
    ことを特徴とする請求項1に記載の電気光学装置。
  4. 一組をなすn本の走査線に対応して設けられるn本の容量線は、
    前記容量線駆動回路に電気的に接続される一端に対する他端が互いに電気的に接続され
    ている
    ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
  5. 前記データ線駆動回路をn個有し、
    前記データ線駆動回路は、各々、1本の走査線に対応して設けられた各画素に順次デー
    タ信号を供給するものであり、
    一組をなすn本の走査線に対応して設けられた画素に対し、走査線毎に異なるデータ線
    駆動回路がデータ信号を供給する
    ことを特徴とする請求項1乃至4のいずれかに記載の電気光学装置。
  6. 請求項1乃至5のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
JP2010103107A 2010-04-28 2010-04-28 電気光学装置及び電子機器 Withdrawn JP2011232568A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010103107A JP2011232568A (ja) 2010-04-28 2010-04-28 電気光学装置及び電子機器
US13/094,738 US20110267323A1 (en) 2010-04-28 2011-04-26 Electro-optical apparatus and electronics device
CN201110108522XA CN102237033A (zh) 2010-04-28 2011-04-28 电光装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010103107A JP2011232568A (ja) 2010-04-28 2010-04-28 電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2011232568A true JP2011232568A (ja) 2011-11-17

Family

ID=44857889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010103107A Withdrawn JP2011232568A (ja) 2010-04-28 2010-04-28 電気光学装置及び電子機器

Country Status (3)

Country Link
US (1) US20110267323A1 (ja)
JP (1) JP2011232568A (ja)
CN (1) CN102237033A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019128470A (ja) * 2018-01-25 2019-08-01 セイコーエプソン株式会社 電気光学装置、および電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015043008A (ja) * 2013-08-26 2015-03-05 株式会社ジャパンディスプレイ 有機el表示装置
GB2519084A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor addressing
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
JP6957919B2 (ja) * 2017-03-23 2021-11-02 セイコーエプソン株式会社 駆動回路及び電子機器
KR102402084B1 (ko) 2017-08-24 2022-05-25 삼성디스플레이 주식회사 표시 장치
JP7505294B2 (ja) * 2020-06-29 2024-06-25 セイコーエプソン株式会社 回路装置、電気光学素子及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496021A (ja) * 1990-08-13 1992-03-27 Fujitsu Ltd アクティブマトリクス型表示装置
JPH11175037A (ja) * 1997-12-15 1999-07-02 Sony Corp 液晶表示装置
JP2002196358A (ja) * 2000-12-22 2002-07-12 Seiko Epson Corp 液晶表示装置、駆動回路、駆動方法および電子機器
JP2002202494A (ja) * 2000-10-25 2002-07-19 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
JP2008242206A (ja) * 2007-03-28 2008-10-09 Sony Corp 画像表示装置および投写型表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597287B2 (ja) * 1995-11-29 2004-12-02 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
JP4007117B2 (ja) * 2002-08-09 2007-11-14 セイコーエプソン株式会社 出力制御回路、駆動回路、電気光学装置および電子機器
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2008083680A (ja) * 2006-08-17 2008-04-10 Seiko Epson Corp 電気光学装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496021A (ja) * 1990-08-13 1992-03-27 Fujitsu Ltd アクティブマトリクス型表示装置
JPH11175037A (ja) * 1997-12-15 1999-07-02 Sony Corp 液晶表示装置
JP2002202494A (ja) * 2000-10-25 2002-07-19 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
JP2002196358A (ja) * 2000-12-22 2002-07-12 Seiko Epson Corp 液晶表示装置、駆動回路、駆動方法および電子機器
JP2008242206A (ja) * 2007-03-28 2008-10-09 Sony Corp 画像表示装置および投写型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019128470A (ja) * 2018-01-25 2019-08-01 セイコーエプソン株式会社 電気光学装置、および電子機器

Also Published As

Publication number Publication date
CN102237033A (zh) 2011-11-09
US20110267323A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
US9548031B2 (en) Display device capable of driving at low speed
KR100949636B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전기기기
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
KR100949634B1 (ko) 전기 광학 장치, 구동 회로 및 전자 기기
TWI399726B (zh) 光電裝置、驅動電路及電子機器
JP5332485B2 (ja) 電気光学装置
JP2002055325A (ja) スイング共通電極を利用した液晶表示装置及びその駆動方法
JP4254824B2 (ja) 電気光学装置、駆動回路および電子機器
CN103474044A (zh) 一种栅极驱动电路、阵列基板、显示装置以及驱动方法
JP4277891B2 (ja) 電気光学装置、駆動回路および電子機器
JP2011232568A (ja) 電気光学装置及び電子機器
US8669975B2 (en) Electro-optical device and driving circuit
KR20070120276A (ko) 액정표시장치
JP2008164952A (ja) 液晶表示装置
JP4349446B2 (ja) 電気光学装置、駆動回路および電子機器
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2007171323A (ja) 電気光学装置、その駆動方法および電子機器
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
US20090059106A1 (en) Liquid crystal device, driving method of liquid crystal device, integrated circuit device for driving liquid crystal device, and electronic apparatus
KR20120063213A (ko) 액정표시장치
JP4428401B2 (ja) 電気光学装置、駆動回路および電子機器
JP2010107808A (ja) 電気光学装置、駆動回路および電子機器
JP2009205044A (ja) 電気光学装置、駆動回路および電子機器
JP2009223173A (ja) 電気光学装置、駆動回路および電子機器
KR20110064493A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130930