JP2010117599A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2010117599A JP2010117599A JP2008291462A JP2008291462A JP2010117599A JP 2010117599 A JP2010117599 A JP 2010117599A JP 2008291462 A JP2008291462 A JP 2008291462A JP 2008291462 A JP2008291462 A JP 2008291462A JP 2010117599 A JP2010117599 A JP 2010117599A
- Authority
- JP
- Japan
- Prior art keywords
- block
- pixel
- driver
- scanning
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ブロック順次駆動方式を用いたときの、ブロック終端画素部の保持容量の変動に起因するブロック境界付近の表示ムラの発生を抑制することができる電気光学装置及び電子機器を提供する。
【解決手段】走査線112に対して所定の順番で選択電圧を供給する走査線駆動回路(Vドライバ)と、1水平走査期間に、データ線114を複数本毎にまとめたブロック単位で、各データ線114に対応する画素110にそれぞれ階調表示電圧を供給するデータ線駆動回路(ドライバIC及びHドライバ)とを備え、所定周期毎(1フレーム期間毎、1水平走査期間毎など)にデータ線114の走査方向(ブロック順次駆動の走査方向)を反転させる。
【選択図】図2
【解決手段】走査線112に対して所定の順番で選択電圧を供給する走査線駆動回路(Vドライバ)と、1水平走査期間に、データ線114を複数本毎にまとめたブロック単位で、各データ線114に対応する画素110にそれぞれ階調表示電圧を供給するデータ線駆動回路(ドライバIC及びHドライバ)とを備え、所定周期毎(1フレーム期間毎、1水平走査期間毎など)にデータ線114の走査方向(ブロック順次駆動の走査方向)を反転させる。
【選択図】図2
Description
本発明は、ブロック単位で画素に表示データを供給する電気光学装置及びその電気光学装置を備える電子機器に関する。
アクティブマトリクス型の表示装置では、複数の走査線と複数のデータ線とを用いてマトリクス状に配置された表示領域に所望の表示を行う。このような表示装置では、複数の走査線について順次選択を行い、また、選択されている走査線に対応する各画素へ、データ信号線を介して映像信号を順次供給するために、シフトレジスタ回路技術が用いられる。
シフトレジスタは、走査線やデータ線の数に応じた段数のフリップフロップ等のシフトレジスタ回路要素を有するが、フリップフロップ等のシフトレジスタ回路要素の動作周波数には限界があり、例えば、現状では数MHz程度である。このため、特に本数の多いデータ信号線の場合には、データ線を複数のブロックに分割し、ブロック毎に駆動するブロック順次駆動方式が採用される。
シフトレジスタは、走査線やデータ線の数に応じた段数のフリップフロップ等のシフトレジスタ回路要素を有するが、フリップフロップ等のシフトレジスタ回路要素の動作周波数には限界があり、例えば、現状では数MHz程度である。このため、特に本数の多いデータ信号線の場合には、データ線を複数のブロックに分割し、ブロック毎に駆動するブロック順次駆動方式が採用される。
しかしながら、このようなブロック順次駆動方式においては、ブロックの境界付近で表示ムラが生じることがある。
この表示ムラが発生する原因として、各ブロック内の最終段の信号線電圧がビデオ信号に応じた電圧に上がりきる前に、その信号線に接続された画素TFTがオフしたり、各ブロック内の初段の信号線に接続された画素TFTがオンする前に、その信号線にビデオ信号が供給され始めたりすることが挙げられる。
このような原因によって表示ムラが発生するのを回避するために、データ線駆動回路へのビデオ信号の供給タイミングを調整するというものが知られている(例えば、特許文献1参照)。
特開2000−194308号公報
この表示ムラが発生する原因として、各ブロック内の最終段の信号線電圧がビデオ信号に応じた電圧に上がりきる前に、その信号線に接続された画素TFTがオフしたり、各ブロック内の初段の信号線に接続された画素TFTがオンする前に、その信号線にビデオ信号が供給され始めたりすることが挙げられる。
このような原因によって表示ムラが発生するのを回避するために、データ線駆動回路へのビデオ信号の供給タイミングを調整するというものが知られている(例えば、特許文献1参照)。
ところで、ブロック境界付近で表示ムラが発生する他の原因として、境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の遥動を受けることで、隣接する1組のブロックのうち先に駆動されるブロックの終端画素部の保持容量が変動し、書き込んだデータに誤差が生じるということが挙げられる。
しかしながら、上記特許文献1に記載の表示装置にあっては、上記のような終端画素部の保持容量の変動に起因した表示ムラの発生は抑制することができない。
そこで、本発明は、ブロック順次駆動方式を用いたときの、ブロック終端画素部の保持容量の変動に起因するブロック境界付近の表示ムラの発生を抑制することができる電気光学装置及び電子機器を提供することを課題としている。
しかしながら、上記特許文献1に記載の表示装置にあっては、上記のような終端画素部の保持容量の変動に起因した表示ムラの発生は抑制することができない。
そこで、本発明は、ブロック順次駆動方式を用いたときの、ブロック終端画素部の保持容量の変動に起因するブロック境界付近の表示ムラの発生を抑制することができる電気光学装置及び電子機器を提供することを課題としている。
上記課題を解決するために、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、前記走査線に対して所定の順番で選択電圧を供給する走査線駆動回路と、前記走査線に対して前記選択電圧が供給される1水平走査期間に、前記データ線を複数本毎にまとめたブロック単位で、各データ線に対応する前記画素にそれぞれ画像信号を供給するデータ線駆動回路と、を備える電気光学装置であって、前記データ線駆動回路は、所定周期毎に前記データ線の走査方向を反転させることを特徴としている。
これにより、ブロック順次駆動方式を採用する場合において、ブロック境界線上の一定の画素に常に変動保持電位が印加されるのを防止することができるので、ブロック終端画素部の保持容量の変動に起因するブロック境界付近の表示ムラを視認し難くすることができ、映像の表示品位の低下を抑制することができる。
これにより、ブロック順次駆動方式を採用する場合において、ブロック境界線上の一定の画素に常に変動保持電位が印加されるのを防止することができるので、ブロック終端画素部の保持容量の変動に起因するブロック境界付近の表示ムラを視認し難くすることができ、映像の表示品位の低下を抑制することができる。
また、本発明に係る電気光学装置は、上記において、前記所定周期は、1フレーム期間であることを特徴としている。
これにより、ブロック境界線上の各画素において、第1ブロックに属する画素と当該第1ブロックに隣接する第2ブロックに属する画素とで1フレーム期間毎に交互に変動保持電位を印加することができる。そのため、上記第1ブロックに属する画素に着目した場合、2フレーム期間毎に変動保持電位が印加される(1フレーム期間は保持電位の変動が解消される)ことになり、従来方式と比較して保持電位の変動を半減させることできる。このように、比較的簡易な構成でブロック境界付近の表示ムラを視認し難くすることができる。
これにより、ブロック境界線上の各画素において、第1ブロックに属する画素と当該第1ブロックに隣接する第2ブロックに属する画素とで1フレーム期間毎に交互に変動保持電位を印加することができる。そのため、上記第1ブロックに属する画素に着目した場合、2フレーム期間毎に変動保持電位が印加される(1フレーム期間は保持電位の変動が解消される)ことになり、従来方式と比較して保持電位の変動を半減させることできる。このように、比較的簡易な構成でブロック境界付近の表示ムラを視認し難くすることができる。
さらに、本発明に係る電気光学装置は、上記において、前記所定周期は、複数フレーム期間であることを特徴としている。
これにより、ブロック境界線上の各画素において、第1ブロックに属する画素と当該第1ブロックに隣接する第2ブロックに属する画素とで複数フレーム期間毎に交互に変動保持電位を印加することができる。この場合、ブロック順次駆動の走査方向の切り替え回数が少なくてすむため、その分消費電力を削減することができる。
これにより、ブロック境界線上の各画素において、第1ブロックに属する画素と当該第1ブロックに隣接する第2ブロックに属する画素とで複数フレーム期間毎に交互に変動保持電位を印加することができる。この場合、ブロック順次駆動の走査方向の切り替え回数が少なくてすむため、その分消費電力を削減することができる。
また、本発明に係る電気光学装置は、上記において、前記所定周期は、1水平走査期間であることを特徴としている。
これにより、ブロック境界線上の各画素においてデータ線が延在する方向で互いに隣接する画素のうち、一方の画素に変動保持電位を印加し、他方の画素に変動保持電位を印加しない構成とすることができる。そのため、ブロック境界付近の表示ムラを不鮮明にすることができ、当該表示ムラを視認し難くすることができる。
これにより、ブロック境界線上の各画素においてデータ線が延在する方向で互いに隣接する画素のうち、一方の画素に変動保持電位を印加し、他方の画素に変動保持電位を印加しない構成とすることができる。そのため、ブロック境界付近の表示ムラを不鮮明にすることができ、当該表示ムラを視認し難くすることができる。
さらに、本発明に係る電気光学装置は、上記において、前記所定周期は、複数水平走査期間であることを特徴としている。
これにより、ブロック境界付近の表示ムラを不鮮明にすることができると共に、1水平走査期間毎にブロック順次駆動の走査方向を切り替える場合と比較して、ブロック順次駆動の走査方向の切り替え回数を削減することができるので、その分消費電力を削減することができる。
さらにまた、本発明の電子機器は、上記の何れかの電気光学装置を備えることを特徴としている。
これにより、ブロック境界付近の表示ムラを視認し難くして、表示品位を確保した電子機器とすることができる。
これにより、ブロック境界付近の表示ムラを不鮮明にすることができると共に、1水平走査期間毎にブロック順次駆動の走査方向を切り替える場合と比較して、ブロック順次駆動の走査方向の切り替え回数を削減することができるので、その分消費電力を削減することができる。
さらにまた、本発明の電子機器は、上記の何れかの電気光学装置を備えることを特徴としている。
これにより、ブロック境界付近の表示ムラを視認し難くして、表示品位を確保した電子機器とすることができる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は本実施形態における電気光学装置1の全体構成を示すブロック図である。
この図に示されるように、電気光学装置1は、表示パネル10と、Vドライバ20と、ドライバIC30と、Hドライバ40とを備える。ここで、Vドライバ20が走査線駆動回路に対応し、ドライバIC30及びHドライバ40がデータ線駆動回路に対応している。
このうち、表示パネル10は、特に図示しないが、素子基板と対向基板とが互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとともに、この間隙に液晶を封入した構成となっている。
図1は本実施形態における電気光学装置1の全体構成を示すブロック図である。
この図に示されるように、電気光学装置1は、表示パネル10と、Vドライバ20と、ドライバIC30と、Hドライバ40とを備える。ここで、Vドライバ20が走査線駆動回路に対応し、ドライバIC30及びHドライバ40がデータ線駆動回路に対応している。
このうち、表示パネル10は、特に図示しないが、素子基板と対向基板とが互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとともに、この間隙に液晶を封入した構成となっている。
表示パネル10の素子基板上には、後述する画素のスイッチング素子とVドライバ20の構成素子とHドライバ40の構成素子とがSOG(System On Glass)技術により共通プロセスによって形成されるとともに、半導体チップであるドライバIC30が、COG(Chip On Glass)技術等により実装されている。
なお、ドライバIC30は、SOG技術により表示パネル10の素子基板上に形成されていてもよいし、COF(Chip On Film)技術によりフレキシブル基板上に実装され、表示パネル10の素子基板上にフレキシブル基板が実装される構成であってもよい。
なお、ドライバIC30は、SOG技術により表示パネル10の素子基板上に形成されていてもよいし、COF(Chip On Film)技術によりフレキシブル基板上に実装され、表示パネル10の素子基板上にフレキシブル基板が実装される構成であってもよい。
また、表示パネル10は表示領域100を有する。この表示領域100には、複数(m本)の走査線112が行(X)方向に延在すると共に、複数のデータ線114が列(Y)方向に延在するように、かつ、各走査線112と互いに電気的な絶縁を保つように設けられている。そして、各走査線112と各データ線114との交差部分には、画素110がそれぞれ配列している。
表示パネル10の対向基板にはカラーフィルタ等が形成されており、これにより、カラー表示が可能となっている。
また、複数のデータ線114は、所定本数毎(本実施形態ではn本毎)に4つのブロックB1〜B4にブロック化されている。
表示パネル10の対向基板にはカラーフィルタ等が形成されており、これにより、カラー表示が可能となっている。
また、複数のデータ線114は、所定本数毎(本実施形態ではn本毎)に4つのブロックB1〜B4にブロック化されている。
次に、画素110の詳細な構成について説明する。
図2は、画素110の構成を示す図である。ここでは、1行目と、ブロックB1のn列目およびブロックB2の1列目との交差に対応する計2画素分の構成(最終段画素部と初段画素部との構成)を示している。
この図2に示されるように、各画素110は、画素スイッチング素子として機能するnチャネル型の薄膜トランジスタ(以下、TFTと称す)116と、画素容量(液晶容量)120と、蓄積容量130とを有する。
各画素110については互いに同一構成なので、最終段画素部について説明すると、TFT116のゲート電極は1行目の走査線112に接続される一方、そのソース電極はブロックB1のn列目のデータ線114に接続され、そのドレイン電極は画素容量120の一端である画素電極に接続されている。ここで、符号DaはTFT116のドレイン電位である。
図2は、画素110の構成を示す図である。ここでは、1行目と、ブロックB1のn列目およびブロックB2の1列目との交差に対応する計2画素分の構成(最終段画素部と初段画素部との構成)を示している。
この図2に示されるように、各画素110は、画素スイッチング素子として機能するnチャネル型の薄膜トランジスタ(以下、TFTと称す)116と、画素容量(液晶容量)120と、蓄積容量130とを有する。
各画素110については互いに同一構成なので、最終段画素部について説明すると、TFT116のゲート電極は1行目の走査線112に接続される一方、そのソース電極はブロックB1のn列目のデータ線114に接続され、そのドレイン電極は画素容量120の一端である画素電極に接続されている。ここで、符号DaはTFT116のドレイン電位である。
また、画素容量120の他端は共通電極108に接続されている。この共通電極108は、図1に示すように、全ての画素110にわたって共通である。
画素容量120は、画素電極と共通電極108とで誘電体の一種である液晶を挟持しており、画素電極と共通電極108との差電圧を保持する構成となっている。この構成において、画素容量120では、その透過光量が当該保持電圧の実効値に応じて変化することになる。
また、各データ線114と画素電極との間には、配線間容量等に起因する寄生容量140が存在する。
画素容量120は、画素電極と共通電極108とで誘電体の一種である液晶を挟持しており、画素電極と共通電極108との差電圧を保持する構成となっている。この構成において、画素容量120では、その透過光量が当該保持電圧の実効値に応じて変化することになる。
また、各データ線114と画素電極との間には、配線間容量等に起因する寄生容量140が存在する。
図1に戻って、Vドライバ20は、シフトレジスタを内蔵し、図示しない制御回路から供給されるスタートパルスVSPをクロック信号VCKにしたがって順次シフトすること等によって走査信号V1〜Vmを出力し、複数の走査線112を順次選択する。
また、ドライバIC30もシフトレジスタを内蔵しており、ここではブロック数に相当する4段で構成されている。これにより、上記制御回路から入力された適当な入力信号と同様な信号を、クロック信号の変化毎に順次4個出力することになる。
そして、この出力信号(スキャン信号SCN1〜SCN4)を、4個のブロックB1〜B4の選択信号とすることで、クロック信号の変化に同期して、4個のブロックB1〜B4を順次選択することができる。
また、ドライバIC30もシフトレジスタを内蔵しており、ここではブロック数に相当する4段で構成されている。これにより、上記制御回路から入力された適当な入力信号と同様な信号を、クロック信号の変化毎に順次4個出力することになる。
そして、この出力信号(スキャン信号SCN1〜SCN4)を、4個のブロックB1〜B4の選択信号とすることで、クロック信号の変化に同期して、4個のブロックB1〜B4を順次選択することができる。
さらに、ドライバIC30は、上記制御回路から入力される1水平走査期間の映像信号を4分割し、ブロック毎にまとめたデータをHドライバ40に供給する機能を有する。具体的には、制御回路がドライバIC30に対してB1からB4までのブロック番号を順次指定することで、ドライバIC30は、指定されたブロック番号に対応するn個のビデオデータ(VID1〜VIDn)をHドライバ40に順次供給する。
例えば、制御回路がドライバIC30に対してB4からB1までのブロック番号を順次指定すると、ブロックB4からブロックB1までブロック毎にまとまったビデオデータ(VID1〜VIDn)がHドライバ40に順次供給されることになる。
例えば、制御回路がドライバIC30に対してB4からB1までのブロック番号を順次指定すると、ブロックB4からブロックB1までブロック毎にまとまったビデオデータ(VID1〜VIDn)がHドライバ40に順次供給されることになる。
Hドライバ40は、複数の選択スイッチ群41を備える。選択スイッチ群41は、4個のブロックにそれぞれ対応して設けられる4群の選択スイッチ群であり、各選択スイッチ群41は、それぞれ複数の選択スイッチ(HSW)42を含んで構成される。各群を構成する選択スイッチ42の数は、対応するブロックに属するデータ線114の本数と同じn個である。
この選択スイッチ群41は、ドライバIC30から順次供給されるビデオデータVID1〜VIDnを、スキャン信号SCNによって順次選択されるブロックに対応するデータ線114に、それぞれブロック単位の映像データとして供給する機能を有する。
この選択スイッチ群41は、ドライバIC30から順次供給されるビデオデータVID1〜VIDnを、スキャン信号SCNによって順次選択されるブロックに対応するデータ線114に、それぞれブロック単位の映像データとして供給する機能を有する。
各データ線114にはそれぞれ選択スイッチ42が接続されており、同じブロックに属するデータ線114に対応する選択スイッチ42には同じスキャン信号SCNが供給される。すなわち、スキャン信号SCN1はブロックB1に対応する選択スイッチ群41に供給され、スキャン信号SCN2はブロックB2に対応する選択スイッチ群41に供給され、同様に、スキャン信号SCN3はブロックB3に対応する選択スイッチ群41に、スキャン信号SCN4はブロックB4に対応する選択スイッチ群41に供給される。
選択スイッチ42は、図2に示すように、pチャネルトランジスタとnチャネルトランジスタとを組み合わせたトランスミッションゲート型のスイッチ42aを含み、pチャネルトランジスタとnチャネルトランジスタとを同時にオン、オフさせるために、スキャン信号SCNを反転させるインバータ42bが設けられている。各選択スイッチ42は、一端が、ビデオデータVID1〜VIDnが供給される信号供給線の何れかに接続され、他端が複数のデータ線114の何れかに接続される。
このような構成により、各選択スイッチ群41を構成するn個の選択スイッチ42は、それぞれ同時にオン/オフすることになり、選択スイッチ群41の出力であるビデオデータVID1〜VIDnが、B1からB4のブロック毎にまとまって、各データ線114に供給される。
このような構成により、各選択スイッチ群41を構成するn個の選択スイッチ42は、それぞれ同時にオン/オフすることになり、選択スイッチ群41の出力であるビデオデータVID1〜VIDnが、B1からB4のブロック毎にまとまって、各データ線114に供給される。
次に、ブロック順次駆動方式の基本動作について説明する。ここでは、ブロック順次駆動の走査方向、即ちブロックを選択する方向を図1における左側から右側とし、ブロックをB1、B2、B3、B4の順に選択するものとする。
まず、最初のブロックB1では次のように動作する。このブロックB1は、表示領域100において、1列目からn列目までのデータ線114を1つのブロックとしたものである。
図示しない制御回路によってブロックB1が指定されると、ドライバIC30からブロックB1に対応するビデオデータVID1〜VIDnがHドライバ40に供給される。
まず、最初のブロックB1では次のように動作する。このブロックB1は、表示領域100において、1列目からn列目までのデータ線114を1つのブロックとしたものである。
図示しない制御回路によってブロックB1が指定されると、ドライバIC30からブロックB1に対応するビデオデータVID1〜VIDnがHドライバ40に供給される。
また、ドライバIC30からブロックB1を選択するためのスキャン信号SCN1が出力され、1列目からn列目までのデータ線114に接続されたn個の選択スイッチ42が一斉にオンする。
これにより、ビデオデータVID1は1列目のデータ線114に、ビデオデータVID2は2列目のデータ線114に、以下同様に、ビデオデータVIDnはn列目のデータ線114に供給される。このようにして、ブロックB1に属するn本のデータ線114に、それぞれに対応する映像データが供給される。
これにより、ビデオデータVID1は1列目のデータ線114に、ビデオデータVID2は2列目のデータ線114に、以下同様に、ビデオデータVIDnはn列目のデータ線114に供給される。このようにして、ブロックB1に属するn本のデータ線114に、それぞれに対応する映像データが供給される。
そして、次に、ドライバIC30からブロックB2に対応するスキャン信号SCN2が出力されることになるが、その前に、ドライバIC30からブロックB2に対応するビデオデータVID1〜VIDnがHドライバ40に供給される。
ブロックB2に対応する選択スイッチ群41も、ブロックB1に対応する選択スイッチ群41と同様の構成である。したがって、ブロックB1用のスキャン信号SCN1がオフとなり、次のスキャン信号SCN2がオンとなると、ブロックB2用のビデオデータVID1は(n+1)列目(ブロックB2の1列目)のデータ線114に、ビデオデータVID2は(n+2)列目(ブロックB2の2列目)のデータ線114に、以下同様に、ビデオデータVIDnは(2n)列目(ブロックB2のn列目)のデータ線114に供給される。このようにして、ブロックB2に属するn本のデータ線114に、それぞれに対応する映像データが供給される。
ブロックB2に対応する選択スイッチ群41も、ブロックB1に対応する選択スイッチ群41と同様の構成である。したがって、ブロックB1用のスキャン信号SCN1がオフとなり、次のスキャン信号SCN2がオンとなると、ブロックB2用のビデオデータVID1は(n+1)列目(ブロックB2の1列目)のデータ線114に、ビデオデータVID2は(n+2)列目(ブロックB2の2列目)のデータ線114に、以下同様に、ビデオデータVIDnは(2n)列目(ブロックB2のn列目)のデータ線114に供給される。このようにして、ブロックB2に属するn本のデータ線114に、それぞれに対応する映像データが供給される。
この動作を、ブロックB4に対応するスキャン信号SCN4が出力されるまで繰り返すことで、Hドライバ20で選択した行に対応する(4n)個の画素110の画素電極に、データ線114を介してそれぞれ映像データに応じた画像電圧が印加され、1行分のデータ書き込みが完了する。
ここで、第1の実施形態では、ブロック順次駆動の走査方向を1フレーム期間毎に切り替えるものとする。つまり、ある1フレーム期間において、ブロック順次駆動の走査方向を図1の左側から右側とした場合、次の1フレーム期間においては、ブロック順次駆動の走査方向を図1の右側から左側とする、すなわちブロックをB4、B3、B2、B1の順に選択する。
ここで、第1の実施形態では、ブロック順次駆動の走査方向を1フレーム期間毎に切り替えるものとする。つまり、ある1フレーム期間において、ブロック順次駆動の走査方向を図1の左側から右側とした場合、次の1フレーム期間においては、ブロック順次駆動の走査方向を図1の右側から左側とする、すなわちブロックをB4、B3、B2、B1の順に選択する。
図3は、第1の実施形態の動作を説明するためのタイミングチャートである。ここでは、1行目の走査線112選択時の動作について説明する。なお、この図3において、DaはブロックB1における右端の画素のドレイン電位、DbはブロックB2における左端の画素のドレイン電位を示している。
時刻t1で、Vドライバ20から走査信号V1が1行目の走査線112に供給されると、1行目の走査線112に接続されたTFT116がすべてオン状態(導通状態)となる。
ここで、ブロック順次駆動の走査方向が図1の左側から右側であるものとすると、時刻t2で、ドライバIC30からHドライバ40に、ブロックB1に対応するスキャン信号SCN1が出力される。その後、ブロックB1に対応するビデオデータVID1〜VIDnが出力され、ブロックB1に属するn本のデータ線114に同時に映像データが供給される。
時刻t1で、Vドライバ20から走査信号V1が1行目の走査線112に供給されると、1行目の走査線112に接続されたTFT116がすべてオン状態(導通状態)となる。
ここで、ブロック順次駆動の走査方向が図1の左側から右側であるものとすると、時刻t2で、ドライバIC30からHドライバ40に、ブロックB1に対応するスキャン信号SCN1が出力される。その後、ブロックB1に対応するビデオデータVID1〜VIDnが出力され、ブロックB1に属するn本のデータ線114に同時に映像データが供給される。
これにより、ブロックB1に属する1行目のn個の画素110に、データ線114およびオン状態のTFT116を介して映像データが供給されて、この映像データに基づく画像電圧が画素電極に書き込まれる。これにより、画素電極と共通電極108との間に電位差が生じて、駆動電圧が液晶に印加される。
このようにして画素容量120に供給された差電圧は、時刻t3でブロックB1に対応するスキャン信号SCN1およびビデオデータVID1〜VIDnの出力が停止された後も保持される。
そして、ドライバIC30からHドライバ40に、ブロックB2に対応するスキャン信号SCN2が出力された後、時刻t4で、ブロックB2に対応するビデオデータVID1〜VIDnが出力されると、ブロックB2に属するn本のデータ線114に同時に映像データが供給される。
このようにして画素容量120に供給された差電圧は、時刻t3でブロックB1に対応するスキャン信号SCN1およびビデオデータVID1〜VIDnの出力が停止された後も保持される。
そして、ドライバIC30からHドライバ40に、ブロックB2に対応するスキャン信号SCN2が出力された後、時刻t4で、ブロックB2に対応するビデオデータVID1〜VIDnが出力されると、ブロックB2に属するn本のデータ線114に同時に映像データが供給される。
これにより、ブロックB2に属する1行目のn個の画素110に、データ線114およびオン状態のTFT116を介して映像データが供給されて、この映像データに基づく画像電圧が画素電極に書き込まれる。
このとき、ブロックB1の右端に配置された画素(最終段画素部)の保持電位Daは、ブロックB2の左端に配置された画素(初段画素部)のソース電位と、上記最終段画素部のドレイン電極と上記初段画素部のソース電極との間の寄生容量140との影響を受けて変動する。この変動保持電位ΔDaは、次のフレーム期間で再び1行目のブロックB1への書き込みが行われるまでの間、保持されることになる。
このとき、ブロックB1の右端に配置された画素(最終段画素部)の保持電位Daは、ブロックB2の左端に配置された画素(初段画素部)のソース電位と、上記最終段画素部のドレイン電極と上記初段画素部のソース電極との間の寄生容量140との影響を受けて変動する。この変動保持電位ΔDaは、次のフレーム期間で再び1行目のブロックB1への書き込みが行われるまでの間、保持されることになる。
そして、次のフレーム期間が開始され、時刻t5でVドライバ20から走査信号V1が1行目の走査線112に供給されると、1行目の走査線112に接続されたTFT116がすべてオン状態となる。
この1フレーム期間では、ブロック順次駆動の走査方向が図1の右側から左側へ切り替わる。したがって、ドライバIC30からHドライバ40に、ブロックB2に対応するスキャン信号SCN2およびビデオデータVID1〜VIDnが出力された後に、ドライバIC30からHドライバ40に、ブロックB1に対応するスキャン信号SCN1およびビデオデータVID1〜VIDnが出力されることになる。
この1フレーム期間では、ブロック順次駆動の走査方向が図1の右側から左側へ切り替わる。したがって、ドライバIC30からHドライバ40に、ブロックB2に対応するスキャン信号SCN2およびビデオデータVID1〜VIDnが出力された後に、ドライバIC30からHドライバ40に、ブロックB1に対応するスキャン信号SCN1およびビデオデータVID1〜VIDnが出力されることになる。
そのため、この1フレーム期間では、時刻t6で、先に駆動されるブロックB2の左端に配置された画素(最終段画素部)の保持電位Dbが、ブロックB1の右端に配置された画素(初段画素部)のソース電位と、上記最終段画素部のドレイン電極と上記初段画素部のソース電極との間の寄生容量140との影響を受けて変動し、ブロックB1の右端に配置された画素の保持電位Daは変動しない。
すなわち、ブロックB1の右端に配置された画素とブロックB2の左端に配置された画素とで、1フレーム期間毎に交互に変動保持電位が印加されることになる。そのため、ブロックB1の右端に配置された画素に着目すると、2フレーム期間毎に変動保持電位が印加される(1フレーム期間は保持電位の変動が解消される)ことになる。
このように、第1の実施形態では、1フレーム期間毎にブロック順次駆動の走査方向を切り替えるので、隣接する1組のブロックにそれぞれ属し、互いに隣接するデータ線114に対応する各画素に対して、変動保持電位が2フレーム期間毎に相反的に印加される。
このように、第1の実施形態では、1フレーム期間毎にブロック順次駆動の走査方向を切り替えるので、隣接する1組のブロックにそれぞれ属し、互いに隣接するデータ線114に対応する各画素に対して、変動保持電位が2フレーム期間毎に相反的に印加される。
次に、一般的なブロック順次駆動方式を採用した場合の動作について説明する。
図4は、一般的なブロック順次駆動方式を採用した場合の動作を説明するためのタイミングチャートである。この一般的なブロック順次駆動方式では、ブロック順次駆動の走査方向を常に一定(図1の左側から右側)とするものである。
この場合、最初の1フレーム期間では、時刻t11で、先に駆動されるブロックB1の右端に配置された画素(最終段画素部)の保持電位Daが寄生容量140の影響を受けて変動する。
また、次の1フレーム期間においても、ブロック順次駆動の走査方向が同じであり、ブロックB1への書き込みが行われた後にブロックB2への書き込みが行われることから、時刻t12で、ブロックB1の右端に配置された画素(最終段画素部)の保持電位Daが寄生容量140の影響を受けて変動する。
図4は、一般的なブロック順次駆動方式を採用した場合の動作を説明するためのタイミングチャートである。この一般的なブロック順次駆動方式では、ブロック順次駆動の走査方向を常に一定(図1の左側から右側)とするものである。
この場合、最初の1フレーム期間では、時刻t11で、先に駆動されるブロックB1の右端に配置された画素(最終段画素部)の保持電位Daが寄生容量140の影響を受けて変動する。
また、次の1フレーム期間においても、ブロック順次駆動の走査方向が同じであり、ブロックB1への書き込みが行われた後にブロックB2への書き込みが行われることから、時刻t12で、ブロックB1の右端に配置された画素(最終段画素部)の保持電位Daが寄生容量140の影響を受けて変動する。
このように、ブロック順次駆動の走査方向を常に一定とすると、ブロック境界線上の一定の画素列に常に変動保持電位が印加されることになる。そのため、この変動保持電位は、ブロック境界スジとして視認されやすい。
これに対して、第1の実施形態では、第1ブロックに属する画素と当該第1ブロックに隣接する第2ブロックに属する画素とで1フレーム期間毎に交互に変動保持電位を印加することができる。そのため、上記第1ブロックに属する画素に着目した場合、2フレーム期間毎に変動保持電位が印加される(1フレーム期間は保持電位の変動が解消される)ことになり、従来方式と比較して保持電位の変動を半減させることできる。
これに対して、第1の実施形態では、第1ブロックに属する画素と当該第1ブロックに隣接する第2ブロックに属する画素とで1フレーム期間毎に交互に変動保持電位を印加することができる。そのため、上記第1ブロックに属する画素に着目した場合、2フレーム期間毎に変動保持電位が印加される(1フレーム期間は保持電位の変動が解消される)ことになり、従来方式と比較して保持電位の変動を半減させることできる。
このように、上記第1の実施形態では、比較的簡易な構成でブロック境界スジを視認し難くすることができ、表示品位の低下を抑制することができる。
なお、上記第1の実施形態においては、1フレーム毎にブロック順次駆動の走査方向を切り替える場合について説明したが、複数フレーム毎にブロック順次駆動の走査方向を切り替えるようにしてもよい。この場合にも、ブロック境界スジを視認し難くする効果が得られる。また、1フレーム毎にブロック順次駆動の走査方向を切り替える場合と比較して、ブロック順次駆動の走査方向の切り替え回数が減るので、その分消費電力を削減することができる。
なお、上記第1の実施形態においては、1フレーム毎にブロック順次駆動の走査方向を切り替える場合について説明したが、複数フレーム毎にブロック順次駆動の走査方向を切り替えるようにしてもよい。この場合にも、ブロック境界スジを視認し難くする効果が得られる。また、1フレーム毎にブロック順次駆動の走査方向を切り替える場合と比較して、ブロック順次駆動の走査方向の切り替え回数が減るので、その分消費電力を削減することができる。
次に、本発明における第2の実施形態について説明する。
この第2の実施形態は、前述した第1の実施形態において、1フレーム毎にブロック順次駆動の走査方向を切り替えているのに対し、1水平走査期間毎にブロック順次駆動の走査方向を切り替えるようにしたものである。
図5は、第2の実施形態の動作を説明するためのタイミングチャートである。ここでは、1行目と2行目の走査線112選択時の動作について説明する。
なお、この図5において、Da1はブロックB1における1行目右端の画素のドレイン電位、Da2はブロックB1における2行目右端の画素のドレイン電位、Db1はブロックB2における1行目左端の画素のドレイン電位、Db2はブロックB2における2行目左端の画素のドレイン電位、を示している。
この第2の実施形態は、前述した第1の実施形態において、1フレーム毎にブロック順次駆動の走査方向を切り替えているのに対し、1水平走査期間毎にブロック順次駆動の走査方向を切り替えるようにしたものである。
図5は、第2の実施形態の動作を説明するためのタイミングチャートである。ここでは、1行目と2行目の走査線112選択時の動作について説明する。
なお、この図5において、Da1はブロックB1における1行目右端の画素のドレイン電位、Da2はブロックB1における2行目右端の画素のドレイン電位、Db1はブロックB2における1行目左端の画素のドレイン電位、Db2はブロックB2における2行目左端の画素のドレイン電位、を示している。
時刻t21で、Vドライバ20から走査信号V1が1行目の走査線112に供給されると、1行目の走査線112に接続されたTFT116がすべてオン状態となる。
ここで、最初の1水平走査期間(1H)において、ブロック順次駆動の走査方向が図1の左側から右側であるものとすると、ドライバIC30からHドライバ40に、ブロックB1に対応するスキャン信号SCN1が出力された後、時刻t22でビデオデータVID1〜VIDnが出力され、ブロックB1に属するn本のデータ線114に同時に映像データが供給される。これにより、ブロックB1に属する1行目の画素110の画素電極に画像電圧が書き込まれる。
ここで、最初の1水平走査期間(1H)において、ブロック順次駆動の走査方向が図1の左側から右側であるものとすると、ドライバIC30からHドライバ40に、ブロックB1に対応するスキャン信号SCN1が出力された後、時刻t22でビデオデータVID1〜VIDnが出力され、ブロックB1に属するn本のデータ線114に同時に映像データが供給される。これにより、ブロックB1に属する1行目の画素110の画素電極に画像電圧が書き込まれる。
そして、ドライバIC30からHドライバ40に、ブロックB2に対応するスキャン信号SCN2が出力された後、時刻t23でビデオデータVID1〜VIDnが出力されると、ブロックB2に属するn本のデータ線114に同時に映像データが供給される。これにより、ブロックB2に属する1行目の画素110の画素電極に画像電圧が書き込まれる。
このとき、ブロックB1の1行目右端に配置された画素(最終段画素部)の保持電位Da1は、寄生容量140の影響を受けて変動する。
その後、次の1水平走査期間が開始され、時刻t24でVドライバ20から走査信号V2が2行目の走査線112に供給されると、2行目の走査線112に接続されたTFT116がすべてオン状態となる。
このとき、ブロックB1の1行目右端に配置された画素(最終段画素部)の保持電位Da1は、寄生容量140の影響を受けて変動する。
その後、次の1水平走査期間が開始され、時刻t24でVドライバ20から走査信号V2が2行目の走査線112に供給されると、2行目の走査線112に接続されたTFT116がすべてオン状態となる。
この1水平走査期間では、ブロック順次駆動の走査方向が図1の右側から左側へ切り替わる。したがって、ドライバIC30からHドライバ40に、ブロックB2に対応するスキャン信号SCN2およびビデオデータVID1〜VIDnが出力された後に、ドライバIC30からHドライバ40に、ブロックB1に対応するスキャン信号SCN1およびビデオデータVID1〜VIDnが出力されることになる。
そのため、この1水平走査期間では、時刻t25で、先に駆動されるブロックB2の2行目左端に配置された画素(最終段画素部)の保持電位Db2が、寄生容量140の影響を受けて変動し、ブロックB1の2行目右端に配置された画素の保持電位Da2は変動しない。
そのため、この1水平走査期間では、時刻t25で、先に駆動されるブロックB2の2行目左端に配置された画素(最終段画素部)の保持電位Db2が、寄生容量140の影響を受けて変動し、ブロックB1の2行目右端に配置された画素の保持電位Da2は変動しない。
すなわち、第2の実施形態では、1水平走査期間毎にブロック順次駆動の走査方向を切り替えるので、ブロック境界線上の各画素においてデータ線114が延在する方向で互いに隣接する画素110のうち、一方の画素110に変動保持電位を印加し、他方の画素110に変動保持電位を印加しない構成とすることができる。
このように、上記第2の実施形態では、ブロック境界付近の表示ムラを不鮮明にすることができ、上述した第1の実施形態と同様に、ブロック境界スジを視認し難くすることができる。
このように、上記第2の実施形態では、ブロック境界付近の表示ムラを不鮮明にすることができ、上述した第1の実施形態と同様に、ブロック境界スジを視認し難くすることができる。
なお、上記第2の実施形態においては、1水平走査期間毎にブロック順次駆動の走査方向を切り替える場合について説明したが、複数水平走査期間毎にブロック順次駆動の走査方向を切り替えるようにしてもよい。この場合にも、ブロック境界スジを視認し難くする効果が得られる。また、1水平走査期間毎にブロック順次駆動の走査方向を切り替える場合と比較して、ブロック順次駆動の走査方向の切り替え回数が減るので、その分消費電力を削減することができる。
また、上記第2の実施形態においては、1水平走査期間毎(又は複数水平走査期間毎)のブロック順次駆動の走査方向の切り替えに加えて、1フレーム期間毎(又は複数フレーム期間毎)のブロック順次駆動の走査方向の切り替えを行うこともできる。これにより、よりブロック境界スジを視認し難くすることができる。
また、上記第2の実施形態においては、1水平走査期間毎(又は複数水平走査期間毎)のブロック順次駆動の走査方向の切り替えに加えて、1フレーム期間毎(又は複数フレーム期間毎)のブロック順次駆動の走査方向の切り替えを行うこともできる。これにより、よりブロック境界スジを視認し難くすることができる。
なお、上記各実施形態においては、本発明を、液晶表示装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた表示装置、例えば有機ELやプラズマ放電を用いた表示装置に適用することもできる。
また、上記各実施形態の電気光学装置は、電子機器に搭載される表示装置として用いることができる。電子機器とは具体的にはモニター、TV、ノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯電話機、携帯フォトビューワー、携帯ビデオプレイヤー、携帯DVDプレイヤー、携帯オーディオプレイヤーなどである。
また、上記各実施形態の電気光学装置は、電子機器に搭載される表示装置として用いることができる。電子機器とは具体的にはモニター、TV、ノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯電話機、携帯フォトビューワー、携帯ビデオプレイヤー、携帯DVDプレイヤー、携帯オーディオプレイヤーなどである。
1…電気光学装置、10…表示パネル、20…Vドライバ、30…ドライバIC、40…Hドライバ、41…選択スイッチ群、42…選択スイッチ、100…表示領域、108…共通電極、110…画素、112…走査線、114…データ線、116…TFT、118…画素電極、120…画素容量、130…蓄積容量、140…寄生容量
Claims (6)
- 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、前記走査線に対して所定の順番で選択電圧を供給する走査線駆動回路と、前記走査線に対して前記選択電圧が供給される1水平走査期間に、前記データ線を複数本毎にまとめたブロック単位で、各データ線に対応する前記画素にそれぞれ画像信号を供給するデータ線駆動回路と、を備える電気光学装置であって、
前記データ線駆動回路は、所定周期毎に前記データ線の走査方向を反転させることを特徴とする電気光学装置。 - 前記所定周期は、1フレーム期間であることを特徴とする請求項1に記載の電気光学装置。
- 前記所定周期は、複数フレーム期間であることを特徴とする請求項1に記載の電気光学装置。
- 前記所定周期は、1水平走査期間であることを特徴とする請求項1〜3の何れか1項に記載の電気光学装置。
- 前記所定周期は、複数水平走査期間であることを特徴とする請求項1〜3の何れか1項に記載の電気光学装置。
- 前記請求項1〜5の何れか1項に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291462A JP2010117599A (ja) | 2008-11-13 | 2008-11-13 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291462A JP2010117599A (ja) | 2008-11-13 | 2008-11-13 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010117599A true JP2010117599A (ja) | 2010-05-27 |
Family
ID=42305302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291462A Pending JP2010117599A (ja) | 2008-11-13 | 2008-11-13 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010117599A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014164299A (ja) * | 2013-02-27 | 2014-09-08 | Samsung Display Co Ltd | 有機発光表示装置およびその駆動方法 |
-
2008
- 2008-11-13 JP JP2008291462A patent/JP2010117599A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014164299A (ja) * | 2013-02-27 | 2014-09-08 | Samsung Display Co Ltd | 有機発光表示装置およびその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10643563B2 (en) | Display device | |
JP5306762B2 (ja) | 電気光学装置及び電子機器 | |
JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
US20160372078A1 (en) | Goa circuit and a driving method thereof, a display panel and a display apparatus | |
US10380959B2 (en) | Pixel unit driving circuit, driving method and display apparatus for pixel unit using alternately switching elements having inverted polarities | |
JP2007298803A (ja) | 液晶装置の駆動方法及び液晶装置並びに電子機器 | |
JP2012189752A (ja) | 表示装置 | |
US8384704B2 (en) | Liquid crystal display device | |
US8902147B2 (en) | Gate signal line driving circuit and display device | |
JP5172212B2 (ja) | 液晶表示装置 | |
US10176779B2 (en) | Display apparatus | |
US8907882B2 (en) | Gate signal line drive circuit and display device | |
WO2009148006A1 (ja) | 表示装置 | |
KR20150028402A (ko) | 인셀 터치 액정표시장치 | |
JP2005128101A (ja) | 液晶表示装置 | |
JP2010117599A (ja) | 電気光学装置及び電子機器 | |
JP2012225999A (ja) | 表示装置 | |
JP2008299345A (ja) | 表示駆動装置及び表示装置 | |
JP2010113247A (ja) | 液晶表示装置 | |
WO2018062024A1 (ja) | 表示パネル | |
JP6297297B2 (ja) | 液晶表示装置 | |
JP2011085663A (ja) | 駆動回路及び表示装置 | |
JP4784620B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
JP2010091706A (ja) | 液晶表示装置および電子機器 | |
JP2007121934A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |