JP5172212B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に係わり、特に、携帯型装置の表示部に用いられる液晶表示装置の駆動回路に適用して有効な技術に関する。

ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン、ＴＶ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。

そして、このような液晶表示装置において小型のものが、携帯電話機等の携帯機器の表示装置として広く利用されている。液晶表示装置を携帯機器の表示装置として用いる場合には、従来の液晶表示装置に比べて、低消費電力であることが望まれている。

下記「特許文献１」には、液晶表示パネルにコモン電圧を供給するためにコモン用ゲートドライバを設け、各走査信号線にコモン電圧を供給する記載がある。しかしながら、「特許文献１」にはコモン電圧を制御することについては記載が無い。

特開平０５−２２４６２６号公報

携帯機器の表示装置として、液晶表示装置のさらなる低消費電力化がのぞまれている。そのため、駆動回路は低電圧で駆動するものが開発されている。また、従来の液晶表示装置では、コモン電圧を一定として、画素電極に印加する階調電圧を反転させていたが、低電圧駆動化のために画素電極に印加する電圧とは逆極性側にコモン電圧も変化させる、いわゆるコモン交流化駆動が行われている。

しかしながら、コモン交流化駆動において画素電極に書き込まれる電圧の大きさ、または信号線の長さによってコモン電圧が変動するといった問題が生じていた。

すなわち、コモン交流化駆動では、ある行を走査する期間において、１本のコモン配線により正極性用または負極性用のコモン電圧が、走査される行を構成する画素全てに供給されている。

このような方式では、横方向の画素数が多くなると、１本のコモン配線により供給する電荷量が増加し、供給能力が不足する。また、縦方向の画素数が多くなると、フレーム周波数が同じであれば、１行を走査する期間が短くなってしまい、１本のコモン配線から充分に電荷を供給するための時間も不足する。そのため、画素電極の電圧の変化によりコモン電圧が変動するといった問題が顕著になった。

このように高解像度化がすすむと、より多くの電流をより短い期間内に供給する必要が生じ、コモン電圧の電圧変動を表示に問題が生じない程度に抑えるためには、配線抵抗の低減が必要となる。しかしながら、高開口率化の要求もあり、高開口率化のためには、逆にコモン配線の幅は狭くすることが要求されている。

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、小型の液晶表示装置において、コモン電圧を安定して印加できる駆動回路及び液晶表示パネルの構成を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。

液晶表示装置は、２枚の基板と、２枚の基板の間に挟まれた液晶組成物と、基板に設けられた複数の画素と、画素に設けられた画素電極と、記画素電極に対向する対向電極と、オン状態で画素電極に映像信号を供給するスイッチング素子と、スイッチング素子に映像信号を供給する映像信号線と、スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、対向電極に対向電圧を供給する対向電極信号線と、映像信号を出力する第１の駆動回路と、走査信号を出力する第２の駆動回路と、対向電圧を出力する第３の駆動回路とを備える。

隣合う第１の走査信号線と第２の走査信号線と第３の走査信号線には、第１の走査信号線に制御されるスイッチング素子により映像信号が供給される第１の画素電極と、第２の走査信号線に制御されるスイッチング素子により映像信号が供給される第２の画素電極と、第３の走査信号線に制御されるスイッチング素子により映像信号が供給される第３の画素電極とを設け、第１の画素電極に対向する対向電極には第１の対向電極信号線が接続し、第２の画素電極に対向する対向電極には第２の対向電極信号線が接続し、第３の画素電極に対向する対向電極には第３の対向電極信号線が接続し、第１の走査信号線に走査信号が出力する第１の走査期間に、第２の画素電極の対向電極と第３の画素電極の対向電極とに、直前のフレーム期間に印加された電圧とは逆極性の対向電圧が供給される。

１つの走査期間に２本の対向電極信号線により正極性用の対向電極電圧と負極性用の対向電極電圧を供給することが可能となり、１本の対向電圧信号線により１走査期間に供給する電荷量が減少し、充分に対向電極を駆動することができ、対向電極電圧の変動を抑えることが可能となる。

液晶表示装置は、２枚の基板と、２枚の基板の間に挟まれた液晶組成物と、基板に設けられた複数の画素と、画素に設けられた画素電極と、画素電極に対向する対向電極と、オン状態で画素電極に映像信号を供給するスイッチング素子と、スイッチング素子に映像信号を供給する映像信号線と、スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、対向電極に対向電圧を供給する対向電極信号線と、映像信号を映像信号線に出力する第１の駆動回路と、走査信号を走査信号線に出力する第２の駆動回路と、対向電圧を対向電極信号線に出力する第３の駆動回路とを備える。

走査信号線に沿って複数の画素電極が形成され、該複数の画素電極のそれぞれはスイッチング素子を有し、走査信号線に走査信号が供給される１走査期間には、走査信号に制御されて複数の画素電極に映像信号が供給される。

走査信号線の第１の走査信号線と第２の走査信号線と第３の走査信号線とには、第１の走査信号線に制御される第１の画素電極と、第２の走査信号線に制御される第２の画素電極と、第３の走査信号線に制御される第３の画素電極とを設け、第２の画素電極に対向して設けられる第２の対向電極と、第３の画素電極に対向して設けられる第３の対向電極は、それぞれに供給される対向電圧が互いに逆極性となるように駆動され、第１の走査信号線に走査信号が出力する第１の走査期間に、第２の対向電極と第３の対向電極とに対向電圧が供給される。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１は、本発明の実施の形態の液晶表示装置の基本構成を示すブロック図である。同図に示すように、本実施の形態の液晶表示装置１００は、液晶表示パネル１と、駆動回路５と、フレキシブル基板７０と、バックライト１１０と、収納ケース（図示せず）とから構成される。

液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるカラーフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。

なお、本実施の形態は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がカラーフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。

ＴＦＴ基板２には、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１と映像信号線２２とで囲まれる領域に画素部８が形成されている。

なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。

各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。

なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。

駆動回路５は、ＴＦＴ基板２を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置される。駆動回路５は走査線駆動回路５１、分配回路６０、対向電極線駆動回路５２とに電気的に接続している。

ＴＦＴ基板２には、フレキシブル基板７０が接続されている。フレキシブル基板７０にはコネクタ４が設けられている。

コネクタ４は外部信号線と接続され外部からの信号が入力する。コネクタ４と駆動回路５の間には配線７１が設けられており、外部からの信号は配線７１を介して駆動回路５に入力する。

液晶表示パネル１は非発光素子であるため、光源を必要とするが、液晶表示装置１００にはバックライト１１０が設けられており、バックライト１１０は液晶表示パネル１に光を照射する。液晶表示パネル１は照射された光の透過・反射量を制御して表示を行う。なお、バックライト１１０は液晶表示パネル１の背面または前面に設けられるが、図１では図をわかり易くするために液晶表示パネル１と並べて示した。

液晶表示装置１００の外部に設けられた制御装置（図示せず）から送出された制御信号、および外部電源回路（図示せず）から供給される電源電圧が、コネクタ４、配線３１を介して駆動回路５に入力する。

外部から駆動回路５に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の各制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）、表示モード制御コマンドであり、入力した信号を基に、駆動回路５は液晶表示パネル１を駆動する。

駆動回路５は１チップの半導体集積回路（ＬＳＩ）から構成され、制御信号線６４を介して走査線駆動回路５１へ制御信号を出力し、制御信号線６６を介して制御信号を対向電極線駆動回路５２に出力している。また、分配回路６０には映像信号を出力している。

走査線駆動回路５１は、駆動回路５内部で発生させる基準クロックに基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線２１に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２１に接続された複数の薄膜トランジスタ１０が、１水平走査期間の間、映像信号線２２と画素電極１１との間を電気的に導通させる。

また、駆動回路５は画素が表示すべき階調に対応する階調電圧（映像信号）を分配回路６０に出力する。分配回路６０は１水平走査期間を分割して異なる映像信号線２２に階調電圧を分配する。映像信号線２２に分配回路６０から諧調電圧が供給されると、オン状態（導通）の薄膜トランジスタ１０を介して、映像信号線２２から階調電圧が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。

次に図２に液晶表示装置１の画素部８の平面図を示す。また図２のＡ−Ａ線で示す断面図を図３に示す。図２、図３では、横電界方式（In-plane switching mode）の液晶パネルの画素部８を示している。図２に示すようにＴＦＴ基板２には画素部８が形成されており、画素部８は走査信号線２１と対向電極信号線２５と映像信号線２２とに囲まれた領域となる。

走査信号線２１と映像信号線２２の交差部近傍にスイッチング素子（以後、薄膜トランジスタ、ＴＦＴとも呼ぶ）１０が形成される。前述したように、ＴＦＴ１０は走査信号線２１を介して供給されるゲート信号によりオン状態となり、映像信号線２２を介して供給される映像信号を画素電極１１に書き込む。

画素電極１１と対向電極１５とは櫛歯状に形成され、交互に配置されている。画素電極１１に供給された映像信号と、対向電極１５に供給される対向電圧との間に生じる電位差により、液晶分子の配向方向が変化して透過光の強度を制御することができる。

次に、液晶表示パネル１は図３に示すような断面構造をしており、ＴＦＴ基板２とカラーフィルタ基板３とが対向して配置されている。ＴＦＴ基板２とカラーフィルタ基板３との間には、液晶組成物４が保持されている。なお、ＴＦＴ基板２とカラーフィルタ基板３との周辺部には、シール材（図示せず）が設けられており、ＴＦＴ基板２とカラーフィルタ基板３とシール材とは、狭い隙間を有する容器を形成し、液晶組成物４はＴＦＴ基板２とカラーフィルタ基板３との間に封止される。また、符号１４と符号１８は液晶分子の配向を制御する配向膜である。

カラーフィルタ基板３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にカラーフィルタ１５０が形成されており、各カラーフィルタ１５０の境界には遮光のためにブラックマトリクス１６２が形成されている。

ＴＦＴ基板２は、少なくとも一部が透明なガラス、樹脂等からなる。ＴＦＴ基板２上には下地膜が形成されその上にポリシリコン膜からなる半導体層１３４が形成される。

半導体層１３４の上にはゲート絶縁膜１３６が形成され、ゲート絶縁膜１３６の上にはゲート電極１３１が形成される。前述したようにＴＦＴ基板２には走査信号線２１が形成されているが、走査信号線２１の一部はゲート電極１３１を形成する。走査信号線２１は、クロム（Ｃｒ）または、ジルコニウム（Zirconium）を主体とする層と、アルミニウム（Ａｌ）を主体とする層の多層膜から形成される。また、上面からＴＦＴ基板側の下面に向けて線幅が広がるように側面が傾斜している。

半導体層１３４の両端部には不純物が注入されドレイン領域１３２とソース領域１３３とが離間して形成されている。前述したように、ドレインとソースの呼び方は電位によって変化するが、本明細書では映像信号線２２と接続する方をドレインと呼び、画素電極１１と接続する方をソースと呼ぶ。

映像信号線２２は、モリブデン（Mo）とクロム（Cr）の合金や、モリブデン（Mo）又はタングステン（Ｗ）を主体とする２つの層で、アルミニウム（Al）を主体とする層を挟んだ多層膜から形成されている。また、ＴＦＴ３０を覆うように無機絶縁膜１４３と有機絶縁膜１４４が形成されている。ソース領域１３３は無機絶縁膜１４３と有機絶縁膜１４４とに形成されたスルーホール１４６を介して画素電極１１と接続されている。

なお、無機絶縁膜１４３は窒化シリコンや酸化シリコンを用いて形成可能であり、有機絶縁膜１４４は有機樹脂膜を用いることができ、その表面は比較的平坦に形成することが可能なものであるが、凹凸を形成すように加工することも可能である。

画素電極１１及び対向電極１５は透明導電膜からなり、透明導電膜は、ＩＴＯ（indium tin oxide）、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ (Indium Zinc Oxide)、ＺｎＯ (Zinc Oxide)、ＳｎＯ（酸化スズ）、Ｉｎ2Ｏ3（酸化インジウム）等の透光性の導電層から構成されている。

また、前述したクロムを主体とする層は、クロム単体でもクロムとモリブデン（Ｍｏ）等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミニウムを主体とする層は、アルミニウム単体でもアルミニウムとネオジウム（Neodymium）等の合金でもよい。

次に、図４に対向電極１５に供給する対向電圧ＶＣＯＭを一定周期で反転させる、所謂対向電圧反転駆動方式を用いる場合の走査信号ＶＳＣＮと映像信号ＶＳＩＧと対向電圧ＶＣＯＭとを示す。

図４に示す走査信号ＶＳＣＮは、任意の走査信号線２１に出力される走査信号を示している。図４に示すように走査信号線２１に供給される走査信号ＶＳＣＮがハイ（Ｈｉｇｈ）電圧である期間を１水平走査期間（１Ｈ）と呼ぶ。対向電圧反転駆動方式では、対向電圧ＶＣＯＭを１水平走査期間毎に反転する。対向電圧反転駆動方式を用いると、映像信号ＶＳＩＧの振幅が小さくても、映像信号ＶＳＩＧと対向電圧ＶＣＯＭとの電位差が大きくとることが可能で、低電圧駆動、低消費電力化が可能である。

映像信号ＮＳＩＧの符号ＶＳＨは、画素に供給される階調電圧が対向電圧ＶＣＯＭに対して正極性の信号である正階調電圧を示す。符号ＶＳＬは対向電圧ＶＣＯＭに対して負極性である負階調電圧を示す。

符号ＶＣＯＭＨは対向電極ハイ電圧で、ＶＣＯＭＬは対向電極ロウ電圧である。対向電圧ＶＣＯＭは１水平走査期間（１Ｈ）毎にハイ電圧ＶＣＯＭＨとロウ電圧ＶＣＯＭＬとの間で反転している。

走査信号ＶＳＣＮの符号ＶＧＯＮは画素部の薄膜トランジスタ（ＴＦＴ）１０をオンするための走査信号ＶＳＣＮのハイ電圧で、正階調電圧ＶＳＨの最大値よりしきい値電圧分以上高い電圧が必要となる。また、符号ＶＧＯＦＦは薄膜トランジスタ１０をオフするためのロウ（Ｌｏｗ）電圧であり、負階調電圧ＶＳＬの最小値よりしきい値電圧分以上低い電圧が必要となる。

次に、図５を用いて分配回路６０について説明する。図５ではＴＦＴ基板２に設けられた分配回路６０と、ＴＦＴ基板２に搭載された駆動回路５とを主に示しており、他の構成は省略している。

駆動回路５からは映像信号出力線６５が分配回路６０に入力している。分配回路６０にはスイッチング素子６２が形成されており、入力端子は映像信号出力線６５に接続し、出力端子は映像信号線２２に接続している。また、スイッチング素子６２の制御端子には分配制御線６３が接続している。

駆動回路５の映像信号出力線６５の１本は、３個のスイッチング素子６２と接続しており、３個並列に接続されたスイッチング素子６２が１組となって、３本の分配制御線６３に接続している。

駆動回路５は１水平走査期間を３つに分割して、３つの映像信号線２２に出力すべき映像信号を順番に出力する。スイッチング素子６２が順番にオン状態となることで、出力されるべき映像信号が各映像信号線２２に分配される。

分配回路６０を設けることで、駆動回路５の映像信号出力線６５の数を１／３に減少させることが可能で、映像信号出力線６５の接続信頼性を高めることが可能となる。また、駆動回路５の回路規模も小さく抑えることが可能となる。

図６のタイミングチャートに示すように、駆動回路５から映像信号出力線６５には、１水平走査期間１Ｈを３つに分けて、３本の映像信号線２２分の映像信号ＶＳＩＧＮが出力される。また、駆動回路５からは分配制御線６３に分配信号ＢＬ１、ＢＬ２、ＢＬ３が順番に出力することで、３本の映像信号線２２に映像信号が供給される。

次に図７と図８を用いて、走査線駆動回路５１と対向電極線駆動回路５２とに用いられるシフトレジスタ回路について説明する。

図７はシフトレジスタ回路の概略を示す回路図で、第１段目のシフトレジスタ回路１８１−１と第２段目のシフトレジスタ回路１８１−２とを示している。図８はシフトレジスタ回路のタイミングチャートでクロックΦ１とΦ２に従って出力ＯＵＴ１とＯＵＴ２から順番に信号が出力する様子を示す。

まず、スタートパルスΦＩＮが入力トランジスタ８１に入力すると、スタートパルスΦＩＮに従ってノードＮ１の電圧が上昇する。ノードＮ１が上昇してトランジスタ８２のしきい値を超えるとトランジスタ８２はオン状態となる。

この時、トランジスタ８６はオフ状態のため、ノードＮ１はフローティング状態である。そのため、トランジスタ８２がオン状態で、クロックΦ１がロウ電圧からハイ電圧に変化するに従い、ノードＮ１とノードＮ２に生じている容量９５によりノードＮ１の電圧は上昇する。よって、トランジスタ８２のゲート端子に印加された電圧はクロックΦ１よりも充分（しきい値電圧分に比較して）大きくなり、ノードＮ２の電圧はクロックΦ１のハイ電圧と同等となる。

ノードＮ２の電圧がクロックΦ１のハイ電圧となることで、トランジスタ８３を介してノードＮ３もハイ電圧となり、次段のトランジスタ８４はオン状態となる。

同様にトランジスタ９３のゲート端子もノードＮ１に接続しており、出力端子ＯＵＴ１からはクロックΦ１のハイ電圧が出力する。

次段のトランジスタ８４もオン状態で、クロックΦ２がロウ電圧からハイ電圧に変化すると、ノードＮ３とノードＮ４に生じている容量９６によりノードＮ３の電圧はクロックΦ２よりも充分大きくなり、ノードＮ４の電圧はクロックΦ２のハイ電圧と同等となる。

ノードＮ４の電圧がクロックΦ２のハイ電圧となることで、出力ＯＵＴ２からハイ電圧が出力し、トランジスタ８５を介してノードＮ５もハイ電圧となり、次段にオン状態が伝えられる。

この時、トランジスタ９１がオン状態となりノードＮ６がハイ電圧となることで、トランジスタ８６の制御端子にハイ電圧が伝えられトランジスタ８６がオン状態となり、ノードＮ１と電源電圧ＶＳＳが導通状態となり、ノードＮ１は電圧ＶＳＳで供給されるロウ電圧となる。

そして、ノードＮ６はオン状態が保持されて、ノードＮ１がロウ電圧で安定するため、トランジスタ８２等がノイズで誤動作することが防げるが、次のフレーム開始時にはスタートパルスΦＩＮによりトランジスタ８８がオン状態となりトランジスタ８６の制御端子にロウ電圧を供給することで、ノードＮ１をフローティング状態とする。なお、トランジスタ８９、トランジスタ９２もトランジスタ８８と同様の動作を行う。

このシフトレジスタを走査線駆動回路５１と対向電極線駆動回路５２に用いることで、小型で低消費電力な回路が実現できる。

次に図９、図１０を用いて、対向電極線駆動回路５２の動作について説明する。図９は対向電極線駆動回路５２の交流駆動回路１８２の概略構成図であり、図１０は対向電極線駆動回路５２の動作を示すタイミングチャートである。

図９に示す対向電極線駆動回路５２には、図中左側から前述のシフトレジスタ回路の出力が入力する。シフトレジスタ回路は図中下から上に出力がシフトするものとする。例えば、入力端子１７０に出力ＯＵＴ２が入力し、入力端子１７５に出力ＯＵＴ１が入力する。

まず前段の出力ＯＵＴ１により、入力端子１７５にハイ電圧が入力し、ノードＮ１３がハイ電圧となる。ノードＮ１３がハイ電圧となると、トランジスタ１２３とトランジスタ１２４がオン状態となり、ノードＮ１４とノードＮ１５は電源電圧線１７３と導通状態となる。電源電圧線１７３にはロウ電圧（ＶＳＳ）が供給されているので、ノードＮ１４とノードＮ１５とはロウ電圧となる。

さらに、ノードＮ１４と接続されたノードＮ１１および、ノードＮ１５に接続されたノードＮ１２もロウ電圧となるので、トランジスタ１２７とトランジスタ１２８はオフ状態となる。この時、出力端子１７９はフローティング状態ＦＬとなる。

次に、入力端子１７０に出力ＯＵＴ２が入力すると、ノードＮ１０はハイ電圧となり、トランジスタ１２１とトランジスタ１２２とはオン状態となる。そのため、交流駆動信号線１７１とノードＮ１１とが導通状態となり、交流駆動信号線１７２とノードＮ１２とが導通状態となる。

交流駆動信号線１７１には図１０に示す交流信号Ｍが供給されており、交流駆動信号線１７２には交流信号Ｍｂａｒが供給されている。交流信号Ｍと交流信号Ｍｂａｒとはそれぞれ位相が反転した信号である。そのため、ノードＮ１１がハイ電圧の場合にノードＮ１２はロウ電圧となる。

ノードＮ１１がハイ電圧で、ノードＮ１２がロウ電圧の場合には、トランジスタ１２７がオン状態で、トランジスタ１２８がオフ状態となり、出力端子１７９は電源電圧線１７７と導通状態となり、電源電圧線１７８と非導通状態となる。

電源電圧線１７７には対向電極ハイ電圧ＶＣＯＭＨが供給され、電源電圧線１７８には対向電極ロウ電圧ＶＣＯＭＬが供給されており、出力端子１７９は対向電極信号線２５に接続しているため、ノードＮ１１がハイ電圧の場合には対向電極信号線２５には対向電極ハイ電圧ＶＣＯＭＨが出力する。対して、ノードＮ１２がハイ電圧でノードＮ１１がロウ電圧の場合には、対向電極信号線２５には対向電極ロウ電圧ＶＣＯＭＬが出力する。

その後、出力ＯＵＴ２がロウ電圧となってもノードＮ１１にはハイ電圧が保持され、トランジスタ１２５によってノードＮ１４は電源電圧線１７６からロウ電圧（ＶＳＳ）が供給され、さらにノードＮ１２がロウ電圧となってトランジスタ１２６をオフ状態とするので、ノードＮ１５、ノードＮ１１にはハイ電圧が保持されることで対向電極信号線２５には対向電極ハイ電圧ＶＣＯＭＨが継続して出力する。

なお、入力端子１７０から入力したハイ電圧は次段に出力端子１７４から出力しており、次段のノードＮ１４、ノードＮ１１、ノードＮ１５、ノードＮ１２をロウ電圧とし、次段のトランジスタ１２７とトランジスタ１２８をオフ状態とする。

前述のシフトレジスタ回路１８１と交流駆動回路１８２とを組合わせた走査回路５３について図１１を用いて説明する。

シフトレジスタ回路１８１からは出力ＯＵＴが出力するので、走査信号ＯＵＴを走査信号線２１に走査信号ＶＳＣＮとして出力し、さらに出力ＯＵＴを交流駆動回路１８２の駆動にも利用している。

ただし、走査信号線２１と対向電極信号線２５とを同時に切り換えたのでは、画素電極１１と対向電極１５との間で電位が変動する可能性があるので、先に対向電極の電圧を反転した後で、走査信号線２１に走査信号ＶＳＣＮを出力することとした。

図１２に図１１の走査回路５３の動作について説明するタイミングチャートを示す。シフトレジスタ回路１８１−１に入力するスタートパルスΦＩＮで交流駆動回路１８２−１のトランジスタ１２７とトランジスタ１２８（図９参照）を非導通状態とすることで、対向電極信号線２５−１を一旦フローティング状態ＦＬとする。

その後、クロック信号Φ１がトランジスタ９３（図７参照）から出力することで、シフトレジスタ回路１８１−１からハイ電圧が出力ＯＵＴ１として交流駆動回路１８２−１に入力し交流信号Ｍがロウ電圧で、交流信号Ｍｂａｒがハイ電圧の場合にはトランジスタ１２８と電源電圧線１７８とが導通状態となり、対向電極信号線２５−１には対向電極電圧Ｖｃｏｍ（１）として対向電極ロウ電圧ＶＣＯＭＬが出力する。

次に、シフトレジスタ回路１８１−１から出力する出力ＯＵＴ１で交流駆動回路１８２−２のトランジスタ１２７とトランジスタ１２８を非導通状態とすることで、対向電極信号線２５−２を一旦フローティング状態ＦＬとする。

その後、クロック信号Φ２がトランジスタ９４（図７参照）から出力することで、シフトレジスタ回路１８１−２からハイ電圧が出力ＯＵＴ２として交流駆動回路１８２−２に入力し交流信号Ｍがハイ電圧で、交流信号Ｍｂａｒがロウ電圧の場合にはトランジスタ１２７と電源電圧線１７７とが導通状態となり、対向電極信号線２５−２には対向電極電圧Ｖｃｏｍ（２）として対向電極ハイ電圧ＶＣＯＭＨが出力する。

この時、シフトレジスタ回路１８１−２から出力する出力ＯＵＴ２を走査信号線２１−１に出力する走査信号ＶＳＣＮ−１として利用する。

このように、走査回路５３は走査信号線駆動回路５１と対向電極線駆動回路５２の機能を合わせ持っており、小さな回路規模で走査信号と対向電極信号とを出力することが可能となっている。

図１３にこの回路規模を小さくできる走査回路５３を走査信号線２１の両端に設け両側から走査信号と対向電極信号を供給する液晶表示パネルの概略ブロック図を示す。

図１３では分配回路６０と、走査回路５３と画素部８とを主に示しており、他の構成は省略している。走査信号線２１の両側から走査回路５３−１と５３−２とが走査信号を供給し、対向電極信号線２５の両側から対向電極信号を供給している。このように、走査回路５３を形成する面積が小さいため１基板上に２個の走査回路５３を形成することが可能となっている。

つぎに、図１３に示す回路のタイミングチャートを図１４に示す。走査信号線２１−１がハイ電圧を出力する１水平期間前に対向電極信号線２５−１はハイ電圧になっており、その後、走査信号線２１−１がハイ電圧となることで、走査信号線２１−１に接続された薄膜トランジスタ１０がオン状態となり、分配信号ＢＬによりオン状態のスイッチング素子６２を介して映像信号線２２に映像信号ＶＳＩＧが供給される。

図１４に示す走査期間では、映像信号ＶＳＩＧは対向電極に対して負極性のため、画素電極が対向電極に対して負側に変動する。このため、画素電極と容量を形成する対向電極も負側に変動して図１４に示すノイズが発生する。

次の走査信号線２１−２がオン状態の場合は、映像信号ＶＳＩＧは対向電極に対して正極性のため、対向電極は正側に変動してノイズ発生の要因となる。

図１３に示す回路では、走査信号線２１の両側から走査信号を供給し、対向電極信号線２５の両側から対向電極信号を供給しているので、走査回路５３の駆動能力が強化されているため、ノイズは小さく抑えられている。

ただし、図１３に示す回路では、走査信号線２１−１を走査する期間において、対向電極信号線２５−１を例えばハイ電圧とする場合では、図９の電源電圧線１７７から対向電極ハイ電圧ＶＣＯＭＨが対向電極信号線２５−１に供給されることとなる。そして、次の行である走査信号線２１−２を走査する期間において、対向電極信号線２５−２を例えばロウ電圧とする場合では、図９の電源電圧線１７８から対向電極ロウ電圧ＶＣＯＭＬが対向電極信号線２５−２に供給される。

このような構成では、１本の対向電極信号線２５はその行の走査期間において、対向電極ハイ電圧ＶＣＯＭＨまたは対向電極ロウ電圧ＶＣＯＭＬをその行を構成する全ての画素に供給することとなる。

このような、図１１または、図１３に示す回路では、横方向の画素数が多くなると、１本の対向電極信号線２５から供給する電荷量が大きくなるといった問題が生じる。また、縦方向の画素数が多くなると、フレーム周波数が同じであれば、１行を走査する期間が短くなるといった問題が生じる。

すなわち、画素数が増加し高解像度化すると、より多くの電流をより短期間内に供給することになり、画素に書き込んだ電圧と対向電極間の電圧変動を一定範囲内に抑えて、高い表示品質を保つためには、対向電極信号線２５の配線抵抗の低減が必要となる。

しかし、一方では開口率の維持という要求もあり、安易に配線幅を広げて配線抵抗を低くすると、１本の対向電極信号線２５当たりの長さ÷配線幅が大きくなり開口率を低くすることとなる。そのため、開口率を考慮すると配線幅は狭くなり抵抗値は高くなるといった制約がある。

そこで、本発明では、１走査期間内に２本の対向電極信号線２５を駆動することとした。

図１５に示す回路では、図中左側から走査回路５３−Ｌで１走査期間先に対向電極信号線２５の極性を反転し、走査回路５３−Ｒは１走査期間遅れて対向電極信号線２５の極性を反転する。

以下、図１６に示すタイミングチャートと併せて、図１５に示す回路を説明する。まず時刻ｔ１に、スタートパルスΦＩＮ−Ｌが走査回路５３−Ｌに入力すると同じタイミングで、スタートパルスΦＩＮ−Ｒが走査回路５３−Ｒに入力する。スタートパルスΦＩＮ−Ｌが走査回路５３−Ｌに入力すると交流駆動回路１８２−１Ｌはリセットされ、対向電極信号線２５−１Ｌへの出力はフローティング状態ＦＬとなる。

同時に時刻ｔ１にはスタートパルスΦＩＮ−Ｒが交流駆動回路１８２−１Ｒに入力すると、交流駆動回路１８２−１Ｒはリセットされ、対向電極信号線２５−２Ｒへの出力はフローティング状態ＦＬとなる。

次に１走査期間後の時刻ｔ２に、シフトレジスタ回路１８１−１Ｌから出力ＯＵＴ１Ｌとシフトレジスタ回路１８１−１Ｒから出力ＯＵＴ１Ｒが出力して、対向電極信号線２５−１Ｌには対向電極ロウ電圧ＶＣＯＭＬが出力し、対向電極信号線２５−２Ｒには対向電極ハイ電圧ＶＣＯＭＨが出力する。

よって時刻ｔ２では、対向電極信号線２５−１Ｌと対向電極信号線２５−２Ｒとに前フレームと極性が反転した対向電極電圧が出力する。

なお、時刻ｔ２では、シフトレジスタ回路１８１−１Ｌの出力ＯＵＴ１Ｌにより、交流駆動回路１８２−２Ｌはリセットされ対向電極信号線２５−２Ｌへの出力はフローティング状態ＦＬとなる。また、出力ＯＵＴ２Ｒにより交流駆動回路１８２−３Ｒはリセットされ対向電極信号線２３−３Ｒへの出力もフローティング状態ＦＬとなる。

さらに１走査期間後の時刻ｔ３には、シフトレジスタ回路１８１−２Ｌの出力ＯＵＴ２Ｌにより対向電極信号線２５−２Ｌには対向電極ハイ電圧ＶＣＯＭＨが出力する。また、走査信号線２１−１Ｌと２１−１Ｒには走査信号が出力する。

さらに１走査期間後の時刻ｔ４には、シフトレジスタ回路１８１−３Ｌの出力ＯＵＴ３Ｌとシフトレジスタ回路１８１−３Ｒの出力ＯＵＴ３Ｒにより走査信号線２１−２Ｌと２１−２Ｒには走査信号が出力する。

このように時刻ｔ２には、対向電極信号線２５−２Ｒに対向電極ハイ電圧ＶＣＯＭＨが出力し、時刻ｔ３に対向電極信号線２５−２Ｌに対向電極ハイ電圧ＶＣＯＭＨが出力した後、走査信号線２１−２Ｌと２１−２Ｒに走査信号が出力するので、対向電極信号線２５を充分駆動した後に走査信号が出力することとなり、対向電極信号線２５を駆動する能力が増強されるために、対向電極信号線２５に生じるノイズを抑えることが可能となる。

次に図１７に同じ走査信号線２１にゲート端子が接続された薄膜トランジスタ１０を有する画素８の列において、交互に異なる対向電極信号線２５に接続する構成を示す。図１７においては、符号１Ｒ１で示す画素は対向電極信号線２５−１に接続し、符号１Ｇ１で示す画素は対向電極信号線２５−２に接続している。

このような構成にすると、画素１Ｒ１と画素１Ｇ１とで、画素電極に書き込む映像信号の極性を逆極性とすることができ、いわゆるドット反転駆動が可能となる。ドット反転駆動とすると交流化される単位が画素毎の市松模様となるので、対向電極に生じるノイズによる画面のちらつきが抑えられる。

図１７に示す回路では、まず対向電極信号線２５−１が走査回路５３−Ｌにより極性が反転し、対向電極信号線２５−２が走査回路５３−Ｒによって極性が反転する。また、対向電極信号線２５−１に出力する対向電極電圧と対向電極信号線２５−２に出力する対向電極電圧とは逆極性にしている。

その後、走査信号線２１−１に走査信号が出力するが、画素１Ｒ１には対向電極信号線２５−１により対向電極信号が供給され、画素１Ｇ１には対向電極信号線２５−２により、画素１Ｒ１とは逆極性の対向電極信号が供給されため、映像信号も画素１Ｒ１と画素１Ｇ１では逆極性となる。

このように、１走査期間に２本の対向電極信号線２５の極性を反転し、１本の走査信号線２１にゲート端子が接続した薄膜トランジスタ１０の列において、交互に対向電極を対向電極信号線２５−１と対向電極信号線２５−２に接続すると、隣合う２つの画素８で異なる極性の映像信号を書き込むことが可能となり、１方の極性で映像信号が書き込まれることにより生じるノイズを抑えることが可能となる。

なお、対向電極信号線２５−２は走査信号線２１−１にゲート電極が接続する薄膜トランジスタを有する画素１Ｇ１と１Ｒ２の対向電極に信号を供給するが、次段の走査信号線２１−２にゲート電極が接続する薄膜トランジスタを有する画素２Ｒ１と２Ｂ１の対向電極にも信号を供給している。

すなわち、対向電極信号線２５は１列の画素の半分に、１走査期間早く対向電極電圧を供給することができ、１列の画素を２走査期間に分けて駆動することになり、走査回路５３の駆動能力に余裕をもたせることが可能になる。

また、ドット反転駆動を行う場合の分配回路６０の動作として、１走査期間を２つに分けて、例えば１走査期間の前半で対向電極電圧に対して正極性の映像信号を出力し、後半で負極性の映像信号を出力するように用いることが可能である。

次に図１８に図１７に示す回路の画素部の概略平面図を示す。画素８−１の対向電極１５は対向電極信号線２５−１にスルーホール１４７を介して接続しており、画素８−２の対向電極１５は対向電極信号線２５−２にスルーホール１４７を介して接続している。

なお、対向電極信号線２５と走査信号線２１とは隣接して形成しているため、同じ導電層で形成する場合には、対向電極１５は走査信号線２１を乗越えて接続する必要が生じる。そのため、対向電極１５は絶縁層に形成されるスルーホール１４７を介して対向電極信号線２５と接続されることになる。

次に図１９に、３画素毎に接続する対向電極信号線２５を異ならせる回路を示す。分配回路６０はＲＧＢ１組になっており、画素１Ｒ１、１Ｇ１、１Ｂ１に正極性の映像信号が出力すると、画素１Ｒ２、１Ｇ２、１Ｂ２には負極性の映像信号が出力する。

画素１Ｒ１、１Ｇ１、１Ｂ１の対向電極１５には対向電極信号線２５−１から対向電極電圧が供給されており、例えば画素１Ｒ１、１Ｇ１、１Ｂ１に正極性の映像信号が出力すると、対向電極１５には正極性用の対向電極電圧が供給される。

対して、画素１Ｒ２、１Ｇ２、１Ｂ２の対向電極１５には対向電極信号線２５−２から対向電極電圧が供給されており、例えば画素１Ｒ２、１Ｇ２、１Ｂ２に負極性の映像信号が出力すると、対向電極１５には負極性用の対向電極電圧が供給される。

図１９に示す回路構成とすると、駆動回路５（図１参照）は分配回路６０に対して、１走査期間に同極性の映像信号を出力することとなり、駆動回路５の負担が軽減される。

次に、図２０にゲート電極を走査信号線２１に対してジグザグに接続した回路を示す。図２０に示すように、走査信号線２１は図中Ｘ方向に延伸するが、１画素毎に走査信号線２１に接続するゲート電極が図中Ｙ方向に交互に配置されている。

そのため、同じ走査信号線２１によって薄膜トランジスタ１０がオン状態となり映像信号が書き込まれる画素はＹ方向にずれており、Ｘ方向に隣合う２つの画素は異なる走査信号線２１によって駆動されることとなる。

例えば、走査信号線２１−１に走査信号が出力する場合には、画素１Ｇ１、１Ｒ２、１Ｂ２に映像信号が書き込まれる。よって、対向電極信号線２５−１に接続する画素の半分に映像信号が書き込まれることになる。

次に、走査信号線２５−２に走査信号が出力すると、対向電極信号線２５−１に接続する残りの画素１Ｒ１、１Ｂ１、１Ｇ２、１Ｒ３に映像信号が書き込まれる。

また同時に、対向電極信号線２５−２に接続する画素２Ｇ１、２Ｒ２、２Ｂ２、に映像信号が書き込まれる。このように、ゲート電極を走査信号線２１に対してジグザグに接続することで、１走査信号線により２本の対向電極信号線に接続する画素に映像信号を書き込むこととなる。

図２０に示す回路では、１本の対向電極信号線２５に接続する画素の半分に映像信号を１走査期間で書き込み、残りの画素を別の１走査期間で書き込むことが可能となり、１本の対向電極信号線２５が受け持つ画素が半分になる。よって、１本の対向電極信号線２５が供給する電荷の量が約半分となることで、対向電極信号線２５の負担が軽減する。

図２１に図２０に示す回路の概略画素構成を示す。図２１では対向電極信号線２５がＹ方向に折れ曲がり蛇行している。図２１の構成とすることで、ソース電極１３３は対向電極信号線２５と重なり合うことが無く、不要な寄生容量の発生を抑えることが可能となっている。

図２１では、対向電極信号線２５は走査信号線２１と同層で形成し、対向電極１５は画素電極１１と同層で形成されている。そのため、対向電極信号線２５と対向電極１５とはスルーホール１４７を介して接続されている。

次に、図２２に走査信号線２１を蛇行して形成した概略画素構成を示す。走査信号線２１は映像信号線２２に重ねて形成され、Ｙ方向に折れ曲がっている。走査信号線２１が蛇行することで、Ｘ方向に隣あう画素は異なる対向電極信号線２５と接続しており、Ｘ方向に隣あう画素で異なる極性の映像信号を書き込むことが可能となる。また、１本の対向電極信号線２５が受け持つ画素が半分になり、１本の対向電極信号線２５が供給する電荷の量が約半分となることで、対向電極信号線２５の負担が軽減する。

次に、図２３に対向電極１５を画素電極１１の下層に帯状に形成した概略画素構成を示す。対向電極１５を画素電極１１の下層に形成していることで、対向電極１５を乗越える構成について考慮する必要がなくシンプルな構成で液晶表示パネル１を形成することが可能である。

本発明の実施の形態の液晶表示装置を示す概略ブロック図である。 本発明の実施の形態の液晶表示装置の概略画素平面図である。 本発明の実施の形態の液晶表示装置に概略画素断面図である。 本発明の実施の形態の液晶表示装置に用いられる駆動波形を示すタイミングチャートである。 本発明の実施の形態の液晶表示装置に用いられる駆動回路の概略図である。 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。 本発明の実施の形態の液晶表示装置の駆動回路を示す概略回路図である。 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。 本発明の実施の形態の液晶表示装置の駆動回路を示す概略回路図である。 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。 本発明の実施の形態の液晶表示装置の駆動回路を示す概略回路図である。 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。 本発明の実施の形態の液晶表示装置を示す概略回路図である。 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。 本発明の実施の形態の液晶表示装置を示す概略回路図である。 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。 本発明の実施の形態の液晶表示装置を示す概略回路図である。 本発明の実施の形態の液晶表示装置を示す概略平面図である。 本発明の実施の形態の液晶表示装置を示す概略回路図である。 本発明の実施の形態の液晶表示装置を示す概略回路図である。 本発明の実施の形態の液晶表示装置を示す概略平面図である。 本発明の実施の形態の液晶表示装置を示す概略平面図である。 本発明の実施の形態の液晶表示装置を示す概略平面図である。

符号の説明

１…液晶表示パネル、２…ＴＦＴ基板、５…駆動回路、８…画素部、９…表示領域、１０…スイッチング素子（薄膜トランジスタ）、１１…画素電極、２１…走査信号線、２２…映像信号線、７０…フレキシブルプリント基板、１００…液晶表示装置。

Claims (6)

1. 第１の基板と、第２の基板と、
   前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、
   前記第１の基板に設けられた複数の画素と、
   前記複数の画素がマトリクス状に配置された表示領域と、
   前記画素に設けられた画素電極と、
   前記画素電極に対向する対向電極と、
   オン状態で前記画素電極に映像信号を供給するスイッチング素子と、
   前記スイッチング素子に映像信号を供給する映像信号線と、
   前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、
   前記対向電極に対向電圧を供給する対向電極信号線と、
   前記映像信号を出力する第１の駆動回路と、
   前記走査信号を出力する第２の駆動回路と、
   前記対向電圧を出力する第３の駆動回路とを有し、
   前記第３の駆動回路は、前記表示領域の左側と右側に形成され、互いに極性が反転した対向電極ハイ電圧と対向電極ロウ電圧のうち、同じ極性の対向電圧を同じ前記対向電極信号線に出力し、
   前記第３の駆動回路は、前記映像信号が前記対向電圧に対して正極性の場合に対向電極ロウ電圧を出力し、前記映像信号が前記対向電圧に対して負極性の場合に対向電極ハイ電圧を出力し、
   前記走査信号線は、第１の走査信号線と前記第１の走査信号線に隣接する第２の走査信号線とを有し、
   前記第１の走査信号線が選択された後に前記第２の走査信号線が選択され、
   前記画素電極は、前記第１の走査信号線に制御され映像信号が供給される第１の画素電極と、前記第２の走査信号線に制御され映像信号が供給される第２の画素電極とを有し、
   前記第２の駆動回路から前記第１の走査信号線に走査信号が出力する第１の走査期間に、前記表示領域の左側に設けられた前記第３の駆動回路は前記第２の駆動回路の出力信号を受けて、前記第２の画素電極に対向する対向電極に対向電圧を出力し、
   前記第２の画素電極に対向する対向電極に対向電圧が出力する際には、前記表示領域の右側に設けられた前記第３の駆動回路から、１水平期間前に前記第２の画素電極に対向する対向電極に対向電圧が出力していることを特徴とする液晶表示装置。
2. 前記第１の駆動回路の出力は、第４の駆動回路に入力し、該第４の駆動回路は前記第１の駆動回路の１本の出力から前記液晶表示装置のｎ本の映像信号線の１本を選択して、前記第１の走査期間に前記ｎ本の映像信号線に順次映像信号を供給可能なことを特徴とする請求項１に記載の液晶表示装置。
3. 前記第２の駆動回路は前記走査信号の両端に形成され、前記第３の駆動回路は前記対向電極信号線の両端に形成されることを特徴とする請求項１に記載の液晶表示装置。
4. 第１の基板と、第２の基板と、
   前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、
   前記第１の基板に設けられた複数の画素電極と、
   前記複数の画素電極がマトリクス状に配置された表示領域と、
   前記画素電極に映像信号を供給するスイッチング素子と、
   前記スイッチング素子に映像信号を供給する映像信号線と、
   前記スイッチング素子を制御する走査信号を供給する走査信号線と、
   前記映像信号を出力する第１の駆動回路と、
   前記走査信号を出力する複数の第２の駆動回路と、
   前記複数の画素電極に対向する対向電極に対向電極信号線を介して対向電圧を出力する第３の駆動回路とを有し、
   前記第３の駆動回路は、前記表示領域の左側と右側に形成され、互いに極性が反転した対向電極ハイ電圧と対向電極ロウ電圧のうち、同じ極性の対向電圧を同じ前記対向電極信号線に出力し、
   前記第３の駆動回路は、前記映像信号が前記対向電圧に対して正極性の場合に対向電極ロウ電圧を出力し、前記映像信号が前記対向電圧に対して負極性の場合に対向電極ハイ電圧を出力し、
   前記走査信号線は、第１の走査信号線と前記第１の走査信号線に隣接する第２の走査信号線とを有し、
   前記第１及び第２の走査信号線は順に選択され、
   前記走査信号線は水平方向に延在し、該走査信号線により制御されるスイッチング素子に接続され、
   前記第１の走査信号線により制御される前記スイッチング素子に接続された前記画素電極は、隣接する第１の画素電極と第２の画素電極とが、前記第１の走査信号線を挟んで配置され、
   前記第１の走査信号線に走査信号が出力する走査期間に、前記表示領域の左側に設けられた前記第３の駆動回路は前記第２の駆動回路の出力信号を受けて、前記第１及び第２の走査信号線に間に配置された画素電極に対向する対向電極に対向電圧を出力し、
   前記第１及び第２の走査信号線に間に配置された対向電極に対向電圧を出力する際には、前記表示領域の右側に設けられた前記第３の駆動回路から、１水平期間前に前記第１及び第２の走査信号線に間に配置された対向電極に対向電圧が出力していることを特徴とする液晶表示装置。
5. 前記第１の駆動回路の出力は、第４の駆動回路に入力し、該第４の駆動回路は前記第１の駆動回路の１本の出力から前記液晶表示装置のｎ本の映像信号線の１本を選択して、前記第１の走査期間に前記ｎ本の映像信号線に順次映像信号を供給可能なことを特徴とする請求項４に記載の液晶表示装置。
6. 前記第２の駆動回路は前記走査信号の両端に形成され、前記第３の駆動回路は前記対向電極信号線の両端に形成されることを特徴とする請求項４に記載の液晶表示装置。

Images