JP6602136B2

JP6602136B2 - 表示装置

Info

Publication number: JP6602136B2
Application number: JP2015195072A
Authority: JP
Inventors: 徹夫深海; 正宏石井
Original assignee: Panasonic Liquid Crystal Display Co Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd
Priority date: 2015-09-30
Filing date: 2015-09-30
Publication date: 2019-11-06
Anticipated expiration: 2035-09-30
Also published as: JP2017068119A; US20170092182A1; US10891892B2

Description

本発明は、表示装置に関する。

近年、表示パネルは、高精細化に伴いゲート線の本数が増加している。ゲート線の本数が増加すると、ゲート線の引き出し線の本数も増加し、額縁領域の面積が増大する。この問題を解決し得る構成として、例えば特許文献１には、ゲート線を複数のブロック（グループ）に分け、ブロック毎にゲート線を走査する駆動方式が開示されている。この駆動方式によれば、ゲート線の引き出し線の本数を少なくできるため、額縁領域の面積を縮小できる。

特開２００８−７７００７号公報

しかし、従来の駆動方式の表示装置では、ゲート線を選択するための薄膜トランジスタの配置の構造上、隣り合う２つのブロックの間に隙間が生じ、この隙間からバックライト光が漏れる。そして、漏れたバックライト光が表示領域に入り込むことにより、表示画像におけるブロックの境界ごとに横筋等の表示ムラが出現するという問題が生じる。

本発明は、上記問題点に鑑みてなされたものであり、その目的は、グループ毎にゲート線を走査する駆動方式の表示装置における表示ムラを低減することにある。

上記課題を解決するために、本発明に係る表示装置は、第１方向に延在する複数のデータ線と、第２方向に延在するとともに、第１方向に隣り合う複数本ずつが１つのグループに分けられた複数のゲート線と、複数の前記グループそれぞれに対応して複数のブロックに分けられており、それぞれの一方の導通電極が前記複数のゲート線それぞれの端部に接続された複数のセレクタトランジスタと、前記ブロックごとに設けられており、該ブロックに含まれる複数の前記セレクタトランジスタそれぞれの制御電極に接続された複数の選択信号供給配線と、互いに異なる前記グループに対応する複数の前記セレクタトランジスタそれぞれの他方の導通電極に共通して接続された複数のゲート電圧供給配線と、前記複数の選択信号供給配線それぞれに、前記セレクタトランジスタをオン又はオフする制御電圧を供給するとともに、前記複数のゲート電圧供給配線それぞれに、順次、ゲート電圧を供給するゲートドライバと、少なくとも隣り合う２つの前記ブロックの間に配置された遮光部と、を含むことを特徴とする。

本発明に係る表示装置では、前記遮光部は、複数の前記ブロックに含まれる、走査方向に順に並べられた第１ブロック及び第２ブロックにおいて、前記第１ブロックの最後に走査される前記ゲート線に接続された前記セレクタトランジスタと、前記第２ブロックの最初に走査される前記ゲート線に接続された前記セレクタトランジスタとの間に配置されてもよい。

本発明に係る表示装置では、１つの前記ブロックに含まれる複数の前記セレクタトランジスタそれぞれの制御電極は、一体に形成されてもよい。

本発明に係る表示装置では、前記遮光部は、前記セレクタトランジスタの制御電極が延長した部分であってもよい。

本発明に係る表示装置では、前記遮光部は、ダミートランジスタで構成されており、１つの前記ブロックに含まれる複数の前記セレクタトランジスタそれぞれの制御電極と、該ブロックに対応する前記ダミートランジスタの制御電極とは、一体に形成されてもよい。

本発明に係る表示装置では、前記各ダミートランジスタの一方の導通電極及び他方の導通電極には信号線が接続されていなくてもよい。

本発明に係る表示装置では、前記各ダミートランジスタの一方の導通電極にはダミー信号を供給するダミー信号供給配線が接続されており、他方の導通電極には容量が接続されてもよい。

本発明に係る表示装置では、前記各ダミートランジスタの一方の導通電極にはダミー信号を供給するダミー信号供給配線が接続されており、前記複数のダミートランジスタそれぞれの他方の導通電極は互いに電気的に接続されてもよい。

本発明に係る表示装置では、前記各ダミートランジスタの一方の導通電極には対応する前記ゲート電圧供給配線が接続されており、他方の導通電極には容量が接続されてもよい。

本発明に係る表示装置では、前記各ダミートランジスタの一方の導通電極には前記ゲート電圧供給配線が接続されており、前記各ダミートランジスタの他方の導通電極は互いに電気的に接続されてもよい。

本発明に係る表示装置では、前記各ダミートランジスタの一方の導通電極には、対応する前記ゲート電圧供給配線が接続されており、奇数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極には、第１容量が接続されており、偶数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極には、第２容量が接続されてもよい。

本発明に係る表示装置では、前記各ダミートランジスタの一方の導通電極には、対応する前記ゲート電圧供給配線が接続されており、奇数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極は互いに電気的に接続されており、偶数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極は互いに電気的に接続されてもよい。

本発明に係る表示装置によれば、グループ毎にゲート線を走査する駆動方式の表示装置における表示ムラを低減することができる。

本実施形態に係る液晶表示装置の概略構成を示す平面図及び側面図である。本実施形態に係る表示パネルの概略構成を示す平面図である。本実施形態に係る表示パネルの詳細な構成を示す平面図である。本実施形態に係る表示パネルの動作を示すタイミングチャートである。構成例１に係る表示パネルのブロックの詳細な構成を示す平面図である。構成例２に係る表示パネルのブロックの詳細な構成を示す平面図である。構成例３に係る表示パネルのブロックの詳細な構成を示す平面図である。構成例４に係る表示パネルのブロックの詳細な構成を示す平面図である。構成例５に係る表示パネルのブロックの詳細な構成を示す平面図である。本実施形態に係る表示パネルの他の構成を示す平面図である。変形例に係る表示パネルの構成を示す平面図である。変形例に係る表示パネルの構成を示す平面図である。変形例に係る表示パネルの構成を示す平面図である。

本発明の一実施形態について、図面を用いて以下に説明する。本発明の実施形態では、表示装置として、液晶表示装置を例に挙げるが、本発明はこれに限定されず、例えば有機ＥＬ表示装置等であってもよい。また、本発明の実施形態では、ＣＯＧ（Chip On Glass）方式の液晶表示装置を例に挙げるが、これに限定されず、例えばＣＯＦ（Chip On Film）方式又はＴＣＰ（Tape Carrier Package）方式の液晶表示装置であってもよい。

図１は、本実施形態に係る液晶表示装置の概略構成を示す平面図及び側面図である。液晶表示装置１００は、表示パネル１０、ソースドライバＩＣ２、ゲートドライバＩＣ３、及び、バックライト装置（図示せず）を含んで構成されている。表示パネル１０は、薄膜トランジスタ基板４（ＴＦＴ基板）、カラーフィルタ基板５（ＣＦ基板）、及び、両基板間に挟持された液晶層６を含んでいる。ソースドライバＩＣ２及びゲートドライバＩＣ３は、ＴＦＴ基板４を構成するガラス基板上に直接搭載されている。ソースドライバＩＣ２及びゲートドライバＩＣ３は、表示パネル１０の一辺に沿って一列に並んで配置されている。なお、ソースドライバＩＣ２及びゲートドライバＩＣ３の数は限定されない。また、表示パネル１０は、画像を表示する表示領域１０ａと、表示領域１０ａの周囲の額縁領域１０ｂとを含んでいる。

図２は、表示パネル１０における表示領域１０ａの概略構成を示す平面図である。表示パネル１０には、第１方向（例えば行方向）に延在する複数のデータ線１１と、第２方向（例えば列方向）に延在する複数のゲート線１２とが設けられている。各データ線１１と各ゲート線１２との各交差部には、薄膜トランジスタ（以下、画素ＴＦＴという。）１３が設けられている。各データ線１１はソースドライバＩＣ２（図１参照）に電気的に接続されており、各ゲート線１２はゲートドライバＩＣ３（図１参照）に電気的に接続されている。なお、符号Ｄ１は、列方向の最端部に配置される１番目のデータ線１１を示し、符号Ｄ２は、１番目のデータ線１１の列方向に隣り合う２番目のデータ線１１を示している。符号Ｇ１は、行方向の最端部に配置される１番目のゲート線１２を示し、符号Ｇ２は、２番目のゲート線１２の行方向に隣り合う２番目のゲート線１２を示している。ゲート線Ｇ１，Ｇ２の順に走査される。

表示パネル１０には、各データ線１１と各ゲート線１２との各交差部に対応して、複数の画素１４がマトリクス状（行方向及び列方向）に配置されている。ＴＦＴ基板４には、画素１４ごとに配置される複数の画素電極１５と、複数の画素１４に共通する共通電極１６とが設けられている。なお、共通電極１６はＣＦ基板５に設けられてもよい。

各データ線１１には、対応するソースドライバＩＣ２からデータ信号（データ電圧）が供給される。各ゲート線１２には、ゲートドライバＩＣ３からゲート信号（ゲートオン電圧、ゲートオフ電圧）が供給される。共通電極１６には、コモンドライバ（図示せず）から共通配線１７を介して共通電圧Ｖｃｏｍが供給される。ゲート信号のオン電圧（ゲートオン電圧）がゲート線１２に供給されると、ゲート線１２に接続された画素ＴＦＴ１３がオンし、画素ＴＦＴ１３に接続されたデータ線１１を介して、データ電圧が画素電極１５に供給される。画素電極１５に供給されたデータ電圧と、共通電極１６に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトの光の透過率を制御することによって画像表示を行う。なお、カラー表示を行う場合は、ストライプ状のカラーフィルタで形成された赤色、緑色、青色に対応するそれぞれの画素１４の画素電極１５に接続されたそれぞれのデータ線１１に、所望のデータ電圧を供給することにより実現される。

図３は、表示パネル１０の詳細な構成を示す平面図である。表示パネル１０の額縁領域１０ｂの周縁部（図３では、左辺側）には、各データ線１１の一端が電気的に接続されるソースドライバＩＣ２（ＳＤ−ＩＣ）と、各ゲート線１２の一端が電気的に接続されるゲートドライバＩＣ３（ＧＤ−ＩＣ）と、共通配線１７の一端が接続される端子Ｖｃｏｍとが配置されている。ゲート線１２の一端は、ゲート線１２を選択するための薄膜トランジスタ（以下、セレクタＴＦＴという。）２１の一方の導通電極（ソース電極）に接続されており、セレクタＴＦＴ２１の他方の導通電極（ドレイン電極）はゲート電圧供給配線３１に電気的に接続されている。セレクタＴＦＴ２１は、対応するゲート線１２を選択するためのスイッチとして機能する。１本のゲート電圧供給配線３１には、複数本のゲート線１２が電気的に接続されている。具体的には、例えば、ゲート線１２の本数が１９２０本の場合、１番目，３１番目，６１番目，…，１８９１番目のゲート線Ｇ１，Ｇ３１，Ｇ６１，…，Ｇ１８９１が、それぞれに対応するセレクタＴＦＴ２１を介してゲート電圧供給配線ＶＧ１に接続されており、２番目，３２番目，６２番目，…，１８９２番目のゲート線Ｇ２，Ｇ３２，Ｇ６２，…，Ｇ１８９２が、それぞれに対応するセレクタＴＦＴ２１を介してゲート電圧供給配線ＶＧ２に接続されている。同様に、３０番目，６０番目，９０番目，…，１９２０番目のゲート線Ｇ３０，Ｇ６０，Ｇ９０，…，Ｇ１９２０が、それぞれに対応するセレクタＴＦＴ２１を介してゲート電圧供給配線ＶＧ３０に接続されている。すなわち、図３の例では、ゲート線１２は、３０本おきに同一のゲート電圧供給配線３１に接続されている。１本のゲート電圧供給配線３１には、６４本のゲート線１２が電気的に接続されている。ゲート電圧供給配線ＶＧ１〜ＶＧ３０に接続される隣り合う３０本のゲート線１２は１つのグループを構成している。例えば、ゲート線Ｇ１〜Ｇ３０が１つのグループ（第１グループ）を構成し、ゲート線Ｇ３１〜Ｇ６０が１つのグループ（第２グループ）を構成し、ゲート線Ｇ１８９１〜Ｇ１９２０が１つのグループ（第６４グループ）を構成している。図３の例では、ゲート線１２は、６４個のグループで構成されている。

１つのグループに対応する３０個のセレクタＴＦＴ２１は、それぞれの制御電極（ゲート電極）が一体に形成されて同一のゲート選択信号供給配線３２（選択信号供給配線）に接続されている。１つのグループに対応する複数のセレクタＴＦＴ２１で１つのブロックを構成している。ここでは、各ブロックに３０個のセレクタトランジスタが含まれている。例えば、ゲート線Ｇ１〜Ｇ３０を含む第１グループに対応する第１ブロックにおいて、ゲート線Ｇ１〜Ｇ３０のそれぞれに接続される３０個のセレクタＴＦＴ２１は、それぞれの制御電極が一体に形成されてゲート選択信号供給配線ＣＬＫ１に接続されている。また、ゲート線Ｇ３１〜Ｇ６０を含む第２グループに対応する第２ブロックにおいて、ゲート線Ｇ３１〜Ｇ６０のそれぞれに接続される３０個のセレクタＴＦＴ２１は、それぞれの制御電極が一体に形成されてゲート選択信号供給配線ＣＬＫ２に接続されている。同様に、ゲート線Ｇ１８９１〜Ｇ１９２０を含む第６４グループに対応する第６４ブロックにおいて、ゲート線Ｇ１８９１〜Ｇ１９２０のそれぞれに接続される３０個のセレクタＴＦＴ２１は、それぞれの制御電極が一体に形成されてゲート選択信号供給配線ＣＬＫ６４に接続されている。すなわち、各ブロックに対して、互いに異なるゲート選択信号供給配線３２が設けられている。

ここで、表示パネル１０の動作について説明する。図４は、表示パネル１０の動作を示すタイミングチャートである。図４に示すＣＫ１，ＣＫ２は、制御回路（図示せず）からゲートドライバＩＣ３に入力されるクロックを示し、ＣＬＫ１，ＣＬＫ２は、ゲート選択信号供給配線ＣＬＫ１，ＣＬＫ２に供給される電圧を示し、ＶＧ１〜ＶＧ３０は、ゲート電圧供給配線ＶＧ１〜ＶＧ３０に供給される電圧を示す。

先ず、ゲートドライバＩＣ３は、クロックＣＫ１の立ち上がりのタイミングで、ゲート選択信号供給配線ＣＬＫ１にセレクタＴＦＴ２１をオンする電圧（ゲートオン電圧）を供給する。これにより、第１グループのゲート線Ｇ１〜Ｇ３０に接続された、第１ブロックの３０個のセレクタＴＦＴ２１がオン状態になる。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１に、画素ＴＦＴ１３（図２参照）をオンする電圧（ゲートオン電圧Ｖｇｈ）を供給する。これにより、ゲート線Ｇ１に接続された１列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、１列目の画素電極１５に供給される。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１に、画素ＴＦＴ１３をオフする電圧（ゲートオフ電圧Ｖｇｌ）を供給するとともに、ゲート電圧供給配線ＶＧ２にゲートオン電圧Ｖｇｈを供給する。これにより、ゲート線Ｇ１に接続された１列目の画素ＴＦＴ１３がオフし、ゲート線Ｇ２に接続された２列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、２列目の画素電極１５に供給される。このように、表示パネル１０は、第１グループのゲート線Ｇ１〜Ｇ３０を順次駆動して、対応する画素電極１５にデータ電圧を供給する。

続いて、ゲートドライバＩＣ３は、クロックＣＫ１の立ち上がりのタイミングで、ゲート選択信号供給配線ＣＬＫ１にセレクタＴＦＴ２１をオフする電圧（ゲートオフ電圧）を供給するとともに、ゲート選択信号供給配線ＣＬＫ２にゲートオン電圧を供給する。これにより、第１グループのゲート線Ｇ１〜Ｇ３０に接続された、第１ブロックの３０個のセレクタＴＦＴ２１がオフし、第２グループのゲート線Ｇ３１〜Ｇ６０に接続されたセレクタＴＦＴ２１がオン状態になる。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１にゲートオン電圧Ｖｇｈを供給する。これにより、ゲート線Ｇ３１に接続された３１列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、３１列目の画素電極１５に供給される。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１にゲートオフ電圧Ｖｇｌを供給するとともに、ゲート電圧供給配線ＶＧ２にゲートオン電圧Ｖｇｈを供給する。これにより、ゲート線Ｇ３１に接続された３１列目の画素ＴＦＴ１３がオフし、ゲート線Ｇ３２に接続された３２列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、３２列目の画素電極１５に供給される。このように、表示パネル１０は、第２グループのゲート線Ｇ３１〜Ｇ６０を順次駆動して、対応する画素電極１５にデータ電圧を供給する。

以降、表示パネル１０は、グループごとにゲート線１２を順次駆動して、対応する画素電極１５にデータ電圧を供給する。ゲートセレクタ方式の表示パネル１０の動作方法は上記駆動方法に限定されず、周知の方法を適用することができる。

上記構成によれば、ゲートドライバＩＣ３に接続される配線（引き出し線）の本数を、ゲート線１２の本数に比べて少なくすることができるため、全てのゲート線１２をゲートドライバＩＣに引き回す構成と比較して、列方向の額縁領域の面積を縮小することができる。

図３に戻り、本実施形態に係る表示パネル１０では、さらに、隣り合う２つのブロックの間に、ゲート線１２に電気的に接続されないダミー用の薄膜トランジスタ（以下、ダミーＴＦＴという。）２２が配置されている。具体的には、ダミーＴＦＴ２２は、各ブロックにおいて、１番目に走査されるゲート線Ｇ１，Ｇ３１，Ｇ６１，…，Ｇ１８９１に接続される各セレクタＴＦＴ２１に対して、走査方向とは反対方向に並んで配置されている。ダミーＴＦＴ２２は、ゲート電極とドレイン電極とソース電極とを含んで構成されている。ダミーＴＦＴ２２のゲート電極は、遮光性を有するとともに、セレクタＴＦＴ２１のゲート電極と一体に形成されている。すなわち、ダミーＴＦＴ２２は、隣り合う２つのブロックの間から漏れるバックライト光を遮蔽する遮光部としての機能を有する。

ダミーＴＦＴ２２を含む表示パネル１０の構成は特に限定されず、種々の構成を採用することができる。以下、ダミーＴＦＴ２２を含む表示パネル１０の具体的な構成例について説明する。

［構成例１］
図３には、構成例１に係る表示パネル１０の構成を示している。図５は、構成例１に係る表示パネル１０のブロックの詳細な構成を示す平面図である。図５に示すように、ダミーＴＦＴ２２ａは、ブロックＢ１において、１番目に走査されるゲート線Ｇ１に接続されるセレクタＴＦＴに対して、走査方向とは反対方向に並んで配置されている。またダミーＴＦＴ２２ａは、ゲート電極が、ブロックＢ１の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ１に電気的に接続されており、ドレイン電極及びソース電極には信号線が接続されていない。なお、図５には、複数のセレクタＴＦＴに共通するゲート電極と、各セレクタＴＦＴに対応するドレイン電極、ソース電極及び半導体層（ａ−Ｓｉ）とを模式的に示している。以降の図においても同様である。ダミーＴＦＴ２２ｂは、ブロックＢ１，Ｂ２の間に配置されている。またダミーＴＦＴ２２ｂは、ゲート電極が、ブロックＢ２の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ２に電気的に接続されており、ドレイン電極及びソース電極には信号線が接続されていない。同様に、ダミーＴＦＴ２２ｃは、ブロックＢ２，Ｂ３の間に配置されている。またダミーＴＦＴ２２ｃは、ゲート電極が、ブロックＢ３の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ３に電気的に接続されており、ドレイン電極及びソース電極には信号線が接続されていない。

ダミーＴＦＴ２２ａ，２２ｂ，２２ｃは、セレクタＴＦＴ２１と並んで一直線上に配置されている。またダミーＴＦＴ２２ａ，２２ｂ，２２ｃそれぞれのゲート電極は、各ブロックＢ１，Ｂ２，Ｂ３のセレクタＴＦＴ２１のゲート電極と一体に形成されている。

上記構成によれば、ブロック間の隙間を遮光できるため上記光漏れに起因する横筋の発生を抑えることができる。

［構成例２］
図６は、構成例２に係る表示パネル１０のブロックの詳細な構成を示す平面図である。構成例２に係る表示パネル１０は、図５に示した構成例１に係る表示パネル１０に、さらに、所定の電圧を有するダミー信号を供給するダミー信号供給配線２３と容量２４とが追加されている構成である。ダミー信号は、ゲートオン電圧であってもよいし、ゲートオン電圧より低い電圧であってもよい。ダミーＴＦＴ２２ａは、ゲート電極が、ブロックＢ１の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ１に電気的に接続されており、ドレイン電極がダミー信号供給配線ＤＭ１に接続されており、ソース電極が容量２４に接続されている。ダミーＴＦＴ２２ｂは、ゲート電極が、ブロックＢ２の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ２に電気的に接続されており、ドレイン電極がダミー信号供給配線ＤＭ２に接続されており、ソース電極が容量２４に接続されている。ダミーＴＦＴ２２ｃは、ゲート電極が、ブロックＢ３の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ３に電気的に接続されており、ドレイン電極がダミー信号供給配線ＤＭ３に接続されており、ソース電極が容量２４に接続されている。構成例２によれば、容量２４は、各ダミーＴＦＴ２２の負荷容量として機能するため、各ダミーＴＦＴ２２に電流が流れることにより発熱する。これにより、特に各ブロックにおいて１番目に走査されるゲート線Ｇ１，Ｇ３１，Ｇ６１，…，Ｇ１８９１に接続される各セレクタＴＦＴ２１における発熱量を他のセレクタＴＦＴ２１の発熱量に近づけることができるため、上記光漏れに起因する横筋の発生を抑えることができるとともに、さらに熱量に起因する横筋の発生を抑えることができる。

［構成例３］
図７は、構成例３に係る表示パネル１０のブロックの詳細な構成を示す平面図である。構成例３に係る表示パネル１０は、図５に示した構成例１に係る表示パネル１０に、さらに、ダミー信号供給配線２３とダミー配線２５とが追加されている構成である。ダミーＴＦＴ２２ａは、ゲート電極が、ブロックＢ１の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ１に電気的に接続されており、ドレイン電極がダミー信号供給配線ＤＭ１に接続されており、ソース電極がダミー配線２５に接続されている。ダミーＴＦＴ２２ｂは、ゲート電極が、ブロックＢ２の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ２に電気的に接続されており、ドレイン電極がダミー信号供給配線ＤＭ２に接続されており、ソース電極がダミー配線２５に接続されている。ダミーＴＦＴ２２ｃは、ゲート電極が、ブロックＢ３の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ３に電気的に接続されており、ドレイン電極がダミー信号供給配線ＤＭ３に接続されており、ソース電極がダミー配線２５に接続されている。ダミー配線２５には信号が供給されずフローティング状態で配置されている。構成例３によれば、例えばブロックＢ１に対応するダミーＴＦＴ２２ａは、ダミー配線２５を介して、ブロックＢ２に対応するダミーＴＦＴ２２ｂと、ブロックＢ３に対応するダミーＴＦＴ２２ｃとに接続されており、ダミーＴＦＴ２２ｂ，２２ｃが図６に示した負荷容量と同様の機能を果たすため、ダミーＴＦＴ２２ａに電流が流れることにより発熱する。これにより、構成例２と同様に、熱量に起因する横筋の発生を抑えることができる。

［構成例４］
図８は、構成例４に係る表示パネル１０のブロックの詳細な構成を示す平面図である。構成例４に係る表示パネル１０は、図５に示した構成例１に係る表示パネル１０に、さらに、ゲート電圧供給配線ＶＧ０と容量２４とが追加されている構成である。ダミーＴＦＴ２２ａは、ゲート電極が、ブロックＢ１の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ１に電気的に接続されており、ドレイン電極がゲート電圧供給配線ＶＧ０に接続されており、ソース電極が容量２４に接続されている。ダミーＴＦＴ２２ｂは、ゲート電極が、ブロックＢ２の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ２に電気的に接続されており、ドレイン電極がゲート電圧供給配線ＶＧ０に接続されており、ソース電極が容量２４に接続されている。ダミーＴＦＴ２２ｃは、ゲート電極が、ブロックＢ３の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ３に電気的に接続されており、ドレイン電極がゲート電圧供給配線ＶＧ０に接続されており、ソース電極が容量２４に接続されている。構成例４によれば、各ダミーＴＦＴ２２のドレイン電極には、セレクタＴＦＴ２１の走査順に従って、順次ゲートオン電圧が供給される。そして容量２４は、各ダミーＴＦＴ２２の負荷容量として機能するため、各ダミーＴＦＴ２２に電流が流れることにより発熱する。これにより、構成例２と同様に、熱量に起因する横筋の発生を抑えることができる。

［構成例５］
図９は、構成例５に係る表示パネル１０のブロックの詳細な構成を示す平面図である。構成例５に係る表示パネル１０は、図５に示した構成例１に係る表示パネル１０に、さらに、ゲート電圧供給配線ＶＧ０とダミー配線２５とが追加されている構成である。ダミーＴＦＴ２２ａは、ゲート電極が、ブロックＢ１の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ１に電気的に接続されており、ドレイン電極がゲート電圧供給配線ＶＧ０に接続されており、ソース電極がダミー配線２５に接続されている。ダミーＴＦＴ２２ｂは、ゲート電極が、ブロックＢ２の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ２に電気的に接続されており、ドレイン電極がゲート電圧供給配線ＶＧ０に接続されており、ソース電極がダミー配線２５に接続されている。ダミーＴＦＴ２２ｃは、ゲート電極が、ブロックＢ３の各セレクタＴＦＴ２１のゲート電極と一体に形成されてゲート選択信号供給配線ＣＬＫ３に電気的に接続されており、ドレイン電極がゲート電圧供給配線ＶＧ０に接続されており、ソース電極がダミー配線２５に接続されている。構成例５によれば、各ダミーＴＦＴ２２のドレイン電極には、セレクタＴＦＴ２１の走査順に従って、順次ゲートオン電圧が供給される。また構成例５によれば、例えばブロックＢ１に対応するダミーＴＦＴ２２ａは、ダミー配線２５を介して、ブロックＢ２に対応するダミーＴＦＴ２２ｂと、ブロックＢ３に対応するダミーＴＦＴ２２ｃとに接続されており、ダミーＴＦＴ２２ｂ，２２ｃが図６に示した負荷容量と同様の機能を果たすため、ダミーＴＦＴ２２ａに電流が流れることにより発熱する。これにより、構成例２と同様に、熱量に起因する横筋の発生を抑えることができる。

上記構成例１〜５では、ダミーＴＦＴ２２（遮光部）は、隣り合う２つのブロックの間に配置される構成を示したが、これに限定されず、ダミーＴＦＴ２２は、隣り合う２つのブロックの間と、各ブロック内の所定の位置とに配置されてもよい。例えば、ダミーＴＦＴ２２は、ブロック内において、隣り合う２つのセレクタＴＦＴ２１の間に隙間がある場合に、その隙間に配置されてもよい。上記構成は各構成例１〜５に適用できる。

また上記構成例１〜５では、ダミーＴＦＴ２２は、各ブロックの先頭（前）の位置に配置される構成を示したが、これに限定されず、ダミーＴＦＴ２２は、例えば図１０に示すように、各ブロックの先頭と最終（後）の位置に配置されてもよい。図１０は構成例１に対応しているが、上記構成は他の構成例２〜５にも適用できる。上記構成によれば、走査方向に関わらず、上記光漏れに起因する横筋の発生を抑えることができる。

また上記構成例１〜５では、セレクタＴＦＴ２１及びダミーＴＦＴ２２が、ゲート線１２の一端側に設けられているが、セレクタＴＦＴ２１及びダミーＴＦＴ２２は、一端側と他端側の両方に設けられていてもよい。すなわち、ゲート線１２を両端から駆動する方式の表示パネルにも適用できる。

上記構成例２（図６参照）及び構成例４（図８参照）では、各ダミーＴＦＴ２２のソース電極が１つの容量２４に接続されているが、本実施形態に係る表示パネル１０はこれに限定されない。例えば、図１１に示すように、表示パネル１０は、奇数ブロック（Ｂ１，Ｂ３等）に対応するダミーＴＦＴ（２２ａ，２２ｃ等）のソース電極が容量２４ａ（第１容量）に接続され、偶数ブロック（Ｂ２，Ｂ４等）に対応するダミーＴＦＴ（２２ｂ，２２ｄ等）のソース電極が容量２４ｂ（第２容量）に接続されてもよい。これにより、隣り合う２つのダミーＴＦＴを互いに電気的に切り離すことができるため、例えば隣り合う２本のゲート選択信号供給配線ＣＬＫに同時にゲートオン電圧を供給して対応するゲート線を駆動する構成において、隣り合う２つのダミーＴＦＴが同時にオン状態になって互いに電気的に接続することによる不具合を防止することができる。図１１は、図６の構成に適用した例を示したが、図８の構成においても同様に適用することができる。

同様に、上記構成例３（図７参照）及び構成例５（図９参照）では、各ダミーＴＦＴ２２のソース電極が１本のダミー配線２５に接続されているが、本実施形態に係る表示パネル１０はこれに限定されない。例えば、図１２に示すように、表示パネル１０は、奇数ブロック（Ｂ１，Ｂ３等）に対応するダミーＴＦＴ（２２ａ，２２ｃ等）のソース電極がダミー配線２５ａに接続され、偶数ブロック（Ｂ２，Ｂ４等）に対応するダミーＴＦＴ（２２ｂ，２２ｄ等）のソース電極がダミー配線２５ｂに接続されてもよい。これにより、奇数ブロックに対応する各ダミーＴＦＴのソース電極が互いに電気的に接続され、偶数ブロックに対応する各ダミーＴＦＴのソース電極が互いに電気的に接続される。そして、隣り合う２つのダミーＴＦＴを互いに電気的に切り離すことができるため、例えば隣り合う２本のゲート選択信号供給配線ＣＬＫに同時にゲートオン電圧を供給して対応するゲート線を駆動する構成において、隣り合う２つのダミーＴＦＴが同時にオン状態になって互いに電気的に接続することによる不具合を防止することができる。図１２は、図７の構成に適用した例を示したが、図９の構成においても同様に適用することができる。

上記のとおり、本実施形態に係る表示パネル１０では、少なくとも隣り合う２つのブロックの間に遮光部が配置されている。遮光部は、上記構成例１〜５に示したダミーＴＦＴ２２に限定されない。例えば、遮光部は、セレクタトランジスタのゲート電極の延長領域であるゲート電極延長部２６であってもよい。図１３は、ゲート電極延長部２６を構成例１に適用した場合の表示パネル１０の構成を示す平面図である。

以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

１００液晶表示装置、２ソースドライバＩＣ、３ゲートドライバＩＣ、４薄膜トランジスタ基板、５カラーフィルタ基板、６液晶層、１０表示パネル、１０ａ表示領域、１０ｂ額縁領域、１１データ線、１２ゲート線、１３画素ＴＦＴ、１４画素、１５画素電極、１６共通電極、１７共通配線、１８ゲート検査用ＴＦＴ、１９ソース検査用ＴＦＴ、２１セレクタＴＦＴ、２２ダミーＴＦＴ、２３ダミー信号供給配線、２４容量、２５ダミー配線、２６ゲート電極延長部、３１ゲート電圧供給配線、３２ゲート選択信号供給配線、４１検査用制御信号供給配線、４２，４３検査用ゲート選択信号供給配線、４４，４５検査用ゲート電圧供給配線、４６検査用データ信号供給配線。

Claims

第１方向に延在する複数のデータ線と、
第２方向に延在するとともに、第１方向に隣り合う複数本ずつが１つのグループに分けられた複数のゲート線と、
複数の前記グループそれぞれに対応して複数のブロックに分けられており、それぞれの一方の導通電極が前記複数のゲート線それぞれの端部に接続された複数のセレクタトランジスタと、
前記ブロックごとに設けられており、該ブロックに含まれる複数の前記セレクタトランジスタそれぞれの制御電極に接続された複数の選択信号供給配線と、
互いに異なる前記グループに対応する複数の前記セレクタトランジスタそれぞれの他方の導通電極に共通して接続された複数のゲート電圧供給配線と、
前記複数の選択信号供給配線それぞれに、前記セレクタトランジスタをオン又はオフする制御電圧を供給するとともに、前記複数のゲート電圧供給配線それぞれに、順次、ゲート電圧を供給するゲートドライバと、
隣り合う２つの前記ブロックの間に配置されたダミートランジスタと、
を含むことを特徴とする表示装置。
前記ダミートランジスタは、複数の前記ブロックに含まれる、走査方向に順に並べられた第１ブロック及び第２ブロックにおいて、前記第１ブロックの最後に走査される前記ゲート線に接続された前記セレクタトランジスタと、前記第２ブロックの最初に走査される前記ゲート線に接続された前記セレクタトランジスタとの間に配置されている、
ことを特徴とする請求項１に記載の表示装置。
１つの前記ブロックに含まれる複数の前記セレクタトランジスタそれぞれの制御電極は、一体に形成されている、
ことを特徴とする請求項１に記載の表示装置。
１つの前記ブロックに含まれる複数の前記セレクタトランジスタそれぞれの制御電極と、該ブロックに対応する前記ダミートランジスタの制御電極とは、一体に形成されている、
ことを特徴とする請求項１に記載の表示装置。
前記各ダミートランジスタの一方の導通電極及び他方の導通電極には信号線が接続されていない、
ことを特徴とする請求項４に記載の表示装置。
前記各ダミートランジスタの一方の導通電極にはダミー信号を供給するダミー信号供給配線が接続されており、他方の導通電極には容量が接続されている、
ことを特徴とする請求項４に記載の表示装置。
前記各ダミートランジスタの一方の導通電極にはダミー信号を供給するダミー信号供給配線が接続されており、
前記複数のダミートランジスタそれぞれの他方の導通電極は互いに電気的に接続されている、
ことを特徴とする請求項４に記載の表示装置。
前記各ダミートランジスタの一方の導通電極には対応する前記ゲート電圧供給配線が接続されており、他方の導通電極には容量が接続されている、
ことを特徴とする請求項４に記載の表示装置。
前記各ダミートランジスタの一方の導通電極には前記ゲート電圧供給配線が接続されており、
前記各ダミートランジスタの他方の導通電極は互いに電気的に接続されている、
ことを特徴とする請求項４に記載の表示装置。
前記各ダミートランジスタの一方の導通電極には、対応する前記ゲート電圧供給配線が接続されており、
奇数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極には、第１容量が接続されており、
偶数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極には、第２容量が接続されている、
ことを特徴とする請求項４に記載の表示装置。
前記各ダミートランジスタの一方の導通電極には、対応する前記ゲート電圧供給配線が接続されており、
奇数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極は互いに電気的に接続されており、
偶数番目の前記ブロックに対応する前記各ダミートランジスタの他方の導通電極は互いに電気的に接続されている、
ことを特徴とする請求項４に記載の表示装置。