JP2010107739A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2010107739A JP2010107739A JP2008279683A JP2008279683A JP2010107739A JP 2010107739 A JP2010107739 A JP 2010107739A JP 2008279683 A JP2008279683 A JP 2008279683A JP 2008279683 A JP2008279683 A JP 2008279683A JP 2010107739 A JP2010107739 A JP 2010107739A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- counter
- circuit
- liquid crystal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】小型携帯機器に用いられる液晶表示装置において、低消費電力で、かつ高画質表示を実現する。
【解決手段】液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、液晶駆動回路は液晶表示パネルの１辺に実装され、液晶駆動回路は２系統の対向電極電圧を出力可能で、第１の対向電圧と第２の対向電圧が逆極性であるように出力し、各対向電極に対応する画素の走査信号のオフ電圧も第１の対向電圧と第２の対向電圧に対応して振幅させる。
【選択図】図７
【解決手段】液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、液晶駆動回路は液晶表示パネルの１辺に実装され、液晶駆動回路は２系統の対向電極電圧を出力可能で、第１の対向電圧と第２の対向電圧が逆極性であるように出力し、各対向電極に対応する画素の走査信号のオフ電圧も第１の対向電圧と第２の対向電圧に対応して振幅させる。
【選択図】図７
Description
本発明は、液晶表示装置に係わり、特に、携帯型装置の表示部に用いられる液晶表示装置の駆動回路に適用して有効な技術に関する。
ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン、ＴＶ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。
そして、このような液晶表示装置において小型のものが、携帯電話機等の携帯機器の表示装置として広く利用されている。液晶表示装置を携帯機器の表示装置として用いる場合には、従来の液晶表示装置に比べて、省電力なものが望まれている。
下記特許文献１には、２系統の対向電極の記載があり、１フレームごとに極性が反転する互いに逆相のコモン電圧の記載がある。しかしながら、下記特許文献１には２系統のコモン電圧が記載されてあるのみで、２系統のコモン電圧の極性に対応する走査信号については記載が無い。
そして、このような液晶表示装置において小型のものが、携帯電話機等の携帯機器の表示装置として広く利用されている。液晶表示装置を携帯機器の表示装置として用いる場合には、従来の液晶表示装置に比べて、省電力なものが望まれている。
下記特許文献１には、２系統の対向電極の記載があり、１フレームごとに極性が反転する互いに逆相のコモン電圧の記載がある。しかしながら、下記特許文献１には２系統のコモン電圧が記載されてあるのみで、２系統のコモン電圧の極性に対応する走査信号については記載が無い。
なお、本願発明に関連する先行技術文献としては以下のものがある。
特開平０８−２１１４１１号公報
携帯機器の表示装置として、液晶表示装置のさらなる低消費電力化が望まれている。そのため、駆動回路は低電圧で駆動するものが開発されている。また、従来の液晶表示装置では、コモン電圧を一定として、画素電極に印加する階調電圧を反転させていたが、低電圧駆動のために画素電極に印加する電圧とは逆極性側にコモン電圧も変化させる、いわゆるコモン交流駆動が行われている。
しかしながら、コモン交流駆動において画素電極に書き込まれる電圧の大きさ、または信号線の長さによってコモン電圧が変動するといった問題が生じていた。
すなわち、コモン交流駆動では、ある行を走査する期間において、１本のコモン配線により正極性用または負極性用のコモン電圧を、走査される行を構成する画素全てに供給している。
このような方式では、横方向の画素数が多くなると、１本のコモン配線により供給する電荷量が増加し、供給能力が不足する。また、縦方向の画素数が多くなり、フレーム周波数が同じであれば、１行を走査する期間が短くなってしまい、１本のコモン配線から充分に電荷を供給するための時間も不足する。そのため、画素電極の電圧の変化によりコモン電圧が変動するといった問題が顕著になった。
さらに高解像度化がすすむと、画素電極に対して画素トランジスタが大きくなり、画素トランジスタのゲート電極とソース電極との間に生じる容量の影響が無視できなくなった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、小型携帯機器に用いられる液晶表示装置において、低消費電力で、かつ高画質表示が可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
しかしながら、コモン交流駆動において画素電極に書き込まれる電圧の大きさ、または信号線の長さによってコモン電圧が変動するといった問題が生じていた。
すなわち、コモン交流駆動では、ある行を走査する期間において、１本のコモン配線により正極性用または負極性用のコモン電圧を、走査される行を構成する画素全てに供給している。
このような方式では、横方向の画素数が多くなると、１本のコモン配線により供給する電荷量が増加し、供給能力が不足する。また、縦方向の画素数が多くなり、フレーム周波数が同じであれば、１行を走査する期間が短くなってしまい、１本のコモン配線から充分に電荷を供給するための時間も不足する。そのため、画素電極の電圧の変化によりコモン電圧が変動するといった問題が顕著になった。
さらに高解像度化がすすむと、画素電極に対して画素トランジスタが大きくなり、画素トランジスタのゲート電極とソース電極との間に生じる容量の影響が無視できなくなった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、小型携帯機器に用いられる液晶表示装置において、低消費電力で、かつ高画質表示が可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置は、２枚の基板と、２枚の基板の間に挟まれた液晶組成物と、基板に設けられた複数の画素と、画素に設けられた画素電極と、記画素電極に対向する対向電極と、オン状態で画素電極に映像信号を供給するスイッチング素子と、スイッチング素子に映像信号を供給する映像信号線と、スイッチング素子のオン・オフを制御するオン信号とオフ信号とからなる走査信号を供給する走査信号線と、対向電極に対向電圧を供給する対向電極信号線と、映像信号と走査信号と対向電圧とを出力する駆動回路とを備える。
隣合う第１の走査信号線と第２の走査信号線には、第１の走査信号線に制御されるスイッチング素子により映像信号が供給される第１の画素電極と、第２の走査信号線に制御されるスイッチング素子により映像信号が供給される第２の画素電極とを設け、第１の画素電極に対向する第１の対向電極には第１の対向電極信号線が接続し、第２の画素電極に対向する第２の対向電極には第２の対向電極信号線が接続する。
第１の対向電極と第２の対向電極とには逆極性の電圧が印加され、第１の走査信号線と第２の走査信号線に出力されるオフ信号は互いに逆極性の第１のオフ電圧と第２のオフ電圧とする。
本発明の液晶表示装置は、２枚の基板と、２枚の基板の間に挟まれた液晶組成物と、基板に設けられた複数の画素と、画素に設けられた画素電極と、記画素電極に対向する対向電極と、オン状態で画素電極に映像信号を供給するスイッチング素子と、スイッチング素子に映像信号を供給する映像信号線と、スイッチング素子のオン・オフを制御するオン信号とオフ信号とからなる走査信号を供給する走査信号線と、対向電極に対向電圧を供給する対向電極信号線と、映像信号と走査信号と対向電圧とを出力する駆動回路とを備える。
隣合う第１の走査信号線と第２の走査信号線には、第１の走査信号線に制御されるスイッチング素子により映像信号が供給される第１の画素電極と、第２の走査信号線に制御されるスイッチング素子により映像信号が供給される第２の画素電極とを設け、第１の画素電極に対向する第１の対向電極には第１の対向電極信号線が接続し、第２の画素電極に対向する第２の対向電極には第２の対向電極信号線が接続する。
第１の対向電極と第２の対向電極とには逆極性の電圧が印加され、第１の走査信号線と第２の走査信号線に出力されるオフ信号は互いに逆極性の第１のオフ電圧と第２のオフ電圧とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、小型携帯機器に用いられる液晶表示装置において、低消費電力で、かつ高画質表示が可能となる。
本発明によれば、小型携帯機器に用いられる液晶表示装置において、低消費電力で、かつ高画質表示が可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の基本構成を示すブロック図である。同図に示すように、本実施例の液晶表示装置１００は、液晶表示パネル１と、駆動回路５と、フレキシブル基板８０とバックライト１１０とから構成される。
液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極（コモン電極とも呼ぶ）１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、本実施例は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
図１においては、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート信号線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１とドレイン信号線２２とで囲まれる領域に画素部８が形成されている。
なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の基本構成を示すブロック図である。同図に示すように、本実施例の液晶表示装置１００は、液晶表示パネル１と、駆動回路５と、フレキシブル基板８０とバックライト１１０とから構成される。
液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極（コモン電極とも呼ぶ）１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、本実施例は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
図１においては、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート信号線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１とドレイン信号線２２とで囲まれる領域に画素部８が形成されている。
なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。
駆動回路５は、ＴＦＴ基板２を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置される。また、駆動回路５は、走査信号出力回路５１と映像信号線２２と対向電極信号線２５に接続している。なお、符号６６は駆動回路５と走査信号出力回路５１とを接続する信号線を示している。
ＴＦＴ基板２には、フレキシブル基板８０が接続されている。フレキシブル基板８０にはコネクタ４が設けられている。コネクタ４は外部信号線と接続され外部からの信号が入力する。コネクタ４と駆動回路５の間には配線８１が設けられており、外部からの信号は駆動回路５に入力する。
また、フレキシブル基板８０にはバックライト１１０が接続されており、必要な電源電圧がコネクタ４を介して外部よりバックライト１１０に供給されている。バックライト１１０は液晶表示装置１００の光源として使用される。
液晶表示装置１００の外部に設けられた制御装置（図示せず）から送出された制御信号、および外部電源回路（図示せず）から供給される電源電圧が、コネクタ４、配線８１を介して駆動回路５に入力する。
外部から駆動回路５に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の各制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）、表示モード制御コマンドであり、入力した信号を基に、駆動回路５は液晶表示パネル１を駆動する。
ＴＦＴ基板２には、フレキシブル基板８０が接続されている。フレキシブル基板８０にはコネクタ４が設けられている。コネクタ４は外部信号線と接続され外部からの信号が入力する。コネクタ４と駆動回路５の間には配線８１が設けられており、外部からの信号は駆動回路５に入力する。
また、フレキシブル基板８０にはバックライト１１０が接続されており、必要な電源電圧がコネクタ４を介して外部よりバックライト１１０に供給されている。バックライト１１０は液晶表示装置１００の光源として使用される。
液晶表示装置１００の外部に設けられた制御装置（図示せず）から送出された制御信号、および外部電源回路（図示せず）から供給される電源電圧が、コネクタ４、配線８１を介して駆動回路５に入力する。
外部から駆動回路５に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の各制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）、表示モード制御コマンドであり、入力した信号を基に、駆動回路５は液晶表示パネル１を駆動する。
駆動回路５は１チップの半導体集積回路（ＬＳＩ）から構成され、映像信号線２２への映像信号の出力回路と、対向電極信号線２５への対向電圧を出力する出力回路とを有している。
また、走査信号出力回路５１は、駆動回路５で発生させる基準クロックに基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線２１に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２１に接続された複数の薄膜トランジスタ１０が、１水平走査期間の間、映像信号線２２と画素電極１１との間を電気的に導通させる。
また、駆動回路５は画素が表示すべき階調に対応する階調電圧を映像信号線２２に出力する。薄膜トランジスタ１０がオン状態（導通）になると、映像信号線２２から階調電圧（映像信号）が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。
また、駆動回路５は交流化駆動を実施するため、対向電極信号線２５に一定期間毎に極性が反転する対向電圧を出力するコモン反転駆動を行っている。さらに、駆動回路５からは２系統の対向電極信号線２５が出力している。一方の対向電極信号線を符号２５−１で示し、他方を２５−２と表示している。
また、走査信号出力回路５１は、駆動回路５で発生させる基準クロックに基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線２１に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２１に接続された複数の薄膜トランジスタ１０が、１水平走査期間の間、映像信号線２２と画素電極１１との間を電気的に導通させる。
また、駆動回路５は画素が表示すべき階調に対応する階調電圧を映像信号線２２に出力する。薄膜トランジスタ１０がオン状態（導通）になると、映像信号線２２から階調電圧（映像信号）が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。
また、駆動回路５は交流化駆動を実施するため、対向電極信号線２５に一定期間毎に極性が反転する対向電圧を出力するコモン反転駆動を行っている。さらに、駆動回路５からは２系統の対向電極信号線２５が出力している。一方の対向電極信号線を符号２５−１で示し、他方を２５−２と表示している。
図２は、図１の駆動回路５の内部ブロック図である。
駆動回路５のシステムインターフェース７１には、外部信号入力用の端子３１を介して制御信号、映像信号が入力し、外部表示インターフェース７２には映像信号が入力する。また、出力端子である走査信号用端子４１や映像信号線用端子４２や電圧出力用端子４３から液晶表示パネル１の駆動に必要な信号や電圧が出力する。
駆動回路５はグラフィックＲＡＭ５２を内蔵しており、このグラフィックＲＡＭ５２に表示データを格納している。液晶表示パネル１を駆動する場合には、液晶表示パネル１に応じたグラフィックＲＡＭ５２のアドレスを指定し、グラフィックＲＡＭ５２内に表示データを書き込む、駆動回路５はグラフィックＲＡＭ５２内の表示データを基に階調電圧を液晶表示パネル１に出力する。
また、駆動回路５は、システムインターフェース７１を介して外部から各種表示モードを指定することが可能である。駆動回路５は、システムインターフェース７１を介して外部から入力するインストラクション信号により、レジスタの値を設定することで各機能を実行している。対向電極電圧の出力、走査信号用の電圧生成についてもインストラクション信号を用いて駆動回路５を制御する。
駆動回路５には、インデックスレジスタ７４、コントロールレジスタ７５の１６ビットレジスタと、ライトデータレジスタ７８、リードデータレジスタ７９の１８ビットのレジスタがあり、各レジスタにはシステムインターフェース７１を介してデータの読み書きが行われる。
他に、外部表示インターフェース７２は、動画表示用にＲＧＢインターフェースと垂直同期インターフェースを備えており、外部からの入力信号線３４を介して映像信号が入力する。ＲＧＢインターフェース動作時には、外部より供給される垂直同期信号と水平同期信号に合わせて表示データを取り込む。
駆動回路５のシステムインターフェース７１には、外部信号入力用の端子３１を介して制御信号、映像信号が入力し、外部表示インターフェース７２には映像信号が入力する。また、出力端子である走査信号用端子４１や映像信号線用端子４２や電圧出力用端子４３から液晶表示パネル１の駆動に必要な信号や電圧が出力する。
駆動回路５はグラフィックＲＡＭ５２を内蔵しており、このグラフィックＲＡＭ５２に表示データを格納している。液晶表示パネル１を駆動する場合には、液晶表示パネル１に応じたグラフィックＲＡＭ５２のアドレスを指定し、グラフィックＲＡＭ５２内に表示データを書き込む、駆動回路５はグラフィックＲＡＭ５２内の表示データを基に階調電圧を液晶表示パネル１に出力する。
また、駆動回路５は、システムインターフェース７１を介して外部から各種表示モードを指定することが可能である。駆動回路５は、システムインターフェース７１を介して外部から入力するインストラクション信号により、レジスタの値を設定することで各機能を実行している。対向電極電圧の出力、走査信号用の電圧生成についてもインストラクション信号を用いて駆動回路５を制御する。
駆動回路５には、インデックスレジスタ７４、コントロールレジスタ７５の１６ビットレジスタと、ライトデータレジスタ７８、リードデータレジスタ７９の１８ビットのレジスタがあり、各レジスタにはシステムインターフェース７１を介してデータの読み書きが行われる。
他に、外部表示インターフェース７２は、動画表示用にＲＧＢインターフェースと垂直同期インターフェースを備えており、外部からの入力信号線３４を介して映像信号が入力する。ＲＧＢインターフェース動作時には、外部より供給される垂直同期信号と水平同期信号に合わせて表示データを取り込む。
垂直同期インターフェース動作時には垂直同期信号によりフレームの同期を行い、内部クロックにより表示データの取り込みを行う。
インデックスレジスタ７４は、コントロールレジスタ７５またはグラフィックＲＡＭ５２のアクセス情報を格納するレジスタで、インデックスレジスタ７４によりコントロールレジスタ７５およびグラフィックＲＡＭ５２のアドレスを指定することが可能である。
コントロールレジスタ７５は、駆動回路５の各種機能を指定することができる。コントロールレジスタ７５に設定された値により、表示動作を制御することが可能となる。例えばタイミング生成回路７６に駆動する信号線の数等を指定することができる。
ライトデータレジスタ７８はグラフィックＲＡＭ５２に書き込むデータを一時記憶する。コントロールレジスタ７５の設定値や、後述するアドレスカウンタ７７の値、各種制御端子の値に従い、外部表示インターフェース７２を介して一時格納した表示データをグラフィックＲＡＭ５２に書き込む。
リードデータレジスタ７９は、グラフィックＲＡＭ５２からの読み出しデータを一時格納するレジスタである。コントロールレジスタ７５の設定値や、後述するアドレスカウンタ７７の値、各種制御端子の値に従い、一時格納したデータを外部に出力する。
アドレスカウンタ７７は、グラフィックＲＡＭ５２にアドレスを与えるカウンタである。インデックスカウンタ７４にアドレス設定のインストラクションを書き込むと、インデックスカウンタ７４からアドレスカウンタへアドレス情報が転送される。
グラフィックＲＡＭ５２は、例えば、１画素あたり１８ビットの構成で、172,800バイトのビットパターンデータを記憶するＳＲＡＭ（Static RAM）を内蔵しており、最大２４０ＲＧＢ×３２０サイズの表示に対応する。
インデックスレジスタ７４は、コントロールレジスタ７５またはグラフィックＲＡＭ５２のアクセス情報を格納するレジスタで、インデックスレジスタ７４によりコントロールレジスタ７５およびグラフィックＲＡＭ５２のアドレスを指定することが可能である。
コントロールレジスタ７５は、駆動回路５の各種機能を指定することができる。コントロールレジスタ７５に設定された値により、表示動作を制御することが可能となる。例えばタイミング生成回路７６に駆動する信号線の数等を指定することができる。
ライトデータレジスタ７８はグラフィックＲＡＭ５２に書き込むデータを一時記憶する。コントロールレジスタ７５の設定値や、後述するアドレスカウンタ７７の値、各種制御端子の値に従い、外部表示インターフェース７２を介して一時格納した表示データをグラフィックＲＡＭ５２に書き込む。
リードデータレジスタ７９は、グラフィックＲＡＭ５２からの読み出しデータを一時格納するレジスタである。コントロールレジスタ７５の設定値や、後述するアドレスカウンタ７７の値、各種制御端子の値に従い、一時格納したデータを外部に出力する。
アドレスカウンタ７７は、グラフィックＲＡＭ５２にアドレスを与えるカウンタである。インデックスカウンタ７４にアドレス設定のインストラクションを書き込むと、インデックスカウンタ７４からアドレスカウンタへアドレス情報が転送される。
グラフィックＲＡＭ５２は、例えば、１画素あたり１８ビットの構成で、172,800バイトのビットパターンデータを記憶するＳＲＡＭ（Static RAM）を内蔵しており、最大２４０ＲＧＢ×３２０サイズの表示に対応する。
タイミング生成回路７６は、表示に必要な内部回路を動作させるためのタイミング信号を発生させる。表示に必要なグラフィックＲＡＭ５２の読み出しタイミングや、外部からのアクセスに対応する内部動作タイミング等のインターフェース信号を発生させる。
ラッチ回路５３は、映像信号線側２４０出力分のデジタルデータを一旦保持する。出力する信号がラッチ回路５３に準備できると、ラッチ回路５３は表示データをレベルシフタ５４に出力する。
レベルシフタ５４は、ラッチ回路５３に保持された信号の電圧レベルを変換して、デコーダ回路５５を制御可能な電圧とする。
デコーダ回路５５は入力した信号に従い階調電圧を出力する。デコーダ回路５５から出力された電圧を出力回路５６で電流増幅して映像信号線用端子４２へ出力する。
映像信号線用端子４２は、液晶表示パネルの映像信号線２２に電気的に接続しており、階調電圧が映像信号線２２に出力されることになる。階調電圧が出力される映像信号線２２の数や、出力開始される映像信号線２２の位置等はインストラクション信号によりコントロールレジスタ７５に設定される。
他方、駆動回路５は走査信号線２１用の走査信号発生回路５７を備えている。走査信号発生回路５７から走査信号用端子４１に走査タイミング信号が出力する。
階調電圧生成回路６２は、階調電圧を発生させ、デコーダ回路５５に供給している。γ調整回路６３は、階調電圧の増減の割合をγ関数に近似させて、人間の目の特性に適応した輝度変化を実現している。レギュレータ６４は、内部ロジック回路用の電源電圧を出力している。
液晶駆動電圧生成回路６１は、液晶表示パネルの駆動に必要な電圧を生成し、電圧出力用端子４３から出力する。なお、液晶駆動電圧生成回路６１が生成する電圧については図３を用いて説明する。
ラッチ回路５３は、映像信号線側２４０出力分のデジタルデータを一旦保持する。出力する信号がラッチ回路５３に準備できると、ラッチ回路５３は表示データをレベルシフタ５４に出力する。
レベルシフタ５４は、ラッチ回路５３に保持された信号の電圧レベルを変換して、デコーダ回路５５を制御可能な電圧とする。
デコーダ回路５５は入力した信号に従い階調電圧を出力する。デコーダ回路５５から出力された電圧を出力回路５６で電流増幅して映像信号線用端子４２へ出力する。
映像信号線用端子４２は、液晶表示パネルの映像信号線２２に電気的に接続しており、階調電圧が映像信号線２２に出力されることになる。階調電圧が出力される映像信号線２２の数や、出力開始される映像信号線２２の位置等はインストラクション信号によりコントロールレジスタ７５に設定される。
他方、駆動回路５は走査信号線２１用の走査信号発生回路５７を備えている。走査信号発生回路５７から走査信号用端子４１に走査タイミング信号が出力する。
階調電圧生成回路６２は、階調電圧を発生させ、デコーダ回路５５に供給している。γ調整回路６３は、階調電圧の増減の割合をγ関数に近似させて、人間の目の特性に適応した輝度変化を実現している。レギュレータ６４は、内部ロジック回路用の電源電圧を出力している。
液晶駆動電圧生成回路６１は、液晶表示パネルの駆動に必要な電圧を生成し、電圧出力用端子４３から出力する。なお、液晶駆動電圧生成回路６１が生成する電圧については図３を用いて説明する。
図３は、対向電極１５に供給する対向電圧ＶＣＯＭを一定周期で反転させる、所謂、コモン反転駆動方式を用いる場合の液晶駆動電圧生成回路６１が生成する電圧および各電圧から生成される信号波形を示している。
図３に示す走査信号ＶＳＣＮは、任意の並設された２本の走査信号線２１に出力される走査信号を示している。図３に示すように走査信号線２１に供給される走査信号ＶＳＣＮがハイ（Ｈｉｇｈ）電圧ＶＧＯＮである期間を１水平走査期間（１Ｈ）と呼ぶ。なお、ＶＧＯＦＦはロウ（Ｌｏｗ）電圧を示す。
フレームコモン反転駆動方式では、例えば、図３に示すように対向電圧ＶＣＯＭは１フレーム期間（１Ｆ）毎にＶＣＯＭＨとＶＣＯＭＬの間で反転する。また、駆動回路５が出力する映像信号ＶＩＭＧも対向電圧ＶＣＯＭの反転に合わせて交流駆動となるように反転する。
コモン反転駆動方式を用いると、映像信号ＶＩＭＧの振幅が小さくても、映像信号ＶＩＭＧと対向電圧ＶＣＯＭとの電位差を大きくとることが可能で、低電圧駆動、低消費電力化が可能である。
図中、映像信号ＶＩＭＧの符号ＶＳＨは、画素に供給される階調電圧が対向電圧ＶＣＯＭに対して正極性の信号である正階調電圧を示す。符号ＶＳＬは対向電圧ＶＣＯＭに対して負極性である負階調電圧を示す。
図３に示す走査信号ＶＳＣＮは、任意の並設された２本の走査信号線２１に出力される走査信号を示している。図３に示すように走査信号線２１に供給される走査信号ＶＳＣＮがハイ（Ｈｉｇｈ）電圧ＶＧＯＮである期間を１水平走査期間（１Ｈ）と呼ぶ。なお、ＶＧＯＦＦはロウ（Ｌｏｗ）電圧を示す。
フレームコモン反転駆動方式では、例えば、図３に示すように対向電圧ＶＣＯＭは１フレーム期間（１Ｆ）毎にＶＣＯＭＨとＶＣＯＭＬの間で反転する。また、駆動回路５が出力する映像信号ＶＩＭＧも対向電圧ＶＣＯＭの反転に合わせて交流駆動となるように反転する。
コモン反転駆動方式を用いると、映像信号ＶＩＭＧの振幅が小さくても、映像信号ＶＩＭＧと対向電圧ＶＣＯＭとの電位差を大きくとることが可能で、低電圧駆動、低消費電力化が可能である。
図中、映像信号ＶＩＭＧの符号ＶＳＨは、画素に供給される階調電圧が対向電圧ＶＣＯＭに対して正極性の信号である正階調電圧を示す。符号ＶＳＬは対向電圧ＶＣＯＭに対して負極性である負階調電圧を示す。
なお、符号ＶＣＯＭＨは対向電極ハイ電圧で、ＶＣＯＭＬは対向電極ロウ電圧である。また、符号ＶＤＨは対向電極ハイ電圧ＶＣＯＭＨの基準となる基準電圧で、ＶＤＷは対向電圧の振幅を示す振幅基準電圧である。
走査信号ＶＳＣＮの符号ＶＧＯＮは、画素部の薄膜トランジスタ（ＴＦＴ）１０をオンするための走査信号ＶＳＣＮのハイ電圧でオン電圧ＶＧＯＮとも呼ぶ。正階調電圧ＶＳＨの最大値よりしきい値電圧分以上高い電圧が必要となる。また、符号ＶＧＯＦＦは薄膜トランジスタ１０をオフするためのロウ電圧でありオフ電圧ＶＧＯＦＦとも呼び、負階調電圧ＶＳＬの最小値よりしきい値電圧分以上低い電圧が必要となる。
走査信号ＶＳＣＮのオフ電圧ＶＧＯＦＦは、対向電圧ＶＣＯＭに同期して、フレーム周期毎に反転して高オフ電圧ＶＧＯＦＦ−Ｈと低オフ電圧ＶＧＯＦＦ−Ｌとの間で振幅している。
走査信号ＶＳＣＮのオフ電圧ＶＧＯＦＦを対向電圧ＶＣＯＭと同期して、振幅させると対向電圧ＶＣＯＭの振幅に伴う画素電極に保持される電圧の寄生容量に起因する変動を抑えることが可能であり、表示品質を保つことができる。なお、寄生容量による電圧の変動については後述する。
走査信号ＶＳＣＮの符号ＶＧＯＮは、画素部の薄膜トランジスタ（ＴＦＴ）１０をオンするための走査信号ＶＳＣＮのハイ電圧でオン電圧ＶＧＯＮとも呼ぶ。正階調電圧ＶＳＨの最大値よりしきい値電圧分以上高い電圧が必要となる。また、符号ＶＧＯＦＦは薄膜トランジスタ１０をオフするためのロウ電圧でありオフ電圧ＶＧＯＦＦとも呼び、負階調電圧ＶＳＬの最小値よりしきい値電圧分以上低い電圧が必要となる。
走査信号ＶＳＣＮのオフ電圧ＶＧＯＦＦは、対向電圧ＶＣＯＭに同期して、フレーム周期毎に反転して高オフ電圧ＶＧＯＦＦ−Ｈと低オフ電圧ＶＧＯＦＦ−Ｌとの間で振幅している。
走査信号ＶＳＣＮのオフ電圧ＶＧＯＦＦを対向電圧ＶＣＯＭと同期して、振幅させると対向電圧ＶＣＯＭの振幅に伴う画素電極に保持される電圧の寄生容量に起因する変動を抑えることが可能であり、表示品質を保つことができる。なお、寄生容量による電圧の変動については後述する。
次に、図４に前述の各電圧を生成する液晶駆動電圧生成回路６１のブロック図を示す。符号１８１は対向電圧出力回路で、１８２は対向電圧基準電圧回路で、１８３は対向電圧ハイレベル調整回路で、１８４は対向電圧ロウレベル調整回路、１８５は基準電圧生成回路である。
基準電圧生成回路１８５から出力する基準電圧に基いて対向電圧基準電圧回路１８２は対向電圧の基準となる基準電圧ＶＤＨを出力する。
対向電圧基準電圧回路１８２は、基準電圧ＶＤＨから対向電極ハイ電圧ＶＣＯＭＨの基準となる電圧を出力する。なお、基準電圧ＶＤＨは、主に階調電圧の基準電圧として用いられるが、ここでは、対向電圧の基準電圧にも用いられることから符号１８２で示す回路を対向電圧基準電圧回路と呼んでいる。
対向電圧基準電圧回路１８２の出力は可変抵抗１９４に印加されており、対向電圧ハイレベル調整回路１８３は可変抵抗１９４からの入力する基準電圧により対向電極ハイ電圧ＶＣＯＭＨを生成している。また、対向電圧ロウレベル調整回路１８４は対向電圧の振幅基準電圧ＶＤＷを設定することで、対向電極ロウ電圧ＶＣＯＭＬを生成している。
なお、対向電圧ハイレベル調整回路１８３は可変抵抗１９４を用いずに、内部の不揮発性メモリ、フューズ回路等により保持する調整値を基に、基準電圧ＶＤＨに調整値倍した電圧値になるよう対向電極ハイ電圧ＶＣＯＭＨを生成することも可能である。
基準電圧生成回路１８５から出力する基準電圧に基いて対向電圧基準電圧回路１８２は対向電圧の基準となる基準電圧ＶＤＨを出力する。
対向電圧基準電圧回路１８２は、基準電圧ＶＤＨから対向電極ハイ電圧ＶＣＯＭＨの基準となる電圧を出力する。なお、基準電圧ＶＤＨは、主に階調電圧の基準電圧として用いられるが、ここでは、対向電圧の基準電圧にも用いられることから符号１８２で示す回路を対向電圧基準電圧回路と呼んでいる。
対向電圧基準電圧回路１８２の出力は可変抵抗１９４に印加されており、対向電圧ハイレベル調整回路１８３は可変抵抗１９４からの入力する基準電圧により対向電極ハイ電圧ＶＣＯＭＨを生成している。また、対向電圧ロウレベル調整回路１８４は対向電圧の振幅基準電圧ＶＤＷを設定することで、対向電極ロウ電圧ＶＣＯＭＬを生成している。
なお、対向電圧ハイレベル調整回路１８３は可変抵抗１９４を用いずに、内部の不揮発性メモリ、フューズ回路等により保持する調整値を基に、基準電圧ＶＤＨに調整値倍した電圧値になるよう対向電極ハイ電圧ＶＣＯＭＨを生成することも可能である。
対向電圧ハイレベル調整回路１８３の出力は、対向電圧出力回路１８１の対向電圧ハイレベル出力回路１９１ａに入力し、対向電圧ロウレベル調整回路１８４の出力は対向電圧出力回路１８１の対向電圧ロウレベル出力回路１９１ｂに入力している。
対向電圧ハイレベル出力回路１９１ａからは対向電極ハイ電圧ＶＣＯＭＨが出力しているが、対向電極ハイ電圧ＶＣＯＭＨは切換素子（スイッチ）１９２ａと切換素子１９２ｂとに入力している。同様に対向電圧ロウレベル出力回路１９１ｂからは対向電極ロウ電圧ＶＣＯＭＬが出力し、切換素子１９２ａと切換素子１９２ｂとに入力している。
切換素子１９２ａと１９２ｂとは互いに一定周期で、対向電圧ハイレベル出力回路１９１ａと対向電圧ロウレベル出力回路１９１ｂとからの出力と、第１対向電圧出力端子１９３ａと第２対向電圧出力端子１９３ｂとの間の接続を切り替えるように形成されている。
そのため、インストラクション信号を用いて、第一の期間に第１対向電圧出力端子１９３ａから対向電極ハイ電圧ＶＣＯＭＨを出力し、第２対向電圧出力端子１９３ｂから対向電極ロウ電圧ＶＣＯＭＬ出力する場合と、第２の期間に第１対向電圧出力端子１９３ａから対向電極ロウ電圧ＶＣＯＭＬ出力し、第２対向電圧出力端子１９３ｂから対向電極ハイ電圧ＶＣＯＭＨを出力することが可能となっている。
対向電圧ハイレベル出力回路１９１ａからは対向電極ハイ電圧ＶＣＯＭＨが出力しているが、対向電極ハイ電圧ＶＣＯＭＨは切換素子（スイッチ）１９２ａと切換素子１９２ｂとに入力している。同様に対向電圧ロウレベル出力回路１９１ｂからは対向電極ロウ電圧ＶＣＯＭＬが出力し、切換素子１９２ａと切換素子１９２ｂとに入力している。
切換素子１９２ａと１９２ｂとは互いに一定周期で、対向電圧ハイレベル出力回路１９１ａと対向電圧ロウレベル出力回路１９１ｂとからの出力と、第１対向電圧出力端子１９３ａと第２対向電圧出力端子１９３ｂとの間の接続を切り替えるように形成されている。
そのため、インストラクション信号を用いて、第一の期間に第１対向電圧出力端子１９３ａから対向電極ハイ電圧ＶＣＯＭＨを出力し、第２対向電圧出力端子１９３ｂから対向電極ロウ電圧ＶＣＯＭＬ出力する場合と、第２の期間に第１対向電圧出力端子１９３ａから対向電極ロウ電圧ＶＣＯＭＬ出力し、第２対向電圧出力端子１９３ｂから対向電極ハイ電圧ＶＣＯＭＨを出力することが可能となっている。
また、符号２８１はオフ電圧生成回路で、基準電圧生成回路１８５から出力する基準電圧に基いて、高オフ電圧出力回路２９１ａから高オフ電圧ＶＧＯＦＦ−Ｈが出力し、低オフ電圧出力回路２９１ｂから低オフ電圧ＶＧＯＦＦ−Ｌが出力する。また、高オフ電圧出力回路２９１ａには対向電圧ロウレベル調整回路１８４から振幅基準電圧ＶＤＷが入力しており、オフ電圧の振幅を対向電圧と同様な振幅とすることが可能となっている。
また、第４昇圧回路１５４を用いる場合では、容量Ｃ４１の両端に切換素子１５５と１５６を用いて、対向電極ハイ電圧ＶＣＯＭＨと対向電極ロウ電圧ＶＣＯＭＬとを供給することで、容量Ｃ４１に振幅基準電圧ＶＤＷと同じ電位差を保持し、その後、切換素子１５６を用いて、対向電極ハイ電圧ＶＣＯＭＨを供給した容量Ｃ４１の電極を保持容量素子Ｃｏｕｔ５に接続し、切換素子１５５を用いて、対向電極ロウ電圧ＶＣＯＭＬを供給した電極に、低オフ電圧ＶＧＯＦＦ−Ｌを供給することで、低オフ電圧ＶＧＯＦＦ−Ｌに振幅基準電圧ＶＤＷ分、昇圧した高オフ電圧ＶＧＯＦＦ−Ｈを得ることができる。
なお、第３昇圧回路１５３の容量Ｃｏｕｔ４からは低オフ電圧ＶＧＯＦＦ−Ｌとして使用される電源電圧ＶＧＬが供給されているので、容量Ｃｏｕｔ４の出力を低オフ電圧ＶＧＯＦＦ−Ｌとして利用可能である。得られた、高オフ電圧ＶＧＯＦＦ−Ｈと、容量Ｃｏｕｔ４から出力する低オフ電圧ＶＧＯＦＦ−Ｌはオフ電圧生成回路２８１に入力し、切換素子２９２を介して出力端子２９３から出力する。
また、第４昇圧回路１５４を用いる場合では、容量Ｃ４１の両端に切換素子１５５と１５６を用いて、対向電極ハイ電圧ＶＣＯＭＨと対向電極ロウ電圧ＶＣＯＭＬとを供給することで、容量Ｃ４１に振幅基準電圧ＶＤＷと同じ電位差を保持し、その後、切換素子１５６を用いて、対向電極ハイ電圧ＶＣＯＭＨを供給した容量Ｃ４１の電極を保持容量素子Ｃｏｕｔ５に接続し、切換素子１５５を用いて、対向電極ロウ電圧ＶＣＯＭＬを供給した電極に、低オフ電圧ＶＧＯＦＦ−Ｌを供給することで、低オフ電圧ＶＧＯＦＦ−Ｌに振幅基準電圧ＶＤＷ分、昇圧した高オフ電圧ＶＧＯＦＦ−Ｈを得ることができる。
なお、第３昇圧回路１５３の容量Ｃｏｕｔ４からは低オフ電圧ＶＧＯＦＦ−Ｌとして使用される電源電圧ＶＧＬが供給されているので、容量Ｃｏｕｔ４の出力を低オフ電圧ＶＧＯＦＦ−Ｌとして利用可能である。得られた、高オフ電圧ＶＧＯＦＦ−Ｈと、容量Ｃｏｕｔ４から出力する低オフ電圧ＶＧＯＦＦ−Ｌはオフ電圧生成回路２８１に入力し、切換素子２９２を介して出力端子２９３から出力する。
また、切換素子２９２ａと２９２ｂとは互いに一定周期で、高オフ電圧出力回路２９１ａと低オフ電圧出力回路２９１ｂとからの出力と、第１オフ電圧出力端子２９３ａと第２オフ電圧出力端子２９３ｂとの間の接続を切り替えるように形成され、切換素子２９２ｃと２９２ｄとは互いに一定周期で、高オフ電圧出力回路２９１ａと低オフ電圧出力回路２９１ｂとからの出力と、第３オフ電圧出力端子２９３ｃと第４オフ電圧出力端子２９３ｄとの間の接続を切り替えるように形成されている。
そのため、インストラクション信号を用いて、第一の期間に第１オフ電圧出力端子２９３ａから高オフ電圧ＶＧＯＦＦ−Ｈを出力し、第２オフ電圧出力端子２９３ｂから低オフ電圧ＶＧＯＦＦ−Ｌを出力する場合と、第二の期間に第１オフ電圧出力端子２９３ａから低オフ電圧ＶＧＯＦＦ−Ｌを出力し、第２オフ電圧出力端子２９３ｂから高オフ電圧ＶＧＯＦＦ−Ｈを出力することが可能となっている。
また、第一の期間に第３オフ電圧出力端子２９３ｃから高オフ電圧ＶＧＯＦＦ−Ｈを出力し、第４オフ電圧出力端子２９３ｄから低オフ電圧ＶＧＯＦＦ−Ｌを出力する場合と、第二の期間に第３オフ電圧出力端子２９３ｃから低オフ電圧ＶＧＯＦＦ−Ｌを出力し、第４オフ電圧出力端子２９３ｄから高オフ電圧ＶＧＯＦＦ−Ｈを出力することが可能となっている。
そのため、インストラクション信号を用いて、第一の期間に第１オフ電圧出力端子２９３ａから高オフ電圧ＶＧＯＦＦ−Ｈを出力し、第２オフ電圧出力端子２９３ｂから低オフ電圧ＶＧＯＦＦ−Ｌを出力する場合と、第二の期間に第１オフ電圧出力端子２９３ａから低オフ電圧ＶＧＯＦＦ−Ｌを出力し、第２オフ電圧出力端子２９３ｂから高オフ電圧ＶＧＯＦＦ−Ｈを出力することが可能となっている。
また、第一の期間に第３オフ電圧出力端子２９３ｃから高オフ電圧ＶＧＯＦＦ−Ｈを出力し、第４オフ電圧出力端子２９３ｄから低オフ電圧ＶＧＯＦＦ−Ｌを出力する場合と、第二の期間に第３オフ電圧出力端子２９３ｃから低オフ電圧ＶＧＯＦＦ−Ｌを出力し、第４オフ電圧出力端子２９３ｄから高オフ電圧ＶＧＯＦＦ−Ｈを出力することが可能となっている。
なお、液晶駆動電圧生成回路６１内の符号１８６は第１昇圧基準電圧回路で、第１昇圧回路１５１および第２昇圧回路１５２用の基準電圧ＶＣＩを出力する。また、符号１８７は第２昇圧基準電圧回路で第３昇圧回路１５３および第４昇圧回路１５４用の基準電圧ＶＤＣＤＣを出力する。
第１昇圧回路１５１は映像信号線用端子４２に映像信号を出力する回路用の電源電圧ＤＤＶＤＨを基準電圧ＶＣＩを昇圧し生成する。電源電圧ＤＤＶＤＨはレベルシフタ５４、デコーダ回路５５を、出力回路５６で使用される。
第２昇圧回路１５２は対向電圧ロウレベル出力回路１９１ｂ駆動用の電源電圧ＶＣＬを基準電圧ＶＣＩを昇圧して生成する。
第３昇圧回路１５３は走査信号線２１用の走査信号発生回路５７、レベルシフト回路、出力回路５６で使用される電源電圧ＶＧＨと電源電圧ＶＧＬを基準電圧ＶＣＩと基準電圧ＶＤＣＤＣから昇圧して生成する。なお、容量Ｃｏｕｔ４からは、電源電圧ＶＧＬが供給されている。
第４昇圧回路１５４は前述したように、高オフ電圧ＶＧＯＦＦ−Ｈを低オフ電圧ＶＧＯＦＦ−Ｌ（電源電圧ＶＧＬ）から、対向電極ハイ電圧ＶＣＯＭＨと対向電極ロウ電圧ＶＣＯＭＬとの電圧差分を昇圧して生成する。
なお、容量Ｃ１１、Ｃ１２、Ｃ２１、Ｃ３１、Ｃ３２、Ｃ３３、は昇圧容量で、各昇圧回路の昇圧動作に使用される。また、容量Ｃｏｕｔ１、Ｃｏｕｔ２、Ｃｏｕｔ３、Ｃｏｕｔ４は出力端子に接続された保持容量素子である。
第１昇圧回路１５１は映像信号線用端子４２に映像信号を出力する回路用の電源電圧ＤＤＶＤＨを基準電圧ＶＣＩを昇圧し生成する。電源電圧ＤＤＶＤＨはレベルシフタ５４、デコーダ回路５５を、出力回路５６で使用される。
第２昇圧回路１５２は対向電圧ロウレベル出力回路１９１ｂ駆動用の電源電圧ＶＣＬを基準電圧ＶＣＩを昇圧して生成する。
第３昇圧回路１５３は走査信号線２１用の走査信号発生回路５７、レベルシフト回路、出力回路５６で使用される電源電圧ＶＧＨと電源電圧ＶＧＬを基準電圧ＶＣＩと基準電圧ＶＤＣＤＣから昇圧して生成する。なお、容量Ｃｏｕｔ４からは、電源電圧ＶＧＬが供給されている。
第４昇圧回路１５４は前述したように、高オフ電圧ＶＧＯＦＦ−Ｈを低オフ電圧ＶＧＯＦＦ−Ｌ（電源電圧ＶＧＬ）から、対向電極ハイ電圧ＶＣＯＭＨと対向電極ロウ電圧ＶＣＯＭＬとの電圧差分を昇圧して生成する。
なお、容量Ｃ１１、Ｃ１２、Ｃ２１、Ｃ３１、Ｃ３２、Ｃ３３、は昇圧容量で、各昇圧回路の昇圧動作に使用される。また、容量Ｃｏｕｔ１、Ｃｏｕｔ２、Ｃｏｕｔ３、Ｃｏｕｔ４は出力端子に接続された保持容量素子である。
次に、図５を用いて寄生容量による電圧の変動に起因する輝度傾斜について説明する。図５（ａ）では解りやすくするために、液晶表示パネル１の表示領域９と走査信号線２１と駆動回路５と走査信号出力回路５１とについて示しており、他の構成については省略している。図５（ｂ）では、画素部８の保持容量３０９とソース−ゲート間の寄生容量３０８との関係を示している。
図５（ａ）において、映像信号は図面の下側から画素に書き始められるものとする。すなわち走査信号線２１−１に最初に走査信号が出力し、以後矢印で示すように、順番に走査信号を走査信号線２１に出力し、最後に走査信号線２１−３２０に走査信号が出力する。走査信号線２１−３２０に走査信号を出力した後、帰線期間を経て再度走査信号線２１−１から走査信号が出力する。この走査信号線２１−１に走査信号が出力し、再度走査信号線２１−１に走査信号が出力するまでの間を１フレーム期間と呼ぶ。
図５（ｂ）に、薄膜トランジスタ１０がオフ状態の画素部８の回路図を示す。図５（ｂ）に示すように画素部８は、保持容量３０９と寄生容量３０８とで表すことが可能である。画素部８において、保持容量３０９は液晶に印加する電圧を保持する容量で、寄生容量３０８はゲート電極とソース電極との間に生じる容量である。画素電極はノード３０６で表され、画素電極に対向する対向電極はノード３０７で表される。また、ノード３０５はゲート電極となる。
図５（ａ）において、映像信号は図面の下側から画素に書き始められるものとする。すなわち走査信号線２１−１に最初に走査信号が出力し、以後矢印で示すように、順番に走査信号を走査信号線２１に出力し、最後に走査信号線２１−３２０に走査信号が出力する。走査信号線２１−３２０に走査信号を出力した後、帰線期間を経て再度走査信号線２１−１から走査信号が出力する。この走査信号線２１−１に走査信号が出力し、再度走査信号線２１−１に走査信号が出力するまでの間を１フレーム期間と呼ぶ。
図５（ｂ）に、薄膜トランジスタ１０がオフ状態の画素部８の回路図を示す。図５（ｂ）に示すように画素部８は、保持容量３０９と寄生容量３０８とで表すことが可能である。画素部８において、保持容量３０９は液晶に印加する電圧を保持する容量で、寄生容量３０８はゲート電極とソース電極との間に生じる容量である。画素電極はノード３０６で表され、画素電極に対向する対向電極はノード３０７で表される。また、ノード３０５はゲート電極となる。
図６に従来の駆動方法を示し、その問題点を説明する。前述したように対向電圧ＶＣＯＭは、対向電極ロウ電圧ＶＣＯＭＬと対向電極ハイ電圧ＶＣＯＭＨの間で振幅しており、帰線期間で反転する。
例えば、２００本目の走査信号線２１−２００に接続する画素部８では、第１のフレーム期間１Ｆ（１）では、対向電圧ＶＣＯＭは対向電極ロウ電圧ＶＣＯＭＬであり、タイミング４１１で走査信号ＶＳＣＮはオフ電圧ＶＧＯＦＦからオン電圧ＶＧＯＮに変化して画素電極に電圧ＶＰＩＸが書き込まれる。
次に、帰線期間内であるタイミング４１２において、対向電圧ＶＣＯＭが対向電極ロウ電圧ＶＣＯＭＬから対向電極ハイ電圧ＶＣＯＭＨに変化する。このとき、走査信号ＶＳＣＮはオフ電圧ＶＧＯＦＦであることから薄膜トランジスタ１０はオフ状態であり、図５（ｂ）に示すように、保持容量３０９に寄生容量３０８が直列に接続された状態である。
対向電圧ＶＣＯＭが対向電極ロウ電圧ＶＣＯＭＬから対向電極ハイ電圧ＶＣＯＭＨに変化することは、図５（ｂ）に示す回路にとっては、対向電極を表すノード３０７の電位が上昇することを意味し、それに伴い、フローティング状態である画素電極を表すノード３０６の電位も上昇するので、画素電極の電位ＶＰＩＸも対向電圧ＶＣＯＭの変化に伴い上昇する。
例えば、２００本目の走査信号線２１−２００に接続する画素部８では、第１のフレーム期間１Ｆ（１）では、対向電圧ＶＣＯＭは対向電極ロウ電圧ＶＣＯＭＬであり、タイミング４１１で走査信号ＶＳＣＮはオフ電圧ＶＧＯＦＦからオン電圧ＶＧＯＮに変化して画素電極に電圧ＶＰＩＸが書き込まれる。
次に、帰線期間内であるタイミング４１２において、対向電圧ＶＣＯＭが対向電極ロウ電圧ＶＣＯＭＬから対向電極ハイ電圧ＶＣＯＭＨに変化する。このとき、走査信号ＶＳＣＮはオフ電圧ＶＧＯＦＦであることから薄膜トランジスタ１０はオフ状態であり、図５（ｂ）に示すように、保持容量３０９に寄生容量３０８が直列に接続された状態である。
対向電圧ＶＣＯＭが対向電極ロウ電圧ＶＣＯＭＬから対向電極ハイ電圧ＶＣＯＭＨに変化することは、図５（ｂ）に示す回路にとっては、対向電極を表すノード３０７の電位が上昇することを意味し、それに伴い、フローティング状態である画素電極を表すノード３０６の電位も上昇するので、画素電極の電位ＶＰＩＸも対向電圧ＶＣＯＭの変化に伴い上昇する。
このとき、寄生容量３０８が無い場合には、画素電極の電位ＶＰＩＸの変化は対向電圧ＶＣＯＭの変化と同等となるが、寄生容量３０８により画素電極の電位ＶＰＩＸの変化は分配され、変化量は寄生容量３０８の容量をＣｇｓで表し、保持容量をＣｓｔｇで表すと（ＶＣＯＭＨ−ＶＣＯＭＬ）×Ｃｇｓ／（Ｃｓｔｇ＋Ｃｇｓ）となる。
そのため、対向電極に対する画素電極の電圧である液晶印加電圧ＶＳＩＧは、寄生容量３０８に分配される分、符号４２１に示すように減少することになる。
その後、タイミング４１３で薄膜トランジスタ１０がオン状態となると、画素電極に所定の電圧ＶＰＩＸが書き込まれるため、液晶印加電圧ＶＳＩＧも希望する電圧となる。
このように寄生容量３０８による液晶印加電圧ＶＳＩＧの減少が生じると、帰線期間から画素電極に所定の電圧ＶＰＩＸが書き込まれる時間Ｔ２の長短により、液晶印加電圧ＶＳＩＧの累積した値が小さくなり、輝度の差として現れることになる。すなわち、走査信号線２１−１は液晶印加電圧ＶＳＩＧの減少している期間が短く、走査信号線２１−３２０は液晶印加電圧ＶＳＩＧの減少している期間が長いため、図中下側の輝度が高く、上側の輝度が低くなる。
そこで、前述したように、走査信号ＶＳＣＮのオフ電圧ＶＧＯＦＦを対向電圧ＶＣＯＭと同期して振幅させるており、対向電圧ＶＣＯＭの振幅に伴う画素電極に保持される液晶印加電圧ＶＳＩＧの変動を抑えることが可能なり、表示品質を保つことができる。
そのため、対向電極に対する画素電極の電圧である液晶印加電圧ＶＳＩＧは、寄生容量３０８に分配される分、符号４２１に示すように減少することになる。
その後、タイミング４１３で薄膜トランジスタ１０がオン状態となると、画素電極に所定の電圧ＶＰＩＸが書き込まれるため、液晶印加電圧ＶＳＩＧも希望する電圧となる。
このように寄生容量３０８による液晶印加電圧ＶＳＩＧの減少が生じると、帰線期間から画素電極に所定の電圧ＶＰＩＸが書き込まれる時間Ｔ２の長短により、液晶印加電圧ＶＳＩＧの累積した値が小さくなり、輝度の差として現れることになる。すなわち、走査信号線２１−１は液晶印加電圧ＶＳＩＧの減少している期間が短く、走査信号線２１−３２０は液晶印加電圧ＶＳＩＧの減少している期間が長いため、図中下側の輝度が高く、上側の輝度が低くなる。
そこで、前述したように、走査信号ＶＳＣＮのオフ電圧ＶＧＯＦＦを対向電圧ＶＣＯＭと同期して振幅させるており、対向電圧ＶＣＯＭの振幅に伴う画素電極に保持される液晶印加電圧ＶＳＩＧの変動を抑えることが可能なり、表示品質を保つことができる。
次に、図７に対向電圧ＶＣＯＭを２系統設け、走査信号出力回路５１を駆動回路５の左右に設け、走査信号ＶＳＣＮを両側から交互に出力する場合を示す。
例えば、第１フレームでは、第１の対向電極信号線２５−１に対向電極ハイ電圧ＶＣＯＭＨを出力し、対応する走査信号線２１−１には高オフ電圧ＶＧＯＦＦ−Ｈを出力し、第２の対向電極信号線２５−２に対向電極ロウ電圧ＶＣＯＭＬを出力し、対応する走査信号線２１−２には低オフ電圧ＶＧＯＦＦ−Ｌを出力する。
次に、第２フレームでは、第１の対向電極信号線２５−１に対向電極ロウ電圧ＶＣＯＭＬを出力し、対応する走査信号線２１−１には低オフ電圧ＶＧＯＦＦ−Ｌを出力し、第２の対向電極信号線２５−２に対向電極ハイ電圧ＶＣＯＭＨを出力し、対応する走査信号線２１−２には高オフ電圧ＶＧＯＦＦ−Ｈを出力する。
このとき、第１フレームでは、図中左側の走査信号出力回路５１−１からは高オフ電圧ＶＧＯＦＦ−Ｈが出力され、右側の走査信号出力回路５１−２からは低オフ電圧ＶＧＯＦＦ−Ｌが出力されるので、第１オフ電圧出力端子２９３ａには高オフ電圧出力回路２９１ａが接続され、第２オフ電圧出力端子２９３ｂには高オフ電圧出力回路２９１ａが接続され、第３オフ電圧出力端子２９３ｃには低オフ電圧出力回路２９１ｂが接続され、第４オフ電圧出力端子２９３ｄには低オフ電圧出力回路２９１ｂが接続される。
例えば、第１フレームでは、第１の対向電極信号線２５−１に対向電極ハイ電圧ＶＣＯＭＨを出力し、対応する走査信号線２１−１には高オフ電圧ＶＧＯＦＦ−Ｈを出力し、第２の対向電極信号線２５−２に対向電極ロウ電圧ＶＣＯＭＬを出力し、対応する走査信号線２１−２には低オフ電圧ＶＧＯＦＦ−Ｌを出力する。
次に、第２フレームでは、第１の対向電極信号線２５−１に対向電極ロウ電圧ＶＣＯＭＬを出力し、対応する走査信号線２１−１には低オフ電圧ＶＧＯＦＦ−Ｌを出力し、第２の対向電極信号線２５−２に対向電極ハイ電圧ＶＣＯＭＨを出力し、対応する走査信号線２１−２には高オフ電圧ＶＧＯＦＦ−Ｈを出力する。
このとき、第１フレームでは、図中左側の走査信号出力回路５１−１からは高オフ電圧ＶＧＯＦＦ−Ｈが出力され、右側の走査信号出力回路５１−２からは低オフ電圧ＶＧＯＦＦ−Ｌが出力されるので、第１オフ電圧出力端子２９３ａには高オフ電圧出力回路２９１ａが接続され、第２オフ電圧出力端子２９３ｂには高オフ電圧出力回路２９１ａが接続され、第３オフ電圧出力端子２９３ｃには低オフ電圧出力回路２９１ｂが接続され、第４オフ電圧出力端子２９３ｄには低オフ電圧出力回路２９１ｂが接続される。
さらに、第１オフ電圧出力端子２９３ａは左側の走査信号出力回路５１−１の入力端子８４を介して配線８６に接続しており、また、第２オフ電圧出力端子２９３ｂは左側の走査信号出力回路５１−１の入力端子８４を介して配線８７に接続しており出力アンプ８３からは高オフ電圧ＶＧＯＦＦ−Ｈが出力する。なお、出力アンプ８３はインバータ回路を用いることも可能である。
また、第３オフ電圧出力端子２９３ｃは右側の走査信号出力回路５１−２の入力端子８４を介して配線８６に接続しており、また、第４オフ電圧出力端子２９３ｄは右側の走査信号出力回路５１−２の入力端子８４を介して配線８７に接続しており出力アンプ８３からは低オフ電圧ＶＧＯＦＦ−Ｌが出力する。
なお、走査信号出力回路５１からオン電圧ＶＧＯＮが出力する場合は、配線２９４、走査信号出力回路５１の入力端子８４、配線８５を介して供給されるオン電圧ＶＧＯＮが出力アンプ８３から出力される。
また、第２フレームでは、図中左側の走査信号出力回路５１−１からは低オフ電圧ＶＧＯＦＦ−Ｌが出力され、右側の走査信号出力回路５１−２からは高オフ電圧ＶＧＯＦＦ−Ｈが出力されるので、第１オフ電圧出力端子２９３ａには低オフ電圧出力回路２９１ｂが接続され、第２オフ電圧出力端子２９３ｂには低オフ電圧出力回路２９１ｂが接続され、第３オフ電圧出力端子２９３ｃには高オフ電圧出力回路２９１ａが接続され、第４オフ電圧出力端子２９３ｄには高オフ電圧出力回路２９１ａが接続される。
また、第３オフ電圧出力端子２９３ｃは右側の走査信号出力回路５１−２の入力端子８４を介して配線８６に接続しており、また、第４オフ電圧出力端子２９３ｄは右側の走査信号出力回路５１−２の入力端子８４を介して配線８７に接続しており出力アンプ８３からは低オフ電圧ＶＧＯＦＦ−Ｌが出力する。
なお、走査信号出力回路５１からオン電圧ＶＧＯＮが出力する場合は、配線２９４、走査信号出力回路５１の入力端子８４、配線８５を介して供給されるオン電圧ＶＧＯＮが出力アンプ８３から出力される。
また、第２フレームでは、図中左側の走査信号出力回路５１−１からは低オフ電圧ＶＧＯＦＦ−Ｌが出力され、右側の走査信号出力回路５１−２からは高オフ電圧ＶＧＯＦＦ−Ｈが出力されるので、第１オフ電圧出力端子２９３ａには低オフ電圧出力回路２９１ｂが接続され、第２オフ電圧出力端子２９３ｂには低オフ電圧出力回路２９１ｂが接続され、第３オフ電圧出力端子２９３ｃには高オフ電圧出力回路２９１ａが接続され、第４オフ電圧出力端子２９３ｄには高オフ電圧出力回路２９１ａが接続される。
次に図８を用いて、左側の走査信号出力回路５１−１は下側の走査信号線２１に走査信号を出力し、右側の走査信号出力回路５１−２は上側の走査信号線２１に走査信号を出力する場合を示す。
図８の左側の走査信号出力回路５１−１に注目すると、走査信号線２１−１に高オフ電圧ＶＧＯＦＦ−Ｈを出力し、走査信号線２１−２には低オフ電圧ＶＧＯＦＦ−Ｌを出力する場合には、第１オフ電圧出力端子２９３ａから高オフ電圧ＶＧＯＦＦ−Ｈを出力し、左側の走査信号出力回路５１−１の入力端子８４、配線８６を介して、出力アンプ８３からは高オフ電圧ＶＧＯＦＦ−Ｈを出力する。また、第２オフ電圧出力端子２９３ｂからは低オフ電圧ＶＧＯＦＦ−Ｌを出力し、左側の走査信号出力回路５１−１の入力端子８４、配線８７を介して出力アンプ８３からは低オフ電圧ＶＧＯＦＦ−Ｌが出力する。
このように、図８に示す回路構成では、高オフ電圧ＶＧＯＦＦ−Ｈと低オフ電圧ＶＧＯＦＦ−Ｌとを同じ走査信号出力回路５１に供給する必要があるため、走査信号出力回路５１には高オフ電圧ＶＧＯＦＦ−Ｈと低オフ電圧ＶＧＯＦＦ−Ｌ用の配線８６、８７と入力端子８４が設けられている。また、駆動回路５にも２系統の高オフ電圧出力回路２９１ａと低オフ電圧出力回路２９１ｂが設けられる。
図８の左側の走査信号出力回路５１−１に注目すると、走査信号線２１−１に高オフ電圧ＶＧＯＦＦ−Ｈを出力し、走査信号線２１−２には低オフ電圧ＶＧＯＦＦ−Ｌを出力する場合には、第１オフ電圧出力端子２９３ａから高オフ電圧ＶＧＯＦＦ−Ｈを出力し、左側の走査信号出力回路５１−１の入力端子８４、配線８６を介して、出力アンプ８３からは高オフ電圧ＶＧＯＦＦ−Ｈを出力する。また、第２オフ電圧出力端子２９３ｂからは低オフ電圧ＶＧＯＦＦ−Ｌを出力し、左側の走査信号出力回路５１−１の入力端子８４、配線８７を介して出力アンプ８３からは低オフ電圧ＶＧＯＦＦ−Ｌが出力する。
このように、図８に示す回路構成では、高オフ電圧ＶＧＯＦＦ−Ｈと低オフ電圧ＶＧＯＦＦ−Ｌとを同じ走査信号出力回路５１に供給する必要があるため、走査信号出力回路５１には高オフ電圧ＶＧＯＦＦ−Ｈと低オフ電圧ＶＧＯＦＦ−Ｌ用の配線８６、８７と入力端子８４が設けられている。また、駆動回路５にも２系統の高オフ電圧出力回路２９１ａと低オフ電圧出力回路２９１ｂが設けられる。
次に図９を用いて駆動回路５と走査信号出力回路５１との接続について説明する。図９では駆動回路５を並べて走査信号出力回路５１を配置する構成を示す。駆動回路５から走査信号出力回路５１には、走査信号用端子４１から出力する走査タイミング信号を伝達する信号線６６の他に、配線８６、８７及びインストラクション信号線８８が接続している。
また、走査信号出力回路５１には、端子８４ａ、８４ｂ、８４ｃ、８４ｄが設けられており、走査信号出力回路５１−１には配線８６を介して、駆動回路５の第１オフ電圧出力端子２９３ａの出力が端子８４ａに接続している。また、配線８７を介して、駆動回路５の第２オフ電圧出力端子２９３ｂの出力が端子８４ｂに接続している。
他方、走査信号出力回路５１−２には配線８６を介して、駆動回路５の第４オフ電圧出力端子２９３ｄの出力が端子８４ｄに接続、配線８７を介して、駆動回路５の第３オフ電圧出力端子２９３ｃの出力が端子８４ｃに接続している。
そのため、駆動回路５の左側に位置する走査信号出力回路５１−１では、端子８４ａと８４ｂにオフ電圧が入力し、駆動回路５の右側に位置する走査信号出力回路５１−２では、端子８４ｃと８４ｄにオフ電圧が入力している。
このように、駆動回路５の左右どちらに配置されることで、入力端子から入力されるオフ電圧が異なることになり、左右どちらに配置されているかを外部から指定する必要がある。そのため、左右識別端子９５が設けられ識別信号が入力している。識別信号としては例えば配線８９ａはハイ電圧が供給され、配線８９ｂにはロウ電圧が供給されている。
また、走査信号出力回路５１には、端子８４ａ、８４ｂ、８４ｃ、８４ｄが設けられており、走査信号出力回路５１−１には配線８６を介して、駆動回路５の第１オフ電圧出力端子２９３ａの出力が端子８４ａに接続している。また、配線８７を介して、駆動回路５の第２オフ電圧出力端子２９３ｂの出力が端子８４ｂに接続している。
他方、走査信号出力回路５１−２には配線８６を介して、駆動回路５の第４オフ電圧出力端子２９３ｄの出力が端子８４ｄに接続、配線８７を介して、駆動回路５の第３オフ電圧出力端子２９３ｃの出力が端子８４ｃに接続している。
そのため、駆動回路５の左側に位置する走査信号出力回路５１−１では、端子８４ａと８４ｂにオフ電圧が入力し、駆動回路５の右側に位置する走査信号出力回路５１−２では、端子８４ｃと８４ｄにオフ電圧が入力している。
このように、駆動回路５の左右どちらに配置されることで、入力端子から入力されるオフ電圧が異なることになり、左右どちらに配置されているかを外部から指定する必要がある。そのため、左右識別端子９５が設けられ識別信号が入力している。識別信号としては例えば配線８９ａはハイ電圧が供給され、配線８９ｂにはロウ電圧が供給されている。
なお、端子２９５と左右識別端子９５とはインストラクション信号端子で、インストラクション信号線８８により駆動回路５と走査信号出力回路５１−１と走査信号出力回路５１−２とは共通に接続されている。そのため、インストラクション信号では走査信号出力回路５１の左右を指定することができない不具合が生じる。そのため、インストラクション信号とは別に、前述した左右識別端子９５を設ける必要が生じる。
以上説明したように、本実施例によれば、２系統の対向電極信号線により正極性用の対向電圧と負極性用の対向電圧を供給することが可能となる。駆動回路に正極性用の対向電圧と負極性用の対向電圧を供給する回路を形成することで、一方の回路より供給する電荷量が減少し、充分に対向電極を駆動することができる。そのため、対向電圧の変動を抑えることが可能となる。さらに、フリッカを防止して高画質表示が可能となる。また、対向電極をフレーム毎に交流化することから低消費電力化が可能である。
さらに、対向電圧に対応して走査信号も正極性用と負極性用のオフ電圧を供給することにより、寄生容量により生じる輝度の変動も抑えることが可能となる。
以上説明したように、本実施例によれば、２系統の対向電極信号線により正極性用の対向電圧と負極性用の対向電圧を供給することが可能となる。駆動回路に正極性用の対向電圧と負極性用の対向電圧を供給する回路を形成することで、一方の回路より供給する電荷量が減少し、充分に対向電極を駆動することができる。そのため、対向電圧の変動を抑えることが可能となる。さらに、フリッカを防止して高画質表示が可能となる。また、対向電極をフレーム毎に交流化することから低消費電力化が可能である。
さらに、対向電圧に対応して走査信号も正極性用と負極性用のオフ電圧を供給することにより、寄生容量により生じる輝度の変動も抑えることが可能となる。
次に図１０に液晶表示パネル１の画素部８の平面図を示す。また図１０のＡ−Ａ線で示す断面図を図１１に示す。図１０、図１１では、横電界方式（In-plane switching mode）の液晶パネルの画素部８を示している。
図１０に示すようにＴＦＴ基板２には画素部８が形成されており、画素部８は走査信号線２１と対向電極信号線２５と映像信号線２２とに囲まれた領域となる。
前述したように、走査信号線２１と映像信号線２２の交差部近傍にスイッチング素子（以後ＴＦＴとも呼ぶ）１０と画素電極１１とが形成される。画素電極１１と対向電極１５とは櫛歯状に形成され、交互に配置されている。画素電極１１に供給された映像信号と、対向電極１５に供給される対向電圧との間に生じる電位差により、液晶分子の配向方向が変化して透過光の強度を制御することができる。
符号１３２はドレイン領域で符号１３３はソース領域で後述する半導体層１３４に形成され、ＴＦＴ１０を形成する。符号１４６はスルーホールでソース領域１３３と画素電極１１とを電気的に接続する。符号１４７は対向電極１５と対向電極信号線２５とを電気的に接続しているスルーホールである。
次に、液晶表示パネル１は図１１に示すような断面構造をしており、ＴＦＴ基板２とカラーフィルタ基板３とが対向して配置されている。ＴＦＴ基板２とカラーフィルタ基板３との間には、液晶組成物４０が保持されている。なお、ＴＦＴ基板２とカラーフィルタ基板３との周辺部には、シール材（図示せず）が設けられており、ＴＦＴ基板２とカラーフィルタ基板３とシール材とは、狭い隙間を有する容器を形成し、液晶組成物４０はＴＦＴ基板２とカラーフィルタ基板３との間に封止される。また、符号１４と符号１８は液晶分子の配向を制御する配向膜である。
カラーフィルタ基板３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にカラーフィルタ１５０が形成されており、各カラーフィルタ１５０の境界には遮光のためにブラックマトリクス１６２が形成されている。
図１０に示すようにＴＦＴ基板２には画素部８が形成されており、画素部８は走査信号線２１と対向電極信号線２５と映像信号線２２とに囲まれた領域となる。
前述したように、走査信号線２１と映像信号線２２の交差部近傍にスイッチング素子（以後ＴＦＴとも呼ぶ）１０と画素電極１１とが形成される。画素電極１１と対向電極１５とは櫛歯状に形成され、交互に配置されている。画素電極１１に供給された映像信号と、対向電極１５に供給される対向電圧との間に生じる電位差により、液晶分子の配向方向が変化して透過光の強度を制御することができる。
符号１３２はドレイン領域で符号１３３はソース領域で後述する半導体層１３４に形成され、ＴＦＴ１０を形成する。符号１４６はスルーホールでソース領域１３３と画素電極１１とを電気的に接続する。符号１４７は対向電極１５と対向電極信号線２５とを電気的に接続しているスルーホールである。
次に、液晶表示パネル１は図１１に示すような断面構造をしており、ＴＦＴ基板２とカラーフィルタ基板３とが対向して配置されている。ＴＦＴ基板２とカラーフィルタ基板３との間には、液晶組成物４０が保持されている。なお、ＴＦＴ基板２とカラーフィルタ基板３との周辺部には、シール材（図示せず）が設けられており、ＴＦＴ基板２とカラーフィルタ基板３とシール材とは、狭い隙間を有する容器を形成し、液晶組成物４０はＴＦＴ基板２とカラーフィルタ基板３との間に封止される。また、符号１４と符号１８は液晶分子の配向を制御する配向膜である。
カラーフィルタ基板３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にカラーフィルタ１５０が形成されており、各カラーフィルタ１５０の境界には遮光のためにブラックマトリクス１６２が形成されている。
ＴＦＴ基板２は、少なくとも一部が透明なガラス、樹脂等からなる。ＴＦＴ基板２上には下地膜が形成されその上にポリシリコン膜からなる半導体層１３４が形成される。
半導体層１３４の上にはゲート絶縁膜１３６が形成され、ゲート絶縁膜１３６の上にはゲート電極１３１が形成される。前述したようにＴＦＴ基板２には走査信号線２１が形成されているが、走査信号線２１の一部はゲート電極１３１を形成する。走査信号線２１は、クロム（Ｃｒ）または、ジルコニウム（Zirconium）を主体とする層と、アルミニウム（Ａｌ）を主体とする層の多層膜から形成される。また、上面からＴＦＴ基板側の下面に向けて線幅が広がるように側面が傾斜している。
半導体層１３４の両端部には不純物が注入されドレイン領域１３２とソース領域１３３とが離間して形成されている。前述したように、ドレインとソースの呼び方は電位によって変化するが、本明細書では映像信号線２２と接続する方をドレインと呼び、画素電極１１と接続する方をソースと呼ぶ。
映像信号線２２は、モリブデン（Mo）とクロム（Cr）の合金や、モリブデン（Mo）又はタングステン（Ｗ）を主体とする２つの層で、アルミニウム（Al）を主体とする層を挟んだ多層膜から形成されている。また、ＴＦＴ１０を覆うように無機絶縁膜１４３と有機絶縁膜１４４が形成されている。ソース領域１３３は無機絶縁膜１４３と有機絶縁膜１４４とに形成されたスルーホール１４６を介して画素電極１１と接続されている。
半導体層１３４の上にはゲート絶縁膜１３６が形成され、ゲート絶縁膜１３６の上にはゲート電極１３１が形成される。前述したようにＴＦＴ基板２には走査信号線２１が形成されているが、走査信号線２１の一部はゲート電極１３１を形成する。走査信号線２１は、クロム（Ｃｒ）または、ジルコニウム（Zirconium）を主体とする層と、アルミニウム（Ａｌ）を主体とする層の多層膜から形成される。また、上面からＴＦＴ基板側の下面に向けて線幅が広がるように側面が傾斜している。
半導体層１３４の両端部には不純物が注入されドレイン領域１３２とソース領域１３３とが離間して形成されている。前述したように、ドレインとソースの呼び方は電位によって変化するが、本明細書では映像信号線２２と接続する方をドレインと呼び、画素電極１１と接続する方をソースと呼ぶ。
映像信号線２２は、モリブデン（Mo）とクロム（Cr）の合金や、モリブデン（Mo）又はタングステン（Ｗ）を主体とする２つの層で、アルミニウム（Al）を主体とする層を挟んだ多層膜から形成されている。また、ＴＦＴ１０を覆うように無機絶縁膜１４３と有機絶縁膜１４４が形成されている。ソース領域１３３は無機絶縁膜１４３と有機絶縁膜１４４とに形成されたスルーホール１４６を介して画素電極１１と接続されている。
なお、無機絶縁膜１４３は窒化シリコンや酸化シリコンを用いて形成可能であり、有機絶縁膜１４４は有機樹脂膜を用いることができ、その表面は比較的平坦に形成することが可能なものであるが、凹凸を形成すように加工することも可能である。
画素電極１１及び対向電極１５は透明導電膜からなり、透明導電膜は、ＩＴＯ（indium tin oxide）、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ (Indium Zinc Oxide)、ＺｎＯ (Zinc Oxide)、ＳｎＯ（酸化スズ）、Ｉｎ２Ｏ３（酸化インジウム）等の透光性の導電層から構成されている。
また、前述したクロムを主体とする層は、クロム単体でもクロムとモリブデン（Ｍｏ）等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミニウムを主体とする層は、アルミニウム単体でもアルミニウムとネオジウム（Neodymium）等の合金でもよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
画素電極１１及び対向電極１５は透明導電膜からなり、透明導電膜は、ＩＴＯ（indium tin oxide）、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ (Indium Zinc Oxide)、ＺｎＯ (Zinc Oxide)、ＳｎＯ（酸化スズ）、Ｉｎ２Ｏ３（酸化インジウム）等の透光性の導電層から構成されている。
また、前述したクロムを主体とする層は、クロム単体でもクロムとモリブデン（Ｍｏ）等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミニウムを主体とする層は、アルミニウム単体でもアルミニウムとネオジウム（Neodymium）等の合金でもよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１ 液晶表示パネル
２ ＴＦＴ基板
３ カラーフィルタ基板
４ コネクタ
５ 駆動回路
８ 画素部
９ 表示領域
１０ 薄膜トランジスタ
１１ 画素電極
１４，１８ 配向膜
１５ 対向電極（コモン電極）
２１，２１−１，２１−２，２１−３２０ 走査信号線（ゲート信号線）
２２ 映像信号線（ドレイン信号線）
２５，２５−１，２５−２ 対向電極信号線
３１ 端子
３４ 入力信号線
４０ 液晶組成物
４１ 走査信号用端子
４２ 映像信号線用端子
４３ 電圧出力用端子
５１，５１−１，５１−２ 走査信号出力回路
５２ グラフィックＲＡＭ
５３ ラッチ回路
５４ レベルシフタ
５５ デコーダ回路
５６ 出力回路
５７ 走査信号発生回路
６１ 液晶駆動電圧生成回路
６２ 階調電圧生成回路
６３ γ調整回路
６４ レギュレータ
６６ 信号線
７１ システムインターフェース
７２ 外部表示インターフェース
７４ インデックスレジスタ
７５ コントロールレジスタ
７６ タイミング生成回路
７７ アドレスカウンタ
７８ ライトデータレジスタ
７９ リードデータレジスタ
８０ フレキシブル基板
８１，８５，８６，８７，２９４ 配線
８３ 出力アンプ
８４ 入力端子
８４ａ，８４ｂ，８４ｃ，８４ｄ，２９５ 端子
８８ インストラクション信号線
８９ａ，８９ｂ 配線
９５ 左右識別端子
１００ 液晶表示装置
１１０ バックライト
１３１ ゲート電極
１３２ ドレイン領域
１３３ ソース領域
１３４ 半導体層
１３６ ゲート絶縁膜
１４３ 無機絶縁膜
１４４ 有機絶縁膜
１４６，１４７ スルーホール
１５０ カラーフィルタ
１５１ 第１昇圧回路
１５２ 第２昇圧回路
１５３ 第３昇圧回路
１５４ 第４昇圧回路
１５５，１５６，１９２ａ，１９２ｂ，２９２，２９２ａ，２９２ｂ，２９２ｃ，２９２ｄ 切換素子（スイッチ）
１６２ ブラックマトリクス
１８１ 対向電圧出力回路
１８２ 対向電圧基準電圧回路
１８３ 対向電圧ハイレベル調整回路
１８４ 対向電圧ロウレベル調整回路
１８５ 基準電圧生成回路
１８６ 第１昇圧基準電圧回路
１８７ 第２昇圧基準電圧回路
１９１ａ 対向電圧ハイレベル出力回路
１９１ｂ 対向電圧ロウレベル出力回路
１９４ 可変抵抗
１９３ａ 第１対向電圧出力端子
１９３ｂ 第２対向電圧出力端子
２８１ オフ電圧生成回路
２９１ａ 高オフ電圧出力回路
２９１ｂ 低オフ電圧出力回路
２９３ 出力端子
２９３ａ 第１オフ電圧出力端子
２９３ｂ 第２オフ電圧出力端子
２９３ｃ 第３オフ電圧出力端子
２９３ｄ 第４オフ電圧出力端子
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ３１，Ｃ３２，Ｃ３３，Ｃ４１，Ｃｏｕｔ１〜Ｃｏｕｔ５ 容量
３０８ 寄生容量
３０９ 保持容量
３０５，３０６，３０７ ノード
２ ＴＦＴ基板
３ カラーフィルタ基板
４ コネクタ
５ 駆動回路
８ 画素部
９ 表示領域
１０ 薄膜トランジスタ
１１ 画素電極
１４，１８ 配向膜
１５ 対向電極（コモン電極）
２１，２１−１，２１−２，２１−３２０ 走査信号線（ゲート信号線）
２２ 映像信号線（ドレイン信号線）
２５，２５−１，２５−２ 対向電極信号線
３１ 端子
３４ 入力信号線
４０ 液晶組成物
４１ 走査信号用端子
４２ 映像信号線用端子
４３ 電圧出力用端子
５１，５１−１，５１−２ 走査信号出力回路
５２ グラフィックＲＡＭ
５３ ラッチ回路
５４ レベルシフタ
５５ デコーダ回路
５６ 出力回路
５７ 走査信号発生回路
６１ 液晶駆動電圧生成回路
６２ 階調電圧生成回路
６３ γ調整回路
６４ レギュレータ
６６ 信号線
７１ システムインターフェース
７２ 外部表示インターフェース
７４ インデックスレジスタ
７５ コントロールレジスタ
７６ タイミング生成回路
７７ アドレスカウンタ
７８ ライトデータレジスタ
７９ リードデータレジスタ
８０ フレキシブル基板
８１，８５，８６，８７，２９４ 配線
８３ 出力アンプ
８４ 入力端子
８４ａ，８４ｂ，８４ｃ，８４ｄ，２９５ 端子
８８ インストラクション信号線
８９ａ，８９ｂ 配線
９５ 左右識別端子
１００ 液晶表示装置
１１０ バックライト
１３１ ゲート電極
１３２ ドレイン領域
１３３ ソース領域
１３４ 半導体層
１３６ ゲート絶縁膜
１４３ 無機絶縁膜
１４４ 有機絶縁膜
１４６，１４７ スルーホール
１５０ カラーフィルタ
１５１ 第１昇圧回路
１５２ 第２昇圧回路
１５３ 第３昇圧回路
１５４ 第４昇圧回路
１５５，１５６，１９２ａ，１９２ｂ，２９２，２９２ａ，２９２ｂ，２９２ｃ，２９２ｄ 切換素子（スイッチ）
１６２ ブラックマトリクス
１８１ 対向電圧出力回路
１８２ 対向電圧基準電圧回路
１８３ 対向電圧ハイレベル調整回路
１８４ 対向電圧ロウレベル調整回路
１８５ 基準電圧生成回路
１８６ 第１昇圧基準電圧回路
１８７ 第２昇圧基準電圧回路
１９１ａ 対向電圧ハイレベル出力回路
１９１ｂ 対向電圧ロウレベル出力回路
１９４ 可変抵抗
１９３ａ 第１対向電圧出力端子
１９３ｂ 第２対向電圧出力端子
２８１ オフ電圧生成回路
２９１ａ 高オフ電圧出力回路
２９１ｂ 低オフ電圧出力回路
２９３ 出力端子
２９３ａ 第１オフ電圧出力端子
２９３ｂ 第２オフ電圧出力端子
２９３ｃ 第３オフ電圧出力端子
２９３ｄ 第４オフ電圧出力端子
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ３１，Ｃ３２，Ｃ３３，Ｃ４１，Ｃｏｕｔ１〜Ｃｏｕｔ５ 容量
３０８ 寄生容量
３０９ 保持容量
３０５，３０６，３０７ ノード
Claims (7)
- 第１の基板と、
第２の基板と、
前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、
前記第１の基板に設けられた複数の画素電極と、
前記画素電極に対向配置された対向電極と、
前記画素電極に映像信号を供給するスイッチング素子と、
前記スイッチング素子に映像信号を供給する映像信号線と、
前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、
前記対向電極に第１の電圧を供給する第１の対向電極信号線と、
前記対向電極に第２の電圧を供給する第２の対向電極信号線と、
前記映像信号と走査信号を出力する駆動回路とを有し、
隣合う２本の走査信号線である第１の走査信号線と第２の走査信号線には、第１の走査信号線に制御されるスイッチング素子により映像信号が供給される第１の画素電極と、第２の走査信号線に制御されるスイッチング素子により映像信号が供給される第２の画素電極とを設け、
第１の画素電極に対向する第１の対向電極には前記第１の対向電極信号線が接続し、
第２の画素電極に対向する第２の対向電極には前記第２の対向電極信号線が接続し、
第１の対向電極には第１の対向電圧が供給され、
第２の対向電極には第２の対向電圧が供給され、
第１の走査信号線には第１のオフ電圧が供給され、
第２の走査信号線には第２のオフ電圧が供給されることを特徴とする液晶表示装置。 - 前記駆動回路は、前記第１のオフ電圧を出力する第１電圧生成回路と、
前記第２のオフ電圧を出力する第２電圧生成回路とを備えることを特徴とする請求項１に記載の液晶表示装置。 - 前記駆動回路は、前記第１のオフ電圧を出力する第１電圧生成回路と、
前記第２のオフ電圧を出力する第２電圧生成回路と、
前記第１のオフ電圧が出力される第１の出力端子と、
前記第２のオフ電圧が出力される第２の出力端子と、
前記第１電圧生成回路と、前記第１の出力端子または前記第２の出力端子との間の接続を切り替える第１のスイッチング回路と、
前記第２電圧生成回路と、前記第１の出力端子または前記第２の出力端子との間の接続を切り替える第２のスイッチング回路とを備えることを特徴とする請求項１に記載の液晶表示装置。 - 第１の基板と、
第２の基板と、
前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、
前記第１の基板に設けられた複数の画素電極と、
前記画素電極に対向して配置される対向電極と、
前記画素電極に映像信号を供給するスイッチング素子と、
前記スイッチング素子に映像信号を供給する映像信号線と、
前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、
前記対向電極に対向電圧を供給する対向電圧線と、
前記映像信号を出力する第１の駆動回路と
前記走査信号を出力する第２の駆動回路とを有し、
前記対向電圧は、第１の対向電圧と第２の対向電圧との間で振幅し、
前記走査信号は、スイッチング素子のオン・オフを制御するオン電圧とオフ電圧とを有し、
前記オフ電圧は、前記対向電圧に同期して第１のオフ電圧と第２のオフ電圧の間で振幅し、
前記第２の駆動回路には、前記第１のオフ電圧が入力する入力端子と、前記第２のオフ電圧が入力する入力端子とが設けられたことを特徴とする液晶表示装置。 - 前記第１の駆動回路は、前記第１のオフ電圧を出力する第１電圧生成回路と、
前記第２のオフ電圧を出力する第２電圧生成回路とを備えることを特徴とする請求項４に記載の液晶表示装置。 - 前記第１の駆動回路は、前記第１のオフ電圧を出力する第１電圧生成回路と、
前記第２のオフ電圧を出力する第２電圧生成回路と、
前記第１のオフ電圧が出力される第１の出力端子と、
前記第２のオフ電圧が出力される第２の出力端子と、
前記第１電圧生成回路と、前記第１の出力端子または前記第２の出力端子との間の接続を切り替える第１のスイッチング回路と、
前記第２電圧生成回路と、前記第１の出力端子または前記第２の出力端子との間の接続を切り替える第２のスイッチング回路とを備えることを特徴とする請求項４に記載の液晶表示装置。 - 前記第２の駆動回路は、入力端子と識別端子とを有し、
前記第１の駆動回路は、前記第１のオフ電圧が入力する入力端子と、前記第２のオフ電圧が入力する入力端子とを指定できることを特徴とする請求項４に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008279683A JP2010107739A (ja) | 2008-10-30 | 2008-10-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008279683A JP2010107739A (ja) | 2008-10-30 | 2008-10-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010107739A true JP2010107739A (ja) | 2010-05-13 |
Family
ID=42297240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008279683A Pending JP2010107739A (ja) | 2008-10-30 | 2008-10-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010107739A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103293798A (zh) * | 2012-07-13 | 2013-09-11 | 上海天马微电子有限公司 | 阵列基板、液晶显示器及其控制方法 |
| JP2015045726A (ja) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置及び表示装置 |
| JP2017058687A (ja) * | 2016-10-21 | 2017-03-23 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
2008
- 2008-10-30 JP JP2008279683A patent/JP2010107739A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103293798A (zh) * | 2012-07-13 | 2013-09-11 | 上海天马微电子有限公司 | 阵列基板、液晶显示器及其控制方法 |
| CN103293798B (zh) * | 2012-07-13 | 2017-08-25 | 上海天马微电子有限公司 | 阵列基板、液晶显示器及其控制方法 |
| JP2015045726A (ja) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置及び表示装置 |
| JP2017058687A (ja) * | 2016-10-21 | 2017-03-23 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393094B (zh) | 液晶顯示裝置及其驅動方法 | |
| US7764262B2 (en) | Liquid crystal display device and method of driving the same | |
| US8237646B2 (en) | Display apparatus and method of driving the same | |
| US8525769B2 (en) | Liquid crystal display apparatus including color filters of RGBW mosaic arrangement and method of driving the same | |
| US8063876B2 (en) | Liquid crystal display device | |
| US7986376B2 (en) | Liquid crystal display device | |
| US7733314B2 (en) | Display device | |
| US8339425B2 (en) | Method of driving pixels and display apparatus for performing the method | |
| US8106870B2 (en) | Liquid crystal display and driving method thereof | |
| US7710410B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| JP2009181100A (ja) | 液晶表示装置 | |
| US8054393B2 (en) | Liquid crystal display device | |
| KR20020052137A (ko) | 액정표시장치 | |
| JP2009222786A (ja) | 液晶表示装置 | |
| KR101970800B1 (ko) | 액정표시장치 | |
| JP2010102266A (ja) | 液晶表示装置およびその駆動方法 | |
| JP4877707B2 (ja) | 表示装置 | |
| JP5172212B2 (ja) | 液晶表示装置 | |
| US8928702B2 (en) | Display device having a reduced number of signal lines | |
| US20040032630A1 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
| JP2010191384A (ja) | アクティブマトリックス液晶表示装置及びその駆動方法 | |
| JP2009210607A (ja) | 液晶表示装置 | |
| US20110063260A1 (en) | Driving circuit for liquid crystal display | |
| US20060145988A1 (en) | Active matrix liquid crystal display | |
| JP2010107739A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20110218 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |