JP5358465B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5358465B2 JP5358465B2 JP2010013541A JP2010013541A JP5358465B2 JP 5358465 B2 JP5358465 B2 JP 5358465B2 JP 2010013541 A JP2010013541 A JP 2010013541A JP 2010013541 A JP2010013541 A JP 2010013541A JP 5358465 B2 JP5358465 B2 JP 5358465B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor circuit
- electrode
- circuit
- transistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
Claims (2)
- マトリクス状に配置された複数の表示画素と、
前記複数の表示画素が配列する行に沿って延びる複数の補助容量線と、
前記補助容量線を駆動する補助容量線駆動回路と、を備え、
前記補助容量線駆動回路は、第1電極に第1入力信号が印加され、制御電極にクロック信号が印加される第1トランジスタ回路と、
第1電極に前記第1入力信号に対して反転した値である第2入力信号が印加され、制御電極が前記第1トランジスタ回路の制御電極に接続された第2トランジスタ回路と、
制御電極が前記第1トランジスタ回路の第2電極に接続され、第1電極が出力端子に接続されるとともに、第2電極に出力電圧のハイレベル側の電圧である第1電源電圧が印加される第3トランジスタ回路と、
制御電極が前記第2トランジスタ回路の第2電極に接続され、第2電極が前記出力端子に接続されるとともに、第1電極に出力電圧のロウレベル側の電圧である第2電源電圧が印加される第4トランジスタ回路と、
制御電極が前記第1トランジスタ回路の第2電極に接続され、第2電極が前記第2トランジスタ回路の第2電極に接続されるとともに、第1電極に前記第3トランジスタ回路および前記第4トランジスタ回路をオフする値である第3電源電圧が印加される第5トランジスタ回路と、
制御電極が前記第2トランジスタ回路の第2電極に接続され、第2電極が前記第1トランジスタ回路の第2電極に接続されるとともに、第1電極に前記第3電源電圧が印加される第6トランジスタ回路と、
前記第1トランジスタ回路がオフされているときに、前記第3トランジスタ回路の制御電極の電位を第1レベルに保って前記第3トランジスタ回路の第1電極と第2電極との導通状態を保つ第1電位保持手段と、
前記第2トランジスタ回路がオフされているときに前記第4トランジスタ回路の制御電極の電位を前記第1レベルに保って前記第4トランジスタ回路の第1電極と第2電極との導通状態を保つ第2電位保持手段と、
前記第1トランジスタ回路の第2電極と前記第3トランジスタ回路の制御電極とを電気的に接続する第1ノードと、
前記第2トランジスタ回路の第2電極と前記第4トランジスタ回路の制御電極とを電気的に接続する第2ノードとを備え、
前記第1電位保持手段は、制御電極と第1電極とに、前記第3トランジスタ回路および前記第4トランジスタ回路をオンする値である第4電源電圧が印加され、第2電極が前記第1トランジスタ回路の第2電極に電気的に接続された第7トランジスタ回路を備え、
前記第2電位保持手段は、制御電極と第1電極とに、前記第4電源電圧が印加され、第2電極が前記第2トランジスタ回路の第2電極に電気的に接続された第8トランジスタ回路を備え、
前記第8トランジスタ回路と前記第5トランジスタ回路との両方がオンしたときに、前記第2ノードがロウレベル状態を保てる程度に、前記第8トランジスタ回路のW/Lを前記第5トランジスタ回路のW/Lより小さく設定し、
前記第7トランジスタ回路と前記第6トランジスタ回路との両方がオンしたときに、前記第1ノードがロウレベル状態を保てる程度に、前記第7トランジスタ回路のW/Lを前記第6トランジスタ回路のW/Lより小さく設定することを特徴とする表示装置。 - マトリクス状に配置された複数の表示画素と、
前記複数の表示画素が配列する行に沿って延びる複数の補助容量線と、
前記補助容量線を駆動する補助容量線駆動回路と、を備え、
前記補助容量線駆動回路は、第1電極に第1入力信号が印加され、制御電極にクロック信号が印加される第1トランジスタ回路と、
第1電極に前記第1入力信号に対して反転した値である第2入力信号が印加され、制御電極が前記第1トランジスタ回路の制御電極に接続された第2トランジスタ回路と、
制御電極が前記第1トランジスタ回路の第2電極に接続され、第1電極が出力端子に接続されるとともに、第2電極に出力電圧のハイレベル側の電圧である第1電源電圧が印加される第3トランジスタ回路と、
制御電極が前記第2トランジスタ回路の第2電極に接続され、第2電極が前記出力端子に接続されるとともに、第1電極に出力電圧のロウレベル側の電圧である第2電源電圧が印加される第4トランジスタ回路と、
制御電極が前記第1トランジスタ回路の第2電極に接続され、第2電極が前記第2トランジスタ回路の第2電極に接続されるとともに、第1電極に前記第3トランジスタ回路および前記第4トランジスタ回路をオフする値である第3電源電圧が印加される第5トランジスタ回路と、
制御電極が前記第2トランジスタ回路の第2電極に接続され、第2電極が前記第1トランジスタ回路の第2電極に接続されるとともに、第1電極に前記第3電源電圧が印加される第6トランジスタ回路と、
前記第1トランジスタ回路がオフされているときに、前記第3トランジスタ回路の制御電極の電位を第1レベルに保って前記第3トランジスタ回路の第1電極と第2電極との導通状態を保つ第1電位保持手段と、
前記第2トランジスタ回路がオフされているときに前記第4トランジスタ回路の制御電極の電位を前記第1レベルに保って前記第4トランジスタ回路の第1電極と第2電極との導通状態を保つ第2電位保持手段と、
前記第1トランジスタ回路の第2電極と前記第3トランジスタ回路の制御電極とを電気的に接続する第1ノードと、
前記第2トランジスタ回路の第2電極と前記第4トランジスタ回路の制御電極とを電気的に接続する第2ノードとを備え、
前記第1電位保持手段は、制御電極と第2電極とが前記第1トランジスタ回路の第2電極に電気的に接続され、第1電極に前記第3トランジスタ回路および前記第4トランジスタ回路をオンする値である第4電源電圧が印加される第7トランジスタ回路を備え、
前記第2電位保持手段は、制御電極と第2電極とが前記第2トランジスタ回路の第2電極に電気的に接続され、第1電極に前記第4電源電圧が印加される第8トランジスタ回路を備え、
前記第7トランジスタ回路と前記第8トランジスタ回路との両方がオフしたときに、前記第7トランジスタ回路と前記第8トランジスタ回路のオフリーク電流を利用して前記第1ノードと前記第2ノードのハイレベル状態を保てる程度に、前記第7トランジスタ回路と前記第8トランジスタ回路のW/Lを前記第1トランジスタ回路、前記第2トランジスタ回路、前記第5トランジスタ回路及び前記第6トランジスタ回路のW/Lより大きく設定することを特徴とする表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013541A JP5358465B2 (ja) | 2010-01-25 | 2010-01-25 | 表示装置 |
US13/012,209 US8451263B2 (en) | 2010-01-25 | 2011-01-24 | Driving circuit and liquid crystal display device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013541A JP5358465B2 (ja) | 2010-01-25 | 2010-01-25 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011150261A JP2011150261A (ja) | 2011-08-04 |
JP5358465B2 true JP5358465B2 (ja) | 2013-12-04 |
Family
ID=44308617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010013541A Expired - Fee Related JP5358465B2 (ja) | 2010-01-25 | 2010-01-25 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8451263B2 (ja) |
JP (1) | JP5358465B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9360723B2 (en) * | 2011-09-30 | 2016-06-07 | Sharp Kabushiki Kaisha | Drive circuit for liquid crystal display device, and liquid crystal display device |
TWI524324B (zh) * | 2014-01-28 | 2016-03-01 | 友達光電股份有限公司 | 液晶顯示器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004166039A (ja) * | 2002-11-14 | 2004-06-10 | Alps Electric Co Ltd | 容量素子駆動回路 |
JP4049010B2 (ja) * | 2003-04-30 | 2008-02-20 | ソニー株式会社 | 表示装置 |
JP2005173244A (ja) | 2003-12-11 | 2005-06-30 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、液晶表示パネルの表示方法 |
JP4896420B2 (ja) * | 2005-03-30 | 2012-03-14 | 株式会社 日立ディスプレイズ | 表示装置 |
US7936332B2 (en) * | 2006-06-21 | 2011-05-03 | Samsung Electronics Co., Ltd. | Gate driving circuit having reduced ripple effect and display apparatus having the same |
JP5172212B2 (ja) * | 2007-05-30 | 2013-03-27 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
US8547368B2 (en) * | 2007-12-28 | 2013-10-01 | Sharp Kabushiki Kaisha | Display driving circuit having a memory circuit, display device, and display driving method |
JP2009168901A (ja) * | 2008-01-11 | 2009-07-30 | Mitsubishi Electric Corp | 画像表示装置 |
TWI357211B (en) * | 2008-04-18 | 2012-01-21 | Realtek Semiconductor Corp | Leakage current preventing circuit and semiconduct |
-
2010
- 2010-01-25 JP JP2010013541A patent/JP5358465B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-24 US US13/012,209 patent/US8451263B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011150261A (ja) | 2011-08-04 |
US20110181586A1 (en) | 2011-07-28 |
US8451263B2 (en) | 2013-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9659540B1 (en) | GOA circuit of reducing power consumption | |
JP5351974B2 (ja) | 表示装置 | |
JP5306762B2 (ja) | 電気光学装置及び電子機器 | |
JP4420080B2 (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
US11238824B2 (en) | Pixel circuit, driving method thereof, display panel, and display apparatus | |
JP5351973B2 (ja) | 画素回路及び表示装置 | |
JP2010107732A (ja) | 液晶表示装置 | |
US10089949B2 (en) | Display device | |
US9886928B2 (en) | Gate signal line drive circuit | |
JPWO2011027600A1 (ja) | 画素回路及び表示装置 | |
JPWO2011027599A1 (ja) | 画素回路及び表示装置 | |
US20120127142A1 (en) | Liquid crystal display and inversion driving method | |
JP2008287132A (ja) | 電気光学装置、電気光学装置の駆動回路及び電気機器 | |
US8384704B2 (en) | Liquid crystal display device | |
JP5329670B2 (ja) | メモリ装置およびメモリ装置を備えた液晶表示装置 | |
US8860646B2 (en) | Liquid crystal display device | |
JP2008033297A (ja) | 液晶装置、および電子機器 | |
JP5358465B2 (ja) | 表示装置 | |
JP2007286266A (ja) | 表示駆動装置、平面表示装置及び表示駆動方法 | |
JP5122748B2 (ja) | 液晶表示装置 | |
JP2011128370A (ja) | 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 | |
TWI657430B (zh) | 電壓提供電路與控制電路 | |
JP2014191836A (ja) | シフトレジスタ回路および画像表示装置 | |
JP5046230B2 (ja) | 液晶装置、および電子機器 | |
JP5956905B2 (ja) | 表示装置及びメモリ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5358465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |