JP4326242B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4326242B2
JP4326242B2 JP2003067978A JP2003067978A JP4326242B2 JP 4326242 B2 JP4326242 B2 JP 4326242B2 JP 2003067978 A JP2003067978 A JP 2003067978A JP 2003067978 A JP2003067978 A JP 2003067978A JP 4326242 B2 JP4326242 B2 JP 4326242B2
Authority
JP
Japan
Prior art keywords
video signal
voltage
signal
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003067978A
Other languages
English (en)
Other versions
JP2004279535A (ja
Inventor
貴徳 中山
剛志 内田
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2003067978A priority Critical patent/JP4326242B2/ja
Priority to US10/797,124 priority patent/US7439946B2/en
Priority to CNB2004100086386A priority patent/CN100414352C/zh
Publication of JP2004279535A publication Critical patent/JP2004279535A/ja
Application granted granted Critical
Publication of JP4326242B2 publication Critical patent/JP4326242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Description

【0001】
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえばアクティブ・マトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面にたとえばx方向に延在しy方向に並設されるゲート信号線とy方向に延在しx方向に並設されるドレイン信号線とが形成され、これら各信号線に囲まれた領域を画素領域として構成し、これらマトリクス状に配置された各画素領域の集合体を液晶表示部としている。
【0003】
そして、各画素領域には、一方のゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介して一方のドレイン信号線からの映像信号が供給される画素電極を備えている。
【0004】
この画素電極は、前記一方の基板あるいは他方の基板側に設けた対向電極との間に電界を生じせしめ、この電界によって当該画素領域の液晶の光透過率を制御するようにしている。
【0005】
液晶の光透過率は、対向電極に印加される基準信号(電圧)に対して画素電極に印加される映像信号(電圧)がどれだけの電圧差(階調)を有しているかで決まるが、たとえば液晶の分極を防止するため、前記映像信号において正側の階調電圧と負側の階調電圧を生成し、これらをたとえば交互に印加する方式のものが知られている。
【0006】
そして、このような画素駆動において、図12(a)に示すように、前記映像信号の中心電圧をその信号振幅に限らず常に一定にするものが知られている一方において、図12(b)に示すように、該映像信号の中心電圧をその信号振幅が大きくなるに従い小さくするようにする方式のものも知られている。
【0007】
すなわち、映像信号の信号振幅が小さくなるにしたがって正側の階調電圧と負側の階調電圧の平均値が対向電極に印加される基準信号に対して増大するように前記各階調電圧を形成して画素を駆動するようになっている(特許文献1参照)。
【特許文献1】
特開平7−92937号公報
【0008】
【発明が解決しようとする課題】
しかし、このように構成された液晶表示装置は、映像信号の信号振幅を最大と最小の間で切り替えた場合に、具体的には黒→白、あるいは白→黒に表示を切り替えた場合に、図から明らかなように、切り替え前の中心電圧と切り替え後の中心電圧に大きな差が生じてしまうことになる。
【0009】
このことは、切り替え後の状態から見た場合、切り替え直前まで画素の画素電極と対向電極の間に直流電圧が加わっているのと等価になることを意味する。
【0010】
切り替え後にはスイッチング素子によって切り替え後に適した中心電圧が加わるため、画素の画素電極と対向電極の間に直流電圧は無くなるが、液晶分子の電圧変化に対する応答は、数十msの時間を要するため、応答が完了するまでの間、光学的には前記直流電圧の影響が残存することになる。
【0011】
このため、この直流電圧の影響により見かけの応答速度が遅くなる現象が生じることになる。
【0012】
本発明は、このような事情に基づいてなされたものであり、応答速度を向上させることのできる液晶表示装置を提供することにある。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0014】
手段1.
本発明による液晶表示装置は、たとえば、各画素に映像信号が供給される画素電極と前記映像信号に対して基準となる対向信号が供給される対向電極を備えたものであって、
前記対向電極に印加される基準信号に対して、
前記映像信号の正側の階調電圧と負側の階調電圧の平均値が、前記映像信号の信号振幅増加に応じて減少する特性を有し、
前記映像信号の信号振幅の最小値側及び最大値側において、前記平均値が前記映像信号の信号振幅が増加するに伴って、増加する領域を有することを特徴とするものである。
【0015】
手段2.
本発明による液晶表示装置は、たとえば、手段1の構成を前提とし、前記映像信号の信号振幅の正側の階調電圧と負側の階調電圧の平均値が、
該映像信号の信号振幅の最小から最大にかけて、増加から減少に変化する点が極大点で、減少から増に変化する点が極小点であることを特徴とするものである。
【0016】
手段3.
本発明による液晶表示装置は、たとえば、手段2の構成を前提とし、前記極大点から極小点に至る映像信号の信号振幅の正側の階調電圧と負側の階調電圧の平均値は単調に変化していることを特徴とするものである。
【0017】
手段4.
本発明による液晶表示装置は、たとえば、手段2の構成を前提とし、前記映像信号の信号振幅の最小から極大点にかけて、および極小点から最大にかけて、該映像信号の信号振幅の正側の階調電圧と負側の階調電圧の平均値は単調に変化していることを特徴とするものである。
【0029】
手段
本発明による液晶表示装置は、たとえば、手段1の構成を前提とし、各階調電圧を形成する回路に階調分割抵抗を備えるとともに、これら抵抗は7つ以上の抵抗で構成されていることを特徴とするものである。
【0030】
手段
本発明による液晶表示装置は、たとえば、手段の構成を前提とし、正極用の電圧出力の間にある階調用抵抗の合成抵抗は、負極用の電圧出力の間にある階調用抵抗の合成抵抗より大きいことを特徴とするものである。
【0031】
手段
本発明による液晶表示装置の駆動方法は、たとえば、各画素に映像信号が供給される画素電極と前記映像信号に対して基準となる対向信号が供給される対向電極を備えたものであって、
前記対向電極に印加される基準信号に対して、
前記映像信号の正側の階調電圧と負側の階調電圧の平均値が、前記映像信号の信号振幅増加に応じて減少する特性を有し、
前記映像信号の信号振幅の最小値側及び最大値側において、前記平均値が前記映像信号の振幅が増加するに伴って、増加する領域を有することを特徴とするものである。
【0032】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【0033】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例1.
《全体の等価回路》
図8は、本発明による液晶表示装置の一実施例を示す等価回路図である。同図は等価回路図であるが実際の幾何学的配置に対応させて描いている。
【0034】
液晶を介して互いに対向配置される一対の透明基板SUB1、SUB2があり、該液晶は一方の透明基板SUB1に対する他方の透明基板SUB2の固定を兼ねるシール材SLによって封入されている。
【0035】
シール材SLによって囲まれた前記一方の透明基板SUB1の液晶側の面には、そのx方向に延在しy方向に並設されたゲート信号線GLとy方向に延在しx方向に並設されたドレイン信号線DLとが形成されている。
【0036】
各ゲート信号線GLと各ドレイン信号線DLとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ARを構成するようになっている。
【0037】
また、x方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線CLが形成されている。この対向電圧信号線CLは各画素領域の後述する対向電極CTに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【0038】
各画素領域には、その片側のゲート信号線GLからの走査信号によって作動される薄膜トランジスタTFTと、この薄膜トランジスタTFTを介して片側のドレイン信号線DLからの映像信号が供給される画素電極PXが形成されている。
【0039】
この画素電極PXは、前記対向電圧信号線CLと接続された対向電極CTとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【0040】
なお、前記画素電極PXと対向電圧信号線CLとの間には容量素子Cstgが形成され、この容量素子Cstgによって画素電極PXに供給された映像信号は比較的長い時間保持されるようになっている。
【0041】
前記ゲート信号線GLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は走査信号駆動回路Vの出力端子が接続される端子GLTを構成するようになっている。また、前記走査信号駆動回路Vの入力端子は液晶表示パネルの外部に配置されたプリント基板(図示せず)からの信号が入力されるようになっている。
【0042】
走査信号駆動回路Vは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線GL同士がグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【0043】
同様に、前記ドレイン信号線DLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は映像信号駆動回路Heの出力端子が接続される端子DLTを構成するようになっている。また、前記映像信号駆動回路Heの入力端子は液晶表示パネルの外部に配置されたプリント基板(図示せず)からの信号が入力されるようになっている。
【0044】
この映像信号駆動回路Heも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線DL同士がグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている
【0045】
前記各ゲート信号線GLは、走査信号駆動回路Vからの走査信号によって、その一つが順次選択されるようになっている。
【0046】
また、前記各ドレイン信号線DLのそれぞれには、映像信号駆動回路Heによって、前記ゲート信号線GLの選択のタイミングに合わせて映像信号が供給されるようになっている。
【0047】
なお、上述した実施例では、走査信号駆動回路Vおよび映像信号駆動回路Heは透明基板SUB1に搭載された半導体装置を示したものであるが、たとえば透明基板SUB1とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタTFTの半導体層が多結晶シリコン(p−Si)から構成される場合、透明基板SUB1面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【0048】
《画素の構成》
図9(a)は、上述した画素の具体的な構成の一実施例を示す平面図であり、図9(b)は、図9(a)のb−b線における断面図を、図9(c)は、図9(a)のc−c線における断面図を示している。
【0049】
まず、透明基板SUB1の液晶側の面にはたとえばポリシリコン層からなる半導体層LTPSが形成されている。この半導体層LTPSはたとえばプラズマCVD装置によって成膜したアモルファスSi膜をエキシマレーザによって多結晶化したものである。
【0050】
この半導体層LTPSは薄膜トランジスタTFTのそれで、後述するゲート信号線GLをたとえば2回横切るように迂回して形成されたパターンをなしている。
【0051】
そして、このように半導体層LTPSが形成された透明基板SUB1の表面には、該半導体層PSをも覆ってたとえばSiOあるいはSiNからなる第1絶縁膜INSが形成されている。この第1絶縁膜INSは前記薄膜トランジスタTFTのゲート絶縁膜として機能するようになっている。
【0052】
そして、第1絶縁膜INSの上面には、図中x方向に延在しy方向に並設されるゲート信号線GLが形成され、このゲート信号線GLは後述するドレイン信号線DLとともに矩形状の画素領域を画するようになっている。
【0053】
該ゲート信号線GLは前述した半導体層LTPSを2回横切るようにして走行され、該半導体層LTPSを横切る部分は薄膜トランジスタTFTのゲート電極として機能するようになっている。
【0054】
なお、このゲート信号線GLの形成後は、第1絶縁膜INSを介して不純物のイオン打ち込みをし、前記半導体層LTPSにおいて前記ゲート信号線GLの直下を除く領域を導電化させることによって、薄膜トランジスタTFTのソース領域およびドレイン領域が形成されるようになっている。
【0055】
また、第1絶縁膜INSの上面には対向電極CTが形成されている。この対向電極CTは、図中y方向に延在された帯状の電極が画素内にて後述するドレイン信号線DLに隣接してたとえば2個配置されている。これら各対向電極CTは画素のほぼ中央を図中x方向に走行する対向電圧信号線CLと一体となって形成され、この対向電圧信号線CLを介して基準信号が供給されるようになっている。
【0056】
さらに、前記ゲート信号線GLおよび対向電極CT(対向電圧信号線CL)をも被って前記第1絶縁膜INSの上面には第2絶縁膜GIがたとえばSiOあるいはSiNによって形成されている。
【0057】
この第2絶縁膜GIの表面には、y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。そして、このドレイン信号線DLの一部にはその下の第2絶縁膜GIおよび第1絶縁膜INSを貫通するスルーホールTH1を通して前記半導体層LTPSに接続されている。該半導体層LTPSのドレイン信号線DLと接続された部分は薄膜トランジスタTFTの一方の領域、たとえばドレイン領域となる部分である。
【0058】
第2絶縁膜GIの表面には該ドレイン信号線DLをも被って第3絶縁膜PASが形成され、この第3絶縁膜PASの表面には、画素電極PXが形成されている。この画素電極PXは画素の中央にて図中y方向に延在する帯状の電極からなり、これにより該画素電極PXは前記各対向電極CTの間に位置づけられるようになっている。そして、この画素電極PXはその一部においてその下の第3絶縁膜PAS、第2絶縁膜GI、および第1絶縁膜INSに貫通して設けたスルーホールTH2を通して薄膜トランジスタTFTの他方の領域、たとえばソース領域に接続されている。
【0059】
なお、画素電極PXは、前記対向電圧信号線CLと交差する部分において、その幅を太くするようにして形成され、この部分において該対向電圧信号線CLとの間に容量素子Cstgを構成するようになっている。
【0060】
画素電極PXとその両脇にそれぞれ位置づけられる各対向電極との間には透明基板SUB1に平行な成分を有する電界が発生するようになり、この電界によって液晶の光透過率を制御できるようになっている。
【0061】
なお、画素電極PXは、この1実施例では、開口率を向上させるためたとえばITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2(酸化スズ)、In2O3(酸化インジウム)等のような透光性の導電層で形成されている。
【0062】
なお、上述した実施例では、画素電極PXを第3絶縁膜PASの上面に形成したものである。しかし、図9(d)に示すように、第3絶縁膜PASの下層、すなわちドレイン信号線DLと同層となるように形成してもよいことはいうまでもない。同様の効果を奏することができるからである。
【0063】
《映像信号》
図1は、本発明の液晶表示装置の各ドレイン信号線DLに供給される映像信号線のその振幅の大小に応じて変化する中心電圧を示した特性図で、図12(b)に対応した図となっている。
【0064】
図1に示す特性図において、その横軸は映像信号の振幅を図中左側の最小から図中右側の最大に至るようにして示し、縦軸は該映像信号の中心電圧を示している。ここで、映像信号の中心電圧とは、該映像信号の正側の階調電圧と負側の階調電圧の平均値をいう。
【0065】
映像信号の中心電圧は、まず映像信号の振幅が最小の場合にある値aをとり、該映像信号の振幅がある程度増加するにしたがい増大してある値bをとるようになる。そして、それ以降の振幅の増加にともなって減少し、振幅が最大の手前のある値cまできたら、前記ある値aあるいはそれに近い値にまで至るように増加するようになっている。換言すれば、映像信号の振幅最小での中心電圧を振幅最大での適正な中心電圧に、振幅最大での中心電圧を振幅最小での適正な中心電圧に設定している。
【0066】
基本的には、映像信号のその信号振幅の増大に応じてその中心電圧は減少するのは図12()の場合と同様であるが、映像信号の信号振幅が最小の時点から増加していく一定の範囲Aにおける時点まで、また、信号振幅が最大になる時点の手前から該最大になる時点にまで増加していく一定の範囲Bにおいて、映像信号の中心電圧を増加させるようにしていることにおいて、上記図12()の場合と異なっている。
【0067】
このようにしたのは、図12()に示したように、映像信号の信号振幅が小さくなるにしたがって映像信号の中心電圧が対向電極に印加される基準信号に対してそのまま増大するようにした場合に、最小の振幅における映像信号の中心電圧と最大の振幅における映像信号の中心電圧との差が比較的大きくなってしまうことから、この差を小さくさせるためである。このため、液晶表示装置の応答時間にとって最も重要となる白→黒、および黒→白の切り替え時の応答速度を向上できることになる。
【0068】
この場合、図12(a)に示す特性に対する図12(b)に示す特性の効果である残像の低減は本実施例の場合にもそのまま保持されるようになる。図12(b)に示した映像信号の特性の場合であっても、中間調の色を除く白、黒の近傍では残像は見え難いという現象が生じるからである。
【0069】
すなわち、使用される液晶のB(輝度)−V(電圧)曲線は図2に示すようになっており、映像信号の振幅の最小および最大の部分を除く他の部分においては電圧の変化に応じて輝度の変化は敏感になっているが、映像信号の振幅の最小および最大の部分の近傍においては電圧の変化に比較的鈍感になっている。
【0070】
このことから、映像信号の振幅の最小および最大の部分の近傍において残像は認識され難くなる。
【0071】
なお、図2は、その横軸に映像信号の振幅をとり、縦軸に輝度をとったグラフで、液晶はそれに電圧を印加させない状態で白表示がなされるいわゆるノーマリホワイトモードのものを対象としたものであるが、中間調の色を除く白、黒の近傍では残像は見え難いという現象にあってはノーマリブラックの場合でも事情は全く同じである。
【0072】
図3は、本発明の液晶表示装置の各ドレイン信号線DLに供給される映像信号線のその振幅の大小に応じて変化する中心電圧を示した他の実施例の特性図で、図1に対応する図となっている。
【0073】
図1の場合と比較して異なる部分は、映像信号の信号振幅の最小における該映像信号の正側の階調電圧と負側の階調電圧の平均値(a)が、該映像信号の信号振幅の最大付近における該映像信号の正側の階調電圧と負側の階調電圧の平均値の増加の出発点(c)よりも値が小さくなっていることにある。
【0074】
また、映像信号の信号振幅の最大における該映像信号の正側の階調電圧と負側の階調電圧の平均値(d)が、該映像信号の信号振幅の最小付近における該映像信号の正側の階調電圧と負側の階調電圧の平均値の増加の到達点(b)よりも値が小さくなっていることにある。
【0075】
このようにした場合、図1に示した映像信号の特性と比較し、白、黒切り換え後の直流電圧の重畳をより低減でき、応答速度の向上を図れるという効果を奏する。
【0076】
なお、上述した図1および図3に示すグラフにおいて、その横軸を映像信号の信号振幅としたものであるが、これを表示階調と置き換えても同様であることはいうまでもない。
【0077】
《映像信号、基準信号、およびゲート信号との関係》
図4は、画素に供給される映像信号、基準信号、および走査信号を示したタイミングチャートである。
【0078】
図4において、その横軸に時間をとり、縦軸には電位をとっている。まず、ゲート信号GVがたとえば1ライン目のゲート信号線GLに供給される。この場合、ゲート信号GVはゲートON電圧GV(H)とゲートOFF電圧GV(L)とを有し、ゲートON電圧GV(H)のパルスによって該1ライン目のゲート信号線GLが選択されるようになる。これにより該1ライン目のゲート信号線GLをゲート電極とする薄膜トランジスタTFTがオン状態となり、このオン状態となった薄膜トランジスタTFTを備える画素、すなわち、前記所定のゲート信号線GLに隣接し該所定のゲート信号線GLの長手方向に沿って配列される1ライン目の画素列のそれぞれの画素が対応するドレイン信号線DLを介して映像信号DVを受け入れることができる状態となる。
【0079】
前記画素列のそれぞれの画素への映像信号DVの供給は前記所定のゲート信号線GLの選択のタイミングに合わせて出力される。この場合の映像信号DVはたとえば正側の階調電圧(正極電圧)DV(U)を有し、前記薄膜トランジスタTFTを介して当該画素の画素電極PXに供給されるようになる。ここで、正側の階調電圧(正極電圧)DV(U)は各画素の対向電極CTに供給される基準信号Vcomに対して正極電圧となっていることを意味する。
【0080】
そして、次の動作では、前記所定のゲート信号線GLと異なる他の、たとえば該所定のゲート信号線GLと隣接する2ライン目のゲート信号線GLが選択され、この選択されたゲート信号線GLに沿って配列される2ライン目の画素列の各画素に映像信号DVが供給されるようになる。この映像信号DVは負側の階調電圧(負極電圧)DV(L)を有する。この負側の階調電圧(負極電圧)DV(L)は各画素の対向電極CTに供給される基準信号Vcomに対して負極電圧となっている。
【0081】
すなわち、映像信号DLは、順次選択されるゲート信号線GLに走査信号GVを供給するタイミングに合わせて順次映像信号DVが供給されるが、その供給毎に極性が反転されるようになっている。
【0082】
このようにして1フレームにおける各ゲート信号線GLが全て選択された後において、次のフレームにおいて同様にゲート信号線GLが順次選択されるようになる。
【0083】
この場合、前記1ライン目のゲート信号線GLが選択された際に、該ゲート信号線GLに沿って配列された1ライン目の画素列の各画素に供給される映像信号DVは負側の階調電圧(負極電圧)DV(L)を有する。
【0084】
《階調電圧》
映像信号DVは、たとえば走査信号の順次供給のタイミングに合わせて、正側の階調電圧(正極電圧)DV(U)と負側の階調電圧(負極電圧)DV(L)とが交互に繰り返されて出力するようになっているが、図4に示した映像信号DVは正側の階調電圧(正極電圧)DV(U)の電圧値および負側の階調電圧(負極電圧)DV(L)の電圧値はそれぞれ説明の簡単化のため一定として示したものである。
【0085】
しかし、それらが階調電圧である限り、画素の表示色に対応した電圧値を有して該画素の画素電極PXに印加されるようになっている。
【0086】
図5は、前記映像信号駆動回路Heに組み込まれる階調生成回路のうちその最終段に設けられる抵抗分圧回路を示している。
【0087】
同図において、低電圧側基準電圧V0が供給される端子TM1と高電圧側基準電圧Vmaxが供給される端子TM2との間にたとえば7個の抵抗R1、R2、R3、……、R6、R7が前記端子TM1側から順次直列接続されている。
【0088】
そして、前記各端子TM1、TM2をも含み、前記各抵抗の接続点からそれぞれ分圧された値の電圧が供給されるようになっている。すなわち、前記端子TM1からV1の電圧が、抵抗R1と抵抗R2の接続点からV2の電圧が、抵抗R2と抵抗R3の接続点からV3の電圧が、……、抵抗R6と抵抗R7の接続点からV7の電圧が、端子TM2からV8の電圧が供給されるようになっている。
【0089】
このうち、前記電圧V1からV4までは負側の階調電圧(負極電圧)DV(L)として、電圧V5からV8までは正側の階調電圧(正極電圧)DV(U)として取り出せるようになっている。
【0090】
これらの各階調電圧は、液晶表示装置に入力される画像データから所定の画素に表示させようとする階調のデータに応じ、正側に反転させる場合は電圧V5からV8までのうちのいずれか一つを、負側に反転させる場合電圧V4からV1までのうちいずれか一つを選択して、ドレイン信号線DLに供給されるようになる。
【0091】
なお、図5に示した抵抗分圧回路はたとえば7つの抵抗を用いたものであるが、この数に限定されることはなく、さらに、夫々の出力をさらに抵抗で分圧させることで、より細かい階調に分割させることができることから、このように構成してもよいことはもちろんである。
【0092】
《映像信号の中心電圧と表示階調との関係》
図6は、映像信号DVの中心電圧CVと該映像信号DVの表示階調との関係を示したグラフである。
【0093】
図6において、その横軸には映像信号DVの表示階調を図中左側に最小とし図中右側を最大として示し、縦軸には映像信号の電圧を示している。
【0094】
映像信号DVの中心電圧は、その変化特性は上述した図1に示したようになっており、まず表示階調が最小の場合に値CV1をとり、該表示階調がある程度増加するにしたがい増大して値CV2をとるようになる。そして、それ以降の表示階調の増加にともなって減少し、該表示階調がその最大の手前のところまできたら値CV3をとり、該表示階調が最大になったら値CV4をとるようになっている。
【0095】
この中心電圧に対して、正側の階調電圧(正極電圧)DV(U)は、表示階調の増加に伴って順次増加するように設定され、画素表示階調の最小から最大にかけて順次V5、V6、V7、V8の値をとるようになる。また、前記中心電圧に対して、負側の階調電圧(負極電圧)DV(L)も、表示階調の増加に伴って順次増加するように設定され、画素表示階調の最小から最大にかけて順次V4、V3、V2、V1の値をとるようになる。
【0096】
このことから、図5に示した抵抗分圧回路の各抵抗R1、R2、R3、……、R6、R8をそれぞれある値に設定し、それから得られる各階調電圧V1、V2、V3、……、V7、V8が図6に示した関係を有すれば、映像信号DVの中心電圧の変化特性も図6に示したようになっていることが明確化する。
【0097】
図7(a)は、図5に示した抵抗分圧回路の各抵抗において、R1=1Ω、R2=8Ω、R3=2Ω、R4=1Ω、R5=15Ω、R6=1Ω、R7=15Ωと設定した場合を示している。図7(b)は、図5に示した抵抗分圧回路の高電圧側基準電圧Vmaxを5.00V、低電圧側基準電圧V0を0.20Vとした場合に、前記抵抗値による抵抗によって分圧される各電圧は、V8=5.00V、V7=3.33V、V6=3.21V、V5=1.54V、V4=1.42V、V3=1.20V、V2=0.31V、V1=0.20Vとなる。
【0098】
図7(c)は、図7(b)で得られる各電圧から中心電圧を算出したもので、そのCV1=1.48V、CV2=2.21V、CV3=1.81V、CV4=2.60Vとなる。ここで、CV1は前記V5とV4の平均値、CV2は前記V6とV3の平均値、CV3は前記V7とV2の平均値、CV4は前記V8とV1の平均値である。
【0099】
実施例2.
図10は本発明による液晶表示装置の画素の他の実施例を示す平面図で、図9(a)と対応した図となっている。
【0100】
図9(a)の場合と比較して異なる構成は画素電極PXにあり、この画素電極PXは薄膜トランジスタTFTと接続される側と反対側の端部において、
該薄膜トランジスタTFTを駆動するゲート信号線GLとで該画素電極PXを間にして配置される他のゲート信号線GLと重畳されるまで延在されて構成され、この重畳部に容量素子Caddを構成していることにある。
【0101】
これにより、この画素には容量素子Cstgと容量素子Caddとを有するようになるが、容量素子Cstgを形成することなく容量素子Caddのみを備える構成としてもよいことはいうまでもない。
【0102】
実施例3.
図11は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。上述した画素の実施例は、画素電極PXと対向電極CTとが透明基板SUB1側に形成され、これら各電極との間に該透明基板SUB1の表面とほぼ平行な成分を有する電界によって液晶の光透過率を制御させたものである。
【0103】
しかし、図11に示す画素は、その対向電極CT(図示せず)が透明基板SUB1と液晶を介して対向配置される透明基板SUB2の液晶側の面に各画素に共通に形成され、画素電極PXとの間に該透明基板SUB1の表面と垂直な成分を有する電界によって液晶の光透過率を制御させる構成となっているものである。
【0104】
画素電極PXは画素領域のほぼ全面に及んで形成され、この画素電極PXと前記対向電極CTとをいずれもITO等の透明導電膜とすることにより、液晶の光透過率を目視することができる。
【0105】
なお、画素電極PXはその周辺の一部が、該画素電極PXと接続された薄膜トランジスタTFTを駆動するゲート信号線GLとで該画素電極PXを間にして配置される他のゲート信号線GLと重畳されて形成され、この重畳部において容量素子Caddを構成するようになっている。
【0106】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【0107】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、応答速度を向上させることができる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の映像信号の信号振幅とその中心電圧(正側の階調電圧と負側の階調電圧の平均値)との関係の一実施例を示したグラフである。
【図2】本発明による液晶表示装置の映像信号の信号振幅と表示輝度との関係を示したグラフである。
【図3】本発明による液晶表示装置の映像信号の信号振幅とその中心電圧(正側の階調電圧と負側の階調電圧の平均値)との関係の他の実施例を示したグラフである。
【図4】本発明による液晶表示装置の画素に供給される映像信号(正側の階調電圧と負側の階調電圧を有す)、走査信号、基準信号を示すタイミングチャートである。
【図5】本発明による液晶表示装置に具備される階調生成回路の後段に備えられる抵抗分圧回路の一実施例を示した回路図である。
【図6】本発明による液晶表示装置の画素に供給される映像信号(正側の階調電圧と負側の階調電圧を有す)の一実施例をその階調表示との関係で示したグラフである。
【図7】本発明による液晶表示装置に具備される階調生成回路の後段の抵抗分圧回路の各抵抗値、該抵抗分圧回路から得られる階調電圧、映像信号の中心電圧の一実施例を示した表である。
【図8】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図9】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図10】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図11】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図12】従来の液晶表示装置の映像信号の信号振幅とその中心電圧との関係の例を示したグラフである。
【符号の説明】
SUB…透明基板、GL…ゲート信号線、DL…ドレイン信号線、CL…対向電圧信号線、TFT…薄膜トランジスタ、PX…画素電極、CT…対向電極、Cstg,Cadd…容量素子、GV(H)…ゲートON電圧、GV(L)…ゲートOFF電圧、DV…映像信号電圧、Vcom…基準電圧。

Claims (7)

  1. 各画素に映像信号が供給される画素電極と前記映像信号に対して基準となる対向信号が供給される対向電極を備えたものであって、
    前記対向電極に印加される基準信号に対して、
    前記映像信号の正側の階調電圧と負側の階調電圧の平均値が、前記映像信号の信号振幅増加に応じて減少する特性を有し、
    前記映像信号の信号振幅の最小値側及び最大値側において、前記平均値が前記映像信号の信号振幅が増加するに伴って、増加する領域を有することを特徴とする液晶表示装置。
  2. 前記映像信号の信号振幅の正側の階調電圧と負側の階調電圧の平均値が、該映像信号の信号振幅の最小から最大にかけて、増加から減少に変化する点が極大点で、減少から増に変化する点が極小点であることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記極大点から極小点に至る映像信号の信号振幅の正側の階調電圧と負側の階調電圧の平均値は単調に変化していることを特徴とする請求項2に記載の液晶表示装置。
  4. 前記映像信号の信号振幅の最小から極大点にかけて、および極小点から最大にかけて、該映像信号の信号振幅の正側の階調電圧と負側の階調電圧の平均値は単調に変化していることを特徴とする請求項2に記載の液晶表示装置。
  5. 各階調電圧を形成する回路に階調分割抵抗を備えるとともに、これら抵抗は7つ以上の抵抗で構成されていることを特徴とする請求項1に記載の液晶表示装置。
  6. 正極用の電圧出力の間にある階調用抵抗の合成抵抗は、負極用の電圧出力の間にある階調用抵抗の合成抵抗より大きいことを特徴とする請求項に記載の液晶表示装置。
  7. 各画素に映像信号が供給される画素電極と前記映像信号に対して基準となる対向信号が供給される対向電極を備えたものであって、
    前記対向電極に印加される基準信号に対して、
    前記映像信号の正側の階調電圧と負側の階調電圧の平均値が、前記映像信号の信号振幅増加に応じて減少する特性を有し、
    前記映像信号の信号振幅の最小値側及び最大値側において、前記平均値が前記映像信号の振幅が増加するに伴って、増加する領域を有することを特徴とする液晶表示装置の駆動方法。
JP2003067978A 2003-03-13 2003-03-13 液晶表示装置 Expired - Fee Related JP4326242B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003067978A JP4326242B2 (ja) 2003-03-13 2003-03-13 液晶表示装置
US10/797,124 US7439946B2 (en) 2003-03-13 2004-03-11 Liquid crystal display device with controlled positive and negative gray scale voltages
CNB2004100086386A CN100414352C (zh) 2003-03-13 2004-03-12 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003067978A JP4326242B2 (ja) 2003-03-13 2003-03-13 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2004279535A JP2004279535A (ja) 2004-10-07
JP4326242B2 true JP4326242B2 (ja) 2009-09-02

Family

ID=33285430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003067978A Expired - Fee Related JP4326242B2 (ja) 2003-03-13 2003-03-13 液晶表示装置

Country Status (3)

Country Link
US (1) US7439946B2 (ja)
JP (1) JP4326242B2 (ja)
CN (1) CN100414352C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070226432A1 (en) * 2006-01-18 2007-09-27 Rix Jeffrey A Devices, systems and methods for creating and managing media clips
TWI381355B (zh) * 2007-09-21 2013-01-01 Chimei Innolux Corp 液晶顯示裝置之驅動方法
TWI455106B (zh) * 2008-01-31 2014-10-01 Innolux Corp 色彩校正方法、色彩校正迴路及顯示裝置
JP6104548B2 (ja) * 2011-11-08 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置
JP5956891B2 (ja) * 2012-09-26 2016-07-27 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示装置の駆動方法
CN105047166A (zh) * 2015-08-28 2015-11-11 深圳市华星光电技术有限公司 液晶显示面板驱动方法及液晶显示装置
CN113314071B (zh) * 2021-06-23 2022-09-30 合肥京东方卓印科技有限公司 显示基板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343513B1 (ko) * 1993-07-29 2003-05-27 히다찌디바이스엔지니어링 가부시기가이샤 액정구동방법과액정표시장치
JP2511243B2 (ja) * 1993-11-08 1996-06-26 株式会社東芝 アクティブマトリックス形液晶表示装置
JP3199978B2 (ja) * 1995-03-31 2001-08-20 シャープ株式会社 液晶表示装置
JP3644240B2 (ja) * 1998-03-24 2005-04-27 セイコーエプソン株式会社 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置
JP3595745B2 (ja) * 1999-01-29 2004-12-02 キヤノン株式会社 画像処理装置
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP2001296844A (ja) * 2000-02-10 2001-10-26 Matsushita Electric Ind Co Ltd 表示素子およびその駆動方法
JP3579766B2 (ja) * 2000-05-26 2004-10-20 株式会社アドバンスト・ディスプレイ 液晶表示装置の駆動方法
US7737933B2 (en) * 2000-09-26 2010-06-15 Toshiba Matsushita Display Technology Co., Ltd. Display unit and drive system thereof and an information display unit
JP2002174823A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末
TW540028B (en) * 2000-12-22 2003-07-01 Hunet Inc Liquid crystal driving apparatus and tone display method
JP2002297110A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置の駆動方法
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2004191581A (ja) * 2002-12-10 2004-07-08 Sharp Corp 液晶表示装置およびその駆動方法
TWI282544B (en) * 2005-01-21 2007-06-11 Himax Tech Inc Operation apparatus, operation method, operation apparatus for overdrive and operation method for overdrive
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument

Also Published As

Publication number Publication date
JP2004279535A (ja) 2004-10-07
CN100414352C (zh) 2008-08-27
US7439946B2 (en) 2008-10-21
US20040223006A1 (en) 2004-11-11
CN1530703A (zh) 2004-09-22

Similar Documents

Publication Publication Date Title
US7084849B2 (en) Liquid crystal display device
JP5414974B2 (ja) 液晶表示装置
US6229510B1 (en) Liquid crystal display having different common voltages
US7920117B2 (en) Liquid crystal display apparatus
US9842555B2 (en) Liquid crystal display device
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR101657217B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20060106168A (ko) 액정표시장치
KR20080090229A (ko) 디스플레이장치 및 그 제어방법
US20100045884A1 (en) Liquid Crystal Display
KR101136348B1 (ko) 어레이 기판 및 이를 갖는 표시장치
KR101048700B1 (ko) 액정표시장치 및 그 구동방법
JP2014238498A (ja) 液晶表示装置及びその駆動方法
WO2011104947A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
JP4326242B2 (ja) 液晶表示装置
JP4112415B2 (ja) 液晶表示装置の駆動方法
JP2677260B2 (ja) アクティブマトリクス液晶表示装置
JP5035888B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR20030055931A (ko) 액정표시장치
KR101135947B1 (ko) 액정표시장치
US9558699B2 (en) Liquid crystal display and driving method of the same
KR100939603B1 (ko) 잔상을 제거하는 액정표시장치
KR100879214B1 (ko) 액정표시소자
KR100831304B1 (ko) 액정표시장치
KR20090115524A (ko) 액정표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4326242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees