JP2002174823A - アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末 - Google Patents

アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末

Info

Publication number
JP2002174823A
JP2002174823A JP2000371044A JP2000371044A JP2002174823A JP 2002174823 A JP2002174823 A JP 2002174823A JP 2000371044 A JP2000371044 A JP 2000371044A JP 2000371044 A JP2000371044 A JP 2000371044A JP 2002174823 A JP2002174823 A JP 2002174823A
Authority
JP
Japan
Prior art keywords
circuit
liquid crystal
voltage
display device
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000371044A
Other languages
English (en)
Inventor
Yoshiharu Nakajima
義晴 仲島
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000371044A priority Critical patent/JP2002174823A/ja
Priority to TW90130092A priority patent/TW535136B/zh
Priority to CNB018077471A priority patent/CN100433100C/zh
Priority to PCT/JP2001/010687 priority patent/WO2002047061A1/ja
Priority to EP01999936A priority patent/EP1343134A4/en
Priority to US10/182,600 priority patent/US6894674B2/en
Priority to CN 200810096964 priority patent/CN101329848B/zh
Priority to KR1020027010025A priority patent/KR100865542B1/ko
Publication of JP2002174823A publication Critical patent/JP2002174823A/ja
Priority to US11/086,433 priority patent/US7432906B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 対向電極電圧発生回路を表示エリア部が形成
される基板とは別の基板上に作成した場合、セットの小
型化、低コスト化の妨げになる。 【解決手段】 画素がマトリクス状に配置されてなる表
示エリア部12、基準電圧選択型DA変換回路28U,
28Dを含むHドライバ13U,13DおよびVドライ
バ14を具備するアクティブマトリクス型液晶表示装置
において、表示エリア部12の各液晶セルの対向電極に
対して各画素共通に対向電極電圧(コモン電圧)Vco
mを与える対向電極電圧発生回路15を、表示エリア部
12、Hドライバ13U,13DおよびVドライバ14
と共に、同一ガラス基板11上に同一プロセスを用いて
作成するようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置およびこれを用いた携帯端末に関
し、特に液晶セルの対向電極に対して各画素共通に与え
る対向電極電圧を発生する回路を有するアクティブマト
リクス型液晶表示装置およびこれを表示部として用いた
携帯端末に関する。
【0002】
【従来の技術】近年、携帯電話機やPDA(Personal Di
gital Assistants)などの携帯端末の普及がめざまし
い。これら携帯端末の急速な普及の要因の一つとして、
その出力表示部として搭載されている液晶表示装置が挙
げられる。その理由は、液晶表示装置が原理的に駆動す
るための電力を要しない特性を持ち、低消費電力の表示
デバイスであるためである。
【0003】液晶表示装置は、液晶セルを含む画素がマ
トリクス状(行列状)に多数配置されてなる表示エリア
部が形成される第1の基板と、この第1の基板に対して
所定の間隔をもって対向配置される第2の基板との間に
液晶を封止した構造となっており、アクティブマトリク
ス型では、画素ごとに能動素子、例えば薄膜トランジス
タ(TFT;Thin Film Transistor)が配されている。
薄膜トランジスタは、ゲート電極が垂直走査ラインに、
ソース電極がデータラインにそれぞれ接続されている。
この薄膜トランジスタのドレイン電極には、液晶セルの
画素電極が接続されている。
【0004】このアクティブマトリクス型液晶表示装置
において、垂直走査ラインに垂直駆動系から走査信号が
与えられると、その垂直走査ラインに接続されている各
画素の薄膜トランジスタのドレイン電極とソース電極と
の間が低抵抗になり、水平駆動系からデータラインを通
して供給される画像信号に応じた電圧が液晶セルの画素
電極に印加される。そして、この電圧により、画素電極
と対向電極との間に封止されている液晶の光学的特性の
変調が行われることになる。
【0005】ところで、アクティブマトリクス型液晶表
示装置の駆動法の一つとして、コモン反転駆動法が知ら
れている。ここに、コモン反転駆動法とは、各画素の液
晶セルの対向電極に各画素共通に印加する対向電極電圧
(以下、コモン電圧と記す場合もある)Vcomを1H
(Hは水平走査期間)ごとに反転させる駆動方法であ
る。このコモン反転駆動法は、例えば、各画素に与える
画像信号の極性を1Hごとに反転させる1H反転駆動法
との併用により、画像信号の1Hごとの極性反転に対し
て対向電極電圧Vcomの極性も1Hごとに反転するこ
とになるため、水平駆動系の電源電圧の低電圧化を図る
ことができる。
【0006】対向電極電圧Vcomは、専用の対向電極
電圧発生回路で生成されることになる。この対向電極電
圧発生回路は、従来、表示エリア部が形成される基板と
は別に、単結晶シリコンICによって別チップ上もしく
はディスクリート部品によってプリント基板上に作成さ
れていた。
【0007】
【発明が解決しようとする課題】上述したように、アク
ティブマトリクス型液晶表示装置において、対向電極電
圧発生回路を、表示エリア部が形成される基板とは別
に、別チップ上もしくはディスクリート部品によってプ
リント基板上に作成したのでは、セットを構成する部品
点数が増えるとともに、それぞれ別々のプロセスで作成
しなければならないため、セットの小型化、低コスト化
の妨げになるという問題があった。
【0008】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、セットの小型化、低
コスト化が可能なアクティブマトリクス型液晶表示装置
およびこれを用いた携帯端末を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、液晶セルを含む画素がマトリクス状に
配置されてなる表示エリア部と、液晶セルの対向電極に
対して各画素共通に与える対向電極電圧を発生する対向
電極電圧発生回路と、表示エリア部の各画素を行単位で
選択する垂直駆動回路と、この垂直駆動回路によって選
択された行の各画素に対して画像信号を供給する水平駆
動回路とを備えたアクティブマトリクス型液晶表示装置
において、対向電極電圧発生回路の少なくとも一部の回
路部分を表示エリア部と共に同一基板上に同一プロセス
を用いて作成した構成を採っている。そして、このアク
ティブマトリクス型表示装置は、携帯端末の表示部とし
て用いられる。
【0010】上記構成のアクティブマトリクス型液晶表
示装置あるいはこれを用いた携帯端末において、対向電
極電圧発生回路の少なくとも一部の回路部分を表示エリ
ア部と共に同一基板上に同一プロセスを用いて作成する
ことで、セットを構成する部品点数を少なく抑えること
ができるとともに、製造プロセスの簡略化を図ることが
できる。したがって、セットの低コスト化、さらには薄
型化、コンパクト化が可能になる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は、本発明の一
実施形態に係るアクティブマトリクス型液晶表示装置の
構成例を示す概略構成図である。
【0012】図1において、透明絶縁基板、例えばガラ
ス基板11上には、液晶セルを含む画素がマトリクス状
に多数配置されてなる表示エリア部12、上下一対のH
ドライバ(水平駆動回路)13U,13DおよびVドラ
イバ(垂直駆動回路)14とともに、対向電極電圧発生
回路15が集積されている。ガラス基板11は、能動素
子(例えば、トランジスタ)を含む多数の画素回路がマ
トリクス状に配置形成される第1の基板と、この第1の
基板と所定の間隙をもって対向して配置される第2の基
板とによって構成される。そして、これら第1,第2の
基板間に液晶が封入される。
【0013】図2に、表示エリア部12の具体的な構成
の一例を示す。ここでは、図面の簡略化のために、3行
(n−1行〜n+1行)4列(m−2列〜m+1列)の
画素配列の場合を例に採って示している。図2におい
て、表示エリア部12には、垂直走査ライン…,21n
−1,21n,21n+1,…と、データライン…,2
2m−2,22m−1,22m,22m+1,…とがマ
トリクス状に配線され、それらの交点部分に単位画素2
3が配置されている。
【0014】単位画素23は、画素トランジスタである
薄膜トランジスタTFT、液晶セルLCおよび保持容量
Csを有する構成となっている。ここで、液晶セルLC
は、薄膜トランジスタTFTで形成される画素電極(一
方の電極)とこれに対向して形成される対向電極(他方
の電極)との間で発生する容量を意味する。
【0015】薄膜トランジスタTFTは、ゲート電極が
垂直走査ライン…,21n−1,21n,21n+1,
…に接続され、ソース電極がデータライン…,22m−
2,22m−1,22m,22m+1,…に接続されて
いる。液晶セルLCは、画素電極が薄膜トランジスタT
FTのドレイン電極に接続され、対向電極が共通ライン
24に接続されている。保持容量Csは、薄膜トランジ
スタTFTのドレイン電極と共通ライン24との間に接
続されている。共通ライン24には、対向電極電圧発生
回路15で発生される対向電極電圧、即ちコモン電圧V
comが与えられる。
【0016】垂直走査ライン…,21n−1,21n,
21n+1,…の各一端は、図1に示すVドライバ14
の対応する行の各出力端にそれぞれ接続される。Vドラ
イバ14は、例えばシフトレジスタによって構成され、
垂直転送クロックVCK(図示せず)に同期して順次垂
直選択パルスを発生して垂直走査ライン…,21n−
1,21n,21n+1,…に与えることによって垂直
走査を行う。
【0017】一方、表示エリア部12において、例え
ば、奇数番目のデータライン…,22m−1,22m+
1,…の各一端が図1に示すHドライバ13Uの対応す
る列の各出力端に、偶数番目のデータライン…,22m
−2,22m,…の各他端が図1に示すHドライバ13
Dの対応する列の各出力端にそれぞれ接続される。Hド
ライバ13U,13Dの具体的な構成の一例を図3に示
す。
【0018】図3に示すように、Hドライバ13Uは、
シフトレジスタ25U、サンプリングラッチ回路(デー
タ信号入力回路)26U、線順次化ラッチ回路27Uお
よびDA変換回路28Uを有する構成となっている。シ
フトレジスタ25Uは、水平転送クロックHCK(図示
せず)に同期して各転送段から順次シフトパルスを出力
することによって水平走査を行う。サンプリングラッチ
回路26Uは、シフトレジスタ25Uから与えられるシ
フトパルスに応答して、入力される所定ビットのディジ
タル画像データを点順次にてサンプリングしてラッチす
る。
【0019】線順次化ラッチ回路27Uは、サンプリン
グラッチ回路26Uで点順次にてラッチされたディジタ
ル画像データを1ライン単位で再度ラッチすることによ
って線順次化し、この1ライン分のディジタル画像デー
タを一斉に出力する。DA変換回路28Uは例えば基準
電圧選択型の回路構成をとり、線順次化ラッチ回路27
Uから出力される1ライン分のディジタル画像データを
アナログ画像信号に変換して先述した画素エリア部12
のデータライン…,22m−2,22m−1,22m,
22m+1,…に与える。
【0020】下側のHドライバ13Dについても、上側
のHドライバ13Uと全く同様に、シフトレジスタ25
D、サンプリングラッチ回路26D、線順次化ラッチ回
路27Dおよび基準電圧選択型のDA変換回路28Dを
有する構成となっている。なお、本例に係るアクティブ
マトリクス型液晶表示装置では、表示エリア部12の上
下にHドライバ13U,13Dを配する構成を採った
が、これに限定されるものではなく、上下のいずれか一
方のみに配する構成を採ることも可能である。
【0021】図1および図3から明らかなように、対向
電極電圧発生回路15についても、Hドライバ13U,
13DおよびVドライバ14と同様に、表示エリア部1
2と共に同一のガラス基板11上に集積される。ここ
で、例えば表示エリア部12の上下にHドライバ13
U,13Dを配する構成を採る液晶表示装置の場合に
は、Hドライバ13U,13Dが集積されていない辺の
額縁エリア(表示エリア部12の周辺エリア)に対向電
極電圧発生回路15を集積するのが好ましい。
【0022】何故ならば、Hドライバ13U,13D
は、上述した如くVドライバ14に比べて構成要素が多
く、その回路面積が非常に大きくなる場合が多いことか
ら、Hドライバ13U,13Dが搭載されていない辺の
額縁エリアに搭載することで、効果的な回路レイアウト
が可能になり、結果として、有効画面率(ガラス基板1
1に対する有効エリア部12の面積率)を低下させるこ
となく、対向電極電圧発生回路15を表示エリア部12
と同一のガラス基板11上に集積することができるから
である。
【0023】なお、本例に係るアクティブマトリクス型
液晶表示装置においては、Hドライバ13U,13Dが
搭載されていない辺の額縁エリアの一方側にはVドライ
バ14が集積されていることから、その反対側の辺の額
縁エリアに対向電極電圧発生回路15を集積する構成を
採っている。
【0024】図4は、対向電極電圧発生回路の具体的な
構成例を示すブロック図である。本例に係る対向電極電
圧発生回路は、正側電源電圧VCCと負側電源電圧VS
Sとを一定の周期でスイッチングして出力するスイッチ
回路31と、このスイッチ回路31の出力電圧VAのD
Cレベルを変換して対向電極電圧Vcomとして出力す
るDCレベル変換回路32とからなる構成となってい
る。
【0025】スイッチ回路31は、正側電源電圧VCC
を入力とするスイッチSW1と、負側電源電圧VSSを
入力とするスイッチSW2とからなり、これらスイッチ
SW1,SW2が互いに逆相の制御パルスφ1,φ2に
よってスイッチングされることにより、正側電源電圧V
CCと負側電源電圧VSSとを一定の周期、例えば1H
周期で交互に出力する構成となっている。これにより、
スイッチ回路31からは振幅VSS〜VCCの電圧VA
が出力される。
【0026】DCレベル変換回路32は、スイッチ回路
31の振幅VSS〜VCCの出力電圧VAを、例えば、
振幅VSS−ΔV〜VCC−ΔVの直流電圧にレベル変
換して対向電極電圧Vcomとして出力する。この1H
周期で極性が反転する対向電極電圧Vcomを、図2の
共通ライン24に与えることによってコモン反転駆動が
行われる。図5に、制御パルスφ1,φ2、出力電圧V
Aおよび対向電極電圧Vcomのタイミング関係を示
す。なお、制御パルスφ1,φ2と出力電圧VAとの間
には、若干の遅延(Δt)が生ずる。
【0027】DCレベル変換回路32としては、種々の
回路構成のものが考えられる。その具体的な構成の一例
を図6に示す。本例に係るDCレベル変換回路32は、
スイッチ回路31から供給される電圧VAの直流成分を
カットするコンデンサ321と、このコンデンサ321
を経た電圧VAに対して与える所定のDC電圧を発生す
るDC電圧発生回路322とからなるシンプルな構成と
なっている。
【0028】このコンデンサ321を用いたDCレベル
変換回路32を有する対向電極電圧発生回路15を、先
述したように、表示エリア部12と同一のガラス基板1
1上に集積する場合に、コンデンサ321は大面積を必
要とすることから、このコンデンサ321については表
示エリア部12と一体化せず、ディスクリート部品で作
成する方が有利な場合が多い。したがって、コンデンサ
321のみをガラス基板11外で作成し、残りの回路部
分、即ちスイッチ回路31およびDC電圧発生回路32
2についてのみ表示エリア部12と同一のガラス基板1
1上に一体的に作成するようにすれば良い。
【0029】このとき、表示エリア部12の各画素トラ
ンジスタとして薄膜トランジスタTFTを用いているこ
とから、対向電極電圧発生回路15のスイッチ回路31
を構成するトランジスタとしても薄膜トランジスタを用
いるようにすれば良い。そして、薄膜トランジスタにつ
いては、近年の性能向上や消費電力の低下に伴って集積
化が容易になっていることから、対向電極電圧発生回路
15、特に少なくともトランジスタ回路を表示エリア部
12と共に同一のガラス基板11上に同一プロセスを用
いて作成することにより、製造プロセスの簡略化に伴う
低コスト化、さらには集積化に伴う薄型化、コンパクト
化を図ることができる。
【0030】図7に、DC電圧発生回路322の具体的
な回路例を5つ示す。図7(A)に示す回路例は、正側
電源VCCと負側電源VCC(本例では、GND)との
間に直列に接続された分割抵抗R1,R2によってその
接続点の分割電圧を得て、この分割電圧をDCレベルと
する構成となっている。図7(B)に示す回路例は、分
割抵抗R1,R2の間に可変抵抗VRを接続し、この可
変抵抗VRによってDCレベルを調整できる構成となっ
ている。図7(C)に示す回路例は、抵抗R3および直
流電圧源323からなり、直流電圧源323によって決
められる電圧をDCレベルとする構成となっている。こ
の直流電圧源323を可変電圧源とすることで、DCレ
ベルを調整可能とすることも可能である。
【0031】図7(D)に示す回路例は、図7(C)の
直流電圧源323の代わりにDA変換回路324を用い
た構成となっている。この回路例の場合は、ディジタル
のDC電圧設定データをDA変換回路324に入力して
DCレベルを決定することになる。これにより、ディジ
タル信号を用いてDCレベルの調整が可能になる。図7
(E)に示す回路例は、図7(D)の構成に加えて、D
C電圧設定データを保存するメモリ325を付加した構
成となっている。これにより、DC電圧設定データを入
力し続けなくてもDCレベルを決定することができる。
【0032】以上説明した対向電極電圧発生回路15に
ついては、Hドライバ13U,13DのDA変換回路2
8U,28Dとして基準電圧選択型DA変換回路を用い
た場合において、対向電極電圧発生回路15で発生する
出力電圧VAもしくは対向電極電圧Vcomそのもの
を、基準電圧の一つ、即ち白信号用もしくは黒信号用の
基準電圧として用いる適用も可能である。
【0033】図8に、基準電圧選択型DA変換回路28
U,28Dの単位回路の構成例を示す回路図である。こ
こでは、入力されるディジタル画像データが例えば3ビ
ット(b2,b1,b0)の場合を例に採って示してお
り、この3ビットの画像データに対して8(=23 )個
の基準電圧V0〜V7が用意されることになる。この単
位回路が、画素エリア部12のデータライン…,22m
−2,22m−1,22m,22m+1,…ごとに1個
ずつ配置されることになる。
【0034】基準電圧V0〜V7を発生する基準電圧発
生回路の構成例を図9に示す。本構成例に係る基準電圧
発生回路は、正電源電圧VCCと負電源電圧VSSとを
一定の周期で互いに逆相でスイッチングする2つのスイ
ッチ回路33,34と、これらスイッチ回路33,34
の各出力端間に直列に接続された7個の分割抵抗R0〜
R6とからなる構成となっている。ここで、正電源電圧
VCCと負電源電圧VSSとを一定の周期、例えば1H
周期で互いに逆相でスイッチングするのは、液晶の劣化
防止を目的として、液晶を交流駆動(本例では、1H反
転駆動)するためである。
【0035】上記構成の基準電圧発生回路において、ス
イッチ回路33の出力電圧VAがそのままノーマリホワ
イトでの白信号用の基準電圧V7として、スイッチ回路
34の出力電圧VBがそのままノーマリホワイトでの黒
信号用の基準電圧V0として用いられる。また、黒信号
用の基準電圧V0と白信号用基準電圧V7との差電圧を
分割抵抗R1〜R7によって抵抗分割することにより、
中間調用の基準電圧V1〜V6が作成される。ノーマリ
ブラックの場合には、出力電圧VAが黒信号用の基準電
圧V7として、出力電圧VBが白信号用の基準電圧V0
として用いられることになる。
【0036】Hドライバ13U,13DのDA変換回路
28U,28Dとして、上記構成の基準電圧発生回路を
含む基準電圧選択型DA変換回路を用いたアクティブマ
トリクス型液晶表示装置において、対向電極電圧発生回
路15で発生する出力電圧VAについては、図10に示
すように、基準電圧発生回路35からDA変換回路28
U,28Dに与える基準電圧のうちの1つとして用いる
ことができる。
【0037】具体的には、上述したように、基準電圧選
択型DA変換回路で用いるノーマリホワイトの場合の白
信号用基準電圧(または、ノーマリブラックの場合の黒
信号用基準電圧)は、正電源電圧VCCと負電源電圧V
SSとを一定の周期でスイッチングして得られる電圧で
ある。対向電極電圧発生回路15において、出力電圧V
Aは、正電源電圧VCCと負電源電圧VSSとをこれと
同じ周期、位相でスイッチングして得られるものであ
り、白信号用基準電圧(または、黒信号用基準電圧)と
して用いることができるのである。
【0038】このように、対向電極電圧発生回路15で
発生する出力電圧VAを、基準電圧発生回路35からD
A変換回路28U,28Dに与える基準電圧のうちの1
つとして用いることで、基準電圧発生回路35の一部の
機能を対向電極電圧発生回路15で代用できるため、図
9に示した基準電圧発生回路の一方のスイッチ回路33
を省略できる。したがって、その分だけ回路規模の縮小
化できるため、本液晶表示装置のさらなる小型化、低コ
スト化が可能になる。本例では、出力電圧VAを白信号
用基準電圧(または、黒信号用基準電圧)として用いる
としたが、対向電極電圧Vcomそのものを用いること
も可能である。
【0039】なお、上記実施形態に係るアクティブマト
リクス型液晶表示装置は、パーソナルコンピュータ、ワ
ードプロセッサ等のOA機器やテレビジョン受像機など
のディスプレイとして用いられる外、特に装置本体の小
型化、コンパクト化が進められている携帯電話機やPD
Aなどの携帯端末の表示部として用いて好適なものであ
る。
【0040】図10は、本発明が適用される携帯端末、
例えば携帯電話機の構成の概略を示す外観図である。
【0041】本例に係る携帯電話機は、装置筐体41の
前面側に、スピーカ部42、表示部43、操作部44お
よびマイク部45が上部側から順に配置された構成とな
っている。かかる構成の携帯電話機において、表示部4
3には例えば液晶表示装置が用いられ、この液晶表示装
置として、先述した実施形態に係るアクティブマトリク
ス型液晶表示装置が用いられる。このように、携帯電話
機などの携帯端末において、小型化、低コスト化が可能
なアクティブマトリクス型液晶表示装置を表示部43と
して用いることで、端末本体の小型化、低コスト化が可
能となる。
【0042】
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス型表示装置あるいはこれを表示部
として用いた携帯端末において、対向電極電圧発生回路
の少なくとも一部の回路部分を表示エリア部と共に同一
基板上に同一プロセスを用いて作成するようにしたこと
により、セットを構成する部品点数を少なく抑えること
ができるため、セットの小型化、低コスト化が可能にな
る。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るアクティブマトリク
ス型液晶表示装置の構成例を示す概略構成図である。
【図2】表示エリア部の構成例を示す回路図である。
【図3】Hドライバの具体的な構成の一例を示すブロッ
ク図である。
【図4】対向電極電圧発生回路の構成の一例を示すブロ
ック図である。
【図5】対向電極電圧発生回路の動作説明のためのタイ
ミングチャートである。
【図6】DCレベル変換回路の構成の一例を示すブロッ
ク図である。
【図7】DC電圧発生回路の構成の具体例を示す回路図
である。
【図8】基準電圧選択型DA変換回路の構成例を示す回
路図である。
【図9】基準電圧発生回路の具体的な構成例を示す回路
図である。
【図10】本実施形態に係る対向電極電圧発生回路の適
用例を示すブロック図である。
【図11】本発明に係る携帯端末である携帯電話機の構
成の概略を示す外観図である。
【符号の説明】
11…ガラス基板、12…表示エリア部、13U,13
D…Hドライバ(水平駆動回路)、14…Vドライバ
(垂直駆動回路)、15…対向電極電圧発生回路、23
…単位画素、28U,28D…基準電圧選択型DA変換
回路、31,33,34…スイッチ回路、32…DCレ
ベル変換回路、35…基準電圧発生回路
フロントページの続き Fターム(参考) 2H092 GA59 JA24 JB11 JB13 JB22 JB31 NA25 PA06 2H093 NA16 NA31 NA43 NA53 NC02 NC09 NC11 NC13 NC18 NC21 NC22 NC26 NC34 ND42 ND49 ND54 5G435 AA17 AA18 BB12 CC09 EE37 HH12 HH13 HH14 LL07

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 液晶セルを含む画素がマトリクス状に配
    置されてなる表示エリア部と、 前記液晶セルの対向電極に対して各画素共通に与える対
    向電極電圧を発生する対向電極電圧発生回路と、 前記表示エリア部の各画素を行単位で選択する垂直駆動
    回路と、 前記垂直駆動回路によって選択された行の各画素に対し
    て画像信号を供給する水平駆動回路とを備え、 前記対向電極電圧発生回路の少なくとも一部の回路部分
    が、前記表示エリア部と共に同一基板上に同一プロセス
    を用いて作成されてなることを特徴とするアクティブマ
    トリクス型液晶表示装置。
  2. 【請求項2】 前記垂直駆動回路および前記水平駆動回
    路が、前記表示エリア部と共に同一基板上に同一プロセ
    スを用いて作成されていることを特徴とする請求項1記
    載のアクティブマトリクス型液晶表示装置。
  3. 【請求項3】 前記対向電極電圧発生回路の少なくとも
    一部の回路部分は、前記基板上において前記水平駆動回
    路が配置されていない辺のいずれかに配置されることを
    特徴とする請求項2記載のアクティブマトリクス型液晶
    表示装置。
  4. 【請求項4】 前記対向電極電圧発生回路は、正側電源
    電圧と負側電源電圧とを一定の周期でスイッチングして
    出力するスイッチ回路と、このスイッチ回路の出力電圧
    の直流レベルを変換して前記対向電極電圧として出力す
    るレベル変換回路とからなることを特徴とする請求項1
    記載のアクティブマトリクス型液晶表示装置。
  5. 【請求項5】 前記レベル変換回路の変換レベルが調整
    可能であることを特徴とする請求項4記載のアクティブ
    マトリクス型液晶表示装置。
  6. 【請求項6】 前記スイッチ回路が前記表示エリア部と
    共に同一基板上に同一プロセスを用いて作成され、 前記レベル変換回路の一部の回路部分が前記基板の外部
    で作成されることを特徴とする請求項4記載のアクティ
    ブマトリクス型液晶表示装置。
  7. 【請求項7】 前記レベル変換回路は、前記スイッチ回
    路の出力電圧の直流成分をカットするコンデンサと、前
    記コンデンサを経た前記スイッチ回路の出力電圧に対し
    て与える所定の直流電圧を発生する直流電圧発生回路と
    からなることを特徴とする請求項4記載のアクティブマ
    トリクス型液晶表示装置。
  8. 【請求項8】 前記レベル変換回路のうちの前記コンデ
    ンサが前記基板の外部で作成され、 残りの全ての回路部分が前記表示エリア部と共に同一基
    板上に同一プロセスを用いて作成されることを特徴とす
    る請求項7記載のアクティブマトリクス型液晶表示装
    置。
  9. 【請求項9】 前記水平駆動回路は、複数の基準電圧の
    中から入力されるディジタル画像データに対応する基準
    電圧を選択してアナログ画像信号として出力する基準電
    圧選択型DA変換回路を有し、 前記対向電極電圧発生回路の前記スイッチ回路の出力電
    圧もしくは前記レベル変換回路の出力電圧を前記複数の
    基準電圧のうちの白信号用もしくは黒信号用の基準電圧
    として用いることを特徴とする請求項4記載のアクティ
    ブマトリクス型液晶表示装置。
  10. 【請求項10】 表示部として、 液晶セルを含む画素がマトリクス状に配置されてなる表
    示エリア部と、 前記液晶セルの対向電極に対して各画素共通に与える対
    向電極電圧を発生する対向電極電圧発生回路と、 前記表示エリア部の各画素を行単位で選択する垂直駆動
    回路と、 前記垂直駆動回路によって選択された行の各画素に対し
    て画像信号を供給する水平駆動回路とを備え、 前記対向電極電圧発生回路の少なくとも一部の回路部分
    が前記表示エリア部と共に同一基板上に同一プロセスを
    用いて作成されてなるアクティブマトリクス型液晶表示
    装置を用いたことを特徴とする携帯端末。
  11. 【請求項11】 前記垂直駆動回路および前記水平駆動
    回路が、前記表示エリア部と共に同一基板上に同一プロ
    セスを用いて作成されていることを特徴とする請求項1
    0記載の携帯端末。
  12. 【請求項12】 前記対向電極電圧発生回路の少なくと
    も一部の回路部分は、前記基板上において前記水平駆動
    回路が配置されていない辺のいずれかに配置されること
    を特徴とする請求項11記載の携帯端末。
  13. 【請求項13】 前記対向電極電圧発生回路は、正側電
    源電圧と負側電源電圧とを一定の周期でスイッチングし
    て出力するスイッチ回路と、このスイッチ回路の出力電
    圧の直流レベルを変換して前記対向電極電圧として出力
    するレベル変換回路とからなることを特徴とする請求項
    10記載の携帯端末。
  14. 【請求項14】 前記レベル変換回路の変換レベルが調
    整可能であることを特徴とする請求項13記載の携帯端
    末。
  15. 【請求項15】 前記スイッチ回路が前記表示エリア部
    と共に同一基板上に同一プロセスを用いて作成され、 前記レベル変換回路の一部の回路部分が前記基板の外部
    で作成されることを特徴とする請求項13記載の携帯端
    末。
  16. 【請求項16】 前記レベル変換回路は、前記スイッチ
    回路の出力電圧の直流成分をカットするコンデンサと、
    前記コンデンサを経た前記スイッチ回路の出力電圧に対
    して与える所定の直流電圧を発生する直流電圧発生回路
    とからなることを特徴とする請求項13記載の携帯端
    末。
  17. 【請求項17】 前記レベル変換回路のうちの前記コン
    デンサが前記基板の外部で作成され、 残りの全ての回路部分が前記表示エリア部と共に同一基
    板上に同一プロセスを用いて作成されることを特徴とす
    る請求項16記載の携帯端末。
  18. 【請求項18】 前記水平駆動回路は、複数の基準電圧
    の中から入力されるディジタル画像データに対応する基
    準電圧を選択してアナログ画像信号として出力する基準
    電圧選択型DA変換回路を有し、 前記対向電極電圧発生回路の前記スイッチ回路の出力電
    圧もしくは前記レベル変換回路の出力電圧を前記複数の
    基準電圧のうちの白信号用もしくは黒信号用の基準電圧
    として用いることを特徴とする請求項13記載の携帯端
    末。
JP2000371044A 2000-12-06 2000-12-06 アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末 Pending JP2002174823A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000371044A JP2002174823A (ja) 2000-12-06 2000-12-06 アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末
TW90130092A TW535136B (en) 2000-12-06 2001-12-05 Clock generation circuit for display apparatus and display apparatus incorporating the same
CNB018077471A CN100433100C (zh) 2000-12-06 2001-12-06 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置
PCT/JP2001/010687 WO2002047061A1 (fr) 2000-12-06 2001-12-06 Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier
EP01999936A EP1343134A4 (en) 2000-12-06 2001-12-06 TIME CONTROL GENERATION CIRCUIT FOR A DISPLAY AND DISPLAY THEREOF
US10/182,600 US6894674B2 (en) 2000-12-06 2001-12-06 Timing generation circuit for display apparatus and display apparatus incorporating the same
CN 200810096964 CN101329848B (zh) 2000-12-06 2001-12-06 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置
KR1020027010025A KR100865542B1 (ko) 2000-12-06 2001-12-06 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치
US11/086,433 US7432906B2 (en) 2000-12-06 2005-03-23 Timing generation circuit for display apparatus and display apparatus incorporating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000371044A JP2002174823A (ja) 2000-12-06 2000-12-06 アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末

Publications (1)

Publication Number Publication Date
JP2002174823A true JP2002174823A (ja) 2002-06-21

Family

ID=18840827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000371044A Pending JP2002174823A (ja) 2000-12-06 2000-12-06 アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末

Country Status (1)

Country Link
JP (1) JP2002174823A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1406241A2 (en) 2002-09-25 2004-04-07 Nec Corporation Driving circuit and voltage generating circuit and display using the same
WO2004109648A1 (ja) * 2003-06-06 2004-12-16 Sony Corporation 液晶表示装置および携帯端末
JP2006195019A (ja) * 2005-01-12 2006-07-27 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
CN100414352C (zh) * 2003-03-13 2008-08-27 株式会社日立显示器 显示装置
JP2009134321A (ja) * 2009-03-23 2009-06-18 Nec Corp 電圧生成回路及びそれを用いた表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1406241A2 (en) 2002-09-25 2004-04-07 Nec Corporation Driving circuit and voltage generating circuit and display using the same
EP1406241A3 (en) * 2002-09-25 2008-03-12 Nec Corporation Driving circuit and voltage generating circuit and display using the same
EP2219175A1 (en) * 2002-09-25 2010-08-18 NEC Corporation Driving circuit and voltage generating circuit and display using the same
US8797246B2 (en) 2002-09-25 2014-08-05 Gold Charm Limited Driving circuit and voltage generating circuit and display unit using the same
CN100414352C (zh) * 2003-03-13 2008-08-27 株式会社日立显示器 显示装置
WO2004109648A1 (ja) * 2003-06-06 2004-12-16 Sony Corporation 液晶表示装置および携帯端末
US7898516B2 (en) 2003-06-06 2011-03-01 Sony Corporation Liquid crystal display device and mobile terminal
JP2006195019A (ja) * 2005-01-12 2006-07-27 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
JP2009134321A (ja) * 2009-03-23 2009-06-18 Nec Corp 電圧生成回路及びそれを用いた表示装置

Similar Documents

Publication Publication Date Title
KR100865542B1 (ko) 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치
US6839043B2 (en) Active matrix display device and mobile terminal using the device
US7330180B2 (en) Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load
JP2003228339A (ja) 液晶表示装置およびその駆動方法
US7250888B2 (en) Systems and methods for providing driving voltages to a display panel
US20030057853A1 (en) Liquid crystal display device and electronic apparatus comprising it
US7932901B2 (en) Timing generating circuit, display apparatus, and portable terminal
JP2002175026A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
KR20040025625A (ko) 전기 광학 장치용 기판, 이 기판의 구동 방법, 디지털구동 액정 표시 장치, 전자 기기, 및 프로젝터
JP2714161B2 (ja) 液晶ディスプレイ装置
US20020135574A1 (en) Driving method for flat-panel display device
JPH10253941A (ja) マトリクス型画像表示装置
JPH09138670A (ja) 液晶表示装置の駆動回路
JP2003029687A (ja) Da変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末
JP2002174823A (ja) アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末
JP4991127B2 (ja) 表示信号処理装置および液晶表示装置
US7898516B2 (en) Liquid crystal display device and mobile terminal
JP3481166B2 (ja) 液晶駆動装置
JP4288849B2 (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP3385910B2 (ja) アクティブマトリクス液晶表示装置
JP2000227585A (ja) 駆動回路一体型液晶表示装置
JPH02184816A (ja) アクティブマトリックス形液晶表示装置
JPH06149180A (ja) 液晶表示装置の駆動方法
JP2004198672A (ja) 表示装置および携帯端末
JP2004226435A (ja) 表示装置および携帯端末