JP2000227585A

JP2000227585A - 駆動回路一体型液晶表示装置

Info

Publication number: JP2000227585A
Application number: JP2811699A
Authority: JP
Inventors: Hideo Sato; 秀夫佐藤; Yoshiaki Mikami; 佳朗三上; Hiroshi Kageyama; 景山　　寛; Takahiro Nagano; 隆洋長野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-02-05
Filing date: 1999-02-05
Publication date: 2000-08-15

Abstract

(57)【要約】【課題】本発明は、駆動回路一体型液晶表示装置の回路
占有面積を低減することを目的としており、駆動回路一
体型で大型サイズの液晶表示装置を提供することを目的
とする。【解決手段】本発明は正極，負極のＤＡ変換手段３２
０，３４０を一対として、複数対のＤＡ変換手段でデジ
タル表示データをアナログ電圧に変換し、サンプル手段
360で前記アナログ電圧をサンプリングする信号回路に
おいて、前記ＤＡ変換手段を階調電圧群から前記デジタ
ル表示データに応じた電圧を選択する方式とし、前記階
調電圧群を複数の端子群から供給した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置の駆動回路に関し、特に駆動回
路をアクティブマトリクス基板と同一の基板に形成した
液晶表示装置に関する。

【０００２】

【従来の技術】アクティブマトリクス方式の液晶表示装
置は、互いに直交して配置する複数の信号線と走査線の
交点にトランジスタを形成した表示部と、複数の信号線
と走査線の電圧を制御する駆動回路部で構成される。こ
の表示部に使用するトランジスタは、アモルファスシリ
コン（ａ−Ｓｉ：amorphous−Silicon）薄膜トランジス
タ（ＴＦＴ：Thin−Film Transistor），多結晶シリコ
ン（ｐ−Ｓｉ：poly−Silicon）ＴＦＴ，単結晶シリコ
ンのＭＯＳ(Metal−Oxide Semiconductor）トランジス
タなどの種類がある。ここでａ−ＳｉＴＦＴはガラス
基板に形成され、その駆動回路は単結晶シリコンの集積
回路が外付けされる。ｐ−ＳｉＴＦＴは石英基板に形
成する高温ｐ−ＳｉＴＦＴとガラス基板に形成する低
温ｐ−ＳｉＴＦＴがあり、いずれもその駆動回路は単結
晶シリコンのＭＯＳトランジスタと共に表示部と同一の
基板に形成される。また、ガラス基板に形成するアモル
ファスシリコンＴＦＴと低温ｐ−ＳｉＴＦＴは大型の
サイズまで実現でき、石英基板と単結晶シリコン基板を
用いるものは中，小型のサイズに限定される。

【０００３】このようなアクティブマトリクス方式の液
晶表示装置の構成および動作をさらに詳しく説明する。

【０００４】表示部のトランジスタは、ゲートを走査線
に、ドレインを信号線に、ソースを表示電極に接続して
いる。この表示電極に対向して一面に透明電極を形成し
た対向基板を設け、液晶はこの表示電極と対向基板との
間に挾持される。通常、表示電極には保持容量を接続す
るので、ソース電極には保持容量と液晶容量が並列に接
続される。ここで、ゲート電極が選択状態になるとトラ
ンジスタは導通し、信号線の映像信号を液晶容量および
保持容量に書き込む。ゲート電極が非選択状態になると
トランジスタはハイインピーダンスとなり、液晶容量に
書き込まれた映像信号を保持する。

【０００５】駆動回路部は、走査線の電圧を制御する走
査回路と、信号線の電圧を制御する信号回路で構成され
ている。走査回路は、各走査線に１フレーム時間ごとに
１回走査パルスを印加する。通常このパルスのタイミン
グはパネルの上側から下に向かって順にずれている。１
フレームの時間としては１／６０秒がよく用いられる。
代表的な画素構成である１０２４×７６８ドットのパネ
ルでは、１フレーム時間に７６８回の走査がおこなわれ
るので、走査パルスの時間幅は約２０μｓとなる。この
走査回路には通常シフトレジスタが用いられ、このシフ
トレジスタの動作速度は約５０ｋＨｚである。

【０００６】一方、信号回路は、走査パルスが印加され
る１行分の画素に対応する液晶駆動電圧を各信号線に印
加する。走査パルスが印加された選択画素では走査線に
接続されたトランジスタのゲート電極の電圧が高くな
り、トランジスタがオン状態になる。このとき、液晶駆
動電圧は、信号線からトランジスタのドレイン，ソース
間を経由して液晶に印加され、液晶容量と保持容量とを
合わせた画素容量を充電する。この動作を繰り返すこと
により、パネル全面の画素容量には、フレーム時間ごと
に繰り返し映像信号に対応した電圧が液晶に印加され
る。

【０００７】この信号回路は、入力する映像信号によっ
てアナログ方式とデジタル方式がある。アナログ方式の
場合、信号線を駆動する信号回路はシフトレジスタとサ
ンプル・ホールド回路で構成される。シフトレジスタは
各画素に対応するサンプル・ホールド回路のタイミング
を発生する。サンプル・ホールド回路では、このタイミ
ングで各画素に対応する映像信号をサンプリングし、各
信号線に液晶駆動電圧を供給する。この駆動方法は、タ
イミングを発生するシフトレジスタと映像信号をサンプ
リングするサンプルホールド回路を簡単な回路で構成で
きるので、主に駆動回路一体型の液晶表示パネルに使用
される。

【０００８】上記画素構成の場合、信号回路のシフトレ
ジスタは走査回路の走査パルスの時間幅で１０２４のタ
イミングを発生する。このため、このシフトレジスタの
タイミングの時間間隔は２０ｎｓ以下になり、このシフ
トレジスタは５０ＭＨ以上の動作速度が必要となる。サ
ンプル・ホールド回路にはこのように短い時間タイミン
グで映像信号をサンプリングすることが要求される。駆
動回路一体型の液晶表示装置では、映像信号を複数に分
けて入力することでサンプリングの時間を長くする方法
が取られている。このため、高速の映像信号をサンプリ
ングによって複数の映像信号に分割するとともに、分割
した信号を増幅，交流化を行う信号変換回路が必要にな
る。

【０００９】一方、デジタル方式の場合、信号線を駆動
する信号回路は、シフトレジスタ，２段のラッチ回路，
デジタルアナログ変換回路（以下ＤＡ変換回路）で構成
される。デジタル信号で順次入力される映像信号はシフ
トレジスタと２段のラッチ回路によって各信号線に対応
するラッチ回路に格納する。ＤＡ変換回路はこのデータ
をアナログ電圧に変換して、各信号線に液晶駆動電圧を
供給する。

【００１０】本方式のラッチ回路及びＤＡ変換回路のビ
ット数は、表示する階調で決定され、フルカラー表示に
必要な各色２５６階調のとき８ビットとなる。上述の画
素構成の場合、１６３８４ビット（８ビット×２×１０
２４）のラッチ回路と、1024個の８ビットＤＡ変換回路
が必要となる。各信号線のＤＡ変換回路は、ばらつきを
小さくするため基準電圧をスイッチで選択する方法が用
いられる。本デジタル方式では、映像信号がデジタル信
号であるため、信号伝送時のＳ／Ｎの劣化を防止でき
る。

【００１１】更に、デジタル方式では、デジタルの映像
信号を高速に動作するＤＡ変換器でアナログ信号に変換
した後、前記アナログ方式と同じ方法で各信号線の電圧
を発生する方法が提案されている。

【００１２】上記の各信号線毎にＤＡ変換回路を設ける
方法は、例えば特開平9−26765号公報に記載されてい
る。また、デジタルの映像信号をＤＡ変換回路でアナロ
グ電圧に変換した後、サンプル回路で各信号線の電圧を
発生する方法は、例えば特開平5−80722号公報または特
開平5−173506 号公報に記載されている。

【００１３】

【発明が解決しようとする課題】従来の信号回路は単結
晶Ｓｉの集積回路で構成し、アクティブマトリクス基板
に外付けしていた。この集積回路は、現状では約３００
本の信号線毎に分割して設けられる。一方、駆動回路一
体型の液晶表示装置では、表示に必要な全ての信号線の
駆動回路を同一基板に形成する必要がある。この信号線
の数は前記の例では１０２４本である。さらに、カラー
表示のものではこの３倍の３０７２本となる。このよう
に、駆動回路一体型の液晶表示装置では、従来の単結晶
Ｓｉの集積回路で駆動する信号線数の約１０倍となる。

【００１４】従来例の技術で示した信号回路を駆動回路
一体型の液晶表示装置に適用する場合に解決を必要とす
る課題に説明する。

【００１５】上記従来例技術で信号線にＤＡ変換回路を
設ける方法は、画素数の増加と表示する階調数増加に伴
い回路規模も増大するという問題がある。つまり、ＤＡ
変換回路の回路規模は水平方向の画素数に比例し、ＤＡ
変換回路を構成するラッチ回路の回路規模は表示する階
調のビット数に比例し、デコーダ回路や電圧マルチプレ
クサ回路の回路規模はビット数の二乗に比例する。この
ため、装置全体のコストアップになるという課題があっ
た。

【００１６】さらに、各信号線毎に設けたＤＡ変換回路
の出力電圧が他のＤＡ変換回路と干渉するという問題が
ある。これは、各ＤＡ変換回路の基準電圧が、各ＤＡ変
換回路への給電電流とバスラインの抵抗によって変動す
るためである。この基準電圧の変動はＤＡ変換回路の数
とバスラインの長さに比例する。このため、高精細又は
大画面にする場合、十分な画質を得ることが出来ないと
いう課題があった。

【００１７】上記デジタルの表示データをＤＡ変換回路
でアナログ信号に変換した後にサンプリングする方法
は、ＤＡ変換回路の出力電圧が他のＤＡ変換回路と干渉
するという問題がある。本方式のＤＡ変換回路数は画素
数に比例するため、高精細の液晶表示装置では複数のＤ
Ａ変換回路を用いて構成することが必要である。このた
め、前記信号線にＤＡ変換回路を設ける方法と同様に、
高精細又は大画面にする場合、十分な画質を得ることが
出来ないという課題があった。

【００１８】本発明は、駆動回路一体型の基準電圧の変
動を抑制することを目的としており、駆動回路一体型で
大型サイズの液晶表示装置を提供することを目的とす
る。

【００１９】

【課題を解決するための手段】本発明に係る駆動回路一
体型液晶表示装置の目的を達成するための技術手段につ
いて以下説明する。

【００２０】第１の発明の液晶表示装置は、走査線と信
号線の交点に設けたスイッチング素子と、前記走査線の
電圧を制御する走査回路と、前記信号線の電圧を制御す
る信号回路を形成した第１の基板、片面に透明電極を形
成した第２の基板、前記第１の基板と前記第２の基板に
液晶を挾持するとともに、前記信号回路を、階調電圧と
デジタル表示データを入力して前記デジタル表示データ
をアナログ電圧に変換する複数のＤＡ変換手段と、前記
複数のＤＡ変換手段から出力される複数の前記アナログ
電圧を所定のタイミングでサンプリングするサンプル手
段で構成し、前記階調電圧を前記複数のＤＡ変換手段に
対応した複数の端子群から供給したものである。

【００２１】第２の発明の液晶表示装置は、第１の発明
の液晶表示装置において、前記階調電圧を供給する端子
群を前記複数のＤＡ変換手段と等しい数にしたものであ
る。第３の発明の液晶表示装置は、第１の発明の液晶表
示装置において、前記階調電圧を入力してより細かい階
調電圧を発生する階調電圧発生手段を、各ＤＡ変換手段
毎に設けたものである。

【００２２】第４の発明の液晶表示装置は、第３の発明
の液晶表示装置において、前記階調電圧発生手段として
抵抗ストリングスを用いたものである。

【００２３】第５の発明の液晶表示装置は、第４の発明
の液晶表示装置において、前記抵抗ストリングスにゲー
ト電極配線抵抗を用いたものである。

【００２４】第６の発明の液晶表示装置は、第４の発明
の液晶表示装置において、請求項４記載の液晶表示装置
において、前記抵抗ストリングスの配置は前記ＤＡ変換
手段を構成する選択スイッチの近傍でかつ選択スイッチ
の配置と並行にしたものである。

【００２５】第７の発明の液晶表示装置は、前記信号回
路を、デジタル表示データをアナログ電圧に変換するＤ
Ａ変換手段と前記アナログ電圧を所定のタイミングでサ
ンプリングするサンプル手段で構成し、正極のアナログ
電圧を発生する正極のＤＡ変換手段と、負極のアナログ
電圧を発生する負極のＤＡ変換手段を一組のＤＡ変換手
段として、複数組のＤＡ変換手段で構成したものであ
る。

【００２６】第８の発明の液晶表示装置は、第７の発明
の液晶表示装置において、３組の前記ＤＡ変換手段を一
単位として構成し、複数の単位に分けると共に、前記サ
ンプリング手段を前記ＤＡ変換手段の組に対応して設け
たことでカラー表示に対応したものである。

【００２７】第９の発明の液晶表示装置は、第７の発明
の液晶表示装置において、前記サンプル手段に前記正極
のアナログ電圧に接続した第１のスイッチと前記負極の
アナログ電圧に接続した第２のスイッチを設け、前記第
１，第２のスイッチを所定のタイミングで交互に制御す
るようにしたものである。

【００２８】第１０の発明の液晶表示装置は、第９の発
明の液晶表示装置において、前記第１のスイッチにＰ型
ＴＦＴを、前記第２のスイッチにＮ型ＴＦＴを用いたも
のである。

【００２９】

【発明の実施の形態】以下、本発明の実施例を詳細に説
明する。図１は本発明における駆動回路一体型液晶表示
装置の第１の実施例を示すブロック図である。本実施例
では表示データをＭ（Ｍは整数）個並列に入力する構成
で示している。本実施例は、駆動回路一体型液晶表示パ
ネル１００，インターフェース回路７００，映像信号源
８００で構成している。前記液晶表示パネル１００は、
表示部２００，信号回路３００，走査回路４００，制御
回路５００で構成すると共に、それぞれが複数の入力パ
ッドで構成される端子群１０１，１０２−１〜Ｍ，１０
３−１〜Ｍ，１０４−１〜Ｍを有している。

【００３０】前記信号回路３００は正極のＤＡ変換回路
３２０−１〜３２０−Ｍ，負極のＤＡ変換回路３４０−
１〜３４０−Ｍ，電圧マルチプレクサ３６０で構成して
いる。前記インターフェース回路７００は階調電圧発生
回路７２０と信号変換回路７４０で構成している。

【００３１】上記映像信号源８００はデジタル表示デー
タ８０２と制御信号８０４を前記信号変換回路７４０へ
出力する。制御信号８０４には図示していないが、水平
同期信号Ｈｓ，垂直同期信号Ｖｓ，クロック信号ＣＫ１
が含まれる。前記信号変換回路７４０はシリアルに入力
される前記デジタル表示データ８０４を表示データ７４
２−１〜Ｍの複数個のパラレル信号に変換するととも
に、前記制御回路500の制御信号７４４を発生する。制
御信号７４４には図示していないが、前記表示データ７
４２−１〜Ｍのクロック信号ＣＫ２，前記水平同期信号
Ｈｓ，前記垂直同期信号Ｖｓ，交流化制御信号ＦＬＰが
含まれる。前記階調電圧発生回路７２０は正極の階調電
圧７２２と負極の階調電圧７２４を発生する。

【００３２】前記制御回路５００は端子群１０１を介し
て前記制御信号７４４を入力し、正極および負極のＤＡ
変換回路３２０−１〜Ｍ，３４０−１〜Ｍのデータ取り
込みタイミング指定する２相信号５０２，前記電圧マル
チプレクサ３６０の制御信号５０４，前記走査回路４０
０の制御信号５０６を出力する。前記信号回路３００は
前記表示データ７４２−１〜Ｍ，階調電圧７２２，７２
４を入力し、Ｍ個の表示データ７４２−１〜Ｍをアナロ
グ信号に変換し、前記電圧マルチプレクサ360に供給す
る。前記電圧マルチプレクサは前記アナログ信号と制御
信号５０４を入力し、前記表示部２００の各信号線３０
２に電圧を供給する。前記走査回路400は前記制御信号
５０６を入力し、前記表示部２００の各走査線４０２に
走査信号を出力する。表示部２００は前記信号線３０２
と前記走査線４０２の信号によって画像を表示する。

【００３３】本発明の実施例を適用した液晶表示装置で
は、信号線３０２の電圧は、配線３０２に付加される寄
生容量を前記階調電圧発生回路７２０の出力で充電する
ことで設定される。この時の充電電流は、前記階調電圧
発生回路７２０と前記ＤＡ変換回路３２０−１〜Ｍ，３
４０−１〜Ｍとの間を流れる。このため、前記階調電圧
発生回路７２０と前記ＤＡ変換回路との間の配線抵抗と
前記充電電流との積で電圧誤差を生ずる。さらに、前記
各ＤＡ変換回路からの電流が合流する配線部分では前記
ＤＡ変換回路間で相互干渉する。

【００３４】本発明の実施例では、ＤＡ変換回路３２０
−１〜Ｍ，２４０−１〜Ｍに供給する階調電圧７２２，
７２４を前記ＤＡ変換回路毎に異なる端子群１０２−１
〜Ｍ，１０４−１〜Ｍから入力している。さらに、前記
各ＤＡ変換回路の電流が共通して流れる部分の配線は駆
動回路一体型液晶表示パネル１００の外にして、低抵抗
配線を適用できるようにした。

【００３５】上記のように、本発明の実施例では、ＤＡ
変換回路の誤差を低減して、十分な画質の液晶表示装置
を実現できる効果がある。

【００３６】本発明の信号回路の実施例を更に詳しく説
明する。図２は本発明の駆動回路一体型液晶表示装置に
おける信号回路の第１の実施例である。本実施例では２
個のＤＡ変換回路を用いる例について示した。

【００３７】信号回路３００は、正極のＤＡ変換回路３
２０，負極のＤＡ変換回路３４０電圧マルチプレクサ３
６０で、正極のＤＡ変換回路３２０はラッチ回路３２
２，３２３，デコーダ回路３２４，階調電圧変換回路３
２６，電圧選択回路３２８で、負極のＤＡ変換回路３４
０はラッチ回路３４２，３４３，デコーダ回路３４４，
階調電圧変換回路３４６，電圧選択回路３４８で、電圧
マルチプレクサ回路３６０はスイッチ３６１〜３６４，
サンプリングスイッチＳ１〜Ｓ（Ｎ），シフトレジスタ
３７０，ビデオ信号線３７２で、制御回路５００は２相
信号発生回路５１０，切換えスイッチ５１１〜５１４，
極性制御回路５２０，インバータ521,シフトレジスタ制
御回路５４０で構成している。

【００３８】以上のように構成した本発明の駆動回路一
体型液晶表示装置における信号回路の動作を図３に示す
タイミング図を用いて説明する。

【００３９】図３に示す水平同期信号Ｈｓとクロック信
号ＣＫ２は制御回路５００の内部信号であり、デジタル
表示データＤＩＮ（７４２）はクロック信号ＣＫ２に同
期し、前記水平同期信号ＨｓからＤ１，Ｄ２，Ｄ３…の
順に入力される。

【００４０】極性制御信号ＦＬＰは前記極性制御回路５
２０から出力され、前記水平同期信号Ｈｓの周期毎に反
転する。ラッチ制御信号φ０，φ１，φ２は前記２相信
号発生回路５１０と前記切換えスイッチ５１１〜５１４
から出力される。前記ラッチ制御信号φ１，φ２は、前
記極性制御信号ＦＬＰで前記切換えスイッチ５１１〜５
１４を制御することで出力され、水平同期信号Ｈｓを基
準にして、前記φ１の位相は、φ２に対して前記極性制
御信号ＦＬＰが“Ｈ”のとき進み、“Ｌ”のときに遅れ
る。前記ラッチ制御信号φ０は、前記φ１，φ２の遅れ
た信号と等しい位相で出力される。

【００４１】前記ラッチ回路３２２，２４２は前記デジ
タル表示データ７４２を入力し、それぞれ、前記ラッチ
制御信号φ１，φ２で制御される。この結果、前記ラッ
チ回路３２２は、前記極性制御信号ＦＬＰが“Ｈ”のと
きに、デジタル表示データ７４２の奇数番のデータを取
り込み、前記ＦＬＰが“Ｌ”のときに偶数番のデータを
取り込む。一方、前記ラッチ回路３４２は、前記極性制
御信号ＦＬＰが“Ｈ”のときに、デジタル表示データ７
４２の偶数番のデータを取り込み、前記ＦＬＰが“Ｌ”
のときに奇数番のデータを取り込む。

【００４２】前記ラッチ回路３２３，３４３はそれぞれ
前記ラッチ回路３２２，３４２の出力を入力し、前記ラ
ッチ制御信号φ０で制御され、前記ラッチ回路３２３，
343ともに前記φ０のタイミングで出力される。

【００４３】前記デコーダ回路３２４，３４４は、それ
ぞれ前記ラッチ回路３２３，３４３の出力を入力し、デ
コード信号を前記電圧マルチプレクサ回路へ出力する。
このデコード回路はｎビットのデジタル信号の入力と、
２のｎ乗の出力を持ち、入力デジタル値によって２のｎ
乗の出力の中から１つの信号を選択する回路である。前
記電圧マルチプレクサ３２８，３４８は、それぞれ前記
デコーダ回路３２４，３４４の出力と、前記階調電圧変
換回路３２６，２４６の出力を入力し、アナログ電圧を
出力する。この電圧マルチプレクサは２のｎ乗のデコー
ド出力信号と、２のｎ乗の階調電圧を入力し、デコード
出力によって階調電圧を選択するものである。

【００４４】前記階調電圧変換回路３２６は前記正極の
階調電圧７２２を入力し、２のｎ乗の階調電圧を出力
し、前記階調電圧変換回路３４６は前記負極の階調電圧
７２４を入力し、２のｎ乗の階を出力する。

【００４５】以上の動作により、前記正極のＤＡ変換回
路３２０と前記負極のＤＡ変換回路３４０は前記デジタ
ル表示データ７４２をアナログ電圧に変換し、前記電圧
マルチプレクサ３６０に出力する。

【００４６】前記電圧マルチプレクサ３６０の前記スイ
ッチ３６１，３６３は前記極性制御信号ＦＬＰによって
制御し、前記ＦＬＰが“Ｈ”のときに、前記ＤＡ変換回
路３２０，３４０の出力を前記ビデオ信号線３７２のＶ
１，Ｖ２へそれぞれ出力する。また、前記スイッチ３６
２，３６４は前記極性制御信号ＦＬＰを前記インバータ
５２１で反転した信号で制御し、前記ＦＬＰが“Ｌ”の
ときに、前記ＤＡ変換回路３２０，３４０の出力を前記
ビデオ信号線３７２のＶ２，Ｖ１へそれぞれ出力する。
この結果、図３に示すように、前記ビデオ信号線３７２
のＶ１には、表示データ７４２の奇数番のデータをアナ
ログに変換した電圧が前記極性制御信号ＦＬＰが“Ｈ”
が“Ｈ”，“Ｌ”に対応して、正極，負極の電圧として
出力される。また、前記ビデオ信号線３７２のＶ２に
は、表示データ７４２の偶数番のデータをアナログに変
換した電圧が前記極性制御信号ＦＬＰが“Ｈ”が
“Ｈ”，“Ｌ”に対応して、負極，正極の電圧として出
力される。

【００４７】前記ビデオ信号線３７２のＶ１には、前記
サンプリングスイッチＳ１，Ｓ２…Ｓ（Ｎ）の奇数番の
スイッチが、前記Ｖ２には前記前記サンプリングスイッ
チＳ１，Ｓ２…Ｓ（Ｎ）の偶数番のスイッチが接続され
る。表示部２００のＮ本の信号線３０２は前記サンプリ
ングスイッチＳ１，Ｓ２…Ｓ（Ｎ）で制御される。前記
シフトレジスタ３７０は、前記シフトレジスタ制御回路
５４０で制御され、前記ラッチ制御信号φ０のタイミン
グで変化する多相信号Ｐ１，Ｐ２…Ｐ（Ｎ／２）を出力
する。前記多相信号Ｐ１，Ｐ２…Ｐ（Ｎ／２）は前記サ
ンプリングスイッチを２個ずつ制御し、前記表示データ
７４２を前記ＤＡ変換回路３２０，３４０で変換したア
ナログ電圧を前記信号線３０２に順次出力する。

【００４８】以上のような動作で、本発明の駆動回路一
体型液晶表示装置における信号回路はデジタル表示デー
タをアナログ電圧に変換し、信号線を制御している。

【００４９】図４は本発明の駆動回路一体型液晶表示装
置における信号回路の第２の実施例である。図２の実施
例と異なるのは、電圧マルチプレクサ３６０のの構成で
ある。本実施例の電圧マルチプレクサは、シフトレジス
タ３７０，Ｎ／２個のスイッチ制御回路ＳＣ１，ＳＣ２
…ＳＣ（Ｎ／２），ビデオ信号線３７２で構成し、前記
スイッチ制御回路はＡＮＤ回路３７１，３７２，サンプ
リングスイッチ３７３〜３７６で構成している。前記Ａ
ＮＤ回路３７１は前記シフトレジスタ２７１の多相信号
Ｐ１，Ｐ２…Ｐ（Ｎ／２）と、前記極性制御信号ＦＬＰ
を入力して、前記サンプリングスイッチ３７３，３７５
を制御し、前記ＡＮＤ回路３７２は前記シフトレジスタ
２７１の多相信号Ｐ１，Ｐ２…Ｐ（Ｎ／２）と、前記極
性制御信号ＦＬＰの反転信号を入力して、前記サンプリ
ングスイッチ３７４，３７６を制御している。

【００５０】前記サンプリングスイッチ３７３，３７４
はそれそれビデオ信号線のＶ１，Ｖ２に接続して奇数番
の信号線を駆動し、前記サンプリングスイッチ３７５，
３７６はそれそれビデオ信号線のＶ２，Ｖ１に接続して
偶数番の信号線を駆動する。前記ビデオ信号線３７２の
Ｖ１，Ｖ２は前記正極のＤＡ変換回路３２０，前記負極
のＤＡ変換回路３４０の出力で直接制御している。

【００５１】以上の構成では、ビデオ信号線３７２のＶ
１に正極の電圧が、Ｖ２に負極の電圧が印加され、これ
らの電圧を前記サンプリングスイッチ３７３，３７４又
は３７５，３７６で切換えることで前記信号線３０２を
駆動している。本構成によれば前記ＤＡ変換回路３２０
または２４０の出力と前記信号線３０２の間のスイッチ
を１段にできるので、前記信号線３０２の充電精度を高
めることで、高品質の画像を表示できる効果がある。

【００５２】さらに、前記ビデオ信号線３７２のＶ１に
接続し、前記正極のＤＡ変換回路３２０の出力電圧を制
御する前記サンプリングスイッチ３７３，３７５はＮ型
のＴＦＴで、前記ビデオ信号線３７２のＶ２に接続し、
前記負極のＤＡ変換回路３４０の出力電圧を制御する前
記サンプリングスイッチ３７４，３７６はＰ型のＴＦＴ
で構成できるので、回路規模を低減できる効果がある。

【００５３】図５は本発明の駆動回路一体型液晶表示装
置における階調電圧変換回路の実施例を示す回路構成図
である。本回路はストリングス抵抗Ｒ１…Ｒ（Ｊ）で構
成し、前記階調電圧７２２、又は７２４を入力した電圧
を前記ストリングス抵抗で分圧することで、２のｎ乗の
階調電圧７２７または７４７を出力する。

【００５４】図６は本発明の駆動回路一体型液晶表示装
置における電圧マルチプレクサと階調電圧変換回路の実
施例を示す回路構成図である。本実施例は正極のＤＡ変
換回路に適用する場合の回路構成図である。本実施例の
電圧マルチプレクサ３２４はＮ型のＴＦＴで構成し、前
記ＴＦＴのゲート電極に前記デコーダ回路３２４の出力
信号３２５を接続し、前記ＴＦＴのドレイン電極に前記
階調電圧変換回路の出力を接続し、前記ＴＦＴのソース
電極は共通に接続し、出力電圧３２９を出力する。

【００５５】図７は本発明の駆動回路一体型液晶表示装
置の第２の実施例を示すブロック図である。図１に示す
第１の実施例と異なるのは前記電圧マルチプレクサ３６
０を電圧マルチプレクサ３６０−１〜３６１−Ｍと、前
記正極のＤＡ変換回路３２０−１〜Ｍ、前記負極のＤＡ
変換回路３４０−１〜Ｍと同様にＭ個に分割した点であ
る。このように分割することで、ビデオ信号線の数を低
減できると共に、長さを短くできる。この結果、ビデオ
信号線の領域を狭くできるとともに、ビデオ信号線の配
線抵抗による信号線の充電時間を低減できるので、回路
規模を低減できるとともに、高品質の画像を表示できる
ことが可能になる。

【００５６】この分割方法は正極と負極の２つのＤＡ変
換回路を１組として、複数組のＤＡ変換回路と電圧マル
チプレクサを１ブロックとして複数のブロックで信号回
路を構成してもよい。また、カラーの液晶表示装置にお
いては、赤，緑，青の表示データに対応する正極と負極
のＤＡ変換回路の６個を１組として、複数組のＤＡ変換
回路と電圧マルチプレクサを１ブロックとして複数のブ
ロックで信号回路を構成してもよい。

【００５７】

【発明の効果】本発明の駆動回路一体型の液晶表示装置
ではＤＡ変換回路に供給する基準電圧の変動を抑制する
ことができるので、高精細，大画面の液晶表示装置でも
十分な画質が得られる効果がある。

【図面の簡単な説明】

【図１】本発明の駆動回路一体型液晶表示装置における
第１の実施例を示すブロック構成図である。

【図２】本発明の駆動回路一体型液晶表示装置における
信号回路の第１の実施例を示す回路構成図。

【図３】本発明の駆動回路一体型液晶表示装置における
第１の実施例の動作を示すタイミング図。

【図４】本発明の駆動回路一体型液晶表示装置における
信号回路の第２の実施例を示す回路構成図。

【図５】本発明の駆動回路一体型液晶表示装置における
階調電圧変換回路の実施例を示す回路構成図。

【図６】本発明の駆動回路一体型液晶表示装置における
電圧マルチプレクサの実施例を示す回路構成図。

【図７】本発明の駆動回路一体型液晶表示装置における
第２の実施例を示すブロック構成図。

【符号の説明】

１００…駆動回路一体型液晶表示パネル、２００…表示
部、３００…信号回路、３２０…正極のＤＡ変換回路、
３２２…ラッチ回路、３２４…デコーダ回路、３２６…
階調電圧発生回路、３４０…負極のＤＡ変換回路、３６
０…電圧マルチプレクサ、４００…走査回路、５００…
制御回路。

フロントページの続き (72)発明者景山寛茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者長野隆洋茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】走査線と信号線の交点に設けたスイッチン
グ素子と、前記走査線の電圧を制御する走査回路と、前
記信号線の電圧を制御する信号回路を形成した第１の基
板、片面に透明電極を形成した第２の基板、前記第１の
基板と前記第２の基板に液晶を挾持した液晶表示装置に
おいて、前記信号回路は、階調電圧とデジタル表示データを入力
して前記デジタル表示データをアナログ電圧に変換する
複数のＤＡ変換手段と、前記複数のＤＡ変換手段から出
力される複数の前記アナログ電圧を所定のタイミングで
サンプリングするサンプル手段で構成し、前記階調電圧は、前記複数のＤＡ変換手段に対応した複
数の端子群から供給することを特徴とした駆動回路一体
型液晶表示装置。
【請求項２】請求項１記載の液晶表示装置において、前記階調電圧を供給する端子群を前記複数のＤＡ変換手
段と等しい数にしたことを特徴とする駆動回路一体型液
晶表示装置。
【請求項３】請求項１記載の液晶表示装置において、前記階調電圧を入力してより細かい階調電圧を発生する
階調電圧発生手段を、各ＤＡ変換手段毎に設けたことを
特徴とする駆動回路一体型液晶表示装置。
【請求項４】請求項３記載の液晶表示装置において、前
記階調電圧発生手段として抵抗ストリングスを用いた駆
動回路一体型液晶表示装置。
【請求項５】請求項４記載の液晶表示装置において、前
記抵抗ストリングスにゲート電極配線抵抗を用いたこと
を特徴とする駆動回路一体型液晶表示装置。
【請求項６】請求項４記載の液晶表示装置において、前
記抵抗ストリングスの配置は前記ＤＡ変換手段を構成す
る選択スイッチの近傍でかつ選択スイッチの配置と並行
にしたことを特徴とする駆動回路一体型液晶表示装置。
【請求項７】走査線と信号線の交点に設けたスイッチン
グ素子と、前記走査線の電圧を制御する走査回路と、前
記信号線の電圧を制御する信号回路を形成した第１の基
板、片面に透明電極を形成した第２の基板、前記第１の
基板と前記第２の基板に液晶を挾持した液晶表示装置に
おいて、前記信号回路は、デジタル表示データをアナログ電圧に
変換するＤＡ変換手段と前記アナログ電圧を所定のタイ
ミングでサンプリングするサンプル手段で構成し、正極
のアナログ電圧を発生する正極のＤＡ変換手段と、負極
のアナログ電圧を発生する負極のＤＡ変換手段を一組の
ＤＡ変換手段として、複数組のＤＡ変換手段で構成した
ことを特徴とする駆動回路一体型液晶表示装置。
【請求項８】請求項７記載の液晶表示装置において、３組の前記ＤＡ変換手段を一単位として構成し、複数の
単位に分けると共に、前記サンプリング手段を前記ＤＡ
変換手段の組に対応して設けたことを特徴とするカラー
を表示する駆動回路一体型液晶表示装置。
【請求項９】請求項７記載の液晶表示装置において、前記サンプル手段に前記正極のアナログ電圧に接続した
第１のスイッチと前記負極のアナログ電圧に接続した第
２のスイッチを設け、前記第１，第２のスイッチを所定
のタイミングで交互に制御することを特徴とした駆動回
路一体型液晶表示回路。
【請求項１０】請求項９記載の液晶表示装置において、前記第１のスイッチにＰ型ＴＦＴを、前記第２のスイッ
チにＮ型ＴＦＴを用いたことを特徴とする駆動回路一体
型液晶表示装置。