KR100438659B1 - 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법 - Google Patents

엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법 Download PDF

Info

Publication number
KR100438659B1
KR100438659B1 KR10-2002-0013032A KR20020013032A KR100438659B1 KR 100438659 B1 KR100438659 B1 KR 100438659B1 KR 20020013032 A KR20020013032 A KR 20020013032A KR 100438659 B1 KR100438659 B1 KR 100438659B1
Authority
KR
South Korea
Prior art keywords
terminal
voltage
drive
column
input terminal
Prior art date
Application number
KR10-2002-0013032A
Other languages
English (en)
Other versions
KR20030069012A (ko
Inventor
김대성
김언영
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Publication of KR20030069012A publication Critical patent/KR20030069012A/ko
Application granted granted Critical
Publication of KR100438659B1 publication Critical patent/KR100438659B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동 방법에 관한 것으로, 특히 능동 또는 수동 매트릭스 액정표시장치의 칼럼들을 구동함에 있어 2단계로 구동함으로써 구동전류의 최고치를 감소시켜 전력 소모량 및 전자기 방해를 감소하도록 하고, n-도트 인버젼 구동에서 발생되는 칼럼상의 픽셀들간의 충전 전하량의 부정합을 최소화하여 고화질 표시가 가능토록 한 것인데, 본 발명은 1수평주기 동안 선택신호를 이용하여 선구동 기간 동안은 디지털 데이터와 무관한 임의의 선구동 전압 또는 상기 선구동 전압이 새로운 값으로 다시 결정된 선구동 전압으로 먼저 선구동하고 다음으로 1수평주기에서 선구동 기간을 제외한 나머지 기간 동안은 디지털 데이터에 따라 선택된 데이터 전압으로 구동하도록 함으로써, 피크전류를 감소하게하여 전력 소모 및 EMI 발생량을 감소시킬 수 있고, n-도트 인버젼 구동에서의 픽셀에 충전되는 전하량의 부정합을 제거하여 수평 라인간의 밝기의 차이가 없어지도록 할 수 있고, 또한, 스위치 온 저항을 가지며 극성신호에 따라 스위칭하는 스위치들을 구비한 멀티플렉서를 구현함으로써, 미리 결정된 선구동 전압이 스위치 온 저항의 비율에 의해 다시 결정될 수 있어 탄력적으로 선구동 전압을 결정할 수 있고, 칼럼 라인이 선구동될 때 다른 칼럼 라인으로부터 전하를 보충 받아 선구동될 수 있어 전력 소모를 줄일 수 있다.

Description

엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동 방법{Column Driver Integrated Circuit And Column Driving Method For Pre_Driving Liquid Crystal Display}
본 발명은 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동 방법에 관한 것으로, 특히 능동(Active) 또는 수동(Passive) 매트릭스(Matrix) 액정표시장치(LCD : Liquid Crystal Display ; 이하, "엘씨디"라함)의 칼럼(Column)들을 구동함에 있어 2단계로 구동함으로써 구동전류의 최고치를 감소시켜 전력 소모량(Power Saving) 및 전자기 방해(ElectroMagnetic Interference; 이하, "EMI"라 함)를 감소하도록 하고, n-도트 인버젼 구동에서 발생되는 칼럼상의 픽셀(Pixel)들간의 충전 전하량의 부정합(Charging Mis-Match)을 최소화하여 고화질 표시가 가능토록 한 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동 방법에 관한 것이다.
일반적으로, 엘씨디는 PC(Personal Computer)내의 그래픽 콘트롤러(GraphicController)에서 처리한 화상정보를 담은 디지털 데이터(Digital Data)를 받아 칼럼 구동 집적회로에서 액정 구동용 아날로그(Analog) 신호, 즉 데이터 신호로 변환하여 액정에 인가함으로써 원하는 화상정보를 나타내는 표시(Display) 장치이다.
이하, 도면을 참조하여 종래 기술을 설명하면 다음과 같다.
도 1을 참조하여 종래의 칼럼 구동 회로를 설명하면 다음과 같다.
도 1은 종래의 칼럼 구동 회로를 나타낸 블록도이다.
종래의 칼럼 구동 회로는 n-비트(Bit)의 디지털 데이터(Digital Data)와 2n개의 아날로그 전압을 입력받아 2n개의 아날로그 전압 중 1개를 선택적으로 출력하는 칼럼 D-A 변환기(Column Digital-Analog Converter)(2)와, 상기 칼럼 D-A 변환기(2)로부터 출력된 1개의 아날로그 전압을 입력받아 엘씨디의 칼럼을 구동하는 구동앰프(AMP)(4)로 구성되어 있다.
또한, 상기 칼럼 D-A 변환기(2)에는 n-비트의 디지털 데이터를 동시에 입력하기 위한 데이터 입력단자(1)와, 입력되어진 n-비트의 디지털 데이터에 따라 선택되어질 2n개의 아날로그 전압을 입력하기 위한 2n개의 아날로그 전압 입력단자(5)와, 입력되어진 디지털 데이터에 따라 선택되어진 1개의 데이터 전압을 출력하기 위한 아날로그 전압 출력단자(3)가 구비되며, 상기 칼럼 D-A 변환기(2)의 아날로그 전압 출력단자(3)로부터 출력되어진 데이터 전압은 구동앰프(4)로 전달되고, 상기 구동앰프(4)가 해당 데이터 전압을 멀티플렉서 입력단자(9)로 전달하도록 연결되어 있다.
여기서, 도 2를 참조하여 상기 종래의 칼럼 D-A 변환기(2)의 구성을 상세히 설명하면 다음과 같다.
도 2는 도 1에 있어, 칼럼 D-A 변환기(2)의 상세 블록도이다.
상기 칼럼 D-A 변환기(2)는 데이터 입력단자(1)와 연결되어 입력되는 디지털 데이터를 저장하는 기억 소자(Memory Element)(2a)와, 상기 기억 소자(2a)로부터 디지털 데이터를 입력받아 상기 아날로그 전압 입력단자(5)로부터 입력되는 아날로그 전압 중 디지털 데이터에 따라 결정된 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력하는 스위치 어레이(2b)로 구성된다.
즉, 종래의 칼럼 구동 회로는 칼럼 D-A 변환기(2)의 데이터 입력단자(1)로 입력되어진 n-비트의 디지털 데이터에 따라 아날로그 전압 입력단자(5)로 입력되는 2n개의 아날로그 전압 중 1개의 데이터 전압을 선택하여 아날로그 전압 출력단자(3)를 통하여 구동앰프(4)로 입력하고, 이에 따라 상기 구동앰프(4)는 칼럼 D-A 변환기(2)의 아날로그 전압 출력단자(3)로부터 입력되어진 선택된 데이터 전압을 칼럼 라인에 인가하여 엘씨디의 칼럼을 구동한다.
이러한, 칼럼 구동은 매 수평주기(1H)마다 한 번씩 구동되어지며, 구동앰프(4)로부터 출력되는 구동 아날로그 전압인 데이터 전압의 전위에 따라 화소의 밝기(Gray)가 결정되어진다. n-비트의 칼럼 D-A 변환기(2)는 2n개의 아날로그 전압을 선택적으로 출력할 수 있으므로 2n개의 밝기를 만들어낼 수 있다. 예를 들면, 6-비트 칼럼 D-A 변환기(2)로 구성된 칼럼 구동 회로는 선택적으로 26개인 64개의 아날로그 전압을 구동할 수 있어, 엘씨디의 화소를 64개의 밝기로 구동 할 수 있다. 또한, 컬러 엘씨디의 경우 R(Red), G(Green), B(Blue) 3개의 화소가 하나의 픽셀을 구성하기에 (2n)*(2n)*(2n)개의 색을 표시할 수 있다.
그런데, 엘씨디는 그 특성상 구동하는 전압의 위상을 선택적으로 교번하여야 하며, 이를 구현하기 위하여 도 3과 같이 위상이 다른 구동전압범위를 가지는 각각의 칼럼 구동 회로를 쌍(Pair)으로 구비한다.
도 3은 종래의 쌍 칼럼 구동 회로를 나타낸 블록도이다.
종래의 쌍 칼럼 구동 회로는 칼럼 구동 회로(10, 20)들과, 상기 칼럼 구동 회로(10, 20)와 연결된 멀티플렉서(51)를 포함하여 이루어진다.
여기서, 상기 멀티플렉서(51)는 구동앰프(4, 14)로부터의 출력을 멀티플렉서 입력단자(9, 19)를 통해 입력받아 극성신호 입력단자(7)에서 입력되는 극성신호(POL)에 따라 칼럼 라인 출력단자(8)에 선택적으로 출력할 수 있도록 2*2(또는 3*2)로 구성되어진다.
그리고, 상부(Upper)의 칼럼 D-A 변환기(2)에는 양극성 전압범위의 아날로그 전압을 입력하는 2n개의 아날로그 전압 입력단자(5H)가 연결되고, 하부(Lower)의 칼럼 D-A 변환기(12)에는 음극성 전압범위의 아날로그 전압을 입력하는 2n개의 아날로그 전압 입력단자(5L)가 연결되는데, 상기 상부의 칼럼 D-A 변환기(2)와 상기 하부의 칼럼 D-A 변환기(12)는 동일한 디지털 데이터에 대하여 위상은 서로 다르나 동일한 밝기(Gray)를 갖는 전압을 선택적으로 출력하도록 구성된다.
그리고, 다수의 쌍 칼럼 구동 회로를 집적하여 칼럼 구동 집적 회로(IC : Integrated Circuit)를 구현하면 도 4와 같다.
도 4는 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로를 나타낸 블록도이다.
도 4a에 도시된 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로는 다수의 쌍 칼럼 구동 회로들로 구성되는데, 도 4a에서의 칼럼 구동 집적 회로에서는 다수의 쌍 칼럼 구동 회로(100a, 100b)마다 각각 멀티플렉서(51, 52)를 구비하고 쌍 칼럼 구동 회로(100a, 100b)가 n개이면 멀티플렉서 입력단자(9, 19, 39, 49)의 수는 2n개이고 칼럼 라인 출력단자(8)의 수도 2n개가된다.
그리고, 도 4b에 도시된 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로는 도 4a와 구성이 유사하나, 다만, 단일의 멀티플렉서(50)가 다수의 칼럼 구동 회로(10, 20, 30, 40, 60)에서 출력되는 아날로그 전압인 데이터 전압을 입력받아 각각의 칼럼 라인 출력단자(8)로 출력한다. 즉, 도 4b의 칼럼 구동 집적 회로는 다수의 쌍 칼럼 구동 회로(100a, 100b)와 단일 칼럼 구동 회로(60)가 단일의 멀티플렉서(50)에 연결되고 쌍 칼럼 구동 회로(100a, 100b)가 n개이면 멀티플렉서 입력단자(9, 19, 29, 39, 49)의 수는 2n+1개이고 칼럼 라인 출력단자(8)의 수는 2n개가된다.
한편, 도 5를 참조하여 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 구동을 설명하면 다음과 같다.
도 5는 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 타이밍 파형도이다.
도 5에는 칼럼 구동 집적 회로의 홀수번째 칼럼 라인 전압 출력인 홀수 전압 출력(Vodd)의 파형과, 칼럼 구동 집적 회로의 짝수번째 칼럼 라인 전압 출력인 짝수 전압 출력(Veven)의 파형과, 극성신호(POL)의 파형과, 로우(Row) 구동 집적 회로 출력(VRow)의 파형이 도시되어 있다. 여기서, Vcom은 기준 전압이다.
칼럼 구동 전압인 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)의 위상 교번 주기는 극성신호(POL)따라 결정되어지며, 매 수평주기(1H)마다 극성신호(POL)를 반전하면 도트 인버젼(Dot Inversion) 구동이 구현되고, 매 프레임(Frame) 주기마다 극성신호(POL)를 반전하여 구동하게 되면 칼럼 인버젼 구동이 구현된다.
즉, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성일 때, 즉 첫번째의 수평주기(1H)기간 동안에, 홀수 전압 출력(Vodd)은 양의 데이터 전압(Vdata)을 나타내고 짝수 전압 출력(Veven)은 음의 데이터 전압(-Vdata)을 나타낸다. 반면에, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성일 때, 즉 두번째의 수평주기(1H)기간 동안에, 홀수 전압 출력(Vodd)은 음의 데이터 전압(-Vdata)을 나타내고 짝수 전압 출력(Veven)은 양의 데이터 전압(Vdata)을 나타낸다.
이때, 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)에서 칼럼 라인 부하(Load)가 없을 때의 파형과 칼럼 라인 부하가 있을 때의 파형에 차이가 있게 되는데, 여기서 상기 칼럼 라인 부하란 칼럼 라인상의 선저항, 선간 커패시턴스 등을 말하고, 도 7은 종래의 6비트 칼럼 구동 회로에서 입력 디지털 데이터와 출력 아날로그 전압과의 상관 관계를 나타낸 그래프이다.
따라서, 종래의 칼럼 구동 회로는 교번 주기에 따라 극성이 다른 전압을 한번에(Directly) 구동하게됨으로써, 칼럼 구동 회로에 순시 피크(Peak) 전류가 커져 전력 소모량 및 EMI 발생량이 증가하게 된다. 특히, 도트 인버젼같이 교번 주기가 짧을 수록 전력 소모량 및 EMI 발생량이 증가하는 문제점이 있다.
따라서, 이러한 문제점과 특정화면(Display Pattern)에서의 화질(Display Quality)저하 문제를 해결하기 위하여 1-도트 인버젼 구동이 아닌 n-도트 인버젼 구동(n>1)의 칼럼 인버젼 구동으로 칼럼을 구동하게 된다.
이하, 도 6을 참조하여 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로의 2도트 인버젼 구동을 설명하면 다음과 같다.
도 6은 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로의 2도트 인버젼 타이밍 파형도이다.
도 6에는 칼럼 구동 집적 회로의 홀수번째 칼럼 라인 전압 출력인 홀수 전압 출력(Vodd)의 파형과, 칼럼 구동 집적 회로의 짝수번째 칼럼 라인 전압 출력인 짝수 전압 출력(Veven)의 파형과, 극성신호(POL)의 파형과, 로우(Row) 구동 집적 회로 출력 (VRow)의 파형이 도시되어 있다. 여기서, Vcom은 기준 전압이다.
칼럼 구동 전압인 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)의 위상 교번 주기는 극성신호(POL)따라 결정되어지며, 매 두번의 수평주기(1H+1H)마다 극성신호(POL)를 반전하면 2도트 인버젼(Dot Inversion) 구동이 구현되고, 매 프레임(Frame) 주기마다 극성신호(POL)를 반전하여 구동하게 되면 칼럼 인버젼 구동이 구현된다.
즉, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성일 때, 즉 첫번째(1ST)의 수평주기(1H)기간 동안에, 홀수 전압 출력(Vodd)은 양의 데이터 전압(Vdata)을 나타내고 짝수 전압 출력(Veven)은 음의 데이터 전압(-Vdata)을 나타낸다. 또한, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성일 때, 즉 두번째(2ND)의 수평주기(1H)기간 동안에, 홀수 전압 출력(Vodd)은 양의 데이터 전압(Vdata)을 나타내고 짝수 전압 출력(Veven)은 음의 데이터 전압(-Vdata)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n+1)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성일 때, 즉 첫번째(1ST)의 수평주기(1H)기간 동안에, 홀수 전압출력(Vodd)은 음의 데이터 전압(-Vdata)을 나타내고 짝수 전압 출력(Veven)은 양의 데이터 전압(Vdata)을 나타낸다. 또한, 로우 집적 회로 출력(VRow)이 (n+2)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성일 때, 즉 두번째(2ND)의 수평주기(1H)기간 동안에, 홀수 전압 출력(Vodd)은 음의 데이터 전압(-Vdata)을 나타내고 짝수 전압 출력(Veven)은 양의 데이터 전압(Vdata)을 나타낸다.
여기서, 도 6의 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)에서 극성신호(POL)가 반전되어 다른 전압범위의 전압을 구동하게 되는 수평주기동안의 구동 전하량과 극성신호(POL)가 반전되지 않고 동일한 전압범위의 전압을 구동하게 되는 수평주기동안의 구동 전하량의 부정합(Mis-Matching)으로 수평 라인(Horizontal Line/Row Line)간의 밝기의 차(DIM)가 발생하게 되는 문제점이 나타난다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 엘씨디의 칼럼들을 구동함에 있어 2단계로 구동함으로써 구동전류의 최고치를 감소시켜 전력 소모량 및 EMI 발생량을 감소시키고, n-도트 인버젼 구동에서 발생되는 칼럼상의 픽셀(Pixel)들간의 충전 전하량의 부정합(Charging Mis-Match)을 최소화하여 고화질 표시가 가능한 엘씨디를 구현하도록 하는데 있다.
또한, 본 발명의 다른 목적은 스위치 온 저항을 가지며 극성신호에 따라 스위칭하는 스위치들을 구비한 멀티플렉서를 구현함으로써, 미리 결정된 선구동 전압이 스위치 온 저항의 비율에 의해 다시 결정될 수 있어 탄력적으로 선구동 전압을 결정할 수 있도록 하고, 칼럼 라인이 선구동될 때 다른 칼럼 라인으로부터 전하를 보충 받아 선구동될 수 있어 전력 소모를 줄일 수 있도록 하는데 있다.
도 1은 종래의 칼럼 구동 회로를 나타낸 블록도.
도 2는 도 1에 있어, 칼럼 D-A 변환기의 상세 블록도.
도 3은 종래의 쌍 칼럼 구동 회로를 나타낸 블록도.
도 4는 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로를 나타낸 블록도.
도 5는 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 타이밍 파형도.
도 6은 종래의 엘씨디 구동을 위한 칼럼 구동 집적 회로의 2도트 인버젼 타이밍 파형도.
도 7은 종래의 칼럼 구동 회로에서 입력 디지털 데이터와 출력 아날로그 전압과의 상관 관계를 나타낸 그래프.
도 8은 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로가 적용되는 엘씨디의 블록도.
도 9a는 도 8에 있어, 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼구동 집적 회로의 블록도.
도 9b는 도 8에 있어, 본 발명의 다른 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 블록도.
도 10a는 도 9a에 있어, 쌍 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도.
도 10b는 도 9a에 있어, 쌍 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도.
도 10c는 도 9b에 있어, 쌍 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도.
도 10d는 도 9b에 있어, 쌍 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도.
도 11a은 도 10에 있어, 선택신호 입력단자가 기억 소자에 연결되는 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도.
도 11b는 도 10에 있어, 선택신호 입력단자가 기억 소자에 연결되는 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도.
도 12a는 도 10에 있어, 선택신호 입력단자가 선택부에 연결되는 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도.
도 12b는 도 10에 있어, 선택신호 입력단자가 선택부에 연결되는 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도.
도 13a~13d는 도 12a에 있어, 선택부의 실시예를 나타낸 상세 회로.
도 14a~14c는 도 12b에 있어, 선택부의 실시예를 나타낸 상세 회로.
도 15a는 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 타이밍 파형도.
도 15b는 도 10b와 도 10d의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 타이밍 파형도.
도 16은 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 2도트 인버젼 타이밍 파형도.
도 17a는 본 발명의 실시예에 따른 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 엘씨디 선구동을 위한 칼럼 구동 집적 회로에서 엘씨디 선구동을 위한 칼럼 구동 방법을 나타낸 순서도.
도 17b는 본 발명의 실시예에 따른 도 10b와 도 10d의 쌍 선구동 칼럼 구동 회로를 구비한 엘씨디 선구동을 위한 칼럼 구동 집적 회로에서 엘씨디 선구동을 위한 칼럼 구동 방법을 나나낸 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 칼럼 구동 집적 회로 100a~100b : 쌍 선구동 칼럼 구동 회로
10 : 선구동 칼럼 구동 회로 50, 51, 52 : 멀티플렉서
1 : 데이터 입력단자 2 : 칼럼 D-A 변환기
3 : 아날로그 전압 출력단자 2a : 기억 소자
2b : 스위치 어레이 2c : 선택부
4 : 구동앰프 5 : 아날로그 전압 입력단자
6 : 선택신호 입력단자 7 : 극성신호 입력단자
상술한 바와 같은 목적을 해결하기 위하여, 본 발명의 엘씨디 선구동을 위한 칼럼 구동 집적 회로는 n-비트의 디지털 데이터를 동시에 입력하기 위한 다수의 데이터 입력단자와; 상기 다수의 데이터 입력단자로부터 입력되는 n-비트 디지털 데이터에 따라 선택되어질 양극성을 갖는 2n개의 아날로그 전압을 입력하기 위한 아날로그 전압 입력단자와; 상기 다수의 데이터 입력단자로부터 입력되는 n-비트 디지털 데이터에 따라 선택되어질 음극성을 갖는 2n개의 아날로그 전압을 입력하기 위한 아날로그 전압 입력단자와; 상기 아날로그 전압 입력단자로부터 각각 입력되는 양 또는 음극성을 갖는 2n개의 아날로그 전압 중에서 임의의 미리 결정되어진 선구동 전압 또는 상기 디지털 데이터에 따른 데이터 전압을 선택적으로 출력하도록 제어하는 선택신호를 입력하기 위한 선택신호 입력단자와; 상기 선구동 전압 또는 데이터 전압의 극성을 선택하여 교번하는 극성신호를 입력하기 위한 극성신호 입력단자와; 상기 선택신호 입력단자로부터 입력되는 선택신호에 따라 상기 아날로그 전압 입력단자로부터 각각 입력되는 양 또는 음극성을 갖는 2n개의 아날로그 전압 중에서 선구동 전압 또는 데이터 전압을 선택한 후 상기 선구동 전압을 새로운 값의 선구동 전압으로 다시 결정하고, 상기 극성신호 입력단자로부터 입력된 극성신호에 따라 상기 다시 결정된 선구동 전압 및 데이터 전압의 위상을 선택적으로 교번하여 상기 다시 결정된 선구동 전압 및 데이터 전압을 출력하는 다수의 쌍 선구동 칼럼 구동 회로와; 상기 다수의 쌍 선구동 칼럼 구동 회로로부터 출력되는 선구동 전압 또는 데이터 전압을 엘씨디의 칼럼 라인으로 출력하기 위한 다수의 칼럼 라인 출력단자를 포함하여 이루어진 것을 특징으로 한다.
그리고, 본 발명의 엘씨디 선구동을 위한 칼럼 구동 방법은 쌍 선구동 칼럼 구동 회로에 입력되는 선택신호의 상태를 판단하는 과정과; 상기 선택신호가 하이 상태인 하이 기간(1H1) 동안에 아날로그 전압 입력단자로부터 각각 입력받은 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압을 선구동 칼럼 구동 회로에서 선택한 후 상기 선구동 전압을 새로운 값의 선구동 전압으로 멀티플렉서에서 다시 결정하고, 상기 다시 결정된 선구동 전압을 칼럼 라인으로 출력하여 엘씨디의 칼럼을 선구동하는 과정과; 상기 선택신호가 로우 상태인 로우 기간(1H2) 동안에 상기 아날로그 전압 입력단자로부터 각각 입력받은 2n개의 아날로그 전압 중, 디지털 데이터에 따라 결정된 임의의 아날로그 전압에 해당하는 데이터 전압을 상기 선구동 칼럼 구동 회로에서 선택한 후 상기 데이터 전압을 상기 멀티플렉서에서 상기 칼럼 라인으로 출력하여 상기 엘씨디의 칼럼을 구동하는 과정을 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 8은 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로가 적용되는 엘씨디의 블록도이다.
도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로가 적용되는 엘씨디는 칼럼 라인과 로우 라인과 픽셀을 구비하여 화면을 디스플레이 하는 패널(300)과, 상기 패널(300)의 칼럼 라인을 선구동하여 구동하기 위한 칼럼 구동 집적 회로(100)와, 상기 패널(300)의 로우 라인을 구동하기 위한 로우 구동 집적 회로(200)을 구비하여 이루어진다.
이하, 도 9를 참조하여 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로(100)에 대해 살펴보면 다음과 같다.
도 9a는 도 8에 있어, 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 블록도이다.
상기 칼럼 구동 집적 회로(100)는 n-비트의 디지털 데이터를 동시에 입력하기 위한 다수의 데이터 입력단자(1, 11, 31, 41)와, 상기 다수의 데이터 입력단자(1, 31)로부터 입력되는 n-비트 디지털 데이터에 따라 선택되어질 양극성을 갖는 2n개의 아날로그 전압을 입력하기 위한 아날로그 전압 입력단자(5H)와, 상기 다수의 데이터 입력단자(11, 41)로부터 입력되는 n-비트 디지털 데이터에 따라 선택되어질 음극성을 갖는 2n개의 아날로그 전압을 입력하기 위한 아날로그 전압 입력단자(5L)와, 상기 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력되는 양 또는 음극성을 갖는 2n개의 아날로그 전압 중에서 임의의 미리 결정되어진 선구동 전압 또는 상기 디지털 데이터에 따른 데이터 전압을 선택적으로 출력하도록 제어하는 선택신호를 입력하기 위한 선택신호 입력단자(6)와, 상기 선구동 전압 또는 데이터 전압의 극성을 선택하여 교번하는 극성신호를 입력하기 위한 극성신호 입력단자(7)와, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 상기 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력되는 양 또는 음극성을 갖는 2n개의 아날로그 전압 중에서 선구동 전압 또는 데이터 전압을 선택한 후 상기 선구동 전압을 새루운 값의 선구동 전압으로 다시 결정하고, 상기 극성신호 입력단자(7)로부터 입력된 극성신호에 따라 상기 다시 결정된 선구동 전압 및 데이터 전압의 위상을 선택적으로 교번하여 상기 다시 결정된 선구동 전압 및 데이터 전압을 출력하는 다수의 쌍 선구동 칼럼 구동 회로(100a, 100b)와, 상기 다수의 쌍 선구동 칼럼 구동 회로(100a, 100b)로부터 출력되는 선구동 전압 또는 데이터 전압을 엘씨디의 칼럼 라인으로 출력하기 위한 다수의 칼럼 라인 출력단자(8)를 포함하여 이루어진다.
이하, 도 10a와 도 10b를 참조하여 도 9a에 도시된 상기 쌍 선구동 칼럼 구동 회로(100a)를 설명하면 다음과 같다.
도 10a는 도 9a에 있어, 쌍 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도이다.
도 10a에 도시된 쌍 선구동 칼럼 구동 회로(100a)는 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중에서 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(9)로 출력하는 상부의 선구동 칼럼 구동 회로(10)와, 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력 단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중에서 상기 상부의 선구동 칼럼 구동 회로(10)의 출력과 위상이 다른 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(19)로 출력하는 하부의 선구동 칼럼 구동 회로(20)와, 상기 상부의 선구동 칼럼 구동 회로(10) 및 상기 하부의 선구동 칼럼 구동 회로(20)로부터 각각 출력된 선구동 전압 및 데이터 전압을 멀티플렉서 입력단자(9, 19)를 통해 입력받아 극성신호 입력단자(7)로부터 입력되는 극성신호에 따라 선택적으로 교번하여 칼럼 라인 출력단자(8)로 출력하는 멀티플렉서(51)를 포함하여 이루어진다.
도 10b는 도 9a에 있어, 쌍 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도이다.
도 10b에 도시된 쌍 선구동 칼럼 구동 회로(100a)는 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중에서 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(9)로 출력하는 상부의 선구동 칼럼 구동 회로(10)와, 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력 단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중에서 상기 상부의 선구동 칼럼 구동 회로(10)의 출력과 위상이 다른 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(19)로 출력하는 하부의 선구동 칼럼 구동 회로(20)와, 상기 상부의 선구동 칼럼 구동 회로(10) 및 상기 하부의 선구동 칼럼 구동 회로(20)로부터 각각 출력된 선구동 전압 및 데이터 전압을 멀티플렉서 입력단자(9, 19)를 통해 입력받아 스위치 온 저항(Ra, Rb)의 비율에 상기 선구동 전압을 새로운 값의 선구동 전압으로 다시 결정하고, 상기 극성신호 입력단자(7a, 7b)로부터 입력되는 극성신호(POLa, POLb)에 따라 상기 다시 결정된 선구동 전압 및 데이터 전압의 위상을 선택적으로 교번하여 상기 다시 결정된 선구동 전압 및 데이터 전압을 상기 칼럼 라인 출력단자(8a, 8b)로 출력하는 멀티플렉서(51)를 포함하여 이루어진다.
여기서, 도 10b의 멀티플렉서(51)는 일측 단자가 멀티플렉서 입력단자(9)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 1 스위치(SWa1)와, 일측 단자가 멀티플렉서 입력단자(9)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8b)에 연결되어 제 2 스위치 온 저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 2 스위치(SWb1)와, 일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 2 스위치 온저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 3 스위치(SWb2)와, 일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8b)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 4 스위치(SWa2)를 구비하여 이루어진다.
이하, 도 10b의 멀티플렉서(51)에서 선구동 전압이 스위치 온 저항(Ra, Rb)의 비율에 의해 다시 결정되는 동작을 설명하면 다음과 같다.
여기서, 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 1 스위치(SWa1)와 제 4 스위치(SWa2)는 제 1 스위치 온 저항(Ra)을 가지며, 극성신호 입력단자(7b)에서 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 2 스위치(SWb1)와 제 3 스위치(SWb2)는 제 2 스위치 온 저항(Rb)을 갖는다. 그리고, 멀티플렉서 입력단자(9)의 전압은 VU이고 멀티플렉서 입력단자(19)의 전압은 VL이며, 멀티플렉서 입력단자(9)로 입력되는 미리 결정된 선구동 전압은 VU-pre이고 데이터 전압은 VU-data이며 멀티플렉서 입력단자(19)로 입력되는 미리 결정된 선구동 전압은 VL-pre이고 데이터 전압은 VL-data이다. 또한, 칼럼 라인 출력단자(8a)의 전압은 Vodd이고, 칼럼 라인 출력단자(8b)의 전압은 Veven이며, 칼럼 라인 출력단자(8a, 8b)로 출력되는 다시 결정된 선구동 전압은 +(-)Vrepre이고 칼럼 라인 출력단자(8a, 8b)로 출력되는 데이터 전압은 +(-)Vdata이다.
제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때에는 선택신호가 하이가 되고, 이에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압(VU-pre)이 멀티플렉서 입력단자(9)로 입력되고 아날로그 전압 입력단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압(VL-pre)이 멀티플렉서 입력단자(19)로 입력되므로, 멀티플렉서 입력단자(9)의 전압(VU)은 양극성을 갖는 미리 결정되어진 임의의 선구동 전압(VU-pre)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 미리 결정되어진 임의의 선구동 전압(VL-pre)이 된다.
반면에, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때와, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때와, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때에는 선택신호가 로우가 되고, 이에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중 디지털 데이터에 따라 결정된 데이터 전압(VU-data)이 멀티플렉서 입력단자(9)로 입력되고 아날로그 전압 입력단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중 디지털 데이터에 따라 결정된 데이터 전압(VL-data)이 멀티플렉서 입력단자(19)로 입력되므로, 멀티플렉서 입력단자(9)의 전압(VU)은 디지털 데이터에 따라 결정된 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 디지털 데이터에 따라 결정된 음극성을 갖는 데이터 전압(VL-data)이 된다.
먼저, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때, 선택신호가 로우이므로 멀티플렉서 입력단자(9)의 전압(VU)은 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 데이터 전압(VL-data)이 된다. 그리고, 제 1 스위치(SWa1)는 온, 제 2 스위치(SWb1)는 오프, 제 3 스위치(SWb2)는 오프, 제 4 스위치(SWa2)는 온이 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 멀티플렉서 입력단자(9)의 전압(VU) 즉, 데이터 전압(VU-data)이 되며(Vodd= +Vdata= VU=VU-data), 칼럼 라인 출력단자(8b)의 전압(Veven)은 멀티플렉서 입력단자(19)의 전압(VL) 즉, 데이터 전압(VL-data)이 된다(Veven= -Vdata= VL=VL-data).
다음으로, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때, 선택신호가 하이이므로 멀티플렉서 입력단자(9)의 전압(VU)은 양극성을 갖는 미리 결정된 선구동 전압(VU-pre)이 되고 멀티플렉서 입력단자(19)의전압(VL)은 음극성을 갖는 미리 결정된 선구동 전압(VL-pre)이 된다. 그리고, 제 1 스위치(SWa1)는 온, 제 2 스위치(SWb1)는 온, 제 3 스위치(SWb2)는 온, 제 4 스위치(SWa2)는 온이 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 다시 결정된 선구동 전압(+Vrepre)이 되며(Vodd= +Vrepre= ((VU* Rb + VL* Ra) / (Ra + Rb)) = ((VU-pre* Rb + VL-pre* Ra) / (Ra + Rb)), 이때, Ra = Rb이면, Vodd= + Vrepre= ((VU+ VL) / 2) = ((VU-pre+ VL-pre) / 2)), 칼럼 라인 출력단자(8b)의 전압(Veven)은 다시 결정된 선구동 전압(-Vrepre)이 된다(Veven= -Vrepre=((VU* Ra + VL* Rb) / (Ra + Rb)) = ((VU-pre* Ra + VL-pre* Rb) / (Ra + Rb)), 이때, Ra = Rb이면, Veven= -Vrepre=((VU+ VL) / 2) = ((VU-pre+ VL-pre) / 2) ).
다음으로, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때, 선택신호가 로우이므로 멀티플렉서 입력단자(9)의 전압(VU)은 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 데이터 전압(VL-data)이 된다. 그리고, 제 1 스위치(SWa1)는 오프, 제 2 스위치(SWb1)는 오프, 제 3 스위치(SWb2)는 오프, 제 4 스위치(SWa2)는 오프가 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 플로팅(Floating) 되며, 칼럼 라인 출력단자(8b)의 전압(Veven)은 플로팅 된다.
다음으로, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때, 선택신호가 로우이므로 멀티플렉서 입력단자(9)의 전압(VU)은 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 데이터 전압(VL-data)이 된다. 그리고, 제 1 스위치(SWa1)는 오프, 제 2 스위치(SWb1)는 온, 제 3 스위치(SWb2)는 온, 제 4 스위치(SWa2)는 오프가 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 멀티플렉서 입력단자(19)의 전압(VL) 즉, 데이터 전압(VL-data)이 되며(Vodd= -Vdata= VL=VL-data), 칼럼 라인 출력단자(8b)의 전압(Veven)은 멀티플렉서 입력단자(9)의 전압(VU) 즉, 데이터 전압(VU-data)이 된다(Veven= +Vdata= VU=VU-data).
결국, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때와, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때, 선택신호가 로우가 되는 경우에, 데이터 전압(+(-)Vdata)이 칼럼 라인 출력단자(8a, 8b)로 출력된다. 또한, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때, 선택신호가 로우가 되는 경우에, 칼럼 라인 출력단자(8a, 8b)는 플로팅 된다.
반면에, 제 1 극성신호(POLa)와 제 2 극성신호(POLb)가 모두 양의 극성일 때, 선택신호가 하이가 되는 경우에, 스위치 온 저항(Ra, Rb)를 적절히 조정하면 아날로그 전압 입력단자(5H, 5L)로부터 입력되는 아날로그 전압 중에서 미리 결정되어진 선구동 전압(VU-pre,VL-pre)이 새로운 값의 선구동 전압(+(-)Vrepre)으로 멀티플렉서(51)에서 다시 결정되어, 해당 다시 결정된 선구동 전압(+(-)Vrepre)이 칼럼 라인 출력단자(8a, 8b)로 출력된다. 따라서, 선구동 전압을 아날로그 전압 중에서 획일적으로 결정하는 것이 아니라, 스위치 온 저항(Ra, Rb)의 비율에 따라 탄력적으로 다시 결정할 수 있고, 또한, 칼럼 라인 출력단자(8a, 8b)에 연결되어 있는 칼럼 라인 중 어느 하나의 칼럼 라인이 선구동될 때 다른 칼럼 라인에 저장되어 있는 전하에 의한 보충을 받아, 선구동하려는 칼럼 라인에서 필요한 전하를 선구동 칼럼 구동 회로(10, 20)가 모두 공급하지 않아도 되므로 전력 소모가 감소된다.
한편, 도 9b는 도 8에 있어, 본 발명의 다른 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 블록도인데, 도 9a에서의 칼럼 구동 집적 회로에서는 다수의 쌍 선구동 칼럼 구동 회로(100a, 100b)마다 각각 멀티플렉서(51, 52)를 구비하고 쌍 선구동 칼럼 구동 회로(100a, 100b)가 n개이면 멀티플렉서 입력단자(9, 19, 39, 49)의 수는 2n개이고 칼럼 라인 출력단자(8)의 수도 2n개이지만, 도 9b의 칼럼 구동 집적 회로는 다수의 쌍 선구동 칼럼 구동 회로(100a, 100b)와 단일 선구동 칼럼 구동 회로(60)가 단일의 멀티플렉서(50)에 연결되고 쌍 선구동 칼럼 구동 회로가 n개이면 멀티플렉서 입력단자(9, 19, 29, 39, 49)의 수는 2n+1개이고 칼럼 라인 출력단자(8)의 수는 2n개가 된다. 따라서, 도 9b의 칼럼 구동 집적 회로는 도 9a의 칼럼 구동 집적 회로와 구성이 유사하므로 이에 대한 설명은 생략한다.
이하, 도 10c와 도 10d를 참조하여 도 9b에 도시된 상기 쌍 선구동 칼럼 구동 회로(100a)를 설명하면 다음과 같다.
도 10c는 도 9b에 있어, 쌍 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도이다.
도 10c에 도시된 쌍 선구동 칼럼 구동 회로(100a)는 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중에서 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(9)로 출력하는 상부의 선구동 칼럼 구동 회로(10)와, 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력 단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중에서 상기 상부의 선구동 칼럼 구동 회로(10)의 출력과 위상이 다른 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(19)로 출력하는 하부의 선구동 칼럼 구동 회로(20)와, 상기 상부의 선구동 칼럼 구동 회로(10) 및 상기 하부의 선구동 칼럼 구동 회로(20)로부터 각각 출력된 선구동 전압 및 데이터 전압과, 또 다른 선구동 칼럼 구동 회로(60)로부터 출력된 선구동 전압 및 데이터 전압을 멀티플렉서 입력단자(9, 19, 29)를 통해 입력받아 극성신호 입력단자(7)로부터 입력되는 극성신호에 따라 선택적으로 교번하여 칼럼 라인 출력단자(8)로 출력하는 멀티플렉서(50)를 포함하여 이루어진다.
도 10d는 도 9b에 있어, 쌍 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도이다.
도 10d에 도시된 쌍 선구동 칼럼 구동 회로(100a)는 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중에서 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(9)로 출력하는 상부의 선구동 칼럼 구동 회로(10)와, 선택신호 입력단자(6)로부터 입력되는 선택신호에 따라 아날로그 전압 입력 단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중에서 상기 상부의 선구동 칼럼 구동 회로(10)의 출력과 위상이 다른 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자(19)로 출력하는 하부의 선구동 칼럼 구동 회로(20)와, 상기 상부의 선구동 칼럼 구동 회로(10) 및 상기 하부의 선구동 칼럼 구동 회로(20)로부터 각각 출력된 선구동 전압 및 데이터 전압과, 또 다른 선구동 칼럼 구동 회로(60)로부터 출력된 선구동 전압 및 데이터 전압을 해당 멀티플렉서 입력단자(9, 19, 29)를 통해 입력받아 스위치 온 저항(Ra, Rb)의 비율에 의해 상기 선구동 전압을 상기 새로운 값의 선구동 전압으로 다시 결정하고, 상기 극성신호 입력단자(7a, 7b)로부터 입력되는 극성신호(POLa, POLb)에 따라 상기 다시 결정된 선구동 전압 및 데이터 전압의 위상을 선택적으로 교번하여 상기 다시 결정된 선구동 전압 및 데이터 전압을 상기 칼럼 라인 출력단자(8a, 8b)로 출력하는 멀티플렉서(50)를 포함하여 이루어진다.
여기서, 도 10d의 멀티플렉서(50)는 일측 단자가 멀티플렉서 입력단자(9)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 1 스위치(SWa1)와, 일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 2 스위치 온저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 2 스위치(SWb1)와, 일측 단자가 멀티플렉서 입력단자(29)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8b)에 연결되어 제 2 스위치 온 저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 3 스위치(SWb2)와, 일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8b)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 4 스위치(SWa2)를 구비하여 이루어진다.
이하, 도 10d의 멀티플렉서(50)에서 선구동 전압이 스위치 온 저항(Ra, Rb)의 비율에 의해 다시 결정되는 동작을 설명하면 다음과 같다.
여기서, 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 1 스위치(SWa1)와 제 4 스위치(SWa2)는 제 1 스위치 온 저항(Ra)을 가지며, 극성신호 입력단자(7b)에서 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 2 스위치(SWb1)와 제 3 스위치(SWb2)는 제 2 스위치 온 저항(Rb)을 갖는다. 그리고, 멀티플렉서 입력단자(9, 29)의 전압은 VU이고 멀티플렉서 입력단자(19)의 전압은 VL이며, 멀티플렉서 입력단자(9, 29)로 입력되는 미리 결정된 선구동 전압은 VU-pre이고 데이터 전압은 VU-data이며 멀티플렉서 입력단자(19)로 입력되는 미리 결정된 선구동 전압은 VL-pre이고 데이터 전압은 VL-data이다. 또한, 칼럼 라인 출력단자(8a)의 전압은 Vodd이고, 칼럼 라인 출력자(8b)의 전압은 Veven이며, 칼럼 라인 출력단자(8a, 8b)로 출력되는 다시 결정된 선구동 전압은 +(-)Vrepre이고 칼럼 라인 출력단자(8a, 8b)로 출력되는 데이터 전압은 +(-)Vdata이다.
제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때에는 선택신호가 하이가 되고, 이에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압(VU-pre)이 멀티플렉서 입력단자(9, 29)로 입력되고 아날로그 전압 입력단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압(VL-pre)이 멀티플렉서 입력단자(19)로 입력되므로, 멀티플렉서 입력단자(9, 29)의 전압(VU)은 양극성을 갖는 미리 결정되어진 임의의 선구동 전압(VU-pre)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 미리 결정되어진 임의의 선구동 전압(VL-pre)이 된다.
반면에, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때와, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때와, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때에는 선택신호가 로우가 되고, 이에 따라 아날로그 전압 입력단자(5H)로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중 디지털 데이터에 따라 결정된 데이터 전압(VU-data)이 멀티플렉서 입력단자(9, 29)로 입력되고 아날로그 전압 입력단자(5L)로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중 디지털 데이터에 따라 결정된 데이터 전압(VL-data)이 멀티플렉서 입력단자(19)로 입력되므로, 멀티플렉서 입력단자(9, 29)의 전압(VU)은 디지털 데이터에 따라 결정된 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 디지털 데이터에 따라 결정된 음극성을 갖는 데이터 전압(VL-data)이 된다.
먼저, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때, 선택신호가 로우이므로 멀티플렉서 입력단자(9, 29)의 전압(VU)은 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 데이터 전압(VL-data)이 된다. 그리고, 제 1 스위치(SWa1)는 온, 제 2 스위치(SWb1)는 오프, 제 3 스위치(SWb2)는 오프, 제 4 스위치(SWa2)는 온이 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 멀티플렉서 입력단자(9)의 전압(VU) 즉, 데이터 전압(VU-data)이 되며(Vodd= +Vdata= VU=VU-data), 칼럼 라인 출력단자(8b)의 전압(Veven)은 멀티플렉서 입력단자(19)의 전압(VL) 즉, 데이터 전압(VL-data)이 된다(Veven= -Vdata= VL=VL-data).
다음으로, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때, 선택신호가 하이이므로 멀티플렉서 입력단자(9, 29)의 전압(VU)은 양극성을 갖는 미리 결정된 선구동 전압(VU-pre)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 미리 결정된 선구동 전압(VL-pre)이 된다. 그리고, 제 1 스위치(SWa1)는 온, 제 2 스위치(SWb1)는 온, 제 3 스위치(SWb2)는 온, 제 4 스위치(SWa2)는 온이 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 다시 결정된 선구동 전압(+Vrepre)이 되며(Vodd= +Vrepre= ((VU* Rb + VL* Ra) / (Ra + Rb)) = ((VU-pre* Rb + VL-pre* Ra) / (Ra + Rb)), 이때, Ra = Rb이면, Vodd= + Vrepre= ((VU+ VL) / 2) = ((VU-pre+ VL-pre) / 2)), 칼럼 라인 출력단자(8b)의 전압(Veven)은 다시 결정된 선구동 전압(-Vrepre)이 된다(Veven= -Vrepre=((VU* Ra + VL* Rb) / (Ra + Rb)) = ((VU-pre* Ra + VL-pre* Rb) / (Ra + Rb)), 이때, Ra = Rb이면, Veven= -Vrepre=((VU+ VL) / 2) = ((VU-pre+ VL-pre) / 2) ).
다음으로, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때, 선택신호가 로우이므로 멀티플렉서 입력단자(9, 29)의 전압(VU)은 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 데이터 전압(VL-data)이 된다. 그리고, 제 1 스위치(SWa1)는 오프, 제 2스위치(SWb1)는 오프, 제 3 스위치(SWb2)는 오프, 제 4 스위치(SWa2)는 오프가 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 플로팅(Floating) 되며, 칼럼 라인 출력단자(8b)의 전압(Veven)은 플로팅 된다.
다음으로, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때, 선택신호가 로우이므로 멀티플렉서 입력단자(9, 29)의 전압(VU)은 양극성을 갖는 데이터 전압(VU-data)이 되고 멀티플렉서 입력단자(19)의 전압(VL)은 음극성을 갖는 데이터 전압(VL-data)이 된다. 그리고, 제 1 스위치(SWa1)는 오프, 제 2 스위치(SWb1)는 온, 제 3 스위치(SWb2)는 온, 제 4 스위치(SWa2)는 오프가 되어, 칼럼 라인 출력단자(8a)의 전압(Vodd)은 멀티플렉서 입력단자(19)의 전압(VL) 즉, 데이터 전압(VL-data)이 되며(Vodd= -Vdata= VL=VL-data), 칼럼 라인 출력단자(8b)의 전압(Veven)은 멀티플렉서 입력단자(29)의 전압(VU) 즉, 데이터 전압(VU-data)이 된다(Veven= +Vdata= VU=VU-data).
결국, 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때와, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 양의 극성일 때, 선택신호가 로우가 되는 경우에, 데이터 전압(+(-)Vdata)이 칼럼 라인 출력단자(8a, 8b)로 출력된다. 또한, 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 음의 극성일 때, 선택신호가 로우가 되는 경우에, 칼럼 라인 출력단자(8a, 8b)는 플로팅 된다.
반면에, 제 1 극성신호(POLa)와 제 2 극성신호(POLb)가 모두 양의 극성일 때, 선택신호가 하이가 되는 경우에, 스위치 온 저항(Ra, Rb)를 적절히 조정하면 아날로그 전압 입력단자(5H, 5L)로부터 입력되는 아날로그 전압 중에서 미리 결정되어진 선구동 전압(VU-pre,VL-pre)이 새로운 값의 선구동 전압(+(-)Vrepre)으로 멀티플렉서(50)에서 다시 결정되어, 해당 다시 결정된 선구동 전압(+(-)Vrepre)이 칼럼 라인 출력단자(8a, 8b)로 출력된다. 따라서, 선구동 전압을 아날로그 전압 중에서 획일적으로 결정하는 것이 아니라, 스위치 온 저항(Ra, Rb)의 비율에 따라 탄력적으로 다시 결정할 수 있고, 또한, 칼럼 라인 출력단자(8a, 8b)에 연결되어 있는 칼럼 라인 중 어느 하나의 칼럼 라인이 선구동될 때 다른 칼럼 라인에 저장되어 있는 전하에 의한 보충을 받아, 선구동하려는 칼럼 라인에서 필요한 전하를 선구동 칼럼 구동 회로(10, 20, 60)가 모두 공급하지 않아도 되므로 전력 소모가 감소된다.
이하, 도 11과 도 12를 참조하여 상기 선구동 칼럼 구동 회로(10)에 대하여 살펴보는데, 도 11을 참조하여 선택신호 입력단자가 기억 소자에 연결되는 선구동 칼럼 구동 회로(10)를 살펴보고, 도 12를 참조하여 선택신호 입력단자가 선택부에 연결되는 선구동 칼럼 구동 회로(10)를 살펴본다.
도 11a는 도 10에 있어, 선택신호 입력단자가 기억 소자에 연결되는 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도이다.
도 11a의 선구동 칼럼 구동 회로(10)는 데이터 입력단자(1)로부터의 n-비트의 디지털 데이터와 아날로그 전압 입력단자(5)로부터의 2n개의 아날로그 전압 및 선택신호 입력단자(6)로부터의 선택(Select)신호를 입력받아 선택신호가 하이(High)구간(액티브(Active 상태))인 동안은 임의의 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자(3)로 출력하고, 선택신호가 로우(Low)구간(디스에이블(Disable 상태))인 동안은 2n개의 아날로그 전압 중에서 입력받은 디지털 데이터에 따라 선택된 데이터 전압을 아날로그 전압 출력단자(3)로 출력하는 칼럼 D-A 변환기(2)와, 상기 칼럼 D-A 변환기(2)로부터 아날로그 전압 출력단자(3)로 출력된 선구동 전압 또는 데이터 전압을 입력받아 칼럼을 구동하기 위하여 멀티플렉서 입력단자(9)로 출력하는 구동앰프(4)를 포함하여 이루어진다.
여기서, 상기 칼럼 D-A 변환기(2)는 데이터 입력단자(1)로부터 n-비트의 디지털 데이터를 입력받고 선택신호 입력단자(6)로부터 선택신호를 입력받아 저장하는 기억 소자(Memory Element)(2a)와, 상기 기억 소자(2a)로부터 디지털 데이터와 선택신호를 입력받고 아날로그 전압 입력단자(5)로부터 2n개의 아날로그 전압을 입력받아 상기 선택신호가 하이일 때는 2n개의 아날로그 전압 중에서 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자(3)로 출력하고 상기 선택신호가 로우일 때는 2n개의 아날로그 전압 중에서 상기 디지털 데이터에 따라 결정된 데이터 전압을 아날로그 전압 출력단자(3)로 출력하는 스위치 어레이(Switch Array)(2b)를 포함하여 이루어진다.
그리고, 도 11b는 도 10에 있어, 선택신호 입력단자가 기억 소자에 연결되는 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도인데, 도 11b에서 선구동 칼럼 구동 회로(10)는 도 11a의 선구동 칼럼 구동 회로(10)의 구성에, 선택신호 입력단자(6)와 칼럼 D-A 변환기(2) 사이에 구비되어 선택신호를 전환하여 상기 칼럼 D-A 변환기(2)에 입력하는 인버터(INV1)를 더 포함하여 이루어진다.
여기서, 상기 인버터(INV1)는 일측 단자는 선택신호 입력단자(6)에 연결되고 다른 일측 단자는 기억 소자(2a)에 연결되는데, 선택신호 입력단자(6)에서 입력되는 선택신호가 "하이"이면 하이신호는 직접 기억 소자(2a)로 입력되고 인버터(INV1)에 의하여 하이신호가 로우신호로 전환되어 기억 소자(2a)로 입력된다. 반면에, 선택신호 입력단자(6)에서 입력되는 선택신호가 "로우"이면 로우신호는 직접 기억 소자(2a)로 입력되고 인버터(INV1)에 의하여 로우신호가 하이신호로 전환되어 기억 소자(2a)로 입력된다. 따라서 "하이" 또는 "로우" 중의 어느 하나의 선택신호만 선택신호 입력단자(6)로부터 입력되어도 상기 기억 소자(2a)는 하이신호와 로우신호를 모두 입력받을 수 있다.
한편, 도 12a는 도 10에 있어, 선택신호 입력단자가 선택부에 연결되는 선구동 칼럼 구동 회로의 실시예를 나타낸 블록도이다.
도 12a의 선구동 칼럼 구동 회로(10)는 데이터 입력단자(1)로부터의 n-비트의 디지털 데이터와 아날로그 전압 입력단자(5)로부터의 2n개의 아날로그 전압 및 선택신호 입력단자(6)로부터의 선택(Select)신호를 입력받아 선택신호가하이(High)구간(액티브(Active 상태))인 동안은 임의의 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자(3)로 출력하고, 선택신호가 로우(Low)구간(디스에이블(Disable 상태))인 동안은 2n개의 아날로그 전압 중에서 입력받은 디지털 데이터에 따라 선택된 데이터 전압을 아날로그 전압 출력단자(3)로 출력하는 칼럼 D-A 변환기(2)와, 상기 칼럼 D-A 변환기(2)로부터 아날로그 전압 출력단자(3)로 출력된 선구동 전압 또는 데이터 전압을 입력받아 칼럼을 구동하기 위하여 멀티플렉서 입력단자(9)로 출력하는 구동앰프(4)를 포함하여 이루어진다.
여기서, 상기 칼럼 D-A 변환기(2)는 데이터 입력단자(1)로부터 n-비트의 디지털 데이터를 입력받아 저장하는 기억 소자(Memory Element)(2a)와, 상기 기억 소자(2a)로부터 디지털 데이터를 입력받고 아날로그 전압 입력단자(5)로부터 2n개의 아날로그 전압을 입력받아 상기 디지털 데이터에 따라 결정된 데이터 전압을 출력하는 스위치 어레이(2b)와, 상기 스위치 어레이(2b)로부터 데이터 전압을 입력받고 아날로그 전압 일력단자(5)로부터 미리 결정되어진 선구동 전압을 입력받아 상기 선택신호가 하이일 때는 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자(3)로 출력하고 상기 선택신호가 로우일 때는 데이터 전압을 아날로그 전압 출력단자(3)로 출력하는 선택부(2c)를 포함하여 이루어진다.
그리고, 도 12b는 도 10에 있어, 선택신호 입력단자가 선택부에 연결되는 선구동 칼럼 구동 회로의 다른 실시예를 나타낸 블록도인데, 도 12b에서 선구동 칼럼 구동 회로(10)는 도 12a의 선구동 칼럼 구동 회로(10)의 구성에, 선택신호 입력단자(6)와 칼럼 D-A 변환기(2) 사이에 구비되어 선택신호를 전환하여 상기 칼럼 D-A 변환기(2)에 입력하는 인버터(INV1)를 더 포함하여 이루어진다.
여기서, 상기 인버터(INV1)는 일측 단자는 선택신호 입력단자(6)에 연결되고 다른 일측 단자는 선택부(2c)에 연결되는데, 선택신호 입력단자(6)에서 입력되는 선택신호가 "하이"이면 하이신호는 직접 선택부(2c)로 입력되고 인버터(INV1)에 의하여 하이신호가 로우신호로 전환되어 선택부(2c)로 입력된다. 반면에, 선택신호 입력단자(6)에서 입력되는 선택신호가 "로우"이면 로우신호는 직접 선택부(2c)로 입력되고 인버터(INV1)에 의하여 로우신호가 하이신호로 전환되어 선택부(2c)로 입력된다. 따라서 "하이" 또는 "로우" 중의 어느 하나의 선택신호만 선택신호 입력단자(6)로부터 입력되어도 상기 선택부(2c)는 하이신호와 로우신호를 모두 입력받을 수 있다.
이하, 도 13a~13d를 참조하여 도12a의 선택부(2c)에 대하여 살펴보면 다음과 같다.
도 13a~13d는 도 12a에 있어, 선택부의 실시예를 나타낸 상세 회로이다.
도 13a는 상기 선택부(2c)가 피모스(PMOS)와 엔모스(NMOS)로 구성됨을 도시하는데, 상기 선택부(2c)는 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 스위치 어레이(2b)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 피모스(PMOS)와, 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 아날로그 전압 입력단자(5)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 엔모스(NMOS)를 구비하여 이루어진다.
여기서, 상기 도 13a와 같이 구성된 선택부(2c)의 동작을 살펴보면, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 하이일 때 상기 엔모스(NMOS)는 온(On) 되고 상기 피모스(PMOS)는 오프(Off) 되어 상기 선택부(2c)는 상기 아날로그 전압 입력단자(5)로부터 입력되는 선구동 전압을 상기 아날로그 전압 출력단자(3)로 출력하고, 반면에 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 로우일 때 상기 엔모스(NMOS)는 오프 되고 상기 피모스(PMOS)는 온 되어 상기 선택부(2c)는 상기 스위치 어레이(2b)로부터 입력되는 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력한다.
그리고, 도 13b는 상기 선택부(2c)가 제 1 엔모스(NMOS1)와 제 2 엔모스(NMOS2)와 인버터(INV2)로 구성됨을 도시하는데, 상기 선택부(2c)는 일측 단자가 스위치 어레이(2b)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 1 엔모스(NMOS1)와, 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 아날로그 전압 입력단자(5)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 2 엔모스(NMOS2)와, 일측 단자가 선택신호 입력단자(6)와 연결되고 다른 일측 단자가 상기 제 1 엔모스(NMOS1)의 게이트 단자에 연결되는 인버터(INV2)를 구비하여 이루어진다.
여기서, 상기 도 13b와 같이 구성된 선택부(2c)의 동작을 살펴보면, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 하이일 때 상기 제 2 엔모스(NMOS2)는 온 되고 상기 제 1 엔모스(NMOS1)는 오프 되어 상기 선택부(2c)는 상기 아날로그 전압 입력단자(5)로부터 입력되는 선구동 전압을 상기 아날로그 전압 출력단자(3)로 출력하고, 반면에 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 로우일 때 상기 제 2 엔모스(NMOS2)는 오프 되고 상기 제 1 엔모스(NMOS1)는 온 되어 상기 선택부(2c)는 상기 스위치 어레이(2b)로부터 입력되는 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력한다.
그리고, 도 13c는 상기 선택부(2c)가 제 1 피모스(PMOS1)와 제 2 피모스(PMOS2)와 인버터(INV2)로 구성됨을 도시하는데, 상기 선택부(2c)는 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 스위치 어레이(2b)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 1 피모스(PMOS1)와, 일측 단자가 아날로그 전압 입력단자(5)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 2 피모스(PMOS2)와, 일측 단자가 선택신호 입력단자(6)와 연결되고 다른 일측 단자가 상기 제 2 피모스(PMOS2)의 게이트 단자에 연결되는 인버터(INV2)를 구비하여 이루어진다.
여기서, 상기 도 13c와 같이 구성된 선택부(2c)의 동작을 살펴보면, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 하이일 때 상기 제 2 피모스(PMOS2)는 온 되고 상기 제 1 피모스(PMOS1)는 오프 되어 상기 선택부(2c)는 상기 아날로그 전압 입력단자(5)로부터 입력되는 선구동 전압을 상기 아날로그 전압 출력단자(3)로 출력하고, 반면에 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 로우일 때 상기 제 2 피모스(PMOS2)는 오프 되고 상기 제 1 피모스(PMOS1)는 온 되어 상기 선택부(2c)는 상기 스위치 어레이(2b)로부터 입력되는 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력한다.
그리고, 도 13d는 상기 선택부(2c)가 제 1 씨모스(CMOS1)와 제 2 씨모스(CMOS2)와 인버터(INV2)로 구성됨을 도시하는데, 상기 선택부(2c)는 일측 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 스위치 어레이(2b)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 1 씨모스(CMOS1)와, 일측 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 아날로그 전압 입력단자(5)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 2 씨모스(CMOS2)와, 일측 단자가 선택신호 입력단자(6)와 연결되고 다른 일측 단자가 상기 제 1 씨모스(CMOS1)의 다른 일측 게이트 단자 및 상기 제 2 씨모스(CMOS2)의 다른 일측 게이트 단자에 연결되는 인버터(INV2)를 구비하여 이루어진다.
여기서, 상기 도 13d와 같이 구성된 선택부(2c)의 동작을 살펴보면, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 하이일 때 상기 제 2 씨모스(CMOS2)는 온 되고 상기 제 1 씨모스(CMOS1)는 오프 되어 상기 선택부(2c)는 상기 아날로그 전압 입력단자(5)로부터 입력되는 선구동 전압을 상기 아날로그 전압 출력단자(3)로 출력하고, 반면에 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 로우일 때 상기 제 2 씨모스(CMOS2)는 오프 되고 상기 제 1 씨모스(CMOS1)는 온 되어 상기 선택부(2c)는 상기 스위치 어레이(2b)로부터 입력되는 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력한다.
이하, 도 14a~14c를 참조하여 도12b의 선택부(2c)에 대하여 살펴보면 다음과 같다.
도 14a~14c는 도 12b에 있어, 선택부의 실시예를 나타낸 상세 회로이다.
도 14a는 상기 선택부(2c)가 제 1 엔모스(NMOS1)와 제 2 엔모스(NMOS2)로 구성됨을 도시하는데, 상기 선택부(2c)는 게이트 단자가 인버터(INV1)의 일측 단자와 연결되고 일측 단자가 스위치 어레이(2b)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 1 엔모스(NMOS1)와, 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 아날로그 전압 입력단자(5)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 2 엔모스(NMOS2)를 구비하여 이루어진다.
여기서, 상기 도 14a와 같이 구성된 선택부(2c)의 동작을 살펴보면, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 하이일 때 상기 제 2 엔모스(NMOS2)는 온 되고 상기 제 1 엔모스(NMOS1)는 오프 되어 상기 선택부(2c)는 상기 아날로그 전압 입력단자(5)로부터 입력되는 선구동 전압을 상기 아날로그 전압 출력단자(3)로 출력하고, 반면에 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 로우일 때 상기 제 2 엔모스(NMOS2)는 오프 되고 상기 제 1 엔모스(NMOS1)는 온 되어 상기 선택부(2c)는 상기 스위치 어레이(2b)로부터 입력되는 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력한다.
그리고, 도 14b는 상기 선택부(2c)가 제 1 피모스(PMOS1)와 제 2 피모스(PMOS2)로 구성됨을 도시하는데, 상기 선택부(2c)는 게이트 단자가 선택신호 입력단자(6)에 연결되고 일측 단자가 스위치 어레이(2b)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 1 피모스(PMOS1)와, 게이트 단자가인버터(INV1)의 일측 단자와 연결되고 일측 단자가 아날로그 전압 입력단자(5)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 2 피모스(PMOS2)를 구비하여 이루어진다.
여기서, 상기 도 14b와 같이 구성된 선택부(2c)의 동작을 살펴보면, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 하이일 때 상기 제 2 피모스(PMOS2)는 온 되고 상기 제 1 피모스(PMOS1)는 오프 되어 상기 선택부(2c)는 상기 아날로그 전압 입력단자(5)로부터 입력되는 선구동 전압을 상기 아날로그 전압 출력단자(3)로 출력하고, 반면에 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 로우일 때 상기 제 2 피모스(PMOS2)는 오프 되고 상기 제 1 피모스(PMOS1)는 온 되어 상기 선택부(2c)는 상기 스위치 어레이(2b)로부터 입력되는 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력한다.
그리고, 도 14c는 상기 선택부(2c)가 제 1 씨모스(CMOS1)와 제 2 씨모스(CMOS2)로 구성됨을 도시하는데, 상기 선택부(2c)는 일측 게이트 단자가 선택신호 입력단자(6)에 연결되고 다른 일측 게이트 단자가 인버터(INV1)에 연결되고 일측 단자가 스위치 어레이(2b)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 1 씨모스(CMOS1)와, 일측 게이트 단자가 선택신호 입력단자(6)에 연결되고 다른 일측 게이트 단자가 인버터(INV1)에 연결되고 일측 단자가 아날로그 전압 입력단자(5)에 연결되며 다른 일측 단자는 아날로그 전압 출력단자(3)에 연결되는 제 2 씨모스(CMOS2)를 구비하여 이루어진다.
여기서, 상기 도 14c와 같이 구성된 선택부(2c)의 동작을 살펴보면, 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 하이일 때 상기 제 2 씨모스(CMOS2)는 온 되고 상기 제 1 씨모스(CMOS1)는 오프 되어 상기 선택부(2c)는 상기 아날로그 전압 입력단자(5)로부터 입력되는 선구동 전압을 상기 아날로그 전압 출력단자(3)로 출력하고, 반면에 상기 선택신호 입력단자(6)로부터 입력되는 선택신호가 로우일 때 상기 제 2 씨모스(CMOS2)는 오프 되고 상기 제 1 씨모스(CMOS1)는 온 되어 상기 선택부(2c)는 상기 스위치 어레이(2b)로부터 입력되는 데이터 전압을 상기 아날로그 전압 출력단자(3)로 출력한다.
이하, 도 17a와 도 17b를 참조하여 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 방법을 설명하면 다음과 같다.
도 17a는 본 발명의 실시예에 따른 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 엘씨디 선구동을 위한 칼럼 구동 집적 회로에서 엘씨디 선구동을 위한 칼럼 구동 방법을 나타낸 순서도이다.
먼저, 선택신호가 하이 기간(1H1) 동안에 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력받은 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압을 칼럼 라인으로 출력하여 칼럼을 선구동 하는 과정을 수행한다(단계 S1).
다음으로, 선택신호가 로우 기간(1H2) 동안에 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력받은 2n개의 아날로그 전압 중 디지털 데이터에 따라 결정된 데이터 전압을 칼럼 라인으로 출력하여 칼럼을 구동하는 과정을 수행한다(단계 S2).
도 17b는 본 발명의 실시예에 따른 도 10b와 도 10d의 쌍 선구동 칼럼 구동 회로를 구비한 엘씨디 선구동을 위한 칼럼 구동 집적 회로에서 엘씨디 선구동을 위한 칼럼 구동 방법을 나타낸 순서도이다.
먼저, 쌍 선구동 칼럼 구동 회로에 입력되는 선택신호의 상태를 판단하여, 상기 선택신호가 하이 상태인 하이 기간(1H1) 동안에 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력받은 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압을 선구동 칼럼 구동 회로에서 선택한 후 상기 선구동 전압을 새로운 값의 선구동 전압으로 멀티플렉서에서 다시 결정하고, 상기 다시 결정된 선구동 전압을 칼럼 라인으로 출력하여 엘씨디의 칼럼을 선구동 하는 과정을 수행한다(단계 S10).
다음으로, 상기 선택신호가 로우 상태인 로우 기간(1H2) 동안에 상기 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력받은 2n개의 아날로그 전압 중, 디지털 데이터에 따라 결정된 임의의 아날로그 전압에 해당하는 데이터 전압을 상기 선구동 칼럼 구동 회로에서 선택한 후 상기 데이터 전압을 상기 멀티플렉서에서 상기 칼럼 라인으로 출력하여 상기 엘씨디의 칼럼을 구동하는 과정을 수행한다(단계 S20).
한편, 도 15a와 도 15b를 참조하여 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 구동을 설명하면 다음과 같다.
도 15a는 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 타이밍 파형도이다.
도 15a에는 칼럼 구동 집적 회로의 홀수번째 칼럼 라인 전압 출력인 홀수 전압 출력(Vodd)의 파형과, 칼럼 구동 집적 회로의 짝수번째 칼럼 라인 전압 출력인 짝수 전압 출력(Veven)의 파형과, 극성신호(POL)의 파형과, 로우(Row) 구동 집적 회로출력(VRow)의 파형과, 선택신호(SELECT)의 파형이 도시되어 있다. 여기서, Vcom은 기준 전압이다.
칼럼 구동 전압인 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)의 위상 교번 주기는 극성신호(POL)따라 결정되어지며, 매 수평주기(1H)마다 극성신호(POL)를 반전하면 도트 인버젼(Dot Inversion) 구동이 구현되고, 매 프레임(Frame) 주기마다 극성신호(POL)를 반전하여 구동하게 되면 칼럼 인버젼 구동이 구현된다.
즉, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉 첫번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 선구동 전압(Vpre)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 선구동 전압(Vpre)을 나타내고 짝수 전압 출력(Veven)은 음의 선구동 전압(-Vpre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉 첫번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 데이터 전압(Vdata)을 나타내고 짝수 전압 출력(Veven)은 음의 데이터 전압(-Vdata)을 나타낸다.
그리고, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉 두번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 선구동 전압(Vpre)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 선구동 전압(-Vpre)을 나타내고 짝수 전압 출력(Veven)은 양의 선구동 전압(Vpre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉 두번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 데이터 전압(-Vdata)을 나타내고 짝수 전압 출력(Veven)은 양의 데이터 전압(Vdata)을 나타낸다.
이때, 홀수 전압 출력(Vodd) 또는 짝수 전압 출력(Veven)에서 칼럼 라인 부하가 없을 때의 파형과 칼럼 라인 부하가 있을 때의 파형에 차이가 있게 되는데, 상기 칼럼 라인 부하란 칼럼 라인상의 선저항, 선간 커패시턴스 등을 말한다.
그리고, 도 15b는 도 10b와 도 10d의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 도트 인버젼 타이밍 파형도이다.
도 15b에는 칼럼 구동 집적 회로의 홀수번째 칼럼 라인 전압 출력인 홀수 전압 출력(Vodd)의 파형과, 칼럼 구동 집적 회로의 짝수번째 칼럼 라인 전압 출력인 짝수 전압 출력(Veven)의 파형과, 극성신호(POLa, POLb)의 파형과, 로우(Row) 구동 집적 회로 출력(VRow)의 파형과, 선택신호(SELECT)의 파형이 도시되어 있다. 여기서, Vcom은 기준 전압이다.
칼럼 구동 전압인 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)의 위상 교번 주기는 극성신호(POLa, POLb)따라 결정되어지며, 도 15b에 도시된 바와 같이 제 1 극성신호(POLa)와 제 2 극성신호(POLb)를 반전하면 도트 인버젼(Dot Inversion) 구동이 구현되고, 매 프레임(Frame) 주기마다 극성신호(POLa, POLb)를 반전하여 구동하게 되면 칼럼 인버젼 구동이 구현된다.
즉, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 양의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉 첫번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 멀티플렉서 입력단자로부터 입력받은 선구동 전압(Vpre)을 멀티플렉서에서 스위치 온 저항(Ra, Rb)의 비율로 다시 결정한 후, 해당 다시 결정된 선구동 전압(Vrepre)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 다시 결정된 선구동 전압(Vrepre)을 나타내고 짝수 전압 출력(Veven)은 음의 다시 결정된 선구동 전압(-Vrepre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 음의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉 첫번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 데이터 전압(Vdata)을 나타내고 짝수 전압 출력(Veven)은 음의 데이터 전압(-Vdata)을 나타낸다.
그리고, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 제 1 극성신호(POLa)가 양의 극성이고 제 2 극성신호(POLb)가 양의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉 두번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 멀티플렉서 입력단자로부터 입력받은 선구동 전압(Vpre)을 멀티플렉서에서 스위치 온 저항(Ra, Rb)의 비율로 다시 결정한 후, 해당 다시 결정된 선구동 전압(Vrepre)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 다시 결정된 선구동 전압(-Vrepre)을 나타내고 짝수 전압 출력(Veven)은 양의 다시 결정된 선구동 전압(Vrepre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 제 1 극성신호(POLa)가 음의 극성이고 제 2 극성신호(POLb)가 양의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉 두번째의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 데이터 전압(-Vdata)을 나타내고 짝수 전압 출력(Veven)은 양의 데이터 전압(Vdata)을 나타낸다.
따라서, 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력받은 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압(Vpre)을 칼럼 라인으로 출력하는 경우에, 칼럼 라인으로 출력되는 선구동 전압(Vpre)이 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력되는 2n개의 아날로그 전압 중에서만 결정되어 질 수 있으나, 제 1 극성신호(POLa)와 제 2 극성신호(POLb)의 양의 극성기간이 오버랩핑(Overlapping)되고 동시에 선택신호(SELECT)가 하이(1H1)일 때, 아날로그 전압 입력단자(5H, 5L)로부터 각각 입력되는 2n개의 아날로그 전압중에서 미리 결정된 선구동 전압(Vpre)을 멀티플렉서 입력단자로부터 입력받아 멀티플렉서에서 스위치 온 저항(Ra, Rb)을 조정하여 아날로그 전압중에서 미리 결정된 선구동 전압(Vpre)과 다른 스위치 온 저항(Ra, Rb)의 비율에 의해 새로운 값으로 다시 결정된 선구동 전압(Vrepre)을 칼럼 라인으로 출력할 수 있다.따라서, 종래의 칼럼 구동 회로에서 교번 주기에 따라 극성이 다른 전압을 한번에(Directly) 구동하게됨으로써, 칼럼 구동 회로에 순시 피크(Peak) 전류가 커져 전력 소모량 및 EMI 발생량이 증가하게 된다. 특히, 도트 인버젼같이 교번 주기가 짧을 수록 전력 소모량 및 EMI 발생량이 증가하는 문제점이 있었는데, 본 발명에서는 1수평주기(1H) 동안 선택신호(SELECT)를 이용하여 선택신호가 하이일 때, 즉 선구동 기간(1H1)동안은 디지털 데이터와 무관한 임의의 선구동 전압(Vpre) 또는 상기 선구동 전압(Vpre)이 새로운 값으로 다시 결정된 선구동 전압(Vrepre)으로 먼저 구동하고, 다음으로 선택신호(SELECT)가 로우일 때, 즉 1수평주기(1H)에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안은 디지털 데이터에 따라 선택된 데이터 전압(Vdata)으로 구동한다.
다른 한편, 도 16을 참조하여 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 2도트 임버젼 구동을 설명하면 다음과 같다.
도 16은 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 2도트 인버젼 타이밍 파형도이다.
도 16에는 칼럼 구동 집적 회로의 홀수번째 칼럼 라인 전압 출력인 홀수 전압 출력(Vodd)의 파형과, 칼럼 구동 집적 회로의 짝수번째 칼럼 라인 전압 출력인 짝수 전압 출력(Veven)의 파형과, 극성신호(POL)의 파형과, 로우(Row) 구동 집적 회로 출력(VRow)의 파형과, 선택신호(SELECT)의 파형이 도시되어 있다. 여기서, Vcom은 기준 전압이다.
칼럼 구동 전압인 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)의 위상 교번 주기는 극성신호(POL)따라 결정되어지며, 매 두번의 수평주기(1H+1H)마다 극성신호(POL)를 반전하면 2도트 인버젼(Dot Inversion) 구동이 구현되고, 매 프레임(Frame) 주기마다 극성신호(POL)를 반전하여 구동하게 되면 칼럼 인버젼 구동이 구현된다.
즉, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉 첫번째(1ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 선구동 전압(Vpre)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 선구동 전압(Vpre)을 나타내고 짝수 전압 출력(Veven)은 음의 선구동 전압(-Vpre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉첫번째(1ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 데이터 전압(Vdata)을 나타내고 짝수 전압 출력(Veven)은 음의 데이터 전압(-Vdata)을 나타낸다.
그리고, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉 두번째(2ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 선구동 전압(Vpre)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 선구동 전압(Vpre)을 나타내고 짝수 전압 출력(Veven)은 음의 선구동 전압(-Vpre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉 두번째(2ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 양의 데이터 전압(Vdata)을 나타내고 짝수 전압 출력(Veven)은 음의 데이터 전압(-Vdata)을 나타낸다.
한편, 로우 집적 회로 출력(VRow)이 (n+1)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉 첫번째(1ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 선구동 전압(Vpre)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 선구동 전압(-Vpre)을 나타내고 짝수 전압 출력(Veven)은 양의 선구동 전압(Vpre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n+1)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉 첫번째(1ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 데이터 전압(-Vdata)을 나타내고 짝수 전압 출력(Veven)은 양의 데이터 전압(Vdata)을 나타낸다.
그리고, 로우 집적 회로 출력(VRow)이 (n+2)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성이면서 선택신호(SELECT)가 하이 기간(1H1)일 때, 즉두번째(2ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)동안에, 선구동 전압(Vpre)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 선구동 전압(-Vpre)을 나타내고 짝수 전압 출력(Veven)은 양의 선구동 전압(Vpre)을 나타낸다.
반면에, 로우 집적 회로 출력(VRow)이 (n+2)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성이면서 선택신호(SELECT)가 로우 기간(1H2)일 때, 즉 두번째(2ST)의 수평주기(1H)기간 중에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2)동안에, 데이터 전압(Vdata)이 입력되므로, 홀수 전압 출력(Vodd)은 음의 데이터 전압(-Vdata)을 나타내고 짝수 전압 출력(Veven)은 양의 데이터 전압(Vdata)을 나타낸다. 그리고, 도 10b와 도 10d의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 2도트 임버젼 구동은 선구동 전압(Vpre)이 새로운 값의 선구동 전압(Vrepre)으로 멀티플렉서에서 다시 결정되는 점을 제외하고는 상술한 도 10a와 도 10c의 쌍 선구동 칼럼 구동 회로를 구비한 본 발명의 실시예에 따른 엘씨디 선구동을 위한 칼럼 구동 집적 회로의 2도트 임버젼 구동과 유사하므로, 이에 대한 설명은 생략한다.
따라서, 도 6에 도시된 바와 같이 종래의 칼럼 구동 회로의 홀수 전압 출력(Vodd)과 짝수 전압 출력(Veven)에서 극성신호(POL)가 반전되어 다른 전압범위의 전압을 구동하게 되는 수평주기동안의 구동 전하량과 극성신호(POL)가 반전되지 않고 동일한 전압범위를 구동하게 되는 수평주기동안의 구동 전하량의 부정합(Mis-Matching)으로 수평라인(Horizontal Line/Row Line)간의 밝기의 차(DIM)가 발생하게 되는 문제점이 있었는데, 본 발명에서는 첫번째(1ST)의 1수평주기(1H)동안 선택신호(SELECT)를 이용하여 선택신호가 하이일 때, 즉 선구동 기간(1H1) 동안은 디지털 데이터와 무관한 임의의 선구동 전압(Vpre) 또는 상기 선구동 전압(Vpre)이 새로운 값으로 다시 결정된 선구동 전압(Vrepre)으로 먼저 구동하고, 다음으로 선택신호(SELECT)가 로우일 때, 즉 수평주기(1H)에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2) 동안은 디지털 데이터에 따라 선택된 데이터 전압(Vdata)으로 구동하도록 하고, 또한 두번째(2ST)의 1수평주기(1H)동안 선택신호(SELECT)를 이용하여 선택신호가 하이일 때, 즉 선구동 기간(1H1) 동안은 디지털 데이터와 무관한 임의의 선구동 전압(Vpre) 또는 상기 선구동 전압(Vpre)이 새로운 값으로 다시 결정된 선구동 전압(Vrepre)으로 먼저 구동하고, 다음으로 선택신호(SELECT)가 로우일 때, 즉 수평주기(1H)에서 선구동 기간(1H1)을 제외한 나머지 기간(1H2) 동안은 디지털 데이터에 따라 선택된 데이터 전압(Vdata)으로 구동한다.
즉, 로우 집적 회로 출력(VRow)이 (n-1)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성일 때의 첫번째(1ST)의 1수평주기(1H)에서 로우 집적 회로 출력(VRow)이 (n)th의 로우 라인에 인가되고 극성신호(POL)가 양의 극성일 때의 두번째(2ST)의 1수평주기(1H)로 변할 때, 즉 극성신호(POL)가 반전되지 않고 동일한 전압범위를 구동하게되는 2수평주기(1H+1H)동안의 각각의 구동 전하량이 같게된다.
또한, 로우 집적 회로의 출력(VRow)이 (n)th의 로우 라인에 인가되고극성신호(POL)가 양의 극성일 때의 두번째(2ST)의 1수평주기(1H)에서 로우 집적 회로 출력(VRow)이 (n+1)th의 로우 라인에 인가되고 극성신호(POL)가 음의 극성일 때의 첫번째(1ST)의 1수평주기(1H)로 변할 때, 즉 극성신호(POL)가 반전되어 다른 전압범위의 전압을 구동하게 되는 2수평주기(1H+1H)동안의 각각의 구동 전하량이 같게된다.
따라서, 도 16의 홀수 전압 출력(Vodd)과 짝수 전압 출력(Vodd)에서 극성신호(POL)가 반전되어 다른 전압범위의 전압을 구동하게 되는 수평주기동안의 구동 전하량과 극성신호(POL)가 반전되지 않고 동일한 전압범위의 전압을 구동하게 되는 수평주기동안의 구동 전하량의 부정합(Mis-Matching)이 발생하지 않아 수평라인(Horizontal Line/Row Line)간의 밝기의 차(DIM)가 발생하게 되지 않게 된다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 1수평주기 동안 선택신호를 이용하여 선구동 기간 동안은 디지털 데이터와 무관한 임의의 선구동 전압 또는 상기 선구동 전압이 새로운 값으로 다시 결정된 선구동 전압으로 먼저 선구동하고 다음으로 1수평주기에서 선구동 기간을 제외한 나머지 기간 동안은 디지털 데이터에 따라 선택된 데이터 전압으로 구동하도록 함으로써, 피크전류를 감소하게하여 전력 소모 및 EMI 발생량을 감소시킬 수 있고, n-도트 인버젼 구동에서의 픽셀에 충전되는 전하량의 부정합을 제거하여 수평 라인간의 밝기의 차이가 없어지도록 할 수 있다.
또한, 본 발명은 스위치 온 저항을 가지며 극성신호에 따라 스위칭하는 스위치들을 구비한 멀티플렉서를 구현함으로써, 미리 결정된 선구동 전압이 스위치 온 저항의 비율에 의해 다시 결정될 수 있어 탄력적으로 선구동 전압을 결정할 수 있고, 칼럼 라인이 선구동될 때 다른 칼럼 라인으로부터 전하를 보충 받아 선구동될 수 있어 전력 소모를 줄일 수 있다.

Claims (25)

  1. n-비트의 디지털 데이터를 동시에 입력하기 위한 다수의 데이터 입력단자와;
    상기 다수의 데이터 입력단자로부터 입력되는 n-비트 디지털 데이터에 따라 선택되어질 양극성을 갖는 2n개의 아날로그 전압을 입력하기 위한 아날로그 전압 입력단자와;
    상기 다수의 데이터 입력단자로부터 입력되는 n-비트 디지털 데이터에 따라 선택되어질 음극성을 갖는 2n개의 아날로그 전압을 입력하기 위한 아날로그 전압 입력단자와;
    상기 아날로그 전압 입력단자로부터 각각 입력되는 양 또는 음극성을 갖는 2n개의 아날로그 전압 중에서 임의의 미리 결정되어진 선구동 전압 또는 상기 디지털 데이터에 따른 데이터 전압을 선택적으로 출력하도록 제어하는 선택신호를 입력하기 위한 선택신호 입력단자와;
    상기 선구동 전압 또는 데이터 전압의 극성을 선택하여 교번하는 극성신호를 입력하기 위한 극성신호 입력단자와;
    상기 선택신호 입력단자로부터 입력되는 선택신호에 따라 상기 아날로그 전압 입력단자로부터 각각 입력되는 양 또는 음극성을 갖는 2n개의 아날로그 전압 중에서 선구동 전압 또는 데이터 전압을 선택한 후 상기 선구동 전압을 새로운 값의 선구동 전압으로 다시 결정하고, 상기 극성신호 입력단자로부터 입력된 극성신호에 따라 상기 다시 결정된 선구동 전압 및 데이터 전압의 위상을 선택적으로 교번하여 상기 다시 결정된 선구동 전압 및 데이터 전압을 출력하는 다수의 쌍 선구동 칼럼 구동 회로와;
    상기 다수의 쌍 선구동 칼럼 구동 회로로부터 출력되는 선구동 전압 또는 데이터 전압을 엘씨디의 칼럼 라인으로 출력하기 위한 다수의 칼럼 라인 출력단자를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  2. 삭제
  3. 제 1항에 있어서,
    상기 쌍 선구동 칼럼 구동 회로는,
    상기 선택신호 입력단자로부터 입력되는 선택신호에 따라 상기 아날로그 전압 입력단자로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중에서 상기 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자로 출력하는 상부의 선구동 칼럼 구동 회로와;
    상기 선택신호 입력단자로부터 입력되는 선택신호에 따라 상기 아날로그 전압 입력 단자로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중에서 상기 상부의 선구동 칼럼 구동 회로의 출력과 위상이 다른 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자로 출력하는 하부의 선구동 칼럼 구동 회로와;
    상기 상부의 선구동 칼럼 구동 회로 및 상기 하부의 선구동 칼럼 구동 회로로부터 각각 출력된 선구동 전압 및 데이터 전압을 상기 멀티플렉서 입력단자를 통해 입력받아 스위치 온 저항의 비율에 의해 상기 선구동 전압을 상기 새로운 값의 선구동 전압으로 다시 결정하고, 상기 극성신호 입력단자로부터 입력되는 극성신호에 따라 상기 다시 결정된 선구동 전압 및 데이터 전압의 위상을 선택적으로 교번하여 상기 다시 결정된 선구동 전압 및 데이터 전압을 상기 칼럼 라인 출력단자로 출력하는 멀티플렉서를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  4. 제 3항에 있어서,
    상기 멀티플렉서는,
    일측 단자가 멀티플렉서 입력단자(9)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 1 스위치(SWa1)와;
    일측 단자가 멀티플렉서 입력단자(9)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8b)에 연결되어 제 2 스위치 온 저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 2 스위치(SWb1)와;
    일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 2 스위치 온 저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 3 스위치(SWb2)와;
    일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인출력단자(8b)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 4 스위치(SWa2)를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  5. 삭제
  6. 제 1항에 있어서,
    상기 쌍 선구동 칼럼 구동 회로는,
    상기 선택신호 입력단자로부터 입력되는 선택신호에 따라 상기 아날로그 전압 입력단자로부터 입력되는 양극성을 갖는 2n개의 아날로그 전압 중에서 상기 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자로 출력하는 상부의 선구동 칼럼 구동 회로와;
    상기 선택신호 입력단자로부터 입력되는 선택신호에 따라 상기 아날로그 전압 입력 단자로부터 입력되는 음극성을 갖는 2n개의 아날로그 전압 중에서 상기 상부의 선구동 칼럼 구동 회로의 출력과 위상이 다른 선구동 전압 또는 데이터 전압을 선택하여 멀티플렉서 입력단자로 출력하는 하부의 선구동 칼럼 구동 회로와;
    상기 상부의 선구동 칼럼 구동 회로 및 상기 하부의 선구동 칼럼 구동 회로로부터 각각 출력된 선구동 전압 및 데이터 전압과, 또 다른 선구동 칼럼 구동 회로로부터 출력된 선구동 전압 및 데이터 전압을 해당 멀티플렉서 입력단자를 통해 입력받아 스위치 온 저항의 비율에 의해 상기 선구동 전압을 상기 새로운 값의 선구동 전압으로 다시 결정하고, 상기 극성신호 입력단자로부터 입력되는 극성신호에 따라 상기 다시 결정된 선구동 전압 및 데이터 전압의 위상을 선택적으로 교번하여 상기 다시 결정된 선구동 전압 및 데이터 전압을 상기 칼럼 라인 출력단자로 출력하는 멀티플렉서를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  7. 제 6항에 있어서,
    상기 멀티플렉서는,
    일측 단자가 멀티플렉서 입력단자(9)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 1 스위치(SWa1)와;
    일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8a)에 연결되어 제 2 스위치 온 저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 2 스위치(SWb1)와;
    일측 단자가 멀티플렉서 입력단자(29)에 연결되고 다른 측 단자가 칼럼 라인 출력단자(8b)에 연결되어 제 2 스위치 온 저항(Rb)을 가지며 극성신호 입력단자(7b)로부터 입력되는 제 2 극성신호(POLb)에 따라 스위칭하는 제 3 스위치(SWb2)와;
    일측 단자가 멀티플렉서 입력단자(19)에 연결되고 다른 측 단자가 칼럼 라인출력단자(8b)에 연결되어 제 1 스위치 온 저항(Ra)을 가지며 극성신호 입력단자(7a)로부터 입력되는 제 1 극성신호(POLa)에 따라 스위칭하는 제 4 스위치(SWa2)를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  8. 제 3항 또는 제 6항에 있어서,
    상기 상부의 선구동 칼럼 구동 회로 또는 상기 하부의 선구동 칼럼 구동 회로는,
    데이터 입력단자로부터의 n-비트의 디지털 데이터와 아날로그 전압 입력단자로부터의 2n개의 아날로그 전압 및 선택신호 입력단자로부터의 선택(Select)신호를 입력받아 선택신호가 하이(High)구간(액티브(Active 상태))인 동안은 임의의 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자로 출력하고, 선택신호가 로우(Low)구간(디스에이블(Disable 상태))인 동안은 2n개의 아날로그 전압 중에서 입력받은 디지털 데이터에 따라 선택된 데이터 전압을 아날로그 전압 출력단자로 출력하는 칼럼 D-A 변환기와;
    상기 칼럼 D-A 변환기로부터 아날로그 전압 출력단자로 출력된 선구동 전압 또는 데이터 전압을 입력받아 칼럼을 구동하기 위하여 멀티플렉서 입력단자로 출력하는 구동앰프를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  9. 제 8항에 있어서,
    상기 칼럼 D-A 변환기는,
    데이터 입력단자로부터 n-비트의 디지털 데이터를 입력받고 선택신호 입력단자로부터 선택신호를 입력받아 저장하는 기억 소자(Memory Element)와;
    상기 기억 소자로부터 디지털 데이터와 선택신호를 입력받고 아날로그 전압 입력단자로부터 2n개의 아날로그 전압을 입력받아 상기 선택신호가 하이일 때는 2n개의 아날로그 전압 중에서 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자로 출력하고 상기 선택신호가 로우일 때는 2n개의 아날로그 전압 중에서 상기 디지털 데이터에 따라 결정된 데이터 전압을 아날로그 전압 출력단자로 출력하는 스위치 어레이(Switch Array)를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  10. 제 8항에 있어서,
    상기 상부의 선구동 칼럼 구동 회로 또는 상기 하부의 선구동 칼럼 구동 회로는,
    선택신호 입력단자와 칼럼 D-A 변환기 사이에 구비되어 선택신호를 전환하여 상기 칼럼 D-A 변환기에 입력하는 신호전환수단을 더 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  11. 제 10항 있어서,
    상기 칼럼 D-A 변환기는,
    데이터 입력단자로부터 n-비트의 디지털 데이터를 입력받고 선택신호 입력단자로부터 선택신호를 입력받아 저장하는 기억 소자(Memory Element)와;
    상기 기억 소자로부터 디지털 데이터와 선택신호를 입력받고 아날로그 전압 입력단자로부터 2n개의 아날로그 전압을 입력받아 상기 선택신호가 하이일 때는 2n개의 아날로그 전압 중에서 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자로 출력하고 상기 선택신호가 로우일 때는 2n개의 아날로그 전압 중에서 상기 디지털 데이터에 따라 결정된 데이터 전압을 아날로그 전압 출력단자로 출력하는 스위치 어레이(Switch Array)를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  12. 제 10항에 있어서,
    상기 신호전환수단은,
    일측 단자는 선택신호 입력단자에 연결되고 다른 일측 단자는 기억 소자에 연결되는 인버터(INV1)인 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  13. 제 8항에 있어서,
    상기 칼럼 D-A 변환기는,
    데이터 입력단자로부터 n-비트의 디지털 데이터를 입력받아 저장하는 기억 소자(Memory Element)와;
    상기 기억 소자로부터 디지털 데이터를 입력받고 아날로그 전압 입력단자로부터 2n개의 아날로그 전압을 입력받아 상기 디지털 데이터에 따라 결정된 데이터 전압을 출력하는 스위치 어레이와;
    상기 스위치 어레이로부터 데이터 전압을 입력받고 아날로그 전압 입력단자로부터 미리 결정되어진 선구동 전압을 입력받아 상기 선택신호가 하이일 때는 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자로 출력하고 상기 선택신호가 로우일 때는 데이터 전압을 아날로그 전압 출력단자로 출력하는 선택부를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  14. 제 8항에 있어서,
    상기 상부의 선구동 칼럼 구동 회로 또는 상기 하부의 선구동 칼럼 구동 회로는,
    선택신호 입력단자와 칼럼 D-A 변환기 사이에 구비되어 선택신호를 전환하여 상기 칼럼 D-A 변환기에 입력하는 신호전환수단를 더 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  15. 제 14항에 있어서,
    상기 칼럼 D-A 변환기는,
    데이터 입력단자로부터 n-비트의 디지털 데이터를 입력받아 저장하는 기억 소자(Memory Element)와;
    상기 기억 소자로부터 디지털 데이터를 입력받고 아날로그 전압 입력단자로부터 2n개의 아날로그 전압을 입력받아 상기 디지털 데이터에 따라 결정된 데이터 전압을 출력하는 스위치 어레이와;
    상기 스위치 어레이로부터 데이터 전압을 입력받고 아날로그 전압 입력단자로부터 미리 결정되어진 선구동 전압을 입력받아 상기 선택신호가 하이일 때는 미리 결정되어진 선구동 전압을 아날로그 전압 출력단자로 출력하고 상기 선택신호가로우일 때는 데이터 전압을 아날로그 전압 출력단자로 출력하는 선택부를 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  16. 제 14항에 있어서,
    상기 신호전환수단은,
    일측 단자는 선택신호 입력단자에 연결되고 다른 일측 단자는 선택부에 연결되는 인버터(INV1)인 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  17. 제 13항에 있어서,
    상기 선택부는,
    게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 스위치 어레이에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 피모스(PMOS)와;
    게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 아날로그 전압 입력단자에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 엔모스(NMOS)를 구비하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  18. 제 13항에 있어서,
    상기 선택부는,
    일측 단자가 스위치 어레이에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 1 엔모스(NMOS1)와;
    게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 아날로그 전압 입력단자에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 2 엔모스(NMOS2)와;
    일측 단자가 선택신호 입력단자와 연결되고 다른 일측 단자가 상기 제 1 엔모스(NMOS1)의 게이트 단자에 연결되는 인버터(INV2)를 구비하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  19. 제 13항에 있어서,
    상기 선택부는,
    게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 스위치 어레이에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 1 피모스(PMOS1)와;
    일측 단자가 아날로그 전압 입력단자에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 2 피모스(PMOS2)와;
    일측 단자가 선택신호 입력단자와 연결되고 다른 일측 단자가 상기 제 2 피모스(PMOS2)의 게이트 단자에 연결되는 인버터(INV2)를 구비하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  20. 제 13항에 있어서,
    상기 선택부는,
    일측 게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 스위치 어레이에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 1 씨모스(CMOS1)와;
    일측 게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 아날로그 전압 입력단자에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 2 씨모스(CMOS2)와;
    일측 단자가 선택신호 입력단자와 연결되고 다른 일측 단자가 상기 제 1 씨모스(CMOS1)의 다른 일측 게이트 단자 및 상기 제 2 씨모스(CMOS2)의 다른 일측 게이트 단자에 연결되는 인버터(INV2)를 구비하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  21. 제 15항에 있어서,
    상기 선택부는,
    게이트 단자가 인버터(INV1)의 일측 단자와 연결되고 일측 단자가 스위치 어레이에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 1 엔모스(NMOS1)와;
    게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 아날로그 전압 입력단자에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 2 엔모스(NMOS2)를 구비하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  22. 제 15항에 있어서,
    상기 선택부는,
    게이트 단자가 선택신호 입력단자에 연결되고 일측 단자가 스위치 어레이에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 1 피모스(PMOS1)와;
    게이트 단자가 인버터(INV1)의 일측 단자와 연결되고 일측 단자가 아날로그 전압 입력단자에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 2 피모스(PMOS2)를 구비하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  23. 제 15항에 있어서,
    상기 선택부는,
    일측 게이트 단자가 선택신호 입력단자에 연결되고 다른 일측 게이트 단자가 인버터(INV1)에 연결되고 일측 단자가 스위치 어레이에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 1 씨모스(CMOS1)와;
    일측 게이트 단자가 선택신호 입력단자에 연결되고 다른 일측 게이트 단자가 인버터(INV1)에 연결되고 일측 단자가 아날로그 전압 입력단자에 연결되며 다른 일측 단자는 아날로그 전압 출력단자에 연결되는 제 2 씨모스(CMOS2)를 구비하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 집적 회로.
  24. 삭제
  25. 쌍 선구동 칼럼 구동 회로에 입력되는 선택신호의 상태를 판단하는 과정과;
    상기 선택신호가 하이 상태인 하이 기간(1H1) 동안에 아날로그 전압 입력단자로부터 각각 입력받은 2n개의 아날로그 전압 중 미리 결정되어진 임의의 선구동 전압을 선구동 칼럼 구동 회로에서 선택한 후 상기 선구동 전압을 새로운 값의 선구동 전압으로 멀티플렉서에서 다시 결정하고, 상기 다시 결정된 선구동 전압을 칼럼 라인으로 출력하여 엘씨디의 칼럼을 선구동하는 과정과;
    상기 선택신호가 로우 상태인 로우 기간(1H2) 동안에 상기 아날로그 전압 입력단자로부터 각각 입력받은 2n개의 아날로그 전압 중, 디지털 데이터에 따라 결정된 임의의 아날로그 전압에 해당하는 데이터 전압을 상기 선구동 칼럼 구동 회로에서 선택한 후 상기 데이터 전압을 상기 멀티플렉서에서 상기 칼럼 라인으로 출력하여 상기 엘씨디의 칼럼을 구동하는 과정을 포함하여 이루어진 것을 특징으로 하는 엘씨디 선구동을 위한 칼럼 구동 방법.
KR10-2002-0013032A 2002-02-18 2002-03-11 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법 KR100438659B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020008459 2002-02-18
KR20020008459 2002-02-18

Publications (2)

Publication Number Publication Date
KR20030069012A KR20030069012A (ko) 2003-08-25
KR100438659B1 true KR100438659B1 (ko) 2004-07-02

Family

ID=32221652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0013032A KR100438659B1 (ko) 2002-02-18 2002-03-11 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법

Country Status (1)

Country Link
KR (1) KR100438659B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120777A1 (en) * 2005-11-30 2007-05-31 Lg Electronics Inc. Light emitting device and method of driving the same
KR100819137B1 (ko) * 2005-12-21 2008-04-21 엘지.필립스 엘시디 주식회사 발광 소자 및 이를 구동하는 방법
KR100752342B1 (ko) * 2005-12-21 2007-08-27 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
KR100752340B1 (ko) * 2005-12-21 2007-08-27 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
KR100756275B1 (ko) * 2006-04-28 2007-09-06 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05333817A (ja) * 1992-05-29 1993-12-17 Fujitsu Ltd 液晶表示装置の駆動回路
JPH10260664A (ja) * 1997-01-16 1998-09-29 Nec Corp 液晶駆動回路とこれを用いた液晶装置
JP2000227585A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 駆動回路一体型液晶表示装置
JP2001042839A (ja) * 1999-08-03 2001-02-16 Hitachi Ltd 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05333817A (ja) * 1992-05-29 1993-12-17 Fujitsu Ltd 液晶表示装置の駆動回路
JPH10260664A (ja) * 1997-01-16 1998-09-29 Nec Corp 液晶駆動回路とこれを用いた液晶装置
JP2000227585A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 駆動回路一体型液晶表示装置
JP2001042839A (ja) * 1999-08-03 2001-02-16 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR20030069012A (ko) 2003-08-25

Similar Documents

Publication Publication Date Title
US7084852B2 (en) Liquid crystal panel driving device
KR100642560B1 (ko) 개선된 반전 구동을 위한 ｌｃｄ 장치
KR100986040B1 (ko) 디스플레이 구동회로
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
JP4847702B2 (ja) 表示装置の駆動回路
EP0275140B1 (en) Method and circuit for scanning capacitive loads
US7006114B2 (en) Display driving apparatus and display apparatus using same
US7936326B2 (en) Apparatus and method for LCD panel drive for achieving time-divisional driving and inversion driving
JPH11507446A (ja) ピクセル反転動作を伴うｌｃｄドライバｉｃ
JP2000183747A (ja) Ｄａ変換器およびそれを用いた液晶駆動装置
KR20080082897A (ko) 표시용 구동 회로
KR19980070572A (ko) 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로
KR20020059217A (ko) 디스플레이 구동장치 및 디스플레이 장치모듈
JPH09138670A (ja) 液晶表示装置の駆動回路
US8248351B2 (en) Display apparatus and driver
JP4676183B2 (ja) 階調電圧生成装置，液晶駆動装置，液晶表示装置
KR100438659B1 (ko) 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법
JP7271348B2 (ja) 表示ドライバ及び半導体装置
KR20020032052A (ko) 액정 표시 장치를 위한 저전력 컬럼 구동 방법
JP2001337657A (ja) 液晶表示装置
JP2005208551A (ja) 表示装置および駆動装置
US20230063249A1 (en) Display driver and display device
JP3391048B2 (ja) 液晶装置の駆動方法、液晶装置の駆動回路及び表示装置
JP2004348122A (ja) 液晶表示パネル駆動装置及び液晶表示装置
JP2001034241A (ja) 液晶駆動装置およびこれを備えた液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 17