KR19980070572A - 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로 - Google Patents

액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로 Download PDF

Info

Publication number
KR19980070572A
KR19980070572A KR1019980001265A KR19980001265A KR19980070572A KR 19980070572 A KR19980070572 A KR 19980070572A KR 1019980001265 A KR1019980001265 A KR 1019980001265A KR 19980001265 A KR19980001265 A KR 19980001265A KR 19980070572 A KR19980070572 A KR 19980070572A
Authority
KR
South Korea
Prior art keywords
liquid crystal
output
voltage
circuit
selection circuit
Prior art date
Application number
KR1019980001265A
Other languages
English (en)
Other versions
KR100293962B1 (ko
Inventor
하시모또요시하루
Original Assignee
가네꼬히사시
닛뽕덴끼가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬히사시, 닛뽕덴끼가부시끼가이샤 filed Critical 가네꼬히사시
Publication of KR19980070572A publication Critical patent/KR19980070572A/ko
Application granted granted Critical
Publication of KR100293962B1 publication Critical patent/KR100293962B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

액정 구동 회로는 다른 기준 전압을 가진 한쌍의 동작 증폭기 AMP1 및 AMP2를 가진 스위치 캐패시터 회로 (15) 와, 한쌍의 출력 단자에서 출력되는 동작 증폭기 AMP1 및 AMP2 의 각각의 출력을 스위치 제어하기 위한 출력 선택 회로 (16) 포함한다. 기준 전압으로서 액정 디스플레이 장치의 공통 전극의 전압 또는 액정 구동전압의 절반을 가지고 서로 양 및 음의 진폭 관계에 있는 양 및 음의 출력 전압은 출력 선택 회로 (16) 의 출력 단자쌍으로부터 액정 디스플레이 장치의 공통전극으로 교대로 출력되어, 비디오 데이터에 따라서 액정 디스플레이 장치의 교번 전류 구동 동작을 수행한다.

Description

액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로
본 발명은 매트릭스 타입 액정 디스플레이 패널과 액정 디스플레이 장치를 구동시키기 위한 액정 구동 회로에 관한 것이다.
반도체 집적 회로를 구비하며 비디오 신호를 액정 디스플레이 장치에 공급하는 데에 사용하는 액정 구동 회로는 내전압에서 10V 이상의 전압 내력 확산 프로세스를 사용하여 제조된다. 이는 액정 패널이 구동될 때, 양 및 음의 전압이 액정의 공통 전극에 교대로 인가되어야 하기 때문인데, 즉, 액정의 열화를 방지하기 위하여 교번 전류 구동 동작이 액정 패널상에서 수행되어야 하기 때문이다.
도 10 은 일본 특개소 제 63-304229 호에 개시된 종래의 액정 구동 회로를 도시한다. 도 10을 참조로, 액정 구동 회로는 반도체 집적 회로에 의해 구성되며, 크리스털 클록 신호 XCL 과 시동 클록 펄스 신호 XSP 가 입력되는 쉬프트 레지스터 회로군 (21) 과, n 비트의 비디오 데이터 PD1에서 PD4 까지를 병렬로 래치하기 위한 데이터 레지스터 회로군 (22) 과, 래치 신호 LCL 에 따라서 데이터 레지스터 회로군 (22)의 데이터를 래치하기 위한 데이터 래치 회로군 (23) 과, n 비트의 비디오 데이터에 근거하여 외부로부터 입력되는 2n값의 계조 전압을 선택하기 위한 디코더 (24) 와, 레벨 쉬프트 회로군 (25) 및, 2n의 아날로그 스위치 (26)를 포함한다. 각각의 출력 단자는 아날로그 스위치에 의해 2n값의 계조 전압으로부터 하나의 값을 선택하여 규정 전압을 액정 패널에 공급한다. 교번 전류 구동 동작을 수행하기 위하여, 외부로부터 입력된 계조 전압은 선마다 또는 프레임마다 변화된다.
액정 구동 회로는 상기 설명된 바와 같이 액정 패널의 공통 전극에 교대로 양 및 음의 전압을 인가하므로, 액정 패널의 액정 구동 박막 트랜지스터 TFT 의 한계 전압의 2배이상의 내전압이 필요하다. 특히, 액정 TFT 의 한계 전압은 일반적으로 약 4 에서 5V 와 같으며, 교번 전류 구동 동작을 수행하기 위하여, 액정 구동 회로는 10V 이상의 높은 내전압을 가진 확산 프로세스를 사용하여 제조된다.
그러나, 상기 경우에 있어서 종래의 액정 구동 회로는 하기의 문제를 가지고 있다.
첫 번째 문제로서, 반도체 집적 회로에 의해 구성될 때, 칩크기가 불필요하게 커진다. 이는 계조 수가 증가함에 따라 아날로그 스위치의 수가 증가하기 때문이다. 예를 들면, 디지털 이미지 데이터의 8 비트의 경우에, 256 개의 아날로그 스위치가 각각의 출력에 필요하다. 또한, 액정 데이터선의 부하가 증가되고 (100pF이상), 액정 기록 시간은 짧아져야 하기 때문에,(640x480 픽셀의 VGA 의 경우에, 수평 주기는 약 30fEsec 과 같지만, 1028x768 픽셀의 XGA 의 경우에는 약 16fEsec 로 감소된다), 스위치의 온 저항값은 낮아질 필요가 있으므로, 트랜지스터 크기는 커져야 한다.
두 번째 문제로서, 전력 소비가 커진다. 이는 n 레벨 쉬프트 회로가 각각의 출력에 제공되어야 하고, 이들은 큰 전류 소비를 필요로 하기 때문이다.
일반적으로, 레벨 쉬프트 회로는 그의 동작 속도가 다른 논리 회로보다 낮고, 통과 전류는 매우 크다는 단점을 가지고 있다. 예를 들면, 384 개의 출력 단자수와 256 개의 계조 (8비트) 의 경우에, 1 mA 의 통과 전류가 하나의 레벨 쉬프트 회로내에서 흐르므로, 384 x 8 x 1mA = 3.72A 의 통과 전류가 최대로 흐른다. 그러므로, 배선 저항값이 높으면, 전압 강하는 커질 것이고, 동작중에 어떤 문제가 발생할 수 있다.
본 발명의 목적은 작은 칩 크기를 가진 반도체 집적 회로에 의해 구성될 수 있는 액정 구동 회로와, 이 액정 구동 회로를 사용하는 액정 디스플레이 장치를 제공하는 것이다.
본 발명의 또다른 목적은 낮은 전력 소비를 가진 액정 구동 회로를 제공하는 것이다.
도 1 은 본 발명의 실시예 1 에 따른 액정 구동 회로의 구성을 도시한 도면.
도 2 는 도 1 에 도시된 액정 구동 회로의 주요 부분의 구성을 도시한 도면.
도 3 은 도 1 에 도시된 액정 구동 회로의 동작을 도시한 타이밍 챠트.
도 4 는 도 1 에 도시된 액정 구동 회로에서 계조 전압 발생 회로의 구성을 도시한 도면.
도 5 는 도 1 에 도시된 액정 구동 회로에서 계조 선택 회로의 구성을 도시한 도면.
도 6a에서 6c 까지는 도 2 에 도시된 액정 구동 회로에서 스위치 캐패시터 회로의 동작을 도시한 도면.
도 7 은 도 2 에 도시된 액정 구동 회로의 스위치 캐패시터 회로내에 포함된 동작 증폭기의 내부 구성을 도시한 회로도.
도 8 은 도 2 에 도시된 액정 구동 회로의 스위치 캐패시터 회로내에 포함된 동작 증폭기의 내부 구성을 도시한 회로도.
도 9 는 본 발명의 실시예 2 에 따른 액정 구동 회로의 주요 부분을 도시한 도면.
도 10 은 종래의 액정 구동회로의 구성을 도시한 도면.
도 11a 및 11b 는 스위치 캐패시터 회로에 대한 직접적인 데이터 래치 회로의 구성을 도시한 도면 및 예시적인 포맷을 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
10, 21 : 쉬프트 레지스터 회로군 11, 22 : 데이터 레지스터 회로
12, 23 : 데이터 래치 회로군 13, 24 : 디코더
14 : 계조 선택 회로 15 : 스위치 캐패시터 회로
16 : 출력 선택 회로 17 : 계조 전압 발생 회로
18 : 타이밍 제어 회로 19 : 데이터 버퍼 회로
25 : 레벨 쉬프트 회로군 26 : 아날로그 스위치
27 : 액정 패널
본 발명에 따라서, 액정 구동 회로는 다른 기준 전압을 가진 한쌍의 동작 증폭기를 포함하는 스위치 캐패시터 회로와, 동작 증폭기쌍의 각각의 출력에 대한 스위치 제어를 수행하고 스위치 제어된 결과를 한쌍의 출력 단자로부터 출력하기 위한 출력 선택 회로를 포함하며, 기준 전압으로서 액정 구동 전압의 절반의 전압을 가지고 서로 양 및 음의 진폭 관계에 있는 양 및 음의 출력 전압은 비디오 데이터에 따라서 액정 디스플레이 장치의 교번 전류 구동을 수행하기 위하여, 출력 선택 회로의 출력 단자쌍으로부터 액정 디스플레이 장치의 공통 전극으로 교대로 출력된다.
또한, 본 발명에 따라서, 액정 구동 회로는 다른 기준 전압을 가진 한쌍의 동작 증폭기를 포함하는 스위치 캐패시터 회로와, 동작 증폭기쌍의 각각의 출력에 대한 스위치 제어를 수행하고 스위치 제어된 결과를 한쌍의 출력 단자로부터 출력하기 위한 출력 선택 회로를 포함하며, 기준 전압으로서 액정 디스플레이 장치의 공통 전극의 전압을 가지고 서로 양 및 음의 진폭 관계에 있는 양 및 음의 출력 전압은 비디오 데이터에 따라서 액정 디스플레이 장치에 대한 교번 전류 구동을 수행하기 위하여, 출력 선택 회로의 출력 단자쌍으로부터 액정 디스플레이 장치의 공통 전극으로 교대로 출력된다.
또한, 본 발명에 따라서, 액정 구동 회로는 또한 비디오 데이터에 따라서 계조 전압을 선택하고 선택된 계조 전압을 스위치 캐패시터 회로에 출력하기 위한 계조 선택 회로를 더 포함하며, 계조 선택 회로는 계조의 수에 해당하는 수의 아날로그 스위치를 포함하며, 선택된 계조 전압은 스위치 캐패시터 회로의 두 개의 동작 증폭기의 기준 전압으로 설정된다.
본 발명의 바람직한 실시예가 첨부된 도면을 참조로 하기에 설명된다.
[실시예 1]
도 1 은 본 발명의 실시예 1 에 따른 액정 구동 회로의 전체적인 구성을 도시한 도면이다. 도 2 는 도 1 에 도시된 액정 구동 회로의 주요 부분을 도시한 회로도이며, 도 3 은 도 1 에 도시된 액정 구동 회로의 동작을 도시한 타이밍 챠트이다.
도 1을 참조로, 실시예 1 에 따른 액정 구동 회로는 쉬프트 레지스터 회로 (10) 와, 데이터 레지스터 회로 (11) 와, 데이터 래치 회로 (12) 와, 디코더 회로 (13) 와, 계조 선택 회로 (14) 와, 출력 증폭기를 포함하는 스위치 캐패시터 회로 (15) 와, 출력 선택 회로 (16) 와, 계조 전압 발생 회로 (17) 와, 타이밍 제어 회로 (18) 와, 데이터 버퍼 회로 (19) 와, 액정 디스플레이 장치로 사용하는 액정 패널 (27) 및, 수직 스캐닝 회로를 포함한다.
각각의 회로에 인가되는 전압은 하기와 같이 설정된다. 모든 회로 각각의 하위 전위측의 전압 VSS1 은 다음과 같이 설정된다: VSS1=VSS2=0. 또한, 쉬프트 레지스터 회로 (10) 와, 데이터 레지스터 회로 (11) 와, 데이터 래치 회로 (12) 와, 디코더 회로 (13) 와, 데이터 버퍼 회로 (19) 와, 타이밍 제어 회로 (18) 와, 스위치 캐패시터 회로 (15) 의 일부 및 계조 전압 발생 회로 (17) 의 고전위측의 전압 VDD1 은 다음과 같이 설정된다.: VDD1=3.0V. 동작 증폭기와 출력 선택 회로 (16) 의 고전위측의 전압 VDD2 는 다음과 같이 설정된다.: VDD2=10V. 또한, 액정 디스플레이 장치 (27) 의 공통 전극 전압 VCOM 은 5V 로 설정된다. 그러나, 상기 설명된 바와 같은 각각의 전압은 예시적인 값이며, 다른 전압으로 설정될 수 있다.
다음으로, 본 실시예의 액정 구동 회로의 동작이 비디오 신호가 도 1에서 3 까지를 참조로 8 비트로 이루어져 있는 경우에 대해 설명된다.
시동 펄스 신호 SPR 또는 SPL 이 쉬프트 레지스터 회로 (10) 에 입력될 때, 비디오 신호 D1 에서 Dm 까지는 쉬프트 레지스터 회로 (10) 에 의해 클록 신호와 동기로 각각의 출력에서 데이터 레지스터 회로 (11) 로 연속적으로 전송되고 그 내부에 유지된다. 유지되는 데이터는 데이터 래치 회로 (12) 로 전송되어 그 내부에 유지되고 래치 신호 STB 의 상승 시간에서 타이밍 제어 회로 (18) (도 3 에 도시됨) 에 전송된 후, 이후의 단계에서 디코더 회로(13) 로 전송된다. 데이터와 관련하여, 8 비트 비디오 신호의 상위 5 비트는 도 5 에 도시된 계조 선택 회로에서 32 개의 전압값 (5비트로 표시됨) 으로부터 하나의 값을 선택함으로써 이후의 단계에서 스위치 캐패시터 회로 (15) 에 대한 하위 기준 전압과 상위 기준 전압을 설정하기 위하여 사용된다.
또한, 나머지 하위 3 비트는 스위치 캐패시터 회로 (15)에서 8 개의 전압값(3비트로 표시됨) 으로부터 하나의 값을 선택하는 데에 사용되고, 래치 신호 STB 의 하강 시간에서 출력 단자 Y1, Y2, ..., Y2n-1, Y2n 로부터 타이밍 제어 회로 (18) 로 액정 디스플레이 장치 (미도시) 의 공통 전극에 소정 전압을 인가한다. 다음으로, 액정 구동 회로의 구성과 동작이 더 상세히 설명된다.
도 4 는 계조 전압 발생 회로 (17) 의 세부적인 구성을 도시한 회로도이다. 계조 전압 발생 회로 (17) 는 저항값 스트링 회로등을 포함하고, 이는 32 개의 값의 계조값 (V1, V2, ..., V32)을 발생시키기위하여 전압 분할 저항을 사용하여 외부로부터 공급되는 액정 기준 전압 VR1에서 VRk 까지를 분할한다. 도 4 는 두 개의 액정 기준 전압 (VR1, VRk) 이 공급되는 경우를 도시하지만, 복수의 레벨의 전압 (기준 전압 VR1에서 VRk까지) 이 공급되어 분할 전압을 더 양호하게 발생시키고 공급한다.
본 발명의 액정 구동 회로가 공급되는 액정 디스플레이 장치 (27) 가 TFT (박막 트랜지스터)를 포함할 때, 계조 전압 발생 회로 (17) 의 외부로부터 공급된 기준 전압값에 대해서, TFT 가 스위치 오프될 때 전하의 쉬프트 총량은 그에 입력되는 전압에 따라서 변화되며, 계조 전압 발생 회로 (17) 는 외부로부터 공급되는 액정 기준 전압 VRk을 양의 출력 단자와 음의 출력 단자에서 다르게 하는 두 개의 시스템을 포함하는 것이 바람직하다. 계조 전압 발생 회로 (17) 는 높은 상대 정확도가 필요하다. 반도체에 의해 생성될 때, 16 비트이상의 상대 정확도가 얻어질 수 있다. 그러므로, 5 에서 8 비트의 상대 정확도가 얻어지면, 회로 (17) 는 상대 정확도의 필요조건을 쉽게 만족시킬 수 있다.
도 5 는 계조 선택 회로 (14a 및 14b) 의 상세한 구성을 나타내는 회로도이며, 도 2 에 도시된 계조 선택 회로 (14a 및 14b) 에 도시된 각각의 블록의 내용을 도시한다. 계조 선택 회로 (14a 및 14b) 는 32 개의 스위치들 (아날로그 스위치) 을 각각 포함한다.
계조 선택 회로 (14a) 는 비디오 신호 D1에서 Dm 까지내의 8 비트중의 상위 5 비트의 데이터에 근거하여 계조 전압 발생 회로 (17) 의 전압 V0 에서 V31 까지로부터 하나의 값을 선택하고, 선택된 값 (전압) 을 스위치 캐패시터 회로 (15) 의 상위 기준 전압으로 설정한다.
계조 선택 회로 (14b)는 비디오 신호 D1 에서 Dm 까지내의 8 비트중의 상위 5 비트의 데이터에 근거하여 계조 전압 발생 회로 (17) 의 전압 V1에서 V32 까지중에 하나의 값을 선택하고, 선택된 값 (전압) 을 스위치 캐패시터 회로 (15) 의 하위 기준 전압으로 설정한다.
여기서, 계조 선택 회로 (14a 및 14b) 의 모든 두 부분들은 계조 선택 회로 (14a 및 14b) 와 스위치 캐패시터 회로 (15) 사이의 접속 부분에서 스위치에 의해 각각의 출력에 대해 제공되고, 이들은 상위 기준 전압과 하위 기준 전압으로 공급된다. 상위 기준 전압은 양의 전압이 액정 패널 (27) 에 인가될 때 기준 전압으로 설정되고, 하위 기준 전압은 음의 전압이 인가될 때 기준 전압으로 설정된다. 예를 들면, 상위 기준 전압이 V1, V2, V3, ..., V31 일 때, 하위 기준 전압이 V1, V2, V3, ..., V32 가 되도록 선택된다.
다음으로, 스위치 캐패시터 회로 (15) 와 스위치 캐패시터 회로 (15) 내에 포함된 동작 증폭기 AMP1, AMP2 가 설명된다. 스위치 캐패시터 회로 (15) 는 도 6a 에서 6c 까지를 참조로 설명된다.
스위치 캐패시터 회로 (15) 내의 각각의 동작 증폭기 AMP1, AMP2 의 기본 회로 구성이 도 6a 에 도시된다. 도 6a 에 도시된 회로에서, 입력 전압 VIN 과 출력 전압 VOUT 사이의 관계는 도 6b 에 도시된 등식과 도 6c 에 도시된 그래프로 표현된다. 도 2 에 따라서, 캐패시터 C2 는 디코더 회로 (13) 로부터 공급된 3 비트에 따라서 스위칭 동작에 근거하여 1C 에서 8C까지 변화된다.(즉, 도 2 에 도시된 바와 같이, 1C에서 4C까지의 캐패시터는 디코더 회로 (13) 로부터의 3 비트에 따라서 곱해지며, 곱해진 캐패시터는 도 6a 에 도시되어 있는 캐패시터 C2 에 대응하며, 1C 에서 8C 까지 변화한다. (8C 는 모든 캐패시터들의 전체 캐패시턴스에 대응한다.)
이제, AMP1 과 AMP2 는 증폭기 AMP1, AMP2 의 입력과 출력사이의 캐패시턴스가 C1 으로 설정된다고 가정하여 설명된다.
스위치 캐패시터 회로 (15) 의 기준 전압값 VIN 은 계조 선택 회로 14a 및 14b 로부터 공급되고, 공급된 고전위측 (VDD1) 의 전압이 3V 와 같기 때문에 0 에서 3V까지의 범위이다.
5V 에서 10V 까지의 양의 전압을 디스플레이 장치의 공통 전극 전압 VCOM=5 으로 출력하기 위하여, 스위치 캐패시터 회로 (15) 의 캐패시터 비율은 C2/C1 = 5/3로 설정되고, 동작 증폭기 AMP1(VREF) 의 비반전 입력 전압은 3.75V 로 설정되어 요구되는 출력 전압 범위를 얻는다. 또한, 이 경우에, 동작 증폭기 AMP1 의 입력 단자와 출력 단자사이의 캐패시터 C1 는 (3/5)8C 이고, 캐패시터 4C, 2C 및 C 는 디코더 (13) 에 따라 스위칭되며, 예를 들면, 디코더 (13) 의 출력 0 이 더해지면, 도 2 에 도시된 바와 같이, 캐패시터 7C+C 는 하위 기준 전압으로서 동작 증폭기 AMP1 의 입력 단자에 더해진다. 또한, 디코더 (13) 의 출력 111 이 더해지면, 캐패시터 7C+C 는 상위 기준 전압으로서 동작 증폭기 AMP1 의 입력 단자에 더해진다.
마찬가지로, 음의 전압 0V 에서 5V 까지를 출력하기 위하여, 스위치 캐패시터 회로 (15) 의 캐패시터 비율은 C2/C1 = 5/3 으로 설정되고, 동작 증폭기 AMP2 (VREF2) 의 비반전 입력 전압은 1.875V 로 설정된다.
또한, VDD2 = 8V 이고 VCOM = 4V 인 경우에, VIN 가 0 에서 2.4V 까지로 설정되고 VREF1 는 3.0V 로 설정되면, 4 에서 8V 의 양의 출력 범위가 얻어지고, VIN 가 0 에서 2.4V 까지로 설정되고 VREF2가 1.5V로 설정되면, 0 에서 4V 까지의 음의 출력 범위가 얻어진다.
상기 설명된 바와 같이, 동작 증폭기의 비반전 입력 전압 VREF1 및 VREF2 과, 액정 기준 전압 VR1 및 VRn 은 외부로부터 제어될 수 있으므로, 액정 디스플레이 장치를 구동시키기 위한 양 및 음의 출력 전압 범위는 쉽게 제어될 수 있다. 동작 증폭기의 기준 전압의 절대 정확도를 약 (8+1) 비트로 설정하는 것이 충분하며 이 정확도는 시판중인 DC-DC 컨버터에 의해 실행될 수 있다.
다음으로, 액정 구동 회로의 동작이 도 2 및 3을 참조로 설명된다.
타이밍 제어 회로 (18) 의 입력 신호인 래치 신호 STB 는 H 상태의 오프 상태 (Hi-z)이며, 스위치 캐패시터 회로 (15) 의 입력부의 스위치 SW1 는 도 2 에 도시된 상태의 오프 상태이며, 스위치 캐패시터 회로 (15) 의 동작 증폭기 AMP1 및 AMP2 와 출력 선택 회로 (16) 사이의 스위치 SW3 는 오프 상태이다. 이때, 동작 증폭기 AMP1 및 AMP2 의 출력 단자와 반전 입력 단자사이의 스위치 SW2 는 스위치온 상태가 되며, 홀수 출력은 비반전 입력 전압으로 재설정되며, 짝수 출력은 VREF2 로 재설정된다.
분극 신호 POL 이 H 상태로 바뀌고 래치 신호 STB 가 L (로우 상태)로 스위치될 때, 계조 선택 회로 (14a 및 14b) 내의 비디오 신호의 상위 5 비트에 의해 선택되는 전압은 스위치 캐패시터 회로 (15) 의 각각의 두 개의 동작 증폭기 AMP1 및 AMP2 의 상위 기준 전압 VREF1 및 하위 기준 전압 VREF2 로서 스위치 캐패시터 회로 (15) 의 입력부의 스위치 SW1 에 인가되며, 이 상태는 도 2 에 도시된다. 이때, 스위치 캐패시터 회로 (15) 는 비디오 신호의 하위 3 비트에 근거하여, 동작 증폭기의 비반전 단자들에 접속되는 복수의 캐패시터 4C, 2C, C, C 의 스위치의 온/오프를 선택하고, 비디오 신호의 디지털 데이터에 대응하는 전압을 선택하여 출력한다. 여기서, 디코더 회로 (13) 로부터의 하위 3 비트는 스위치 캐패시터 회로 (15) 내의 복수의 디코더에 의해 4 개의 스위치 제어 신호로 변환되어 캐패시터 4C, 2C, C, C 의 스위치의 스위칭 동작을 수행한다.
도 5 의 계조 선택 회로 (14a 및 14b) 와 스위치 캐패시터 회로 (15) 의 각각의 디코더 (13) 는 디코더 회로 (13)를 도 11a 및 11b 에 도시된 디프레션 타입 및 인헨스먼트 타입 MOS 트랜지스터 매트릭스 스위치로 구성하고, 계조 선택 회로 (14a 및 14b) 내의 스위치와 디코더 회로 (13) 의 제어하에 스위치 캐패시터 회로를 직접 제어함으로써 생략될 수 있다. 도 11a 에 도시된 바와 같이, 입력 단자 LSB1 에서 LSB3 까지는 데이터 래치 회로 (12) 로부터 입력되고, 입력 단자 vx1에서 vx8 까지는 계조 전압 발생 회로 (17) 로부터 입력된다. 즉, 계조 전압 발생 회로 (17) 의 출력 단자 v0 에서 v32 까지는 도 11a 의 왼쪽 단자에 접속된다. 도 11a 에 도시된 출력 단자 Q 는 스위치 캐패시터 회로 (15) 의 입력 단자에 접속된다. 예를 들면, LSB1=0, LSB2=0 및 LSB3=0이면, 출력 단자 Q 는 도 11b 에 도시된 값 vx3을 출력한다. 그러므로, 이 경우에, 디코더 회로 (13) 는 매트릭스 스위치를 대신할 필요가 없다. 데이터 래치 회로 (12) 는 계조 선택 회로 (14a 및 14b) 와 스위치 캐패시터 회로 (15) 에 직접 접속된다.
타이밍 제어 회로 (18) 로부터 공급된 분극 신호 POL이 H 상태이면, 출력 선택 회로 (16) 는 양의 전압을 액정 디스플레이 장치 (27) 의 액정 공통 전극 전압 VCOM 에 동작 증폭기 AMP1 로부터의 홀수 출력 단자를 통해 출력하기 위하여 동작한다. 음의 전압은 짝수 출력 단자를 통해 동작 증폭기 AMP2 로부터 VCOM 으로 출력된다. 한편, 분극 신호 POL 가 L 상태일 때, 음의 전압은 홀수 출력 단자를 통해 동작 증폭기 AMP2 로부터 액정 공통 전극 전압 VCOM 으로 출력된다. 한편, 분극 신호 POL 가 L 상태일 때, 음의 전압은 홀수 출력 단자를 통해 동작 증폭기 AMP2 로부터 액정 공통 전극 전압 VCOM 으로 출력된다. 음의 전압은 동작 증폭기 AMP1 로부터 짝수 출력 단자를 통해 VCOM 으로 출력된다. 동작 증폭기의 출력 단자는 분극 신호 POL 가 L 상태로 반전될 때의 시간으로부터 래치 신호 STB 의 H 상태의 주기동안 이전의 상태로 남아있다. 상기 설명된 바와 같이, 두 개의 시스템의 동작 증폭기는 두 개의 단자에서 공통으로 사용되며, 스위치 제어는 양 및 음의 전압이 시간에 따라 출력되도록 수행되어, 액정 디스플레이 장치의 교번 전류 구동 동작을 수행한다.
다음으로, 도 7 및 8 는 도 2 의 동작 증폭기 AMP1 및 AMP2 의 내부 구성 (도 2 의 동작 증폭기에서 화살표로 표시되어 있음)을 각각 도시한다. 동작 증폭기 AMP1 는 차동 입력 스테이지 N-1 및 N-2를 가진 MOS 타입 증폭기와, 차동 입력 스테이지 N-1 및 N-2 상의 부하로 사용하는 전류 미러 P-1 및 P-2 와, 차동 입력 스테이지의 하나의 출력을 입력하는 출력 스테이지 P-1 및, 위상 비교 캐패시터 CAMP1 을 포함한다. 동작 증폭기 AMP2 는 차동 입력 스테이지 P-4 및 P-5를 가진 MOS 타입 증폭기와, 차동 입력 스테이지 P-4 및 P-5 상의 부하로 사용하는 전류 미러 N-3 및 N-4 와, 차동 입력 스테이지의 하나의 출력을 입력하는 출력 스테이지 N-5 및 위상 비교 캐패시터 CAMP2를 포함한다.
액정 구동 회로에서, 다른 타입의 차동 입력 스테이지를 가진 동작 증폭기가 사용된다. 액정 공통 전극 전압 VCOM 의 양의 전압이 출력될 때, 양의 전압은 도 7 에 도시된 바와 같이, 차동 입력 스테이지 N-1 및 N-2 의 트랜지스터를 Nch 로 설정함으로써 고전위측에 최대로 출력될 수 있다. 또한 액정 공통 전극 전압 VCOM 의 음의 전압이 출력될 때, 음의 전압은 도 8 에 도시된 바와 같이 차동 입력 스테이지 P-4 및 P-5 의 트랜지스터를 Pch 로 설정함으로써 저전위측으로 최대로 출력될 수 있다. 이러한 두 개의 시스템의 동작 증폭기는 다시 공통으로 사용되고, 스위칭 제어되어, 액정의 교번 전류 구동 동작이 넓은 동적 범위로 수행될 수 있다.
[실시예 2]
다음으로, 본 발명의 실시예 2 에 따른 액정 구동 회로가 설명된다.
도 9 는 본 발명의 실시예 2 에 따른 액정 구동 회로의 주요 부분을 도시한 도면이다.
도 9를 참조로, 본 실시예의 액정 구동 회로는 계조 선택 회로 14' 와 스위치 캐패시터 회로 15' 의 구성에서 실시예 1 과 다르다. 계조 선택 회로 14' 는 도 2 에 도시된 5 비트 입력에 대해 256 개의 아날로그 스위치 (8 비트에 해당함)를 가지며, 선택된 값을 스위치 캐패시터 회로 15' 의 기준 전압으로 설정하기 위하여 256 개의 값으로부터 단 하나의 값을 선택한다. 스위치 캐패시터 회로 15' 내의 동작 증폭기의 비반전 입력 전압 VREF1, VREF2 는 실시예 1 과 동일한 전압으로 설정되지만, 동작 증폭기는 소위 반전 증폭기로서 사용한다. 스위치 캐패시터 회로 15'에서, 스위치 캐패시터에 해당하는 출력 전압은 계조 선택 회로 14' 로부터 액정 패널의 홀수 및 짝수 신호선까지 기준 전압을 분할하기 위한 스위치를 통해 도 6a 에 도시된 회로에 의해 양 및 음 측 각각에서 얻어지며, 그후에 출력 선택 회로 (16) 로부터 액정 패널 (27) 의 홀수 및 짝수 신호선으로 출력된다.
여기서, 실시예 2 의 장점은 단조로운 증가가 있다는 것이다. 이는 저항값 스트링 회로에 의해 모든 비디오 데이터에 대해 전압이 선택되고, 스위치 캐패시터 회로 15'에서 비트 에러가 없기 때문이다. 그러나, 본 실시예의 단점은 스위치의 수가 실시예 1에서 각각의 출력에 대해 64x2(상위 기준 전압, 하위 기준 전압)=128 과 같으며, 실시예 2 에서 스위치의 수는 실시예 1 에서 스위치의 수의 2 배 (256) 이므로 큰 칩 영역이 필요하다는 것이다. 그러나, 스위치 캐패시터 회로 15' 의 구성은 실시예 1 에서보다 단순해지므로, 칩 영역은 실시예 1 과 같은 레벨로 설정되거나, 스위치 캐패시터 회로 15' 내의 단위 캐패시턴스값 (1C) 에 따라서 실시예 1 보다 더 작을 수 있다.
상기 설명된 바와 같이, 본 발명에 따른 액정 구동 회로는 다른 기준 전압을 가진 한쌍의 동작 증폭기를 포함하는 스위치 캐패시터 회로와, 동작 증폭기 쌍의 각각의 출력에 대한 스위치 제어를 수행하고 스위치 제어된 결과를 한쌍의 출력 단자로부터 출력하기 위한 출력 선택 회로를 구비하며, 기준 전압으로 액정 구동 전압의 절반 전압을 가지고 서로 양 및 음의 진폭 관계에 있는 양 및 음의 출력 전압은 비디오 데이터에 따라서 액정 디스플레이 장치상에 교번 전류 구동을 수행하기 위하여, 액정 디스플레이 장치의 공통 전극에 출력 선택 회로의 출력 단자쌍으로부터 교대로 출력된다. 그러므로, 하기의 효과가 얻어질 수 있다.
상기에 설명된 바와 같이, 디코더 회로와 계조 선택 회로가 3V 의 전압으로 동작하여, 본 발명의 액정 구동 회로는 낮은 내전압 확산 프로세스에 의해 제조될 수 있으며, 또한 트랜지스터들이 작은 크기로 설계되기 때문에 칩 크기는 소형의 크기로 설계될 수 있다.
또한, 레벨 쉬프트 회로가 필요하지 않으므로, 액정 구동 회로는 종래의 회로와 비교하여 소형의 크기와 낮은 전력 소비로 설계될 수 있다. 특히, 큰 전류가 일시적으로 흐르기 때문에, GND 등과 같은 전원선의 배선폭은 좁아질 수 있으므로, 칩 크기도 또한 감소될 수 있다.

Claims (12)

  1. 다른 기준 전압을 가진 한쌍의 동작 증폭기를 포함하는 스위치 캐패시터 회로와,
    상기 한쌍의 동작 증폭기의 각각의 출력에 대한 스위치 제어를 수행하고 스위치 제어된 결과를 한쌍의 출력 단자로부터 출력하기 위한 출력 선택 회로를 구비하며,
    기준 전압으로서 액정 구동 전압의 절반의 전압을 가지고 서로 양 및 음의 진폭 관계에 있는 양 및 음의 출력 전압은 비디오 데이터에 따라서 상기 액정 디스플레이 장치상에 교번 전류 구동을 수행하기 위하여, 상기 출력 선택 회로의 출력 단자 쌍으로부터 액정 디스플레이 장치의 공통 전극으로 교대로 출력되는 것을 특징으로 하는 액정 구동 회로.
  2. 제 1 항에 있어서, 상기 비디오 데이터에 따라서 계조 전압을 선택하고 선택된 계조 전압을 상기 스위치 캐패시터 회로에 출력하는 계조 선택 회로를 더 포함하며,
    상기 계조 선택 회로는 계조의 수에 해당하는 수의 아날로그 스위치를 포함하며, 선택된 계조 전압은 상기 스위치 캐패시터 회로의 두 개의 동작 증폭기의 기준 전압으로 설정되는 것을 특징으로 하는 액정 구동 회로.
  3. 다른 기준 전압을 가진 한쌍의 구동 증폭기를 포함하는 스위치 캐패시터 회로와,
    동작 증폭기 쌍의 각각의 출력에 대한 스위치 제어를 수행하여 스위치 제어된 결과를 한쌍의 출력 단자로부터 출력하기 위한 출력 선택 회로를 구비하며,
    기준 전압으로서 액정 디스플레이의 공통 전극의 전압을 가지고 서로 양 및 음의 진폭 관계에 있는 양 및 음의 출력 전압은 비디오 데이터에 따라서 액정 디스플레이 장치에 대한 교번 전류 구동을 수행하기 위하여 출력 선택 회로의 출력 단자쌍으로부터 액정 디스플레이 장치의 공통 전극으로 교대로 출력되는 것을 특징으로 하는 액정 구동 회로.
  4. 제 3 항에 있어서, 비디오 데이터에 따라서 계조 전압을 선택하고 선택된 계조 전압을 상기 스위치 캐패시터 회로에 출력하기 위한 계조 선택 회로를 더 포함하며,
    상기 계조 선택 회로는 계조의 수에 해당하는 수의 아날로그 스위치를 포함하며, 선택된 계조 전압은 상기 스위치 캐패시터 회로의 두 개의 동작 증폭기의 기준 전압으로 설정되는 것을 특징으로 하는 액정 구동 회로.
  5. 트리거로서 시동 신호를 가진 클록에 근거하여 구동되는 쉬프트 레지스터와,
    상기 쉬프트 레지스터에 의해 입력 디지털 비디오 신호를 전송/유지하기 위한 데이터 레지스터와,
    상기 데이터 레지스터의 각각의 비트 데이터에 근거하여 홀수/짝수 기준 전압을 발생시키기 위한 계조 선택 회로와,
    홀수/짝수 기준 전압을 수신하여 캐패시터 분할 전압을 발생시키기 위한 둘이상의 동작 증폭기를 가진 스위치 캐패시터 회로 및,
    상기 스위치 캐패시터 회로의 상기 두 개의 동작 증폭기의 출력들을 액정 패널의 홀수/짝수 수직 신호선으로 스위치하기 위한 출력 선택 회로를 구비하며,
    상기 스위치 캐패시터 회로는 홀수 및 짝수 기준 전압이 캐패시터를 통해 입력되는 캐패시터 비율 증폭을 위한 두 개의 동작 증폭기를 갖는 것을 특징으로 하는 액정 구동 회로.
  6. 제 5 항에 있어서, 상기 스위치 캐패시터의 각각의 상기 동작 증폭기는 상기 액정 패널의 공통 전압의 양의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 n 타입 채널로 설정하고, 출력 스테이지를 p 타입 채널로 설정하며, 상기 액정 패널의 공통 전압의 음의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 p 타입 채널로 설정하고, 출력 스테이지를 n 타입 채널로 설정하는 것을 특징으로 하는 액정 구동 회로.
  7. 제 5 항에 있어서, 상기 계조 선택 회로는 액정 기준 전압이 계조 전압 발생 회로내에서 저항값 분할에 의해 분할되는 소정 개수의 분할 전압으로부터 소정 개수의 스위치를 통해 하나의 값을 선택하여 출력하는 것을 특징으로 하는 액정 구동 회로.
  8. 제 7 항에 있어서, 상기 스위치 캐패시터의 각각의 상기 동작 증폭기는 상기 액정 패널의 공통 전압의 양의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 n 타입 채널로 설정하고, 출력 스테이지를 p 타입 채널로 설정하며, 상기 액정 패널의 공통 전압에 대한 음의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 p 타입 채널로 설정하고, 출력 스테이지를 n 타입 채널로 설정하는 것을 특징으로 하는 액정 구동 회로.
  9. 트리거로서 시동 신호를 가진 클록에 근거하여 구동되는 쉬프트 레지스터와,
    상기 쉬프트 레지스터에 의해 입력 디지털 비디오 신호를 전송/유지하는 데이터 레지스터와,
    상기 데이터 레지스터의 각각의 비트 데이터에 근거하여 홀수/짝수 기준 전압을 발생시키기 위한 계조 선택 회로와,
    홀수/짝수 기준 전압을 수신하여 캐패시터 분할 전압을 발생시키기 위한 둘이상의 동작 증폭기를 가진 스위치 캐패시터와,
    상기 스위치 캐패시터 회로의 상기 두 개의 동작 증폭기의 출력을 액정 패널의 홀수/짝수 수직 신호선으로 스위칭하기 위한 출력 선택 회로와,
    상기 출력 선택 회로에 의해 구동되는 액정 패널을 가진 액정 패널 회로 및,
    상기 액정 패널의 수평선을 구동시키기 위한 수직 스캐닝 회로를 구비하며,
    상기 스위치 캐패시터 회로는 홀수 및 짝수 기준 전압이 캐패시터를 통해 입력되는 캐패시터 비율 증폭을 위한 둘이상의 동작 증폭기를 갖는 것을 특징으로 하는 액정 구동 회로.
  10. 제 9 항에 있어서, 상기 스위치 캐패시터의 각각의 상기 동작 증폭기는 상기 액정 패널의 공통 전압의 양의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 n 타입 채널로 설정하고, 출력 스테이지를 p 타입 채널로 설정하며, 상기 액정 패널의 공통 전압의 음의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 p 타입 채널로 설정하고, 출력 스테이지를 n 타입 채널로 설정하는 것을 특징으로 하는 액정 구동 회로.
  11. 제 9 항에 있어서, 상기 계조 선택 회로는 액정 기준 전압이 계조 전압 발생 회로에서 저항값 분할에 의해 분할되는 소정 개수의 분할 전압으로부터 소정 개수의 스위치를 통해 하나의 값을 선택하여 출력하는 것을 특징으로 하는 액정 구동 회로.
  12. 제 11 항에 있어서, 상기 스위치 캐패시터의 상기 각각의 동작 증폭기는 상기 액정 패널의 공통 전압의 양의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 n 타입 채널로 설정하고, 출력 스테이지를 p 채널로 설정하며, 상기 액정 패널의 공통 전압의 음의 전압이 출력될 때, 차동 입력 스테이지에 있는 트랜지스터를 p 타입 채널로 설정하고, 출력 스테이지를 n 타입 채널로 설정하는 것을 특징으로 하는 액정 구동 회로.
KR1019980001265A 1997-01-16 1998-01-16 액정표시패널을구동하는액정구동회로 KR100293962B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-005730 1997-01-16
JP573097 1997-01-16

Publications (2)

Publication Number Publication Date
KR19980070572A true KR19980070572A (ko) 1998-10-26
KR100293962B1 KR100293962B1 (ko) 2001-07-12

Family

ID=11619241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001265A KR100293962B1 (ko) 1997-01-16 1998-01-16 액정표시패널을구동하는액정구동회로

Country Status (3)

Country Link
US (1) US6014122A (ko)
KR (1) KR100293962B1 (ko)
TW (1) TW432249B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432904B2 (en) 2004-02-09 2008-10-07 Samsung Electronics Co., Ltd. Liquid crystal display device having a source driver and a repair amplifier
KR100931096B1 (ko) * 2006-11-21 2009-12-10 가부시끼가이샤 르네사스 테크놀로지 표시 구동 회로

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993461B2 (ja) * 1997-04-28 1999-12-20 日本電気株式会社 液晶表示装置の駆動回路
JP3166668B2 (ja) * 1997-08-21 2001-05-14 日本電気株式会社 液晶表示装置
KR100292405B1 (ko) * 1998-04-13 2001-06-01 윤종용 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버
KR100345285B1 (ko) 1999-08-07 2002-07-25 한국과학기술원 액정표시기용 디지털 구동회로
JP2001067048A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 液晶表示装置
JP2001195042A (ja) * 2000-01-05 2001-07-19 Internatl Business Mach Corp <Ibm> 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法
US6894665B1 (en) * 2000-07-20 2005-05-17 Micron Technology, Inc. Driver circuit and matrix type display device using driver circuit
JP3759394B2 (ja) * 2000-09-29 2006-03-22 株式会社東芝 液晶駆動回路および負荷駆動回路
KR100367014B1 (ko) * 2000-12-29 2003-01-09 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路
GB0125173D0 (en) * 2001-10-19 2001-12-12 Koninkl Philips Electronics Nv Display driver and driving method
EP1998438B1 (en) * 2002-02-25 2011-09-07 NEC Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
JP4516280B2 (ja) * 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
JP4079873B2 (ja) * 2003-12-25 2008-04-23 Ｎｅｃエレクトロニクス株式会社 表示装置用の駆動回路
KR100525003B1 (ko) * 2004-01-29 2005-10-31 삼성전자주식회사 프레임 상쇄 및 하프 디코딩 방법을 채용하는ｔｆｔ－ｌｃｄ 소스 드라이버 및 소스 라인 구동 방법
US7800572B2 (en) * 2004-10-25 2010-09-21 Nec Electronics Corporation Liquid crystal display for implmenting improved inversion driving technique
JP4810840B2 (ja) * 2005-03-02 2011-11-09 セイコーエプソン株式会社 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243232A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
KR100614661B1 (ko) * 2005-06-07 2006-08-22 삼성전자주식회사 액정 표시 장치의 소스 드라이버 출력 회로 및 데이터 라인구동방법
JP2006343625A (ja) * 2005-06-10 2006-12-21 Nec Electronics Corp 液晶表示装置および液晶表示装置のデータ線駆動回路
JP5041393B2 (ja) * 2005-08-16 2012-10-03 株式会社ジャパンディスプレイウェスト 表示装置
JP2007101630A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd 電圧駆動装置
US8135357B1 (en) * 2005-12-13 2012-03-13 Qualcomm Atheros, Inc. Integrated transmitter/receiver switch with impedance matching network
JP2007279186A (ja) * 2006-04-04 2007-10-25 Nec Electronics Corp 増幅回路、及び駆動回路
JP2008250093A (ja) * 2007-03-30 2008-10-16 Sony Corp 表示装置およびその駆動方法
JP4724785B2 (ja) * 2007-07-11 2011-07-13 チーメイ イノラックス コーポレーション 液晶表示装置および液晶表示装置の駆動装置
JP5072489B2 (ja) * 2007-08-30 2012-11-14 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、電子機器
JP5055605B2 (ja) * 2008-03-17 2012-10-24 奇美電子股▲ふん▼有限公司 液晶表示装置用ソース駆動回路及びこれを備える液晶表示装置
TW201017615A (en) * 2008-10-28 2010-05-01 Novatek Microelectronics Corp Driving apparatus
JP2010204598A (ja) * 2009-03-06 2010-09-16 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
US8477128B2 (en) * 2010-10-27 2013-07-02 Himax Technologies Limited Driving circuit for liquid crystal pixel array and liquid crystal display using the same
JP6512250B2 (ja) 2017-09-07 2019-05-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP2019056799A (ja) 2017-09-21 2019-04-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP6601477B2 (ja) 2017-11-16 2019-11-06 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP6708229B2 (ja) 2018-07-23 2020-06-10 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN113674670A (zh) * 2021-08-17 2021-11-19 晟合微电子(肇庆)有限公司 显示面板的驱动电路及显示设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747583B2 (ja) * 1987-06-04 1998-05-06 セイコーエプソン株式会社 液晶パネルの駆動回路及び液晶装置
US5061920A (en) * 1988-12-20 1991-10-29 Honeywell Inc. Saturating column driver for grey scale LCD
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
EP0651571B1 (en) * 1993-11-02 2000-03-15 Texas Instruments Incorporated A graphics data unit and method for a television receiver
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
JP3922736B2 (ja) * 1995-10-18 2007-05-30 富士通株式会社 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432904B2 (en) 2004-02-09 2008-10-07 Samsung Electronics Co., Ltd. Liquid crystal display device having a source driver and a repair amplifier
KR100931096B1 (ko) * 2006-11-21 2009-12-10 가부시끼가이샤 르네사스 테크놀로지 표시 구동 회로
US8754841B2 (en) 2006-11-21 2014-06-17 Renesas Electronics Corporation Display driver
US9626916B2 (en) 2006-11-21 2017-04-18 Synaptics Japan Gk Display driver

Also Published As

Publication number Publication date
US6014122A (en) 2000-01-11
TW432249B (en) 2001-05-01
KR100293962B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
KR100293962B1 (ko) 액정표시패널을구동하는액정구동회로
JP3368819B2 (ja) 液晶駆動回路
KR100536871B1 (ko) 표시 구동 장치 및 그것을 이용한 표시 장치
EP1341313B1 (en) Reference voltage circuit
US7106321B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
US7656419B2 (en) Drive circuit for display apparatus and display apparatus
US6437716B2 (en) Gray scale display reference voltage generating circuit capable of changing gamma correction characteristic and LCD drive unit employing the same
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
US6677923B2 (en) Liquid crystal driver and liquid crystal display incorporating the same
US6762737B2 (en) Tone display voltage generating device and tone display device including the same
US8730223B2 (en) Source driver and display device having the same
US6567066B1 (en) Driving circuit of display device
US6850232B2 (en) Semiconductor device capable of internally generating bias changing signal
US20060238473A1 (en) Display driver circuit and display apparatus
JP2003280596A (ja) 表示駆動装置およびそれを用いた表示装置
US20110193848A1 (en) Level shifter circuit, load drive device, and liquid crystal display device
KR100456762B1 (ko) 표시 구동 장치 및 그것을 이용하는 액정 표시 장치
CN1855212B (zh) 显示驱动电路和显示装置
JP2009103794A (ja) 表示装置の駆動回路
US8228317B2 (en) Active matrix array device
US20090219307A1 (en) Lcd driver circuit
JP2006178074A (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
US6603294B2 (en) Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same
KR100592220B1 (ko) 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로
US5642126A (en) Driving circuit for driving a display apparatus and a method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060327

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee