JP2001195042A - 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 - Google Patents
液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法Info
- Publication number
- JP2001195042A JP2001195042A JP2000005290A JP2000005290A JP2001195042A JP 2001195042 A JP2001195042 A JP 2001195042A JP 2000005290 A JP2000005290 A JP 2000005290A JP 2000005290 A JP2000005290 A JP 2000005290A JP 2001195042 A JP2001195042 A JP 2001195042A
- Authority
- JP
- Japan
- Prior art keywords
- output
- liquid crystal
- output amplifier
- crystal panel
- source driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 ソース・ドライバの各出力アンプの特性の違
いによって生じる出力電圧レベルのバラツキを平準化
し、表示画面上の縦スジのノイズを減少させる。 【解決手段】 デジタル／アナログ変換器８２でアナロ
グ信号に変換されたデジタル画像信号を増幅して液晶パ
ネル７０のソース・ライン７４へ供給する出力アンプ８
０を、所定時間毎に他の出力アンプと切り替える出力ア
ンプ切替手段１０を備えて液晶パネル用ソース・ドライ
バ１２を構成した。
いによって生じる出力電圧レベルのバラツキを平準化
し、表示画面上の縦スジのノイズを減少させる。 【解決手段】 デジタル／アナログ変換器８２でアナロ
グ信号に変換されたデジタル画像信号を増幅して液晶パ
ネル７０のソース・ライン７４へ供給する出力アンプ８
０を、所定時間毎に他の出力アンプと切り替える出力ア
ンプ切替手段１０を備えて液晶パネル用ソース・ドライ
バ１２を構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルのソー
ス・ラインへ信号を供給するソース・ドライバ及びソー
ス・ドライバ出力バラツキの平準化方法に関する。
ス・ラインへ信号を供給するソース・ドライバ及びソー
ス・ドライバ出力バラツキの平準化方法に関する。
【０００２】
【従来の技術】図１０にソース・ドライバ７２の構成及
び液晶パネル７０との接続例を簡単に示す。液晶パネル
７０には、液晶セルが格子状に配置されている。液晶セ
ルは、液晶及び表示する色に応じた電圧を液晶に加える
トランジスタとを含む。図中横一列に並んだ各液晶セル
のトランジスタのゲート端子は図中横方向に相当する１
本のゲート・ライン７８にそれぞれ接続され、図中縦一
列に並んだ各液晶セルのトランジスタのソース端子は図
中縦方向に相当する１本のソース・ライン７４にそれぞ
れ接続されている。ゲート・ライン７８には、各ゲート
・ライン７８に順に信号を供給するゲート・ドライバ７
６が接続される。ソース・ライン７４には、各ソース・
ラインに信号を供給するソース・ドライバ７２が接続さ
れる。ゲート・ドライバ７６からゲート・ライン７８に
信号が供給されると、信号が供給されたゲート・ライン
に接続された横一列分のトランジスタ（液晶セル）が選
択される。この状態でソース・ドライバ７２から各ソー
ス・ライン７４に信号が供給されると、このゲート・ド
ライバ７６で選択された横一列分の各トランジスタ（液
晶セル）が、この供給された信号に応じた電圧でそれぞ
れ駆動される。
び液晶パネル７０との接続例を簡単に示す。液晶パネル
７０には、液晶セルが格子状に配置されている。液晶セ
ルは、液晶及び表示する色に応じた電圧を液晶に加える
トランジスタとを含む。図中横一列に並んだ各液晶セル
のトランジスタのゲート端子は図中横方向に相当する１
本のゲート・ライン７８にそれぞれ接続され、図中縦一
列に並んだ各液晶セルのトランジスタのソース端子は図
中縦方向に相当する１本のソース・ライン７４にそれぞ
れ接続されている。ゲート・ライン７８には、各ゲート
・ライン７８に順に信号を供給するゲート・ドライバ７
６が接続される。ソース・ライン７４には、各ソース・
ラインに信号を供給するソース・ドライバ７２が接続さ
れる。ゲート・ドライバ７６からゲート・ライン７８に
信号が供給されると、信号が供給されたゲート・ライン
に接続された横一列分のトランジスタ（液晶セル）が選
択される。この状態でソース・ドライバ７２から各ソー
ス・ライン７４に信号が供給されると、このゲート・ド
ライバ７６で選択された横一列分の各トランジスタ（液
晶セル）が、この供給された信号に応じた電圧でそれぞ
れ駆動される。
【０００３】ソース・ドライバ７２の構成例を簡単に説
明すると、ソース・ドライバ７２は、シフト・レジスタ
８６とバッファＡ８４とバッファＢ８５とＤ／Ａコンバ
ータ（デジタル／アナログ変換器）８２と出力アンプ８
０とを含む。バッファＡ８４とバッファＢ８５とＤ／Ａ
コンバータ８２と出力アンプ８０は、各ソース・ライン
７４に備えられている。バッファＡ８４には、液晶パネ
ル７０に表示する画像の横一列分の各画素の階調データ
がそれぞれ格納される。各バッファＡ８４への階調デー
タの格納はシフト・レジスタ８６を用い、ＣＬＯＣＫ信
号に従って順に行う。バッファＡ８４に格納された階調
データは、ＬＯＡＤ信号によってバッファＢ８５に送ら
れる。Ｄ／Ａコンバータ８２は、バッファＢ８５の階調
データ（デジタル信号）をアナログ信号に変換する。出
力アンプ８０は、Ｄ／Ａコンバータ８２のアナログ出力
を増幅してソース・ライン７４に出力する。
明すると、ソース・ドライバ７２は、シフト・レジスタ
８６とバッファＡ８４とバッファＢ８５とＤ／Ａコンバ
ータ（デジタル／アナログ変換器）８２と出力アンプ８
０とを含む。バッファＡ８４とバッファＢ８５とＤ／Ａ
コンバータ８２と出力アンプ８０は、各ソース・ライン
７４に備えられている。バッファＡ８４には、液晶パネ
ル７０に表示する画像の横一列分の各画素の階調データ
がそれぞれ格納される。各バッファＡ８４への階調デー
タの格納はシフト・レジスタ８６を用い、ＣＬＯＣＫ信
号に従って順に行う。バッファＡ８４に格納された階調
データは、ＬＯＡＤ信号によってバッファＢ８５に送ら
れる。Ｄ／Ａコンバータ８２は、バッファＢ８５の階調
データ（デジタル信号）をアナログ信号に変換する。出
力アンプ８０は、Ｄ／Ａコンバータ８２のアナログ出力
を増幅してソース・ライン７４に出力する。
【０００４】図１０に示した液晶パネル用ソース・ドラ
イバ７２の隣り合う４つの出力アンプ部分の一例を図１
１に示す。４つの出力アンプＡｍｐＡ，ＡｍｐＢ，Ａｍ
ｐＣ，ＡｍｐＤには、配線ＤＡＬＡ，ＤＡＬＢ，ＤＡＬ
Ｃ，ＤＡＬＤを介してＤ／Ａコンバータ８２のアナログ
出力がそれぞれ入力される。４つの出力アンプＡｍｐ
Ａ，ＡｍｐＢ，ＡｍｐＣ，ＡｍｐＤは、Ｄ／Ａコンバー
タ８２の出力を増幅して、ソース・ラインＳＬＡ，ＳＬ
Ｂ，ＳＬＣ，ＳＬＤにそれぞれ出力する。
イバ７２の隣り合う４つの出力アンプ部分の一例を図１
１に示す。４つの出力アンプＡｍｐＡ，ＡｍｐＢ，Ａｍ
ｐＣ，ＡｍｐＤには、配線ＤＡＬＡ，ＤＡＬＢ，ＤＡＬ
Ｃ，ＤＡＬＤを介してＤ／Ａコンバータ８２のアナログ
出力がそれぞれ入力される。４つの出力アンプＡｍｐ
Ａ，ＡｍｐＢ，ＡｍｐＣ，ＡｍｐＤは、Ｄ／Ａコンバー
タ８２の出力を増幅して、ソース・ラインＳＬＡ，ＳＬ
Ｂ，ＳＬＣ，ＳＬＤにそれぞれ出力する。
【０００５】ここで、バッファＢ８５からＤ／Ａコンバ
ータ８２に送られる階調データが全て同一レベルであっ
た場合、Ｄ／Ａ変換後のアナログ電圧も全て同一レベル
になるので、全てのソース・ライン７４に同一レベルの
電圧が供給されると考えられる。しかし、各出力アンプ
８０のオフセット電圧特性やゲイン特性等の違いによ
り、各出力アンプ８０からソース・ライン７４に供給さ
れる電圧レベルにバラツキが生じる。そのため、全ての
画素の階調データが同一レベルであっても、ソース・ラ
イン７４ごとに異なる電圧が供給される。このようにソ
ース・ラインごとに異なる電圧が供給されると、液晶パ
ネル７０における表示を通じてこの電圧差によって生じ
た階調差が人間の目には縦スジのノイズに見える場合が
ある。
ータ８２に送られる階調データが全て同一レベルであっ
た場合、Ｄ／Ａ変換後のアナログ電圧も全て同一レベル
になるので、全てのソース・ライン７４に同一レベルの
電圧が供給されると考えられる。しかし、各出力アンプ
８０のオフセット電圧特性やゲイン特性等の違いによ
り、各出力アンプ８０からソース・ライン７４に供給さ
れる電圧レベルにバラツキが生じる。そのため、全ての
画素の階調データが同一レベルであっても、ソース・ラ
イン７４ごとに異なる電圧が供給される。このようにソ
ース・ラインごとに異なる電圧が供給されると、液晶パ
ネル７０における表示を通じてこの電圧差によって生じ
た階調差が人間の目には縦スジのノイズに見える場合が
ある。
【０００６】このような縦スジのノイズをなくす方法と
して、各出力アンプの特性のバラツキが少ないソース・
ドライバを選別する方法が考えられる。出力アンプの特
性のバラツキが少なければ、全ての階調データが同一レ
ベルであった場合、全てのソース・ライン７４に略均一
な電圧を供給することができる。しかし、各出力アンプ
の特性のバラツキが少ないソース・ドライバを選別する
ために、歩留まりが低下すると共にコストも増加してし
まう。
して、各出力アンプの特性のバラツキが少ないソース・
ドライバを選別する方法が考えられる。出力アンプの特
性のバラツキが少なければ、全ての階調データが同一レ
ベルであった場合、全てのソース・ライン７４に略均一
な電圧を供給することができる。しかし、各出力アンプ
の特性のバラツキが少ないソース・ドライバを選別する
ために、歩留まりが低下すると共にコストも増加してし
まう。
【０００７】
【発明が解決しようとする課題】本発明の目的は、ソー
ス・ドライバの各出力アンプの特性の違いによる出力電
圧レベルのバラツキを平準化し、表示画面に現れる縦ス
ジのノイズを減少させることにある。
ス・ドライバの各出力アンプの特性の違いによる出力電
圧レベルのバラツキを平準化し、表示画面に現れる縦ス
ジのノイズを減少させることにある。
【０００８】
【課題を解決するための手段】本発明の液晶パネル用ソ
ース・ドライバは、液晶パネルのソース・ラインに供給
されるアナログ信号を増幅する出力アンプを所定時間毎
に他の出力アンプと切り替える出力アンプ切替手段を含
む。このようなソース・ドライバは、ソース・ラインに
供給される信号を増幅する出力アンプを所定時間毎に切
り替えることで、各出力アンプの個体差により生じる出
力バラツキを平準化することができる。
ース・ドライバは、液晶パネルのソース・ラインに供給
されるアナログ信号を増幅する出力アンプを所定時間毎
に他の出力アンプと切り替える出力アンプ切替手段を含
む。このようなソース・ドライバは、ソース・ラインに
供給される信号を増幅する出力アンプを所定時間毎に切
り替えることで、各出力アンプの個体差により生じる出
力バラツキを平準化することができる。
【０００９】本発明の液晶パネル用ソース・ドライバ出
力バラツキの平準化方法は、液晶パネルのソース・ライ
ンに供給されるアナログ信号を増幅する出力アンプを所
定時間毎に他の出力アンプと切り替える出力アンプ切替
ステップを含む。
力バラツキの平準化方法は、液晶パネルのソース・ライ
ンに供給されるアナログ信号を増幅する出力アンプを所
定時間毎に他の出力アンプと切り替える出力アンプ切替
ステップを含む。
【００１０】
【発明の実施の形態】次に、本発明に係る液晶パネル用
ソース・ドライバ及びソース・ドライバ出力バラツキの
平準化方法の実施の形態について、図面に基づいて詳し
く説明する。本実施形態では、隣り合う４つの出力アン
プを一組とし、この４つの出力アンプをそれぞれ切り替
える。
ソース・ドライバ及びソース・ドライバ出力バラツキの
平準化方法の実施の形態について、図面に基づいて詳し
く説明する。本実施形態では、隣り合う４つの出力アン
プを一組とし、この４つの出力アンプをそれぞれ切り替
える。
【００１１】図１に本発明に係る液晶パネル用ソース・
ドライバ１２を示す。ソース・ドライバ１２は出力アン
プ切替手段１０を含む。出力アンプ切替手段１０は、複
数の接続スイッチからなるスイッチ群を含む。スイッチ
群は、各出力アンプ８０の入力部及び出力部に備えられ
ている。図１１に示した４つの出力アンプＡｍｐＡ，Ａ
ｍｐＢ，ＡｍｐＣ，ＡｍｐＤ部分を例にして詳しく説明
すると、図２に示すように、配線ＤＡＬＡとアンプＡｍ
ｐＡ間にスイッチ群ＳＷＧＡinが備えられ、アンプＡｍ
ｐＡとソース・ラインＳＬＡ間にスイッチ群ＳＷＧＡou
t が備えられている。同様に、配線ＤＡＬＢとアンプＡ
ｍｐＢ間，配線ＤＡＬＣとアンプＡｍｐＣ間，配線ＤＡ
ＬＤとアンプＡｍｐＤ間に、スイッチ群ＳＷＧＢin，Ｓ
ＷＧＣin，ＳＷＧＤinがそれぞれ備えられ、アンプＡｍ
ｐＢとソース・ラインＳＬＢ間，アンプＡｍｐＣとソー
ス・ラインＳＬＣ間，アンプＡｍｐＤとソース・ライン
ＳＬＤ間に、スイッチ群ＳＷＧＢout ，ＳＷＧＣout ，
ＳＷＧＤout がそれぞれ備えられている。スイッチ群Ｓ
ＷＧＡin，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢout ，
ＳＷＧＣin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧＤout
は、４つの接続スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ
４をそれぞれ含む。
ドライバ１２を示す。ソース・ドライバ１２は出力アン
プ切替手段１０を含む。出力アンプ切替手段１０は、複
数の接続スイッチからなるスイッチ群を含む。スイッチ
群は、各出力アンプ８０の入力部及び出力部に備えられ
ている。図１１に示した４つの出力アンプＡｍｐＡ，Ａ
ｍｐＢ，ＡｍｐＣ，ＡｍｐＤ部分を例にして詳しく説明
すると、図２に示すように、配線ＤＡＬＡとアンプＡｍ
ｐＡ間にスイッチ群ＳＷＧＡinが備えられ、アンプＡｍ
ｐＡとソース・ラインＳＬＡ間にスイッチ群ＳＷＧＡou
t が備えられている。同様に、配線ＤＡＬＢとアンプＡ
ｍｐＢ間，配線ＤＡＬＣとアンプＡｍｐＣ間，配線ＤＡ
ＬＤとアンプＡｍｐＤ間に、スイッチ群ＳＷＧＢin，Ｓ
ＷＧＣin，ＳＷＧＤinがそれぞれ備えられ、アンプＡｍ
ｐＢとソース・ラインＳＬＢ間，アンプＡｍｐＣとソー
ス・ラインＳＬＣ間，アンプＡｍｐＤとソース・ライン
ＳＬＤ間に、スイッチ群ＳＷＧＢout ，ＳＷＧＣout ，
ＳＷＧＤout がそれぞれ備えられている。スイッチ群Ｓ
ＷＧＡin，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢout ，
ＳＷＧＣin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧＤout
は、４つの接続スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ
４をそれぞれ含む。
【００１２】スイッチ群ＳＷＧＡinの接続スイッチＳＷ
１は配線ＤＡＬＡとアンプＡｍｐＡ間を，ＳＷ２はＤＡ
ＬＡとＡｍｐＢ間を，ＳＷ３はＤＡＬＡとＡｍｐＣ間
を，ＳＷ４はＤＡＬＡとＡｍｐＤ間をそれぞれ接続又は
遮断する。ＳＷＧＡout のＳＷ１はＡｍｐＡとＳＬＡ間
を，ＳＷ２はＡｍｐＢとＳＬＡ間を，ＳＷ３はＡｍｐＣ
とＳＬＡ間を，ＳＷ４はＡｍｐＤとＳＬＡ間をそれぞれ
接続又は遮断する。
１は配線ＤＡＬＡとアンプＡｍｐＡ間を，ＳＷ２はＤＡ
ＬＡとＡｍｐＢ間を，ＳＷ３はＤＡＬＡとＡｍｐＣ間
を，ＳＷ４はＤＡＬＡとＡｍｐＤ間をそれぞれ接続又は
遮断する。ＳＷＧＡout のＳＷ１はＡｍｐＡとＳＬＡ間
を，ＳＷ２はＡｍｐＢとＳＬＡ間を，ＳＷ３はＡｍｐＣ
とＳＬＡ間を，ＳＷ４はＡｍｐＤとＳＬＡ間をそれぞれ
接続又は遮断する。
【００１３】スイッチ群ＳＷＧＢinの接続スイッチＳＷ
１は配線ＤＡＬＢとアンプＡｍｐＢ間を，ＳＷ２はＤＡ
ＬＢとＡｍｐＣ間を，ＳＷ３はＤＡＬＢとＡｍｐＤ間
を，ＳＷ４はＤＡＬＢとＡｍｐＡ間をそれぞれ接続又は
遮断する。ＳＷＧＢout のＳＷ１はＡｍｐＢとＳＬＢ間
を，ＳＷ２はＡｍｐＣとＳＬＢ間を，ＳＷ３はＡｍｐＤ
とＳＬＢ間を，ＳＷ４はＡｍｐＡとＳＬＢ間をそれぞれ
接続又は遮断する。
１は配線ＤＡＬＢとアンプＡｍｐＢ間を，ＳＷ２はＤＡ
ＬＢとＡｍｐＣ間を，ＳＷ３はＤＡＬＢとＡｍｐＤ間
を，ＳＷ４はＤＡＬＢとＡｍｐＡ間をそれぞれ接続又は
遮断する。ＳＷＧＢout のＳＷ１はＡｍｐＢとＳＬＢ間
を，ＳＷ２はＡｍｐＣとＳＬＢ間を，ＳＷ３はＡｍｐＤ
とＳＬＢ間を，ＳＷ４はＡｍｐＡとＳＬＢ間をそれぞれ
接続又は遮断する。
【００１４】スイッチ群ＳＷＧＣinの接続スイッチＳＷ
１は配線ＤＡＬＣとアンプＡｍｐＣ間を，ＳＷ２はＤＡ
ＬＣとＡｍｐＤ間を，ＳＷ３はＤＡＬＣとＡｍｐＡ間
を，ＳＷ４はＤＡＬＣとＡｍｐＢ間をそれぞれ接続又は
遮断する。ＳＷＧＣout のＳＷ１はＡｍｐＣとＳＬＣ間
を，ＳＷ２はＡｍｐＤとＳＬＣ間を，ＳＷ３はＡｍｐＡ
とＳＬＣ間を，ＳＷ４はＡｍｐＢとＳＬＣ間をそれぞれ
接続又は遮断する。
１は配線ＤＡＬＣとアンプＡｍｐＣ間を，ＳＷ２はＤＡ
ＬＣとＡｍｐＤ間を，ＳＷ３はＤＡＬＣとＡｍｐＡ間
を，ＳＷ４はＤＡＬＣとＡｍｐＢ間をそれぞれ接続又は
遮断する。ＳＷＧＣout のＳＷ１はＡｍｐＣとＳＬＣ間
を，ＳＷ２はＡｍｐＤとＳＬＣ間を，ＳＷ３はＡｍｐＡ
とＳＬＣ間を，ＳＷ４はＡｍｐＢとＳＬＣ間をそれぞれ
接続又は遮断する。
【００１５】スイッチ群ＳＷＧＤinの接続スイッチＳＷ
１は配線ＤＡＬＤとアンプＡｍｐＤ間を，ＳＷ２はＤＡ
ＬＤとＡｍｐＡ間を，ＳＷ３はＤＡＬＤとＡｍｐＢ間
を，ＳＷ４はＤＡＬＤとＡｍｐＣ間をそれぞれ接続又は
遮断する。ＳＷＧＤout のＳＷ１はＡｍｐＤとＳＬＤ間
を，ＳＷ２はＡｍｐＡとＳＬＤ間を，ＳＷ３はＡｍｐＢ
とＳＬＤ間を，ＳＷ４はＡｍｐＣとＳＬＤ間をそれぞれ
接続又は遮断する。
１は配線ＤＡＬＤとアンプＡｍｐＤ間を，ＳＷ２はＤＡ
ＬＤとＡｍｐＡ間を，ＳＷ３はＤＡＬＤとＡｍｐＢ間
を，ＳＷ４はＤＡＬＤとＡｍｐＣ間をそれぞれ接続又は
遮断する。ＳＷＧＤout のＳＷ１はＡｍｐＤとＳＬＤ間
を，ＳＷ２はＡｍｐＡとＳＬＤ間を，ＳＷ３はＡｍｐＢ
とＳＬＤ間を，ＳＷ４はＡｍｐＣとＳＬＤ間をそれぞれ
接続又は遮断する。
【００１６】接続スイッチＳＷ１，ＳＷ２，ＳＷ３，Ｓ
Ｗ４には、例えばＭＯＳ−ＦＥＴ（モス電界効果トラン
ジスタ）を用いることができる。スイッチ群ＳＷＧＡi
n，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢout ，ＳＷＧ
Ｃin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧＤout の接続
スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の接続／遮断
の制御は、制御線ＳＷ１ＣＬ，ＳＷ２ＣＬ，ＳＷ３Ｃ
Ｌ，ＳＷ４ＣＬによって行う。具体的には、制御線ＳＷ
１ＣＬは、スイッチ群ＳＷＧＡin，ＳＷＧＡout ，ＳＷ
ＧＢin，ＳＷＧＢout ，ＳＷＧＣin，ＳＷＧＣout ，Ｓ
ＷＧＤin，ＳＷＧＤout の各接続スイッチＳＷ１に接続
され、各ＳＷ１の接続／遮断の制御に用いる。同様に、
制御線ＳＷ２ＣＬ，ＳＷ３ＣＬ，ＳＷ４ＣＬは、スイッ
チ群ＳＷＧＡin，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢ
out ，ＳＷＧＣin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧ
Ｄout の各ＳＷ２，各ＳＷ３，各ＳＷ４にそれぞれ接続
され、各ＳＷ２，各ＳＷ３，各ＳＷ４の接続／遮断の制
御にそれぞれ用いる。図３にＡｍｐＡ部分を例として、
上述した各接続スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ
４と各制御線ＳＷ１ＣＬ，ＳＷ２ＣＬ，ＳＷ３ＣＬ，Ｓ
Ｗ４ＣＬとの接続を示す。
Ｗ４には、例えばＭＯＳ−ＦＥＴ（モス電界効果トラン
ジスタ）を用いることができる。スイッチ群ＳＷＧＡi
n，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢout ，ＳＷＧ
Ｃin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧＤout の接続
スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の接続／遮断
の制御は、制御線ＳＷ１ＣＬ，ＳＷ２ＣＬ，ＳＷ３Ｃ
Ｌ，ＳＷ４ＣＬによって行う。具体的には、制御線ＳＷ
１ＣＬは、スイッチ群ＳＷＧＡin，ＳＷＧＡout ，ＳＷ
ＧＢin，ＳＷＧＢout ，ＳＷＧＣin，ＳＷＧＣout ，Ｓ
ＷＧＤin，ＳＷＧＤout の各接続スイッチＳＷ１に接続
され、各ＳＷ１の接続／遮断の制御に用いる。同様に、
制御線ＳＷ２ＣＬ，ＳＷ３ＣＬ，ＳＷ４ＣＬは、スイッ
チ群ＳＷＧＡin，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢ
out ，ＳＷＧＣin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧ
Ｄout の各ＳＷ２，各ＳＷ３，各ＳＷ４にそれぞれ接続
され、各ＳＷ２，各ＳＷ３，各ＳＷ４の接続／遮断の制
御にそれぞれ用いる。図３にＡｍｐＡ部分を例として、
上述した各接続スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ
４と各制御線ＳＷ１ＣＬ，ＳＷ２ＣＬ，ＳＷ３ＣＬ，Ｓ
Ｗ４ＣＬとの接続を示す。
【００１７】制御線ＳＷ１ＣＬ，ＳＷ２ＣＬ，ＳＷ３Ｃ
Ｌ，ＳＷ４ＣＬから接続スイッチＳＷ１，ＳＷ２，ＳＷ
３，ＳＷ４にそれぞれ送られる信号は、図４（ａ）に示
すスイッチ制御部で生成する。スイッチ制御部は、分周
器２０とカウンタ（計数器）２２とデコーダ（復号器）
１４を含む。デコーダ１４は４つのＡＮＤ回路３２，３
４，３６，３８と２つのＮＯＴ回路２４，２６を含み、
ＡＮＤ回路３２の出力がＳＷ１ＣＬに，ＡＮＤ回路３４
の出力がＳＷ２ＣＬに，ＡＮＤ回路３６の出力がＳＷ３
ＣＬに，ＡＮＤ回路３８の出力がＳＷ４ＣＬにそれぞれ
接続されている。分周器２０にはＬＯＡＤ信号が入力さ
れ、ＬＯＡＤ信号がｎ回入力される度に信号ＳＷＣを出
力する（ｎは正の整数）。本実施形態では、分周器２０
は、液晶パネル７０の一画面分の走査が完了する度に、
信号ＳＷＣを出力する。信号ＳＷＣは２ビットのカウン
タ２２に入力される。
Ｌ，ＳＷ４ＣＬから接続スイッチＳＷ１，ＳＷ２，ＳＷ
３，ＳＷ４にそれぞれ送られる信号は、図４（ａ）に示
すスイッチ制御部で生成する。スイッチ制御部は、分周
器２０とカウンタ（計数器）２２とデコーダ（復号器）
１４を含む。デコーダ１４は４つのＡＮＤ回路３２，３
４，３６，３８と２つのＮＯＴ回路２４，２６を含み、
ＡＮＤ回路３２の出力がＳＷ１ＣＬに，ＡＮＤ回路３４
の出力がＳＷ２ＣＬに，ＡＮＤ回路３６の出力がＳＷ３
ＣＬに，ＡＮＤ回路３８の出力がＳＷ４ＣＬにそれぞれ
接続されている。分周器２０にはＬＯＡＤ信号が入力さ
れ、ＬＯＡＤ信号がｎ回入力される度に信号ＳＷＣを出
力する（ｎは正の整数）。本実施形態では、分周器２０
は、液晶パネル７０の一画面分の走査が完了する度に、
信号ＳＷＣを出力する。信号ＳＷＣは２ビットのカウン
タ２２に入力される。
【００１８】カウンタ２２は信号ＳＷＣの入力回数をカ
ウントする。ただし、カウント数が“１ １”の状態で
信号ＳＷＣが入力されると“０ ０”の状態に戻る。カ
ウンタ２２の下位ビット値は、ＡＮＤ回路３４，３８に
入力されると共に、ＮＯＴ回路２４で反転された後にＡ
ＮＤ回路３２，３６に入力される。カウンタ２２の上位
ビット値は、ＡＮＤ回路３６，３８に入力されると共
に、ＮＯＴ回路２６で反転された後にＡＮＤ回路３２，
３４に入力される。カウンタ２２の上位及び下位ビット
値に応じて制御線ＳＷ１ＣＬ，ＳＷ２ＣＬ，ＳＷ３Ｃ
Ｌ，ＳＷ４ＣＬに出力される信号を図４（ｂ）に示す。
カウンタ２２の計数値（“０ ０”，“０１”，“１
０”，“１ １”）に応じて、制御線ＳＷ１ＣＬ，ＳＷ
２ＣＬ，ＳＷ３ＣＬ，ＳＷ４ＣＬのいづれか１つだけが
活性化（“１”の状態）される。この活性化された制御
線（ＳＷ１ＣＬ or ＳＷ２ＣＬ or ＳＷ３ＣＬ or
ＳＷ４ＣＬ）に対応するスイッチ（ＳＷ１ or ＳＷ
２ or ＳＷ３ or ＳＷ４）のみが接続状態になる。
ウントする。ただし、カウント数が“１ １”の状態で
信号ＳＷＣが入力されると“０ ０”の状態に戻る。カ
ウンタ２２の下位ビット値は、ＡＮＤ回路３４，３８に
入力されると共に、ＮＯＴ回路２４で反転された後にＡ
ＮＤ回路３２，３６に入力される。カウンタ２２の上位
ビット値は、ＡＮＤ回路３６，３８に入力されると共
に、ＮＯＴ回路２６で反転された後にＡＮＤ回路３２，
３４に入力される。カウンタ２２の上位及び下位ビット
値に応じて制御線ＳＷ１ＣＬ，ＳＷ２ＣＬ，ＳＷ３Ｃ
Ｌ，ＳＷ４ＣＬに出力される信号を図４（ｂ）に示す。
カウンタ２２の計数値（“０ ０”，“０１”，“１
０”，“１ １”）に応じて、制御線ＳＷ１ＣＬ，ＳＷ
２ＣＬ，ＳＷ３ＣＬ，ＳＷ４ＣＬのいづれか１つだけが
活性化（“１”の状態）される。この活性化された制御
線（ＳＷ１ＣＬ or ＳＷ２ＣＬ or ＳＷ３ＣＬ or
ＳＷ４ＣＬ）に対応するスイッチ（ＳＷ１ or ＳＷ
２ or ＳＷ３ or ＳＷ４）のみが接続状態になる。
【００１９】次に、このような液晶パネル用ソース・ド
ライバ及びソース・ドライバ出力バラツキの平準化方法
を用いた画像表示について、その作用を説明する。
ライバ及びソース・ドライバ出力バラツキの平準化方法
を用いた画像表示について、その作用を説明する。
【００２０】カウンタ２２の初期値が“０ ０”であっ
た場合、最初の一画面分の走査時には、図４（ｂ）に示
すように制御線ＳＷ１ＣＬのみが活性化される。ＳＷ１
ＣＬのみが活性化されているので、各スイッチ群ＳＷＧ
Ａin，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢout ，ＳＷ
ＧＣin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧＤout の接
続スイッチＳＷ１のみが接続状態になる。これにより、
図５に示すように、配線ＤＡＬＡとソース・ラインＳＬ
Ａ間には出力アンプＡｍｐＡが接続され、ＤＡＬＢとＳ
ＬＢ間にはＡｍｐＢが，ＤＡＬＣとＳＬＣ間にはＡｍｐ
Ｃが，ＤＡＬＤとＳＬＤ間にはＡｍｐＤがそれぞれ接続
される。この状態で各液晶セルを駆動していく。
た場合、最初の一画面分の走査時には、図４（ｂ）に示
すように制御線ＳＷ１ＣＬのみが活性化される。ＳＷ１
ＣＬのみが活性化されているので、各スイッチ群ＳＷＧ
Ａin，ＳＷＧＡout ，ＳＷＧＢin，ＳＷＧＢout ，ＳＷ
ＧＣin，ＳＷＧＣout ，ＳＷＧＤin，ＳＷＧＤout の接
続スイッチＳＷ１のみが接続状態になる。これにより、
図５に示すように、配線ＤＡＬＡとソース・ラインＳＬ
Ａ間には出力アンプＡｍｐＡが接続され、ＤＡＬＢとＳ
ＬＢ間にはＡｍｐＢが，ＤＡＬＣとＳＬＣ間にはＡｍｐ
Ｃが，ＤＡＬＤとＳＬＤ間にはＡｍｐＤがそれぞれ接続
される。この状態で各液晶セルを駆動していく。
【００２１】一画面分の走査が終了すると、分周器２０
が信号ＳＷＣをカウンタ２２に送るので、カウンタ２２
の値が“０ １”に増加する。カウンタ２２の値が“０
１”になると、図４（ｂ）に示すように制御線ＳＷ２
ＣＬのみが活性化される。ＳＷ２ＣＬのみが活性化され
ているので、各スイッチ群ＳＷＧＡin，ＳＷＧＡout，
ＳＷＧＢin，ＳＷＧＢout ，ＳＷＧＣin，ＳＷＧＣout
，ＳＷＧＤin，ＳＷＧＤout の接続スイッチＳＷ２の
みが接続状態になる。これにより、次の一画面の走査時
には、図６に示すように、配線ＤＡＬＡとソース・ライ
ンＳＬＡ間には出力アンプＡｍｐＢが接続され、ＤＡＬ
ＢとＳＬＢ間にはＡｍｐＣが，ＤＡＬＣとＳＬＣ間には
ＡｍｐＤが，ＤＡＬＤとＳＬＤ間にはＡｍｐＡがそれぞ
れ接続される。
が信号ＳＷＣをカウンタ２２に送るので、カウンタ２２
の値が“０ １”に増加する。カウンタ２２の値が“０
１”になると、図４（ｂ）に示すように制御線ＳＷ２
ＣＬのみが活性化される。ＳＷ２ＣＬのみが活性化され
ているので、各スイッチ群ＳＷＧＡin，ＳＷＧＡout，
ＳＷＧＢin，ＳＷＧＢout ，ＳＷＧＣin，ＳＷＧＣout
，ＳＷＧＤin，ＳＷＧＤout の接続スイッチＳＷ２の
みが接続状態になる。これにより、次の一画面の走査時
には、図６に示すように、配線ＤＡＬＡとソース・ライ
ンＳＬＡ間には出力アンプＡｍｐＢが接続され、ＤＡＬ
ＢとＳＬＢ間にはＡｍｐＣが，ＤＡＬＣとＳＬＣ間には
ＡｍｐＤが，ＤＡＬＤとＳＬＤ間にはＡｍｐＡがそれぞ
れ接続される。
【００２２】以下同様に、一画面分の走査が終了する度
に信号ＳＷＣがカウンタ２２に入力され、カウンタ２２
の値の変化に応じて制御線ＳＷ１Ｃｌ，ＳＷ２ＣＬ，Ｓ
Ｗ３ＣＬ，ＳＷ４ＣＬのいずれか一つが活性化される。
そのため、各スイッチ群ＳＷＧＡin，ＳＷＧＡout ，Ｓ
ＷＧＢin，ＳＷＧＢout ，ＳＷＧＣin，ＳＷＧＣout，
ＳＷＧＤin，ＳＷＧＤout に対して、接続スイッチＳＷ
１，ＳＷ２，ＳＷ３，ＳＷ４のいずれか一つだけが接続
状態になる。これにより、配線ＤＡＬＡとソース・ライ
ンＳＬＡ間，ＤＡＬＢとＳＬＢ間，ＤＡＬＣとＳＬＣ
間，ＤＡＬＤとＳＬＤ間に接続される出力アンプが、図
７に示すように、所定時間毎に、典型的には周期的に
（ほぼ同じ所定時間毎に）切り替わる。
に信号ＳＷＣがカウンタ２２に入力され、カウンタ２２
の値の変化に応じて制御線ＳＷ１Ｃｌ，ＳＷ２ＣＬ，Ｓ
Ｗ３ＣＬ，ＳＷ４ＣＬのいずれか一つが活性化される。
そのため、各スイッチ群ＳＷＧＡin，ＳＷＧＡout ，Ｓ
ＷＧＢin，ＳＷＧＢout ，ＳＷＧＣin，ＳＷＧＣout，
ＳＷＧＤin，ＳＷＧＤout に対して、接続スイッチＳＷ
１，ＳＷ２，ＳＷ３，ＳＷ４のいずれか一つだけが接続
状態になる。これにより、配線ＤＡＬＡとソース・ライ
ンＳＬＡ間，ＤＡＬＢとＳＬＢ間，ＤＡＬＣとＳＬＣ
間，ＤＡＬＤとＳＬＤ間に接続される出力アンプが、図
７に示すように、所定時間毎に、典型的には周期的に
（ほぼ同じ所定時間毎に）切り替わる。
【００２３】このように出力アンプを周期的に切り替え
ることにより、各出力アンプＡｍｐＡ，ＡｍｐＢ，Ａｍ
ｐＣ，ＡｍｐＤのオフセットやゲイン特性等の違いによ
る出力電圧のバラツキを平準化することができる。例え
ば、各出力アンプＡｍｐＡ，ＡｍｐＢ，ＡｍｐＣ，Ａｍ
ｐＤに同一レベルの入力を与えても、図８（ａ）に示す
ような出力電圧のバラツキが生じる場合でも、本発明で
は、配線ＤＡＬＡ，ＤＡＬＢ，ＤＡＬＣ，ＤＡＬＤとソ
ース・ラインＳＬＡ，ＳＬＢ，ＳＬＣ，ＳＬＤの間にそ
れぞれ接続される出力アンプ（ＡｍｐＡ，ＡｍｐＢ，Ａ
ｍｐＣ，ＡｍｐＤ）を周期的に切り替えているので、図
８（ｂ）に示すように、各ソース・ラインＳＬＡ，ＳＬ
Ｂ，ＳＬＣ，ＳＬＤの出力電圧は、各出力アンプＡｍｐ
Ａ，ＡｍｐＢ，ＡｍｐＣ，ＡｍｐＤの出力電圧（図８
（ａ））を平準化したものとなる。
ることにより、各出力アンプＡｍｐＡ，ＡｍｐＢ，Ａｍ
ｐＣ，ＡｍｐＤのオフセットやゲイン特性等の違いによ
る出力電圧のバラツキを平準化することができる。例え
ば、各出力アンプＡｍｐＡ，ＡｍｐＢ，ＡｍｐＣ，Ａｍ
ｐＤに同一レベルの入力を与えても、図８（ａ）に示す
ような出力電圧のバラツキが生じる場合でも、本発明で
は、配線ＤＡＬＡ，ＤＡＬＢ，ＤＡＬＣ，ＤＡＬＤとソ
ース・ラインＳＬＡ，ＳＬＢ，ＳＬＣ，ＳＬＤの間にそ
れぞれ接続される出力アンプ（ＡｍｐＡ，ＡｍｐＢ，Ａ
ｍｐＣ，ＡｍｐＤ）を周期的に切り替えているので、図
８（ｂ）に示すように、各ソース・ラインＳＬＡ，ＳＬ
Ｂ，ＳＬＣ，ＳＬＤの出力電圧は、各出力アンプＡｍｐ
Ａ，ＡｍｐＢ，ＡｍｐＣ，ＡｍｐＤの出力電圧（図８
（ａ））を平準化したものとなる。
【００２４】ソース・ドライバ１２の他の出力アンプ８
０も上述した４つの出力アンプＡｍｐＡ，ＡｍｐＢ，Ａ
ｍｐＣ，ＡｍｐＤ部分と同様にそれぞれ切り替えている
ので、同一の入力を与えた際にソース・ドライバ１２の
各出力アンプの出力電圧に図９（ａ）のようなバラツキ
が生じた場合でも、ソース・ライン７４へ供給される出
力電圧は図９（ｂ）のようにそれぞれ平準化される。
０も上述した４つの出力アンプＡｍｐＡ，ＡｍｐＢ，Ａ
ｍｐＣ，ＡｍｐＤ部分と同様にそれぞれ切り替えている
ので、同一の入力を与えた際にソース・ドライバ１２の
各出力アンプの出力電圧に図９（ａ）のようなバラツキ
が生じた場合でも、ソース・ライン７４へ供給される出
力電圧は図９（ｂ）のようにそれぞれ平準化される。
【００２５】本発明の液晶パネル用ソース・ドライバ及
びソース・ドライバ出力バラツキの平準化方法は、Ｄ／
Ａコンバータ８２と出力アンプ８０間および出力アンプ
８０とソース・ライン７４間にそれぞれ接続スイッチを
追加すると共に、ＬＯＡＤ信号に基づいて接続スイッチ
を制御するスイッチ制御部をソース・ドライバ７２に追
加している。従来から用いられているＬＯＡＤ信号に基
づいて接続スイッチの制御を行うので、ソース・ドライ
バ１２外部からの入力に変更を加える必要は無い。
びソース・ドライバ出力バラツキの平準化方法は、Ｄ／
Ａコンバータ８２と出力アンプ８０間および出力アンプ
８０とソース・ライン７４間にそれぞれ接続スイッチを
追加すると共に、ＬＯＡＤ信号に基づいて接続スイッチ
を制御するスイッチ制御部をソース・ドライバ７２に追
加している。従来から用いられているＬＯＡＤ信号に基
づいて接続スイッチの制御を行うので、ソース・ドライ
バ１２外部からの入力に変更を加える必要は無い。
【００２６】本発明の実施の形態のソース・ドライバ７
２では、回路全体の面積の略６０％をＤ／Ａコンバータ
８２が占め、略３０％をバッファ８４，８５が占め、略
５％を出力アンプ８０が占めている。出力アンプ８０部
分はソース・ドライバ全体の略５％の回路面積しか占有
していないので、出力アンプ８０に接続スイッチ１０を
追加することによる回路面積の増加は、ソース・ドライ
バ全体の回路面積にそれほど影響を与えない。
２では、回路全体の面積の略６０％をＤ／Ａコンバータ
８２が占め、略３０％をバッファ８４，８５が占め、略
５％を出力アンプ８０が占めている。出力アンプ８０部
分はソース・ドライバ全体の略５％の回路面積しか占有
していないので、出力アンプ８０に接続スイッチ１０を
追加することによる回路面積の増加は、ソース・ドライ
バ全体の回路面積にそれほど影響を与えない。
【００２７】以上、本発明の一実施例について説明した
が、本発明はその他の態様でも実施し得るものである。
例えば、４つの出力アンプを一組にした場合を例にして
説明したが、２つの出力アンプを一組にする等、任意数
の出力アンプを一組として、その中で出力アンプを切り
替えることができる。液晶パネルに限定はされず、液晶
プロジェクタ表示装置にも用いることができる。
が、本発明はその他の態様でも実施し得るものである。
例えば、４つの出力アンプを一組にした場合を例にして
説明したが、２つの出力アンプを一組にする等、任意数
の出力アンプを一組として、その中で出力アンプを切り
替えることができる。液晶パネルに限定はされず、液晶
プロジェクタ表示装置にも用いることができる。
【００２８】以上、本発明は特定の実施例について説明
されたが、本発明はこれらに限定されるものではない。
その他、本発明はその趣旨を逸脱しない範囲で当業者の
知識に基づき種々なる改良，修正，変形を加えた態様で
実施できるものである。
されたが、本発明はこれらに限定されるものではない。
その他、本発明はその趣旨を逸脱しない範囲で当業者の
知識に基づき種々なる改良，修正，変形を加えた態様で
実施できるものである。
【００２９】
【発明の効果】本発明の液晶パネル用ソース・ドライバ
及びソース・ドライバ出力バラツキの平準化方法は、ソ
ース・ドライバの出力アンプの個体差による誤差を平準
化した出力をソース・ラインへ供給し、表示画面上の縦
スジのノイズを減少させることができる。
及びソース・ドライバ出力バラツキの平準化方法は、ソ
ース・ドライバの出力アンプの個体差による誤差を平準
化した出力をソース・ラインへ供給し、表示画面上の縦
スジのノイズを減少させることができる。
【図１】本発明の液晶パネル用ソース・ドライバの一例
を示すブロック図である。
を示すブロック図である。
【図２】図１に示すソース・ドライバに含まれる隣接す
る４つの出力アンプ部分を示すブロック図である。
る４つの出力アンプ部分を示すブロック図である。
【図３】図２に示す４つの出力アンプの内の１つの出力
アンプ部分（ＡｍｐＡ）を示すブロック図である
アンプ部分（ＡｍｐＡ）を示すブロック図である
【図４】同図（ａ）は図２及び図３に示す制御線（ＳＷ
１ＣＬ，ＳＷ２ＣＬ，ＳＷ３ＣＬ，ＳＷ４ＣＬ）への信
号生成部分を示すブロック図であり、同図（ｂ）は生成
される信号を示す図である。
１ＣＬ，ＳＷ２ＣＬ，ＳＷ３ＣＬ，ＳＷ４ＣＬ）への信
号生成部分を示すブロック図であり、同図（ｂ）は生成
される信号を示す図である。
【図５】カウンタが“０ ０”の場合の図２に示す出力
アンプの接続状態を示す図である。
アンプの接続状態を示す図である。
【図６】カウンタが“０ １”の場合の図２に示す出力
アンプの接続状態を示す図である。
アンプの接続状態を示す図である。
【図７】図２に示す各出力アンプの接続状態を示す図で
ある。
ある。
【図８】同図（ａ）は図２に示す各出力アンプの出力電
圧レベルを示す図であり、同図（ｂ）は図２に示す各ソ
ース・ラインに出力される電圧レベルを示す図である。
圧レベルを示す図であり、同図（ｂ）は図２に示す各ソ
ース・ラインに出力される電圧レベルを示す図である。
【図９】同図（ａ）は図１に示す各出力アンプの出力電
圧レベルを示す図であり、同図（ｂ）は図１に示す各ソ
ース・ラインに出力される電圧レベルを示す図である。
圧レベルを示す図であり、同図（ｂ）は図１に示す各ソ
ース・ラインに出力される電圧レベルを示す図である。
【図１０】従来の液晶パネル用ソース・ドライバの一例
を示すブロック図である。
を示すブロック図である。
【図１１】図１０に示すソース・ドライバに含まれる隣
接する４つの出力アンプ部分を示すブロック図である。
接する４つの出力アンプ部分を示すブロック図である。
１０：出力アンプ切替手段 １２：ソース・ドライバ １４：デコーダ（復号器） ２０：分周器 ２２：カウンタ（計数器） ２４，２６：ＮＯＴ回路 ３２，３４，３６，３８：ＡＮＤ回路 ７０：液晶パネル ７２：ソース・ドライバ（従来） ７４：ソース・ライン ７６：ゲート・ドライバ ７８：ゲート・ライン ８０：出力アンプ ８２：Ｄ／Ａコンバータ（デジタル／アナログ変換器） ８４，８５：バッファ ８６：シフト・レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 新一郎 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 2H093 NA16 NA43 NA53 NC13 NC24 NC27 NC34 NC62 ND60 NE07 5C006 AC02 AC21 AF43 AF46 AF82 BB16 BC03 BC06 BC13 BC23 BF03 BF22 BF23 BF25 BF26 BF34 BF49 FA26 FA31 5C080 AA10 BB05 DD05 DD30 FF09 JJ02 JJ05 KK02 KK43
Claims (11)
- 【請求項１】 デジタル画像信号をアナログ信号に変換
するデジタル／アナログ変換器と、変換されたアナログ
信号を増幅して液晶パネルのソース・ラインへ供給する
出力アンプとを含んだソース・ドライバであって、 ソース・ラインに供給されるアナログ信号を増幅する出
力アンプを所定時間毎に他の出力アンプと切り替える出
力アンプ切替手段を含む液晶パネル用ソース・ドライ
バ。 - 【請求項２】 前記出力アンプ切替手段が、 出力アンプの切り替えを所定時間毎に指示する切替指示
手段と、 切替指示手段の切り替え指示に従って、デジタル／アナ
ログ変換器とソース・ラインの間に接続される出力アン
プを、他のデジタル／アナログ変換器とソース・ライン
の間に接続されている出力アンプと切り替える切替スイ
ッチとを含む請求項１の液晶パネル用ソース・ドライ
バ。 - 【請求項３】 前記切替スイッチが、 ｎ個（ｎは２以上の整数）ずつグループ分けされた出力
アンプ、ソース・ライン及びデジタル／アナログ変換器
に対し、デジタル／アナログ変換器とソース・ラインの
間に接続される出力アンプを前記ｎ個の出力アンプの中
から選択する、デジタル／アナログ変換器とｎ個の出力
アンプの間およびｎ個の出力アンプとソース・ラインの
間にそれぞれ備えられたｎ個の接続スイッチを含む請求
項２の液晶パネル用ソース・ドライバ。 - 【請求項４】 前記切替指示手段が、 所定時間毎に予め定められたコード信号を順に出力する
手段と、 このコード信号に基づいて、前記ｎ個の各接続スイッチ
の接続／遮断を指示する手段とを含む請求項３の液晶パ
ネル用ソース・ドライバ。 - 【請求項５】 前記定められたコード信号を順に出力す
る手段が、液晶パネル表示画面の走査回数を計数する計
数器を含み、 前記ｎ個の各接続スイッチの接続／遮断を指示する手段
が、前記計数器の計数値に基づいて、前記ｎ個の接続ス
イッチの接続／遮断を指示する信号を生成する復号器を
含む請求項４の液晶パネル用ソース・ドライバ。 - 【請求項６】 前記接続スイッチがモス電界効果トラン
ジスタを含む請求項３乃至請求項５のいずれかの液晶パ
ネル用ソース・ドライバ。 - 【請求項７】 デジタル画像信号をデジタル／アナログ
変換器でアナログ信号に変換するデジタル／アナログ変
換ステップと、変換されたアナログ信号を出力アンプで
増幅して液晶パネルのソース・ラインへ供給する増幅ス
テップとを含んだソース・ドライバ出力において、 ソース・ラインに供給されるアナログ信号を増幅する出
力アンプを所定時間毎に他の出力アンプと切り替えて、
各出力アンプの出力バラツキを平準化させる出力アンプ
切替ステップを含む液晶パネル用ソース・ドライバ出力
バラツキの平準化方法。 - 【請求項８】 前記出力アンプ切替ステップが、 出力アンプの切り替えを所定時間毎に指示する切替指示
ステップと、 切替指示ステップの切り替え指示に従って、デジタル／
アナログ変換器とソース・ラインの間に接続される出力
アンプを、他のデジタル／アナログ変換器とソース・ラ
インの間に接続されている出力アンプと切り替える接続
切替ステップとを含む請求項７の液晶パネル用ソース・
ドライバ出力バラツキの平準化方法。 - 【請求項９】 前記接続切替ステップが、 ｎ個（ｎは２以上の整数）ずつグループ分けされた出力
アンプ、ソース・ライン及びデジタル／アナログ変換器
に対し、デジタル／アナログ変換器とｎ個の出力アンプ
の間およびｎ個の出力アンプとソース・ラインの間にそ
れぞれ備えられたｎ個の接続スイッチで、デジタル／ア
ナログ変換器とソース・ラインの間に接続される出力ア
ンプを前記ｎ個の出力アンプの中から選択するステップ
を含む請求項８の液晶パネル用ソース・ドライバ出力バ
ラツキの平準化方法。 - 【請求項１０】 前記切替指示ステップが、 所定時間毎に予め定められたコード信号を順に出力する
ステップと、 このコード信号に基づいて、前記ｎ個の各接続スイッチ
の接続／遮断を指示するステップとを含む請求項９の液
晶パネル用ソース・ドライバ出力バラツキの平準化方
法。 - 【請求項１１】 前記定められたコード信号を順に出力
するステップが、液晶パネル表示画面の走査回数を計数
する計数ステップを含み、 前記ｎ個の各接続スイッチの接続／遮断を指示するステ
ップが、前記計数ステップで計数された計数値に基づい
て、前記ｎ個の接続スイッチの接続／遮断を指示する信
号を生成するステップを含む請求項１０の液晶パネル用
ソース・ドライバ出力バラツキの平準化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005290A JP2001195042A (ja) | 2000-01-05 | 2000-01-05 | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
| US09/639,988 US6559836B1 (en) | 2000-01-05 | 2000-08-16 | Source driver for liquid crystal panel and method for leveling out output variations thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005290A JP2001195042A (ja) | 2000-01-05 | 2000-01-05 | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001195042A true JP2001195042A (ja) | 2001-07-19 |
Family
ID=18533972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000005290A Pending JP2001195042A (ja) | 2000-01-05 | 2000-01-05 | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6559836B1 (ja) |
| JP (1) | JP2001195042A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004118183A (ja) * | 2002-09-02 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
| JP2005301007A (ja) * | 2004-04-14 | 2005-10-27 | Toppoly Optoelectronics Corp | データドライバーと駆動方法 |
| JP2006047963A (ja) * | 2004-08-03 | 2006-02-16 | Au Optronics Corp | 液晶表示器及びその駆動方法 |
| JP2007072478A (ja) * | 2006-10-27 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
| KR101012604B1 (ko) * | 2002-09-02 | 2011-02-10 | 샤프 가부시키가이샤 | 액정 표시 장치 및 액정 표시 장치 구동 방법 |
| JP2011090320A (ja) * | 2010-11-26 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| JP2013257575A (ja) * | 2013-07-19 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777885B2 (en) * | 2001-10-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
| KR100578911B1 (ko) * | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치 |
| KR100589381B1 (ko) * | 2003-11-27 | 2006-06-14 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| KR100578913B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| KR100578914B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 |
| US7184098B2 (en) * | 2004-02-19 | 2007-02-27 | Spatialight, Inc. | Cyclic data signal averaging system and method for use in video display systems |
| KR100600350B1 (ko) * | 2004-05-15 | 2006-07-14 | 삼성에스디아이 주식회사 | 역다중화 및 이를 구비한 유기 전계발광 표시 장치 |
| KR100622217B1 (ko) * | 2004-05-25 | 2006-09-08 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 역다중화부 |
| US20070035482A1 (en) * | 2005-08-11 | 2007-02-15 | Yu-Wen Chiou | Driving circuits and methods for driving display cells |
| JP2007133351A (ja) * | 2005-10-12 | 2007-05-31 | Canon Inc | 表示装置、アクティブマトリクス装置およびそれらの駆動方法 |
| JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
| KR102439795B1 (ko) * | 2015-07-31 | 2022-09-06 | 삼성디스플레이 주식회사 | 데이터 드라이버 및 이를 포함하는 표시 장치 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271574A (ja) * | 1986-05-20 | 1987-11-25 | Sanyo Electric Co Ltd | 画像表示装置の駆動回路 |
| JPH08256059A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 信号変換装置 |
| JPH09152850A (ja) * | 1995-11-28 | 1997-06-10 | Victor Co Of Japan Ltd | 画像表示装置 |
| JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
| JPH09281930A (ja) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | 液晶表示装置 |
| JPH10145706A (ja) * | 1996-11-08 | 1998-05-29 | Seiko Epson Corp | クランプ・ガンマ補正回路並びにそれを用いた画像表示装置及び電子機器 |
| JP2000137207A (ja) * | 1998-11-04 | 2000-05-16 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
| JP2001056664A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | Ｌｃｄパネル駆動回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2551245B1 (fr) * | 1983-08-25 | 1987-06-19 | Sfena | Procede et dispositif pour l'affichage de symboles a l'aide d'une matrice a cristaux liquides |
| FR2597648B1 (fr) * | 1986-04-22 | 1992-09-11 | Thomson Csf | Circuit d'echantillonnage et maintien de signal a faible residu d'echantillonnage et utilisation de ce circuit au double echantillonnage correle de signaux |
| US6014122A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Liquid crystal driving circuit for driving a liquid crystal display panel |
| KR100204909B1 (ko) * | 1997-02-28 | 1999-06-15 | 구본준 | 엘씨디 소스 드라이버 |
| US6081112A (en) * | 1998-08-17 | 2000-06-27 | Stmicroelectronics, Inc. | Method and circuit for determining the velocity of a data detector mechanism of a mass storage device, or the like, using a BEMF voltage in the associated voice coil |
| US6208094B1 (en) * | 1999-03-17 | 2001-03-27 | National Semiconductor Corp. | Multiplexed video interface system |
-
2000
- 2000-01-05 JP JP2000005290A patent/JP2001195042A/ja active Pending
- 2000-08-16 US US09/639,988 patent/US6559836B1/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271574A (ja) * | 1986-05-20 | 1987-11-25 | Sanyo Electric Co Ltd | 画像表示装置の駆動回路 |
| JPH08256059A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 信号変換装置 |
| JPH09152850A (ja) * | 1995-11-28 | 1997-06-10 | Victor Co Of Japan Ltd | 画像表示装置 |
| JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
| JPH09281930A (ja) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | 液晶表示装置 |
| JPH10145706A (ja) * | 1996-11-08 | 1998-05-29 | Seiko Epson Corp | クランプ・ガンマ補正回路並びにそれを用いた画像表示装置及び電子機器 |
| JP2000137207A (ja) * | 1998-11-04 | 2000-05-16 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
| JP2001056664A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | Ｌｃｄパネル駆動回路 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| US8373694B2 (en) | 2002-03-06 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| JP2004118183A (ja) * | 2002-09-02 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
| KR101012604B1 (ko) * | 2002-09-02 | 2011-02-10 | 샤프 가부시키가이샤 | 액정 표시 장치 및 액정 표시 장치 구동 방법 |
| JP4637467B2 (ja) * | 2002-09-02 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の駆動方法 |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| US9626913B2 (en) | 2003-01-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| JP2005301007A (ja) * | 2004-04-14 | 2005-10-27 | Toppoly Optoelectronics Corp | データドライバーと駆動方法 |
| JP2006047963A (ja) * | 2004-08-03 | 2006-02-16 | Au Optronics Corp | 液晶表示器及びその駆動方法 |
| US8674920B2 (en) | 2004-08-03 | 2014-03-18 | Au Optronics Corp. | Liquid crystal display and method for driving the same |
| JP2007072478A (ja) * | 2006-10-27 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
| JP4658016B2 (ja) * | 2006-10-27 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011090320A (ja) * | 2010-11-26 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013257575A (ja) * | 2013-07-19 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6559836B1 (en) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001195042A (ja) | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 | |
| JP2994169B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US7151520B2 (en) | Liquid crystal driver circuits | |
| US7605806B2 (en) | Data driving system and method for eliminating offset | |
| KR100229380B1 (ko) | 디지탈방식의 액정표시판넬 구동회로 | |
| KR100630654B1 (ko) | 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법 | |
| WO2009125617A1 (ja) | 表示装置の駆動回路および表示装置 | |
| JP2003280596A (ja) | 表示駆動装置およびそれを用いた表示装置 | |
| US20100265274A1 (en) | Offset compensation gamma buffer and gray scale voltage generation circuit using the same | |
| GB2366439A (en) | Driving arrangements for active matrix LCDs | |
| KR20190001563A (ko) | 디스플레이 장치, 소스 구동 회로 및 그 제어 방법 | |
| KR20160034686A (ko) | 출력 버퍼, 이를 포함하는 소스 드라이버 및 디스플레이 장치 | |
| JP2002258813A (ja) | 液晶駆動装置 | |
| JPS63161495A (ja) | 液晶駆動装置 | |
| CN115938305A (zh) | 显示驱动装置、显示驱动方法及显示装置 | |
| JP2003208143A (ja) | 表示装置を駆動するための駆動装置 | |
| JP4532773B2 (ja) | 電子回路、及び該電子回路を備えた液晶装置 | |
| JP4999301B2 (ja) | 自発光型表示装置 | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JP2003308044A (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP2008102345A (ja) | 半導体集積回路装置 | |
| KR100688505B1 (ko) | 면적이 감소된 ｌｃｄ용 소스 구동 집적 회로 및 그 구동방법 | |
| JPH11352933A (ja) | 液晶表示装置 | |
| CN112150973B (zh) | 用于驱动显示面板的设备和方法 | |
| JP2002006810A (ja) | 表示駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060306 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |