JP2001195042A - 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 - Google Patents
液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法Info
- Publication number
- JP2001195042A JP2001195042A JP2000005290A JP2000005290A JP2001195042A JP 2001195042 A JP2001195042 A JP 2001195042A JP 2000005290 A JP2000005290 A JP 2000005290A JP 2000005290 A JP2000005290 A JP 2000005290A JP 2001195042 A JP2001195042 A JP 2001195042A
- Authority
- JP
- Japan
- Prior art keywords
- output
- liquid crystal
- output amplifier
- crystal panel
- source driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
いによって生じる出力電圧レベルのバラツキを平準化
し、表示画面上の縦スジのノイズを減少させる。 【解決手段】 デジタル/アナログ変換器82でアナロ
グ信号に変換されたデジタル画像信号を増幅して液晶パ
ネル70のソース・ライン74へ供給する出力アンプ8
0を、所定時間毎に他の出力アンプと切り替える出力ア
ンプ切替手段10を備えて液晶パネル用ソース・ドライ
バ12を構成した。
Description
ス・ラインへ信号を供給するソース・ドライバ及びソー
ス・ドライバ出力バラツキの平準化方法に関する。
び液晶パネル70との接続例を簡単に示す。液晶パネル
70には、液晶セルが格子状に配置されている。液晶セ
ルは、液晶及び表示する色に応じた電圧を液晶に加える
トランジスタとを含む。図中横一列に並んだ各液晶セル
のトランジスタのゲート端子は図中横方向に相当する1
本のゲート・ライン78にそれぞれ接続され、図中縦一
列に並んだ各液晶セルのトランジスタのソース端子は図
中縦方向に相当する1本のソース・ライン74にそれぞ
れ接続されている。ゲート・ライン78には、各ゲート
・ライン78に順に信号を供給するゲート・ドライバ7
6が接続される。ソース・ライン74には、各ソース・
ラインに信号を供給するソース・ドライバ72が接続さ
れる。ゲート・ドライバ76からゲート・ライン78に
信号が供給されると、信号が供給されたゲート・ライン
に接続された横一列分のトランジスタ(液晶セル)が選
択される。この状態でソース・ドライバ72から各ソー
ス・ライン74に信号が供給されると、このゲート・ド
ライバ76で選択された横一列分の各トランジスタ(液
晶セル)が、この供給された信号に応じた電圧でそれぞ
れ駆動される。
明すると、ソース・ドライバ72は、シフト・レジスタ
86とバッファA84とバッファB85とD/Aコンバ
ータ(デジタル/アナログ変換器)82と出力アンプ8
0とを含む。バッファA84とバッファB85とD/A
コンバータ82と出力アンプ80は、各ソース・ライン
74に備えられている。バッファA84には、液晶パネ
ル70に表示する画像の横一列分の各画素の階調データ
がそれぞれ格納される。各バッファA84への階調デー
タの格納はシフト・レジスタ86を用い、CLOCK信
号に従って順に行う。バッファA84に格納された階調
データは、LOAD信号によってバッファB85に送ら
れる。D/Aコンバータ82は、バッファB85の階調
データ(デジタル信号)をアナログ信号に変換する。出
力アンプ80は、D/Aコンバータ82のアナログ出力
を増幅してソース・ライン74に出力する。
イバ72の隣り合う4つの出力アンプ部分の一例を図1
1に示す。4つの出力アンプAmpA,AmpB,Am
pC,AmpDには、配線DALA,DALB,DAL
C,DALDを介してD/Aコンバータ82のアナログ
出力がそれぞれ入力される。4つの出力アンプAmp
A,AmpB,AmpC,AmpDは、D/Aコンバー
タ82の出力を増幅して、ソース・ラインSLA,SL
B,SLC,SLDにそれぞれ出力する。
ータ82に送られる階調データが全て同一レベルであっ
た場合、D/A変換後のアナログ電圧も全て同一レベル
になるので、全てのソース・ライン74に同一レベルの
電圧が供給されると考えられる。しかし、各出力アンプ
80のオフセット電圧特性やゲイン特性等の違いによ
り、各出力アンプ80からソース・ライン74に供給さ
れる電圧レベルにバラツキが生じる。そのため、全ての
画素の階調データが同一レベルであっても、ソース・ラ
イン74ごとに異なる電圧が供給される。このようにソ
ース・ラインごとに異なる電圧が供給されると、液晶パ
ネル70における表示を通じてこの電圧差によって生じ
た階調差が人間の目には縦スジのノイズに見える場合が
ある。
して、各出力アンプの特性のバラツキが少ないソース・
ドライバを選別する方法が考えられる。出力アンプの特
性のバラツキが少なければ、全ての階調データが同一レ
ベルであった場合、全てのソース・ライン74に略均一
な電圧を供給することができる。しかし、各出力アンプ
の特性のバラツキが少ないソース・ドライバを選別する
ために、歩留まりが低下すると共にコストも増加してし
まう。
ス・ドライバの各出力アンプの特性の違いによる出力電
圧レベルのバラツキを平準化し、表示画面に現れる縦ス
ジのノイズを減少させることにある。
ース・ドライバは、液晶パネルのソース・ラインに供給
されるアナログ信号を増幅する出力アンプを所定時間毎
に他の出力アンプと切り替える出力アンプ切替手段を含
む。このようなソース・ドライバは、ソース・ラインに
供給される信号を増幅する出力アンプを所定時間毎に切
り替えることで、各出力アンプの個体差により生じる出
力バラツキを平準化することができる。
力バラツキの平準化方法は、液晶パネルのソース・ライ
ンに供給されるアナログ信号を増幅する出力アンプを所
定時間毎に他の出力アンプと切り替える出力アンプ切替
ステップを含む。
ソース・ドライバ及びソース・ドライバ出力バラツキの
平準化方法の実施の形態について、図面に基づいて詳し
く説明する。本実施形態では、隣り合う4つの出力アン
プを一組とし、この4つの出力アンプをそれぞれ切り替
える。
ドライバ12を示す。ソース・ドライバ12は出力アン
プ切替手段10を含む。出力アンプ切替手段10は、複
数の接続スイッチからなるスイッチ群を含む。スイッチ
群は、各出力アンプ80の入力部及び出力部に備えられ
ている。図11に示した4つの出力アンプAmpA,A
mpB,AmpC,AmpD部分を例にして詳しく説明
すると、図2に示すように、配線DALAとアンプAm
pA間にスイッチ群SWGAinが備えられ、アンプAm
pAとソース・ラインSLA間にスイッチ群SWGAou
t が備えられている。同様に、配線DALBとアンプA
mpB間,配線DALCとアンプAmpC間,配線DA
LDとアンプAmpD間に、スイッチ群SWGBin,S
WGCin,SWGDinがそれぞれ備えられ、アンプAm
pBとソース・ラインSLB間,アンプAmpCとソー
ス・ラインSLC間,アンプAmpDとソース・ライン
SLD間に、スイッチ群SWGBout ,SWGCout ,
SWGDout がそれぞれ備えられている。スイッチ群S
WGAin,SWGAout ,SWGBin,SWGBout ,
SWGCin,SWGCout ,SWGDin,SWGDout
は、4つの接続スイッチSW1,SW2,SW3,SW
4をそれぞれ含む。
1は配線DALAとアンプAmpA間を,SW2はDA
LAとAmpB間を,SW3はDALAとAmpC間
を,SW4はDALAとAmpD間をそれぞれ接続又は
遮断する。SWGAout のSW1はAmpAとSLA間
を,SW2はAmpBとSLA間を,SW3はAmpC
とSLA間を,SW4はAmpDとSLA間をそれぞれ
接続又は遮断する。
1は配線DALBとアンプAmpB間を,SW2はDA
LBとAmpC間を,SW3はDALBとAmpD間
を,SW4はDALBとAmpA間をそれぞれ接続又は
遮断する。SWGBout のSW1はAmpBとSLB間
を,SW2はAmpCとSLB間を,SW3はAmpD
とSLB間を,SW4はAmpAとSLB間をそれぞれ
接続又は遮断する。
1は配線DALCとアンプAmpC間を,SW2はDA
LCとAmpD間を,SW3はDALCとAmpA間
を,SW4はDALCとAmpB間をそれぞれ接続又は
遮断する。SWGCout のSW1はAmpCとSLC間
を,SW2はAmpDとSLC間を,SW3はAmpA
とSLC間を,SW4はAmpBとSLC間をそれぞれ
接続又は遮断する。
1は配線DALDとアンプAmpD間を,SW2はDA
LDとAmpA間を,SW3はDALDとAmpB間
を,SW4はDALDとAmpC間をそれぞれ接続又は
遮断する。SWGDout のSW1はAmpDとSLD間
を,SW2はAmpAとSLD間を,SW3はAmpB
とSLD間を,SW4はAmpCとSLD間をそれぞれ
接続又は遮断する。
W4には、例えばMOS−FET(モス電界効果トラン
ジスタ)を用いることができる。スイッチ群SWGAi
n,SWGAout ,SWGBin,SWGBout ,SWG
Cin,SWGCout ,SWGDin,SWGDout の接続
スイッチSW1,SW2,SW3,SW4の接続/遮断
の制御は、制御線SW1CL,SW2CL,SW3C
L,SW4CLによって行う。具体的には、制御線SW
1CLは、スイッチ群SWGAin,SWGAout ,SW
GBin,SWGBout ,SWGCin,SWGCout ,S
WGDin,SWGDout の各接続スイッチSW1に接続
され、各SW1の接続/遮断の制御に用いる。同様に、
制御線SW2CL,SW3CL,SW4CLは、スイッ
チ群SWGAin,SWGAout ,SWGBin,SWGB
out ,SWGCin,SWGCout ,SWGDin,SWG
Dout の各SW2,各SW3,各SW4にそれぞれ接続
され、各SW2,各SW3,各SW4の接続/遮断の制
御にそれぞれ用いる。図3にAmpA部分を例として、
上述した各接続スイッチSW1,SW2,SW3,SW
4と各制御線SW1CL,SW2CL,SW3CL,S
W4CLとの接続を示す。
L,SW4CLから接続スイッチSW1,SW2,SW
3,SW4にそれぞれ送られる信号は、図4(a)に示
すスイッチ制御部で生成する。スイッチ制御部は、分周
器20とカウンタ(計数器)22とデコーダ(復号器)
14を含む。デコーダ14は4つのAND回路32,3
4,36,38と2つのNOT回路24,26を含み、
AND回路32の出力がSW1CLに,AND回路34
の出力がSW2CLに,AND回路36の出力がSW3
CLに,AND回路38の出力がSW4CLにそれぞれ
接続されている。分周器20にはLOAD信号が入力さ
れ、LOAD信号がn回入力される度に信号SWCを出
力する(nは正の整数)。本実施形態では、分周器20
は、液晶パネル70の一画面分の走査が完了する度に、
信号SWCを出力する。信号SWCは2ビットのカウン
タ22に入力される。
ウントする。ただし、カウント数が“1 1”の状態で
信号SWCが入力されると“0 0”の状態に戻る。カ
ウンタ22の下位ビット値は、AND回路34,38に
入力されると共に、NOT回路24で反転された後にA
ND回路32,36に入力される。カウンタ22の上位
ビット値は、AND回路36,38に入力されると共
に、NOT回路26で反転された後にAND回路32,
34に入力される。カウンタ22の上位及び下位ビット
値に応じて制御線SW1CL,SW2CL,SW3C
L,SW4CLに出力される信号を図4(b)に示す。
カウンタ22の計数値(“0 0”,“01”,“1
0”,“1 1”)に応じて、制御線SW1CL,SW
2CL,SW3CL,SW4CLのいづれか1つだけが
活性化(“1”の状態)される。この活性化された制御
線(SW1CL or SW2CL or SW3CL or
SW4CL)に対応するスイッチ(SW1 or SW
2 or SW3 or SW4)のみが接続状態になる。
ライバ及びソース・ドライバ出力バラツキの平準化方法
を用いた画像表示について、その作用を説明する。
た場合、最初の一画面分の走査時には、図4(b)に示
すように制御線SW1CLのみが活性化される。SW1
CLのみが活性化されているので、各スイッチ群SWG
Ain,SWGAout ,SWGBin,SWGBout ,SW
GCin,SWGCout ,SWGDin,SWGDout の接
続スイッチSW1のみが接続状態になる。これにより、
図5に示すように、配線DALAとソース・ラインSL
A間には出力アンプAmpAが接続され、DALBとS
LB間にはAmpBが,DALCとSLC間にはAmp
Cが,DALDとSLD間にはAmpDがそれぞれ接続
される。この状態で各液晶セルを駆動していく。
が信号SWCをカウンタ22に送るので、カウンタ22
の値が“0 1”に増加する。カウンタ22の値が“0
1”になると、図4(b)に示すように制御線SW2
CLのみが活性化される。SW2CLのみが活性化され
ているので、各スイッチ群SWGAin,SWGAout,
SWGBin,SWGBout ,SWGCin,SWGCout
,SWGDin,SWGDout の接続スイッチSW2の
みが接続状態になる。これにより、次の一画面の走査時
には、図6に示すように、配線DALAとソース・ライ
ンSLA間には出力アンプAmpBが接続され、DAL
BとSLB間にはAmpCが,DALCとSLC間には
AmpDが,DALDとSLD間にはAmpAがそれぞ
れ接続される。
に信号SWCがカウンタ22に入力され、カウンタ22
の値の変化に応じて制御線SW1Cl,SW2CL,S
W3CL,SW4CLのいずれか一つが活性化される。
そのため、各スイッチ群SWGAin,SWGAout ,S
WGBin,SWGBout ,SWGCin,SWGCout,
SWGDin,SWGDout に対して、接続スイッチSW
1,SW2,SW3,SW4のいずれか一つだけが接続
状態になる。これにより、配線DALAとソース・ライ
ンSLA間,DALBとSLB間,DALCとSLC
間,DALDとSLD間に接続される出力アンプが、図
7に示すように、所定時間毎に、典型的には周期的に
(ほぼ同じ所定時間毎に)切り替わる。
ることにより、各出力アンプAmpA,AmpB,Am
pC,AmpDのオフセットやゲイン特性等の違いによ
る出力電圧のバラツキを平準化することができる。例え
ば、各出力アンプAmpA,AmpB,AmpC,Am
pDに同一レベルの入力を与えても、図8(a)に示す
ような出力電圧のバラツキが生じる場合でも、本発明で
は、配線DALA,DALB,DALC,DALDとソ
ース・ラインSLA,SLB,SLC,SLDの間にそ
れぞれ接続される出力アンプ(AmpA,AmpB,A
mpC,AmpD)を周期的に切り替えているので、図
8(b)に示すように、各ソース・ラインSLA,SL
B,SLC,SLDの出力電圧は、各出力アンプAmp
A,AmpB,AmpC,AmpDの出力電圧(図8
(a))を平準化したものとなる。
0も上述した4つの出力アンプAmpA,AmpB,A
mpC,AmpD部分と同様にそれぞれ切り替えている
ので、同一の入力を与えた際にソース・ドライバ12の
各出力アンプの出力電圧に図9(a)のようなバラツキ
が生じた場合でも、ソース・ライン74へ供給される出
力電圧は図9(b)のようにそれぞれ平準化される。
びソース・ドライバ出力バラツキの平準化方法は、D/
Aコンバータ82と出力アンプ80間および出力アンプ
80とソース・ライン74間にそれぞれ接続スイッチを
追加すると共に、LOAD信号に基づいて接続スイッチ
を制御するスイッチ制御部をソース・ドライバ72に追
加している。従来から用いられているLOAD信号に基
づいて接続スイッチの制御を行うので、ソース・ドライ
バ12外部からの入力に変更を加える必要は無い。
2では、回路全体の面積の略60%をD/Aコンバータ
82が占め、略30%をバッファ84,85が占め、略
5%を出力アンプ80が占めている。出力アンプ80部
分はソース・ドライバ全体の略5%の回路面積しか占有
していないので、出力アンプ80に接続スイッチ10を
追加することによる回路面積の増加は、ソース・ドライ
バ全体の回路面積にそれほど影響を与えない。
が、本発明はその他の態様でも実施し得るものである。
例えば、4つの出力アンプを一組にした場合を例にして
説明したが、2つの出力アンプを一組にする等、任意数
の出力アンプを一組として、その中で出力アンプを切り
替えることができる。液晶パネルに限定はされず、液晶
プロジェクタ表示装置にも用いることができる。
されたが、本発明はこれらに限定されるものではない。
その他、本発明はその趣旨を逸脱しない範囲で当業者の
知識に基づき種々なる改良,修正,変形を加えた態様で
実施できるものである。
及びソース・ドライバ出力バラツキの平準化方法は、ソ
ース・ドライバの出力アンプの個体差による誤差を平準
化した出力をソース・ラインへ供給し、表示画面上の縦
スジのノイズを減少させることができる。
を示すブロック図である。
る4つの出力アンプ部分を示すブロック図である。
アンプ部分(AmpA)を示すブロック図である
1CL,SW2CL,SW3CL,SW4CL)への信
号生成部分を示すブロック図であり、同図(b)は生成
される信号を示す図である。
アンプの接続状態を示す図である。
アンプの接続状態を示す図である。
ある。
圧レベルを示す図であり、同図(b)は図2に示す各ソ
ース・ラインに出力される電圧レベルを示す図である。
圧レベルを示す図であり、同図(b)は図1に示す各ソ
ース・ラインに出力される電圧レベルを示す図である。
を示すブロック図である。
接する4つの出力アンプ部分を示すブロック図である。
Claims (11)
- 【請求項1】 デジタル画像信号をアナログ信号に変換
するデジタル/アナログ変換器と、変換されたアナログ
信号を増幅して液晶パネルのソース・ラインへ供給する
出力アンプとを含んだソース・ドライバであって、 ソース・ラインに供給されるアナログ信号を増幅する出
力アンプを所定時間毎に他の出力アンプと切り替える出
力アンプ切替手段を含む液晶パネル用ソース・ドライ
バ。 - 【請求項2】 前記出力アンプ切替手段が、 出力アンプの切り替えを所定時間毎に指示する切替指示
手段と、 切替指示手段の切り替え指示に従って、デジタル/アナ
ログ変換器とソース・ラインの間に接続される出力アン
プを、他のデジタル/アナログ変換器とソース・ライン
の間に接続されている出力アンプと切り替える切替スイ
ッチとを含む請求項1の液晶パネル用ソース・ドライ
バ。 - 【請求項3】 前記切替スイッチが、 n個(nは2以上の整数)ずつグループ分けされた出力
アンプ、ソース・ライン及びデジタル/アナログ変換器
に対し、デジタル/アナログ変換器とソース・ラインの
間に接続される出力アンプを前記n個の出力アンプの中
から選択する、デジタル/アナログ変換器とn個の出力
アンプの間およびn個の出力アンプとソース・ラインの
間にそれぞれ備えられたn個の接続スイッチを含む請求
項2の液晶パネル用ソース・ドライバ。 - 【請求項4】 前記切替指示手段が、 所定時間毎に予め定められたコード信号を順に出力する
手段と、 このコード信号に基づいて、前記n個の各接続スイッチ
の接続/遮断を指示する手段とを含む請求項3の液晶パ
ネル用ソース・ドライバ。 - 【請求項5】 前記定められたコード信号を順に出力す
る手段が、液晶パネル表示画面の走査回数を計数する計
数器を含み、 前記n個の各接続スイッチの接続/遮断を指示する手段
が、前記計数器の計数値に基づいて、前記n個の接続ス
イッチの接続/遮断を指示する信号を生成する復号器を
含む請求項4の液晶パネル用ソース・ドライバ。 - 【請求項6】 前記接続スイッチがモス電界効果トラン
ジスタを含む請求項3乃至請求項5のいずれかの液晶パ
ネル用ソース・ドライバ。 - 【請求項7】 デジタル画像信号をデジタル/アナログ
変換器でアナログ信号に変換するデジタル/アナログ変
換ステップと、変換されたアナログ信号を出力アンプで
増幅して液晶パネルのソース・ラインへ供給する増幅ス
テップとを含んだソース・ドライバ出力において、 ソース・ラインに供給されるアナログ信号を増幅する出
力アンプを所定時間毎に他の出力アンプと切り替えて、
各出力アンプの出力バラツキを平準化させる出力アンプ
切替ステップを含む液晶パネル用ソース・ドライバ出力
バラツキの平準化方法。 - 【請求項8】 前記出力アンプ切替ステップが、 出力アンプの切り替えを所定時間毎に指示する切替指示
ステップと、 切替指示ステップの切り替え指示に従って、デジタル/
アナログ変換器とソース・ラインの間に接続される出力
アンプを、他のデジタル/アナログ変換器とソース・ラ
インの間に接続されている出力アンプと切り替える接続
切替ステップとを含む請求項7の液晶パネル用ソース・
ドライバ出力バラツキの平準化方法。 - 【請求項9】 前記接続切替ステップが、 n個(nは2以上の整数)ずつグループ分けされた出力
アンプ、ソース・ライン及びデジタル/アナログ変換器
に対し、デジタル/アナログ変換器とn個の出力アンプ
の間およびn個の出力アンプとソース・ラインの間にそ
れぞれ備えられたn個の接続スイッチで、デジタル/ア
ナログ変換器とソース・ラインの間に接続される出力ア
ンプを前記n個の出力アンプの中から選択するステップ
を含む請求項8の液晶パネル用ソース・ドライバ出力バ
ラツキの平準化方法。 - 【請求項10】 前記切替指示ステップが、 所定時間毎に予め定められたコード信号を順に出力する
ステップと、 このコード信号に基づいて、前記n個の各接続スイッチ
の接続/遮断を指示するステップとを含む請求項9の液
晶パネル用ソース・ドライバ出力バラツキの平準化方
法。 - 【請求項11】 前記定められたコード信号を順に出力
するステップが、液晶パネル表示画面の走査回数を計数
する計数ステップを含み、 前記n個の各接続スイッチの接続/遮断を指示するステ
ップが、前記計数ステップで計数された計数値に基づい
て、前記n個の接続スイッチの接続/遮断を指示する信
号を生成するステップを含む請求項10の液晶パネル用
ソース・ドライバ出力バラツキの平準化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000005290A JP2001195042A (ja) | 2000-01-05 | 2000-01-05 | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
US09/639,988 US6559836B1 (en) | 2000-01-05 | 2000-08-16 | Source driver for liquid crystal panel and method for leveling out output variations thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000005290A JP2001195042A (ja) | 2000-01-05 | 2000-01-05 | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001195042A true JP2001195042A (ja) | 2001-07-19 |
Family
ID=18533972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000005290A Pending JP2001195042A (ja) | 2000-01-05 | 2000-01-05 | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6559836B1 (ja) |
JP (1) | JP2001195042A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118183A (ja) * | 2002-09-02 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
JP2005301007A (ja) * | 2004-04-14 | 2005-10-27 | Toppoly Optoelectronics Corp | データドライバーと駆動方法 |
JP2006047963A (ja) * | 2004-08-03 | 2006-02-16 | Au Optronics Corp | 液晶表示器及びその駆動方法 |
JP2007072478A (ja) * | 2006-10-27 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
KR101012604B1 (ko) * | 2002-09-02 | 2011-02-10 | 샤프 가부시키가이샤 | 액정 표시 장치 및 액정 표시 장치 구동 방법 |
JP2011090320A (ja) * | 2010-11-26 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
JP2013257575A (ja) * | 2013-07-19 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6777885B2 (en) * | 2001-10-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
KR100578911B1 (ko) * | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치 |
KR100589381B1 (ko) * | 2003-11-27 | 2006-06-14 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
KR100578913B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
KR100578914B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 |
US7184098B2 (en) * | 2004-02-19 | 2007-02-27 | Spatialight, Inc. | Cyclic data signal averaging system and method for use in video display systems |
KR100600350B1 (ko) * | 2004-05-15 | 2006-07-14 | 삼성에스디아이 주식회사 | 역다중화 및 이를 구비한 유기 전계발광 표시 장치 |
KR100622217B1 (ko) * | 2004-05-25 | 2006-09-08 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 역다중화부 |
US20070035482A1 (en) * | 2005-08-11 | 2007-02-15 | Yu-Wen Chiou | Driving circuits and methods for driving display cells |
JP2007133351A (ja) * | 2005-10-12 | 2007-05-31 | Canon Inc | 表示装置、アクティブマトリクス装置およびそれらの駆動方法 |
JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
KR102439795B1 (ko) * | 2015-07-31 | 2022-09-06 | 삼성디스플레이 주식회사 | 데이터 드라이버 및 이를 포함하는 표시 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62271574A (ja) * | 1986-05-20 | 1987-11-25 | Sanyo Electric Co Ltd | 画像表示装置の駆動回路 |
JPH08256059A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 信号変換装置 |
JPH09152850A (ja) * | 1995-11-28 | 1997-06-10 | Victor Co Of Japan Ltd | 画像表示装置 |
JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
JPH09281930A (ja) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | 液晶表示装置 |
JPH10145706A (ja) * | 1996-11-08 | 1998-05-29 | Seiko Epson Corp | クランプ・ガンマ補正回路並びにそれを用いた画像表示装置及び電子機器 |
JP2000137207A (ja) * | 1998-11-04 | 2000-05-16 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
JP2001056664A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | Lcdパネル駆動回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2551245B1 (fr) * | 1983-08-25 | 1987-06-19 | Sfena | Procede et dispositif pour l'affichage de symboles a l'aide d'une matrice a cristaux liquides |
FR2597648B1 (fr) * | 1986-04-22 | 1992-09-11 | Thomson Csf | Circuit d'echantillonnage et maintien de signal a faible residu d'echantillonnage et utilisation de ce circuit au double echantillonnage correle de signaux |
US6014122A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Liquid crystal driving circuit for driving a liquid crystal display panel |
KR100204909B1 (ko) * | 1997-02-28 | 1999-06-15 | 구본준 | 엘씨디 소스 드라이버 |
US6081112A (en) * | 1998-08-17 | 2000-06-27 | Stmicroelectronics, Inc. | Method and circuit for determining the velocity of a data detector mechanism of a mass storage device, or the like, using a BEMF voltage in the associated voice coil |
US6208094B1 (en) * | 1999-03-17 | 2001-03-27 | National Semiconductor Corp. | Multiplexed video interface system |
-
2000
- 2000-01-05 JP JP2000005290A patent/JP2001195042A/ja active Pending
- 2000-08-16 US US09/639,988 patent/US6559836B1/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62271574A (ja) * | 1986-05-20 | 1987-11-25 | Sanyo Electric Co Ltd | 画像表示装置の駆動回路 |
JPH08256059A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 信号変換装置 |
JPH09152850A (ja) * | 1995-11-28 | 1997-06-10 | Victor Co Of Japan Ltd | 画像表示装置 |
JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
JPH09281930A (ja) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | 液晶表示装置 |
JPH10145706A (ja) * | 1996-11-08 | 1998-05-29 | Seiko Epson Corp | クランプ・ガンマ補正回路並びにそれを用いた画像表示装置及び電子機器 |
JP2000137207A (ja) * | 1998-11-04 | 2000-05-16 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
JP2001056664A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | Lcdパネル駆動回路 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
US8373694B2 (en) | 2002-03-06 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
JP2004118183A (ja) * | 2002-09-02 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
KR101012604B1 (ko) * | 2002-09-02 | 2011-02-10 | 샤프 가부시키가이샤 | 액정 표시 장치 및 액정 표시 장치 구동 방법 |
JP4637467B2 (ja) * | 2002-09-02 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の駆動方法 |
US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
US9626913B2 (en) | 2003-01-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
JP2005301007A (ja) * | 2004-04-14 | 2005-10-27 | Toppoly Optoelectronics Corp | データドライバーと駆動方法 |
JP2006047963A (ja) * | 2004-08-03 | 2006-02-16 | Au Optronics Corp | 液晶表示器及びその駆動方法 |
US8674920B2 (en) | 2004-08-03 | 2014-03-18 | Au Optronics Corp. | Liquid crystal display and method for driving the same |
JP2007072478A (ja) * | 2006-10-27 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
JP4658016B2 (ja) * | 2006-10-27 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2011090320A (ja) * | 2010-11-26 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013257575A (ja) * | 2013-07-19 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6559836B1 (en) | 2003-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001195042A (ja) | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 | |
JP2994169B2 (ja) | アクティブマトリックス型液晶表示装置 | |
US7151520B2 (en) | Liquid crystal driver circuits | |
US7605806B2 (en) | Data driving system and method for eliminating offset | |
KR100229380B1 (ko) | 디지탈방식의 액정표시판넬 구동회로 | |
KR100630654B1 (ko) | 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법 | |
WO2009125617A1 (ja) | 表示装置の駆動回路および表示装置 | |
JP2003280596A (ja) | 表示駆動装置およびそれを用いた表示装置 | |
US20100265274A1 (en) | Offset compensation gamma buffer and gray scale voltage generation circuit using the same | |
GB2366439A (en) | Driving arrangements for active matrix LCDs | |
KR20190001563A (ko) | 디스플레이 장치, 소스 구동 회로 및 그 제어 방법 | |
KR20160034686A (ko) | 출력 버퍼, 이를 포함하는 소스 드라이버 및 디스플레이 장치 | |
JP2002258813A (ja) | 液晶駆動装置 | |
JPS63161495A (ja) | 液晶駆動装置 | |
CN115938305A (zh) | 显示驱动装置、显示驱动方法及显示装置 | |
JP2003208143A (ja) | 表示装置を駆動するための駆動装置 | |
JP4532773B2 (ja) | 電子回路、及び該電子回路を備えた液晶装置 | |
JP4999301B2 (ja) | 自発光型表示装置 | |
JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2003308044A (ja) | 有機el駆動回路および有機el表示装置 | |
JP2008102345A (ja) | 半導体集積回路装置 | |
KR100688505B1 (ko) | 면적이 감소된 lcd용 소스 구동 집적 회로 및 그 구동방법 | |
JPH11352933A (ja) | 液晶表示装置 | |
CN112150973B (zh) | 用于驱动显示面板的设备和方法 | |
JP2002006810A (ja) | 表示駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060306 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |