JPH09152850A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH09152850A JPH09152850A JP33257395A JP33257395A JPH09152850A JP H09152850 A JPH09152850 A JP H09152850A JP 33257395 A JP33257395 A JP 33257395A JP 33257395 A JP33257395 A JP 33257395A JP H09152850 A JPH09152850 A JP H09152850A
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- signals
- display device
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 多相化された画像信号が経由する回路素子を
順に切り換えることにより画質の向上を図ることができ
る画像表示装置を提供する。 【解決手段】 画像信号Ｓを多相化し、多相化された複
数の画像信号をそれぞれ異なる回路素子ＡＭＰ１〜ＡＭ
Ｐ４を通過させた後に画素エリア３に対して順次印加す
ることにより画像の表示を行なう画素表示装置におい
て、前記複数の画像信号が経由する前記それぞれの回路
素子を、任意のサイクルで切り換えるための切換手段１
４を設けるように構成する。これにより画像信号が経由
する回路素子が順次切り換わるので、回路素子間の特性
の相異を平滑化して画質を向上させる。
順に切り換えることにより画質の向上を図ることができ
る画像表示装置を提供する。 【解決手段】 画像信号Ｓを多相化し、多相化された複
数の画像信号をそれぞれ異なる回路素子ＡＭＰ１〜ＡＭ
Ｐ４を通過させた後に画素エリア３に対して順次印加す
ることにより画像の表示を行なう画素表示装置におい
て、前記複数の画像信号が経由する前記それぞれの回路
素子を、任意のサイクルで切り換えるための切換手段１
４を設けるように構成する。これにより画像信号が経由
する回路素子が順次切り換わるので、回路素子間の特性
の相異を平滑化して画質を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばアクティブ
マトリクス型の液晶表示パネルを用いたプロジェクトや
テレビジョン等の画像表示装置に関する。
マトリクス型の液晶表示パネルを用いたプロジェクトや
テレビジョン等の画像表示装置に関する。
【０００２】
【従来の技術】一般に、小型で且つ消費電力が非常に少
ない等の理由から、ＣＲＴに代わる表示装置として液晶
を用いた画像表示装置が注目され、多用されている。こ
の液晶を用いた画像表示装置にあっては、例えば行方向
及び列方向に液晶の画素エレメントを整然とマトリクス
状に多数配列し、このマトリクスに、水平方向に所定の
サンプルクロックでサンプリングして映像信号を順に印
加しつつ同時に垂直方向に所定の周期で走査させて行毎
の画素エレメントをアクティブにすることにより、画像
を表示するようになっている。
ない等の理由から、ＣＲＴに代わる表示装置として液晶
を用いた画像表示装置が注目され、多用されている。こ
の液晶を用いた画像表示装置にあっては、例えば行方向
及び列方向に液晶の画素エレメントを整然とマトリクス
状に多数配列し、このマトリクスに、水平方向に所定の
サンプルクロックでサンプリングして映像信号を順に印
加しつつ同時に垂直方向に所定の周期で走査させて行毎
の画素エレメントをアクティブにすることにより、画像
を表示するようになっている。
【０００３】このような従来の画像表示装置について説
明すると、図６は４相の画像信号ＳＩ１、ＳＩ２、ＳＩ
３、ＳＩ４を表示する一般的なアクティブマトリクス型
の液晶パネル画像表示装置を示すブロック構成図であ
り、この画像表示装置１は、画素エレメント２が縦方向
及び横方向にマトリクス状に配列された画素エリア３
と、この各画素エレメント２を列（縦）方向に電気的に
接続する各信号電極４に上記４相の画素信号を選択的に
順次送り込む信号電極駆動手段５と、上記各画素エレメ
ント２を行（横）方向に電気的に接続する各走査電極６
を列方向に順次走査するための走査電極駆動手段７とを
有している。信号電極駆動手段５には、水平クロックＣ
H を入力する水平シフトレジスタ８と、この水平シフト
レジスタ８の出力によりオンオフ動作して各信号電極４
への画像信号の導通、非導通を制御するアナログスイッ
チ群９を有している。
明すると、図６は４相の画像信号ＳＩ１、ＳＩ２、ＳＩ
３、ＳＩ４を表示する一般的なアクティブマトリクス型
の液晶パネル画像表示装置を示すブロック構成図であ
り、この画像表示装置１は、画素エレメント２が縦方向
及び横方向にマトリクス状に配列された画素エリア３
と、この各画素エレメント２を列（縦）方向に電気的に
接続する各信号電極４に上記４相の画素信号を選択的に
順次送り込む信号電極駆動手段５と、上記各画素エレメ
ント２を行（横）方向に電気的に接続する各走査電極６
を列方向に順次走査するための走査電極駆動手段７とを
有している。信号電極駆動手段５には、水平クロックＣ
H を入力する水平シフトレジスタ８と、この水平シフト
レジスタ８の出力によりオンオフ動作して各信号電極４
への画像信号の導通、非導通を制御するアナログスイッ
チ群９を有している。
【０００４】また、走査電極駆動手段７も、図示されな
いが垂直クロックＣV を入力する垂直シフトレジスタを
有している。そして、４相の画像信号ＳＩ１、ＳＩ２、
ＳＩ３、ＳＩ４を各信号電極４にサイクリックに印加す
ると同時に走査電極駆動手段７により画素エレメント２
を列方向に順に走査することにより画素エリア３に画像
が表示されることになる。図７は、上記信号電極駆動手
段５に画像信号を供給するための手段を示し、オリジナ
ルのアナログ画像信号Ｓは、タイミング発生回路１１よ
り出力されるクロックＣＬＫ１のタイミングでＡ／Ｄ変
換器１０にてデジタル信号ａに変換される。このデジタ
ル信号ａは図８（ａ）に示される。変換器１０から出力
されたデジタル信号ａは４相化回路１２にてクロックＣ
ＬＫ２のタイミングでサンプリングされて４相の画像信
号が得られる。４相の画像信号は、図８（ｂ），図８
（ｃ），図８（ｄ），図８（ｅ）にそれぞれ示される。
いが垂直クロックＣV を入力する垂直シフトレジスタを
有している。そして、４相の画像信号ＳＩ１、ＳＩ２、
ＳＩ３、ＳＩ４を各信号電極４にサイクリックに印加す
ると同時に走査電極駆動手段７により画素エレメント２
を列方向に順に走査することにより画素エリア３に画像
が表示されることになる。図７は、上記信号電極駆動手
段５に画像信号を供給するための手段を示し、オリジナ
ルのアナログ画像信号Ｓは、タイミング発生回路１１よ
り出力されるクロックＣＬＫ１のタイミングでＡ／Ｄ変
換器１０にてデジタル信号ａに変換される。このデジタ
ル信号ａは図８（ａ）に示される。変換器１０から出力
されたデジタル信号ａは４相化回路１２にてクロックＣ
ＬＫ２のタイミングでサンプリングされて４相の画像信
号が得られる。４相の画像信号は、図８（ｂ），図８
（ｃ），図８（ｄ），図８（ｅ）にそれぞれ示される。
【０００５】４相の各画像信号は、それぞれ個別のＤ／
Ａ（デジタルアナログ）変換器１３ｅ，１３ｄ，１３
ｃ，１３ｂにてクロックＣＬＫ３に同期してアナログ化
されて、その後、個別の増幅器ＡＭＰ１，ＡＭＰ２，Ａ
ＭＰ３，ＡＭＰ４を通って、上記したアナログの４相の
画像信号ＳＩ１、ＳＩ２、ＳＩ３、ＳＩ４が得られる。
すなわち、４相化回路１２においては、デジタル画像信
号ａは、４データおきにサンプリングされて１／４の周
波数の信号ｅ，ｄ，ｃ，ｂに変換され、その後、Ｄ／Ａ
変換された後に、液晶パネルの表示に適した処理（ゲイ
ン、セットアップ、反転信号生成等）を増幅器ＡＭＰ１
〜ＡＭＰ４で行い、各画像信号ＳＩ１〜ＳＩ４を形成し
ている。
Ａ（デジタルアナログ）変換器１３ｅ，１３ｄ，１３
ｃ，１３ｂにてクロックＣＬＫ３に同期してアナログ化
されて、その後、個別の増幅器ＡＭＰ１，ＡＭＰ２，Ａ
ＭＰ３，ＡＭＰ４を通って、上記したアナログの４相の
画像信号ＳＩ１、ＳＩ２、ＳＩ３、ＳＩ４が得られる。
すなわち、４相化回路１２においては、デジタル画像信
号ａは、４データおきにサンプリングされて１／４の周
波数の信号ｅ，ｄ，ｃ，ｂに変換され、その後、Ｄ／Ａ
変換された後に、液晶パネルの表示に適した処理（ゲイ
ン、セットアップ、反転信号生成等）を増幅器ＡＭＰ１
〜ＡＭＰ４で行い、各画像信号ＳＩ１〜ＳＩ４を形成し
ている。
【０００６】
【発明が解決しようとする課題】ところで、図７におい
て、４相化された各画像信号が通過するＤ／Ａ変換器１
３ｂ〜１３ｅや増幅器ＡＭＰ１〜ＡＭＰ４のそれぞれの
特性、例えばリニアリティー、ゲイン、セットアップ量
等が、完全に同一であれば何ら問題は生じないが、製造
時の僅かな誤差等により上記各特性を完全に揃えるのは
非常に困難であり、現実的には、上記特性がＤ／Ａ変換
器間や増幅器間などの回路素子間で僅かに異なることは
避けることができない。そのため、このように特性に僅
かな相異が生じていると、画素エリア３に表示された画
像には列方向に縦線が発生し、画質を低下させてしまう
場合があった。本発明は、以上のような問題点に着目
し、これを有効に解決すべく創案されたものであり、そ
の目的は、多相化された画像信号が経由する回路素子を
順に切り換えることにより画質の向上を図るようにした
画像表示装置を提供することにある。
て、４相化された各画像信号が通過するＤ／Ａ変換器１
３ｂ〜１３ｅや増幅器ＡＭＰ１〜ＡＭＰ４のそれぞれの
特性、例えばリニアリティー、ゲイン、セットアップ量
等が、完全に同一であれば何ら問題は生じないが、製造
時の僅かな誤差等により上記各特性を完全に揃えるのは
非常に困難であり、現実的には、上記特性がＤ／Ａ変換
器間や増幅器間などの回路素子間で僅かに異なることは
避けることができない。そのため、このように特性に僅
かな相異が生じていると、画素エリア３に表示された画
像には列方向に縦線が発生し、画質を低下させてしまう
場合があった。本発明は、以上のような問題点に着目
し、これを有効に解決すべく創案されたものであり、そ
の目的は、多相化された画像信号が経由する回路素子を
順に切り換えることにより画質の向上を図るようにした
画像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、上記問題点を
解決するために、画像信号を多相化し、多相化された複
数の画像信号をそれぞれ異なる回路素子を通過させた後
に画素エリアに対して順次印加することにより画像の表
示を行なう画素表示装置において、前記複数の画像信号
が経由する前記それぞれの回路素子を、任意のサイクル
で切り換えるための切換手段を設けるように構成したも
のである。
解決するために、画像信号を多相化し、多相化された複
数の画像信号をそれぞれ異なる回路素子を通過させた後
に画素エリアに対して順次印加することにより画像の表
示を行なう画素表示装置において、前記複数の画像信号
が経由する前記それぞれの回路素子を、任意のサイクル
で切り換えるための切換手段を設けるように構成したも
のである。
【０００８】本発明は、以上のように構成したので、多
相化された複数の画像信号は、切換手段により異なる回
路素子間を順に切り換えられて通過することになる。そ
のために、各回路素子間の僅かな特性の相異が平滑化さ
れてしまい、目視上の画質を向上させることが可能とな
る。上記した回路素子としては、例えばＤ／Ａ変換器や
増幅器を挙げることができる。
相化された複数の画像信号は、切換手段により異なる回
路素子間を順に切り換えられて通過することになる。そ
のために、各回路素子間の僅かな特性の相異が平滑化さ
れてしまい、目視上の画質を向上させることが可能とな
る。上記した回路素子としては、例えばＤ／Ａ変換器や
増幅器を挙げることができる。
【０００９】
【発明の実施の形態】以下に、本発明に係る画像表示装
置の実施例を添付図面に基づいて詳述する。図１は本発
明に係る画像表示装置の要部を示すブロック構成図、図
２は図１に示す切換手段の具体的回路構成を示す図、図
３は図１及び図２中の各部分における信号波形を示すタ
イミングチャートである。本発明の画像表示装置の画素
エリア及びこれを駆動する信号電極駆動手段及び走査電
極駆動手段は図６に説明したと全く同様な構成なのでそ
の説明を省略する。
置の実施例を添付図面に基づいて詳述する。図１は本発
明に係る画像表示装置の要部を示すブロック構成図、図
２は図１に示す切換手段の具体的回路構成を示す図、図
３は図１及び図２中の各部分における信号波形を示すタ
イミングチャートである。本発明の画像表示装置の画素
エリア及びこれを駆動する信号電極駆動手段及び走査電
極駆動手段は図６に説明したと全く同様な構成なのでそ
の説明を省略する。
【００１０】本発明の画像表示装置の要部は、図１に示
されており、この部分は信号電極駆動手段５（図６参
照）に対して供給する画像信号を多相化する部分であ
る。図中、Ａ／Ｄ変換器１０はオリジナルのアナログ画
像信号Ｓを図７にて説明したと同様にタイミング発生回
路１１から出力されるクロックＣＬＫ１のタイミングで
サンプリングしてデジタル信号に変換する部分であり、
４相化回路１２は、上記デジタル信号をクロックＣＬＫ
２のタイミングで複数、ここでは例えば４相に多相化す
る部分であり、図８に示したような４相の画像信号ｂ〜
ｅを形成する。
されており、この部分は信号電極駆動手段５（図６参
照）に対して供給する画像信号を多相化する部分であ
る。図中、Ａ／Ｄ変換器１０はオリジナルのアナログ画
像信号Ｓを図７にて説明したと同様にタイミング発生回
路１１から出力されるクロックＣＬＫ１のタイミングで
サンプリングしてデジタル信号に変換する部分であり、
４相化回路１２は、上記デジタル信号をクロックＣＬＫ
２のタイミングで複数、ここでは例えば４相に多相化す
る部分であり、図８に示したような４相の画像信号ｂ〜
ｅを形成する。
【００１１】４つのＤ／Ａ（デジタルアナログ）変換器
１３ｂ〜１３ｅは、上記各画像信号ｂ〜ｅをクロックＣ
ＬＫ３に同期してアナログ信号に変換するものであり、
図３（ａ）に示すような画像信号Ｓ４、Ｓ３、Ｓ２、Ｓ
１を形成する。本発明の特徴とする切換手段としての切
換回路１４は、図２に示すように内部に増幅器ＡＭＰ１
〜ＡＭＰ４を内蔵し、上記各画像信号Ｓ１〜Ｓ４が経由
する回路素子、すなわちここでは上記増幅器ＡＭＰ１〜
ＡＭＰ４を任意のサイクルで順次切換えて図３（ｄ）に
示すような最終出力の画像信号Ｓ’’１〜Ｓ’’４を形
成するものである。この時使用されるタイミング信号Ｃ
１〜Ｃ４の波形は、図３（ｂ）に示されており、画像信
号Ｓ１〜Ｓ４の１データ単位の長さに相当する位相差だ
け順次シフトされてなるパルス波として形成される。こ
の各タイミング信号Ｃ１〜Ｃ４は、上記タイミング発生
回路１１により形成するようになっている。
１３ｂ〜１３ｅは、上記各画像信号ｂ〜ｅをクロックＣ
ＬＫ３に同期してアナログ信号に変換するものであり、
図３（ａ）に示すような画像信号Ｓ４、Ｓ３、Ｓ２、Ｓ
１を形成する。本発明の特徴とする切換手段としての切
換回路１４は、図２に示すように内部に増幅器ＡＭＰ１
〜ＡＭＰ４を内蔵し、上記各画像信号Ｓ１〜Ｓ４が経由
する回路素子、すなわちここでは上記増幅器ＡＭＰ１〜
ＡＭＰ４を任意のサイクルで順次切換えて図３（ｄ）に
示すような最終出力の画像信号Ｓ’’１〜Ｓ’’４を形
成するものである。この時使用されるタイミング信号Ｃ
１〜Ｃ４の波形は、図３（ｂ）に示されており、画像信
号Ｓ１〜Ｓ４の１データ単位の長さに相当する位相差だ
け順次シフトされてなるパルス波として形成される。こ
の各タイミング信号Ｃ１〜Ｃ４は、上記タイミング発生
回路１１により形成するようになっている。
【００１２】次に、図２を参照して上記切換回路１４の
具体的構成について説明する。まず、この切換回路１４
は、上記画像信号Ｓ１〜Ｓ４の数に対応した数、すなわ
ち４つの個別スイッチＡ〜Ｄを有する８つのスイッチ群
ＳＷ１〜ＳＷ８を備えており、これらスイッチ群は、４
つの画像信号Ｓ１〜Ｓ４に対応する入力側スイッチ群Ｓ
Ｗ１〜ＳＷ４と、出力側スイッチ群ＳＷ５〜ＳＷ８に分
けられる。各タイミング信号Ｃ１〜Ｃ４は、各スイッチ
群ＳＷ１〜ＳＷ８の個別スイッチＡ〜Ｄにそれぞれ対応
してオンオフさせる。第１の画像信号Ｓ１は、４つの入
力側スイッチ群ＳＷ１〜ＳＷ４のそれぞれの個別スイッ
チに共通に接続されているが、この場合、スイッチ群が
異なることに応じて接続される個別スイッチを例えばＡ
からＤまで順次換えている。他の画像信号Ｓ２〜Ｓ４に
ついても上記第１の画像信号Ｓ１の場合と同様な形態
で、スイッチ群が異なることに応じて接続される個別ス
イッチを順次換えるようにして接続されている。
具体的構成について説明する。まず、この切換回路１４
は、上記画像信号Ｓ１〜Ｓ４の数に対応した数、すなわ
ち４つの個別スイッチＡ〜Ｄを有する８つのスイッチ群
ＳＷ１〜ＳＷ８を備えており、これらスイッチ群は、４
つの画像信号Ｓ１〜Ｓ４に対応する入力側スイッチ群Ｓ
Ｗ１〜ＳＷ４と、出力側スイッチ群ＳＷ５〜ＳＷ８に分
けられる。各タイミング信号Ｃ１〜Ｃ４は、各スイッチ
群ＳＷ１〜ＳＷ８の個別スイッチＡ〜Ｄにそれぞれ対応
してオンオフさせる。第１の画像信号Ｓ１は、４つの入
力側スイッチ群ＳＷ１〜ＳＷ４のそれぞれの個別スイッ
チに共通に接続されているが、この場合、スイッチ群が
異なることに応じて接続される個別スイッチを例えばＡ
からＤまで順次換えている。他の画像信号Ｓ２〜Ｓ４に
ついても上記第１の画像信号Ｓ１の場合と同様な形態
で、スイッチ群が異なることに応じて接続される個別ス
イッチを順次換えるようにして接続されている。
【００１３】入力側のスイッチ群ＳＷ１〜ＳＷ４は、ス
イッチ群の出力毎に共通に接続されており、第１のスイ
ッチ群ＳＷ１の出力には第１の増幅器ＡＭＰ１を、第２
のスイッチ群ＳＷ２の出力には第２の増幅器ＡＭＰ２
を、第３のスイッチ群ＳＷ３の出力には第３の増幅器Ａ
ＭＰ３を、第４のスイッチ群ＳＷ４の出力には、第４の
増幅器ＡＭＰ４をそれぞれ接続してる。一方、第１の増
幅器ＡＭＰ１の出力は、４つの出力側スイッチ群ＳＷ５
〜ＳＷ８のそれぞれの個別スイッチに共通に接続されて
いるが、この場合、スイッチ群が異なることに応じて接
続される個別スイッチを、例えばＡ，Ｂ，Ｃ，Ｄのよう
に順次変えている。他の増幅器ＡＭＰ２，ＡＭＰ３，Ａ
ＭＰ４の出力についても、上記第１の増幅器ＡＭＰ１の
場合と同様な形態で、スイッチ群が異なることに応じて
接続される個別スイッチを順次変えるようにして接続さ
れている。ここで、各増幅器へ入力する及びこれより出
力する画像信号Ｓ’１〜Ｓ’４は、図３（ｃ）に示され
ている。
イッチ群の出力毎に共通に接続されており、第１のスイ
ッチ群ＳＷ１の出力には第１の増幅器ＡＭＰ１を、第２
のスイッチ群ＳＷ２の出力には第２の増幅器ＡＭＰ２
を、第３のスイッチ群ＳＷ３の出力には第３の増幅器Ａ
ＭＰ３を、第４のスイッチ群ＳＷ４の出力には、第４の
増幅器ＡＭＰ４をそれぞれ接続してる。一方、第１の増
幅器ＡＭＰ１の出力は、４つの出力側スイッチ群ＳＷ５
〜ＳＷ８のそれぞれの個別スイッチに共通に接続されて
いるが、この場合、スイッチ群が異なることに応じて接
続される個別スイッチを、例えばＡ，Ｂ，Ｃ，Ｄのよう
に順次変えている。他の増幅器ＡＭＰ２，ＡＭＰ３，Ａ
ＭＰ４の出力についても、上記第１の増幅器ＡＭＰ１の
場合と同様な形態で、スイッチ群が異なることに応じて
接続される個別スイッチを順次変えるようにして接続さ
れている。ここで、各増幅器へ入力する及びこれより出
力する画像信号Ｓ’１〜Ｓ’４は、図３（ｃ）に示され
ている。
【００１４】次に、以上のように構成された本実施例の
動作について説明する。図１に示すように、オリジナル
のアナログ画像信号Ｓは、Ａ／Ｄ変換器１０にてクロッ
クＣＬＫ１のタイミングでサンプリングすることにより
デジタル化され、このデジタル信号ａは４相化回路１２
にてクロックＣＬＫ２のタイミングでサンプリングされ
て４相の画像信号ｅ，ｄ，ｃ，ｂ（図８参照）を形成す
る。各画像信号は、それぞれ対応するＤ／Ａ変換器１３
ｅ，１３ｄ，１３ｃ，１３ｂにてアナログ化された後、
それぞれ画像信号Ｓ１、Ｓ２、Ｓ３、Ｓ４として出力さ
れる。
動作について説明する。図１に示すように、オリジナル
のアナログ画像信号Ｓは、Ａ／Ｄ変換器１０にてクロッ
クＣＬＫ１のタイミングでサンプリングすることにより
デジタル化され、このデジタル信号ａは４相化回路１２
にてクロックＣＬＫ２のタイミングでサンプリングされ
て４相の画像信号ｅ，ｄ，ｃ，ｂ（図８参照）を形成す
る。各画像信号は、それぞれ対応するＤ／Ａ変換器１３
ｅ，１３ｄ，１３ｃ，１３ｂにてアナログ化された後、
それぞれ画像信号Ｓ１、Ｓ２、Ｓ３、Ｓ４として出力さ
れる。
【００１５】各画像信号Ｓ１〜Ｓ４は、切換回路１４に
内蔵した増幅器により増幅されるのであるが、この場
合、一定のサイクルで順次異なる増幅器にて増幅される
ことになり、増幅の結果、ゲインやセットアップ等が液
晶パネルの表示に適するように処理された各画像信号
Ｓ’’１〜Ｓ’’４が図６に示す信号電極駆動手段５に
供給されて、画素エリア３に画像表示されることにな
る。
内蔵した増幅器により増幅されるのであるが、この場
合、一定のサイクルで順次異なる増幅器にて増幅される
ことになり、増幅の結果、ゲインやセットアップ等が液
晶パネルの表示に適するように処理された各画像信号
Ｓ’’１〜Ｓ’’４が図６に示す信号電極駆動手段５に
供給されて、画素エリア３に画像表示されることにな
る。
【００１６】ここで図２及び図３を参照して切換回路１
４を流れる画像信号の流れを詳しく説明すると、４相の
アナログ画像信号Ｓ１〜Ｓ４は、各入力側スイッチ群Ｓ
Ｗ１〜ＳＷ４にて、所定の量の位相を相互にずらしたタ
イミング信号Ｃ１〜Ｃ４（図３（ｂ）参照）の周期で規
定される長さに区切られてデータ単位になされ、第１の
スイッチ群ＳＷ１の出力Ｓ’１は第１の増幅器ＡＭＰ１
にて、第２のスイッチ群ＳＷ２の出力Ｓ’２は第２の増
幅器ＡＭＰ２にて、第３のスイッチ群ＳＷ３の出力Ｓ’
３は第３の増幅器ＡＭＰ３にて、第４のスイッチ群ＳＷ
４の出力Ｓ’４は第４の増幅器ＡＭＰ４にてそれぞれ増
幅される。この時、各スイッチ群内の各個別のスイッチ
Ａ，Ｂ，Ｃ，Ｄはタイミング信号Ｃ１，Ｃ２，Ｃ３，Ｃ
４にそれぞれ同期して順次切り換えられているので、結
果的には、例えば第１の増幅器ＡＭＰ１に着目すれば、
上記データ単位の長さで画像信号がＳ１、Ｓ４、Ｓ３、
Ｓ２、Ｓ１、…という順序で流れることになる（図３
（ｃ）参照）。このように異なる画像信号がデータ単位
を長さとして順次流れる点は、他の増幅器ＡＭＰ２〜Ａ
ＭＰ４についても同様である。
４を流れる画像信号の流れを詳しく説明すると、４相の
アナログ画像信号Ｓ１〜Ｓ４は、各入力側スイッチ群Ｓ
Ｗ１〜ＳＷ４にて、所定の量の位相を相互にずらしたタ
イミング信号Ｃ１〜Ｃ４（図３（ｂ）参照）の周期で規
定される長さに区切られてデータ単位になされ、第１の
スイッチ群ＳＷ１の出力Ｓ’１は第１の増幅器ＡＭＰ１
にて、第２のスイッチ群ＳＷ２の出力Ｓ’２は第２の増
幅器ＡＭＰ２にて、第３のスイッチ群ＳＷ３の出力Ｓ’
３は第３の増幅器ＡＭＰ３にて、第４のスイッチ群ＳＷ
４の出力Ｓ’４は第４の増幅器ＡＭＰ４にてそれぞれ増
幅される。この時、各スイッチ群内の各個別のスイッチ
Ａ，Ｂ，Ｃ，Ｄはタイミング信号Ｃ１，Ｃ２，Ｃ３，Ｃ
４にそれぞれ同期して順次切り換えられているので、結
果的には、例えば第１の増幅器ＡＭＰ１に着目すれば、
上記データ単位の長さで画像信号がＳ１、Ｓ４、Ｓ３、
Ｓ２、Ｓ１、…という順序で流れることになる（図３
（ｃ）参照）。このように異なる画像信号がデータ単位
を長さとして順次流れる点は、他の増幅器ＡＭＰ２〜Ａ
ＭＰ４についても同様である。
【００１７】これと同時に、出力側スイッチ群ＳＷ５〜
ＳＷ８の各個別スイッチＡ〜Ｄも上記各タイミング信号
Ｃ１〜Ｃ４に同期させて切り換わり、同一出力側スイッ
チ群、例えばＳＷ５からは常時、同じ系統の画像信号、
例えば画像信号Ｓ１を出力させるようになっているの
で、結果的には、図３（ｄ）に示すように１つの画像信
号、例えばＳ’’１に着目すると、この信号Ｓ’’１は
データ単位長さで、異なる増幅器を順次流れてきたデー
タ列として形成されることになる。この点に関しては、
他の映像信号Ｓ’’２、Ｓ’’３、Ｓ’’４も同様であ
る。尚、図３（ｄ）中の増幅器を示す符号は、そのデー
タが通過してきた増幅器を指している。
ＳＷ８の各個別スイッチＡ〜Ｄも上記各タイミング信号
Ｃ１〜Ｃ４に同期させて切り換わり、同一出力側スイッ
チ群、例えばＳＷ５からは常時、同じ系統の画像信号、
例えば画像信号Ｓ１を出力させるようになっているの
で、結果的には、図３（ｄ）に示すように１つの画像信
号、例えばＳ’’１に着目すると、この信号Ｓ’’１は
データ単位長さで、異なる増幅器を順次流れてきたデー
タ列として形成されることになる。この点に関しては、
他の映像信号Ｓ’’２、Ｓ’’３、Ｓ’’４も同様であ
る。尚、図３（ｄ）中の増幅器を示す符号は、そのデー
タが通過してきた増幅器を指している。
【００１８】このように、多相化された画像信号が経由
する回路素子、すなわち増幅器を所定のサイクルで順次
異ならせるようにしたので、たとえ各増幅器間におい
て、例えばリニアリティーやゲイン量等の特性に僅かな
相異があったとしても、その相異は平滑化されてしま
い、従って、画素エリア３に表示された画像に例えば縦
線等が目視上発生することを防止することが可能とな
る。この場合、１データ単位の長さ、すなわち切り換え
るサイクル数は、画像信号の多相化数にもよるが、縦線
が目視上認識し得ない速度、例えば６０Ｈｚから３０Ｋ
Ｈｚ程度の範囲、すなわち各フィールド毎の切り換えか
ら１水平走査毎の切り換えが好ましい。
する回路素子、すなわち増幅器を所定のサイクルで順次
異ならせるようにしたので、たとえ各増幅器間におい
て、例えばリニアリティーやゲイン量等の特性に僅かな
相異があったとしても、その相異は平滑化されてしま
い、従って、画素エリア３に表示された画像に例えば縦
線等が目視上発生することを防止することが可能とな
る。この場合、１データ単位の長さ、すなわち切り換え
るサイクル数は、画像信号の多相化数にもよるが、縦線
が目視上認識し得ない速度、例えば６０Ｈｚから３０Ｋ
Ｈｚ程度の範囲、すなわち各フィールド毎の切り換えか
ら１水平走査毎の切り換えが好ましい。
【００１９】尚、上記実施例では４相の画像信号は、回
路素子として増幅器を流れる時のみ順に切り換えて流れ
るようにしたが、これに限定されず、画像信号が例えば
回路素子としてのＤ／Ａ変換器を流れる時にもこれが順
に切り換わるように構成してもよい。図４はこのように
して構成した画像表示装置の要部を示すブロック図であ
り、図５は図４に示す切換手段の具体的回路構成を示
す。図示するように、この切換手段としての切換回路１
５には、図２において示された増幅器ＡＭＰ１〜ＡＭＰ
４のみならず図１において示された４つのＤ／Ａ変換器
１３ｂ〜１３ｅも組み込まれている。すなわち、図５に
示すように各増幅器ＡＭＰ１〜ＡＭＰ４の直前に、対応
するＤ／Ａ変換器１３ｅ，１３ｄ，１３ｃ，１３ｂをそ
れぞれ直列に接続した点を除き、図２に示す構成と全く
同様に構成されている。
路素子として増幅器を流れる時のみ順に切り換えて流れ
るようにしたが、これに限定されず、画像信号が例えば
回路素子としてのＤ／Ａ変換器を流れる時にもこれが順
に切り換わるように構成してもよい。図４はこのように
して構成した画像表示装置の要部を示すブロック図であ
り、図５は図４に示す切換手段の具体的回路構成を示
す。図示するように、この切換手段としての切換回路１
５には、図２において示された増幅器ＡＭＰ１〜ＡＭＰ
４のみならず図１において示された４つのＤ／Ａ変換器
１３ｂ〜１３ｅも組み込まれている。すなわち、図５に
示すように各増幅器ＡＭＰ１〜ＡＭＰ４の直前に、対応
するＤ／Ａ変換器１３ｅ，１３ｄ，１３ｃ，１３ｂをそ
れぞれ直列に接続した点を除き、図２に示す構成と全く
同様に構成されている。
【００２０】この場合、入力側スイッチ群ＳＷ１，ＳＷ
２，ＳＷ３，ＳＷ４には、４相化回路１２から出力され
たデジタル画像信号ｅ，ｄ，ｃ，ｂがそれぞれ入力され
る。また、図３に示す各部の波形は、当然のこととし
て、図３（ａ）に示す信号Ｓ１が信号ｅに、信号Ｓ２が
信号ｄに、信号Ｓ３が信号ｃに、信号Ｓ４が信号ｂにそ
れぞれ対応することになる。尚、上述のようにこの場合
には、各信号ｂ〜ｅは、デジタル信号として表される。
２，ＳＷ３，ＳＷ４には、４相化回路１２から出力され
たデジタル画像信号ｅ，ｄ，ｃ，ｂがそれぞれ入力され
る。また、図３に示す各部の波形は、当然のこととし
て、図３（ａ）に示す信号Ｓ１が信号ｅに、信号Ｓ２が
信号ｄに、信号Ｓ３が信号ｃに、信号Ｓ４が信号ｂにそ
れぞれ対応することになる。尚、上述のようにこの場合
には、各信号ｂ〜ｅは、デジタル信号として表される。
【００２１】このように構成することにより、多相化さ
れた画像信号が経由する増幅器のみならず、Ｄ／Ａ変換
器に関しても所定のサイクルで順次異なるようになるの
で各回路素子間の特性の僅かな相異をより平滑化でき、
表示画像の品質を一層向上させることが可能となる。
尚、上記実施例では各画像信号が通る回路素子（増幅器
やＤ／Ａ変換器）は、規則的にサイクリックに切り換え
るようにしているが、これに限定されず、ランダムに切
り換えるようにしてもよいのは勿論である。
れた画像信号が経由する増幅器のみならず、Ｄ／Ａ変換
器に関しても所定のサイクルで順次異なるようになるの
で各回路素子間の特性の僅かな相異をより平滑化でき、
表示画像の品質を一層向上させることが可能となる。
尚、上記実施例では各画像信号が通る回路素子（増幅器
やＤ／Ａ変換器）は、規則的にサイクリックに切り換え
るようにしているが、これに限定されず、ランダムに切
り換えるようにしてもよいのは勿論である。
【００２２】
【発明の効果】以上説明したように、本発明の画像表示
装置によれば、次のように優れた作用効果を発揮するこ
とができる。多相の画像信号が経由する回路素子を任意
のサイクルで切り換えるようにしたので各回路素子間の
特性の相異を平滑化することができる。従って、表示画
像に特性の相異に起因する縦線等が目視上入ることを防
止でき、表示画像の品質を大幅に向上させることができ
る。
装置によれば、次のように優れた作用効果を発揮するこ
とができる。多相の画像信号が経由する回路素子を任意
のサイクルで切り換えるようにしたので各回路素子間の
特性の相異を平滑化することができる。従って、表示画
像に特性の相異に起因する縦線等が目視上入ることを防
止でき、表示画像の品質を大幅に向上させることができ
る。
【図１】本発明に係る画像表示装置の要部を示すブロッ
ク構成図である。
ク構成図である。
【図２】図１に示す切換手段の具体的構成を示す図であ
る。
る。
【図３】画像表示装置の各部分における信号波形を示す
タイミングチャートである。
タイミングチャートである。
【図４】本発明の他の実施例の要部を示すブロック構成
図である。
図である。
【図５】図４に示す要部の切換手段の具体的構成を示す
図である。
図である。
【図６】一般的なアクティブマトリクス型の液晶パネル
画像表示装置を示すブロック構成図である。
画像表示装置を示すブロック構成図である。
【図７】図６に示す装置の主要部を示すブロック構成図
である。
である。
【図８】図７に示す主要部のの各部の信号波形を示すタ
イミングチャートである。
イミングチャートである。
２…画像エレメント、３…画像エリア、４…信号電極、
５…信号電極駆動手段、６…走査電極、７…走査電極駆
動手段、８…水平シフトレジスタ、９…アナログスイッ
チ群、１１…タイミング発生回路、１２…４相化回路、
１３ｂ，１３ｃ，１３ｄ，１３ｅ…デジタルアナログ変
換器（回路素子）、ＡＭＰ１，ＡＭＰ２，ＡＭＰ３，Ａ
ＭＰ４…増幅器（回路素子）、１４，１５…切換回路、
Ｓ１，Ｓ２，Ｓ３，Ｓ４，ｂ，ｃ，ｄ，ｅ…画像信号。
５…信号電極駆動手段、６…走査電極、７…走査電極駆
動手段、８…水平シフトレジスタ、９…アナログスイッ
チ群、１１…タイミング発生回路、１２…４相化回路、
１３ｂ，１３ｃ，１３ｄ，１３ｅ…デジタルアナログ変
換器（回路素子）、ＡＭＰ１，ＡＭＰ２，ＡＭＰ３，Ａ
ＭＰ４…増幅器（回路素子）、１４，１５…切換回路、
Ｓ１，Ｓ２，Ｓ３，Ｓ４，ｂ，ｃ，ｄ，ｅ…画像信号。
Claims (2)
- 【請求項１】 画像信号を多相化し、多相化された複数
の画像信号をそれぞれ異なる回路素子を通過させた後に
画素エリアに対して順次印加することにより画像の表示
を行なう画素表示装置において、前記複数の画像信号が
経由する前記それぞれの回路素子を、任意のサイクルで
切り換えるための切換手段を設けるように構成したこと
を特徴とする画像表示装置。 - 【請求項２】 前記回路素子は、デジタルアナログ変換
器と増幅器の内、少なくともいずれか一方を含むことを
特徴とする請求項１記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33257395A JPH09152850A (ja) | 1995-11-28 | 1995-11-28 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33257395A JPH09152850A (ja) | 1995-11-28 | 1995-11-28 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09152850A true JPH09152850A (ja) | 1997-06-10 |
Family
ID=18256439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33257395A Pending JPH09152850A (ja) | 1995-11-28 | 1995-11-28 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09152850A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001195042A (ja) * | 2000-01-05 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
| EP1329874A1 (en) * | 2002-01-17 | 2003-07-23 | HI MAX Optoelectronics Corp. | Device and method for scattered conversion of display signals |
| JP2003271097A (ja) * | 2002-03-19 | 2003-09-25 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
| JP2005164666A (ja) * | 2003-11-28 | 2005-06-23 | Sanyo Electric Co Ltd | 表示装置の駆動システム |
| US7081877B2 (en) | 2001-04-17 | 2006-07-25 | Hi Max Optoelectronics Corp. | Apparatus and method for data signal scattering conversion |
| JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
| JP4166015B2 (ja) * | 1999-08-05 | 2008-10-15 | 東芝松下ディスプレイテクノロジー株式会社 | 平面表示装置 |
| US7508363B2 (en) | 2003-10-10 | 2009-03-24 | Nec Electronics Corporation | Data driver circuit for display device and drive method thereof |
-
1995
- 1995-11-28 JP JP33257395A patent/JPH09152850A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4166015B2 (ja) * | 1999-08-05 | 2008-10-15 | 東芝松下ディスプレイテクノロジー株式会社 | 平面表示装置 |
| JP2001195042A (ja) * | 2000-01-05 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
| US7081877B2 (en) | 2001-04-17 | 2006-07-25 | Hi Max Optoelectronics Corp. | Apparatus and method for data signal scattering conversion |
| EP1329874A1 (en) * | 2002-01-17 | 2003-07-23 | HI MAX Optoelectronics Corp. | Device and method for scattered conversion of display signals |
| JP2003271097A (ja) * | 2002-03-19 | 2003-09-25 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
| US7508363B2 (en) | 2003-10-10 | 2009-03-24 | Nec Electronics Corporation | Data driver circuit for display device and drive method thereof |
| JP2005164666A (ja) * | 2003-11-28 | 2005-06-23 | Sanyo Electric Co Ltd | 表示装置の駆動システム |
| JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
| US8305325B2 (en) | 2006-03-31 | 2012-11-06 | Canon Kabushiki Kaisha | Color display apparatus and active matrix apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579027A (en) | Method of driving image display apparatus | |
| JP3516461B2 (ja) | 多標準方式対応マトリックス型画像表示装置およびその制御方法 | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPH09152850A (ja) | 画像表示装置 | |
| JPH08286642A (ja) | 表示装置 | |
| JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
| JP2556007B2 (ja) | カラ−液晶表示装置 | |
| JP3519514B2 (ja) | 液晶表示装置とその駆動方法 | |
| JP2667738B2 (ja) | 映像信号処理装置 | |
| JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
| JPH08307774A (ja) | カラーカメラ | |
| JP3266245B2 (ja) | 画像表示装置の駆動回路 | |
| JP2862332B2 (ja) | 液晶表示駆動方式 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JP3371319B2 (ja) | 表示装置 | |
| JP2602702B2 (ja) | マトリクス表示装置のデータドライバ | |
| JP2838496B2 (ja) | 画像表示装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JP2003140622A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH03287291A (ja) | 画像表示装置の駆動回路 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JPH0715673A (ja) | 固体撮像装置 | |
| KR100227981B1 (ko) | 화상처리회로 | |
| JPH0851584A (ja) | 液晶駆動回路 |