JP2862332B2 - 液晶表示駆動方式 - Google Patents
液晶表示駆動方式Info
- Publication number
- JP2862332B2 JP2862332B2 JP2124079A JP12407990A JP2862332B2 JP 2862332 B2 JP2862332 B2 JP 2862332B2 JP 2124079 A JP2124079 A JP 2124079A JP 12407990 A JP12407990 A JP 12407990A JP 2862332 B2 JP2862332 B2 JP 2862332B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- definition
- line
- data
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，多階調液晶ディスプレイパネルにおける画
像表示を，標準精細度表示と，縦横２倍の倍精細度表示
とに自由に変更可能とすることを図った液晶表示駆動方
式に関する。
像表示を，標準精細度表示と，縦横２倍の倍精細度表示
とに自由に変更可能とすることを図った液晶表示駆動方
式に関する。
従来，多階調液晶ディスプレイパネルにおいて，ディ
スプレイパネル内の２次元マトリクス状に配置された列
線（ソース線，データ線とも呼称する）と行線（ゲート
線とも呼称する）に対して，各々の線を駆動するための
駆動回路が設けられている。列線を駆動するソース駆動
回路には階調画像データに対応した電気信号を設定し，
一方，行線を選択するゲート駆動回路によって行線を選
択駆動しながら，ソース駆動回路から前記電気信号を列
線を通して１つの行線に接続される全画素（画素とはデ
ィスプレイパネル内の表示最小単位である）へ階調デー
タを送出し書込みを行っている。この動作は各行線を逐
次選択する毎に繰り返される。
スプレイパネル内の２次元マトリクス状に配置された列
線（ソース線，データ線とも呼称する）と行線（ゲート
線とも呼称する）に対して，各々の線を駆動するための
駆動回路が設けられている。列線を駆動するソース駆動
回路には階調画像データに対応した電気信号を設定し，
一方，行線を選択するゲート駆動回路によって行線を選
択駆動しながら，ソース駆動回路から前記電気信号を列
線を通して１つの行線に接続される全画素（画素とはデ
ィスプレイパネル内の表示最小単位である）へ階調デー
タを送出し書込みを行っている。この動作は各行線を逐
次選択する毎に繰り返される。
一般にアナログ画像データを多階調液晶ディスプレイ
のソース駆動回路へ転送するとき，電圧レベル変換や画
素の並び換え等を行いがらソース駆動回路内のメモリに
格納し,1つの行線に接続される全画素データが設定され
た後にソース駆動回路から該行線の全画素データを列線
に通して出力し，これに同期させてゲート駆動回路によ
って当該行線を選択駆動し，その間に，次の行線の全画
素データをソース駆動回路内に別のメモリに外部から転
送して設定し，前記列線への出力完了および当該行線の
選択駆動完了とともに，次の行線を選択して，メモリ内
の対応する全画素データを前記列線を通して出力する。
ディスプレイパネル内の２次元マトリクスの最上行から
最下行までこれらの動作を繰り返し，画面表示を行って
いる。
のソース駆動回路へ転送するとき，電圧レベル変換や画
素の並び換え等を行いがらソース駆動回路内のメモリに
格納し,1つの行線に接続される全画素データが設定され
た後にソース駆動回路から該行線の全画素データを列線
に通して出力し，これに同期させてゲート駆動回路によ
って当該行線を選択駆動し，その間に，次の行線の全画
素データをソース駆動回路内に別のメモリに外部から転
送して設定し，前記列線への出力完了および当該行線の
選択駆動完了とともに，次の行線を選択して，メモリ内
の対応する全画素データを前記列線を通して出力する。
ディスプレイパネル内の２次元マトリクスの最上行から
最下行までこれらの動作を繰り返し，画面表示を行って
いる。
他の方法として，例えばコンピュータ等からのアナロ
グ画像データ等に対しては，一旦ディジタル画像データ
に変換し，種々の画像処理を施し，その後，ディジタル
・アナログ（以下,A/Dと記す）変換を行って，階調のア
ナログ画像データを逐次ソース駆動回路内メモリに送
り，その後，前述と同様にソース駆動回路とゲート駆動
回路の動作によってアナログの画像データとして１本の
行線の全画素に送られ，これらの動作の繰り返しによっ
て画面表示が行われる。
グ画像データ等に対しては，一旦ディジタル画像データ
に変換し，種々の画像処理を施し，その後，ディジタル
・アナログ（以下,A/Dと記す）変換を行って，階調のア
ナログ画像データを逐次ソース駆動回路内メモリに送
り，その後，前述と同様にソース駆動回路とゲート駆動
回路の動作によってアナログの画像データとして１本の
行線の全画素に送られ，これらの動作の繰り返しによっ
て画面表示が行われる。
多階調液晶ディスプレイのディスプレイパネルパネル
内の２次元マトリクスをみた場合，第２図（１），
（２），（３）に示すように，（１）モノクロの場合,1
行線に画素を接続するが，（２）カラー表示の場合でカ
ラー画素のRGB画素が例えばデルタ画素配列のとき,RGB
画素を２本のゲート線に分配して接続し，（３）カラー
表示の場合でストライプ画素配列のときは１本のゲート
線にRGB画素を接続する等，種々のディスプレイ内画素
配列があり，それぞれ，ソース駆動回路へのデータの格
納の仕方，列線への出力に対応してゲート駆動回路によ
る駆動方法が異なっている。そこで，倍精細度表示の場
合と標準精細度表示の場合では，別々の列線数と行線数
を有するディスプレイパネルそれを動かすソース駆動回
路やゲート駆動回路が必要であった。
内の２次元マトリクスをみた場合，第２図（１），
（２），（３）に示すように，（１）モノクロの場合,1
行線に画素を接続するが，（２）カラー表示の場合でカ
ラー画素のRGB画素が例えばデルタ画素配列のとき,RGB
画素を２本のゲート線に分配して接続し，（３）カラー
表示の場合でストライプ画素配列のときは１本のゲート
線にRGB画素を接続する等，種々のディスプレイ内画素
配列があり，それぞれ，ソース駆動回路へのデータの格
納の仕方，列線への出力に対応してゲート駆動回路によ
る駆動方法が異なっている。そこで，倍精細度表示の場
合と標準精細度表示の場合では，別々の列線数と行線数
を有するディスプレイパネルそれを動かすソース駆動回
路やゲート駆動回路が必要であった。
なお，この種の技術が記載されている文献として，
“液晶デバイスハンドブック",日刊工業新聞社,1989年
があり，ぞの第６章（387〜466頁）に液晶ディスプレイ
の駆動書き込み方式が，第７章（467〜523頁）に液晶デ
ィスプレイのカラー表示方式が記載されている。
“液晶デバイスハンドブック",日刊工業新聞社,1989年
があり，ぞの第６章（387〜466頁）に液晶ディスプレイ
の駆動書き込み方式が，第７章（467〜523頁）に液晶デ
ィスプレイのカラー表示方式が記載されている。
従来の倍精細度液晶ディスプレイパネルと標準精細度
液晶ディスプレイパネルでは，各々専用のディスプレイ
パネルが必要であった。さらに，取り扱う入力の画像信
号の速度が異なるために，パネルを駆動するソース駆動
回路，ゲート駆動回路の動作速度が異なり，構成を変え
たり，異なる駆動回路を用いたりして対処していた。こ
れらの各種駆動回路はパネル内の多くの列線，行線を駆
動するため，駆動端子数の多い専用の多出力ICが開発さ
れ，さらに，ソース駆動回路には，表示がモノクロか，
マルチカラーか，フルカラーかによってディジタル画像
信号を処理したり，アナログ画像信号を処理する様々な
ICが開発され，利用されてきた。しかし，これらは，液
晶ディスプレイパネルの精細度，色表示に対応して，一
義的に用いられ，例えば倍精細度表示と標準精細度表示
の何れにも同一のディスプレイパネルや同一の回路構成
で対処することは行わずに，多品種を用意して，その中
から用途別に選択しなければならなかった。
液晶ディスプレイパネルでは，各々専用のディスプレイ
パネルが必要であった。さらに，取り扱う入力の画像信
号の速度が異なるために，パネルを駆動するソース駆動
回路，ゲート駆動回路の動作速度が異なり，構成を変え
たり，異なる駆動回路を用いたりして対処していた。こ
れらの各種駆動回路はパネル内の多くの列線，行線を駆
動するため，駆動端子数の多い専用の多出力ICが開発さ
れ，さらに，ソース駆動回路には，表示がモノクロか，
マルチカラーか，フルカラーかによってディジタル画像
信号を処理したり，アナログ画像信号を処理する様々な
ICが開発され，利用されてきた。しかし，これらは，液
晶ディスプレイパネルの精細度，色表示に対応して，一
義的に用いられ，例えば倍精細度表示と標準精細度表示
の何れにも同一のディスプレイパネルや同一の回路構成
で対処することは行わずに，多品種を用意して，その中
から用途別に選択しなければならなかった。
この発明の目的は倍精細度ディスプレイパネルを用い
て倍精細度表示と標準精細度表示を同一のパネルや同一
の駆動回路等によって実現しようとするものである。
て倍精細度表示と標準精細度表示を同一のパネルや同一
の駆動回路等によって実現しようとするものである。
上記目的を達成するために，本発明では，倍精細度デ
ィスプレイパネルを用いて，ソース駆動系の回路では,1
つの画像データ当たり２つのA/D変換回路を用い外部か
ら入力するアナログ画像信号が倍精細用画像信号か標準
精細用画像信号かによって２つのA/D変換回路に印加す
るサンプリングクロックの位相を変更することによって
ソース駆動系のデータ処理を行い，これにより，ソース
駆動回路を同一の回路構成にし，ゲート駆動回路による
行線駆動では，倍精細度表示の場合は上記ソース駆動回
路からの出力動作にて同期させて１本の行線を選択し，
標準精細度表示の場合は隣接する２本の行線を同時に選
択するか１本間をおいて隣接する２本の行線（ゲート
線）を同時に選択することによって液晶表示駆動を行う
方式とする。
ィスプレイパネルを用いて，ソース駆動系の回路では,1
つの画像データ当たり２つのA/D変換回路を用い外部か
ら入力するアナログ画像信号が倍精細用画像信号か標準
精細用画像信号かによって２つのA/D変換回路に印加す
るサンプリングクロックの位相を変更することによって
ソース駆動系のデータ処理を行い，これにより，ソース
駆動回路を同一の回路構成にし，ゲート駆動回路による
行線駆動では，倍精細度表示の場合は上記ソース駆動回
路からの出力動作にて同期させて１本の行線を選択し，
標準精細度表示の場合は隣接する２本の行線を同時に選
択するか１本間をおいて隣接する２本の行線（ゲート
線）を同時に選択することによって液晶表示駆動を行う
方式とする。
上述したような液晶表示駆動方式を適用して液晶の表
示を行うことにより，入力する画像信号に対応して，同
一の液晶ディスプレイパネルと同一の回路構成を用い
て，倍精細度表示と標準精細度表示の切り換えが容易に
実現できる。
示を行うことにより，入力する画像信号に対応して，同
一の液晶ディスプレイパネルと同一の回路構成を用い
て，倍精細度表示と標準精細度表示の切り換えが容易に
実現できる。
第１の実施例 本発明の液晶表示駆動方式を適用した回路構成の実施
例を第１図に示す。本実施例では外部入力のアナログ階
調データ１が１つの場合を示してある。
例を第１図に示す。本実施例では外部入力のアナログ階
調データ１が１つの場合を示してある。
液晶階調ディスプレイパネル２は第２図（１）の場合
の2m（ｍは整数）本の列線と2n（ｎは整数）本の行線か
ら構成される場合を示している。かかる実施例では,1つ
のアナログ階調データ１を分岐して,2つのA/D変換回路
（A/D1,A/D2）3,4に入力し,2相のサンプリングクロック
（SCK1,SCK2）5,6を上記A/D変換回路に入力して，一方
のA/D変換回路からは倍精細度表示の場合は遅延回路
（Ｄ）７を通し，標準精細度表示の場合は遅延回路
（Ｄ）７を通さずに，選択回路（Ｓ）８によって選択
し,A/D変換した２つの隣接した画素データに対応する２
つのディジタル階調データ9,10をメモリ111〜11Sへ格納
する。この場合，液晶ディスプレイの１本の行線に接続
される画素のデータとなる。かかるディジタル階調デー
タを，上記Ｓ個のメモリの第１のメモリ111から第Ｓの
メモリ11Sへ各々m/S回格納し，これを順々に繰り返し格
納する。その後，上記Ｓ個のメモリ111〜11Sから並列読
み出しをm/S回繰り返し，各々読出した2S個のディジタ
ル階調データを処理部12でデータの画素位置配列等の処
理を行った後にアナログ階調データに変換して，メモリ
グループの数に対応してＳ分割したソース駆動回路131
〜13S内の各メモリ141〜14SにＳ並列して隣接した２つ
の画素データ9,10の階調データを次々に格納し,1本の行
線に接続される2m個の全画素データをかかる各ソース駆
動回路131〜13S内のメモリ141〜14Sに設定する。その
後，ソース駆動回路131〜13Sから2m本の列線の画素デー
タとしてアナログ階調データを出力するとともに，ゲー
ト駆動回路15により，倍精細度表示か標準精細度表示の
モード指定を行う制御信号16により各々１本の行線を選
択駆動するか隣接する２本の行線を同時に選択駆動し，
上記一連の動作を逐次各々2n回かｎ回繰り返しながら液
晶ディスプレイを表示する。ただし，倍精細度表示の場
合でインタレース駆動を行う場合は上記行線を１本おき
に選択駆動し，上記一連の動作を１行から2n−１行まで
逐次ｎ回繰り返し，続いて,2行から2n行まで逐次ｎ回り
繰り返し，合わせて2n回の繰り返しによって液晶ディス
プレイを表示する。
の2m（ｍは整数）本の列線と2n（ｎは整数）本の行線か
ら構成される場合を示している。かかる実施例では,1つ
のアナログ階調データ１を分岐して,2つのA/D変換回路
（A/D1,A/D2）3,4に入力し,2相のサンプリングクロック
（SCK1,SCK2）5,6を上記A/D変換回路に入力して，一方
のA/D変換回路からは倍精細度表示の場合は遅延回路
（Ｄ）７を通し，標準精細度表示の場合は遅延回路
（Ｄ）７を通さずに，選択回路（Ｓ）８によって選択
し,A/D変換した２つの隣接した画素データに対応する２
つのディジタル階調データ9,10をメモリ111〜11Sへ格納
する。この場合，液晶ディスプレイの１本の行線に接続
される画素のデータとなる。かかるディジタル階調デー
タを，上記Ｓ個のメモリの第１のメモリ111から第Ｓの
メモリ11Sへ各々m/S回格納し，これを順々に繰り返し格
納する。その後，上記Ｓ個のメモリ111〜11Sから並列読
み出しをm/S回繰り返し，各々読出した2S個のディジタ
ル階調データを処理部12でデータの画素位置配列等の処
理を行った後にアナログ階調データに変換して，メモリ
グループの数に対応してＳ分割したソース駆動回路131
〜13S内の各メモリ141〜14SにＳ並列して隣接した２つ
の画素データ9,10の階調データを次々に格納し,1本の行
線に接続される2m個の全画素データをかかる各ソース駆
動回路131〜13S内のメモリ141〜14Sに設定する。その
後，ソース駆動回路131〜13Sから2m本の列線の画素デー
タとしてアナログ階調データを出力するとともに，ゲー
ト駆動回路15により，倍精細度表示か標準精細度表示の
モード指定を行う制御信号16により各々１本の行線を選
択駆動するか隣接する２本の行線を同時に選択駆動し，
上記一連の動作を逐次各々2n回かｎ回繰り返しながら液
晶ディスプレイを表示する。ただし，倍精細度表示の場
合でインタレース駆動を行う場合は上記行線を１本おき
に選択駆動し，上記一連の動作を１行から2n−１行まで
逐次ｎ回繰り返し，続いて,2行から2n行まで逐次ｎ回り
繰り返し，合わせて2n回の繰り返しによって液晶ディス
プレイを表示する。
本構成においては，外部入力アナログ階調データが倍
精細度データの場合は，第３図（１）に示すように倍精
細度アナログ階調データを２相のサンプリングクロック
SCK1,SCK2の早い方のクロックSCK1でサンプリングしたA
/D変換回路の出力を上記２相クロック間の位相差（Tj+1
−Tj）だけ遅延させて，遅い方のクロックSCK2でサンプ
リングしたA/D変換回路の出力と同位相にして，ディジ
タル階調データ9,10を次段のメモリ111〜11Sのいずれか
に書き込む。一方，標準精細度データの場合は，第３図
（２）に示すように同相のサンプリングクロックSCK1,S
CK2を用いて,2つの同一のディジタル階調データ9,10に
変換し，次段のメモリ111〜11Sのいずれかに書き込む
か，いずれか一方のサンプルリングクロックとA/D変換
回路を用いて，この変換回路の出力を前述のディジタル
階調データ9,10として次段のメモリ111〜11Sに書き込
む。
精細度データの場合は，第３図（１）に示すように倍精
細度アナログ階調データを２相のサンプリングクロック
SCK1,SCK2の早い方のクロックSCK1でサンプリングしたA
/D変換回路の出力を上記２相クロック間の位相差（Tj+1
−Tj）だけ遅延させて，遅い方のクロックSCK2でサンプ
リングしたA/D変換回路の出力と同位相にして，ディジ
タル階調データ9,10を次段のメモリ111〜11Sのいずれか
に書き込む。一方，標準精細度データの場合は，第３図
（２）に示すように同相のサンプリングクロックSCK1,S
CK2を用いて,2つの同一のディジタル階調データ9,10に
変換し，次段のメモリ111〜11Sのいずれかに書き込む
か，いずれか一方のサンプルリングクロックとA/D変換
回路を用いて，この変換回路の出力を前述のディジタル
階調データ9,10として次段のメモリ111〜11Sに書き込
む。
これら倍精細度と標準精細度のパネル上の画素表示の
一部を各々第４図（１）（ａ），（ｂ）に示す。標準精
細度の場合は倍精細度の場合に比べ，行，列ともに２倍
の大きさになって表示される。ここで，第４図Ａの添字
（1,2,3,…）は第３図内の時刻Ｔの添字（1,2,3,…）に
対応している。
一部を各々第４図（１）（ａ），（ｂ）に示す。標準精
細度の場合は倍精細度の場合に比べ，行，列ともに２倍
の大きさになって表示される。ここで，第４図Ａの添字
（1,2,3,…）は第３図内の時刻Ｔの添字（1,2,3,…）に
対応している。
第２の実施例 液晶階調ディスプレイパネル２が第２図（２）に示し
たカラー表示・デルタ画素配列の場合はパネルは3m（ｍ
は整数）本の列線と4n（ｎは整数）本の行線から構成さ
れ，第１図に示した実施例を以下のように考えればよ
い。
たカラー表示・デルタ画素配列の場合はパネルは3m（ｍ
は整数）本の列線と4n（ｎは整数）本の行線から構成さ
れ，第１図に示した実施例を以下のように考えればよ
い。
第１図の実施例で外部入力アナログ階調データ１から
メモリ111〜11Sまでの構成をR,G,B外部入力アナログ階
調データに対してそれぞれ同一の構成にし，合わせて３
つの構成にする。したがって，第１図ではソース駆動回
路131〜13Sの各々の回路の入力数は２つであるが，この
場合はR,G,B色の３色分で各々６入力になる。R,G,B色の
アナログ階調データ入力が倍精細度の場合と標準精細度
の場合のA/D変換回路に入力する２相のサンプリングク
ロックSCK1,SCK2の位相，および，次段のメモリ111〜11
Sへの書き込み方法は第１の実施例と同じである。
メモリ111〜11Sまでの構成をR,G,B外部入力アナログ階
調データに対してそれぞれ同一の構成にし，合わせて３
つの構成にする。したがって，第１図ではソース駆動回
路131〜13Sの各々の回路の入力数は２つであるが，この
場合はR,G,B色の３色分で各々６入力になる。R,G,B色の
アナログ階調データ入力が倍精細度の場合と標準精細度
の場合のA/D変換回路に入力する２相のサンプリングク
ロックSCK1,SCK2の位相，および，次段のメモリ111〜11
Sへの書き込み方法は第１の実施例と同じである。
Ｓ個のメモリ111〜11Sから並列読出しを繰り返し，各
々読出した各色当たり2S個のディジタル階調データ，合
わせてR,G,B色で6S個のディジタル階調データをm/S回繰
り返しメモリ並列読出しし,2本の隣接する行線ｉとｉ＋
１（ｉは奇数）に接続される各色2m個,RGB色で6m個の全
画素のデータを処理部12でデルタ画素配列等の処理を行
い，ソース駆動回路131〜13S内のメモリ141〜14Sに第２
図（２）の行線ｋとｋ＋１（ｋは奇数）のように設定す
る。
々読出した各色当たり2S個のディジタル階調データ，合
わせてR,G,B色で6S個のディジタル階調データをm/S回繰
り返しメモリ並列読出しし,2本の隣接する行線ｉとｉ＋
１（ｉは奇数）に接続される各色2m個,RGB色で6m個の全
画素のデータを処理部12でデルタ画素配列等の処理を行
い，ソース駆動回路131〜13S内のメモリ141〜14Sに第２
図（２）の行線ｋとｋ＋１（ｋは奇数）のように設定す
る。
その後，倍精細度の場合は，ソース駆動回路131〜13S
から3m本の列線へ画素データとしてアナログ階調データ
を逐次２回出力するとともに，この各回の出力に同期さ
せて，ゲート駆動回路15により２本の隣接する行線ｉと
ｉ＋１を逐次選択する。上記一連の動作を逐次2n回繰り
返しながら液晶ディスプレイを表示する。ただし，イン
タレース駆動を行う場合は上記行線を２本おきに選択駆
動し，上記一連の動作を行線1,2,行線5,6……行線4n−
3,4n−２まで逐次ｎ回繰り返し，続いて，行線3,4,行線
7,8……4n−1,4nまで逐次ｎ回繰り返し，合わせて,2n回
の繰り返しによって液晶ディスプレイを表示する。
から3m本の列線へ画素データとしてアナログ階調データ
を逐次２回出力するとともに，この各回の出力に同期さ
せて，ゲート駆動回路15により２本の隣接する行線ｉと
ｉ＋１を逐次選択する。上記一連の動作を逐次2n回繰り
返しながら液晶ディスプレイを表示する。ただし，イン
タレース駆動を行う場合は上記行線を２本おきに選択駆
動し，上記一連の動作を行線1,2,行線5,6……行線4n−
3,4n−２まで逐次ｎ回繰り返し，続いて，行線3,4,行線
7,8……4n−1,4nまで逐次ｎ回繰り返し，合わせて,2n回
の繰り返しによって液晶ディスプレイを表示する。
標準精細度の場合は,1色の外部入力アナログ階調デー
タに対して２つのA/D変換回路（A/D1,A/D2）3,4によっ
て,2本の隣接した列線または１本だけ間をおいて隣接し
た列線の同一の画素データに変換し，倍精細度の場合と
同様の処理後，特にソース駆動回路131〜13S内のメモリ
141〜14Sに第１図（２）の行線ｋとｋ＋１（ｋは奇数）
の画素配列になるように画素データを格納する。かかる
メモリ内の２つの行線の画素データを行線に送り出す
時，始めは，ゲート駆動回路15により行線１本だけ間を
おいて隣接する２本の行線i,i＋２を同時に選択駆動
し，引き続き，次に，ゲート駆動回路15により上記行線
ｉに隣接する次の行線と１本だけ間をおいて隣接する行
線の合わせて２本の行線ｉ＋i,i＋３を同時に選択駆動
する。上記一連の動作を逐次ｎ回繰り返しながら液晶デ
ィスプレイを表示する。
タに対して２つのA/D変換回路（A/D1,A/D2）3,4によっ
て,2本の隣接した列線または１本だけ間をおいて隣接し
た列線の同一の画素データに変換し，倍精細度の場合と
同様の処理後，特にソース駆動回路131〜13S内のメモリ
141〜14Sに第１図（２）の行線ｋとｋ＋１（ｋは奇数）
の画素配列になるように画素データを格納する。かかる
メモリ内の２つの行線の画素データを行線に送り出す
時，始めは，ゲート駆動回路15により行線１本だけ間を
おいて隣接する２本の行線i,i＋２を同時に選択駆動
し，引き続き，次に，ゲート駆動回路15により上記行線
ｉに隣接する次の行線と１本だけ間をおいて隣接する行
線の合わせて２本の行線ｉ＋i,i＋３を同時に選択駆動
する。上記一連の動作を逐次ｎ回繰り返しながら液晶デ
ィスプレイを表示する。
これら倍精細度と標準精細度のパネル上の画素表示の
一部を各々第４図（２）（ａ），（ｂ）に示す。標準精
細度の場合は倍精細度の場合に比べ，行，列ともに２倍
の大きさになって表示される。ここで，第４図のR,G,B
の各々に付加した添字は第１の実施例の説明と同様に第
３図内の時刻Ｔの添字に対応している。
一部を各々第４図（２）（ａ），（ｂ）に示す。標準精
細度の場合は倍精細度の場合に比べ，行，列ともに２倍
の大きさになって表示される。ここで，第４図のR,G,B
の各々に付加した添字は第１の実施例の説明と同様に第
３図内の時刻Ｔの添字に対応している。
第３の実施例 液晶階調ディスプレイパネル２が第２図（３）に示し
たカラー表示，ストライプ画素配列の場合はパネルは6m
（ｍは整数）本の列線と2n（ｎは整数）本の行線から構
成され，第１図に示した実施例を以下のように考えれば
よい。
たカラー表示，ストライプ画素配列の場合はパネルは6m
（ｍは整数）本の列線と2n（ｎは整数）本の行線から構
成され，第１図に示した実施例を以下のように考えれば
よい。
第１図の実施例で外部入力アナログ階調データ１から
メモリ111〜11Sまでの構成をR,G,B外部入力アナログ階
調データに対してそれぞれ同一の構成にし，合わせて３
つの構成にする。第１図ではソース駆動回路131〜13Sの
各々の回路の入力数は各々２つであるが，この場合はR,
G,B色の３色分で各々６入力になる。R,G,B色のアナログ
階調データ入力が倍精細度の場合と標準精細度の場合の
A/D変換回路に入力する２相のサンプリングクロックSCK
1,SCK2の位相，および，次段のメモリ111〜11Sへの書き
込み方法は前記実施例と同じである。
メモリ111〜11Sまでの構成をR,G,B外部入力アナログ階
調データに対してそれぞれ同一の構成にし，合わせて３
つの構成にする。第１図ではソース駆動回路131〜13Sの
各々の回路の入力数は各々２つであるが，この場合はR,
G,B色の３色分で各々６入力になる。R,G,B色のアナログ
階調データ入力が倍精細度の場合と標準精細度の場合の
A/D変換回路に入力する２相のサンプリングクロックSCK
1,SCK2の位相，および，次段のメモリ111〜11Sへの書き
込み方法は前記実施例と同じである。
各色当たりＳ個のメモリ111〜11Sから並列読出しを繰
り返し，各々読出した各色当たり2S個のディジタル階調
データ，合わせてR,G,B色で6S個のディジタル階調デー
タをm/S回繰り返しメモリ並列読出しし,1本の行線接続
される各色2m個,R,G,B色で6m個の全画素のデータを処理
部12でストライプ画素配列等の処理を行い，液晶ソース
駆動回路131〜13S内のメモリ141〜14Sに第２図（３）の
行線ｋのように設定する。
り返し，各々読出した各色当たり2S個のディジタル階調
データ，合わせてR,G,B色で6S個のディジタル階調デー
タをm/S回繰り返しメモリ並列読出しし,1本の行線接続
される各色2m個,R,G,B色で6m個の全画素のデータを処理
部12でストライプ画素配列等の処理を行い，液晶ソース
駆動回路131〜13S内のメモリ141〜14Sに第２図（３）の
行線ｋのように設定する。
その後，倍精細度の場合は，ソース駆動回路131〜13S
から6m本の列線へ画素データとしてアナログ階調データ
を出力するとともに，この出力に周期させて，ゲート駆
動回路15により１本の行線を選択する。上記一連の動作
を逐次2n回繰り返しながら液晶ディスプレイを表示す
る。ただし，倍精細度表示の場合でインタレース駆動を
行う場合は上記行線を１本おきに選択駆動し，上記一連
の動作を１行から2n−１行まで逐次ｎ回繰り返し，続い
て,2行から2nまで逐次ｎ回繰り返し，合わせて2n回の繰
り返しによって液晶ディスプレイを表示する。
から6m本の列線へ画素データとしてアナログ階調データ
を出力するとともに，この出力に周期させて，ゲート駆
動回路15により１本の行線を選択する。上記一連の動作
を逐次2n回繰り返しながら液晶ディスプレイを表示す
る。ただし，倍精細度表示の場合でインタレース駆動を
行う場合は上記行線を１本おきに選択駆動し，上記一連
の動作を１行から2n−１行まで逐次ｎ回繰り返し，続い
て,2行から2nまで逐次ｎ回繰り返し，合わせて2n回の繰
り返しによって液晶ディスプレイを表示する。
標準精細度の場合は,1色の外部入力アナログ階調デー
タに対して２つのA/D変換回路（A/D1,A/D2）3,4によっ
て,2本分の間をおいて隣接した列線の同一の画素データ
に変換し，倍精細度の場合と同様の処理後，ソース駆動
回路131〜13S内のメモリ141〜14Sに第２図（３）の行線
ｋの画素配列になるように画素データを格納する。かか
るメモリ内の画素データを行線に送り出す時，その出力
に同期させて，ゲート駆動回路15により２本の行線を同
時に選択する。上記一連の動作を逐次ｎ回繰り返しなが
ら液晶ディスプレイを表示する。
タに対して２つのA/D変換回路（A/D1,A/D2）3,4によっ
て,2本分の間をおいて隣接した列線の同一の画素データ
に変換し，倍精細度の場合と同様の処理後，ソース駆動
回路131〜13S内のメモリ141〜14Sに第２図（３）の行線
ｋの画素配列になるように画素データを格納する。かか
るメモリ内の画素データを行線に送り出す時，その出力
に同期させて，ゲート駆動回路15により２本の行線を同
時に選択する。上記一連の動作を逐次ｎ回繰り返しなが
ら液晶ディスプレイを表示する。
これら倍精細度と標準精細度のパネル上の画素表示の
一部を各々第４図（３）（ａ），（ｂ）に示す。標準精
細度の場合は倍精細度の場合に比べ，行，列ともに２倍
の大きさになって表示される。ここで，第４図のR,G,B
の添字も第1,第２の実施例の場合と同様に第３図内の時
刻Ｔの添字に対応している。
一部を各々第４図（３）（ａ），（ｂ）に示す。標準精
細度の場合は倍精細度の場合に比べ，行，列ともに２倍
の大きさになって表示される。ここで，第４図のR,G,B
の添字も第1,第２の実施例の場合と同様に第３図内の時
刻Ｔの添字に対応している。
以上の実施例では，ソース駆動回路，ゲート駆動回路
をパネル１の片側に配置して示したが，両者，または，
何れか一方の回路をパネル１の両側に配置して駆動して
もよい。
をパネル１の片側に配置して示したが，両者，または，
何れか一方の回路をパネル１の両側に配置して駆動して
もよい。
両側のゲート駆動回路から行線を駆動する場合でも，
行線の駆動のみに着目すればゲート駆動回路の配置にか
かわらず，前述したとおりになる。例えば，ゲート駆動
回路をパネルの左右両側に配置する構成において，第１
と第３の実施例の場合，左右のゲート駆動回路から行線
を１本おきに接続する構成にする。倍精細度表示のとき
は左右のゲート駆動回路から交互に行線を駆動し，標準
精細度表示のときは左右のゲート駆動回路から隣接する
１本の行線を同時に駆動すればよい。また，ゲート駆動
回路をパネルの左右両側に配置する構成において，第２
の実施例の場合は，左右のゲート駆動回路から行線を２
本おきに接続する構成にする。倍精細度表示のときは一
方の側のゲート駆動回路から隣接する２本の行線を逐次
駆動し，次に反対の側のゲート駆動回路から隣接する２
本の行線を逐次駆動し，これらの動作を繰り返してノン
インタレース駆動にするか，一方の側のゲート駆動回路
から隣接する２本の行線を逐次駆動して,2本の行線を飛
ばして，同じ側のゲート駆動回路から隣接する２本の行
線を逐次駆動し，これをｎ回繰り返し，次に，他端のゲ
ート駆動回路から隣接する２本の行線を逐次駆動して,2
本の行線を飛ばして，同じ側のゲート駆動回路から隣接
する２本の行線を逐次駆動し，これをｎ回繰り返し,1画
素表示で合わせて2n回繰り返すインタレース駆動を行え
ばよい。標準精細度表示のときは隣接す２本の行線を逐
次駆動し，この時，両側のゲート駆動回路から同時に駆
動し，これをｎ回繰り返して画面表示を行えばよい。
行線の駆動のみに着目すればゲート駆動回路の配置にか
かわらず，前述したとおりになる。例えば，ゲート駆動
回路をパネルの左右両側に配置する構成において，第１
と第３の実施例の場合，左右のゲート駆動回路から行線
を１本おきに接続する構成にする。倍精細度表示のとき
は左右のゲート駆動回路から交互に行線を駆動し，標準
精細度表示のときは左右のゲート駆動回路から隣接する
１本の行線を同時に駆動すればよい。また，ゲート駆動
回路をパネルの左右両側に配置する構成において，第２
の実施例の場合は，左右のゲート駆動回路から行線を２
本おきに接続する構成にする。倍精細度表示のときは一
方の側のゲート駆動回路から隣接する２本の行線を逐次
駆動し，次に反対の側のゲート駆動回路から隣接する２
本の行線を逐次駆動し，これらの動作を繰り返してノン
インタレース駆動にするか，一方の側のゲート駆動回路
から隣接する２本の行線を逐次駆動して,2本の行線を飛
ばして，同じ側のゲート駆動回路から隣接する２本の行
線を逐次駆動し，これをｎ回繰り返し，次に，他端のゲ
ート駆動回路から隣接する２本の行線を逐次駆動して,2
本の行線を飛ばして，同じ側のゲート駆動回路から隣接
する２本の行線を逐次駆動し，これをｎ回繰り返し,1画
素表示で合わせて2n回繰り返すインタレース駆動を行え
ばよい。標準精細度表示のときは隣接す２本の行線を逐
次駆動し，この時，両側のゲート駆動回路から同時に駆
動し，これをｎ回繰り返して画面表示を行えばよい。
実施例では１つのアナログ階調データに対してA/D変
換回路を２つ設け，倍精細度表示と標準精細度表示の何
れでも，この２つのA/D変換回路を動作させて説明した
が，標準精細度表示のときは１つのA/D変換回路を動作
させてA/D変換回路のデータを２つの同じデータにして
メモリ111〜11Sに書き込んでもよい。
換回路を２つ設け，倍精細度表示と標準精細度表示の何
れでも，この２つのA/D変換回路を動作させて説明した
が，標準精細度表示のときは１つのA/D変換回路を動作
させてA/D変換回路のデータを２つの同じデータにして
メモリ111〜11Sに書き込んでもよい。
実施例ではメモリ111〜11S,処理部12をソース駆動回
路131〜13Sと分離して図示し，説明したが，これらメモ
リ111〜11Sから処理部12までをソース駆動回路131〜13S
に内蔵させた構成でもよい。
路131〜13Sと分離して図示し，説明したが，これらメモ
リ111〜11Sから処理部12までをソース駆動回路131〜13S
に内蔵させた構成でもよい。
倍精細度のデータは高速信号のためメモリ11をＳ分割
して直列入力・並列出力の変換動作を行い，これに合わ
せて，ソース駆動回路13もＳ分割して並列入力動作を行
うように実施例では説明したが，高速な入力動作のソー
ス駆動回路が利用できる場合は，速度に応じて分割数Ｓ
を少なくするとか,S＝１にすればよい。
して直列入力・並列出力の変換動作を行い，これに合わ
せて，ソース駆動回路13もＳ分割して並列入力動作を行
うように実施例では説明したが，高速な入力動作のソー
ス駆動回路が利用できる場合は，速度に応じて分割数Ｓ
を少なくするとか,S＝１にすればよい。
実施例では倍精細度表示の行線選択範囲（走査線数）
と列線表示範囲が標準精細度表示の各々２倍として説明
したが，パネル自体は２倍の構成にしておき，倍精細度
表示はそのデータによっては行数と列数の両方，または
一方について，その一部を使用して，表示することもで
きる。この場合，ソース駆動回路へのデータの書き込み
は例えば行線に接続される全画素の内，行線の左右端か
らいくつかの画素のデータを無条件に黒データにして，
上記以外の画素のデータを外部入力アナログ階調データ
を利用して設定し，ゲート駆動回路からの行線選択は例
えばパネルの上下端からいくつかの行線を駆動しないよ
うに制御して，実際に表示する行線と列線の駆動に対し
ては実施例の行線の逐次駆動回路とは異なる，他は全く
同様に考えればよい。
と列線表示範囲が標準精細度表示の各々２倍として説明
したが，パネル自体は２倍の構成にしておき，倍精細度
表示はそのデータによっては行数と列数の両方，または
一方について，その一部を使用して，表示することもで
きる。この場合，ソース駆動回路へのデータの書き込み
は例えば行線に接続される全画素の内，行線の左右端か
らいくつかの画素のデータを無条件に黒データにして，
上記以外の画素のデータを外部入力アナログ階調データ
を利用して設定し，ゲート駆動回路からの行線選択は例
えばパネルの上下端からいくつかの行線を駆動しないよ
うに制御して，実際に表示する行線と列線の駆動に対し
ては実施例の行線の逐次駆動回路とは異なる，他は全く
同様に考えればよい。
以上説明したように，本発明の液晶表示駆動方式は，
倍精細度ディスプレイパネルを用いて，ソース駆動系で
は１つのアナログ画像信号当たり２つのA/D変換回路を
用い，外部からの入力するアナログ画像信号の精細度に
対応してA/D変換回路のサンプリングクロックの位相を
変更するだけで，同一の回路構成のソース駆動回路の利
用が可能になり，回路構成の共通・一体化が可能にな
る。
倍精細度ディスプレイパネルを用いて，ソース駆動系で
は１つのアナログ画像信号当たり２つのA/D変換回路を
用い，外部からの入力するアナログ画像信号の精細度に
対応してA/D変換回路のサンプリングクロックの位相を
変更するだけで，同一の回路構成のソース駆動回路の利
用が可能になり，回路構成の共通・一体化が可能にな
る。
さらに，倍精細度表示か標準精細度表示かに対応して
ゲート駆動回路によって上記ソース駆動回路かの出力動
作に同期させて１本の行線を選択するか隣接する２本の
行線または１本間をおいて隣接する２本の行線を同時に
選択するかを切り分けてゲート選択することによって倍
精細度ディスプレイパネル１種類で倍精細度表示と標準
精細度表示の何れも可能になり，用途が拡がるととも
に，倍精細度ディスプレイ装置と標準精細度ディスプレ
イ装置の両方を準備しないで済み，設置場所の有効利用
も期待できる。
ゲート駆動回路によって上記ソース駆動回路かの出力動
作に同期させて１本の行線を選択するか隣接する２本の
行線または１本間をおいて隣接する２本の行線を同時に
選択するかを切り分けてゲート選択することによって倍
精細度ディスプレイパネル１種類で倍精細度表示と標準
精細度表示の何れも可能になり，用途が拡がるととも
に，倍精細度ディスプレイ装置と標準精細度ディスプレ
イ装置の両方を準備しないで済み，設置場所の有効利用
も期待できる。
さらに，本発明を適用したディスプレイにおいては，
ノンインタレース駆動表示と，インタレース駆動表示と
を自由に切換えて表示できることは言うまでもない。
ノンインタレース駆動表示と，インタレース駆動表示と
を自由に切換えて表示できることは言うまでもない。
第１図は本発明の一実施例の構成図，第２図は多階調液
晶ディスプレイパネル内の２次元マトリクスを示し，
（１）はモノクロの場合，（２）はカラー表示でRGBカ
ラー画素配列がデルタ画素配列の場合，（３）はカラー
表示でRGB画素配列がストライプ画素配列の場合，第３
図は本発明において外部入力アナログ階調データを２つ
のA/D変換回路で変換するときの２相のサンプリングク
ロックの位相関係を示す図で（１）は倍精細度表示の場
合，（２）は標準精細度表示の場合，第４図（１），
（２），（３）は本発明を適用してパネル上に画像表示
したときのパネル上の画素表示の一部を，第２図の
（１），（２），（３）の場合に対応してそれぞれ示す
図である。 ＜符号の説明＞ １……外部入力アナログ階調データ ２……ディスプレイパネル 3,4……A/D変換回路 5,6……サンプリングクロック ７……遅延回路、８……選択回路 11,14……メモリ 9,10……ディジタル階調データ 12……処理部、13……ソース駆動回路 15……ゲート駆動回路、16……制御信号
晶ディスプレイパネル内の２次元マトリクスを示し，
（１）はモノクロの場合，（２）はカラー表示でRGBカ
ラー画素配列がデルタ画素配列の場合，（３）はカラー
表示でRGB画素配列がストライプ画素配列の場合，第３
図は本発明において外部入力アナログ階調データを２つ
のA/D変換回路で変換するときの２相のサンプリングク
ロックの位相関係を示す図で（１）は倍精細度表示の場
合，（２）は標準精細度表示の場合，第４図（１），
（２），（３）は本発明を適用してパネル上に画像表示
したときのパネル上の画素表示の一部を，第２図の
（１），（２），（３）の場合に対応してそれぞれ示す
図である。 ＜符号の説明＞ １……外部入力アナログ階調データ ２……ディスプレイパネル 3,4……A/D変換回路 5,6……サンプリングクロック ７……遅延回路、８……選択回路 11,14……メモリ 9,10……ディジタル階調データ 12……処理部、13……ソース駆動回路 15……ゲート駆動回路、16……制御信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｍ ６５０ ６５０Ｃ 5/00 ５２０ 5/00 ５２０Ｗ ５５０ ５５０Ｈ 5/18 5/18 (72)発明者 川田 忠通 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 神谷 長生 兵庫県神戸市西区高塚台４丁目３番１ 星電器製造株式会社開発技術研究所内 (72)発明者 安居 勝 兵庫県神戸市西区高塚台４丁目３番１ 星電器製造株式会社開発技術研究所内 (72)発明者 中村 忠夫 兵庫県神戸市西区高塚台４丁目３番１ 星電器製造株式会社開発技術研究所内 (56)参考文献 特開 昭57−205789（ＪＰ，Ａ) 特開 昭59−133589（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/20 - 3/38 G09G 5/00 - 5/40 G02F 1/133
Claims (1)
- 【請求項１】行線（ゲート線）と列線（ソース線）が標
準精細度液晶，ディスプレイパネルの各々２倍で構成さ
れる倍精細度液晶ディスプレイパネルを用いて倍精細度
表示と標準精細度表示とに切換えて画像表示させる液晶
表示駆動方式であって， ソース駆動系回路による列線駆動では， １つの画像データ当たり２つのA/D変換回路を用意して
入力アナログ階調データが倍精細用画像信号のときは上
記２つのA/D変換回路に印加するサンプリングクロック
の位相を180度ずらしてデータ処理を行い，標準精細用
画像信号のときは上記２つのA/D変換回路に印加するサ
ンプリングクロックを同相にしてデータ処理を行うか，
いずれか一方のA/D変換回路の出力を２つの同一のデー
タにしてデータ処理を行い，かかるデータに基づいてソ
ース駆動回路による列線の駆動を行いアナログ階調デー
タを画素へ出力するとともに， ゲート駆動回路による行線駆動では， 上記ソース駆動回路からの出力動作に同期させて，倍精
細度表示のときはノンインタレース駆動では１本の行線
の逐次選択を繰り返し，インタレース駆動では１本の行
線の選択と１本の行線の飛び越し動作を繰り返すか，ま
たは隣接する２本の行線の逐次選択と次の２本の行線の
飛び越し動作を繰り返して行うことにより，標準精細度
表示のときは隣接する２本の行線または１本だけ間をお
いて隣接する行線を同時に選択することを繰り返して行
うことにより，前記ディスプレイパネル上に画像表示す
ることを特徴とする液晶表示駆動方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124079A JP2862332B2 (ja) | 1990-05-16 | 1990-05-16 | 液晶表示駆動方式 |
| US07/698,988 US5168270A (en) | 1990-05-16 | 1991-05-13 | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| EP91107968A EP0457329B1 (en) | 1990-05-16 | 1991-05-16 | Liquid crystal display device and driving method therefor |
| DE69111888T DE69111888T2 (de) | 1990-05-16 | 1991-05-16 | Flüssigkristallanzeigevorrichtung und Steuerverfahren dafür. |
| KR1019910007936A KR940005241B1 (ko) | 1990-05-16 | 1991-05-16 | 액정표시장치 및 그 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124079A JP2862332B2 (ja) | 1990-05-16 | 1990-05-16 | 液晶表示駆動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0420992A JPH0420992A (ja) | 1992-01-24 |
| JP2862332B2 true JP2862332B2 (ja) | 1999-03-03 |
Family
ID=14876410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2124079A Expired - Lifetime JP2862332B2 (ja) | 1990-05-16 | 1990-05-16 | 液晶表示駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862332B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919248B2 (ja) * | 1993-10-29 | 1999-07-12 | 日本電気株式会社 | Ｌｃｄマルチスキャンモニタ |
| JP2012008203A (ja) * | 2010-06-22 | 2012-01-12 | Sharp Corp | 表示装置 |
| JP2012008202A (ja) * | 2010-06-22 | 2012-01-12 | Sharp Corp | 表示装置 |
| CN113793561B (zh) * | 2021-09-23 | 2023-12-05 | 京东方科技集团股份有限公司 | 一种单色显示方法以及单色显示装置 |
-
1990
- 1990-05-16 JP JP2124079A patent/JP2862332B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0420992A (ja) | 1992-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005241B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US5579027A (en) | Method of driving image display apparatus | |
| JP3638121B2 (ja) | データ信号線駆動回路およびそれを備える画像表示装置 | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| US5684502A (en) | Driving apparatus for liquid crystal display | |
| US5982347A (en) | Drive circuit for color display device | |
| JPH09325741A (ja) | 画像表示システム | |
| JP2002311913A (ja) | 液晶表示装置及び制御回路 | |
| US6266041B1 (en) | Active matrix drive circuit | |
| JP2003015611A (ja) | 液晶駆動装置 | |
| JP3410952B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2862332B2 (ja) | 液晶表示駆動方式 | |
| JP3156327B2 (ja) | 液晶表示装置 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JPH0895529A (ja) | 液晶表示装置のデータ制御方法 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JP2685079B2 (ja) | マトリクス表示装置 | |
| US20020149554A1 (en) | Display device having an improved video signal drive circuit | |
| JP3387148B2 (ja) | 液晶パネルの駆動装置とその駆動装置に用いるデータ変換法 | |
| JPH01248195A (ja) | フラットパネルディスプレイ | |
| JP4454068B2 (ja) | 表示装置の制御回路 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JPH0851584A (ja) | 液晶駆動回路 | |
| JP2013109130A (ja) | 電気光学装置、電子機器および制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |