JP3638121B2 - データ信号線駆動回路およびそれを備える画像表示装置 - Google Patents
データ信号線駆動回路およびそれを備える画像表示装置 Download PDFInfo
- Publication number
- JP3638121B2 JP3638121B2 JP2000319871A JP2000319871A JP3638121B2 JP 3638121 B2 JP3638121 B2 JP 3638121B2 JP 2000319871 A JP2000319871 A JP 2000319871A JP 2000319871 A JP2000319871 A JP 2000319871A JP 3638121 B2 JP3638121 B2 JP 3638121B2
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- signal line
- voltage
- polarity
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル画像信号を入力信号とするデジタル方式のマトリクス型画像表示装置のデータ信号線駆動回路、およびそれを備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
従来、アクティブマトリクス型の液晶表示装置などの、走査信号線およびデータ信号線を用いたマトリクス型の画像表示装置では一般に交流駆動が行われている。このような画像表示装置のうち、デジタル画像信号を入力信号とするデジタル方式の画像表示装置の大部分におけるデータ信号線駆動回路には、交流駆動を行うためにデータ信号線のそれぞれに対してＤ／Ａ変換回路の後段に正極性・負極性両用のボルテージフォロアが使用される。特開平９−２６７６５号公報には、このようなボルテージフォロア（出力アンプ）を用いた場合にはＤ／Ａ変換回路も正極性および負極性の両電圧範囲に対応させる必要があって回路規模が大きくなることから、隣接する２本のデータ信号線に対して正極性用の出力アンプを備えた処理回路と負極性用の出力アンプを備えた処理回路とを１つずつ設け、各処理回路への入力元と各処理回路からの出力先とを上記データ信号線同士で極性が異なるように切り替える構成が開示されている。また、特開２０００−１００７５号公報および特開平９−２８１９３０号公報にも、同様の構成が開示されている。
【０００３】
また、特開平１１−７３１６４号公報には、液晶パネルの上下に出力バッファを備えたデータ信号線駆動回路を配置して、一方を正極性用、他方を負極性用とするとともに、一方が奇数番目のデータ信号線を駆動するときに他方が偶数番目のデータ信号線を駆動するように接続を切り替えるようにした構成が開示されている。特開平８−１３７４４３号公報には、画素アレイの上下にそれぞれ正極性用の増幅器と負極性用の増幅器とを備えたデータ信号線駆動回路を設け、一方が奇数番目のデータ信号線、他方が偶数番目のデータ信号線を互いに極性が異なるように駆動するとともに、１フィールドごとに極性を反転させるようにした構成が開示されている。
【０００４】
【発明が解決しようとする課題】
最近の携帯情報端末に代表されるバッテリー駆動装置用の画像表示装置には、長時間使用が可能な低消費電力化が求められている。ところが、上述したようなボルテージフォロアを備えるデータ信号線駆動回路では、ボルテージフォロアのバイアス電流の総和が大きく、消費電力が大きくなってしまうという問題がある。
【０００５】
また、ボルテージフォロアを備えるデジタル画像信号の処理回路が多数存在することによりデータ信号線駆動回路の回路規模がやはり大きく、高解像度の画像表示装置に対応することができないという問題もある。
【０００６】
本発明は、上記の問題点を解決するためになされたものであり、その目的は、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路、およびそれを備える画像表示装置を提供することにある。本発明の他の目的は、上記目的に加えてさらに画像表示装置の高解像度化を図ることのできるデータ信号線駆動回路、およびそれを備える画像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明のデータ信号線駆動回路は、上記課題を解決するために、走査信号線とデータ信号線とを有する画像表示装置の上記データ信号線に、入力されるデジタル画像信号をＤ／Ａ変換して得られるアナログ画像信号をボルテージフォロアを介し、隣接する上記データ信号線同士の所定電圧に対する電圧極性が反転するとともに、同一の上記データ信号線の上記電圧極性が所定周期ごとに反転する極性関係で出力するデータ信号線駆動回路において、上記電圧極性の正極性用のＤ／Ａ変換回路と正極性用のボルテージフォロアとを備える正極性系統と、負極性用のＤ／Ａ変換回路と負極性用のボルテージフォロアとを備える負極性系統とが、連続する６本の上記データ信号線を１組として各組に対して１つずつ設けられるとともに各組内では互いに隣接する３本のデータ信号線が第１および第２群を構成し、上記正極性用および負極性用のボルテージフォロアそれぞれの電源電圧範囲が正極性・負極性両用ボルテージフォロアにおける電源電圧範囲の高電圧側の半分、低電圧側の半分であって、前記第１群における両端の２本のデータ信号線および前記第２群における真ん中の１本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに正極性用あるいは負極性用のボルテージフォロアに交互に出力する第１のセレクタと、前記第１群における真ん中の１本のデータ信号線および前記第２群における両端の２本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに、第１のセレクタと逆となるように負極性用あるいは正極性用のボルテージフォロアに交互に出力する第２のセレクタと、上記正極性用および負極性用のボルテージフォロアからの出力信号が対応するデータ信号線へ並列に出力されるように経路を切り替える切り替え回路と、を備えていることを特徴としている。
【０００８】
上記の発明によれば、連続する３本以上の所定本数のデータ信号線からなる各組に対して正極性系統と負極性系統とを１つずつ設け、選択回路によってそれぞれの系統に、１組あたりに入力される複数のデジタル画像信号を１走査期間に順次選択入力するとともに、切り替え回路によって各ボルテージフォロアの出力信号を対応する上記データ信号線の順序で並列に出力する。さらに、ボルテージフォロアを正極性用と負極性用とに分けて設け、それぞれの電源電圧範囲を、正極性・負極性両用のボルテージフォロアを用いる場合の高電圧側の半分、低電圧側の半分とする。
【０００９】
これによって、入力される全てのデジタル画像信号を処理することを可能としながら、ボルテージフォロアが１組あたりデータ信号線の数よりも少ない数ずつ設けられているだけであるので、全てのデータ信号線にボルテージフォロアが設けられている場合と比較して総数が少なくなるとともに、各ボルテージフォロアのバイアス電流も抑えられる。従って、ボルテージフォロアのバイアス電流の総和は小さくなる。
【００１０】
以上により、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路を提供することができる。
【００１１】
また、入力されるデジタル画像信号を処理する系統の数が減少するので、より小さいピッチのデータ信号線を有する画像表示装置を駆動することができる。従って、画像表示装置の高解像度化を図ることもできる。
【００１２】
さらに本発明のデータ信号線駆動回路は、上記課題を解決するために、上記正極性系統と上記負極性系統とが、連続する所定偶数本の上記データ信号線を１組として各組に対して１つずつ設けられていることを特徴としている。
【００１３】
上記の発明によれば、１組が４本以上の所定偶数本のデータ信号線からなるので、同一時刻に正極性系統と負極性系統との両方を使用することができる。従って、一方の系統の使用中に他方の系統でスタンバイ消費電力が生じることがなく、より低消費電力化を図ることができる。
【００１４】
さらに本発明のデータ信号線駆動回路は、上記課題を解決するために、上記正極性系統と上記負極性系統とが、上記走査信号線方向に隣接するＲＧＢの３つのサブピクセルからなるピクセル２つ分の上記データ信号線を１組として各組に対して１つずつ設けられていることを特徴としている。
【００１５】
上記の発明によれば、２ピクセル分の数のデータ信号線からなる各組に対して正極性系統と負極性系統とを１つずつ設けるので、選択回路による選択入力動作および切り替え回路による切り替え動作を、ＲＧＢの各色単位で容易に行うことができる。また、一般的なカラー表示の画像表示装置に搭載することのできる汎用性の高いデータ信号線駆動回路となる。
【００１６】
また、本発明の画像表示装置は、上記課題を解決するために、前述のいずれかのデータ信号線駆動回路と、上記データ信号線駆動回路の出力信号が対応する上記データ信号線に出力されるように上記切り替え回路の出力端子と上記データ信号線との接続経路を切り替えるデマルチプレクサとを備えていることを特徴としている。
【００１７】
上記の発明によれば、前述のデータ信号線駆動回路の出力信号をデマルチプレクサによって対応するデータ信号線に出力して画像表示を行うので、１走査期間に切り替え回路からアナログ画像信号が時系列で分割出力される場合に、対応するデータ信号線への分配を容易に行うことができるとともに、低消費電力化を図ることのできる画像表示装置を提供することができる。
【００１８】
【発明の実施の形態】
本発明のデータ信号線駆動回路およびそれを備える画像表示装置を具現する一実施の形態について、図１ないし図４に基づいて説明すれば、以下の通りである。
【００１９】
図３に、画像表示装置の一例としての液晶表示装置１の構成を示す。液晶表示装置１は、画素のスイッチング素子としてＴＦＴを使用するアクティブマトリクス型でデジタル方式の液晶表示装置である。液晶表示装置１は画素アレイ２、データ信号線駆動回路３、および走査信号線駆動回路４を備えている。また、画素アレイ２には、多数のデータ信号線ＳＬi （i ＝１，２，…，ｎ）と多数の走査信号線ＧＬj （j ＝１，２，…，ｍ）とが互いに交差した状態で接続されている。隣接する２本のデータ信号線ＳＬi ・ＳＬi+1 と、隣接する２本の走査信号線ＧＬj ・ＧＬj+1 とで包囲された部分に画素２ａが設けられ、複数の画素２ａ…が全体としてマトリクス状に配置されている。
【００２０】
同図に示すように、データ信号線駆動回路３には外部からクロック信号ＣＫＳ、スタート信号ＳＰＳ、およびデジタル画像信号ＤＡＴが入力される。データ信号線駆動回路３は１水平走査期間のデジタル画像信号ＤＡＴが入力されるとこれを記憶し、これらのデジタルデータを後述のＤ／Ａ変換回路によってアナログ画像信号に変換して後述のボルテージフォロアを介して各データ信号線ＳＬi に書き込む働きをする。また、走査信号線駆動回路４には外部からクロック信号ＣＫＧおよびスタート信号ＳＰＧが入力される。走査信号線駆動回路４はこのクロック信号ＣＫＧなどのタイミング信号に同期して走査信号線ＧＬj を順次選択し、各画素２ａ内に設けられたスイッチング素子の開閉を制御することにより、各データ信号線ＳＬi に書き込まれたアナログ画像信号を各画素２ａに書き込むとともに、各画素２ａに保持させる働きをする。
【００２１】
図４に、画素２ａの構成を示す。各画素２ａは、スイッチング素子としての電界効果トランジスタ（とりわけＴＦＴ）５と画素容量とを備えている。画素容量は、液晶容量ＣＬと、必要に応じて付加される補助容量ＣＳとからなる。同図では画素容量の一方の電極（画素電極）が電界効果トランジスタ５のドレインおよびソースを介してデータ信号線ＳＬi と接続されている。また、電界効果トランジスタ５のゲートは走査信号線ＧＬj に接続され、画素容量の他方の電極が全画素２ａ…に共通の共通電極線に接続されている。画素２ａをこのような構成とすることにより、走査信号線ＧＬj を介して電界効果トランジスタ５のゲートに選択電圧を印加して電界効果トランジスタ５を導通させ、データ信号線ＳＬi を介して各液晶容量ＣＬの電圧を変化させる。これにより、液晶の透過率または反射率が変調されて画像表示が行われる。
【００２２】
次に、データ信号線駆動回路３について述べる。一般に、液晶表示装置では液晶にかかる電圧をフィールドごとに反転する（逆極性にする）交流駆動を行う必要があり、反転するタイミングが１水平走査期間ごとのライン反転方式、隣接するデータ信号線（ソースバスライン）ごとに反転するソース反転方式、左右上下のいずれに隣接する画素（ドット）も反転するドット反転方式がある。本実施の形態では、低消費電力化の効果が最も大きいソース反転方式の場合について説明する。
【００２３】
ソース反転方式では１本のデータ信号線ＳＬi に接続される画素の電圧の極性は、前記共通電極線の電圧に対して同一である。従って、大部分は同じような表示が続く一般の画像信号の場合、直前のデータ信号線ＳＬi の電位と略同じ値をとるのでデータ信号線駆動回路３からの追加の充電量が少なくて済むために、ライン反転方式やドット反転方式に比べて画像信号を液晶へ書き込むための消費電力は小さくなる。
【００２４】
図１に、データ信号線駆動回路３を構成する単位ブロック３(k,k+1) の構成を示す。ここで画素アレイ２においては、走査信号線ＧＬj 方向に隣接するＲＧＢの各画素２ａをサブピクセルとし、該３つのサブピクセルで１つのピクセルを構成しているものとする。単位ブロック３(k,k+1) は、画素アレイ２の走査信号線ＧＬj 方向端部、例えば図３で左端から数えてｋ（奇数）番目のピクセルｋおよびｋ＋１（偶数）番目のピクセルｋ＋１に接続される計６本のデータ信号線ＳＬi を１組として各組に対して設けられ、ＶＧＡならばデータ信号線駆動回路３に３２０個設けられ、ＳＶＧＡならばデータ信号線駆動回路３に４００個設けられる。また、複数の単位ブロック３(k,k+1) …でＩＣとして１パッケージ化することができる。
【００２５】
単位ブロック３(k,k+1) はセレクタ３１ａ・３１ｂ、スイッチ３２ａ・３２ｂ、レベルシフタ３３ａ・３３ｂ、Ｄ／Ａ変換回路３４ａ・３４ｂ、ボルテージフォロア３５ａ・３５ｂ、およびアナログスイッチ３６を備えている。このうちレベルシフタ３３ａ、Ｄ／Ａ変換回路３４ａ、およびボルテージフォロア３５ａは正極性専用の画像信号処理回路であって正極性系統を構成しており、レベルシフタ３３ｂ、Ｄ／Ａ変換回路３４ｂ、およびボルテージフォロア３５ｂは負極性専用の画像信号処理回路であって負極性系統を構成している。また、セレクタ３１ａ・３１ｂの前段には図示しないラッチ回路およびホールドメモリが設けられており、外部の制御回路から与えられたピクセルｋのデジタル画像信号Ｒk ・Ｇk ・Ｂk と、ピクセルｋ＋１のデジタル画像信号Ｒk+1 ・Ｇk+1 ・Ｂk+1 とを保持する。
【００２６】
セレクタ３１ａ・３１ｂ、およびスイッチ３２ａ・３２ｂは該デジタル画像信号Ｒk ・Ｇk ・Ｂk ・Ｒk+1 ・Ｇk+1 ・Ｂk+1 から、表示すべき順序とその極性とに応じて所定の信号を選択し、前記正極性系統と負極性系統とに入力する。極性関係は、隣接するデータ信号線ＳＬi ・ＳＬi+1 同士の共通電極線の電圧（所定電圧）に対する電圧極性が反転するとともに、同一のデータ信号線ＳＬi の上記電圧極性が所定周期ごとに反転するようにする。例えば、ある１水平走査期間（１走査期間）でデジタル画像信号Ｒk ・Ｂk ・Ｇk+1 に対して正極性の処理を行い、デジタル画像信号Ｇk ・Ｒk+1 ・Ｂk+1 に対して負極性の処理を行う場合、まず最初の３分の１の水平走査期間で同図に示す２ビットのソート制御信号SORT CNTL に基づき、セレクタ３１ａがデジタル画像信号Ｒk を選択するとともにセレクタ３１ｂがデジタル画像信号Ｒk+1 を選択する。そして、極性反転信号POL INV に基づき、スイッチ３２ａがセレクタ３１ａの出力端子とレベルシフタ３３ａの入力端子とを接続するとともに、スイッチ３２ｂがセレクタ３１ｂの出力端子とレベルシフタ３３ｂの入力端子とを接続する。
【００２７】
次の３分の１の水平走査期間では、スイッチ３２ａ・３２ｂの動作はそのままで、セレクタ３１ａがデジタル画像信号Ｇk+1 を選択するとともにセレクタ３１ｂがデジタル画像信号Ｇk を選択する。さらに次の３分の１の水平走査期間では、スイッチ３２ａ・３２ｂの動作はそのままで、セレクタ３１ａがデジタル画像信号Ｂk を選択するとともにセレクタ３１ｂがデジタル画像信号Ｂk+1 を選択する。上記の極性は所定周期で、例えばフィールドごとに反転され、この反転の際には極性反転信号POL INV が切り替わることにより、スイッチ３２ａがセレクタ３１ｂの出力端子とレベルシフタ３３ａの入力端子とを接続するとともに、スイッチ３２ｂがセレクタ３１ａの出力端子とレベルシフタ３３ｂの入力端子とを接続する。このように、セレクタ３１ａ・３１ｂ、およびスイッチ３２ａ・３２ｂは、入力される各デジタル画像信号を前述の極性関係を満たすように正極性系統と負極性系統とに分けて選択入力する選択回路として機能する。
【００２８】
こうして正極性系統あるいは負極性系統に入力されたデジタル画像信号に対し、レベルシフタ３３ａ・３３ｂが電圧レベルの変換を行い、Ｄ／Ａ変換回路３４ａ・３４ｂがアナログ画像信号への変換を行って、正極性データあるいは負極性データとしてボルテージフォロア３５ａ・３５ｂにそれぞれ入力する。
【００２９】
図２に、ボルテージフォロア３５ａ・３５ｂおよびアナログスイッチ３６の構成を示す。ソース反転方式では前記共通電極線の電圧（コモン電位）を一定にする必要があるため、正極性・負極性両用のボルテージフォロアを用いた場合にはアナログ画像信号の電圧範囲として正極性側に＋Ｖ／２、負極性側に−Ｖ／２のＶを生成することになり、ボルテージフォロアのバイアス電流による消費電力が大きくなっていた。本実施の形態では、正極性用のボルテージフォロア３５ａの電源電圧範囲をＶ／２〜Ｖとして正極性・負極性両用のボルテージフォロアの電源電圧範囲の高電圧側の半分とし、負極性用のボルテージフォロア３５ｂの電源電圧範囲をＧＮＤ〜Ｖ／２として正極性・負極性両用のボルテージフォロアの電源電圧範囲の低電圧側の半分としている。これにより、各ボルテージフォロアのバイアス電流による消費電力を削減することができる。
【００３０】
アナログスイッチ３６は、ボルテージフォロア３５ａから出力される正極性のアナログ画像信号と、ボルテージフォロア３５ｂから出力される負極性のアナログ画像信号とを、対応するデータ信号線ＳＬi の順序で並列に出力されるように、すなわち、それぞれが表示されるべきピクセルｋあるいはｋ＋１に出力されるように経路を切り替える切り替え回路として機能する。アナログスイッチ３６は、ｎ型ＭＯＳＦＥＴ３６ａ・３６ｃ・３６ｅ・３６ｇおよびｐ型ＭＯＳＦＥＴ３６ｂ・３６ｄ・３６ｆ・３６ｈを備えている。
【００３１】
ｎ型ＭＯＳＦＥＴ３６ａのドレインとｐ型ＭＯＳＦＥＴ３６ｂのソースとは互いに接続されており、その接続点はボルテージフォロア３５ａの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ａのソースとｐ型ＭＯＳＦＥＴ３６ｂのドレインとは互いに接続されており、その接続点は奇数番目のピクセルｋへの出力端子となっている。
【００３２】
ｎ型ＭＯＳＦＥＴ３６ｃのドレインとｐ型ＭＯＳＦＥＴ３６ｄのソースとは互いに接続されており、その接続点はボルテージフォロア３５ａの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ｃのソースとｐ型ＭＯＳＦＥＴ３６ｄのドレインとは互いに接続されており、その接続点は偶数番目のピクセルｋ＋１への出力端子となっている。
【００３３】
ｎ型ＭＯＳＦＥＴ３６ｅのドレインとｐ型ＭＯＳＦＥＴ３６ｆのソースとは互いに接続されており、その接続点はボルテージフォロア３５ｂの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ｅのソースとｐ型ＭＯＳＦＥＴ３６ｆのドレインとは互いに接続されており、その接続点は奇数番目のピクセルｋへの出力端子となっている。
【００３４】
ｎ型ＭＯＳＦＥＴ３６ｇのドレインとｐ型ＭＯＳＦＥＴ３６ｈのソースとは互いに接続されており、その接続点はボルテージフォロア３５ｂの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ｇのソースとｐ型ＭＯＳＦＥＴ３６ｈのドレインとは互いに接続されており、その接続点は偶数番目のピクセルｋ＋１への出力端子となっている。
【００３５】
また、ｎ型ＭＯＳＦＥＴ３６ａ・３６ｇおよびｐ型ＭＯＳＦＥＴ３６ｄ・３６ｆのそれぞれのゲートにはＯＮ・ＯＦＦ信号φが印加されるようになっており、ｎ型ＭＯＳＦＥＴ３６ｃ・３６ｅおよびｐ型ＭＯＳＦＥＴ３６ｂ・３６ｈのそれぞれのゲートにはＯＮ・ＯＦＦ信号φと極性が反対のＯＮ・ＯＦＦ信号／φ（φバー）が印加されるようになっている。
【００３６】
上記の構成のボルテージフォロア３５ａ・３５ｂおよびアナログスイッチ３６において、ボルテージフォロア３５ａから奇数番目のピクセルｋに属するサブピクセルのアナログ画像信号が出力され、ボルテージフォロア３５ｂから偶数番目のピクセルｋ＋１に属するサブピクセルのアナログ画像信号が出力される場合、ＯＮ・ＯＦＦ信号φがｎ型ＭＯＳＦＥＴの閾値以上の正電圧、ＯＮ・ＯＦＦ信号／φがｐ型ＭＯＳＦＥＴの閾値以下の負電圧となって、ｎ型ＭＯＳＦＥＴ３６ａ、ｐ型ＭＯＳＦＥＴ３６ｂ、ｎ型ＭＯＳＦＥＴ３６ｇ、およびｐ型ＭＯＳＦＥＴ３６ｈがＯＮ状態となり、ｎ型ＭＯＳＦＥＴ３６ｃ、ｐ型ＭＯＳＦＥＴ３６ｄ、ｎ型ＭＯＳＦＥＴ３６ｅ、およびｐ型ＭＯＳＦＥＴ３６ｆがＯＦＦ状態となる。これにより、ボルテージフォロア３５ａから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋへの出力端子に出力され、ボルテージフォロア３５ｂから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋ＋１への出力端子に出力される。
【００３７】
また、ボルテージフォロア３５ａから偶数番目のピクセルｋ＋１に属するサブピクセルのアナログ画像信号が出力され、ボルテージフォロア３５ｂから奇数番目のピクセルｋに属するサブピクセルのアナログ画像信号が出力される場合、ＯＮ・ＯＦＦ信号φ・／φの極性が前述の場合と反対となって、ｎ型ＭＯＳＦＥＴ３６ｃ、ｐ型ＭＯＳＦＥＴ３６ｄ、ｎ型ＭＯＳＦＥＴ３６ｅ、およびｐ型ＭＯＳＦＥＴ３６ｆがＯＮ状態となり、ｎ型ＭＯＳＦＥＴ３６ａ、ｐ型ＭＯＳＦＥＴ３６ｂ、ｎ型ＭＯＳＦＥＴ３６ｇ、およびｐ型ＭＯＳＦＥＴ３６ｈがＯＦＦ状態となる。これにより、ボルテージフォロア３５ａから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋ＋１への出力端子に出力され、ボルテージフォロア３５ｂから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋへの出力端子に出力される。
【００３８】
さらに、図１に示すように、単位ブロック３(k,k+1) と、対応するデータ信号線ＳＬi との間にはデマルチプレクサ６k ・６k+1 が設けられている。デマルチプレクサ６k の入力端子はアナログスイッチ３６のピクセルｋへの出力端子に接続されており、デマルチプレクサ６k はＲＧＢを区別する信号RGB CNTLに基づき、デジタル画像信号Ｒk ・Ｇk ・Ｂk をＤ／Ａ変換して得られたアナログ画像信号Ｒk ’・Ｇk ’・Ｂk ’のサブピクセルに接続される各データ信号線ＳＬi への３つの出力端子のうちから表示すべきものを選択して、上記入力端子（ピクセルｋへの出力端子）と各データ信号線ＳＬi との接続経路を切り替える。
【００３９】
デマルチプレクサ６k+1 の入力端子はアナログスイッチ３６のピクセルｋ＋１への出力端子に接続されており、デマルチプレクサ６k+1 は信号RGB CNTLに基づき、デジタル画像信号Ｒk+1 ・Ｇk+1 ・Ｂk+1 をＤ／Ａ変換して得られたアナログ画像信号Ｒk+1 ’・Ｇk+1 ’・Ｂk+1 ’のサブピクセルに接続される各データ信号線ＳＬi への３つの出力端子のうちから表示すべきものを選択して、上記入力端子（ピクセルｋ＋１への出力端子）と各データ信号線ＳＬi との接続経路を切り替える。これにより、データ信号線駆動回路３の各出力信号が対応するデータ信号線ＳＬi に出力される。
【００４０】
上述の液晶表示装置１の１水平走査期間におけるセレクタ３１ａ・３１ｂ、スイッチ３２ａ・３２ｂ、アナログスイッチ３６、およびデマルチプレクサ６k ・６k+1 の状態について、表１に奇数フィールド時の状態例を、表２に偶数フィールド時の状態例を示す。
【００４１】
【表１】
【００４２】
【表２】
【００４３】
なお、両表において、「SEL 」はセレクタを、「SW」はスイッチ（３２ａ・３２ｂの両者を合わせた状態）を、「ASW 」はアナログスイッチ（３６全体の状態）を、「DMUX」はデマルチプレクサを表し、「H 」は水平走査期間を表す。また、「SEL 」の欄は、セレクタ３１ａ・３１ｂがそれぞれデジタル画像信号Ｒk ・Ｇk ・Ｂk ・Ｒk+1 ・Ｇk+1 ・Ｂk+1 のいずれを選択しているかを表し、「DMUX」の欄はアナログ画像信号Ｒk ’・Ｇk ’・Ｂk ’・Ｒk+1 ’・Ｇk+1 ’・Ｂk+1 ’のいずれのデータ信号線ＳＬi への経路に切り替わっているかを表す。１H 以降は、０H 〜と同様の状態が繰り返される。
【００４４】
また、１水平走査期間におけるアナログ画像信号のフローについて、表３に奇数フィールド時の状態例を、表４に偶数フィールド時の状態例を示す。
【００４５】
【表３】
【００４６】
【表４】
【００４７】
両表において、「+ボルテージフォロア入力」および「-ボルテージフォロア入力」の欄はそれぞれ、正極性用のボルテージフォロア３５ａ、負極性用のボルテージフォロア３５ｂに入力されるアナログ画像信号が１水平走査期間の３分の１ごとにどのように変化するかを表している。また、「奇数出力ライン」および「偶数出力ライン」の欄はそれぞれ、図２における奇数番目のピクセルｋ、偶数番目のピクセルｋ＋１へ出力されるアナログ画像信号の極性が１水平走査期間の３分の１ごとにどのように変化するかを表している。
【００４８】
以上に述べたように、本実施の形態のデータ信号線駆動回路３では、ホールドメモリより後段のレベルシフタ、Ｄ／Ａ変換回路、およびボルテージフォロアを正極性専用と負極性専用との２種類の系統に分けて用意し、データ信号線駆動回路３の全体を通して正極性系統と負極性系統とを交互に配置した。そして、１つの正極性系統と１つの負極性系統とをそれぞれ、入力されるデジタル画像信号を処理する１つの画像信号処理回路として、該画像信号処理回路の総数を走査信号線ＧＬj 方向のピクセル数に等しくした。例えばＶＧＡならば６４０個であり、ＳＶＧＡならば８００個である。
【００４９】
また、入力されるデジタル画像信号Ｒk ・Ｇk ・Ｂk ・Ｒk+1 ・Ｇk+1 ・Ｂk+1 を、隣接するデータ信号線ＳＬi 同士の所定電圧に対する電圧極性が反転するとともに、同一のデータ信号線ＳＬi の上記電圧極性が所定周期ごとに反転する極性関係を満たすように、正極性系統と負極性系統とにデジタル画像信号Ｒk ・Ｂk ・Ｇk+1 の組み合わせおよびデジタル画像信号Ｇk ・Ｒk+1 ・Ｂk+1 の組み合わせに対して１走査期間で分割して選択入力する選択回路（セレクタ３１ａ・３２ａおよびスイッチ３２ａ・３２ｂ）と、各ボルテージフォロアの出力信号が、対応するデータ信号線ＳＬi の順序で並列に出力されるように経路を切り替える切り替え回路（アナログスイッチ３６）とを設けた。
【００５０】
これにより、１本のデータ信号線ＳＬi につき１つの画像信号処理回路を設ける場合と比較して、本実施の形態では画像信号処理回路の総数が３分の１に減少する。さらに、正極性用のボルテージフォロア３５ａの電源電圧範囲および負極性用のボルテージフォロア３５ｂの電源電圧範囲をそれぞれ、正極性・負極性両用のボルテージフォロアの電源電圧範囲の高電圧側の半分、低電圧側の半分とした。従って、液晶への充電量が少なくなるソース反転方式の特徴を活かしつつ、ボルテージフォロアにおけるバイアス電流の総和を削減して、消費電力を削減することができる。
【００５１】
以上により、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路を提供することができる。またこれにより、画像信号処理回路の数が減少するので、従来の限界の画素ピッチのさらに３分の１の画素ピッチのデータ信号線ＳＬi を有する液晶表示装置などの画像表示装置を駆動することができる。従って、画像表示装置の高解像度化を図ることもできる。
【００５２】
またこのことは、本実施の形態のように走査信号線ＧＬj 方向の２ピクセル分に正極性系統および負極性系統を１つずつ設ける場合に限らず、連続する３本以上の所定本数のデータ信号線ＳＬi を１組として、各組に対して正極性系統および負極性系統を１つずつ設ける場合についても言えることである。この場合、選択回路は入力される各組の各デジタル画像信号を前記極性関係を満たすように正極性系統と負極性系統とに１走査期間で分割して選択入力するようにする。これによって、入力される全てのデジタル画像信号を処理することを可能としながら、ボルテージフォロアが１組あたりデータ信号線の数よりも少ない数ずつ設けられているだけであるので、全てのデータ信号線にボルテージフォロアが設けられている場合と比較して総数が少なくなり、各ボルテージフォロアのバイアス電流を抑えたことと併せて消費電力を大きく削減することができる。画像信号処理回路の数が減少し、従来の限界の画素ピッチよりさらに小さい画素ピッチのデータ信号線を有する画像表示装置を駆動することができることも同様である。
【００５３】
さらに、本実施の形態のように、正極性系統と負極性系統とを、連続する４本以上の所定偶数本のデータ信号線ＳＬi を１組として各組に対して１つずつ設けることにより、表３および表４に示すように、同一時刻に正極性系統と負極性系統との両方を使用することができる。従って、一方の系統の使用中に他方の系統でスタンバイ消費電力が生じることがなく、より低消費電力化を図ることができる。
【００５４】
さらに、本実施の形態のように、正極性系統と負極性系統とを、走査信号線ＧＬj 方向に隣接するＲＧＢの３つのサブピクセルからなるピクセル２つ分のデータ信号線ＳＬi を１組として各組に対して１つずつ設けることにより、選択回路による選択入力動作および切り替え回路による切り替え動作を、ＲＧＢの各色単位で容易に行うことができる。また、一般的なカラー表示の画像表示装置に搭載することのできる汎用性の高いデータ信号線駆動回路となる。
【００５５】
また、本実施の形態に係る液晶表示装置１は、上述のデータ信号線駆動回路３と、データ信号線駆動回路３の出力信号が、対応するデータ信号線ＳＬi に出力されるように切り替え回路の出力端子とデータ信号線ＳＬi との接続経路を切り替えるデマルチプレクサ６k ・６k+1 とを備えている。データ信号線駆動回路３の出力信号をデマルチプレクサ６k ・６k+1 によって対応するデータ信号線ＳＬi に出力して画像表示を行うので、本実施の形態のように１走査期間に切り替え回路からアナログ画像信号が時系列で分割出力される場合に、対応するデータ信号線ＳＬi への分配を容易に行うことができるとともに、低消費電力化を図ることのできる画像表示装置を提供することができる。なお、デマルチプレクサ６k ・６k+1 はデータ信号線駆動回路３の一部であってもよい。
【００５６】
また、以上ではソース反転方式による交流駆動について述べたが、ドット反転方式の交流駆動についても本発明の構成を適用することができるのは言うまでもない。
【００５７】
【発明の効果】
本発明のデータ信号線駆動回路は、以上のように、上記電圧極性の正極性用のＤ／Ａ変換回路と正極性用のボルテージフォロアとを備える正極性系統と、負極性用のＤ／Ａ変換回路と負極性用のボルテージフォロアとを備える負極性系統とが、連続する６本の上記データ信号線を１組として各組に対して１つずつ設けられるとともに各組内では互いに隣接する３本のデータ信号線が第１および第２群を構成し、上記正極性用および負極性用のボルテージフォロアそれぞれの電源電圧範囲が正極性・負極性両用ボルテージフォロアにおける電源電圧範囲の高電圧側の半分、低電圧側の半分であって、前記第１群における両端の２本のデータ信号線および前記第２群における真ん中の１本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに正極性用あるいは負極性用のボルテージフォロアに交互に出力する第１のセレクタと、前記第１群における真ん中の１本のデータ信号線および前記第２群における両端の２本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに、第１のセレクタと逆となるように負極性用あるいは正極性用のボルテージフォロアに交互に出力する第２のセレクタと、上記正極性用および負極性用のボルテージフォロアからの出力信号が対応するデータ信号線へ並列に出力されるように経路を切り替える切り替え回路と、を備えている構成である。
【００５８】
それゆえ、入力される全てのデジタル画像信号を処理することを可能としながら、ボルテージフォロアが１組あたりデータ信号線の数よりも少ない数ずつ設けられているだけであるので、全てのデータ信号線にボルテージフォロアが設けられている場合と比較して総数が少なくなるとともに、各ボルテージフォロアのバイアス電流も抑えられる。従って、ボルテージフォロアのバイアス電流の総和は小さくなる。
【００５９】
以上により、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路を提供することができるという効果を奏する。
【００６０】
また、入力されるデジタル画像信号を処理する系統の数が減少するので、より小さいピッチのデータ信号線を有する画像表示装置を駆動することができる。従って、画像表示装置の高解像度化を図ることができるという効果も奏する。
【００６１】
さらに本発明のデータ信号線駆動回路は、以上のように、上記正極性系統と上記負極性系統とが、連続する所定偶数本の上記データ信号線を１組として各組に対して１つずつ設けられている構成である。
【００６２】
それゆえ、同一時刻に正極性系統と負極性系統との両方を使用することができる。従って、一方の系統の使用中に他方の系統でスタンバイ消費電力が生じることがなく、より低消費電力化を図ることができるという効果を奏する。
【００６３】
さらに本発明のデータ信号線駆動回路は、以上のように、上記正極性系統と上記負極性系統とが、上記走査信号線方向に隣接するＲＧＢの３つのサブピクセルからなるピクセル２つ分の上記データ信号線を１組として各組に対して１つずつ設けられている構成である。
【００６４】
それゆえ、選択回路による選択入力動作および切り替え回路による切り替え動作を、ＲＧＢの各色単位で容易に行うことができるという効果を奏する。また、一般的なカラー表示の画像表示装置に搭載することのできる汎用性の高いデータ信号線駆動回路となるという効果も奏する。
【００６５】
また、本発明の画像表示装置は、以上のように、前述のいずれかのデータ信号線駆動回路と、上記データ信号線駆動回路の出力信号が対応する上記データ信号線に出力されるように上記切り替え回路の出力端子と上記データ信号線との接続経路を切り替えるデマルチプレクサとを備えている構成である。
【００６６】
それゆえ、１走査期間に切り替え回路からアナログ画像信号が時系列で分割出力される場合に、対応するデータ信号線への分配を容易に行うことができるという効果を奏する。また、低消費電力化を図ることのできる画像表示装置を提供することができるという効果も奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態におけるデータ信号線駆動回路の構成を示すブロック図である。
【図２】図１のデータ信号線駆動回路の一部の構成を示す回路ブロック図である。
【図３】図１のデータ信号線駆動回路を備える画像表示装置の構成を示すブロック図である。
【図４】図３の画像表示装置の画素の電気的構成を示す回路図である。
【符号の説明】
１ 液晶表示装置（画像表示装置）
３ データ信号線駆動回路
６k デマルチプレクサ
６k+1 デマルチプレクサ
３１ａ セレクタ
３１ｂ セレクタ
３２ａ スイッチ
３２ｂ スイッチ
３４ａ Ｄ／Ａ変換回路
３４ｂ Ｄ／Ａ変換回路
３５ａ ボルテージフォロア
３５ｂ ボルテージフォロア
３６ アナログスイッチ（切り替え回路）
ＤＡＴ デジタル画像信号
Ｒk ，Ｇk ，Ｂk ，Ｒk+1 ，Ｇk+1 ，Ｂk+1
デジタル画像信号
Ｒk ’，Ｇk ’，Ｂk ’，Ｒk+1 ’，Ｇk+1 ’，Ｂk+1 ’
アナログ画像信号
ＳＬi （i ＝１，２，…，ｎ）
データ信号線
ＧＬj （j ＝１，２，…，ｍ）
走査信号線
【発明の属する技術分野】
本発明は、デジタル画像信号を入力信号とするデジタル方式のマトリクス型画像表示装置のデータ信号線駆動回路、およびそれを備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
従来、アクティブマトリクス型の液晶表示装置などの、走査信号線およびデータ信号線を用いたマトリクス型の画像表示装置では一般に交流駆動が行われている。このような画像表示装置のうち、デジタル画像信号を入力信号とするデジタル方式の画像表示装置の大部分におけるデータ信号線駆動回路には、交流駆動を行うためにデータ信号線のそれぞれに対してＤ／Ａ変換回路の後段に正極性・負極性両用のボルテージフォロアが使用される。特開平９−２６７６５号公報には、このようなボルテージフォロア（出力アンプ）を用いた場合にはＤ／Ａ変換回路も正極性および負極性の両電圧範囲に対応させる必要があって回路規模が大きくなることから、隣接する２本のデータ信号線に対して正極性用の出力アンプを備えた処理回路と負極性用の出力アンプを備えた処理回路とを１つずつ設け、各処理回路への入力元と各処理回路からの出力先とを上記データ信号線同士で極性が異なるように切り替える構成が開示されている。また、特開２０００−１００７５号公報および特開平９−２８１９３０号公報にも、同様の構成が開示されている。
【０００３】
また、特開平１１−７３１６４号公報には、液晶パネルの上下に出力バッファを備えたデータ信号線駆動回路を配置して、一方を正極性用、他方を負極性用とするとともに、一方が奇数番目のデータ信号線を駆動するときに他方が偶数番目のデータ信号線を駆動するように接続を切り替えるようにした構成が開示されている。特開平８−１３７４４３号公報には、画素アレイの上下にそれぞれ正極性用の増幅器と負極性用の増幅器とを備えたデータ信号線駆動回路を設け、一方が奇数番目のデータ信号線、他方が偶数番目のデータ信号線を互いに極性が異なるように駆動するとともに、１フィールドごとに極性を反転させるようにした構成が開示されている。
【０００４】
【発明が解決しようとする課題】
最近の携帯情報端末に代表されるバッテリー駆動装置用の画像表示装置には、長時間使用が可能な低消費電力化が求められている。ところが、上述したようなボルテージフォロアを備えるデータ信号線駆動回路では、ボルテージフォロアのバイアス電流の総和が大きく、消費電力が大きくなってしまうという問題がある。
【０００５】
また、ボルテージフォロアを備えるデジタル画像信号の処理回路が多数存在することによりデータ信号線駆動回路の回路規模がやはり大きく、高解像度の画像表示装置に対応することができないという問題もある。
【０００６】
本発明は、上記の問題点を解決するためになされたものであり、その目的は、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路、およびそれを備える画像表示装置を提供することにある。本発明の他の目的は、上記目的に加えてさらに画像表示装置の高解像度化を図ることのできるデータ信号線駆動回路、およびそれを備える画像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明のデータ信号線駆動回路は、上記課題を解決するために、走査信号線とデータ信号線とを有する画像表示装置の上記データ信号線に、入力されるデジタル画像信号をＤ／Ａ変換して得られるアナログ画像信号をボルテージフォロアを介し、隣接する上記データ信号線同士の所定電圧に対する電圧極性が反転するとともに、同一の上記データ信号線の上記電圧極性が所定周期ごとに反転する極性関係で出力するデータ信号線駆動回路において、上記電圧極性の正極性用のＤ／Ａ変換回路と正極性用のボルテージフォロアとを備える正極性系統と、負極性用のＤ／Ａ変換回路と負極性用のボルテージフォロアとを備える負極性系統とが、連続する６本の上記データ信号線を１組として各組に対して１つずつ設けられるとともに各組内では互いに隣接する３本のデータ信号線が第１および第２群を構成し、上記正極性用および負極性用のボルテージフォロアそれぞれの電源電圧範囲が正極性・負極性両用ボルテージフォロアにおける電源電圧範囲の高電圧側の半分、低電圧側の半分であって、前記第１群における両端の２本のデータ信号線および前記第２群における真ん中の１本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに正極性用あるいは負極性用のボルテージフォロアに交互に出力する第１のセレクタと、前記第１群における真ん中の１本のデータ信号線および前記第２群における両端の２本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに、第１のセレクタと逆となるように負極性用あるいは正極性用のボルテージフォロアに交互に出力する第２のセレクタと、上記正極性用および負極性用のボルテージフォロアからの出力信号が対応するデータ信号線へ並列に出力されるように経路を切り替える切り替え回路と、を備えていることを特徴としている。
【０００８】
上記の発明によれば、連続する３本以上の所定本数のデータ信号線からなる各組に対して正極性系統と負極性系統とを１つずつ設け、選択回路によってそれぞれの系統に、１組あたりに入力される複数のデジタル画像信号を１走査期間に順次選択入力するとともに、切り替え回路によって各ボルテージフォロアの出力信号を対応する上記データ信号線の順序で並列に出力する。さらに、ボルテージフォロアを正極性用と負極性用とに分けて設け、それぞれの電源電圧範囲を、正極性・負極性両用のボルテージフォロアを用いる場合の高電圧側の半分、低電圧側の半分とする。
【０００９】
これによって、入力される全てのデジタル画像信号を処理することを可能としながら、ボルテージフォロアが１組あたりデータ信号線の数よりも少ない数ずつ設けられているだけであるので、全てのデータ信号線にボルテージフォロアが設けられている場合と比較して総数が少なくなるとともに、各ボルテージフォロアのバイアス電流も抑えられる。従って、ボルテージフォロアのバイアス電流の総和は小さくなる。
【００１０】
以上により、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路を提供することができる。
【００１１】
また、入力されるデジタル画像信号を処理する系統の数が減少するので、より小さいピッチのデータ信号線を有する画像表示装置を駆動することができる。従って、画像表示装置の高解像度化を図ることもできる。
【００１２】
さらに本発明のデータ信号線駆動回路は、上記課題を解決するために、上記正極性系統と上記負極性系統とが、連続する所定偶数本の上記データ信号線を１組として各組に対して１つずつ設けられていることを特徴としている。
【００１３】
上記の発明によれば、１組が４本以上の所定偶数本のデータ信号線からなるので、同一時刻に正極性系統と負極性系統との両方を使用することができる。従って、一方の系統の使用中に他方の系統でスタンバイ消費電力が生じることがなく、より低消費電力化を図ることができる。
【００１４】
さらに本発明のデータ信号線駆動回路は、上記課題を解決するために、上記正極性系統と上記負極性系統とが、上記走査信号線方向に隣接するＲＧＢの３つのサブピクセルからなるピクセル２つ分の上記データ信号線を１組として各組に対して１つずつ設けられていることを特徴としている。
【００１５】
上記の発明によれば、２ピクセル分の数のデータ信号線からなる各組に対して正極性系統と負極性系統とを１つずつ設けるので、選択回路による選択入力動作および切り替え回路による切り替え動作を、ＲＧＢの各色単位で容易に行うことができる。また、一般的なカラー表示の画像表示装置に搭載することのできる汎用性の高いデータ信号線駆動回路となる。
【００１６】
また、本発明の画像表示装置は、上記課題を解決するために、前述のいずれかのデータ信号線駆動回路と、上記データ信号線駆動回路の出力信号が対応する上記データ信号線に出力されるように上記切り替え回路の出力端子と上記データ信号線との接続経路を切り替えるデマルチプレクサとを備えていることを特徴としている。
【００１７】
上記の発明によれば、前述のデータ信号線駆動回路の出力信号をデマルチプレクサによって対応するデータ信号線に出力して画像表示を行うので、１走査期間に切り替え回路からアナログ画像信号が時系列で分割出力される場合に、対応するデータ信号線への分配を容易に行うことができるとともに、低消費電力化を図ることのできる画像表示装置を提供することができる。
【００１８】
【発明の実施の形態】
本発明のデータ信号線駆動回路およびそれを備える画像表示装置を具現する一実施の形態について、図１ないし図４に基づいて説明すれば、以下の通りである。
【００１９】
図３に、画像表示装置の一例としての液晶表示装置１の構成を示す。液晶表示装置１は、画素のスイッチング素子としてＴＦＴを使用するアクティブマトリクス型でデジタル方式の液晶表示装置である。液晶表示装置１は画素アレイ２、データ信号線駆動回路３、および走査信号線駆動回路４を備えている。また、画素アレイ２には、多数のデータ信号線ＳＬi （i ＝１，２，…，ｎ）と多数の走査信号線ＧＬj （j ＝１，２，…，ｍ）とが互いに交差した状態で接続されている。隣接する２本のデータ信号線ＳＬi ・ＳＬi+1 と、隣接する２本の走査信号線ＧＬj ・ＧＬj+1 とで包囲された部分に画素２ａが設けられ、複数の画素２ａ…が全体としてマトリクス状に配置されている。
【００２０】
同図に示すように、データ信号線駆動回路３には外部からクロック信号ＣＫＳ、スタート信号ＳＰＳ、およびデジタル画像信号ＤＡＴが入力される。データ信号線駆動回路３は１水平走査期間のデジタル画像信号ＤＡＴが入力されるとこれを記憶し、これらのデジタルデータを後述のＤ／Ａ変換回路によってアナログ画像信号に変換して後述のボルテージフォロアを介して各データ信号線ＳＬi に書き込む働きをする。また、走査信号線駆動回路４には外部からクロック信号ＣＫＧおよびスタート信号ＳＰＧが入力される。走査信号線駆動回路４はこのクロック信号ＣＫＧなどのタイミング信号に同期して走査信号線ＧＬj を順次選択し、各画素２ａ内に設けられたスイッチング素子の開閉を制御することにより、各データ信号線ＳＬi に書き込まれたアナログ画像信号を各画素２ａに書き込むとともに、各画素２ａに保持させる働きをする。
【００２１】
図４に、画素２ａの構成を示す。各画素２ａは、スイッチング素子としての電界効果トランジスタ（とりわけＴＦＴ）５と画素容量とを備えている。画素容量は、液晶容量ＣＬと、必要に応じて付加される補助容量ＣＳとからなる。同図では画素容量の一方の電極（画素電極）が電界効果トランジスタ５のドレインおよびソースを介してデータ信号線ＳＬi と接続されている。また、電界効果トランジスタ５のゲートは走査信号線ＧＬj に接続され、画素容量の他方の電極が全画素２ａ…に共通の共通電極線に接続されている。画素２ａをこのような構成とすることにより、走査信号線ＧＬj を介して電界効果トランジスタ５のゲートに選択電圧を印加して電界効果トランジスタ５を導通させ、データ信号線ＳＬi を介して各液晶容量ＣＬの電圧を変化させる。これにより、液晶の透過率または反射率が変調されて画像表示が行われる。
【００２２】
次に、データ信号線駆動回路３について述べる。一般に、液晶表示装置では液晶にかかる電圧をフィールドごとに反転する（逆極性にする）交流駆動を行う必要があり、反転するタイミングが１水平走査期間ごとのライン反転方式、隣接するデータ信号線（ソースバスライン）ごとに反転するソース反転方式、左右上下のいずれに隣接する画素（ドット）も反転するドット反転方式がある。本実施の形態では、低消費電力化の効果が最も大きいソース反転方式の場合について説明する。
【００２３】
ソース反転方式では１本のデータ信号線ＳＬi に接続される画素の電圧の極性は、前記共通電極線の電圧に対して同一である。従って、大部分は同じような表示が続く一般の画像信号の場合、直前のデータ信号線ＳＬi の電位と略同じ値をとるのでデータ信号線駆動回路３からの追加の充電量が少なくて済むために、ライン反転方式やドット反転方式に比べて画像信号を液晶へ書き込むための消費電力は小さくなる。
【００２４】
図１に、データ信号線駆動回路３を構成する単位ブロック３(k,k+1) の構成を示す。ここで画素アレイ２においては、走査信号線ＧＬj 方向に隣接するＲＧＢの各画素２ａをサブピクセルとし、該３つのサブピクセルで１つのピクセルを構成しているものとする。単位ブロック３(k,k+1) は、画素アレイ２の走査信号線ＧＬj 方向端部、例えば図３で左端から数えてｋ（奇数）番目のピクセルｋおよびｋ＋１（偶数）番目のピクセルｋ＋１に接続される計６本のデータ信号線ＳＬi を１組として各組に対して設けられ、ＶＧＡならばデータ信号線駆動回路３に３２０個設けられ、ＳＶＧＡならばデータ信号線駆動回路３に４００個設けられる。また、複数の単位ブロック３(k,k+1) …でＩＣとして１パッケージ化することができる。
【００２５】
単位ブロック３(k,k+1) はセレクタ３１ａ・３１ｂ、スイッチ３２ａ・３２ｂ、レベルシフタ３３ａ・３３ｂ、Ｄ／Ａ変換回路３４ａ・３４ｂ、ボルテージフォロア３５ａ・３５ｂ、およびアナログスイッチ３６を備えている。このうちレベルシフタ３３ａ、Ｄ／Ａ変換回路３４ａ、およびボルテージフォロア３５ａは正極性専用の画像信号処理回路であって正極性系統を構成しており、レベルシフタ３３ｂ、Ｄ／Ａ変換回路３４ｂ、およびボルテージフォロア３５ｂは負極性専用の画像信号処理回路であって負極性系統を構成している。また、セレクタ３１ａ・３１ｂの前段には図示しないラッチ回路およびホールドメモリが設けられており、外部の制御回路から与えられたピクセルｋのデジタル画像信号Ｒk ・Ｇk ・Ｂk と、ピクセルｋ＋１のデジタル画像信号Ｒk+1 ・Ｇk+1 ・Ｂk+1 とを保持する。
【００２６】
セレクタ３１ａ・３１ｂ、およびスイッチ３２ａ・３２ｂは該デジタル画像信号Ｒk ・Ｇk ・Ｂk ・Ｒk+1 ・Ｇk+1 ・Ｂk+1 から、表示すべき順序とその極性とに応じて所定の信号を選択し、前記正極性系統と負極性系統とに入力する。極性関係は、隣接するデータ信号線ＳＬi ・ＳＬi+1 同士の共通電極線の電圧（所定電圧）に対する電圧極性が反転するとともに、同一のデータ信号線ＳＬi の上記電圧極性が所定周期ごとに反転するようにする。例えば、ある１水平走査期間（１走査期間）でデジタル画像信号Ｒk ・Ｂk ・Ｇk+1 に対して正極性の処理を行い、デジタル画像信号Ｇk ・Ｒk+1 ・Ｂk+1 に対して負極性の処理を行う場合、まず最初の３分の１の水平走査期間で同図に示す２ビットのソート制御信号SORT CNTL に基づき、セレクタ３１ａがデジタル画像信号Ｒk を選択するとともにセレクタ３１ｂがデジタル画像信号Ｒk+1 を選択する。そして、極性反転信号POL INV に基づき、スイッチ３２ａがセレクタ３１ａの出力端子とレベルシフタ３３ａの入力端子とを接続するとともに、スイッチ３２ｂがセレクタ３１ｂの出力端子とレベルシフタ３３ｂの入力端子とを接続する。
【００２７】
次の３分の１の水平走査期間では、スイッチ３２ａ・３２ｂの動作はそのままで、セレクタ３１ａがデジタル画像信号Ｇk+1 を選択するとともにセレクタ３１ｂがデジタル画像信号Ｇk を選択する。さらに次の３分の１の水平走査期間では、スイッチ３２ａ・３２ｂの動作はそのままで、セレクタ３１ａがデジタル画像信号Ｂk を選択するとともにセレクタ３１ｂがデジタル画像信号Ｂk+1 を選択する。上記の極性は所定周期で、例えばフィールドごとに反転され、この反転の際には極性反転信号POL INV が切り替わることにより、スイッチ３２ａがセレクタ３１ｂの出力端子とレベルシフタ３３ａの入力端子とを接続するとともに、スイッチ３２ｂがセレクタ３１ａの出力端子とレベルシフタ３３ｂの入力端子とを接続する。このように、セレクタ３１ａ・３１ｂ、およびスイッチ３２ａ・３２ｂは、入力される各デジタル画像信号を前述の極性関係を満たすように正極性系統と負極性系統とに分けて選択入力する選択回路として機能する。
【００２８】
こうして正極性系統あるいは負極性系統に入力されたデジタル画像信号に対し、レベルシフタ３３ａ・３３ｂが電圧レベルの変換を行い、Ｄ／Ａ変換回路３４ａ・３４ｂがアナログ画像信号への変換を行って、正極性データあるいは負極性データとしてボルテージフォロア３５ａ・３５ｂにそれぞれ入力する。
【００２９】
図２に、ボルテージフォロア３５ａ・３５ｂおよびアナログスイッチ３６の構成を示す。ソース反転方式では前記共通電極線の電圧（コモン電位）を一定にする必要があるため、正極性・負極性両用のボルテージフォロアを用いた場合にはアナログ画像信号の電圧範囲として正極性側に＋Ｖ／２、負極性側に−Ｖ／２のＶを生成することになり、ボルテージフォロアのバイアス電流による消費電力が大きくなっていた。本実施の形態では、正極性用のボルテージフォロア３５ａの電源電圧範囲をＶ／２〜Ｖとして正極性・負極性両用のボルテージフォロアの電源電圧範囲の高電圧側の半分とし、負極性用のボルテージフォロア３５ｂの電源電圧範囲をＧＮＤ〜Ｖ／２として正極性・負極性両用のボルテージフォロアの電源電圧範囲の低電圧側の半分としている。これにより、各ボルテージフォロアのバイアス電流による消費電力を削減することができる。
【００３０】
アナログスイッチ３６は、ボルテージフォロア３５ａから出力される正極性のアナログ画像信号と、ボルテージフォロア３５ｂから出力される負極性のアナログ画像信号とを、対応するデータ信号線ＳＬi の順序で並列に出力されるように、すなわち、それぞれが表示されるべきピクセルｋあるいはｋ＋１に出力されるように経路を切り替える切り替え回路として機能する。アナログスイッチ３６は、ｎ型ＭＯＳＦＥＴ３６ａ・３６ｃ・３６ｅ・３６ｇおよびｐ型ＭＯＳＦＥＴ３６ｂ・３６ｄ・３６ｆ・３６ｈを備えている。
【００３１】
ｎ型ＭＯＳＦＥＴ３６ａのドレインとｐ型ＭＯＳＦＥＴ３６ｂのソースとは互いに接続されており、その接続点はボルテージフォロア３５ａの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ａのソースとｐ型ＭＯＳＦＥＴ３６ｂのドレインとは互いに接続されており、その接続点は奇数番目のピクセルｋへの出力端子となっている。
【００３２】
ｎ型ＭＯＳＦＥＴ３６ｃのドレインとｐ型ＭＯＳＦＥＴ３６ｄのソースとは互いに接続されており、その接続点はボルテージフォロア３５ａの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ｃのソースとｐ型ＭＯＳＦＥＴ３６ｄのドレインとは互いに接続されており、その接続点は偶数番目のピクセルｋ＋１への出力端子となっている。
【００３３】
ｎ型ＭＯＳＦＥＴ３６ｅのドレインとｐ型ＭＯＳＦＥＴ３６ｆのソースとは互いに接続されており、その接続点はボルテージフォロア３５ｂの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ｅのソースとｐ型ＭＯＳＦＥＴ３６ｆのドレインとは互いに接続されており、その接続点は奇数番目のピクセルｋへの出力端子となっている。
【００３４】
ｎ型ＭＯＳＦＥＴ３６ｇのドレインとｐ型ＭＯＳＦＥＴ３６ｈのソースとは互いに接続されており、その接続点はボルテージフォロア３５ｂの出力端子に接続されている。ｎ型ＭＯＳＦＥＴ３６ｇのソースとｐ型ＭＯＳＦＥＴ３６ｈのドレインとは互いに接続されており、その接続点は偶数番目のピクセルｋ＋１への出力端子となっている。
【００３５】
また、ｎ型ＭＯＳＦＥＴ３６ａ・３６ｇおよびｐ型ＭＯＳＦＥＴ３６ｄ・３６ｆのそれぞれのゲートにはＯＮ・ＯＦＦ信号φが印加されるようになっており、ｎ型ＭＯＳＦＥＴ３６ｃ・３６ｅおよびｐ型ＭＯＳＦＥＴ３６ｂ・３６ｈのそれぞれのゲートにはＯＮ・ＯＦＦ信号φと極性が反対のＯＮ・ＯＦＦ信号／φ（φバー）が印加されるようになっている。
【００３６】
上記の構成のボルテージフォロア３５ａ・３５ｂおよびアナログスイッチ３６において、ボルテージフォロア３５ａから奇数番目のピクセルｋに属するサブピクセルのアナログ画像信号が出力され、ボルテージフォロア３５ｂから偶数番目のピクセルｋ＋１に属するサブピクセルのアナログ画像信号が出力される場合、ＯＮ・ＯＦＦ信号φがｎ型ＭＯＳＦＥＴの閾値以上の正電圧、ＯＮ・ＯＦＦ信号／φがｐ型ＭＯＳＦＥＴの閾値以下の負電圧となって、ｎ型ＭＯＳＦＥＴ３６ａ、ｐ型ＭＯＳＦＥＴ３６ｂ、ｎ型ＭＯＳＦＥＴ３６ｇ、およびｐ型ＭＯＳＦＥＴ３６ｈがＯＮ状態となり、ｎ型ＭＯＳＦＥＴ３６ｃ、ｐ型ＭＯＳＦＥＴ３６ｄ、ｎ型ＭＯＳＦＥＴ３６ｅ、およびｐ型ＭＯＳＦＥＴ３６ｆがＯＦＦ状態となる。これにより、ボルテージフォロア３５ａから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋへの出力端子に出力され、ボルテージフォロア３５ｂから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋ＋１への出力端子に出力される。
【００３７】
また、ボルテージフォロア３５ａから偶数番目のピクセルｋ＋１に属するサブピクセルのアナログ画像信号が出力され、ボルテージフォロア３５ｂから奇数番目のピクセルｋに属するサブピクセルのアナログ画像信号が出力される場合、ＯＮ・ＯＦＦ信号φ・／φの極性が前述の場合と反対となって、ｎ型ＭＯＳＦＥＴ３６ｃ、ｐ型ＭＯＳＦＥＴ３６ｄ、ｎ型ＭＯＳＦＥＴ３６ｅ、およびｐ型ＭＯＳＦＥＴ３６ｆがＯＮ状態となり、ｎ型ＭＯＳＦＥＴ３６ａ、ｐ型ＭＯＳＦＥＴ３６ｂ、ｎ型ＭＯＳＦＥＴ３６ｇ、およびｐ型ＭＯＳＦＥＴ３６ｈがＯＦＦ状態となる。これにより、ボルテージフォロア３５ａから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋ＋１への出力端子に出力され、ボルテージフォロア３５ｂから出力されるアナログ画像信号はアナログスイッチ３６のピクセルｋへの出力端子に出力される。
【００３８】
さらに、図１に示すように、単位ブロック３(k,k+1) と、対応するデータ信号線ＳＬi との間にはデマルチプレクサ６k ・６k+1 が設けられている。デマルチプレクサ６k の入力端子はアナログスイッチ３６のピクセルｋへの出力端子に接続されており、デマルチプレクサ６k はＲＧＢを区別する信号RGB CNTLに基づき、デジタル画像信号Ｒk ・Ｇk ・Ｂk をＤ／Ａ変換して得られたアナログ画像信号Ｒk ’・Ｇk ’・Ｂk ’のサブピクセルに接続される各データ信号線ＳＬi への３つの出力端子のうちから表示すべきものを選択して、上記入力端子（ピクセルｋへの出力端子）と各データ信号線ＳＬi との接続経路を切り替える。
【００３９】
デマルチプレクサ６k+1 の入力端子はアナログスイッチ３６のピクセルｋ＋１への出力端子に接続されており、デマルチプレクサ６k+1 は信号RGB CNTLに基づき、デジタル画像信号Ｒk+1 ・Ｇk+1 ・Ｂk+1 をＤ／Ａ変換して得られたアナログ画像信号Ｒk+1 ’・Ｇk+1 ’・Ｂk+1 ’のサブピクセルに接続される各データ信号線ＳＬi への３つの出力端子のうちから表示すべきものを選択して、上記入力端子（ピクセルｋ＋１への出力端子）と各データ信号線ＳＬi との接続経路を切り替える。これにより、データ信号線駆動回路３の各出力信号が対応するデータ信号線ＳＬi に出力される。
【００４０】
上述の液晶表示装置１の１水平走査期間におけるセレクタ３１ａ・３１ｂ、スイッチ３２ａ・３２ｂ、アナログスイッチ３６、およびデマルチプレクサ６k ・６k+1 の状態について、表１に奇数フィールド時の状態例を、表２に偶数フィールド時の状態例を示す。
【００４１】
【表１】
【表２】
なお、両表において、「SEL 」はセレクタを、「SW」はスイッチ（３２ａ・３２ｂの両者を合わせた状態）を、「ASW 」はアナログスイッチ（３６全体の状態）を、「DMUX」はデマルチプレクサを表し、「H 」は水平走査期間を表す。また、「SEL 」の欄は、セレクタ３１ａ・３１ｂがそれぞれデジタル画像信号Ｒk ・Ｇk ・Ｂk ・Ｒk+1 ・Ｇk+1 ・Ｂk+1 のいずれを選択しているかを表し、「DMUX」の欄はアナログ画像信号Ｒk ’・Ｇk ’・Ｂk ’・Ｒk+1 ’・Ｇk+1 ’・Ｂk+1 ’のいずれのデータ信号線ＳＬi への経路に切り替わっているかを表す。１H 以降は、０H 〜と同様の状態が繰り返される。
【００４４】
また、１水平走査期間におけるアナログ画像信号のフローについて、表３に奇数フィールド時の状態例を、表４に偶数フィールド時の状態例を示す。
【００４５】
【表３】
【表４】
両表において、「+ボルテージフォロア入力」および「-ボルテージフォロア入力」の欄はそれぞれ、正極性用のボルテージフォロア３５ａ、負極性用のボルテージフォロア３５ｂに入力されるアナログ画像信号が１水平走査期間の３分の１ごとにどのように変化するかを表している。また、「奇数出力ライン」および「偶数出力ライン」の欄はそれぞれ、図２における奇数番目のピクセルｋ、偶数番目のピクセルｋ＋１へ出力されるアナログ画像信号の極性が１水平走査期間の３分の１ごとにどのように変化するかを表している。
【００４８】
以上に述べたように、本実施の形態のデータ信号線駆動回路３では、ホールドメモリより後段のレベルシフタ、Ｄ／Ａ変換回路、およびボルテージフォロアを正極性専用と負極性専用との２種類の系統に分けて用意し、データ信号線駆動回路３の全体を通して正極性系統と負極性系統とを交互に配置した。そして、１つの正極性系統と１つの負極性系統とをそれぞれ、入力されるデジタル画像信号を処理する１つの画像信号処理回路として、該画像信号処理回路の総数を走査信号線ＧＬj 方向のピクセル数に等しくした。例えばＶＧＡならば６４０個であり、ＳＶＧＡならば８００個である。
【００４９】
また、入力されるデジタル画像信号Ｒk ・Ｇk ・Ｂk ・Ｒk+1 ・Ｇk+1 ・Ｂk+1 を、隣接するデータ信号線ＳＬi 同士の所定電圧に対する電圧極性が反転するとともに、同一のデータ信号線ＳＬi の上記電圧極性が所定周期ごとに反転する極性関係を満たすように、正極性系統と負極性系統とにデジタル画像信号Ｒk ・Ｂk ・Ｇk+1 の組み合わせおよびデジタル画像信号Ｇk ・Ｒk+1 ・Ｂk+1 の組み合わせに対して１走査期間で分割して選択入力する選択回路（セレクタ３１ａ・３２ａおよびスイッチ３２ａ・３２ｂ）と、各ボルテージフォロアの出力信号が、対応するデータ信号線ＳＬi の順序で並列に出力されるように経路を切り替える切り替え回路（アナログスイッチ３６）とを設けた。
【００５０】
これにより、１本のデータ信号線ＳＬi につき１つの画像信号処理回路を設ける場合と比較して、本実施の形態では画像信号処理回路の総数が３分の１に減少する。さらに、正極性用のボルテージフォロア３５ａの電源電圧範囲および負極性用のボルテージフォロア３５ｂの電源電圧範囲をそれぞれ、正極性・負極性両用のボルテージフォロアの電源電圧範囲の高電圧側の半分、低電圧側の半分とした。従って、液晶への充電量が少なくなるソース反転方式の特徴を活かしつつ、ボルテージフォロアにおけるバイアス電流の総和を削減して、消費電力を削減することができる。
【００５１】
以上により、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路を提供することができる。またこれにより、画像信号処理回路の数が減少するので、従来の限界の画素ピッチのさらに３分の１の画素ピッチのデータ信号線ＳＬi を有する液晶表示装置などの画像表示装置を駆動することができる。従って、画像表示装置の高解像度化を図ることもできる。
【００５２】
またこのことは、本実施の形態のように走査信号線ＧＬj 方向の２ピクセル分に正極性系統および負極性系統を１つずつ設ける場合に限らず、連続する３本以上の所定本数のデータ信号線ＳＬi を１組として、各組に対して正極性系統および負極性系統を１つずつ設ける場合についても言えることである。この場合、選択回路は入力される各組の各デジタル画像信号を前記極性関係を満たすように正極性系統と負極性系統とに１走査期間で分割して選択入力するようにする。これによって、入力される全てのデジタル画像信号を処理することを可能としながら、ボルテージフォロアが１組あたりデータ信号線の数よりも少ない数ずつ設けられているだけであるので、全てのデータ信号線にボルテージフォロアが設けられている場合と比較して総数が少なくなり、各ボルテージフォロアのバイアス電流を抑えたことと併せて消費電力を大きく削減することができる。画像信号処理回路の数が減少し、従来の限界の画素ピッチよりさらに小さい画素ピッチのデータ信号線を有する画像表示装置を駆動することができることも同様である。
【００５３】
さらに、本実施の形態のように、正極性系統と負極性系統とを、連続する４本以上の所定偶数本のデータ信号線ＳＬi を１組として各組に対して１つずつ設けることにより、表３および表４に示すように、同一時刻に正極性系統と負極性系統との両方を使用することができる。従って、一方の系統の使用中に他方の系統でスタンバイ消費電力が生じることがなく、より低消費電力化を図ることができる。
【００５４】
さらに、本実施の形態のように、正極性系統と負極性系統とを、走査信号線ＧＬj 方向に隣接するＲＧＢの３つのサブピクセルからなるピクセル２つ分のデータ信号線ＳＬi を１組として各組に対して１つずつ設けることにより、選択回路による選択入力動作および切り替え回路による切り替え動作を、ＲＧＢの各色単位で容易に行うことができる。また、一般的なカラー表示の画像表示装置に搭載することのできる汎用性の高いデータ信号線駆動回路となる。
【００５５】
また、本実施の形態に係る液晶表示装置１は、上述のデータ信号線駆動回路３と、データ信号線駆動回路３の出力信号が、対応するデータ信号線ＳＬi に出力されるように切り替え回路の出力端子とデータ信号線ＳＬi との接続経路を切り替えるデマルチプレクサ６k ・６k+1 とを備えている。データ信号線駆動回路３の出力信号をデマルチプレクサ６k ・６k+1 によって対応するデータ信号線ＳＬi に出力して画像表示を行うので、本実施の形態のように１走査期間に切り替え回路からアナログ画像信号が時系列で分割出力される場合に、対応するデータ信号線ＳＬi への分配を容易に行うことができるとともに、低消費電力化を図ることのできる画像表示装置を提供することができる。なお、デマルチプレクサ６k ・６k+1 はデータ信号線駆動回路３の一部であってもよい。
【００５６】
また、以上ではソース反転方式による交流駆動について述べたが、ドット反転方式の交流駆動についても本発明の構成を適用することができるのは言うまでもない。
【００５７】
【発明の効果】
本発明のデータ信号線駆動回路は、以上のように、上記電圧極性の正極性用のＤ／Ａ変換回路と正極性用のボルテージフォロアとを備える正極性系統と、負極性用のＤ／Ａ変換回路と負極性用のボルテージフォロアとを備える負極性系統とが、連続する６本の上記データ信号線を１組として各組に対して１つずつ設けられるとともに各組内では互いに隣接する３本のデータ信号線が第１および第２群を構成し、上記正極性用および負極性用のボルテージフォロアそれぞれの電源電圧範囲が正極性・負極性両用ボルテージフォロアにおける電源電圧範囲の高電圧側の半分、低電圧側の半分であって、前記第１群における両端の２本のデータ信号線および前記第２群における真ん中の１本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに正極性用あるいは負極性用のボルテージフォロアに交互に出力する第１のセレクタと、前記第１群における真ん中の１本のデータ信号線および前記第２群における両端の２本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに、第１のセレクタと逆となるように負極性用あるいは正極性用のボルテージフォロアに交互に出力する第２のセレクタと、上記正極性用および負極性用のボルテージフォロアからの出力信号が対応するデータ信号線へ並列に出力されるように経路を切り替える切り替え回路と、を備えている構成である。
【００５８】
それゆえ、入力される全てのデジタル画像信号を処理することを可能としながら、ボルテージフォロアが１組あたりデータ信号線の数よりも少ない数ずつ設けられているだけであるので、全てのデータ信号線にボルテージフォロアが設けられている場合と比較して総数が少なくなるとともに、各ボルテージフォロアのバイアス電流も抑えられる。従って、ボルテージフォロアのバイアス電流の総和は小さくなる。
【００５９】
以上により、ボルテージフォロアを備えながら低消費電力化を図ることのできるデータ信号線駆動回路を提供することができるという効果を奏する。
【００６０】
また、入力されるデジタル画像信号を処理する系統の数が減少するので、より小さいピッチのデータ信号線を有する画像表示装置を駆動することができる。従って、画像表示装置の高解像度化を図ることができるという効果も奏する。
【００６１】
さらに本発明のデータ信号線駆動回路は、以上のように、上記正極性系統と上記負極性系統とが、連続する所定偶数本の上記データ信号線を１組として各組に対して１つずつ設けられている構成である。
【００６２】
それゆえ、同一時刻に正極性系統と負極性系統との両方を使用することができる。従って、一方の系統の使用中に他方の系統でスタンバイ消費電力が生じることがなく、より低消費電力化を図ることができるという効果を奏する。
【００６３】
さらに本発明のデータ信号線駆動回路は、以上のように、上記正極性系統と上記負極性系統とが、上記走査信号線方向に隣接するＲＧＢの３つのサブピクセルからなるピクセル２つ分の上記データ信号線を１組として各組に対して１つずつ設けられている構成である。
【００６４】
それゆえ、選択回路による選択入力動作および切り替え回路による切り替え動作を、ＲＧＢの各色単位で容易に行うことができるという効果を奏する。また、一般的なカラー表示の画像表示装置に搭載することのできる汎用性の高いデータ信号線駆動回路となるという効果も奏する。
【００６５】
また、本発明の画像表示装置は、以上のように、前述のいずれかのデータ信号線駆動回路と、上記データ信号線駆動回路の出力信号が対応する上記データ信号線に出力されるように上記切り替え回路の出力端子と上記データ信号線との接続経路を切り替えるデマルチプレクサとを備えている構成である。
【００６６】
それゆえ、１走査期間に切り替え回路からアナログ画像信号が時系列で分割出力される場合に、対応するデータ信号線への分配を容易に行うことができるという効果を奏する。また、低消費電力化を図ることのできる画像表示装置を提供することができるという効果も奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態におけるデータ信号線駆動回路の構成を示すブロック図である。
【図２】図１のデータ信号線駆動回路の一部の構成を示す回路ブロック図である。
【図３】図１のデータ信号線駆動回路を備える画像表示装置の構成を示すブロック図である。
【図４】図３の画像表示装置の画素の電気的構成を示す回路図である。
【符号の説明】
１ 液晶表示装置（画像表示装置）
３ データ信号線駆動回路
６k デマルチプレクサ
６k+1 デマルチプレクサ
３１ａ セレクタ
３１ｂ セレクタ
３２ａ スイッチ
３２ｂ スイッチ
３４ａ Ｄ／Ａ変換回路
３４ｂ Ｄ／Ａ変換回路
３５ａ ボルテージフォロア
３５ｂ ボルテージフォロア
３６ アナログスイッチ（切り替え回路）
ＤＡＴ デジタル画像信号
Ｒk ，Ｇk ，Ｂk ，Ｒk+1 ，Ｇk+1 ，Ｂk+1
デジタル画像信号
Ｒk ’，Ｇk ’，Ｂk ’，Ｒk+1 ’，Ｇk+1 ’，Ｂk+1 ’
アナログ画像信号
ＳＬi （i ＝１，２，…，ｎ）
データ信号線
ＧＬj （j ＝１，２，…，ｍ）
走査信号線
Claims (3)
- 走査信号線とデータ信号線とを有する画像表示装置の上記データ信号線に、入力されるデジタル画像信号をＤ／Ａ変換して得られるアナログ画像信号をボルテージフォロアを介し、隣接する上記データ信号線同士の所定電圧に対する電圧極性が反転するとともに、同一の上記データ信号線の上記電圧極性が所定周期ごとに反転する極性関係で出力するデータ信号線駆動回路において、
上記電圧極性の正極性用のＤ／Ａ変換回路と正極性用のボルテージフォロアとを備える正極性系統と、負極性用のＤ／Ａ変換回路と負極性用のボルテージフォロアとを備える負極性系統とが、連続する６本の上記データ信号線を１組として各組に対して１つずつ設けられるとともに各組内では互いに隣接する３本のデータ信号線が第１および第２群を構成し、上記正極性用および負極性用のボルテージフォロアそれぞれの電源電圧範囲が正極性・負極性両用ボルテージフォロアにおける電源電圧範囲の高電圧側の半分、低電圧側の半分であって、
前記第１群における両端の２本のデータ信号線および前記第２群における真ん中の１本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに正極性用あるいは負極性用のボルテージフォロアに交互に出力する第１のセレクタと、
前記第１群における真ん中の１本のデータ信号線および前記第２群における両端の２本のデータ信号線に対応するデジタル画像信号を１水平期間内に順次選択し、１水平期間ごとに、第１のセレクタの逆となるように負極性用あるいは正極性用のボルテージフォロアに交互に出力する第２のセレクタと、
上記正極性用および負極性用のボルテージフォロアからの出力信号が対応するデータ信号線へ並列に出力されるように経路を切り替える切り替え回路と、を備えることを特徴とするデータ信号線駆動回路。 - 上記正極性系統と上記負極性系統とが、上記走査信号線方向に隣接するＲＧＢの３つのサブピクセルからなるピクセル２つ分の上記データ信号線を１組として各組に対して１つずつ設けられていることを特徴とする請求項１に記載のデータ信号線駆動回路。
- 請求項１または２のいずれかに記載のデータ信号線駆動回路と、上記データ信号線駆動回路の出力信号が対応する上記データ信号線に出力されるように上記切り替え回路の出力端子と上記データ信号線との接続経路を切り替えるデマルチプレクサとを備えていることを特徴とする画像表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319871A JP3638121B2 (ja) | 2000-10-19 | 2000-10-19 | データ信号線駆動回路およびそれを備える画像表示装置 |
| US09/977,815 US6518708B2 (en) | 2000-10-19 | 2001-10-15 | Data signal line driving circuit and image display device including the same |
| KR10-2001-0064192A KR100463817B1 (ko) | 2000-10-19 | 2001-10-18 | 데이터신호선 구동회로 및 이를 포함하는 화상표시장치 |
| CNB011358165A CN1177307C (zh) | 2000-10-19 | 2001-10-19 | 数据信号线驱动电路和包括它的图像显示装置 |
| TW090125925A TW569179B (en) | 2000-10-19 | 2001-10-19 | Data signal line driving circuit and image display device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319871A JP3638121B2 (ja) | 2000-10-19 | 2000-10-19 | データ信号線駆動回路およびそれを備える画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002132221A JP2002132221A (ja) | 2002-05-09 |
| JP3638121B2 true JP3638121B2 (ja) | 2005-04-13 |
Family
ID=18798257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000319871A Expired - Fee Related JP3638121B2 (ja) | 2000-10-19 | 2000-10-19 | データ信号線駆動回路およびそれを備える画像表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6518708B2 (ja) |
| JP (1) | JP3638121B2 (ja) |
| KR (1) | KR100463817B1 (ja) |
| CN (1) | CN1177307C (ja) |
| TW (1) | TW569179B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI286732B (en) * | 2001-12-19 | 2007-09-11 | Himax Tech Ltd | Method for driving an LCD with a class-A operational amplifier |
| US7352133B2 (en) * | 2002-08-05 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP3659247B2 (ja) * | 2002-11-21 | 2005-06-15 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び駆動方法 |
| JP4641710B2 (ja) * | 2003-06-18 | 2011-03-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| NL1027799C2 (nl) * | 2003-12-17 | 2008-01-08 | Samsung Electronics Co Ltd | Werkwijzen en systemen voor het aansturen van een weergavepaneel met gedeeld buffer. |
| JP4847702B2 (ja) * | 2004-03-16 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| JP4367386B2 (ja) * | 2004-10-25 | 2009-11-18 | セイコーエプソン株式会社 | 電気光学装置、その駆動回路、駆動方法および電子機器 |
| JP2006267525A (ja) * | 2005-03-24 | 2006-10-05 | Renesas Technology Corp | 表示装置用駆動装置および表示装置用駆動方法 |
| JP4584131B2 (ja) * | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
| JP4736618B2 (ja) * | 2005-08-16 | 2011-07-27 | ソニー株式会社 | 増幅回路および表示装置 |
| CN101310322A (zh) * | 2005-11-18 | 2008-11-19 | Nxp股份有限公司 | 用于以降低的功耗来驱动lcd显示器的设备 |
| JP2007193237A (ja) * | 2006-01-20 | 2007-08-02 | Sony Corp | 表示装置および携帯端末 |
| CN100498916C (zh) * | 2006-02-13 | 2009-06-10 | 凌阳科技股份有限公司 | 液晶显示器的驱动电路 |
| KR101192790B1 (ko) | 2006-04-13 | 2012-10-18 | 엘지디스플레이 주식회사 | 표시장치의 구동회로 |
| US7821296B2 (en) * | 2006-08-04 | 2010-10-26 | Analog Devices, Inc. | Stacked buffers |
| US7911435B2 (en) * | 2007-03-28 | 2011-03-22 | Himax Technologies Limited | Display and source driver thereof |
| JP4724785B2 (ja) * | 2007-07-11 | 2011-07-13 | チーメイ イノラックス コーポレーション | 液晶表示装置および液晶表示装置の駆動装置 |
| JP2010041368A (ja) * | 2008-08-05 | 2010-02-18 | Nec Electronics Corp | 演算増幅回路及び表示パネル駆動装置 |
| JP2010041370A (ja) * | 2008-08-05 | 2010-02-18 | Nec Electronics Corp | 演算増幅回路及び表示パネル駆動装置 |
| KR20100092738A (ko) | 2009-02-13 | 2010-08-23 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP5374356B2 (ja) * | 2009-12-28 | 2013-12-25 | ラピスセミコンダクタ株式会社 | 駆動回路及び表示装置 |
| TWI529687B (zh) | 2010-06-14 | 2016-04-11 | 聯詠科技股份有限公司 | 驅動晶片、面板驅動系統及面板驅動方法 |
| CN102298912B (zh) * | 2010-06-24 | 2014-10-08 | 联咏科技股份有限公司 | 驱动芯片、面板驱动系统及面板驱动方法 |
| US9245487B2 (en) | 2012-03-14 | 2016-01-26 | Apple Inc. | Systems and methods for reducing loss of transmittance due to column inversion |
| US9047832B2 (en) | 2012-03-14 | 2015-06-02 | Apple Inc. | Systems and methods for liquid crystal display column inversion using 2-column demultiplexers |
| US9047826B2 (en) | 2012-03-14 | 2015-06-02 | Apple Inc. | Systems and methods for liquid crystal display column inversion using reordered image data |
| US9047838B2 (en) | 2012-03-14 | 2015-06-02 | Apple Inc. | Systems and methods for liquid crystal display column inversion using 3-column demultiplexers |
| US9368077B2 (en) | 2012-03-14 | 2016-06-14 | Apple Inc. | Systems and methods for adjusting liquid crystal display white point using column inversion |
| CN104217691B (zh) | 2014-08-28 | 2017-04-12 | 京东方科技集团股份有限公司 | 数据驱动电路、显示面板驱动方法及显示装置 |
| FR3047380B1 (fr) | 2016-01-29 | 2018-05-18 | STMicroelectronics (Alps) SAS | Detection d'un branchement analogique dans un decodeur video |
| KR102655655B1 (ko) * | 2020-03-18 | 2024-04-09 | 주식회사 엘엑스세미콘 | 레벨 시프트 회로 및 이를 포함하는 소스 드라이버 |
| CN113096613A (zh) * | 2021-04-09 | 2021-07-09 | 南京芯视元电子有限公司 | 一种模拟像素电路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0140041B1 (ko) * | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| JPH08137443A (ja) | 1994-11-09 | 1996-05-31 | Sharp Corp | 画像表示装置 |
| JPH07219484A (ja) | 1994-02-02 | 1995-08-18 | Fujitsu Ltd | 液晶表示装置 |
| JPH08234237A (ja) | 1995-02-28 | 1996-09-13 | Hitachi Ltd | 液晶表示装置 |
| JP3433337B2 (ja) | 1995-07-11 | 2003-08-04 | 日本テキサス・インスツルメンツ株式会社 | 液晶ディスプレイ用信号線駆動回路 |
| JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
| JP3417514B2 (ja) | 1996-04-09 | 2003-06-16 | 株式会社日立製作所 | 液晶表示装置 |
| KR100209644B1 (ko) * | 1996-05-02 | 1999-07-15 | 구자홍 | 액정표시소자 구동회로 |
| JP3385910B2 (ja) | 1997-05-15 | 2003-03-10 | 株式会社日立製作所 | アクティブマトリクス液晶表示装置 |
| JPH10319424A (ja) | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH1173164A (ja) | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
| JP3469764B2 (ja) * | 1997-12-17 | 2003-11-25 | 三洋電機株式会社 | 有機エレクトロルミネッセンス装置 |
| JP4062766B2 (ja) | 1998-03-05 | 2008-03-19 | ソニー株式会社 | 電子機器および表示装置 |
| KR100537885B1 (ko) * | 1998-03-12 | 2006-02-28 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| WO1999060558A1 (fr) * | 1998-05-20 | 1999-11-25 | Seiko Epson Corporation | Dispositif electro-optique, dispositif electronique et circuit d'attaque pour dispositif electro-optique |
| KR100268904B1 (ko) | 1998-06-03 | 2000-10-16 | 김영환 | Tft－lcd 구동 회로 |
| JP4454705B2 (ja) | 1998-06-19 | 2010-04-21 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
| JP3212950B2 (ja) * | 1998-09-28 | 2001-09-25 | エヌイーシーマイクロシステム株式会社 | 液晶表示用駆動電源装置 |
| JP3611293B2 (ja) * | 1999-02-24 | 2005-01-19 | キヤノン株式会社 | 電子線装置及び画像形成装置 |
-
2000
- 2000-10-19 JP JP2000319871A patent/JP3638121B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-15 US US09/977,815 patent/US6518708B2/en not_active Expired - Lifetime
- 2001-10-18 KR KR10-2001-0064192A patent/KR100463817B1/ko not_active IP Right Cessation
- 2001-10-19 CN CNB011358165A patent/CN1177307C/zh not_active Expired - Fee Related
- 2001-10-19 TW TW090125925A patent/TW569179B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100463817B1 (ko) | 2004-12-29 |
| KR20020033426A (ko) | 2002-05-06 |
| CN1350279A (zh) | 2002-05-22 |
| CN1177307C (zh) | 2004-11-24 |
| US6518708B2 (en) | 2003-02-11 |
| JP2002132221A (ja) | 2002-05-09 |
| US20020074948A1 (en) | 2002-06-20 |
| TW569179B (en) | 2004-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3638121B2 (ja) | データ信号線駆動回路およびそれを備える画像表示装置 | |
| CN109036319B (zh) | 显示面板的驱动方法、装置、设备及存储介质 | |
| US8154498B2 (en) | Display device | |
| KR100339799B1 (ko) | 평면 표시 장치의 구동 방법 | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| CN1848232B (zh) | 用于驱动液晶显示的半导体集成电路 | |
| JP3668394B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US9177518B2 (en) | Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal display panel | |
| KR102274215B1 (ko) | 표시 장치 및 이의 구동 방법 | |
| KR100561946B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JPH08248385A (ja) | アクティブマトリックス型液晶ディスプレイとその駆動方法 | |
| CN108375855B (zh) | 显示面板和显示装置 | |
| JPH11161243A (ja) | 液晶表示装置 | |
| JP2005141169A (ja) | 液晶表示装置及びその駆動方法 | |
| US7522147B2 (en) | Source driver and data switching circuit thereof | |
| KR101492885B1 (ko) | 구동회로 및 이를 포함하는 액정 표시 장치 | |
| KR20020077036A (ko) | 액정표시장치 및 그 구동회로 | |
| US20180268770A1 (en) | Liquid crystal display device and method of driving the same | |
| KR100428597B1 (ko) | 평면 패널 표시 장치 | |
| JP4991127B2 (ja) | 表示信号処理装置および液晶表示装置 | |
| JPH11119741A (ja) | 液晶表示装置およびそれに用いられるデータドライバ | |
| JP2001027887A (ja) | 平面表示装置の駆動方法 | |
| JP4283172B2 (ja) | 液晶電気光学装置 | |
| JPH08263023A (ja) | 液晶電気光学装置 | |
| KR20070081711A (ko) | 크로스토크가 감소된 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |