JP3417514B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3417514B2
JP3417514B2 JP08666896A JP8666896A JP3417514B2 JP 3417514 B2 JP3417514 B2 JP 3417514B2 JP 08666896 A JP08666896 A JP 08666896A JP 8666896 A JP8666896 A JP 8666896A JP 3417514 B2 JP3417514 B2 JP 3417514B2
Authority
JP
Japan
Prior art keywords
voltage
output
liquid crystal
circuit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08666896A
Other languages
English (en)
Other versions
JPH09281930A (ja
Inventor
広宣 勇
博文 輿
充 後藤
幸秀 尾手
浩 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP08666896A priority Critical patent/JP3417514B2/ja
Priority to US08/826,973 priority patent/US5995073A/en
Priority to KR1019970013040A priority patent/KR100231358B1/ko
Publication of JPH09281930A publication Critical patent/JPH09281930A/ja
Priority to US09/450,436 priority patent/US6166725A/en
Application granted granted Critical
Publication of JP3417514B2 publication Critical patent/JP3417514B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ、ワークステーション等に用いる液晶表示装置に
係り、特に、多階調表示が可能な液晶表示装置の映像信
号線駆動回路に適用して有効な技術に関する。
【０００２】
【従来の技術】従来の液晶表示装置としては、ストライ
プ状のＸＹ電極の交点の画素を駆動する単純マトリクス
型液晶表示装置と、画素毎に能動素子（例えば、薄膜ト
ランジスタ）を有しこの能動素子をスイッチング動作さ
せるアクティブマトリクス型液晶表示装置に大別され
る。
【０００３】アクティブマトリクス型液晶表示装置の特
徴は、例えば、薄膜トランジスタ（ＴＦＴ）等の能動素
子を介して画素電極に液晶駆動電圧（階調電圧）を印加
するため、各画素間のクロストークがなく、単純マトリ
ックス形液晶表示装置のようにクロストークを防止する
ための特殊な駆動方法を用いる必要がなく、多階調表示
が可能なことにある。
【０００４】このアクティブマトリクス型液晶表示装置
の表示方式には、大別して次の２通りの表示方式が知ら
れている。
【０００５】１つは、２つの透明電極が形成された１対
の基板間に液晶層を封入し、２つの透明電極に液晶駆動
電圧を印加することにより、基板間にほぼ直角な方向の
電界により液晶層を駆動し、透明電極を透過し液晶層に
入射した光を変調して表示する方式（以下、縦電界方式
と称する）である。
【０００６】また、もう１つは、一対の基板間に液晶層
を封入し、同一基板あるいは両基板上に形成された２つ
の電極に液晶駆動電圧を印加することにより、基板界面
にほぼ平行な方向の電界により液晶層を駆動し、２つの
電極の隙間から液晶層に入射した光を変調して表示する
方式（以下、横電界方式と称する）である。
【０００７】図１３は、従来の縦電界方式のアクティブ
マトリクス型液晶表示装置の１つであるアクティブマト
リクス型液晶表示モジュールの概略構成を示すブロック
図である。
【０００８】図１３において、液晶表示パネル（ＴＦＴ
−ＬＣＤ）は、カラーＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｒａｎｓｉｓｔｅｒ）方式の液晶表示パネルであり、６
４０×３×４８０画素から構成される。
【０００９】液晶表示パネル（ＴＦＴ−ＬＣＤ）の上側
にドレインドライバ（映像信号線駆動回路）５３０が配
置され、このドレインドライバ５３０には、液晶表示パ
ネル（ＴＦＴ−ＬＣＤ）の各映像信号線（ドレイン信号
線または垂直信号線）（ＤＬ）が接続される。
【００１０】また、液晶表示パネル（ＴＦＴ−ＬＣＤ）
の側面部には、ゲートドライバ（垂直走査回路）５４
０、インタフェース部５００が配置され、このゲートド
ライバ５４０には液晶表示パネル（ＴＦＴ−ＬＣＤ）の
各走査信号線（ゲート信号線または水平信号線）（Ｇ
Ｌ）が接続される。
【００１１】図１４は、図１３に示す液晶表示パネル
（ＴＦＴ−ＬＣＤ）の等価回路を示す図である。
【００１２】なお、図１４は回路図であるが、実際の幾
何学的配置に対応して描かれており、同図で、ＡＲは表
示マトリクス部を示している。
【００１３】図１４に示すように、液晶表示パネル（Ｔ
ＦＴ−ＬＣＤ）の各画素は隣接する２本の走査信号線
（ＧＬ）と、隣接する２本の映像信号線（ＤＬ）との交
差領域（４本の信号線で囲まれた領域）内に配置され、
各画素は、２個の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ
２）と、画素電極（ＩＴＯ１）および保持容量（Ｃａｄ
ｄ）を含んでいる。
【００１４】マトリクス状に配置された各画素の各列毎
の各薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のドレイ
ン電極は、それぞれ映像信号線（ＤＬ）に接続され、前
記した如く、各映像信号線（ＤＬ）は、画素電極（ＩＴ
Ｏ１）に液晶を駆動するための液晶駆動電圧（階調電
圧）を供給するドレインドライバ５３０に接続される。
【００１５】また、マトリクス状に配置された各画素の
各行毎の各薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）の
ゲート電極（ＧＴ）は、それぞれ走査信号線（ＧＬ）に
接続され、前記した如く、各走査信号線（ＧＬ）は、１
水平走査時間、薄膜トランジスタ（ＴＦＴ１，ＴＦＴ
２）のゲート電極に正のバイアス電圧、あるいは、負の
バイアス電圧を印加するゲートドライバ５４０に接続さ
れる。
【００１６】各画素の各薄膜トランジスタ（ＴＦＴ１，
ＴＦＴ２）のソース電極は画素電極（ＩＴＯ１）に接続
され、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）
との間に液晶層（ＬＣ）が設けられるので、画素電極
（ＩＴＯ１）には、液晶容量（ＣLC）が等価的に接続さ
れる。
【００１７】各薄膜トランジスタ（ＴＦＴ１，ＴＦＴ
２）は、ゲート電極に正のバイアス電圧を印加すると導
通し、ゲート電極に負のバイアス電圧を印加すると不導
通になる。
【００１８】また、各画素電極（ＩＴＯ１）と容量信号
線（Ｃｎ）との間には、保持容量（ＣADD）が接続され
る。
【００１９】保持容量（ＣADD）は、良く知られている
ように、各薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）が
スイッチングするとき、ゲート電極（ＧＴ）の電位変化
が画素電極（ＩＴＯ１）に与える影響を低減する働きを
する。
【００２０】また、保持容量（ＣADD）は、放電時間を
長くする作用もあり、各薄膜トランジスタ（ＴＦＴ１，
ＴＦＴ２）がオフした後の映像情報を長い間蓄積する。
【００２１】なお、容量線（Ｃｎ）は、前段の走査信号
線（ＧＬ）を兼用することも可能である。
【００２２】図１３に示すインタフェース部５００は、
表示制御装置５１０と電源回路５２０とから構成され、
このインタフェース部５００は、１つの駆動回路基板
（インタフェース基板）で構成される。
【００２３】表示制御装置５１０は、１個の半導体集積
回路（ＬＳＩ）から構成され、本体コンピュータ側から
送信されてくるクロック、ディスプレイタイミング信
号、水平同期信号、垂直同期信号の各制御信号、表示用
データを基に、ドレインドライバ５３０、および、ゲー
トドライバ５４０を制御・駆動する。
【００２４】表示制御装置５１０は、ディスプレイタイ
ミング信号が入力されると、これを表示開始位置と判断
し、受け取った単純１列の表示データを、表示データの
バスライン５３３を介してドレインドライバ５３０に出
力する。
【００２５】その際、表示制御装置５１０は、ドレイン
ドライバ５３０のデータラッチ回路に表示データをラッ
チするための表示制御信号である表示データラッチ用ク
ロック（Ｄ２）を信号線５３１を介して出力する。
【００２６】この場合に、本体コンピュータ側からの表
示データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の各データを１つの組にして単位時間毎に転送
する。
【００２７】ここで、表示データは、各色毎６ビットの
１８ビットで構成されている。
【００２８】さらに、ドレインドライバ５３０の前段の
キャリー出力は、そのまま次段のドレインドライバ５３
０のキャリー入力に入力され、このキャリー信号により
ドレインドライバ５３０のデータラッチ回路のラッチ動
作が制御され、誤った表示データがデータラッチ回路に
書き込まれるのを防止している。
【００２９】また、表示制御装置５１０は、ディスプレ
イタイミング信号の入力が終了するか、または、ディス
プレイタイミング信号が入力されてから所定の一定時間
が過ぎると、１水平分の表示データが終了したものとし
て、ドレインドライバ５３０のラッチ回路に蓄えていた
表示データを液晶表示パネル（ＴＦＴ−ＬＣＤ）の映像
信号線（ＤＬ）に出力するための表示制御信号である出
力タイミング制御用クロック（Ｄ１）を信号線５３２を
介してドレインドライバ５３０に出力する。
【００３０】また、表示制御装置５１０は、垂直同期信
号入力後に、第１番目のディスプレイタイミング信号が
入力されると、これを第１番目の表示ラインと判断して
信号線５４２を介してゲートドライバ５４０にフレーム
開始指示信号を出力する。
【００３１】さらに、表示制御装置５１０は、水平同期
信号に基づいて、１水平走査時間毎に、順次液晶表示パ
ネル（ＴＦＴ−ＬＣＤ）の各走査信号線（ＧＬ）に正の
バイアス電圧を印加するように、信号線５４１を介して
ゲートドライバ５４０へ１水平走査時間周期のシフトク
ロックであるクロック（Ｇ１）を出力する。
【００３２】これにより、液晶表示パネル（ＴＦＴ−Ｌ
ＣＤ）の各走査信号線（Ｇ）に接続された複数の薄膜ト
ランジスタ（ＴＦＴ１，ＴＦＴ２）が、１水平走査時間
の間導通する。
【００３３】電源回路５２０は、電圧生成回路５２３と
ゲート電極電圧生成回路５２４から構成され、ゲート電
極電圧生成回路５２４は、薄膜トランジスタ（ＴＦＴ
１，ＴＦＴ２）のゲートに印加する駆動電圧（正のバイ
アス電圧および負のバイアス電圧）を生成する。
【００３４】電圧生成回路５２３は直列抵抗分圧回路で
構成され、９値の階調基準電圧（Ｖ０〜Ｖ８）を生成す
る。
【００３５】図１５は、図１３に示すアクティブマトリ
ックス型液晶表示モジュールの構成部品を示す分解斜視
図である。
【００３６】図１５において、ＳＨＤは金属板から成る
枠状のシールドケース（メタルフレーム）、ＬＣＷはシ
ールドケース（ＳＨＤ）の表示窓、ＳＰＢは光拡散板、
ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックライト蛍
光管、ＬＣＡはバックライトケースである。
【００３７】また、液晶表示パネル（ＴＦＴ−ＬＣＤ）
の周囲には、駆動回路基板（ＰＣＢ１，ＰＣＢ２）が実
装される。
【００３８】この駆動回路基板（ＰＣＢ１，ＰＣＢ２）
は、それぞれ液晶表示パネル（ＴＦＴ−ＬＣＤ）の辺に
沿って設けられ、各駆動回路基板（ＰＣＢ１，ＰＣＢ
２）はフラットケーブル（図示せず）により電気的に接
続される。
【００３９】駆動回路基板（ＰＣＢ１）には、テープキ
ャリアパッケージ（ＴＣＰ）、コンデンサ等の電子部品
が実装されており、この駆動回路基板（ＰＣＢ１）はド
レインドライバ５３０用とゲートドライバ５４０用の２
つに分割されている。
【００４０】駆動回路基板（ＰＣＢ２）には、半導体集
積回路（ＩＣ）、コンデンサあるいは抵抗等の電子部品
が実装されており、この駆動回路基板（ＰＣＢ２）は、
図１３に示すインタフェース基板を構成する。
【００４１】図１５に示すシールドケース（ＳＨＤ）、
周囲に駆動回路基板（ＰＣＢ１，ＰＣＢ２）が実装され
た液晶表示パネル（ＴＦＴ−ＬＣＤ）、光拡散板（ＳＰ
Ｂ）、導光体（ＬＣＢ）、反射板（ＲＭ）、バックライ
ト蛍光管（ＢＬ）およびバックライトケース（ＬＣＡ）
が、図に示す配置関係で積み重ねられてアクティブマト
リックス型液晶表示モジュールが組み立てられる。
【００４２】アクティブマトリックス型液晶モジュール
は、シールドケース（ＳＨＤ）に設けられた爪とフック
によって全体が固定されるようになっている。
【００４３】バックライトケース（ＬＣＡ）は、バック
ライト蛍光管（ＢＬ）、光拡散板（ＳＰＢ）、導光体
（ＬＣＢ）、反射板（ＲＭ）を収納する形状になってお
り、導光体（ＬＣＢ）の側面に配置されたバックライト
蛍光管（ＢＬ）の光を、導光体（ＬＣＢ）、反射板（Ｒ
Ｍ）、光拡散板（ＳＰＢ）により表示面で一様なバック
ライトにし、液晶表示パネル（ＴＦＴ−ＬＣＤ）側に出
射する。
【００４４】バックライト蛍光管（ＢＬ）にはインバー
タ回路基板（ＰＣＢ３）が接続されており、バックライ
ト蛍光管（ＢＬ）の電源となっている。
【００４５】前記バックライト蛍光管（ＢＬ）からの照
射光は、バックライト側の偏光板、一対のガラス基板に
注入封止された液晶層（ＬＣ）および表側の偏光板を透
過して、液晶表示パネル（ＴＦＴ−ＬＣＤ）から放射さ
れる。
【００４６】そして、シールドケース（ＳＨＤ）の表示
窓（ＬＣＷ）の領域が、アクティブマトリックス型液晶
表示モジュールの表示領域を構成し、このアクティブマ
トリックス型液晶表示モジュールの表示領域以外の領
域、即ち、シールドケース（ＳＨＤ）の表示窓の周囲の
領域を、通常額縁と称する。
【００４７】図１６に示すように、液晶層（ＬＣ）は、
液晶層（ＬＣ）に印加される上下ガラス基板と垂直な方
向の電界の強さにより、光の透過率が変化する。
【００４８】したがって、一対のガラス基板の一方のガ
ラス基板に形成されたコモン電極（ＩＴＯ２）と、一対
のガラス基板の他方のガラス基板に形成された画素電極
（ＩＴＯ１）との間に印加される電圧を可変し、即ち、
コモン電極（ＩＴＯ２）に印加する電圧を基準として、
画素電極（ＩＴＯ１）に複数の表示階調毎に決定される
液晶駆動電圧を印加し、液晶層（ＬＣ）を透過するバッ
クライトからの照射光を変調することにより、表側の偏
光板を透過できる照射光を増減させ、それによって、液
晶表示パネルに多階調の画像を表示することができる。
【００４９】一般に、液晶層（ＬＣ）は、長時間同じ電
圧（直流電圧）が印加されていると、液晶層（ＬＣ）の
傾きが固定化され、結果として残像現象を引き起こし、
液晶層（ＬＣ）の寿命を縮めることになる。
【００５０】これを防止するために、従来の液晶表示装
置においては、液晶層（ＬＣ）に印加する液晶駆動電圧
をある一定時間毎に交流化、即ち、コモン電極の液晶駆
動電圧を基準にして、画素電極に印加される液晶駆動電
圧を、一定時間毎に正電圧側／負電圧側に変化させるよ
うにしている。
【００５１】この液晶層（ＬＣ）に交流電圧を印加する
駆動方法として、図１７に示すように、コモン対称法と
コモン反転法の２通りの方法が知られている。
【００５２】コモン反転法とは、コモン電極と画素電極
に印加される電圧を共に交互に反転させる方法であり、
また、コモン対称法とは、コモン電極に印加される電圧
を一定とし、画素電極に印加する電圧を、コモン電極に
印加される電圧を基準にして、交互に正、負の電圧を印
加する方法である。
【００５３】このコモン対称法は、画素電極に印加され
る電圧の振幅が、コモン反転法の場合に比べ２倍とな
り、低電圧のドライバが使用できないと言う欠点がある
が、低消費電力と表示品質の点で優れているドット反転
法あるいはＶライン反転法が使用可能である。
【００５４】図１３に示すアクティブマトリクス型液晶
表示モジュールでは、その駆動方法として、前記ドット
反転法を使用している。
【００５５】図１８は、図１３に示すドレインドライバ
５３０から映像信号線（ＤＬ）に出力される液晶駆動電
圧、即ち、画素電極（ＩＴＯ１）に印加される液晶駆動
電圧と、コモン電極（ＩＴＯ２）に印加される液晶駆動
電圧との関係を示す図である。
【００５６】なお、図１８では、ドレインドライバ５３
０から映像信号線（ＤＬ）に出力される液晶駆動電圧
は、液晶表示パネル（ＴＦＴ−ＬＣＤ）の表示面に黒を
表示する場合の液晶駆動電圧を示している。
【００５７】図１８に示すように、ドレインドライバ５
３０から奇数番目の映像信号線（ＤＬ）に出力される液
晶駆動電圧（ＶＤＨ）と、ドレインドライバ５３０から
出力される偶数番目の映像信号線（ＤＬ）に出力される
液晶駆動電圧（ＶＤＬ）とは、コモン電極（ＩＴＯ２）
に印加される液晶駆動電圧（ＶＣＯＭ）に対して逆極
性、即ち、奇数番目の映像信号線（ＤＬ）に出力される
液晶駆動電圧（ＶＤＨ）が正極性（または負極性）であ
れば、偶数番目の映像信号線（ＤＬ）に出力される液晶
駆動電圧（ＶＤＬ）は負極性（または正極性）である。
【００５８】そして、その極性は１ライン毎に反転さ
れ、さらに、各ライン毎の極性が、フレーム毎に反転さ
れる。
【００５９】このドット反転法を使用することにより、
隣り合う信号線（ＤＬ）に印加される電圧が逆極性とな
るため、コモン電極（ＩＴＯ２）やゲート電極（ＧＴ）
に流れる電流が隣同志で打ち消し合い、消費電力を低減
することができる。
【００６０】また、コモン電極（ＩＴＯ２）に流れる電
流が少なく電圧降下が大きくならないため、コモン電極
（ＩＴＯ２）の電圧レベルが安定し、表示品質の低下を
最小限に抑えることができる。
【００６１】図１９は、図１３に示すドレインドライバ
５３０の概略構成を示すブロック図である。
【００６２】図１９に示すように、ドレインドライバ５
３０は、１個の階調電圧生成回路５５１を有し、前記階
調電圧生成回路５５１は、電圧生成回路５２３から入力
される９値の階調基準電圧（Ｖ０〜Ｖ８）に基づいて６
４階調分の階調電圧を生成し、電圧バスライン５５８を
介して出力回路５５７に出力する。
【００６３】また、ドレインドライバ５３０の制御回路
５５２内のシフトレジスタ回路５５３は、表示制御装置
５１０から入力される表示データラッチ用クロック（Ｄ
２）に基づいて、入力レジスタ回路５５４のデータ取り
込み用信号を生成し、入力レジスタ回路５５４に出力す
る。
【００６４】入力レジスタ回路５５４は、シフトレジス
タ回路５５３から出力されるデータ取り込み用信号に基
づき、表示制御装置５１０から入力される表示データラ
ッチ用クロック（Ｄ２）に同期して、各色毎６ビットの
表示用データを出力本数分だけラッチする。
【００６５】ストレージレジスタ回路５５５は、表示制
御装置５１０から入力される出力タイミング制御用クロ
ック（Ｄ１）に応じて、入力レジスタ回路５５４内の表
示用データをラッチする。
【００６６】このストレージレジスタ回路５５５に取り
込まれた表示用データは、レベルシフト回路（１）５５
６を介して出力回路５５７に入力される。
【００６７】また、ドレインドライバ５３０の極性端子
は映像信号線（ＤＬ）に出力する電圧の極性を制御する
ために設けられている。
【００６８】図２０は、図１９に示す出力回路５５７の
構成を中心に、ドレインドライバ５３０の構成を説明す
るためのブロック図である。
【００６９】なお、図２０において、デコーダ部（１）
５６１、アンプ回路対５６３、アンプ回路対５６３の入
力を切り替えるスイッチ部（１）５６２、アンプ回路対
５６３の出力を切り替えるスイッチ部（２）５６４が、
図１９に示す出力回路５５７を構成する。
【００７０】また、同図において、Ｙ１，Ｙ２，Ｙ３，
Ｙ４は、それぞれ第１番目、第２番目、第３番目、第４
番目の映像信号線を示しており、また、データラッチ部
５６５は、図１９に示す入力レジスタ回路５５４および
ストレージレジスタ回路５５５を示している。
【００７１】デコーダ部（１）５６１は、図１９に示す
階調電圧生成回路５５１から電圧バスライン５５８を介
して出力される６４階調分の階調電圧の中から、各デー
タラッチ部５６５（より詳しくは、図１９に示すストレ
ージレジスタ５５５）から出力される表示用データに対
応する階調電圧を選択するデコーダ回路５７７で構成さ
れる。
【００７２】デコーダ回路５７７は各データラッチ部５
６５毎に設けられ、ＰＭＯＳトランジスタとＮＭＯＳト
ランジスタとで構成される相補型のデコーダ回路であ
る。
【００７３】アンプ回路対５６２は隣接するデコーダ回
路５７７毎に設けられ、このアンプ回路対５６２は、高
電圧用反転アンプ回路５７１と低電圧用レールトゥーレ
ールアンプ回路５７２とにより構成される。
【００７４】高電圧用反転アンプ回路５７１は正極性の
液晶駆動電圧を出力し、また、低電圧用レールトゥーレ
ールアンプ回路５７２は負極性の液晶駆動電圧を出力す
る。
【００７５】スイッチ部（１）５６２は、隣接する映像
信号線（ＤＬ）に対応するデコーダ回路５７７、例え
ば、第１番目の映像信号線Ｙ１あるいは第２番目の映像
信号線Ｙ２に対応する各デコーダ回路５７７から出力さ
れる階調電圧を切り替えて、アンプ回路対５６３を構成
する高電圧用反転アンプ回路５７１あるいは低電圧用レ
ールトゥーレールアンプ回路５７２に互い違いに入力す
る。
【００７６】スイッチ部（２）５６４は、アンプ回路対
５６３を構成する高電圧用反転アンプ回路５７１あるい
は低電圧用レールトゥーレールアンプ回路５７２から出
力される出力電圧を切り替えて、隣接する映像信号線
（ＤＬ）、例えば、第１番目の映像信号線Ｙ１あるいは
第２番目の映像信号線Ｙ２に互い違いに出力する。
【００７７】ここで、前記スイッチ部（１）５６２およ
びスイッチ部（２）５６４は、交流化信号（Ｍ）に基づ
いて制御される。
【００７８】前記ドット反転法では、隣り合う信号線
（ＤＬ）、例えば、第１番目の映像信号線Ｙ１と第２番
目の映像信号線Ｙ２、あるいは、第３番目の映像信号線
Ｙ３と第４番目の映像信号線Ｙ４とに印加される電圧は
逆極性となるので、図１９に示す出力回路５５７では、
隣接する映像信号線、例えば、第１番目の映像信号線Ｙ
１あるいは第２番目の映像信号線Ｙ２に対応する各デコ
ーダ部（１）５６１から出力される階調電圧を、スイッ
チ部（１）５６２により切り替えて、高電圧用反転アン
プ回路５７１あるいは低電圧用レールトゥーレールアン
プ５７２回路に入力し、さらに、高電圧用反転アンプ回
路５７１あるいは低電圧用レールトゥーレールアンプ回
路５７２から出力される出力電圧を、スイッチ部（２）
５６４により切り替え、隣接する映像信号線（ＤＬ）、
例えば、第１番目の映像信号線Ｙ１と第２番目の映像信
号線Ｙ２に出力するようにしている。
【００７９】図２０に示すドレインドライバ５３０によ
れば、各映像信号線（ＤＬ）毎に、高電圧用反転アンプ
回路５７１および低電圧用レールトゥーレールアンプ回
路５７２を設ける必要がないので、各映像信号線（Ｄ
Ｌ）毎に、高電圧用反転アンプ回路５７１および低電圧
用レールトゥーレールアンプ回路５７２を設ける場合に
比して、ドレインドライバ５３０を構成する半導体集積
回路（ＩＣチップ）のチップ面積を少なくすることがで
きる。
【００８０】図２１は、図２０に示すデコーダ回路５７
７の回路構成を示す回路図である。
【００８１】デコーダ回路５７７は、出力端子を境にし
て、直列接続された６個の低耐圧ＰＭＯＳトランジスタ
と、直列接続された６個の低耐圧ＮＭＯＳトランジスタ
とから構成される６４個のトランジスタ列（ＴＲＰ１）
を有し、前記各トランジスタ列（ＴＲＰ１）の両端に
は、図１９に示す階調電圧生成回路５５１から電圧バス
ライン５５８を介して出力される６４階調の階調電圧が
入力される。
【００８２】また、前記各トランジスタ列（ＴＲＰ１）
を構成する６個のＰＭＯＳトランジスタおよび６個のＮ
ＭＯＳトランジスタのそれぞれのゲート電極には、レベ
ルシフト回路（１）５５６から出力される６ビットの表
示用データの各ビットの正相出力（Ｔ）あるいは各ビッ
トの反転出力（Ｂ）が所定の組み合わせに基づいて選択
的に印加される。
【００８３】図２２は、図２０に示すスイッチ部（１）
５６２、アンプ回路対５６３およびスイッチ部（２）５
６４の回路構成を示す回路図である。
【００８４】図２２で、スイッチ回路（ＩＮ１，ＩＮ
２）がスイッチ部（１）５６２を示し、スイッチ回路
（ＯＵＴ１，ＯＵＴ２）がスイッチ部（２）５６４を示
している。
【００８５】ここで、スイッチ回路（ＩＮ１，ＩＮ２）
は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが
並列に接続された相補型のＭＯＳトランジスタで構成さ
れる。
【００８６】アンプ回路対５６２を構成する低電圧用レ
ールトゥーレールアンプ回路５７２は、オペアンプ（Ｏ
Ｐ１）の反転端子と出力端子とが直結され、その非反転
端子が入力端子とされるボルテージホロワ回路である。
【００８７】アンプ回路対５６２を構成する高電圧用反
転アンプ回路５７１は、オペアンプ（ＯＰ２）からなる
反転増幅回路であり、オペアンプ（ＯＰ２）の反転入力
端子と出力端子との間にはスイッチ回路（ＳＷ１）が接
続され、また、オペアンプ（ＯＰ２）の反転入力端子と
出力端子との間には、スイッチ回路（ＳＷ２）を介して
コンデンサ（Ｃ２）が接続され、さらに、オペアンプ
（ＯＰ２）の反転入力端子にはコンデンサ（Ｃ１）の一
方の端子が接続される。
【００８８】オペアンプ（ＯＰ２）の非反転入力端子に
は基準電位（Ｖｃｅｎ）が印加され、この基準電位（Ｖ
ｃｅｎ）はスイッチ回路（ＳＷ３）を介してコンデンサ
（Ｃ１）の他方の端子に、および、スイッチ回路（ＳＷ
４）を介してコンデンサ（Ｃ２）のスイッチ回路（ＳＷ
２）と接続される側の端子に印加される。
【００８９】ここで、この基準電位（Ｖｃｅｎ）は、コ
モン電極（ＩＴＯ２）に印加される液晶駆動電圧（Ｖｃ
ｏｍ）の電位でもある。
【００９０】この反転増幅回路は、リセット動作時に、
スイッチ回路（ＳＷ１）、スイッチ回路（ＳＷ３）およ
びスイッチ回路（ＳＷ４）がＯＮ、スイッチ回路（ＳＷ
２）がＯＦＦとなり、この状態では、オペアンプ（ＯＰ
２）はボルテージホロワ回路を構成し、オペアンプ（Ｏ
Ｐ２）の出力端子および反転入力端子の電位は基準電位
（Ｖｃｅｎ）となり、さらに、コンデンサ（Ｃ１）の他
方の端子に、および、スイッチ回路（ＳＷ２）と接続さ
れる側の端子にも、基準電位（Ｖｃｅｎ）が印加され、
コンデンサ（Ｃ１）およびコンデンサ（Ｃ２）がリセッ
トされる。
【００９１】また、通常の状態では、スイッチ回路（Ｓ
Ｗ１）、スイッチ回路（ＳＷ３）およびスイッチ回路
（ＳＷ４）がＯＦＦ、スイッチ回路（ＳＷ２）がＯＮと
なり、コンデンサ（Ｃ１）を介して入力される階調電圧
は、基準電位（Ｖｃｅｎ）を基準にして反転増幅され
る。
【００９２】
【発明が解決しようとする課題】アクティブマトリクス
型液晶表示モジュール等の液晶表示装置においては、表
示画面がますます大画面化され、表示画サイズが大きく
なる傾向にあり、さらに、無駄なスペースをなくし、表
示装置としての美観を惹起せしめるために、液晶表示装
置の表示領域以外の領域、即ち、額縁部分を少しでも小
さくすることが要望されている。
【００９３】そのため、図１３に示すアクティブマトリ
クス型液晶表示モジュールでは、ドレインドライバ５３
０を液晶表示パネル（ＴＦＴ−ＬＣＤ）の片側に配置
し、額縁部分を小さくするようにしている。
【００９４】しかしながら、図１３に示すアクティブマ
トリクス型液晶表示モジュールのドレインドライバ５３
０では、高電圧用反転アンプ回路５７１あるいは低電圧
用レールトゥーレールアンプ回路５７２に入力される階
調電圧をスイッチ部（１）５６２で切り替えるようにし
ているので、スイッチ部（１）５６２を構成するスイッ
チ回路（ＩＮ１，ＩＮ２）が数多く必要であり、ドレイ
ンドライバ５３０を構成する半導体集積回路（ＩＣチッ
プ）のチップサイズが大きくなり、液晶表示パネル（Ｔ
ＦＴ−ＬＣＤ）の狭額縁化を阻害する要因となってい
る。
【００９５】また、高電圧用反転アンプ回路５７１は、
スイッチ回路（ＳＷ１〜ＳＷ４）、および、各スイッチ
回路（ＳＷ１〜ＳＷ４）を制御するためのコントローラ
回路が必要であり、このため、ドレインドライバ５３０
を構成する半導体集積回路（ＩＣチップ）のチップサイ
ズが大きくなり、液晶表示パネル（ＴＦＴ−ＬＣＤ）の
狭額縁化を阻害する要因となっている。
【００９６】また、高電圧反転アンプ回路５７１は、高
電圧反転アンプ回路５７１の出力端子と各スイッチ（Ｉ
Ｎ１，ＩＮ２）との間にコンデンサ（Ｃ１）とコンデン
サ（Ｃ２）との直列回路が接続されるので、高電圧反転
アンプ回路５７１の出力端子から階調電圧生成回路５５
１に不要な電流が流れ、これにより、階調電圧生成回路
で生成される多階調の階調電圧の電圧レベルが変動する
と言う問題点があった。
【００９７】前記した問題点を解消するためには、この
高電圧用反転アンプ回路５７１として、例えば、低電圧
用レールトゥーレールアンプ回路５７２のようなボルテ
ージホロワ回路を使用すればよいが、そのためには、デ
コーダ部（１）５６１を高耐圧ＭＯＳトランジスタで構
成する必要がある。
【００９８】しかしながら、高耐圧ＰＭＯＳトランジス
タと高耐圧ＮＭＯＳトランジスタとで構成されるデコー
ダ部（１）は、半導体集積回路の中で大きな面積を必要
とするため、ドレインドライバ５３０を構成する半導体
集積回路（ＩＣチップ）のチップサイズが大きくなり、
液晶表示パネル（ＴＦＴ−ＬＣＤ）の狭額縁化を阻害す
る要因となっている。
【００９９】さらに、図１６に示すように、液晶層（Ｌ
Ｃ）はガンマ特性を有しているため、画素電極（ＩＴＯ
１）に印加する液晶駆動電圧が正極性の場合と負極性の
場合とでは、画素電極（ＩＴＯ１）に印加する液晶駆動
電圧を異ならせる必要があるが、図１３に示すアクティ
ブマトリクス型液晶表示モジュールのドレインドライバ
５３０では、この点について何等考慮されていない。
【０１００】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、映像信号線駆動回路を構成する半導体
集積回路のチップサイズを小さくすることが可能となる
技術を提供することにある。
【０１０１】また、本発明の他の目的は、液晶表示装置
において、映像信号線駆動回路を構成する半導体集積回
路のチップサイズを大きくすることなく、正極性の場合
と負極性の場合に、各画素に印加する液晶駆動電圧を異
ならせることが可能となる技術を提供することにある。
【０１０２】また、本発明の他の目的は、液晶表示装置
において、映像信号線駆動回路の階調電圧生成回路で生
成される多階調の階調電圧の電圧レベルが変動するのを
防止することが可能となる技術を提供することにある。
【０１０３】また、本発明の他の目的は、液晶表示装置
において、液晶表示パネルの狭額縁化を図り、かつ、液
晶表示パネルに表示される表示画像の画質化を向上させ
ることが可能となる技術を提供することにある。
【０１０４】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
【０１０５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【０１０６】（１）複数の映像信号線と、前記複数の映
像信号線と交差する複数の走査信号線と、前記複数の映
像信号線と前記複数の走査信号線との交差領域内にマト
リクス状に配置される複数の画素とを有する液晶表示パ
ネルと、前記各映像信号線に接続され、前記各画素に印
加する液晶駆動電圧を前記各映像信号線に出力する映像
信号線駆動回路と、前記映像信号線駆動回路を制御駆動
する表示制御手段とを具備する液晶表示装置において、
前記表示制御手段から前記映像信号線駆動回路に対し
て、赤、緑、青の３色の表示用データが供給され、前記
映像信号線は、赤、緑、青の３色表示用の第１の映像信
号線と、赤、緑、青の３色表示用の第２の映像信号線と
が交互に形成され、前記第１の映像信号線と、前記第２
の映像信号線とは、供給される液晶駆動電圧が各色毎に
互いに逆極性であり、前記各色毎の表示用データは、前
記第１の映像信号線に出力される液晶駆動電圧に対応す
る赤、緑、青の３色表示用が一組となる第１の表示用デ
ータと、前記第２の映像信号線に出力される液晶駆動電
圧に対応する赤、緑、青の３色表示用が一組となる第２
の表示用データとを有し、前記映像信号線駆動回路は、
前記表示制御手段から順次送出される赤、緑、青の３色
表示用データの組を保持する保持手段と、前記保持手段
から出力される表示用データに対応する正極性の液晶駆
動電圧を映像信号線に出力する複数の第１の出力手段
と、前記保持手段から出力される表示用データに対応す
る負極性の液晶駆動電圧を映像信号線に出力する複数の
第２の出力手段と、前記表示制御手段から送出される表
示制御信号に基づいて、前記保持手段が前記第１の表示
用データ、および、第２の表示用データを保持できるよ
うに、前記保持手段に入力される表示用データを入れ替
える入替手段と、前記表示制御手段から送出される表示
制御信号に基づいて、前記入替手段で入れ替えられた表
示用データに対応する液晶駆動電圧を出力する第１の出
力手段と第２の出力手段との出力電圧を切り替えて各映
像信号線に出力する切替手段とを有することを特徴とす
る。
【０１０７】（２）前記（１）の手段において、前記表
示用データが、赤、緑、青の３色の表示用データを１組
として並列に転送されることを特徴とする。
【０１０８】（３）前記（１）または（２）の手段にお
いて、前記映像信号線駆動回路が、多階調の階調電圧を
生成する階調電圧生成手段を有し、前記第１の出力手段
が、前記保持手段から出力される各表示用データに基づ
き前記階調電圧生成手段で生成された多階調の階調電圧
の中から所定の階調電圧を選択する複数の選択手段と、
前記複数の選択手段から出力される階調電圧に対応する
正極性の液晶駆動電圧を出力する複数の第１の出力回路
とから構成され、前記第２の出力手段が、前記保持手段
から出力される各表示用データに基づき前記階調電圧生
成手段で生成された多階調の階調電圧の中から所定の階
調電圧を選択する複数の選択手段と、前記複数の選択手
段から出力される階調電圧に対応する負極性の液晶駆動
電圧を出力する複数の第２の出力回路とから構成される
ことを特徴とする。
【０１０９】（４）前記（３）の手段において、前記第
１の出力回路が反転増幅回路であり、前記第２の出力回
路がボルテージホロワ回路であることを特徴とする。
【０１１０】（５）前記（１）または（２）の手段にお
いて、前記映像信号線駆動回路が、正極性の多階調の階
調電圧を生成する正極性階調電圧生成回路と、負極性の
多階調の階調電圧を生成する負極性階調電圧生成回路と
を有し、前記第１の出力手段が、前記保持手段から出力
される各表示用データに基づき前記正極性階調電圧生成
回路で生成された正極性の多階調の階調電圧の中から所
定の正極性の階調電圧を選択する複数の第１の選択手段
と、前記複数の第１の選択手段から出力される階調電圧
に対応する正極性の液晶駆動電圧を出力する複数の第１
の出力回路とから構成され、前記第２の出力手段が、前
記保持手段から出力される各表示用データに基づき前記
負極性階調電圧生成回路で生成された負極性の多階調の
階調電圧の中から所定の負極性の階調電圧を選択する複
数の第２の選択手段と、前記複数の第２の選択手段から
出力される階調電圧に対応する負極性の液晶駆動電圧を
出力する複数の第２の出力回路とから構成されることを
特徴とする。
【０１１１】（６）前記（５）の手段において、前記第
１の出力回路、および、前記第２の出力回路がボルテー
ジホロワ回路であることを特徴とする。
【０１１２】（７）前記（５）または（６）の手段にお
いて、前記各第１の選択手段が、単一極性の高耐圧ＭＯ
Ｓトランジスタと高耐圧デプレッションＭＯＳトランジ
スタとが、複数個所定の接続関係の基に直列に接続され
た複数のトランジスタ列を有することを特徴とする。
【０１１３】（８）前記（７）の手段において、前記各
第２の選択手段が、前記各第１の選択手段の高耐圧ＭＯ
Ｓトランジスタと異なる導電型の高耐圧ＭＯＳトランジ
スタと高耐圧デプレッションＭＯＳトランジスタとが、
複数個所定の接続関係の基に直列に接続された複数のト
ランジスタ列を有することを特徴とする。
【０１１４】（９）複数の映像信号線と、前記複数の映
像信号線と交差する複数の走査信号線と、前記複数の映
像信号線と前記複数の走査信号線との交差領域内にマト
リクス状に配置される複数の画素とを有する液晶表示パ
ネルと、前記各映像信号線に接続され、前記各画素に印
加する液晶駆動電圧を前記各映像信号線に出力する映像
信号線駆動回路と、前記映像信号線駆動回路を制御駆動
する表示制御手段とを具備する液晶表示装置において、
前記映像信号線駆動回路が、前記表示制御手段から順次
送出される複数個の表示用データを保持する保持手段
と、前記保持手段から入力される各表示用データに基づ
き正極性の階調電圧を生成する複数の第１の出力手段
と、前記保持手段から入力される各表示用データに基づ
き負極性の階調電圧を生成する複数の第２の出力手段
と、前記表示制御手段から送出される表示制御信号に基
づいて、前記隣接する第１の出力手段から出力される正
極性の階調電圧と、前記隣接する第２の出力手段から出
力される負極性の階調電圧とを、前記正極性の階調電圧
と前記負極性の階調電圧とでは互いに相異なる出力手段
からの出力電圧が選択されるように切り替える複数の第
１の切替手段と、前記第１の切替手段から出力される正
極性の階調電圧に対応する正極性の液晶駆動電圧を出力
する複数の第１の出力回路と、前記各第１の出力手段と
互いに隣接し、前記第１の切替手段から出力される負極
性の階調電圧に対応する負極性の液晶駆動電圧を出力す
る複数の第２の出力回路と、前記表示制御手段から送出
される表示制御信号に基づいて、前記隣接する第１の出
力回路および第２の出力回路からの液晶駆動電圧を切り
替えて、前記隣接する映像信号線に出力する第２の切替
手段とを有することを特徴とする。
【０１１５】（１０）前記（９）の手段において、前記
第１の出力回路、および、前記第２の出力回路がボルテ
ージホロワ回路であることを特徴とする。
【０１１６】（１１）前記（９）または（１０）の手段
において、前記映像信号線駆動回路が、正極性の多階調
の階調電圧を生成する正極性階調電圧生成回路と、負極
性の多階調の階調電圧を生成する負極性階調電圧生成回
路とを有し、前記第１の出力手段が、前記保持手段から
出力される各表示用データに基づき前記正極性階調電圧
生成回路で生成された正極性の多階調の階調電圧の中か
ら所定の正極性の階調電圧を選択する複数の第１の選択
手段から構成され、前記第２の出力手段が、前記保持手
段から出力される各表示用データに基づき前記負極性階
調電圧生成回路で生成された負極性の多階調の階調電圧
の中から所定の負極性の階調電圧を選択する複数の第２
の選択手段から構成されることを特徴とする。
【０１１７】（１２）前記（１１）の手段において、前
記各第１の選択手段が、単一極性の高耐圧ＭＯＳトラン
ジスタと高耐圧デプレッションＭＯＳトランジスタと
が、複数個所定の接続関係の基に直列に接続された複数
のトランジスタ列を有し、前記各第２の選択手段が、前
記各第１の選択手段の高耐圧ＭＯＳトランジスタと異な
る導電型の高耐圧ＭＯＳトランジスタと高耐圧デプレッ
ションＭＯＳトランジスタとが、複数個所定の接続関係
の基に直列に接続された複数のトランジスタ列を有する
ことを特徴とする。
【０１１８】前記（１）ないし（８）の手段によれば、
映像信号線駆動回路に、正極性の液晶駆動電圧を出力す
る第１の出力手段と、負極性の液晶駆動電圧出力する複
数の第２の出力手段とを、２本の映像信号線毎に設け、
入替手段で表示制御手段から順次送出される複数個の表
示用データを入れ替えて保持手段に保持し、また、入替
手段で入れ替えられた表示用データに対応する液晶駆動
電圧を出力する第１の出力手段と第２の出力手段との出
力電圧を切替手段で切り替えて各映像信号線に出力する
ようにしたので、入替手段のスイッチ回路の個数を低減
することができる。
【０１１９】また、前記（５）または（６）の手段によ
れば、映像信号線駆動回路に、正極性の多階調の階調電
圧を生成する正極性階調電圧生成回路と、負極性の多階
調の階調電圧を生成する負極性階調電圧生成回路とを設
け、第１の出力手段を、保持手段から出力される各表示
用データに基づき正極性階調電圧生成回路で生成された
正極性の多階調の階調電圧の中から所定の正極性の階調
電圧を選択する第１の選択手段と、当該選択された正極
性の階調電圧に対応する正極性の液晶駆動電圧を出力す
る第１の出力回路とで構成し、また、第２の出力手段
を、保持手段から出力される各表示用データに基づき負
極性階調電圧生成回路で生成された負極性の多階調の階
調電圧の中から所定の負極性の階調電圧を選択する第２
の選択手段と、当該選択された負極性の階調電圧に対応
する負極性の液晶駆動電圧を出力するする第２の出力回
路とで構成するようにしたので、第１の出力回路および
第２の出力回路として、ボルテージホロワ回路を使用す
ることができ、各階調電圧生成回路で生成される階調電
圧の電圧レベルの変動を抑止することができる。
【０１２０】さらに、前記（７）または（８）の手段に
よれば、少なくとも第１の選択手段を、単一極性の高耐
圧ＭＯＳトランジスタと高耐圧デプレッションＭＯＳト
ランジスタとで構成するようにしたので、映像信号線駆
動回路を構成する半導体集積回路のチップ面積を少なく
することができる。
【０１２１】前記（９）ないし（１０）の手段によれ
ば、映像信号線駆動回路に、第１の出力手段から出力さ
れる正極性の階調電圧に対応する正極性の液晶駆動電圧
を出力する第１の出力回路と、第２の出力手段から出力
される負極性の階調電圧に対応する負極性の液晶駆動電
圧を出力する第２の出力回路とを、２本の映像信号線毎
に設け、また、第１の切替手段で、隣接する第１の出力
手段から出力される正極性の階調電圧と、隣接する第２
の出力手段から出力される負極性の階調電圧とが、相異
なる出力手段から出力されるように切り替えて、第１の
出力回路あるいは第２の出力回路に入力し、さらに、第
２の切替手段で、第１の出力回路あるいは第２の出力回
路からの出力電圧を隣接する映像信号線に切り替えて出
力するようにしたので、第１の切替手段のスイッチ回路
の個数を低減することができる。
【０１２２】前記（１１）の手段によれば、映像信号線
駆動回路に、正極性の多階調の階調電圧を生成する正極
性階調電圧生成回路と、負極性の多階調の階調電圧を生
成する負極性階調電圧生成回路とを設け、第１の出力手
段を、保持手段から出力される各表示用データに基づき
正極性階調電圧生成回路で生成された正極性の多階調の
階調電圧の中から所定の正極性の階調電圧を選択する第
１の選択手段で構成し、また、第２の出力手段を、保持
手段から出力される各表示用データに基づき負極性階調
電圧生成回路で生成された負極性の多階調の階調電圧の
中から所定の負極性の階調電圧を選択する第２の選択手
段で構成するようにしたので、第１の出力回路および第
２の出力回路として、ボルテージホロワ回路を使用する
ことができ、各階調電圧生成回路で生成される階調電圧
の電圧レベルの変動を抑止することができる。
【０１２３】前記（１２）の手段によれば、第１の選択
手段を、単一極性の高耐圧ＭＯＳトランジスタと高耐圧
デプレッションＭＯＳトランジスタとで構成し、第２の
選択手段を、第１の選択手段の高耐圧ＭＯＳトランジス
タと異なる導電型の高耐圧ＭＯＳトランジスタと高耐圧
デプレッションＭＯＳトランジスタとで構成するように
したので、映像信号線駆動回路を構成する半導体集積回
路のチップ面積を少なくすることができる。
【０１２４】
【発明の実施の形態】以下、本発明を縦電界方式のアク
ティブマトリクス型液晶表示装置の１つであるアクティ
ブマトリクス型液晶表示モジュールに適用した発明の実
施の形態を図面を参照して詳細に説明する。
【０１２５】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【０１２６】［発明の実施の形態１］本発明の一発明の
実施の形態（発明の実施の形態１）であるアクティブマ
トリクス型液晶表示モジュールの概略構成は、前記図１
３に示す従来のアクティブマトリクス型液晶表示モジュ
ールと同じである。
【０１２７】本発明の実施の形態１アクティブマトリク
ス型液晶表示モジュールにおいても、液晶表示パネル
（ＴＦＴ−ＬＣＤ）の上側にドレインドライバ（映像信
号線駆動回路）が配置され、このドレインドライバに
は、液晶表示パネル（ＴＦＴ−ＬＣＤ）の各映像信号線
（ドレイン信号線または垂直信号線）（ＤＬ）が接続さ
れる。
【０１２８】また、液晶表示パネル（ＴＦＴ−ＬＣＤ）
の側面部には、ゲートドライバ（垂直走査回路）、イン
タフェース部が配置され、このゲートドライバには液晶
表示パネル（ＴＦＴ−ＬＣＤ）の各走査信号線（ゲート
信号線または水平信号線）（ＧＬ）が接続される。
【０１２９】また、本発明の実施の形態１のドレインド
ライバ１３０の概略構成も、前記図１９に示すドレイン
ドライバ５３０と同じであり、本発明の実施の形態１の
ドレインドライバ１３０も、１個の階調電圧生成回路
（図１９の５５１）、制御回路内のシフトレジスタ回路
（図１９の５５３）、入力レジスタ回路（図１９の５５
４）、ストレージレジスタ回路（図１９の５５５）、レ
ベルシフト回路（１）（図１９の５５６）および出力回
路（図１９の５５７）を有する。
【０１３０】本発明の実施の形態１のドレインドライバ
１３０においても、階調電圧生成回路は、電圧生成回路
から入力される９値の階調基準電圧（Ｖ０〜Ｖ８）に基
づいて６４階調分の階調電圧を生成し、電圧バスライン
（図１９の５５８）を介して出力回路に出力する。
【０１３１】また、制御回路内のシフトレジスタ回路
は、表示制御装置から入力される表示データラッチ用ク
ロック（Ｄ２）に基づいて、データ取り込み用信号を生
成し、入力レジスタ回路は、このデータ取り込み用信号
に基づいて、各色毎６ビットの表示用データを出力本数
分だけラッチし、ストレージレジスタ回路は、表示制御
装置から入力される出力タイミング制御用クロック（Ｄ
１）に応じて、入力レジスタ回路内の表示用データをラ
ッチする。
【０１３２】このストレージレジスタ回路に取り込まれ
た表示用データは、レベルシフト回路（１）を介して出
力回路に入力される。
【０１３３】図１は、出力回路の構成を中心に、本発明
の実施の形態１のドレインドライバ１３０の構成を説明
するためのブロック図である。
【０１３４】図１において、１５３はシフトレジスタ回
路、１５６はレベルシフト回路（１）、１６１はデコー
ダ部（１）、１６２はスイッチ部（３）、１６３はアン
プ回路対、１６４はスイッチ部（２）、１６５はデータ
ラッチ部である。
【０１３５】ここで、デコーダ部（１）１６１は、ＰＭ
ＯＳトランジスタとＮＭＯＳトランジスタとで構成され
る相補型のデコーダ回路１７７で構成され、また、アン
プ回路対１６３は、高電圧用反転アンプ回路１７１と低
電圧用レールトゥーレールアンプ回路１７２とで構成さ
れる。
【０１３６】なお、図１において、デコーダ部（１）１
６１、アンプ回路対１６３の出力を切り替えるスイッチ
部（２）１６４が、出力回路（図１９の５５７）を構成
し、また、シフトレジスタ回路１５３は制御回路内のシ
フトレジスタ回路（図１９の５５３）を、データラッチ
部１６５は入力レジスタ回路（図１９の５５４）とスト
レージレジスタ回路（図１９の５５５）とを示してい
る。
【０１３７】さらに、同図において、Ｙ１ないしＹ６
は、それぞれ第１番目ないし第６番目の映像信号線（Ｄ
Ｌ）を示している。
【０１３８】ここで、デコーダ回路１７７は、図２１に
示すデコーダ回路５７７と同じ回路構成を有し、また、
アンプ回路対１６３を構成する高電圧用反転アンプ回路
１７１と低電圧用レールトゥーレールアンプ回路１７２
とは、図２２に示す高電圧用反転アンプ回路５７１と低
電圧用レールトゥーレールアンプ回路５７２と同じ回路
構成を有する。
【０１３９】また、スイッチ部（３）１６２およびスイ
ッチ部（２）１６４は、交流化信号（Ｍ）に基づいて制
御されるが、スイッチ部（２）１６４は、高耐圧ＭＯＳ
トランジスタで構成される関係上、スイッチ部（２）１
６４を構成する高耐圧ＭＯＳトランジスタのゲート電極
に印加される交流化信号（Ｍ）は、その電圧レベルが高
耐圧信号レベルにレベル変換されている。
【０１４０】図２は、アンプ回路対１６３を構成する低
電圧用レールトゥーレールアンプ回路１７２に使用され
るオペアンプ（ＯＰ１）の一例を示す回路図である。
【０１４１】図２に示すオペアンプ（ＯＰ１）は、入力
増幅段と電流増幅段とで構成されており、入力増幅段
は、ＰＭＯＳトランジスタ（ＰＭ１１）とＰＭＯＳトラ
ンジスタ（ＰＭ１２）とからなる第１の差動増幅回路
と、ＮＭＯＳトランジスタ（ＮＭ１１）ＮＭＯＳトラン
ジスタ（ＮＭ１２）とからなる第２の差動増幅回路と有
する。
【０１４２】第２の差動増幅回路の出力電流は、ＰＭＯ
Ｓトランジスタ（ＰＭ１３）とＰＭＯＳトランジスタ
（ＰＭ１４）とで構成される電流ミラー回路、および、
ＰＭＯＳトランジスタ（ＰＭ１５）とＰＭＯＳトランジ
スタ（ＰＭ１６）とで構成される電流ミラー回路で折り
返されて、第１の差動増幅回路の出力電流に加算され
る。
【０１４３】第１の差動増幅回路には、ＮＭＯＳトラン
ジスタ（ＮＭ１３）とＮＭＯＳトランジスタ（ＮＭ１
４）とで構成される電流ミラー回路からなる能動負荷が
接続される。
【０１４４】また、電流増幅段は、ＰＭＯＳトランジス
タ（ＰＭ１２）のドレイン電圧がゲート電極に印加され
るＮＭＯＳトランジスタ（ＮＭ１５）と定電流源との直
列回路で構成される。
【０１４５】なお、ゲート電極にバイアス電位が印加さ
れるＰＭＯＳトランジスタ（ＰＭ１７，ＰＭ１８）は定
電流源を構成し、ＶＧＰ１，ＶＧＰ２はバイアス電圧源
を示す。
【０１４６】また、ＮＭＯＳトランジスタ（ＮＭ１６）
は抵抗を構成し、各ＭＯＳトランジスタは、低耐圧ＭＯ
Ｓトランジスタで構成される。
【０１４７】ここで、ＩＮＰが非反転入力端子（＋）
を、ＩＮＭが反転入力端子（−）を、ＶＯＵＴが出力端
子を表す。
【０１４８】また、図２に点線で示すように、反転入力
端子（ＩＮＭ）と出力端子（ＶＯＵＴ）とを直結するこ
とにより、ボルテージホロワ回路が構成される。
【０１４９】図３は、アンプ回路対１６３を構成する高
電圧用反転アンプ回路１７１に使用されるオペアンプ
（ＯＰ２）の一例を示す回路図である。
【０１５０】図３に示すオペアンプ（ＯＰ２）は、入力
増幅段、レベルシフト段および電流増幅段とで構成され
ており、入力増幅段は、ＰＭＯＳトランジスタ（ＰＭ２
１）とＰＭＯＳトランジスタ（ＰＭ２２）とからなる差
動増幅回路で構成され、この差動増幅回路には、ＮＭＯ
Ｓトランジスタ（ＮＭ２１）ないしＮＭＯＳトランジス
タ（ＮＭ２４）とで構成される電流ミラー回路からなる
能動負荷が、それぞれダイオード接続されたＰＭＯＳト
ランジスタ（ＰＭ２３）とＮＭＯＳトランジスタ（ＰＭ
２５）との直列回路、および、それぞれダイオード接続
されたＰＭＯＳトランジスタ（ＰＭ２４）とＮＭＯＳト
ランジスタ（ＮＭ２６）との直列回路を介して接続され
る。
【０１５１】レベルシフト段は、ＰＭＯＳトランジスタ
（ＰＭ２１）のドレイン電圧がゲート電極に印加される
ＰＭＯＳトランジスタ（ＰＭ２５）、それぞれダイオー
ド接続されたＰＭＯＳトランジスタ（ＰＭ２６，ＰＭ２
７）、および、定電流源で構成される。
【０１５２】また、電流増幅段は、ＰＭＯＳトランジス
タ（ＰＭ２７）のソース電位がゲート電極に印加される
ＰＭＯＳトランジスタ（ＰＭ２９）、ダイオード接続さ
れたＰＭＯＳトランジスタ（ＰＭ２１０）、および、定
電流源により構成される。
【０１５３】なお、ゲート電極にバイアス電位が印加さ
れるＰＭＯＳトランジスタ（ＰＭ２８，ＰＭ２１１）お
よびＮＭＯＳトランジスタ（ＮＭ２７，ＮＭ２８）は定
電流源を構成し、ＶＧＰ３，ＶＧＰ４、ＶＧＰ５はバイ
アス電圧源を示す。
【０１５４】なお、図３中で、大きな記号で表されるＭ
ＯＳトランジスタが、高耐圧ＭＯＳトランジスタを示し
ている。
【０１５５】図１９に示すドレインドライバ５３０で
は、スイッチ部（１）５６２により、各デコーダ回路５
７７から出力される階調電圧を切り替えて、アンプ回路
対５６３を構成する高電圧用反転アンプ回路１７１ある
いは低電圧用レールトゥーレールアンプ回路１７２に互
い違いに入力するようにしたが、本発明の実施の形態１
のドレインドライバ１３０では、スイッチ部（３）１６
２により、データラッチ部１６５（より詳しくは、図１
９に示す入力レジスタ５５４）に入力されるデータ取り
込み用信号を切り替えて、隣接するデータラッチ部１６
５に入力するようにしている。
【０１５６】ドット反転法では、隣接する映像信号線
（ＤＬ）に出力される液晶駆動電圧は、コモン電極（Ｉ
ＴＯ１）に印加される液晶駆動電圧を基準にして逆極性
であるから、Ｙ１から順次赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の液晶駆動電圧を出力し、Ｙ１が正極性の液晶駆
動電圧を出力するものとすると、Ｙ２は負極性の液晶駆
動電圧、Ｙ３が正極性の液晶駆動電圧、Ｙ４は負極性の
液晶駆動電圧、Ｙ５が正極性の液晶駆動電圧、Ｙ６は負
極性の液晶駆動電圧を出力する。
【０１５７】ここで、同じ色の液晶駆動電圧を出力する
映像信号線（ＤＬ）毎に、その液晶駆動電圧の極性につ
いて見ると、赤（Ｒ）の液晶駆動電圧を出力するＹ１は
正極性でＹ４は負極性、緑（Ｇ）の液晶駆動電圧を出力
するＹ２は負極性でＹ５は正極性、青（Ｂ）の液晶駆動
電圧を出力するＹ３は正極性でＹ６は負極性となる。
【０１５８】このように、ドット反転法では、隣接する
各色の液晶駆動電圧は互いに逆極性となり、また、アン
プ回路対１６３の高電圧用反転アンプ回路１７１および
低電圧用レールトゥーレールアンプ回路１７２の並び
は、高電圧用反転アンプ回路１７１→低電圧用レールト
ゥーレールアンプ回路１７２→高電圧用反転アンプ回路
１７１→低電圧用レールトゥーレールアンプ回路１７２
となるので、スイッチ部（３）１６２により、データラ
ッチ部１６５に入力されるデータ取り込み用信号を切り
替えて、隣接するデータラッチ部１６５に入力し、それ
に合わせて、高電圧用反転アンプ回路１７１あるいは低
電圧用レールトゥーレールアンプ回路１７２から出力さ
れる出力電圧を、スイッチ部（２）５６４により切り替
え、各色の液晶駆動電圧が出力される映像信号線（Ｄ
Ｌ）、例えば、第１番目の映像信号線Ｙ１と第４番目の
映像信号線Ｙ４に出力することにより、各映像信号線
（ＤＬ）に正極性あるいは負極性の液晶駆動電圧を出力
することが可能となる。
【０１５９】この場合に、シフトレジスタ１５３から出
力されるデータ取り込み用信号の信号線は、映像信号線
（ＤＬ）の１／３で良く、また、シフトレジスタ１５３
から出力されるデータ取り込み用信号はデジタル信号で
あるので、スイッチ部（３）１６２を構成するスイッチ
回路は、低耐圧ＰＭＯＳトランジスタあるいは低耐圧Ｎ
ＭＯＳトランジスタからなる単一極性のＭＯＳトランジ
スタで構成することができる。
【０１６０】今、ドレインドライバ１３０に接続される
映像信号線（ＤＬ）の本数が３ｎであるとすると、本発
明の発明の実施の形態１のドレインドライバ１３０で
は、スイッチ部（３）１６２はシフトレジスタ１５３の
隣接する信号線毎に設けられるので、スイッチ部（３）
１６２の個数（ＭＩ）は下記（１）式に示すようにな
る。
【０１６１】
【数１】 ＭＩ＝３ｎ／（３×２） ＝ｎ／２ ・・・・・・・（１） また、図２２に示すように、スイッチ部（３）１６２を
４個のスイッチ回路で構成し、各スイッチ回路を単一極
性のＭＯＳトランジスタで構成するものとすると、本発
明の発明の実施の形態１のドレインドライバ１３０にお
けるスイッチ（１）１６２を構成するＭＯＳトランジス
タの個数（ＴＭ１）は下記（２）式に示すようになる。
【０１６２】
【数２】 ＴＭ１＝ＭＩ×４ ＝２ｎ ・・・・・・・（２） また、図１９に示すドレインドライバ５３０では、スイ
ッチ部（１）５６２は隣接する映像信号線（ＤＬ）毎に
設けられるので、スイッチ部（１）５６２の個数（Ｍ”
Ｉ）は下記（３）式に示すようになる。
【０１６３】
【数３】 Ｍ”Ｉ＝３ｎ／２ ・・・・・・・（３） また、図２２に示すように、スイッチ部（１）５６２を
４個のスイッチ回路で構成し、各スイッチ回路を相補型
のＭＯＳトランジスタで構成するものとすると、図１９
に示すドレインドライバ５３０におけるスイッチ（１）
５６２を構成するＭＯＳトランジスタの個数（ＴＭ”
１）は下記（４）式に示すようになる。
【０１６４】
【数４】 ＴＭ”１＝Ｍ”Ｉ×８ ＝１２ｎ ・・・・・・・（４） このように、本発明の実施の形態１のドレインドライバ
１３０によれば、スイッチ部（３）１６２を構成するス
イッチ回路の個数を、図２０に示すドレインドライバ５
３０に比べて、１／６に低減することが可能となる。
【０１６５】したがって、本発明の実施の形態１のドレ
インドライバ１３０によれば、ドレインドライバ１３０
を構成する半導体集積回路（ＩＣチップ）のチップサイ
ズを小さくすることができ、液晶表示パネル（ＴＦＴ−
ＬＣＤ）を狭額縁化することが可能となる。
【０１６６】また、駆動方式としてドット反転法を使用
するようにしたので、コモン電極（ＩＴＯ２）の電圧レ
ベルが安定し、表示品質の低下を最小限に抑えることが
できる。
【０１６７】［発明の実施の形態２］前記発明の実施の
形態１のドレインドライバ１３０の高電圧用反転アンプ
回路１７１は、スイッチ回路（ＳＷ１〜ＳＷ４）、およ
び、各スイッチ回路（ＳＷ１〜ＳＷ４）を制御するため
のコントローラ回路が必要である。
【０１６８】また、前記発明の実施の形態１のドレイン
ドライバ１３０の高電圧用反転アンプ回路１７１では、
通常動作時に、コンデンサ（Ｃ２）と並列にＯＦＦ状態
のスイッチ回路（ＳＷ１）が接続されるので、通常動作
時に、コンデンサ（Ｃ２）と並列にＯＦＦ状態のスイッ
チ回路（ＳＷ１）の浮遊容量が接続されることになり、
所望の出力電圧が得られない。
【０１６９】また、高電圧反転アンプ回路１７１は、高
電圧反転アンプ回路１７１の出力端子と各スイッチ（Ｉ
Ｎ１，ＩＮ２）との間にコンデンサ（Ｃ１）とコンデン
サ（Ｃ２）との直列回路が接続されるので、高電圧反転
アンプ回路１７１の出力端子から階調電圧生成回路に不
要な電流が流れ、これにより、階調電圧生成回路で生成
される多階調の階調電圧の電圧レベルが変動する。
【０１７０】そのため、本発明の実施の形態２のアクテ
ィブマトリクス型液晶表示モジュールでは、前記高電圧
用反転アンプ回路１７１として、ボルテージホロワ回路
を使用するようにしたものである。
【０１７１】さらに、液晶層（ＬＣ）のガンマ特性を考
慮して、画素電極（ＩＴＯ１）に印加する液晶駆動電圧
が正極性の場合と負極性の場合とでは、画素電極（ＩＴ
Ｏ１）に印加する液晶駆動電圧を異ならせるようにした
ものである。
【０１７２】図４は、本発明の実施の形態２のアクティ
ブマトリクス型液晶表示モジュールの概略構成を示すブ
ロック図である。
【０１７３】図４に示すように、本発明の実施の形態２
のアクティブマトリクス型液晶表示モジュールは、イン
タフェース部２００内の電源回路２２０が正電圧生成回
路２２１と負電圧生成回路２２２とから構成される点
で、前記発明の実施の形態１のアクティブマトリクス型
液晶表示モジュールと相違する。
【０１７４】正電圧生成回路２２１と負電圧生成回路２
２２とは直列抵抗分圧回路で構成され、正電圧生成回路
２２１は正極性の５値の階調基準電圧（Ｖ０〜Ｖ４）
を、負電圧生成回路２２２は負極性の５値の階調基準電
圧（Ｖ”５〜Ｖ”９）を出力する。
【０１７５】図５は、図４に示すドレインドライバ２３
０の概略構成示すブロック図である。
【０１７６】図５に示すように、ドレインドライバ２３
０は、正極性階調電圧生成回路２５１ａと負極性階調電
圧生成回路２５１ｂとの２個の階調電圧生成回路を有す
る。
【０１７７】正極性階調電圧生成回路２５１ａは、正電
圧生成回路２２１から入力される正極性の５値の階調基
準電圧（Ｖ０〜Ｖ４）に基づいて、正極性の６４階調分
の階調電圧を生成し、電圧バスライン２５８ａを介して
出力回路２５７に出力する。
【０１７８】負極性階調電圧生成回路２５１ｂは、負電
圧生成回路２２２から入力される負極性の５値の階調基
準電圧（Ｖ”５〜Ｖ”９）に基づいて、負極性の６４階
調分の階調電圧を生成し、電圧バスライン２５８ｂを介
して出力回路２５７に出力する。
【０１７９】図６は、出力回路２５７の構成を中心に、
本発明の実施の形態２のドレインドライバ２３０の構成
を説明するためのブロック図である。
【０１８０】図６において、２５３は制御回路内のシフ
トレジスタ回路、２５６はレベルシフト回路（２）、２
６１はデコーダ部（２）、２６２はスイッチ部（３）、
２６３はアンプ回路対、２６４はスイッチ部（２）、２
６５はデータラッチ部である。
【０１８１】なお、図６において、デコーダ部（２）２
６１、アンプ回路対２６３の出力を切り替えるスイッチ
部（２）２６４が、出力回路２５７を構成し、また、デ
ータラッチ部２６５は入力レジスタ回路２５４とストレ
ージレジスタ回路２５５とを示している。
【０１８２】ここで、スイッチ部（３）２６２およびス
イッチ部（２）２６４は、交流化信号（Ｍ）に基づいて
制御される。
【０１８３】本発明の実施の形態２のドインドライバ２
３０においても、スイッチ部（３）２６２により、デー
タラッチ部２６５（より詳しくは、図５に示す入力レジ
スタ２５４）に入力されるデータ取り込み用信号を切り
替えて、隣接するデータラッチ部２６５に入力するよう
にしている。
【０１８４】デコーダ部（２）２６１は、階調電圧生成
回路２５１ａから電圧バスライン２５８ａを介して出力
される正極性の６４階調分の階調電圧の中から、各デー
タラッチ部２６５（より詳しくは、図５に示すストレー
ジレジスタ２５５）から出力される表示用データに対応
する階調電圧を選択する高電圧用デコーダ回路２７８
と、階調電圧生成回路２５１ｂから電圧バスライン２５
８ｂを介して出力される負極性の６４階調分の階調電圧
の中から、各データラッチ部２６５から出力される表示
用データに対応する階調電圧を選択する低電圧用デコー
ダ回路２７９とから構成される。
【０１８５】この高電圧用デコーダ回路２７８と低電圧
用デコーダ回路２７９とは、隣接するデータラッチ部２
６５毎に設けられる。
【０１８６】ここで、低電圧用デコーダ回路２７９に入
力される負極性の階調電圧の電圧レベルは、例えば、０
Ｖないし４Ｖの電圧レベルであるので、低電圧用デコー
ダ回路２７９は低耐圧ＭＯＳトランジスタで構成するこ
とができる。
【０１８７】しかしながら、高電圧用デコーダ回路２７
８に入力される正極性の階調電圧の電圧レベルは、例え
ば、４Ｖないし８Ｖの電圧レベルであるので、高電圧用
デコーダ回路２７８は高耐圧ＭＯＳトランジスタで構成
されており、そのため、本発明の実施の形態２のドレイ
ンドライバ２３０においては、高電圧用デコーダ回路２
７８に接続されるレベルシフト回路（２）２５６で、表
示用データの電圧レベルを高耐圧、例えば、４Ｖないし
８Ｖの電圧レベルにレベル変換している。
【０１８８】なお、本発明の実施の形態２のドレインド
ライバ２３０では、プラス（＋）電源を使用するように
したが、マイナス（−）電源を使用する場合には、低電
圧用デコーダ回路２７９を高耐圧ＭＯＳトランジスタで
構成すればよい。
【０１８９】また、本発明の実施の形態２のドレインド
ライバ２３０では、全てのレベルシフト回路（２）２５
６が、表示用データの電圧レベルを高耐圧の電圧レベル
に変換し、また、高電圧用デコーダ回路２７８と低電圧
用デコーダ回路２７９とは、ともに、高耐圧ＭＯＳトラ
ンジスタで構成した場合について説明する。
【０１９０】アンプ回路対２６３は、高電圧用アンプ回
路２７１と低電圧用アンプ回路２７２とにより構成され
る。
【０１９１】高電圧用アンプ回路２７１には高電圧用デ
コーダ回路２７８で選択された正極性の階調電圧が入力
され、高電圧用アンプ回路２７１は正極性の液晶駆動電
圧を出力する。
【０１９２】低電圧用アンプ回路２７２には低電圧用デ
コーダ回路２７９で選択された負極性の階調電圧が入力
され、低電圧用アンプ回路２７２は負極性の液晶駆動電
圧を出力する。
【０１９３】図７は、図６に示す高電圧用デコーダ回路
２７８および低電圧用デコーダ回路２７９の回路構成を
示す回路図である。
【０１９４】高電圧用デコーダ回路２７８は、出力端子
に直列接続された６個の高耐圧ＰＭＯＳトランジスタと
６個の高耐圧デプレッションＰＭＯＳトランジスタとで
構成される６４個のトランジスタ列（ＴＲＰ２）を有
し、前記各トランジスタ列（ＴＲＰ２）の出力端子と反
対の端子には、図５に示す階調電圧生成回路２５１ａか
ら電圧バスライン２５８ａを介して出力される正極性の
６４階調分の階調電圧が入力される。
【０１９５】また、前記各トランジスタ列（ＴＲＰ２）
を構成する６個の高耐圧ＰＭＯＳトランジスタと６個の
高耐圧デプレッションＰＭＯＳトランジスタのそれぞれ
のゲート電極には、レベルシフト回路（２）２５６から
出力される６ビットの表示用データの各ビットの正相出
力（Ｔ）あるいは各ビットの反転出力（Ｂ）が所定の組
み合わせに基づいて選択的に印加される。
【０１９６】低電圧用デコーダ回路２７９は、出力端子
に直列接続された６個の高耐圧ＮＭＯＳトランジスタと
６個の高耐圧デプレッションＮＭＯＳトランジスタとで
構成される６４個のトランジスタ列（ＴＲＰ３）を有
し、前記各トランジスタ列（ＴＲＰ３）の出力端子と反
対の端子には、図５に示す階調電圧生成回路２５１ｂか
ら電圧バスライン２５８ｂを介して出力される負極性の
６４階調分の階調電圧が入力される。
【０１９７】また、前記各トランジスタ列（ＴＲＰ３）
を構成する６個の高耐圧ＮＭＯＳトランジスタと６個の
高耐圧デプレッションＮＭＯＳトランジスタのそれぞれ
のゲート電極には、レベルシフト回路（２）２５６から
出力される６ビットの表示用データの各ビットの正相出
力（Ｔ）あるいは各ビットの反転出力（Ｂ）が所定の組
み合わせに基づいて選択的に印加される。
【０１９８】この高電圧用デコーダ回路２７８と低電圧
用デコーダ回路２７９とは、同一の信号線上に、同一極
性の６個のＭＯＳトランジスタと６個のデプレッション
ＭＯＳトランジスタとを所定の接続関係の基に直列に接
続し、表示用データの各ビットの正相出力（Ｔ）あるい
は反転出力（Ｂ）の中で、非選択の各ビットの正相出力
（Ｔ）あるいは反転出力（Ｂ）部分を、デプレッション
ＭＯＳトランジスタで導通させるようにしている。
【０１９９】なお、高電圧用デコーダ回路２７８と低電
圧用デコーダ回路２７９とは、同一の信号線上に、同一
極性の６個のＭＯＳトランジスタと６個のデプレッショ
ンＭＯＳトランジスタとが直列に接続される構成である
ので、高電圧用デコーダ回路２７８と低電圧用デコーダ
回路２７９を構成する同一極性の６個のＭＯＳトランジ
スタと６個のデプレッションＭＯＳトランジスタは、ゲ
ート電極部のみ高耐圧構造とすることも可能である。
【０２００】本発明の実施の形態２のデコーダ部（２）
２６１では、高電圧用デコーダ回路２７８と低電圧用デ
コーダ回路２７９とを、同一極性の高耐圧ＭＯＳトラン
ジスタ回路で構成するようにしたので、高電圧用デコー
ダ回路２７８と低電圧用デコーダ回路２７９とを、高耐
圧ＰＭＯＳトランジスと高耐圧ＮＭＯＳトランジスタタ
とから成る相補型ＭＯＳトランジスタ回路で構成する場
合よりも、半導体集積回路のチップ面積を縮小すること
ができる。
【０２０１】図８は、図６に示すアンプ回路対２６３お
よびスイッチ部（２）２６４の回路構成を示す回路図で
ある。
【０２０２】図８で、スイッチ回路（ＯＵＴ１，ＯＵＴ
２）がスイッチ部（２）２６４を示しており、ここで、
スイッチ回路（ＯＵＴ１，ＯＵＴ２）は、高耐圧ＭＯＳ
トランジスタで構成される。
【０２０３】アンプ回路対２６３を構成する低電圧用ア
ンプ回路２７２は、オペアンプ（ＯＰ３）の反転端子と
出力端子とが直結され、その非反転端子が入力端子とさ
れるボルテージホロワ回路である。
【０２０４】同様に、アンプ回路対２６３を構成する高
電圧用アンプ回路２７１は、オペアンプ（ＯＰ４）の反
転端子と出力端子とが直結され、その非反転端子が入力
端子とされるボルテージホロワ回路である。
【０２０５】高電圧用アンプ回路２７１は、正極性の液
晶駆動電圧を映像信号線（ＤＬ）に出力する関係上、高
電圧用アンプ回路２７１を構成するＭＯＳトランジスタ
の一部あるいは全部を高耐圧のＭＯＳトランジスタで構
成する必要がある。
【０２０６】さらに、高電圧用アンプ回路２７１あるい
は低電圧用アンプ回路２７２から出力される出力電圧
を、スイッチ部（２）２６４で切り替える際に、高電圧
が低電圧用アンプ回路２７２の出力に印加される場合も
想定されるので、低電圧用アンプ回路２７２を構成する
ＭＯＳトランジスタの一部あるいは全部を高耐圧のＭＯ
Ｓトランジスタで構成した方がよい。
【０２０７】図９は、アンプ回路対２６３を構成する低
電圧用アンプ回路２７２に使用されるオペアンプ（ＯＰ
３）の一例を示す回路図である。
【０２０８】図９に示すオペアンプ（ＯＰ３）は、入力
増幅段と電流増幅段とで構成されており、入力増幅段
は、ＰＭＯＳトランジスタ（ＰＭ３１）とＰＭＯＳトラ
ンジスタ（ＰＭ３２）とからなる差動増幅回路で構成さ
れ、この差動増幅回路には、ＮＭＯＳトランジスタ（Ｎ
Ｍ３１）とＮＭＯＳトランジスタ（ＮＭ３２）とで構成
される電流ミラー回路からなる能動負荷が接続される。
【０２０９】また、電流増幅段は、ＰＭＯＳトランジス
タ（ＰＭ３１）のドレイン電圧がゲート電極に印加され
るＮＭＯＳトランジスタ（ＮＭ３３）と定電流源との直
列回路で構成される。
【０２１０】なお、ゲート電極にバイアス電位が印加さ
れるＰＭＯＳトランジスタ（ＰＭ３３，ＰＭ３４）は定
電流源を構成し、ＶＧＰ６はバイアス電圧源を示す。
【０２１１】ここで、各ＭＯＳトランジスタは、高耐圧
ＭＯＳトランジスタで構成される。
【０２１２】また、図９に点線で示すように、反転入力
端子（ＩＮＭ）と出力端子（ＶＯＵＴ）とを直結するこ
とにより、ボルテージホロワ回路が構成される。
【０２１３】図１０は、アンプ回路対２６３を構成する
高電圧用アンプ回路２７１に使用されるオペアンプ（Ｏ
Ｐ４）の一例を示す回路図である。
【０２１４】図１０に示すオペアンプ（ＯＰ４）は、入
力増幅段と電流増幅段とで構成されており、入力増幅段
は、ＮＭＯＳトランジスタ（ＮＭ４１）とＮＭＯＳトラ
ンジスタ（ＮＭ４２）とからなる差動増幅回路で構成さ
れ、この差動増幅回路には、ＰＭＯＳトランジスタ（Ｐ
Ｍ４１）とＰＭＯＳトランジスタ（ＰＭ４２）とで構成
される電流ミラー回路からなる能動負荷が接続される。
【０２１５】また、電流増幅段は、ＮＭＯＳトランジス
タ（ＮＭ４１）のドレイン電圧がゲート電極に印加され
るＰＭＯＳトランジスタ（ＰＭ４３）と定電流源との直
列回路で構成される。
【０２１６】なお、ゲート電極にバイアス電位が印加さ
れるＮＭＯＳトランジスタ（ＮＭ４３，ＮＭ４４）は定
電流源を構成し、ＶＧＰ７はバイアス電圧源を示す。
【０２１７】ここで、各ＭＯＳトランジスタは、高耐圧
ＭＯＳトランジスタで構成される。
【０２１８】また、図１０に点線で示すように、反転入
力端子（ＩＮＭ）と出力端子（ＶＯＵＴ）とを直結する
ことにより、ボルテージホロワ回路が構成される。
【０２１９】本発明の実施の形態２のドレインドライバ
２３０では、正極性の液晶駆動電圧を出力するアンプ回
路としてボルテージホロワ回路を使用することができ、
前記発明の実施の形態１のドレインドライバ１３０のよ
うに、高電圧用反転アンプ回路５７１を使用する必要が
ないので、スイッチ回路（ＳＷ１〜ＳＷ４）、および、
各スイッチ回路（ＳＷ１〜ＳＷ４）を制御するためのコ
ントローラ回路が必要でなく、このため、ドレインドラ
イバ２３０を構成する半導体集積回路（ＩＣチップ）の
チップサイズが小さくすることができる。
【０２２０】また、ボルテージホロワ回路は入力インピ
ーダンスが大きいので、電圧バスライン（２５８ａ，２
５８ｂ）からボルテージホロワ回路に電流が流れ込むこ
とがないので、正極性階調電圧生成回路２５１ａあるい
は負極性階調電圧生成回路２５１ｂの電圧レベルが変動
することがなくなる。
【０２２１】また、デコーダ部（２）２６１を単一極性
の高耐圧ＭＯＳトランジスタで構成できるので、ドレイ
ンドライバ２３０を構成する半導体集積回路（ＩＣチッ
プ）のチップサイズの増加を最小限に抑えることができ
る。
【０２２２】さらに、画素電極（ＩＴＯ１）に印加する
液晶駆動電圧を、正極性の場合と負極性の場合とで異な
らせるようにしたので、液晶表示パネル（ＴＦＴ−ＬＣ
Ｄ）に表示される表示画像を精度よく多階調表示するこ
とができる。
【０２２３】［発明の実施の形態３］本発明の実施の形
態３のアクティブマトリクス型液晶表示モジュールは、
アンプ回路対に入力されるレベルシフト回路の出力を、
スイッチ部（４）で切り替えるようにした点で、前記発
明の実施の形態２のアクティブマトリクス型液晶表示モ
ジュールと相違する。
【０２２４】本発明の実施の形態３のアクティブマトリ
クス型液晶表示モジュールにおいても、インタフェース
部（図４に示す２００）内の電源回路（図４に示す２２
０）が正電圧生成回路（図４に示す２２１）と負電圧生
成回路（図４に示す２２２）とから構成される。
【０２２５】正電圧生成回路と負電圧生成回路とは直列
抵抗分圧回路で構成され、正電圧生成回路は正極性の５
値の階調基準電圧（Ｖ０〜Ｖ４）を、負電圧生成回路は
負極性の５値の階調基準電圧（Ｖ”５〜Ｖ”９）を出力
する。
【０２２６】また、本発明の実施の形態３のドレインド
ライバ３３０は、正極性階調電圧生成回路（図５に示す
２５１ａ）と負極性階調電圧生成回路（図５に示す２５
１ｂ）とを有する。
【０２２７】正極性階調電圧生成回路は、正電圧生成回
路（図４に示す２２１）から入力される正極性の５値の
階調基準電圧（Ｖ０〜Ｖ４）に基づいて、正極性の６４
階調分の階調電圧を生成し、電圧バスライン（図５に示
す２５８ａ）を介して出力回路（図５に示す２５７）に
出力する。
【０２２８】負極性階調電圧生成回路は、負電圧生成回
路（図４に示す２２２）から入力される負極性の５値の
階調基準電圧（Ｖ”５〜Ｖ”９）に基づいて、負極性の
６４階調分の階調電圧を生成し、電圧バスライン（図５
に示す２５８ｂ）を介して出力回路に出力する。
【０２２９】図１１は、出力回路の構成を中心に、本発
明の実施の形態３のドレインドライバ３３０の構成を説
明するためのブロック図である。
【０２３０】図１１において、３５６はレベルシフト回
路（２）、３６１はデコーダ部（３）、３６２はスイッ
チ部（４）、３６３はアンプ回路対、３６４はスイッチ
部（２）、３６５はデータラッチ部である。
【０２３１】なお、図１１において、デコーダ部（３）
３６１、アンプ回路対３６３の入力を切り替えるスイッ
チ部（４）３６２およびアンプ回路対３６３の出力を切
り替えるスイッチ部（２）３６４が、出力回路（図５に
示す２５７）を構成し、また、データラッチ部３６５は
入力レジスタ回路（図５に示す２５４）とストレージレ
ジスタ回路（図５に示す２５５）とを示している。
【０２３２】ここで、スイッチ部（４）３６２およびス
イッチ部（２）３６４は、交流化信号（Ｍ）に基づいて
制御される。
【０２３３】本発明の実施の形態３のドインドライバ３
３０においては、スイッチ部（４）３６２により、デコ
ーダ部（３）３６１からの階調電圧を切り替えて、アン
プ回路対３６３に入力するようにしている。
【０２３４】デコーダ部（３）３６１は、正極性階調電
圧生成回路から電圧バスラインを介して出力される正極
性の６４階調分の階調電圧の中から、各データラッチ部
３６５（より詳しくは、図５に示すストレージレジスタ
２５５）から出力される表示用データに対応する階調電
圧を選択する高電圧用デコーダ回路３７８と、負極性階
調電圧生成回路から電圧バスラインを介して出力される
負極性の６４階調分の階調電圧の中から、各データラッ
チ部３６５から出力される表示用データに対応する階調
電圧を選択する低電圧用デコーダ回路３７９とから構成
される。
【０２３５】この高電圧用デコーダ回路３７８と低電圧
用デコーダ回路３７９とは、各データラッチ部３６５毎
に設けられる。
【０２３６】なお、高電圧用デコーダ回路３７８に入力
される正極性の階調電圧の電圧レベルは、例えば、４Ｖ
ないし８Ｖの電圧レベルであるので、高電圧用デコーダ
回路３７８は高耐圧ＭＯＳトランジスタで構成されてお
り、そのため、レベルシフト回路（２）３５６で、高電
圧用デコーダ回路３７８に入力される表示用データの電
圧レベルを高耐圧、例えば、４Ｖないし８Ｖの電圧レベ
ルにレベル変換している。
【０２３７】しかしながら、レベルシフト回路（２）３
５６からの各ビット出力は、高電圧用デコーダ回路３７
８と低電圧用デコーダ回路３７９とに、共通に入力され
るので、したがって、本発明の実施の形態３のドレイン
ドライバ３３０では、低電圧用デコーダ回路３７９も高
耐圧ＭＯＳトランジスタで構成されている。
【０２３８】アンプ回路対３６３は高電圧用アンプ回路
３７１と低電圧用アンプ回路３７２とにより構成され
る。
【０２３９】この高電圧用アンプ回路３７１と低電圧用
アンプ回路３７２とは、図８に示すボルテージホロワ回
路で構成される。
【０２４０】図１２は、図１１に示すスイッチ部（４）
３６２とデコーダ部（３）３６１との回路構成を示す回
路図である。
【０２４１】デコーダ部（３）３６１の高電圧用デコー
ダ回路３７８および低電圧用デコーダ回路３７９は、図
７に示す高電圧用デコーダ回路２７８および低電圧用デ
コーダ回路２７９と同じ回路構成のデコーダ回部であ
る。
【０２４２】しかしながら、本発明の実施の形態３のデ
コーダ部（３）３６１では、隣接する高電圧用デコーダ
回路３７８同士が、直列接続された２個の高耐圧ＰＭＯ
Ｓトランジスタ（ＰＭ５１，ＰＭ５２）で接続され、各
２個の高耐圧ＰＭＯＳトランジスタ（ＰＭ５１，ＰＭ５
２）の接続点が、高電圧用アンプ回路３７１に階調電圧
を出力するための出力端子となっている。
【０２４３】また、隣接する低電圧用デコーダ回路３７
９同士が、直列接続された２個の高耐圧ＮＭＯＳトラン
ジスタ（ＮＭ５１，ＮＭ５２）で接続され、２個の高耐
圧ＮＭＯＳトランジスタ（ＮＭ５１，ＮＭ５２）の接続
点が、低電圧用アンプ回路３７２に階調電圧を出力する
ための出力端子となっている。
【０２４４】ここで、２個の高耐圧ＰＭＯＳトランジス
タ（ＰＭ５１，ＰＭ５２）と、２個の高耐圧ＮＭＯＳト
ランジスタ（ＮＭ５１，ＮＭ５２）とが、スイッチ部
（４）３６２を構成し、高耐圧ＰＭＯＳトランジスタ
（ＰＭ５１）、および、高耐圧ＮＭＯＳトランジスタ
（ＮＭ５１）のゲート電極には、交流化信号（Ｍ）の反
転信号（ＭＢ）が入力され、高耐圧ＰＭＯＳトランジス
タ（ＰＭ５２）、および、高耐圧ＮＭＯＳトランジスタ
（ＮＭ５２）のゲート電極には、交流化信号（Ｍ）が入
力される。
【０２４５】したがって、本発明の実施の形態３のドレ
インドライバ３３０では、交流化信号（Ｍ）のＨｉｇｈ
レベル、または、Ｌｏｗレベルに応じて、隣接する高電
圧用デコーダ回路３７８の一方のデコーダ回路で選択さ
れた階調電圧が、また、隣接する低電圧用デコーダ回路
３７９の一方のデコーダ回路で選択された階調電圧が出
力端子から出力される。
【０２４６】この場合に、隣接する低電圧用デコーダ回
路３７９の間で、例えば、Ｙ１，Ｙ３，Ｙ５用のデータ
ラッチ部３６５の低電圧用デコーダ回路３７９が選択さ
れた場合には、隣接する高電圧用デコーダ回路３７８の
間では、Ｙ２，Ｙ４，Ｙ６用のデータラッチ部３６５の
高電圧用デコーダ回路３７８が選択される。
【０２４７】なお、高耐圧ＭＯＳトランジスタ（ＰＭ５
１，ＮＭ５１）のゲート電極に印加され交流化信号
（Ｍ）の反転信号（ＭＢ）、および、高耐圧ＮＭＯＳト
ランジスタ（ＰＭ５２，ＮＭ５２）のゲート電極に印加
される交流化信号（Ｍ）は、その電圧レベルが高耐圧信
号レベルにレベル変換されている。
【０２４８】本発明の実施の形態３のドレインドライバ
３３０では、正極性の液晶駆動電圧を出力するアンプ回
路としてボルテージホロワ回路を使用することができ、
前記発明の実施の形態１のドレインドライバ１３０のよ
うに、高電圧用反転アンプ回路５７１を使用する必要が
ないので、スイッチ回路（ＳＷ１〜ＳＷ４）、および、
各スイッチ回路（ＳＷ１〜ＳＷ４）を制御するためのコ
ントローラ回路が必要でなく、このため、ドレインドラ
イバ３３０を構成する半導体集積回路（ＩＣチップ）の
チップサイズが小さくすることができる。
【０２４９】また、ボルテージホロワ回路は入力インピ
ーダンスが大きいので、電圧バスラインからボルテージ
ホロワ回路に電流が流れ込むことがなく、正極性階調電
圧生成回路あるいは負極性階調電圧生成回路で生成され
る多階調の階調電圧の電圧レベルが変動することがなく
なる。
【０２５０】また、デコーダ部（４）３６２を単一極性
の高耐圧ＭＯＳトランジスタで構成できるので、ドレイ
ンドライバ３３０を構成する半導体集積回路（ＩＣチッ
プ）のチップサイズの増加を最小限に抑えることができ
る。
【０２５１】さらに、画素電極（ＩＴＯ１）に印加する
液晶駆動電圧を、正極性の場合と負極性の場合とで異な
らせるようにしたので、液晶表示パネル（ＴＦＴ−ＬＣ
Ｄ）に表示される表示画像を精度よく多階調表示するこ
とができる。
【０２５２】また、本発明の実施の形態３のドレインド
ライバ３３０では、スイッチ部（４）３６２が、単一極
性のＭＯＳトランジスタで構成されるので、映像信号線
（ＤＬ）の本数を３ｎとするとき、下記式（５）に示す
ように、スイッチ部（４）３６２を構成するＭＯＳトラ
ンジスタの数（ＴＭ３）は６ｎとなる。
【０２５３】
【数５】 ＴＭ３＝４×３ｎ／２ ＝６ｎ これにより、本発明の実施の形態３のドレインドライバ
３３０では、スイッチ部（４）３６２を構成するスイッ
チ回路の個数を、図２０に示すドレインドライバ５３０
に比べて、１／２に低減することが可能となる。
【０２５４】したがって、本発明の実施の形態３のドレ
インドライバ３３０によれば、ドレインドライバ３３０
を構成する半導体集積回路（ＩＣチップ）のチップサイ
ズの増大を最小限に抑えることができ、液晶表示パネル
（ＴＦＴ−ＬＣＤ）を狭額縁化することが可能となる。
【０２５５】なお、前記各発明の実施の形態では、本発
明を縦電界方式のアクティブマトリクス型液晶表示装置
に適用した発明の実施の形態について説明したが、これ
に限定されず、本発明は、横電界方式のアクティブマト
リクス型液晶表示装置にも適用可能であることは言うま
でもない。
【０２５６】以上、本発明を発明の実施の形態に基づき
具体的に説明したが、本発明は、前記発明の実施の形態
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更し得ることは言うまでもない。
【０２５７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【０２５８】（１）本発明によれば、液晶表示装置にお
いて、映像信号線駆動回路内のスイッチ回路の個数を大
幅に低減することができるので、映像信号線駆動回路を
構成する半導体集積回路（ＩＣチップ）のチップサイズ
を小さくすることが可能となり、これにより、液晶表示
パネルを狭額縁化することが可能となる。
【０２５９】（２）本発明によれば、液晶表示装置にお
いて、正極性あるいは負極性の液晶駆動電圧を出力する
アンプ回路として、スイッチドキャパシタ回路を有する
反転増幅回路を使用する必要がないので、映像信号線駆
動回路を構成する半導体集積回路（ＩＣチップ）のチッ
プサイズが小さくすることが可能となる。
【０２６０】（３）本発明によれば、液晶表示装置にお
いて、正極性あるいは負極性の液晶駆動電圧を出力する
アンプ回路としてボルテージホロワ回路を使用すること
ができるので、階調電圧生成回路で生成される多階調の
階調電圧の電圧レベルが変動するを防止することが可能
となる。
【０２６１】（４）本発明によれば、液晶表示装置にお
いて、正極性の階調電圧あるいは負極性の階調電圧を出
力する選択回路として、単一極性の高耐圧ＭＯＳトラン
ジスタで構成できるので、映像信号線駆動回路を構成す
る半導体集積回路（ＩＣチップ）のチップサイズの増加
を最小限に抑えることが可能となる （５）本発明によれば、液晶表示装置において、画素電
極に印加する液晶駆動電圧を、正極性の場合と負極性の
場合とで異ならせるようにしたので、液晶表示パネルに
表示される表示画像を精度よく多階調表示することが可
能となる。
【０２６２】（６）本発明によれば、液晶表示装置にお
いて、その駆動方式としてドット反転法を使用するよう
にしたので、コモン電極の電圧レベルが安定し、表示品
質の低下を最小限に抑えることができる。
【図面の簡単な説明】
【図１】出力回路の構成を中心に、本発明の実施の形態
１のドレインドライバ１３０の構成を説明するためのブ
ロック図である。
【図２】アンプ回路対１６３を構成する低電圧用レール
トゥーレールアンプ回路１７２に使用されるオペアンプ
（ＯＰ１）の一例を示す回路図である
【図３】アンプ回路対１６３を構成する高電圧用反転ア
ンプ回路１７１に使用されるオペアンプ（ＯＰ２）の一
例を示す回路図である。
【図４】本発明の実施の形態２のアクティブマトリクス
型液晶表示モジュールの概略構成を示すブロック図であ
る。
【図５】図４に示すドレインドライバ２３０の概略構成
示すブロック図である。
【図６】出力回路２５７の構成を中心に、本発明の実施
の形態２のドレインドライバ２３０の構成を説明するた
めのブロック図である。
【図７】図６に示す高電圧用デコーダ回路２７８および
低電圧用デコーダ回路２７９の回路構成を示す回路図で
ある。
【図８】図６に示すアンプ回路対２６３およびスイッチ
部（２）２６４の回路構成を示す回路図である。
【図９】アンプ回路対２６３を構成する低電圧用アンプ
回路２７２に使用されるオペアンプ（ＯＰ３）の一例を
示す回路図である。
【図１０】アンプ回路対２６３を構成する高電圧用アン
プ回路２７１に使用されるオペアンプ（ＯＰ４）の一例
を示す回路図である。
【図１１】出力回路の構成を中心に、本発明の実施の形
態３のドレインドライバ３３０の構成を説明するための
ブロック図である。
【図１２】図１１に示すスイッチ部（４）３６２とデコ
ーダ部（３）３６１との回路構成を示す回路図である。
【図１３】従来の縦電界方式のアクティブマトリクス型
液晶表示装置の１つであるアクティブマトリクス型液晶
表示モジュールの概略構成を示すブロック図である。
【図１４】図１３に示す液晶表示パネル（ＴＦＴ−ＬＣ
Ｄ）の等価回路を示す図である。
【図１５】図１３に示すアクティブマトリックス型液晶
表示モジュールの構成部品を示す分解斜視図である。
【図１６】液晶層（ＬＣ）に印加される液晶駆動電圧
と、液晶層（ＬＣ）の透過率との関係を示すグラフであ
る。
【図１７】液晶層（ＬＣ）に交流電圧を印加する駆動方
法を説明するための図である。
【図１８】図１３に示すドレインドライバ５３０から画
素電極（ＩＴＯ１）に印加される液晶駆動電圧と、コモ
ン電極（ＩＴＯ２）に印加される駆動電圧との関係を示
す図である。
【図１９】図１３に示すドレインドライバ５３０の概略
構成を示すブロック図である。
【図２０】図１９に示す出力回路５５７の構成を中心
に、ドレインドライバ５３０の構成を説明するためのブ
ロック図である。
【図２１】図２０に示すデコーダ回路５７７の回路構成
を示す回路図である。
【図２２】図２０に示すスイッチ部（１）５６２、アン
プ回路対５６３およびスイッチ部（２）５６４の回路構
成を示す回路図である。
【符号の説明】
ＴＦＴ−ＬＣＤ…液晶表示パネル、ＤＬ…映像信号線
（ドレイン信号線また垂直信号線）、ＧＬ…走査信号線
（ゲート信号線または水平信号線）、ＣＬ…容量信号
線、ＩＴＯ１…画素電極、ＩＴＯ２…コモン電極、ＴＦ
Ｔ…薄膜トランジスタ、Ｃａｄｄ…保持容量、ＳＨＤ…
シールドケース（メタルフレーム）、ＬＣＷ…シールド
ケース（ＳＨＤ）の表示窓、ＳＰＢ…光拡散板、ＬＣＢ
…導光体、ＲＭ…反射板、ＢＬ…バックライト蛍光管、
ＬＣＡ…バックライトケース、ＰＣＢ…駆動回路基板、
ＴＲＰ…トランジスタ列、ＳＷ，ＩＮ，ＯＵＴ…スイッ
チ回路、Ｃ…コンデンサ、ＯＰ…オペアンプ、ＰＭ…Ｐ
ＭＯＳトランジスタ、ＮＭ…ＮＭＯＳトランジスタ、Ｖ
ＧＰ…バイアス電源、１３０，２３０，３３０，５３０
…ドレインドライバ（映像信号線駆動回路）、１５３，
２５３，５５３…シフトレジスタ回路、１５６、２５
６、３５６、５５６…レベルシフト回路、１６１、２６
１、３６１，５６１…デコーダ部、１６２，１６４，２
６２，２６４，３６２，３６４，５６２，５６４…スイ
ッチ部、１６３，２６３，３６３，５６３…アンプ回路
対、１６５，２６５，３６５，５６５…データラッチ
部、１７１，５７１…高電圧用反転アンプ回路、１７
２，５７２…低電圧用レールトゥーレールアンプ回路、
１７７，２７８，２７９，３７８，３７９，５７７…デ
コーダ回路、２００，５００…インタフェース部、２１
０，５１０…表示制御装置、２２０，５２０…電源回
路、２２１，２２２，５２３…電圧生成回路、２２４，
５２４…ゲート電極電圧生成回路、２３１，２３２，２
４１，２４２，５３１，５３２，５４１、５４２…信号
線、２４０，５４０…ゲートドライバ（垂直走査回
路）、２５１，５５１…階調電圧生成回路、２５２，５
５２…制御回路、２５４，５５４…入力レジスタ回路、
２５５，５５５…ストレージレジスタ回路、２５７，５
５７…出力回路、２５８，５５８…電圧バスライン，２
７１，３７１…高電圧用アンプ回路、２７２，３７２…
低電圧用アンプ回路、２３３，５３３…バスライン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 充 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 尾手 幸秀 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (72)発明者 渡辺 浩 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (56)参考文献 特開 平９−26765（ＪＰ，Ａ) 特開 平９−114420（ＪＰ，Ａ) 特開 平６−324642（ＪＰ，Ａ) 特開 平２−273787（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の映像信号線と、 前記複数の映像信号線と交差する複数の走査信号線と、 前記複数の映像信号線と前記複数の走査信号線との交差
    領域内にマトリクス状に配置される複数の画素とを有す
    る液晶表示パネルと、 前記各映像信号線に接続され、前記各画素に印加する液
    晶駆動電圧を前記各映像信号線に出力する映像信号線駆
    動回路と、 前記映像信号線駆動回路を制御駆動する表示制御手段と
    を具備する液晶表示装置において、 前記表示制御手段から前記映像信号線駆動回路に対し
    て、赤、緑、青の３色の表示用データが供給され、 前記映像信号線は、赤、緑、青の３色表示用の第１の映
    像信号線と、赤、緑、青の３色表示用の第２の映像信号
    線とが交互に形成され、 前記第１の映像信号線と、前記第２の映像信号線とは、
    供給される液晶駆動電圧が各色毎に互いに逆極性であ
    り、 前記各色毎の表示用データは、前記第１の映像信号線に
    出力される液晶駆動電圧に対応する赤、緑、青の３色表
    示用が一組となる第１の表示用データと、前記 第２の映像信号線に出力される液晶駆動電圧に対応
    する赤、緑、青の３色表示用が一組となる第２の表示用
    データとを有し、 前記映像信号線駆動回路は、前記表示制御手段から順次
    送出される赤、緑、青の３色表示用データの組を保持す
    る保持手段と、 前記保持手段から出力される表示用データに対応する正
    極性の液晶駆動電圧を映像信号線に出力する複数の第１
    の出力手段と、 前記保持手段から出力される表示用データに対応する負
    極性の液晶駆動電圧を映像信号線に出力する複数の第２
    の出力手段と、 前記表示制御手段から送出される表示制御信号に基づい
    て、前記保持手段が前記第１の表示用データ、および、
    第２の表示用データを保持できるように、前記保持手段
    に入力される表示用データを入れ替える入替手段と、 前記表示制御手段から送出される表示制御信号に基づい
    て、前記入替手段で入れ替えられた表示用データに対応
    する液晶駆動電圧を出力する第１の出力手段と第２の出
    力手段との出力電圧を切り替えて各映像信号線に出力す
    る切替手段とを有することを特徴とする液晶表示装置。
  2. 【請求項２】 前記表示用データは、赤、緑、青の３色
    の表示用データを１組として並列に転送されることを特
    徴とする請求項１に記載された液晶表示装置。
  3. 【請求項３】 前記映像信号線駆動回路は、多階調の階
    調電圧を生成する階調電圧生成手段を有し、 前記第１の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記階調電圧生成手段で生成され
    た多階調の階調電圧の中から所定の階調電圧を選択する
    複数の選択手段と、 前記複数の選択手段から出力される階調電圧に対応する
    正極性の液晶駆動電圧を出力する複数の第１の出力回路
    とから構成され、 前記第２の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記階調電圧生成手段で生成され
    た多階調の階調電圧の中から所定の階調電圧を選択する
    複数の選択手段と、 前記複数の選択手段から出力される階調電圧に対応する
    負極性の液晶駆動電圧を出力する複数の第２の出力回路
    とから構成されることを特徴とする請求項１または請求
    項２に記載された液晶表示装置。
  4. 【請求項４】 前記第１の出力回路は反転増幅回路であ
    り、前記第２の出力回路はボルテージホロワ回路である
    ことを特徴とする請求項３に記載された液晶表示装置。
  5. 【請求項５】 前記映像信号線駆動回路は、正極性の多
    階調の階調電圧を生成する正極性階調電圧生成回路と、 負極性の多階調の階調電圧を生成する負極性階調電圧生
    成回路とを有し、 前記第１の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記正極性階調電圧生成回路で生
    成された正極性の多階調の階調電圧の中から所定の正極
    性の階調電圧を選択する複数の第１の選択手段と、 前記複数の第１の選択手段から出力される階調電圧に対
    応する正極性の液晶駆動電圧を出力する複数の第１の出
    力回路とから構成され、 前記第２の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記負極性階調電圧生成回路で生
    成された負極性の多階調の階調電圧の中から所定の負極
    性の階調電圧を選択する複数の第２の選択手段と、 前記複数の第２の選択手段から出力される階調電圧に対
    応する負極性の液晶駆動電圧を出力する複数の第２の出
    力回路とから構成されることを特徴とする請求項１また
    は請求項２に記載された液晶表示装置。
  6. 【請求項６】 前記第１の出力回路、および、前記第２
    の出力回路はボルテージホロワ回路であることを特徴と
    する請求項５に記載された液晶表示装置。
  7. 【請求項７】 前記第１の選択手段は、単一極性の高耐
    圧ＭＯＳトランジスタと高耐圧デプレッションＭＯＳト
    ランジスタとが、複数個所定の接続関係の基に直列に接
    続された複数のトランジスタ列を有することを特徴とす
    る請求項５または請求項６に記載された液晶表示装置。
  8. 【請求項８】 前記第２の選択手段は、前記各第１の選
    択手段の高耐圧ＭＯＳトランジスタと異なる導電型の高
    耐圧ＭＯＳトランジスタと高耐圧デプレッションＭＯＳ
    トランジスタとが、複数個所定の接続関係の基に直列に
    接続された複数のトランジスタ列を有することを特徴と
    する請求項７に記載された液晶表示装置。
  9. 【請求項９】 複数の映像信号線と、 前記複数の映像信号線と交差する複数の走査信号線と、 前記複数の映像信号線と前記複数の走査信号線との交差
    領域内にマトリクス状に配置される複数の画素とを有す
    る液晶表示パネルと、 前記各映像信号線に接続され、前記各画素に印加する液
    晶駆動電圧を前記各映像信号線に出力する映像信号線駆
    動回路と、 前記映像信号線駆動回路を制御駆動する表示制御手段と
    を具備する液晶表示装置において、 前記映像信号線駆動回路は、前記表示制御手段から順次
    送出される複数個の表示用データを保持する保持手段
    と、 前記保持手段から入力される各表示用データに基づき正
    極性の階調電圧を生成する複数の第１の出力手段と、 前記保持手段から入力される各表示用データに基づき負
    極性の階調電圧を生成する複数の第２の出力手段と、 前記表示制御手段から送出される表示制御信号に基づい
    て、前記隣接する第１の出力手段から出力される正極性
    の階調電圧と、前記隣接する第２の出力手段から出力さ
    れる負極性の階調電圧とを、前記正極性の階調電圧と前
    記負極性の階調電圧とでは互いに相異なる出力手段から
    の出力電圧が選択されるように切り替える複数の第１の
    切替手段と、 前記第１の切替手段から出力される正極性の階調電圧に
    対応する正極性の液晶駆動電圧を出力する複数の第１の
    出力回路と、 前記各第１の出力手段と互いに隣接し、前記第１の切替
    手段から出力される負極性の階調電圧に対応する負極性
    の液晶駆動電圧を出力する複数の第２の出力回路と、 前記表示制御手段から送出される表示制御信号に基づい
    て、前記隣接する第１の出力回路および第２の出力回路
    からの液晶駆動電圧を切り替えて、前記隣接する映像信
    号線に出力する第２の切替手段とを有することを特徴と
    する液晶表示装置。
  10. 【請求項１０】 前記第１の出力回路、および、前記第
    ２の出力回路はボルテージホロワ回路であることを特徴
    とする請求項９に記載された液晶表示装置。
  11. 【請求項１１】 前記映像信号線駆動回路は、正極性の
    多階調の階調電圧を生成する正極性階調電圧生成回路
    と、 負極性の多階調の階調電圧を生成する負極性階調電圧生
    成回路とを有し、 前記第１の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記正極性階調電圧生成回路で生
    成された正極性の多階調の階調電圧の中から所定の正極
    性の階調電圧を選択する複数の第１の選択手段から構成
    され、 前記第２の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記負極性階調電圧生成回路で生
    成された負極性の多階調の階調電圧の中から所定の負極
    性の階調電圧を選択する複数の第２の選択手段から構成
    されることを特徴とする請求項９または請求項１０に記
    載された液晶表示装置。
  12. 【請求項１２】 前記各第１の選択手段は、単一極性の
    高耐圧ＭＯＳトランジスタと高耐圧デプレッションＭＯ
    Ｓトランジスタとが、複数個所定の接続関係の基に直列
    に接続された複数のトランジスタ列を有し、 前記各第２の選択手段は、前記各第１の選択手段の高耐
    圧ＭＯＳトランジスタと異なる導電型の高耐圧ＭＯＳト
    ランジスタと高耐圧デプレッションＭＯＳトランジスタ
    とが、複数個所定の接続関係の基に直列に接続された複
    数のトランジスタ列を有することを特徴とする請求項１
    １に記載された液晶表示装置。
  13. 【請求項１３】 複数の映像信号線と、 前記複数の映像信号線に交差する複数の走査信号線と、 前記複数の映像信号線と前記複数の走査信号線との交差
    領域内にマトリクス状に配置される複数の画素とを有す
    る液晶表示パネルと、 前記各映像信号線に接続され、前記各画素に印加する液
    晶駆動電圧を前記各映像信号線に出力する映像信号線駆
    動回路と、 前記映像信号線駆動回路を制御駆動する表示制御手段と
    を具備する液晶表示装置において、 前記表示制御手段は、前記映像信号線駆動回路に対し
    て、赤、緑、青の３色の表示用データを供給し、 前記映像信号線は、赤、緑、青の３色表示用の第１の映
    像信号線と、赤、緑、青の３色表示用の第２の映像信号
    線とが交互に形成され、 前記第１の映像信号線と、前記第２の映像信号線とは、
    供給される液晶駆動電圧が各色毎に互いに逆極性であ
    り、 前記各色毎の表示用データは、前記第１の映像信号線に
    出力される液晶駆動電圧に対応する赤、緑、青の３色表
    示用が一組となる第１の表示用データと、前記 第２の映像信号線に出力される液晶駆動電圧に対応
    する赤、緑、青の３色表示用が一組となる第２の表示用
    データとを有し、 前記映像信号線駆動回路は、前記表示制御手段から順次
    送出される赤、緑、青の３色表示用データの組を保持す
    る保持手段と、 前記保持手段から出力される表示用データに対応する正
    極性の液晶駆動電圧を映像信号線に出力する複数の第１
    の出力手段と、 前記保持手段から出力される表示用データに対応する負
    極性の液晶駆動電圧を映像信号線に出力する複数の第２
    の出力手段と、 前記表示制御手段から送出される表示制御信号に基づい
    て、前記保持手段が前記第１の表示用データ、および、
    第２の表示用データを保持できるように、前記保持手段
    に入力される表示用データを入れ替える入替手段と、 前記表示制御手段から送出される表示制御信号に基づい
    て、前記入替手段で入れ替えられた表示用データに対応
    する液晶駆動電圧を出力する第１の出力手段と第２の出
    力手段との出力電圧を切り替えて各映像信号線に出力す
    る切替手段と、 正極性の多階調の階調電圧を生成する正極性階調電圧生
    成回路と、 負極性の多階調の階調電圧を生成する負極性階調電圧生
    成回路とを有し、 前記第１の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記正極性階調電圧生成回路で生
    成された正極性の多階調の階調電圧の中から所定の正極
    性の階調電圧を選択する複数の第１の選択手段と、 前記複数の第１の選択手段から出力される階調電圧に対
    応する正極性の液晶駆動電圧を出力する複数の第１の出
    力回路とから構成され、 前記第２の出力手段は、前記保持手段から出力される各
    表示用データに基づき前記負極性階調電圧生成回路で生
    成された負極性の多階調の階調電圧の中から所定の負極
    性の階調電圧を選択する複数の第２の選択手段と、 前記複数の第２の選択手段から出力される階調電圧に対
    応する負極性の液晶駆動電圧を出力する複数の第２の出
    力回路とから構成され、 前記第１の選択手段は、単一極性のトランジスタが、複
    数個所定の接続関係の基に直列に接続された複数のトラ
    ンジスタ列を有することを特徴とする液晶表示装置。
  14. 【請求項１４】 前記第２の選択手段は、前記各第１の
    選択手段のトランジスタと異なる導電型のトランジスタ
    が、複数個所定の接続関係の基に直列に接続された複数
    のトランジスタ列を有することを特徴とする請求項１３
    に記載された液晶表示装置。
JP08666896A 1996-04-09 1996-04-09 液晶表示装置 Expired - Lifetime JP3417514B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08666896A JP3417514B2 (ja) 1996-04-09 1996-04-09 液晶表示装置
US08/826,973 US5995073A (en) 1996-04-09 1997-04-09 Method of driving a liquid crystal display device with voltage polarity reversal
KR1019970013040A KR100231358B1 (ko) 1996-04-09 1997-04-09 액정표시장치의 구동방법
US09/450,436 US6166725A (en) 1996-04-09 1999-11-30 Liquid crystal display device wherein voltages having opposite polarities are applied to adjacent video signal lines of a liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08666896A JP3417514B2 (ja) 1996-04-09 1996-04-09 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH09281930A JPH09281930A (ja) 1997-10-31
JP3417514B2 true JP3417514B2 (ja) 2003-06-16

Family

ID=13893422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08666896A Expired - Lifetime JP3417514B2 (ja) 1996-04-09 1996-04-09 液晶表示装置

Country Status (3)

Country Link
US (2) US5995073A (ja)
JP (1) JP3417514B2 (ja)
KR (1) KR100231358B1 (ja)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
DE69831224T2 (de) * 1997-05-02 2006-03-23 The Government Of The United States Of America As Represented By The Secretary Of The Department Of Health And Human Services Immuntoxine, die ein onc protein enthalten, gegen bösartige zellen
US7304632B2 (en) * 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP3464599B2 (ja) 1997-10-06 2003-11-10 株式会社 日立ディスプレイズ 液晶表示装置
JPH11133926A (ja) 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
TW559679B (en) * 1997-11-17 2003-11-01 Semiconductor Energy Lab Picture display device and method of driving the same
JP3595153B2 (ja) 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
US6869604B1 (en) * 1998-03-27 2005-03-22 The United States Of America As Represented By The Secretary Of The Department Of Health And Human Services Recombinant anti-tumor RNAse
JPH11305743A (ja) 1998-04-23 1999-11-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
US7196699B1 (en) * 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
JP3264248B2 (ja) * 1998-05-22 2002-03-11 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3412131B2 (ja) * 1998-06-23 2003-06-03 株式会社日立製作所 液晶表示装置
KR100311204B1 (ko) * 1998-10-20 2001-11-02 가나이 쓰토무 액정표시장치
JP2000250490A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 液晶表示装置
US6628274B1 (en) * 1999-03-26 2003-09-30 Seiko Epson Corporation Display drive device, display device, hand-carry electronic device, and display driving method
KR20000074515A (ko) * 1999-05-21 2000-12-15 윤종용 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법
JP4510955B2 (ja) * 1999-08-30 2010-07-28 日本テキサス・インスツルメンツ株式会社 液晶ディスプレイのデータ線駆動回路
JP2001159881A (ja) * 1999-12-02 2001-06-12 Nec Corp 液晶表示コントローラ並びに液晶表示装置
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP2001195042A (ja) * 2000-01-05 2001-07-19 Internatl Business Mach Corp <Ibm> 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
TW536827B (en) * 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
JP3892650B2 (ja) 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
KR100359433B1 (ko) * 2000-07-27 2002-11-23 삼성전자 주식회사 평판 디스플레이 장치
JP3519355B2 (ja) * 2000-09-29 2004-04-12 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
JP3638121B2 (ja) 2000-10-19 2005-04-13 シャープ株式会社 データ信号線駆動回路およびそれを備える画像表示装置
JP4472155B2 (ja) * 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
JP3533187B2 (ja) * 2001-01-19 2004-05-31 Ｎｅｃエレクトロニクス株式会社 カラー液晶ディスプレイの駆動方法、その回路及び携帯用電子機器
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
JP4747426B2 (ja) * 2001-03-14 2011-08-17 日本テキサス・インスツルメンツ株式会社 駆動回路
KR100456987B1 (ko) * 2001-04-10 2004-11-10 가부시키가이샤 히타치세이사쿠쇼 표시 데이터를 표시하기 위한 표시 장치 및 표시 구동 장치
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP2003271097A (ja) * 2002-03-19 2003-09-25 Asahi Kasei Microsystems Kk ディスプレイパネル駆動回路
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7006072B2 (en) 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
US7006071B2 (en) * 2001-12-25 2006-02-28 Himax Technologies, Inc. Driving device
JP2003280615A (ja) * 2002-01-16 2003-10-02 Sharp Corp 階調表示基準電圧発生回路およびそれを用いた液晶表示装置
JP3926651B2 (ja) * 2002-01-21 2007-06-06 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
EP1357663B1 (en) * 2002-02-25 2011-06-29 NEC Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
US8179385B2 (en) * 2002-09-17 2012-05-15 Samsung Electronics Co., Ltd. Liquid crystal display
KR100499581B1 (ko) * 2002-09-26 2005-07-05 엘지.필립스 엘시디 주식회사 피모스소자 안정화를 위한 바이어스 인가장치
WO2004034369A1 (ja) * 2002-10-09 2004-04-22 Mitsubishi Denki Kabushiki Kaisha 定電流回路、駆動回路および画像表示装置
US6970152B1 (en) * 2002-11-05 2005-11-29 National Semiconductor Corporation Stacked amplifier arrangement for graphics displays
JP2005070673A (ja) * 2003-08-27 2005-03-17 Renesas Technology Corp 半導体回路
JP4424946B2 (ja) * 2003-09-03 2010-03-03 三菱電機株式会社 表示装置
JP2005157013A (ja) * 2003-11-27 2005-06-16 Hitachi Displays Ltd 表示装置
JP4407903B2 (ja) * 2004-02-05 2010-02-03 Ｏｋｉセミコンダクタ株式会社 液晶表示器駆動回路
JP4993847B2 (ja) * 2004-04-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4492334B2 (ja) * 2004-12-10 2010-06-30 ソニー株式会社 表示装置および携帯端末
JP2006208517A (ja) * 2005-01-26 2006-08-10 Renesas Technology Corp 半導体回路
JP2006292807A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 液晶表示駆動用半導体集積回路
KR100790492B1 (ko) * 2005-07-01 2008-01-02 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
TWI295051B (en) * 2005-07-22 2008-03-21 Sunplus Technology Co Ltd Source driver circuit and driving method for liquid crystal display device
JP4840908B2 (ja) * 2005-12-07 2011-12-21 ルネサスエレクトロニクス株式会社 表示装置駆動回路
JP4611948B2 (ja) * 2006-08-21 2011-01-12 株式会社 沖マイクロデザイン 液晶表示装置の駆動回路
US7911435B2 (en) * 2007-03-28 2011-03-22 Himax Technologies Limited Display and source driver thereof
JP4277055B2 (ja) 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
US8354992B2 (en) * 2007-07-13 2013-01-15 Tte Indianapolis Appearance improvement for zone backlit LCD displays
JP5015041B2 (ja) * 2008-03-04 2012-08-29 シャープ株式会社 駆動回路および駆動回路を備えた表示装置
CN101960511B (zh) * 2008-02-28 2013-06-26 夏普株式会社 驱动电路以及显示装置
JP5015038B2 (ja) * 2008-02-28 2012-08-29 シャープ株式会社 駆動回路および該駆動回路を備えた表示装置
JP5015037B2 (ja) * 2008-02-28 2012-08-29 シャープ株式会社 駆動回路および該駆動回路を備えた表示装置
TWI474305B (zh) * 2008-07-31 2015-02-21 Sitronix Technology Corp The polarity switching structure of point conversion system
TWI417853B (zh) * 2009-07-28 2013-12-01 Chunghwa Picture Tubes Ltd 薄膜電晶體液晶顯示器驅動裝置及方法
KR101713356B1 (ko) 2009-09-24 2017-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
JP5148751B2 (ja) * 2009-10-22 2013-02-20 パナソニック株式会社 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置
TWI416493B (zh) * 2009-12-07 2013-11-21 Innolux Corp 液晶顯示器
WO2011089274A1 (es) * 2010-01-22 2011-07-28 Vision Tactil Portable, S.L Método y aparato para controlar una matriz de elastómeros dieléctricos evitando interferencias
KR101107962B1 (ko) * 2010-08-26 2012-01-31 주식회사 티엘아이 전류 소모를 저감시키는 디스플레이 시스템의 연산증폭회로
KR101782818B1 (ko) * 2011-01-21 2017-09-29 삼성디스플레이 주식회사 데이터 처리 방법, 데이터 구동 회로 및 이를 포함하는 표시 장치
KR101872993B1 (ko) 2011-03-28 2018-07-03 삼성디스플레이 주식회사 액정 표시 장치
JP5754845B2 (ja) * 2011-03-31 2015-07-29 ラピスセミコンダクタ株式会社 表示装置用駆動回路及びドライバセル
JP2013218230A (ja) * 2012-04-12 2013-10-24 Japan Display Inc 液晶表示装置
CN104303225B (zh) * 2012-06-01 2017-03-08 夏普株式会社 显示装置的驱动方法、显示装置以及具备该显示装置的便携设备
JP2013033284A (ja) * 2012-10-31 2013-02-14 Japan Display East Co Ltd 液晶表示装置
TWI595471B (zh) 2013-03-26 2017-08-11 精工愛普生股份有限公司 放大電路、源極驅動器、光電裝置及電子機器
JP2014191012A (ja) * 2013-03-26 2014-10-06 Seiko Epson Corp 増幅回路、ソースドライバー、電気光学装置及び電子機器
CN104347042B (zh) * 2013-07-26 2017-05-24 凌巨科技股份有限公司 温度感测电路及驱动电路
US20160103550A1 (en) * 2014-10-08 2016-04-14 Kapik Inc. Sensing system and method
US10755653B2 (en) * 2018-04-02 2020-08-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Vertical alignment liquid crystal display
EP3951764A4 (en) * 2019-04-02 2022-11-09 BOE Technology Group Co., Ltd. SHIFT REGISTER UNIT AND DRIVE METHOD THEREOF, GATE DRIVE CIRCUIT, AND DISPLAY APPARATUS

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231825A (ja) * 1985-08-02 1987-02-10 Hitachi Ltd 液晶表示装置用駆動回路
JPH0339787A (ja) * 1989-07-06 1991-02-20 Sharp Corp 液晶表示装置の駆動回路
US5229761A (en) * 1989-12-28 1993-07-20 Casio Computer Co., Ltd. Voltage generating circuit for driving liquid crystal display device
US5376944A (en) * 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JP2799095B2 (ja) * 1991-12-02 1998-09-17 株式会社東芝 液晶表示器駆動装置
US5959603A (en) * 1992-05-08 1999-09-28 Seiko Epson Corporation Liquid crystal element drive method, drive circuit, and display apparatus
DE69320438T2 (de) * 1992-05-14 1999-03-18 Seiko Epson Corp Flüssigkristallanzeigeeinheit und elektronisches gerät unter verwendung dieser einheit
KR950007126B1 (ko) * 1993-05-07 1995-06-30 삼성전자주식회사 액정 디스플레이 구동장치
TW320716B (ja) * 1995-04-27 1997-11-21 Hitachi Ltd
JPH09171170A (ja) * 1995-12-20 1997-06-30 Denso Corp マトリクス型液晶表示装置

Also Published As

Publication number Publication date
JPH09281930A (ja) 1997-10-31
KR100231358B1 (ko) 1999-11-15
US6166725A (en) 2000-12-26
KR970071449A (ko) 1997-11-07
US5995073A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
JP3417514B2 (ja) 液晶表示装置
US7034810B2 (en) Liquid crystal display device
US5774099A (en) Liquid crystal device with wide viewing angle characteristics
US8547304B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
US7116297B2 (en) Liquid crystal display device and driving method for liquid crystal display device
US20080224982A1 (en) Electro-optical device, driving circuit, and electronic apparatus
KR100567424B1 (ko) 액정표시장치
US20030090614A1 (en) Liquid crystal display
JP5049400B2 (ja) オンガラスシングルチップ液晶表示装置
US7847759B2 (en) Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus
US20050264508A1 (en) Liquid crystal display device and driving method thereof
WO1999049355A1 (fr) Dispositif d&#39;affichage a cristaux liquides
JP3525018B2 (ja) アクティブマトリックス型液晶表示装置
KR100744136B1 (ko) 인버젼 방식으로 디스플레이 패널을 구동하는 방법 및 그방법에 의해 구동되는 디스플레이 패널
JP2008233454A (ja) 電気光学装置、駆動方法、駆動回路および電子機器
JP2006235449A (ja) 電気光学装置、駆動方法および電子機器
JP2008298904A (ja) 液晶表示装置
JP3119942B2 (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JP4664466B2 (ja) 表示装置
KR100965587B1 (ko) 액정표시장치 및 이의 구동방법
JPH09198012A (ja) 液晶表示装置
KR101535818B1 (ko) 액정 표시 장치
JP4826061B2 (ja) 電気光学装置、その駆動回路および電子機器
JP3578377B2 (ja) 液晶表示装置およびドレインドライバ
JP2001100708A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term