JP2005157013A - 表示装置 - Google Patents

Abstract

【課題】 ランプ電圧を変調することなく、各画素に印加する映像信号電圧のガンマ補正を行うことが可能な表示装置を提供する。
【解決手段】 交流化信号に基づき、高電位側のコモン電圧、または低電位側のコモン電圧を、コモン電極に選択的に出力するコモン電圧発生回路と、表示データを格納する格納回路と、参照データを生成する参照データ発生回路と、ランプ電圧を生成するランプ電圧発生回路と、前記格納回路に格納されたデータと、前記参照データ発生回路で生成された参照データとを比較する複数の比較回路と、前記比較回路での比較結果に基づき、前記ランプ電圧発生回路で生成されたランプ電圧をサンプリングし、当該サンプリングしたランプ電圧を映像信号電圧として各映像線に出力する複数のサンプリング回路とを有し、前記参照データ発生回路で生成される参照データは、時間に対して非線形に変化する。
【選択図】 図１

Description

本発明は、表示装置に係わり、特に、各画素に印加する映像信号電圧のガンマ補正に適用して有効な技術に関する。

ＴＦＴ（Thin Film Transistor）方式の液晶表示モジュールは、ノート型パーソナルコンピュータ等の表示装置として広く使用されている。
この液晶表示モジュールとして、薄膜トランジスタ（ＴＦＴ）の半導体層にポリシリコンを用いたものも（以下、ポリシリコン型の液晶表示モジュールという）知られている。
このポリシリコン型の液晶表示モジュールにおいて、１水平走査ライン期間内の表示データを格納し、また、１水平走査ライン期間内で逐次増加、あるいは、減少する参照データを発生し、前記格納された表示データと参照データとを比較し、一致した場合に、映像信号電圧発生回路で生成された映像信号電圧をサンプリングして、各画素に印加する方式（以下、ＰＷＭ方式という）が知られている（特許文献１、特許文献２参照）。
前述した映像信号電圧発生回路で生成される映像信号電圧には、電圧波形が傾斜波の電圧（以下、ランプ電圧という）が使用される。

なお、本願発明に関連する先行技術文献情報としては以下のものがある。
特開平６−１７８２３８号公報 特開平１１−２７２２４２号公報

前述の特許文献１にも記載されているように、各画素に印加する映像信号電圧は、液晶の透過率カーブを考慮してガンマ補正する必要があるが、前述の特許文献１、特許文献２に記載されている液晶表示装置では、このガンマ補正を、映像信号電圧発生回路で行なっている。
図１９は、従来のガンマ補正の方法の一例を示す図であり、前述の特許文献１の図７、あるいは、前述の特許文献２の図１４に開示されているガンマ補正の方法を示す図である。
これらの図に示すように、前述の特許文献１、特許文献２に記載されているガンマ補正の方法は、ランプ電圧発生回路の出力を、必要とするガンマ特性に合わせて変調させる方法である。
具体的には、予めメモリ（ＭＭ）にガンマ特性を記憶し、このメモリ（ＭＭ）の値を順に読み出しデジタルアナログ変換器（ＤＡＣ）でアナログ電圧に変換する方法である。なお、図１９において、ＡＭＰは、デジタルアナログ変換器（ＤＡＣ）で変換されたアナログ電圧を増幅するアンプ、ＲＡＭＰはアンプ（ＡＭＰ）から出力されるランプ電圧である。

しかしながら、前述した方法では、高分解能のデジタルアナログ変換器が必要であり、そのため、高分解能デジタルアナログ変換器は回路規模が大きくなるとともに、精密な精度が要求されるので、表示パネルと同一基板上に形成することが困難であるという問題点があった。
また、ランプ電圧発生回路の出力は、表示パネル内で、映像線（ドレイン線）の配線容量によって遅延するが、この遅延による電圧誤差は、ランプ電圧の時間に対する傾きに依存する。
ガンマ補正を行なう場合、この傾斜は領域毎に異なり、その最大傾斜は高くなる。このため、誤差が大きくなるとともに、その誤差が領域毎に異なるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ランプ電圧を変調することなく、各画素に印加する映像信号電圧のガンマ補正を行うことが可能な表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前述の目的を達成するために、本発明の表示装置では、複数の画素を有する表示部と、前記複数の画素に映像信号電圧を印加する複数の映像線と、前記複数の映像線に映像信号電圧を供給する駆動回路とを備え、前記表示部は、コモン電極を有し、前記駆動回路は、交流化信号に基づき、高電位側のコモン電圧、または、低電位側のコモン電圧を、前記コモン電極に選択的に出力するコモン電圧発生回路と、表示データを格納する格納回路と、参照データを生成する参照データ発生回路と、ランプ電圧を生成するランプ電圧発生回路と、前記格納回路に格納されたデータと、前記参照データ発生回路で生成された参照データとを比較する複数の比較回路と、前記比較回路での比較結果に基づき、前記ランプ電圧発生回路で生成されたランプ電圧をサンプリングし、当該サンプリングしたランプ電圧を映像信号電圧として各映像線に出力する複数のサンプリング回路とを有し、前記参照データ発生回路で生成される参照データを、時間に対して非線形に変化させたことを特徴とする。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、高画質で低消費電力の表示装置を実現することができる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。本実施例の液晶表示モジュールは、薄膜トランジスタ（ＴＦＴ）の半導体層にポリシリコンを用いたポリシリコン型の液晶表示モジュールである。
本実施例の液晶表示モジュールは、ドレインドライバ（映像信号駆動回路）１００と、タイミング制御回路２００と、参照データ発生回路３００と、ランプ電圧発生回路４００と、ゲートドライバ（走査信号駆動回路）５００と、補数回路６００と、コモン電圧発生回路７００と、表示部８００とで構成される。
表示部８００は、マトリクス状に配置される（ｍ×ｎ）個の複数の画素８１０と、各画素に映像信号電圧を供給する映像線（ドレイン線ともいう）Ｄと、各画素に走査信号電圧を供給する走査線（ゲート線ともいう）Ｇとを有する。
各画素は、薄膜トランジスタで構成される画素トランジスタ（ＧＴＦＴ）を備え、この画素トランジスタ（ＧＴＦＴ）は、映像線（Ｄ）と画素電極（ＩＴＯ１）との間に接続され、かつ、ゲートは走査線（Ｇ）に接続される。
画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間には、液晶が封入されるので、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間には、画素容量（ＣLC）が等価的に接続される。また、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間には、保持容量（Ｃａｄｄ）も接続される。
ドレインドライバ１００は、シフトレジスタ１１０と、ラッチ回路１２０と、ラッチ回路１３０と、コンパレータ１４０と、サンプルホールド回路１５０とで構成される。
タイミング制御回路２００には、クロック（ＣＬＫ）、水平同期信号（Ｈｓ）、垂直同期信号（Ｖｓ）、表示タイミング信号（ＤＴＭＧ）、並びに、表示データ（Ｄｉ）が入力され、タイミング制御回路２００は、ドレインドライバ１００、参照データ発生回路３００、ランプ電圧発生回路４００、ゲートドライバ５００、補数回路６００、並びに、コモン電圧発生回路７００を制御する信号を生成する。

以下、本実施例の液晶表示モジュールの駆動方法について説明する。
一般に、液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定化され、結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。
これを防止するために、液晶表示モジュールにおいては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、コモン電極（ＩＴＯ２）に印加する電圧を基準にして、画素電極（ＩＴＯ１）に印加する電圧を、一定時間毎に正電圧側／負電圧側に変化させるようにしている。
この液晶層に交流電圧を印加する駆動方法として、コモン対称法とコモン反転法の２通りの方法が知られている。コモン対称法とは、コモン電極（ＩＴＯ２）に印加されるコモン電圧（ＶＣＯＭ）は変化させず、画素電極（ＩＴＯ１）に印加される電圧を、所定の期間ごとにコモン電圧（ＶＣＯＭ）に対して正電圧側（高電位側）にするか負電圧側（低電位側）にするかを切替える駆動方法である。
また、コモン反転法とは、コモン電極（ＩＴＯ２）に印加されるコモン電圧（ＶＣＯＭ）を、所定の期問ごとに高電位側のコモン電圧（ＶＣＯＭＨ）と低電位側のコモン電圧（ＶＣＯＭＬ）の２種類の間で切替える駆動方法である。
そして、コモン電極（ＩＴＯ２）に低電位側のコモン電圧（ＶＣＯＭＬ）が印加されている場合には、それよりも高電位の階調電圧を画素電極（ＩＴＯ１）に印加する。また、コモン電極（ＩＴＯ２）に高電位側のコモン電圧（ＶＣＯＭＨ）が印加されている場合には、それよりも低電位の階調電圧を画素電極（ＩＴＯ１）に印加する。
本実施例の液晶表示モジュールは、交流化駆動方法として、コモン電極（ＩＴＯ２）に印加するコモン電圧（ＶＣＯＭ）を、１ライン毎に交互に高電位側、低電位側に反転するコモン反転法を採用している。
このコモン反転法を採用することにより、ドレインドライバ１００内の薄膜トランジスタとして、例えば、５Ｖ系の低耐圧トランジスタが使用可能となる。

図２は、本実施例の液晶表示モジュールの動作を示すタイミング図である。なお、図２において、ＬＶは複数階調（６４階調）の表示データを示し、Ｖはコモン電極（ＩＴＯ２）に印加されるコモン電圧、および映像線（Ｄ）に印加される階調電圧の一例を示し、Ｔは時間を示す。
図２に示す交流化信号（Ｍ）は、表示部８００の画素電極に印加する映像信号電圧の極性を制御する論理信号であり、ライン毎、および、フレーム毎にそれらの論理は反転する。
図２では、交流化信号（Ｍ）が、Ｈｉｇｈレベル（以下、Ｈレベルという）のときに、コモン電極（ＩＴＯ２）に低電位側のコモン電圧（ＶＣＯＭＬ；図２では、−１Ｖの電圧）が、また、交流化信号（Ｍ）が、Ｌｏｗレベル（以下、Ｌレベルという）のときには、コモン電極（ＩＴＯ２）に高電位側のコモン電圧（ＶＣＯＭＨ；図２では、４Ｖの電圧）が印加される。
尚、本実施例では、低電位側のコモン電圧（ＶＣＯＭＬ）を負の電位としているが、これに限られるわけではなく、正の電位であっても構わない。すなわち、低電位側のコモン電圧（ＶＣＯＭＬ）は、高電位側のコモン電圧（ＶＣＯＭＨ）よりも相対的に低電位であればよい。
そして、コモン電極（ＩＴＯ２）に低電位側のコモン電圧を印加するときには、映像線（Ｄ）には、それより高電位の第１の階調電圧（Ｖｄ）を印加し、コモン電極（ＩＴＯ２）に高電位側のコモン電圧を印加するときには、映像線（Ｄ）には、それより低電位の第２の階調電圧を印加する必要がある。
このためには、交流化信号（Ｍ）がＬレベルのときに、ランプ電圧発生回路４００から出力されるランプ電圧は、単純に減少する傾斜波（傾きが負のランプ電圧）である必要がある。
しかしながら、本実施例では、ランプ電圧発生回路４００から出力されるランプ電圧（ＲＡＭＰ）は、サンプリングを行う期間では傾きが正のランプ電圧なので、交流化信号（Ｍ）がＨレベルのときは、低電位側のコモン電圧（ＶＣＯＭＬ）との間の電位差が時間（Ｔ）とともに大きくなり、交流化信号（Ｍ）がＬレベルのときは、高電位側のコモン電圧（ＶＣＯＭＨ）との間の電位差が時間（Ｔ）とともに小さくなる傾斜波である。
そのため、本実施例では、補数回路６００を設け、交流化信号（Ｍ）がＬレベルのときに、補数回路６００において、表示データ（ＤＡＴＡ）の補数を取るようにしている。即ち、本実施例では、タイミング制御回路２００から送出される表示データ（ＤＡＴＡ）は、補数回路６００に入力される。

図３は、図１に示す補数回路６００の一例の回路構成を示す回路図であり、図３に示す補数回路６００の真理値表を図４に示す。
図３に示す補数回路は、外部から入力される表示データの各ビット値（ｉｎ［０］〜ｉｎ［５］）と、インバータ６１０で反転された交流化信号（Ｍ）とが入力される排他的論理和回路６１１，６１２，６１３で構成される。
図４に示すように、図３に示す補数回路では、交流化信号（Ｍ）がＨレベルのときには、外部から入力される表示データがそのまま出力され、交流化信号（Ｍ）がＬレベルのときには、外部から入力される表示データが反転された補数データが出力される。
即ち、補数回路６００は、交流化信号（Ｍ）が、Ｈレベルのときに、入力される表示データ（ＤＡＴＡ）をそのまま出力し、また、交流化信号（Ｍ）が、Ｌレベルのときに、入力される表示データの補数データ（ＢＤＡＴＡ）を出力する。
シフトレジスタ１１０は、タイミング制御回路２００から送出されるスタート信号（ＨＳＴ）とクロック信号（ＨＣＫ）とで動作し、ラッチ回路１２０を制御する多相パルスを出力する。
ラッチ回路１２０は、この多相パルスに基づき、補数回路６００から出力されるデータ（ＤＡＴＡ，ＢＤＡＴＡ）を、順次１水平走査ライン分保持する。
ラッチ回路１３０は、タイミング制御回路２００から送出される、１水平走査ライン分の表示データの転送終了のタイミング信号（ＬＴ）が入力されると、ラッチ回路１２０の表示データを同一のタイミングで一斉に保持する。

コンパレータ１４０は、ラッチ回路１３０に保持されたデータと、参照データ発生回路３００から送出される参照データ（ＮＣＮＴ）との大小を比較する。
より詳しくは、タイミング制御回路２００から送出される初期化信号（ＲＳ）で初期化された後、参照データ（ＮＣＮＴ）がラッチ回路１３０に保持されたデータよりも小さいか、または等しい時にＨレベルを出力する（図２のＣｏｕｔ参照）。
参照データ発生回路３００は、タイミング制御回路２００から送出されるクロック（ＣＫ）と初期化信号（ＲＳ）を入力とするアップカウンタである。
サンプルホールド回路１５０は、コンパレータ１４０の出力と、ランプ電圧発生回路４００の出力（ＲＡＭＰ）を入力とし、表示部８００の映像線（Ｄ）に映像信号電圧を出力する。
サンプルホールド回路１５０のスイッチング素子（ＳＷ）は、コンパレータ１４０の出力信号がＬレベルになるとオフになる。
したがって、サンプルホールド回路１５０は、スイッチング素子（ＳＷ）がオフとなる直前のランプ電圧（ＲＡＭＰ）をサンプリングし、このサンプリングした電圧を、映像信号電圧（Ｖｄ）として映像線（Ｄ）に出力する。ここで、液晶に印加される電圧は、図２に示すＶＬＣとなる。
ゲートドライバ５００は、タイミング制御回路２００から送出されるスタート信号（ＶＳＴ）、クロック（ＶＣＫ）で動作し、表示部８００の走査線（Ｇ）に、順次１水平走査ライン期間、画素トランジスタ（ＧＴＦＴ）をオンとする走査信号を出力する。
以上の動作により、表示部８００に画像が表示される。

本実施例では、サンプルホールド回路１５０を構成する薄膜トランジスタとして、低耐圧の薄膜トランジスタを使用することができる。
また、高移動度で高速動作可能な薄膜トランジスタを用いる場合は、低い電圧でもより多くの電流を流すことが可能なため、耐圧が低くなりがちだが、本発明によればこのような高性能な薄膜トランジスタであっても使用することができるようになるので、ドレインドライバ１００の電気的特性を改善でき、高画質で低消費電力の液晶表示装置を実現することができる。
このような高性能な薄膜トランジスタの一例としては、疑似単結晶化技術によって作成された薄膜トランジスタが挙げられる。疑似単結晶化技術の一例としては、半導体層に対して連続発振レーザを照射しながら走査することにより溶融した半導体層をラテラル方向に成長させて再結晶化することで、帯状に成長した半導体結晶を得る技術がある。
これによって薄膜トランジスタのチャネル領域における結晶粒界が減少するため、高移動度の薄膜トランジスタを得ることができる。尚、この方法はあくまで一例であり、別の方法で作成しても良い。
また、交流化をサンプルホールド回路１５０で行なうので、ランプ電圧発生回路４００から出力されるランプ電圧（ＲＡＭＰ）は、交流化信号（Ｍ）によらず同じ傾きでよく、また、ダイナミックレンジも小さくてすむので、電圧振幅を低減し、消費電力を低減できる。
さらに、ランプ電圧発生回路４００の出カインピーダンスを低減し、遅延時間を短くできるので、高い品質の表示画像を得ることができる。

本実施例では、ガンマ補正を参照データ発生回路３００で行っている。
図５は、図１に示す参照データ発生回路３００の概略構成を示すブロック図である。
参照データ発生回路３００は、分周回路３１０と、セレクタ３２０と、カウンタ３３０と、レジスタ３４０と、コンパレータ３５０と、制御回路３６０と、補数制御回路３９０とで構成される。
分周回路３１０は、入力クロック（ＣＫ）を分周して、４つの分周信号（ｆ１，ｆ２，ｆ３，ｆ４）を出力する。なお、図５において、ＲＳは初期化信号である。
ｆ０を基準周波数とした時の、分周回路３１０の各出力の周波数は、それぞれｆ１／ｆ０＝１、ｆ２／ｆ０＝１／２、ｆ３／ｆ０＝１／４、ｆ４／ｆ０＝１／８である。
セレクタ３２０は、制御回路３６０の出力信号に基づき、分周回路３１０から出力される４つの分周信号（ｆ１，ｆ２，ｆ３，ｆ４）から１つの信号（入力信号（ｆｉｎ））を選択して、カウンタ３３０に出力する。
カウンタ３３０は、入力信号（ｆｉｎ）をカウントするアップカウンタである。
レジスタ３４０には、ガンマ補正用のデータ（Ｎ１〜Ｎ６）が予め記憶されている。本実施例では、６点の場合を示している。
レジスタ３４０に記録されているガンマ補正用のデータ（Ｎ１〜Ｎ６）は、補数制御回路３９０に入力される。
補数制御回路３９０は、図３と同様な回路構成を有し、補数制御回路３９０は、交流化信号（Ｍ）が、Ｈレベルのときに、ガンマ補正用のデータ（Ｎ１〜Ｎ６）をそのまま出力し、また、交流化信号（Ｍ）がＬレベルのときに、ガンマ補正用のデータ（Ｎ１〜Ｎ６）の補数データ（ＢＮ１〜ＢＮ６）を出力する。
コンパレータ３５０は、カウンタ３３０の出力値と、補数制御回路３９０から出力されるデータ（ガンマ補正用のデータ（Ｎ１〜Ｎ６）、あるいは、ガンマ補正用のデータの補数データ（ＢＮ１〜ＢＮ６））の値とを比較する。
制御回路３６０は、コンパレータ３５０の出力を入力として、セレクタ３２０を制御する。

図６に、図５に示すカウンタ３３０のカウント値（Ｎｃ）と、カウンタ３３０に入力される入力信号（ｆｉｎ）の周波数との関係を示す。
制御回路３６０は、補数制御回路３９０からのデータ値と、カウンタ３３０のカウンタ値（Ｎｃ）によって、カウンタ３３０の入力信号（ｆｉｎ）の周波数を、図６に示すように制御する。
図７は、交流化信号（Ｍ）がＨレベルのときの、参照データ発生回路３００のカウンタ値の時間応答を示す図であり、図８は、交流化信号（Ｍ）がＬレベルのときの、参照データ発生回路３００のカウンタ値の時間応答を示す図である。
なお、この図７、図８において、Ｔは時間であり、Ｎｃはカウント値である。
カウンタ３３０は、初期化信号ＲＳでリセットされ、その後、入力信号（ｆｉｎ）の周波数が、図６に示すように、ｆ４→ｆ３→ｆ２→ｆ１→ｆ２→ｆ３→ｆ４と変化する。
この場合に、参照データ発生回路３００のカウント値（Ｎｃ）は、入力信号（ｆｉｎ）の周波数が低い場合には傾斜が緩く、入力信号（ｆｉｎ）の周波数が高い場合には急峻となる。
この結果、参照データ発生回路３００のカウント値の時間応答は、図７、図８に示すように、時間に対して非線形に変化する特性となる。これによって、ランプ電圧（ＲＡＭＰ）の傾きがほぼ一定であってもガンマ補正が可能となる。
図２から分かるように、交流化信号（Ｍ）がＨレベルのときは、ランプ電圧発生回路４００から出力されるランプ電圧（ＲＡＭＰ）は、低電位側のコモン電圧（ＶＣＯＭＬ）との間の電位差が時間とともに大きくなり、交流化信号（Ｍ）がＬレベルのときは、高電位側のコモン電圧（ＶＣＯＭＨ）との間の電位差が時間とともに小さくなる傾斜波である。
そのため、ガンマ補正も、交流化信号（Ｍ）がＨレベルのときと、交流化信号（Ｍ）がＬレベルのときで変更する必要があり、本実施例では、補数制御回路３９０を設けて、交流化信号（Ｍ）がＨレベルのときと、交流化信号（Ｍ）がＬレベルのときで、ガンマ補正量を変更している。

図９は、図１に示すランプ電圧発生回路４００の一例の回路構成を示す回路図である。
図９に示すランプ電圧発生回路は、演算増幅器４１１と、インバータ４１２と、スイッチング素子（４１３，４１５）と、抵抗４１４と、コンデンサ４１６とで構成される。
図９に示すランプ電圧発生回路では、初期化信号（ＲＳ）がＨレベルとなると、スイッチング素子４１３がオフ、スイッチング素子４１５がオンとなる。
この状態では、ランプ電圧発生回路は、ボルテージホロワ回路を構成するので、各出力は接地電位（ＧＮＤ）となる。
次に、初期化信号（ＲＳ）がＬレベルとなると、スイッチング素子４１３がオン、スイッチング素子４１５がオフとなる。
これにより、コンデンサ４１６が充電されるので、ランプ電圧（ＲＡＭＰ）は、図２に示すような、時間と共に上昇する傾斜波となる。

図７、図８に示す参照データ発生回路３００のカウント値（Ｎｃ）の時間応答と、図２に示すランプ電圧発生回路４００の時間応答から、参照データ発生回路３００のカウント値（Ｎｃ）と、ランプ電圧発生回路４００の出力電圧（Ｖ）との関係は、参照データ発生回路３００のカウント値（Ｎｃ）の時間応答の逆関数となる。
即ち、駆動する液晶の電圧と透過率の関係（ガンマ特性）は、参照データ発生回路３００のカウント値の時間応答を、このガンマ特性と相似の関係に設定することで補正できる。
このように、本実施例では、参照データ発生回路３００を構成するカウンタ３３０の入力信号の周波数を、参照データ発生回路３００のカウント値（Ｎｃ）によって切換えることで、駆動する液晶のガンマ特性を補正することができる。
この方法では、ランプ電圧発生回路４００から出力されるランプ電圧（ＲＡＭＰ）は常にほぼ一定の傾斜で良いので、映像線（Ｄ）に遅延があっても、その誤差の絶対値がほぼ一定であるため、表示画質への影響を軽減することができる。
なお、本実施例において、交流化信号（Ｍ）がＨレベルのときに、タイミング制御回路２００から通常の表示データ（ＤＡＴＡ）を送出し、交流化信号（Ｍ）がＬレベルのときに、タイミング制御回路２００から表示データの補数データ（ＢＤＡＴＡ）を送出する場合には、前述した補数回路６００は必要ない。

図１０は、図５に示すコンパレータ３５０の一例の回路構成を示す回路図である。
図１０に示す回路は、３ビット入力のコンパレータであり、インバータ（３１，３２，３３）と、ＯＲ回路（３４，３５，３６）と、ＡＮＤ回路３７と、ＳＲフリップフロップ３８で構成する。
図１０において、ａ０，ａ１，ａ２がカウンタ３３０からの信号、ｂ０，ｂ１，ｂ２が補数制御回路３９０からの信号である。
図１１に、図１０に示すコンパレータ回路の真理値表を示す。この図１１は、ＡＮＤ回路３７の出力ｃについて記載している。
カウンタ３３０のカウンタ値が、０から増加する場合、出力ｃが０から１に変化するのは、ｂの値が、カウンタ３３０のカウンタ値と等しくなった時点である。
この出力ｃを、ＳＲフリップフロップ３８に入力することで、その出力ｄは、ａ≧ｂでＨレベルとなる。
図１２に、図１０に示すコンパレータ回路における、ｂ＝０１１のときのタイミング図を示す。
出力ｃは、ａ＝０１１とａ＝１１１で、Ｈレベルとなり、ＳＲフリップフロップ３８の出力ｄは、ａ≧ｂで、Ｈレベルとなる。

図１３は、図５に示すカウンタ３３０の回路構成の一例を示す回路図である。
図１３に示す回路は、４ビットカウンタであり、ラッチ回路３８０とインクリメンタ３７０とで構成される。
ラッチ回路３８０は、Ｄ型フリップフロップ（３８１〜３８４）で構成され、クロック（ＣＫ）と、初期化信号（ＲＳ）と、入力（ｅｉ０〜ｅｉ３）で動作し、クロック（ＣＫ）のタイミングで、入力（ｅｉ０〜ｅｉ３）をラッチし、出力（ｅｏ０〜ｅｏ３）を出力する。
インクリメンタ３７０は、ＡＮＤ回路（３７５〜３７７）と、ＥＯＲ回路（排他的論理和回路）（３７１〜３７４）とで構成され、ラッチ回路３８０の出力に"１"を加算し、ラッチ３８０に入力する。
この構成により、クロック（ＣＫ）のタイミングで、ラッチ回路３８０の出力に"１"を加算する同期型のカウンタ３３０を実現できる。
図１３に示すカウンタ３３０は、分周回路３１０にも適用可能である。

図１４は、図５に示す制御回路３６０とセレクタ３２０の回路構成の一例を示す回路図である。
図１４に示す制御回路３６０は、インバータ（３６１〜３６６）と、ＡＮＤ回路（３９１〜３９５）と、ＯＲ回路（３９６〜３９８）とで構成され、コンパレータ３５０の出力を入力し、セレクタ信号（ｓ１〜ｓ４）を出力する。
セレクタ３２０は、ＡＮＤ回路（３２１〜３２４）と、ＯＲ回路（３２５〜３２７）とで構成され、セレクタ信号（ｓ１〜ｓ４）により、分周回路の出力信号（ｆ１〜ｆ４）の中の一つを選択し、入力信号（ｆｉｎ）を出力する。
前述したように、コンパレータ３５０の出力は、Ｃ１→Ｃ２→Ｃ３→Ｃ４→Ｃ５→Ｃ６の順にＨレベルとなる。仮に、コンパレータ３５０の出力（Ｃ１〜Ｃ６）がＬレベルの場合、セレクタ信号（ｓ１）がＨレベルとなり、ＡＮＤ回路３２１により、入力信号（ｆｉｎ）として、周波数がｆ４の分周信号が選択される。
次に、コンパレータ３５０の出力（Ｃ１）がＨレベルとなると、ＡＮＤ回路３９１により、セレクタ信号（ｓ２）がＨレベルとなり、ＡＮＤ回路３２２により、入力信号（ｆｉｎ）として、周波数がｆ３の分周信号が選択される。
以下、同様にして、セレクタ３２０で選択される分周信号は、ｆ４→ｆ３→ｆ２→ｆ１→ｆ２→ｆ３→ｆ４と変化する。

［実施例２］
図１５は、本発明の実施例２の液晶表示モジュールの概略構成を示すブロック図である。
本実施例の液晶表示モジュールは、ランプ電圧発生回路の回路構成が、前述の実施例と相異する。
以下、本実施例について、前述の実施例との相異点を中心に説明する。
本実施例では、ランプ電圧発生回路４０２は、交流化信号（Ｍ）がＨレベルの時に、傾きが正のランプ電圧（ＲＡＭＰ１）を、また、交流化信号（Ｍ）がＬレベルの時に、傾きが負のランプ電圧（ＲＡＭＰ２）を生成する。そのため、本実施例では、補数回路６００は省略される。
図１６は、本実施例の液晶表示モジュールの動作を示すタイミング図である。なお、図１６において、ＬＶは６４階調の表示データを示し、Ｖはコモン電極（ＩＴＯ２）に印加されるコモン電圧、および映像線（Ｄ）に印加される階調電圧の一例を示し、Ｔは時間を示す。
図１６に示すように、交流化信号（Ｍ）がＨレベルのときには、ランプ電圧発生回路４０２は、０Ｖから３Ｖに向かって単純に増加する傾斜波電圧（ＲＡＭＰ１）を出力し、また、交流化信号（Ｍ）がＬレベルのときには、ランプ電圧発生回路４０２は、３Ｖから０Ｖに向かって単純に減少する傾斜波電圧（ＲＡＭＰ２）を出力する。

図１７は、図１５に示すランプ電圧発生回路４０２の一例の回路構成を示す回路図である。
図１７に示すランプ電圧発生回路は、傾きが正のランプ電圧（ＲＡＭＰ１）と、傾きが負のランプ電圧（ＲＡＭＰ２）を生成する２つのランプ電圧発生回路で構成される。
ランプ電圧（ＲＡＭＰ１）を生成するランプ電圧発生回路は、演算増幅器４１１と、インバータ４１２と、スイッチング素子（４１３，４１５，４１７，４１８，４１９）と、抵抗４１４と、コンデンサ４１６とで構成される。
ランプ電圧（ＲＡＭＰ２）を生成するランプ電圧発生回路は、演算増幅器４２１と、インバータ４２２と、スイッチング素子（４２３，４２５，４２７，４２８，４２９）と、抵抗４２４と、コンデンサ４２６とで構成される。
交流化信号（Ｍ）がＨレベルの場合に、スイッチング素子（４１８，４１９，４２７，４２５）がオン、スイッチング素子（４１５，４１７，４２８，４２９）がオフとなり、交流化信号（Ｍ）がＬレベルの場合に、スイッチング素子（４１８，４１９，４２７，４２５）がオフ、スイッチング素子（４１５，４１７，４２８，４２９）がオンとなる。
交流化信号（Ｍ）がＨレベルの時には、ランプ電圧発生回路の出力は、演算増幅器４１１の出力となる。
この場合に、交流化信号（Ｍ）がＨレベルになる前のＬレベルにおいて、コンデンサ４１６の一方の端子（抵抗４１４と接続される端子）は、（１／２）Ｖｄｄの電位に、また、他方の端子は、低電位側のコモン電圧（ＶＣＯＭＬ）となっている。

この状態で、リセット信号（ＲＳ）がＨレベルからＬレベルになると、コンデンサ４１６が充電され、演算増幅器４１１の出力は、低電位側のコモン電圧（ＶＣＯＭＬ）から時間とともに上昇するランプ電圧（ＲＡＭＰ１）となる。
この状態の時に、コンデンサ４２６の一方の端子（抵抗４２４と接続される端子）は、（１／２）Ｖｄｄの電位に、また、他方の端子は、高電位側のコモン電圧（ＶＣＯＭＨ）に充電される。
次に、交流化信号（Ｍ）がＬレベルとなると、ランプ電圧発生回路の出力は、演算増幅器４２１の出力となる。
ここで、コンデンサ４２６の一方の端子（抵抗４２４と接続される端子）は、（１／２）Ｖｄｄの電位に、また、他方の端子は、高電位側のコモン電圧（ＶＣＯＭＨ）となっている。
この状態で、リセット信号（ＲＳ）がＨレベルからＬレベルになると、コンデンサ４２６が充電され、演算増幅器４１１の出力は、高電位側のコモン電圧（ＶＣＯＭＨ）から時間とともに減少するランプ電圧（ＲＡＭＰ２）となる。
この状態の時に、コンデンサ４１６の一方の端子（抵抗４１４と接続される端子）は、（１／２）Ｖｄｄの電位に、また、他方の端子は、低電位側のコモン電圧（ＶＣＯＭＬ）に充電される。
図１８は、図１５に示す参照データ発生回路３００の概略構成を示すブロック図である。
図１８に示すように、本実施例の参照データ発生回路３００では、補数制御回路３９０が省略されている点で、前述の実施例の参照データ発生回路３００と相異する。

以上説明したように、本実施例では、サンプルホールド回路１５０に、疑似単結晶化技術で作成される薄膜トランジスタを適用することができ、ドレインドライバ１００の電気的性能を改善できるので、高画質で低消費電力の液晶表示装置を実現することができる。
また、液晶に印加する映像信号電圧のガンマ補正を、参照データ発生回路３００で行うようにしたので、ランプ電圧発生回路４００から出力されるランプ電圧を、ほぼ一定傾斜にすることができ、このため、映像線（Ｄ）上で、ランプ電圧の電圧波形に遅延があっても、その誤差をほぼ一定にすることが可能となり、高精度のドレインドライバに適用することができる。
また、参照データ発生回路３００は論理回路で実現でき、表示部８００と同一基板に形成し易く、その上、ガンマ補正のためのデータはレジスタに保存するので、製品毎またはパネル毎と個別に設定することができる。
また、ランプ電圧発生回路４００から出力されるランプ電圧（ＲＡＭＰ，ＲＡＭＰ１，ＲＡＭＰ２）は、それぞれ傾きが正、および傾きが負のまま変えなくて良いので、回路を簡略化できるばかりか、表示部８００と同一基板に形成することができる。
したがって、本実施例の液晶表示モジュールによれば、出荷時にガンマ補正を個別に行なうことや温度によって補正値を変化させる温度補償を行なうことで、より高品位のディスプレイを実現することができる。

また、ドレインドライバとその周辺回路を、ＩＣチップではなく薄膜トランジスタを用いて、表示部８００と同一基板に形成することで、部品点数、接続端子数を少なくできるので、信頼性の高いディスプレイを実現することができる。
さらに、交流化をサンプルホールド回路１５０で行うので、ランプ電圧発生回路４００から出力されるランプ電圧（ＲＡＭＰ，ＲＡＭＰ１，ＲＡＭＰ２）は、それぞれ傾きが正、および傾きが負のまま変えなくて良い。このため、電圧振幅を低減し、消費電力を低減することができる。
さらに、ランプ電圧発生回路（４００，４０２）の出力インピーダンスを低減し、遅延時間を短くできるので、高い品質の表示画像を得ることができる。
なお、前述の説明では、本発明を、液晶表示モジュールに適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、ＥＬ表示装置などの他の表示装置にも適用可能であることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例１の液晶表示モジュールの概略構成を示すブロック図である。 本発明の実施例１の液晶表示モジュールの動作を示すタイミング図である。 図１に示す補数回路の一例の回路構成を示す回路図である。 図３に示す補数回路の真理値表を示す図である。 図１に示す参照データ発生回路の概略構成を示すブロック図である。 図５に示すカウンタのカウント値（Ｎｃ）と、カウンタ３３０に入力される入力信号（ｆｉｎ）の周波数との関係を示す図である。 交流化信号（Ｍ）がＨレベルのときの、参照データ発生回路のカウンタ値の時間応答を示す図である。 交流化信号（Ｍ）がＬレベルのときの、参照データ発生回路のカウンタ値の時間応答を示す図である。 図１に示すランプ電圧発生回路の一例の回路構成を示す回路図である。 図５に示すコンパレータの一例の回路構成を示す回路図である。 図１０に示すコンパレータ回路の真理値表を示す図である。 図１０に示すコンパレータ回路における、ｂ＝０１１のときのタイミング図である。 図５に示すカウンタの回路構成の一例を示す回路図である。 図５に示す制御回路とセレクタの回路構成の一例を示す回路図である。 本発明の実施例２の液晶表示モジュールの概略構成を示すブロック図である。 本発明の実施例２の液晶表示モジュールの動作を示すタイミング図である。 図１５に示すランプ電圧発生回路の一例の回路構成を示す回路図である。 図１５に示す参照データ発生回路の概略構成を示すブロック図である。 従来のガンマ補正の方法の一例を示す図である。

符号の説明

３１〜３３，３６１〜３６６，４０５，４１２，４２２，６１１，６１２，６１３ インバータ
３４〜３６，３２５〜３２７，３９６〜３９８ ＯＲ回路
３７，３２１〜３２４，３７５〜３７７，３９１〜３９５ ＡＮＤ回路
３８ ＳＲフリップフロップ回路
１００ ドレインドライバ
１１０ シフトレジスタ
１２０，１３０，３８０ ラッチ回路
１４０，３５０ コンパレータ
１５０ サンプルホールド回路
２００ タイミング制御回路
３００ 参照データ発生回路
３１０ 分周回路
３２０ セレクタ
３３０ カウンタ
３４０ レジスタ
３６０ 制御回路
３７０ インクリメンタ
３７１〜３７４，６１１〜６１３ ＥＯＲ回路
３８０ ラッチ回路
３８１〜３８４ Ｄ型フリップフロップ回路
３９０ 補数制御回路
４００，４０２ ランプ電圧発生回路
４１１，４２１ 演算増幅器
４１３，４１５，４１７〜４１９，４２３，４２５，４２７〜４２９，ＳＷ スイッチング素子
４１４，４２４ 抵抗
４１６，４２６ コンデンサ
５００ ゲートドライバ
６００ 補数回路
７００ コモン電圧発生回路
８００ 表示部
８１０ 画素
ＧＴＦＴ 画素トランジスタ
ＣLC 画素容量
Ｃａｄｄ 保持容量
ＩＴＯ１ 画素電極
ＩＴＯ２ コモン電極
Ｄ 映像線
Ｇ ゲート線
ＭＭ メモリ
ＤＡＣ デジタルアナログ変換器

Claims (9)

1. 複数の画素を有する表示部と、
   前記複数の画素に映像信号電圧を印加する複数の映像線と、
   前記複数の映像線に映像信号電圧を供給する駆動回路とを備える表示装置であって、
   前記表示部は、コモン電極を有し、
   前記駆動回路は、交流化信号に基づき、高電位側のコモン電圧、または低電位側のコモン電圧を前記コモン電極に選択的に出力するコモン電圧発生回路と、
   表示データを格納する格納回路と、
   参照データを生成する参照データ発生回路と、
   ランプ電圧を生成するランプ電圧発生回路と、
   前記格納回路に格納されたデータと、前記参照データ発生回路で生成された参照データとを比較する複数の比較回路と、
   前記比較回路での比較結果に基づき、前記ランプ電圧発生回路で生成されたランプ電圧をサンプリングし、当該サンプリングしたランプ電圧を映像信号電圧として各映像線に出力する複数のサンプリング回路とを有し、
   前記参照データ発生回路で生成される参照データは、時間に対して非線形に変化することを特徴とする表示装置。
2. 前記駆動回路は、前記交流化信号に基づき、前記表示データ、あるいは、前記表示データの補数データを選択的に出力する補数回路を有し、
   前記格納回路は、前記補数回路から出力されるデータを格納することを特徴とする請求項１に記載の表示装置。
3. 前記駆動回路は、前記表示部が形成される基板上に、薄膜トランジスタを用いて一体に形成されることを特徴とする請求項１または請求項２に記載の表示装置。
4. 前記参照データ発生回路は、それぞれ周波数が異なる複数のクロックが入力され、選択制御信号に基づき前記複数のクロックの中から１つのクロックを選択する選択回路と、
   前記選択回路で選択されたクロックをカウントし、そのカウント数を前記参照データとして出力するカウンタと、
   予め設定されたカウント数と前記カウンタのカウント数とに基づき、前記選択回路で選択するクロックを指示する選択制御信号を、前記選択回路に対して送出する制御部とを有することを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
5. 前記制御部は、予め設定されたカウント数を格納する複数のレジスタと、
   前記交流化信号に基づき、前記各レジスタに格納されたカウント数、あるいは、前記各レジスタに格納されたカウント数の補数を選択的に出力する補数制御回路と、
   前記補数制御回路から出力されるカウント数と、前記カウンタのカウント数とを比較する複数の比較器と、
   前記複数の比較器での比較結果に基づき、前記選択制御信号を生成する制御回路とを有することを特徴とする請求項４に記載の表示装置。
6. 複数の画素を有する表示部と、
   前記複数の画素に映像信号電圧を印加する複数の映像線と、
   前記複数の映像線に映像信号電圧を供給する駆動回路とを備える表示装置であって、
   前記表示部は、コモン電極を有し、
   前記駆動回路は、交流化信号に基づき、高電位側のコモン電圧、または、低電位側のコモン電圧を前記コモン電極に選択的に出力するコモン電圧発生回路と、
   表示データを格納する格納回路と、
   参照データを生成する参照データ発生回路と、
   前記交流化信号に基づき、傾きが正のランプ電圧、または、傾きが負のランプ電圧を選択的に出力するランプ電圧発生回路と、
   前記格納回路に格納された表示データと、前記参照データ発生回路で生成された参照データとを比較する複数の比較回路と、
   前記比較回路での比較結果に基づき、前記ランプ電圧発生回路で生成された傾きが正のランプ電圧、あるいは傾きが負のランプ電圧をサンプリングし、当該サンプリングしたランプ電圧を映像信号電圧として、各映像線に出力する複数のサンプリング回路とを有し、
   前記参照データ発生回路で生成される参照データは、時間に対して非線形に変化することを特徴とする表示装置。
7. 前記駆動回路は、前記表示部が形成される基板上に、薄膜トランジスタを用いて一体に形成されることを特徴とする請求項６に記載の表示装置。
8. 前記参照データ発生回路は、それぞれ周波数が異なる複数のクロックが入力され、選択制御信号に基づき前記複数のクロックの中から１つのクロックを選択する選択回路と、
   前記選択回路で選択されたクロックをカウントし、そのカウント数を前記参照データとして出力するカウンタと、
   予め設定されたカウント数と前記カウンタのカウント数とに基づき、前記選択回路で選択するクロックを指示する選択制御信号を、前記選択回路に対して送出する制御部とを有することを特徴とする請求項６または請求項７に記載の表示装置。
9. 前記制御部は、予め設定されたカウント数を格納する複数のレジスタと、
   前記各レジスタに格納されたカウント数と、前記カウンタのカウント数とを比較する複数の比較器と、
   前記複数の比較器での比較結果に基づき、前記選択制御信号を生成する制御回路とを有することを特徴とする請求項８に記載の表示装置。
   

Images