JPH0535218A - 液晶駆動回路とその駆動方法 - Google Patents
液晶駆動回路とその駆動方法Info
- Publication number
- JPH0535218A JPH0535218A JP19216291A JP19216291A JPH0535218A JP H0535218 A JPH0535218 A JP H0535218A JP 19216291 A JP19216291 A JP 19216291A JP 19216291 A JP19216291 A JP 19216291A JP H0535218 A JPH0535218 A JP H0535218A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- output
- circuits
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 高集積化された集積回路で実現可能な階調数
の大きい液晶駆動回路とその駆動方法を提供する。 【構成】 シフトレジスタ１０１ａ〜１０ｎａ、１０１
ｂ〜１０ｎｂと、ラッチ回路１１１ａ〜１１ｎａ、１１
１ｂ〜１１ｎｂと、パルス幅変調回路１２１〜１２ｎ
と、選択スイッチ回路１３１〜１３ｎと、サンプリング
スイッチ回路１４１〜１４ｎと、ホールドコンデンサ１
５１〜１５ｎと、出力バッファ１６１〜１６ｎとによ
り、基準電圧入力端子１７１〜１７ｍに与えられるステ
ップ状（またはランプ状）の複数の基準電圧Ｖr1〜Ｖrm
の中から、入力される画像信号Ｖ7 の大きさと、さらに
画像信号の大きさに応じてパルス幅変調された信号Ｖ4
とに応じて選択し、駆動電圧として出力する構成とす
る。
の大きい液晶駆動回路とその駆動方法を提供する。 【構成】 シフトレジスタ１０１ａ〜１０ｎａ、１０１
ｂ〜１０ｎｂと、ラッチ回路１１１ａ〜１１ｎａ、１１
１ｂ〜１１ｎｂと、パルス幅変調回路１２１〜１２ｎ
と、選択スイッチ回路１３１〜１３ｎと、サンプリング
スイッチ回路１４１〜１４ｎと、ホールドコンデンサ１
５１〜１５ｎと、出力バッファ１６１〜１６ｎとによ
り、基準電圧入力端子１７１〜１７ｍに与えられるステ
ップ状（またはランプ状）の複数の基準電圧Ｖr1〜Ｖrm
の中から、入力される画像信号Ｖ7 の大きさと、さらに
画像信号の大きさに応じてパルス幅変調された信号Ｖ4
とに応じて選択し、駆動電圧として出力する構成とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
液晶パネルを駆動する液晶駆動回路とその駆動方法に利
用され、特に、チップ面積の小さい集積回路で実現可能
な液晶駆動回路とその駆動方法に関する。
液晶パネルを駆動する液晶駆動回路とその駆動方法に利
用され、特に、チップ面積の小さい集積回路で実現可能
な液晶駆動回路とその駆動方法に関する。
【０００２】
【従来の技術】アクティブマトリクス液晶パネルは、例
えばディジタル画像信号を入力する駆動回路によって表
示制御される。
えばディジタル画像信号を入力する駆動回路によって表
示制御される。
【０００３】図５は従来の液晶駆動回路の一例を示すブ
ロック構成図である。画像信号入力端子２より入力され
た画像信号は、クロックパルス入力端子１に加えられた
クロックパルスにより、ｎ段のシフトレジスタ１０ａ〜
１０ｎに転送され、また、ラッチパルス入力端子３に加
えられたラッチパルスにより対応するａ〜ｎ段のラッチ
回路１１ａ〜１１ｎにそれぞれ転送される。
ロック構成図である。画像信号入力端子２より入力され
た画像信号は、クロックパルス入力端子１に加えられた
クロックパルスにより、ｎ段のシフトレジスタ１０ａ〜
１０ｎに転送され、また、ラッチパルス入力端子３に加
えられたラッチパルスにより対応するａ〜ｎ段のラッチ
回路１１ａ〜１１ｎにそれぞれ転送される。
【０００４】それぞれラッチされた保持信号は、それぞ
れ対応するａ〜ｎ段のセレクタ２３ａ〜２３ｎにより選
択されて、各々の液晶駆動電圧出力端子１８１〜１８ｎ
に接続されている出力トランジスタＱ1a〜Ｑma段からＱ
1n〜Ｑmn段までの各段につきｍ個のトランジスタのどれ
か一つずつを「オン」状態にさせ、基準電圧端子２０１
〜２０ｍのうち希望する基準電圧の一つずつをｍ階調の
電圧として図外の液晶パネルに与えている。
れ対応するａ〜ｎ段のセレクタ２３ａ〜２３ｎにより選
択されて、各々の液晶駆動電圧出力端子１８１〜１８ｎ
に接続されている出力トランジスタＱ1a〜Ｑma段からＱ
1n〜Ｑmn段までの各段につきｍ個のトランジスタのどれ
か一つずつを「オン」状態にさせ、基準電圧端子２０１
〜２０ｍのうち希望する基準電圧の一つずつをｍ階調の
電圧として図外の液晶パネルに与えている。
【０００５】また、一般に階調数ｍの数は１６以上、段
数ｎの数は１００以上である。
数ｎの数は１００以上である。
【０００６】
【発明が解決しようとする課題】前述した従来の駆動回
路では、階調数が多いと出力トランジスタ数が増えるた
め、シリコンチップ上に集積回路を構成した場合、出力
トランジスタがチップ面積の占有率が大きいため、チッ
プサイズが大きくなり、コスト高となる欠点があった。
路では、階調数が多いと出力トランジスタ数が増えるた
め、シリコンチップ上に集積回路を構成した場合、出力
トランジスタがチップ面積の占有率が大きいため、チッ
プサイズが大きくなり、コスト高となる欠点があった。
【０００７】また、液晶パネルの画面が増大すれば、出
力トランジスタの駆動能力をさらに上げる必要があるた
め、さらにチップサイズが大きくなり、集積回路に適さ
なくなる欠点があった。
力トランジスタの駆動能力をさらに上げる必要があるた
め、さらにチップサイズが大きくなり、集積回路に適さ
なくなる欠点があった。
【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、高集積化された集積回路で実現可能な階調数
の大きい液晶駆動回路とその駆動方法を提供することに
ある。
とにより、高集積化された集積回路で実現可能な階調数
の大きい液晶駆動回路とその駆動方法を提供することに
ある。
【０００９】
【課題を解決するための手段】本発明の液晶駆動回路
は、入力される画像信号に対応してアクティブマトリク
ス液晶パネルの駆動電圧を出力する手段を備えた液晶駆
動回路において、前記画像信号を転送するために縦続接
続された複数個のシフトレジスタと、前記シフトレジス
タのそれぞれ転送された前記画像信号を保持し保持信号
を出力する複数のラッチ回路と、前記ラッチ回路からの
保持信号によりパルス幅変調を行う複数のパルス幅変調
回路と、前記パルス幅変調回路の出力を前記ラッチ回路
からの保持信号により選択して、外部から与えられる複
数の基準電圧の中の一つを選択するための信号として出
力する複数の選択スイッチ回路と、前記選択スイッチ回
路の出力により前記基準電圧を切り替え出力する複数の
サンプリングスイッチ回路と、前記サンプリングスイッ
チ回路でサンプリングされた前記基準電圧を駆動電圧と
して出力する複数の出力回路とを備えたことを特徴とす
る。
は、入力される画像信号に対応してアクティブマトリク
ス液晶パネルの駆動電圧を出力する手段を備えた液晶駆
動回路において、前記画像信号を転送するために縦続接
続された複数個のシフトレジスタと、前記シフトレジス
タのそれぞれ転送された前記画像信号を保持し保持信号
を出力する複数のラッチ回路と、前記ラッチ回路からの
保持信号によりパルス幅変調を行う複数のパルス幅変調
回路と、前記パルス幅変調回路の出力を前記ラッチ回路
からの保持信号により選択して、外部から与えられる複
数の基準電圧の中の一つを選択するための信号として出
力する複数の選択スイッチ回路と、前記選択スイッチ回
路の出力により前記基準電圧を切り替え出力する複数の
サンプリングスイッチ回路と、前記サンプリングスイッ
チ回路でサンプリングされた前記基準電圧を駆動電圧と
して出力する複数の出力回路とを備えたことを特徴とす
る。
【００１０】本発明の液晶駆動回路の駆動方法は、外部
から与えられる前記基準電圧としてステップ電圧を与え
ることを特徴とする。
から与えられる前記基準電圧としてステップ電圧を与え
ることを特徴とする。
【００１１】また、本発明の液晶駆動回路の駆動方法
は、外部から与えられる前記基準電圧としてランプ電圧
を与えることを特徴とする。
は、外部から与えられる前記基準電圧としてランプ電圧
を与えることを特徴とする。
【００１２】
【作用】シフトレジスタで転送されラッチ回路で保持さ
れた画像信号の大きさに応じ、さらにラッチ回路に保持
された画像信号の大きさに応じてパルス幅変調されたパ
ルス幅被変調信号により、サンプリングスイッチ回路
は、外部より与えられた複数のステップ状またはラップ
状の基準電圧の中から一つを選択し、出力回路を介して
所定の駆動電圧として出力する。
れた画像信号の大きさに応じ、さらにラッチ回路に保持
された画像信号の大きさに応じてパルス幅変調されたパ
ルス幅被変調信号により、サンプリングスイッチ回路
は、外部より与えられた複数のステップ状またはラップ
状の基準電圧の中から一つを選択し、出力回路を介して
所定の駆動電圧として出力する。
【００１３】このために必要となる出力回路は、例え
ば、サンプリングスイッチ回路で選択された基準電圧を
蓄積するホールドコンデンサとその出力を増幅する出力
バッファとで構成でき、その入力容量は液晶パネルに比
し十分に小さくでき、このため、サンプリングスイッチ
回路を構成素子を小さくして入力抵抗が大きくなっても
かまわない。
ば、サンプリングスイッチ回路で選択された基準電圧を
蓄積するホールドコンデンサとその出力を増幅する出力
バッファとで構成でき、その入力容量は液晶パネルに比
し十分に小さくでき、このため、サンプリングスイッチ
回路を構成素子を小さくして入力抵抗が大きくなっても
かまわない。
【００１４】従って、チップ面積の小さい集積回路の実
現が可能となる。
現が可能となる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の液晶駆動回路の一実施例を
示すブロック構成図、および図２はその選択スイッチ回
路の一例を示すブロック構成図である。
示すブロック構成図、および図２はその選択スイッチ回
路の一例を示すブロック構成図である。
【００１７】本実施例の液晶駆動回路は、本発明の特徴
とするところの、画像信号入力端子２より入力された画
像信号Ｖ7 を転送するためのシフトレジスタ１０１ａ〜
１０ｎａ、１０１ｂ〜１０ｎｂと、このシフトレジスタ
１０１ａ〜１０ｎａ、１０１ｂ〜１０ｎｂの出力信号を
それぞれ保持するためのラッチ回路１１１ａ〜１１ｎ
ａ、１１１ｂ〜１１ｎｂと、このラッチ回路１１１ａ〜
１１ｎａの保持信号によりパルス幅変調を行うためのパ
ルス幅変調回路１２１〜１２ｎと、このパルス幅変調回
路１２１〜１２ｎの出力をラッチ回路１１１ｂ〜１１ｎ
ｂの出力信号により選択するための選択スイッチ回路１
３１〜１３ｎと、選択スイッチ回路１３１〜１３ｎによ
り選択されたパルス幅変調回路１２１〜１２ｎの出力信
号により「オン」、「オフ」を行うサンプリングスイッ
チ回路１４１〜１４ｎと、基準電圧入力端子１７１〜１
７ｍに印加された基準電圧をサンプリングスイッチ回路
１４１〜１４ｎでサンプリングした基準電圧をそれぞれ
保持するためのホールドコンデンサ１５１〜１５ｎと、
ホールドコンデンサ１５１〜１５ｎの電圧をそれぞれ出
力端子１８１〜１８ｎに増幅出力するための出力バッフ
ァ１６１〜１６ｎとを含んでいる。
とするところの、画像信号入力端子２より入力された画
像信号Ｖ7 を転送するためのシフトレジスタ１０１ａ〜
１０ｎａ、１０１ｂ〜１０ｎｂと、このシフトレジスタ
１０１ａ〜１０ｎａ、１０１ｂ〜１０ｎｂの出力信号を
それぞれ保持するためのラッチ回路１１１ａ〜１１ｎ
ａ、１１１ｂ〜１１ｎｂと、このラッチ回路１１１ａ〜
１１ｎａの保持信号によりパルス幅変調を行うためのパ
ルス幅変調回路１２１〜１２ｎと、このパルス幅変調回
路１２１〜１２ｎの出力をラッチ回路１１１ｂ〜１１ｎ
ｂの出力信号により選択するための選択スイッチ回路１
３１〜１３ｎと、選択スイッチ回路１３１〜１３ｎによ
り選択されたパルス幅変調回路１２１〜１２ｎの出力信
号により「オン」、「オフ」を行うサンプリングスイッ
チ回路１４１〜１４ｎと、基準電圧入力端子１７１〜１
７ｍに印加された基準電圧をサンプリングスイッチ回路
１４１〜１４ｎでサンプリングした基準電圧をそれぞれ
保持するためのホールドコンデンサ１５１〜１５ｎと、
ホールドコンデンサ１５１〜１５ｎの電圧をそれぞれ出
力端子１８１〜１８ｎに増幅出力するための出力バッフ
ァ１６１〜１６ｎとを含んでいる。
【００１８】ここで、サンプリングスイッチ回路１４１
〜１４ｎは、それぞれｍ個のサンプリングスイッチ１４
１−１〜１４１−ｍ、…、１４ｎ−１〜１４ｎ−ｍを含
み、それぞれ外部基準電圧入力端子１７１〜１７ｍに接
続される。
〜１４ｎは、それぞれｍ個のサンプリングスイッチ１４
１−１〜１４１−ｍ、…、１４ｎ−１〜１４ｎ−ｍを含
み、それぞれ外部基準電圧入力端子１７１〜１７ｍに接
続される。
【００１９】また、図２によると、選択スイッチ回路１
３１〜１３ｎは、入力ａ1 を切り替えて出力ａ11〜ａ1m
を出力するスイッチＳＷ１〜ＳＷｍと、入力ａ2 により
スイッチＳＷ１〜ＳＷｍの「オン」、「オフ」を制御す
るデコーダ５とを含んでいる。
３１〜１３ｎは、入力ａ1 を切り替えて出力ａ11〜ａ1m
を出力するスイッチＳＷ１〜ＳＷｍと、入力ａ2 により
スイッチＳＷ１〜ＳＷｍの「オン」、「オフ」を制御す
るデコーダ５とを含んでいる。
【００２０】なお、ホールドコンデンサ１５１〜１５ｎ
ならびに出力バッファ１６１〜１６ｎは出力回路を構成
する。
ならびに出力バッファ１６１〜１６ｎは出力回路を構成
する。
【００２１】次に、本発明の液晶駆動回路の駆動方法の
第一実施例を、図１と、図３に示す各部の信号波形図と
を用いて説明する。
第一実施例を、図１と、図３に示す各部の信号波形図と
を用いて説明する。
【００２２】図３に示すように画像信号Ｖ7 は画像信号
入力端子２より入力され、クロック入力端子１からのク
ロックパルスＶ8 により各段のシフトレジスタ１０１
ａ、１０１ｂ〜１０ｎａ、１０ｎｂを転送され、ラッチ
回路１１１ａ、１１１ｂ〜１１ｎａ、１１ｎｂに、ラッ
チパルス入力端子３からのラッチパルスＶ9 により次の
水平期間の間の入力画像信号Ｖ7 が保持される。
入力端子２より入力され、クロック入力端子１からのク
ロックパルスＶ8 により各段のシフトレジスタ１０１
ａ、１０１ｂ〜１０ｎａ、１０ｎｂを転送され、ラッチ
回路１１１ａ、１１１ｂ〜１１ｎａ、１１ｎｂに、ラッ
チパルス入力端子３からのラッチパルスＶ9 により次の
水平期間の間の入力画像信号Ｖ7 が保持される。
【００２３】ここで、シフトレジスタ１０１ａ〜１０ｎ
ａはそれぞれ入力画像信号Ｖ7 の下位ビットの信号を転
送し、シフトレジスタ１０１ｂ〜１０ｎｂは画像信号Ｖ
7 の上位ビットの信号を転送する。また、ラッチ回路１
１１ａ〜１１ｎａはそれぞれシフトレジスタ１０１ａ〜
１０ｎａの信号をラッチし、ラッチ回路１１１ｂ〜１１
ｎｂはそれぞれシフトレジスタ１０１ｂ〜１０ｎｂの信
号をラッチする。
ａはそれぞれ入力画像信号Ｖ7 の下位ビットの信号を転
送し、シフトレジスタ１０１ｂ〜１０ｎｂは画像信号Ｖ
7 の上位ビットの信号を転送する。また、ラッチ回路１
１１ａ〜１１ｎａはそれぞれシフトレジスタ１０１ａ〜
１０ｎａの信号をラッチし、ラッチ回路１１１ｂ〜１１
ｎｂはそれぞれシフトレジスタ１０１ｂ〜１０ｎｂの信
号をラッチする。
【００２４】外部基準電圧入力端子１７１〜１７ｍに
は、１水平期間を周期としたステップ電圧Ｖr1〜Ｖrmが
入力される。ステップ電圧Ｖr1〜Ｖrmの各ステップ電圧
値は、液晶の階調を出すための駆動電圧値であり、Ｖ10
＜Ｖ11＜Ｖ12…である。また、ステップ電圧Ｖr1〜Ｖrm
のステップ値は、パルス幅変調回路１２１〜１２ｎのパ
ルス幅変調数と同じとしておく。
は、１水平期間を周期としたステップ電圧Ｖr1〜Ｖrmが
入力される。ステップ電圧Ｖr1〜Ｖrmの各ステップ電圧
値は、液晶の階調を出すための駆動電圧値であり、Ｖ10
＜Ｖ11＜Ｖ12…である。また、ステップ電圧Ｖr1〜Ｖrm
のステップ値は、パルス幅変調回路１２１〜１２ｎのパ
ルス幅変調数と同じとしておく。
【００２５】選択スイッチ回路１３１〜１３ｎは、それ
ぞれラッチ回路１１１ｂ〜１１ｎｂの出力ａ2 によりデ
コーダ５を制御し、スイッチＳＷ１〜ＳＷｍのうちどれ
か一つを選択する。例えば、ラッチ回路１１１ｂに保持
された画像信号Ｖ7 の上位ビットのデータにより、サン
プリングスイッチ回路１４１は外部基準電圧入力端子１
７１〜１７ｍから入力されたステップ電圧Ｖr1〜Ｖrmの
中のいずれか一つを選択する。
ぞれラッチ回路１１１ｂ〜１１ｎｂの出力ａ2 によりデ
コーダ５を制御し、スイッチＳＷ１〜ＳＷｍのうちどれ
か一つを選択する。例えば、ラッチ回路１１１ｂに保持
された画像信号Ｖ7 の上位ビットのデータにより、サン
プリングスイッチ回路１４１は外部基準電圧入力端子１
７１〜１７ｍから入力されたステップ電圧Ｖr1〜Ｖrmの
中のいずれか一つを選択する。
【００２６】次に、ラッチ回路１１１ａに保持された画
像信号Ｖ7 の下位ビットのデータは、データの大きさと
パルス幅の大きさが比例するようなパルス幅変調を行う
パルス幅変調回路１２１によりパルス幅変調され、パル
ス幅被変調信号Ｖ4 として選択スイッチ回路１３１の入
力ａ1 に入力される。画像信号Ｖ7 の上位ビットにより
選択されたサンプリングスイッチ回路１４１のサンプリ
ングスイッチ１４１−１〜１４１−ｍは、前記パルス幅
被変調信号Ｖ4 により「オン」、「オフ」を行う。ステ
ップ電圧Ｖr1〜Ｖrmはパルス幅被変調信号Ｖ4 と同期し
ているため、ラッチ回路１１１ａのデータ値に応じた電
圧を、サンプリングスイッチ回路１４１を通してホール
ドコンデンサ１５１を図３のＶ5 のように充電し、出力
バッファ１６１の入力電圧となる。これにより、出力バ
ッファ１６１からは図３のＶ6 に示す出力電圧が出力端
子１８１に出力される。
像信号Ｖ7 の下位ビットのデータは、データの大きさと
パルス幅の大きさが比例するようなパルス幅変調を行う
パルス幅変調回路１２１によりパルス幅変調され、パル
ス幅被変調信号Ｖ4 として選択スイッチ回路１３１の入
力ａ1 に入力される。画像信号Ｖ7 の上位ビットにより
選択されたサンプリングスイッチ回路１４１のサンプリ
ングスイッチ１４１−１〜１４１−ｍは、前記パルス幅
被変調信号Ｖ4 により「オン」、「オフ」を行う。ステ
ップ電圧Ｖr1〜Ｖrmはパルス幅被変調信号Ｖ4 と同期し
ているため、ラッチ回路１１１ａのデータ値に応じた電
圧を、サンプリングスイッチ回路１４１を通してホール
ドコンデンサ１５１を図３のＶ5 のように充電し、出力
バッファ１６１の入力電圧となる。これにより、出力バ
ッファ１６１からは図３のＶ6 に示す出力電圧が出力端
子１８１に出力される。
【００２７】ここで、出力バッファ１６１は、液晶パネ
ルの負荷を十分に駆動するためのものであり、出力バッ
ファ１６１の入力容量が液晶パネル負荷に比べ十分小さ
いため、サンプリングスイッチ回路１４１のオン抵抗が
大きくてもよいため、サンプリングスイッチ回路１４１
〜１４ｎはシリコン基板上で小さい面積で構成可能とな
り、液晶駆動回路は従来のものより小さい面積でシリコ
ン基板上に実現することが可能である。
ルの負荷を十分に駆動するためのものであり、出力バッ
ファ１６１の入力容量が液晶パネル負荷に比べ十分小さ
いため、サンプリングスイッチ回路１４１のオン抵抗が
大きくてもよいため、サンプリングスイッチ回路１４１
〜１４ｎはシリコン基板上で小さい面積で構成可能とな
り、液晶駆動回路は従来のものより小さい面積でシリコ
ン基板上に実現することが可能である。
【００２８】図４は本発明の液晶駆動回路の駆動方法の
第二の実施例の各部信号の波形例を示したものである。
回路構成は図１と同じである。本第二実施例では、図１
の外部基準電圧入力端子１７１〜１７ｍに、図３のステ
ップ電圧Ｖr1〜Ｖrmに代えて、それぞれランプ電圧ＶR1
〜ＶRmを供給するようにしたものである。本第二実施例
は、図３の第一実施例と同様に、画像信号Ｖ7 のデータ
の大きさにパルス幅の大きさが比例するようなパルス幅
変調を行うパルス幅変調回路１２１〜１２ｎにより「オ
ン」、「オフ」を行うサンプリングスイッチ回路１４１
〜１４ｎにより、ランプ電圧ＶR1〜ＶRmをパルス幅変調
し、出力バッファ１６１〜１６ｎを介して出力させる。
第二の実施例の各部信号の波形例を示したものである。
回路構成は図１と同じである。本第二実施例では、図１
の外部基準電圧入力端子１７１〜１７ｍに、図３のステ
ップ電圧Ｖr1〜Ｖrmに代えて、それぞれランプ電圧ＶR1
〜ＶRmを供給するようにしたものである。本第二実施例
は、図３の第一実施例と同様に、画像信号Ｖ7 のデータ
の大きさにパルス幅の大きさが比例するようなパルス幅
変調を行うパルス幅変調回路１２１〜１２ｎにより「オ
ン」、「オフ」を行うサンプリングスイッチ回路１４１
〜１４ｎにより、ランプ電圧ＶR1〜ＶRmをパルス幅変調
し、出力バッファ１６１〜１６ｎを介して出力させる。
【００２９】本第二実施例では、パルス変調用基準クロ
ックＶ3 とランプ電圧ＶR1〜ＶRmとの位相差αを調整す
ることにより、サンプリングスイッチ回路１４１〜１４
ｎでサンプリングされる電圧を変化させることが可能と
なり、液晶に与える階調電圧を微調整することができ
る。また、出力バッファ１６１〜１６ｎのオフセット値
を微調整することが可能となる。
ックＶ3 とランプ電圧ＶR1〜ＶRmとの位相差αを調整す
ることにより、サンプリングスイッチ回路１４１〜１４
ｎでサンプリングされる電圧を変化させることが可能と
なり、液晶に与える階調電圧を微調整することができ
る。また、出力バッファ１６１〜１６ｎのオフセット値
を微調整することが可能となる。
【００３０】
【発明の効果】以上説明したように、本発明は、多階調
の液晶パネルの表示をするために、複数のステップ状の
基準電圧を与え、そのうちの一つを画像信号の大きさ
と、画像信号の大きさに応じてパルス幅変調された信号
とにより基準電圧を選択することにより、従来の液晶駆
動回路のような大きなチップ面積を必要とせず、小さい
チップ面積でシリコン基板上に実現できる効果がある。
また、比較的精度の高い基準電圧発生回路を同じシリコ
ン基板上に集積させることも可能で、基準電圧の入力数
も従来の液晶駆動回路に比べ減少できる効果がある。
の液晶パネルの表示をするために、複数のステップ状の
基準電圧を与え、そのうちの一つを画像信号の大きさ
と、画像信号の大きさに応じてパルス幅変調された信号
とにより基準電圧を選択することにより、従来の液晶駆
動回路のような大きなチップ面積を必要とせず、小さい
チップ面積でシリコン基板上に実現できる効果がある。
また、比較的精度の高い基準電圧発生回路を同じシリコ
ン基板上に集積させることも可能で、基準電圧の入力数
も従来の液晶駆動回路に比べ減少できる効果がある。
【図１】本発明の液晶駆動回路の一実施例を示すブロッ
ク構成図。
ク構成図。
【図２】その選択スイッチ回路の一例を示すブロック構
成図。
成図。
【図３】本発明の液晶駆動回路の駆動方法の第一実施例
を示す信号波形図。
を示す信号波形図。
【図４】本発明の液晶駆動回路の駆動方法の第二実施例
を示す信号波形図。
を示す信号波形図。
【図５】従来の液晶駆動回路の一例を示すブロック構成
図。
図。
１ クロック入力端子
２ 画像信号入力端子
３ ラッチパルス入力端子
４ パルス変調用基準クロック入力端子
５ デコーダ
１０ａ〜１０ｎ、１０１ａ〜１０ｎａ、１０１ｂ〜１０
ｎｂ シフトレジスタ １１ａ〜１１ｎ、１１１ａ〜１１ｎａ、１１１ｂ〜１１
ｎｂ ラッチ回路 ２３ａ〜２３ｎ セレクタ １２１〜１２ｎ パルス幅変調回路 １３１〜１３ｎ 選択スイッチ回路 １４１〜１４ｎ サンプリングスイッチ回路 １４１−１〜１４１−ｍ、１４ｎ−１〜１４ｎ−ｍ
サンプリングスイッチ １５１〜１５ｎ ホールドコンデンサ １６１〜１６ｎ 出力バッファ １７１〜１７ｍ 基準電圧入力端子 １８１〜１８ｎ 出力端子 ２０１〜２０ｍ 基準電圧端子 ａ1 、ａ2 （選択スイッチ回路の）入力 ａ11〜ａ1m （選択スイッチ回路の）出力 Ｑ1a〜Ｑmn 出力トランジスタ ＳＷ１〜ＳＷｍ スイッチ Ｖ3 パルス変調用基準クロック Ｖ4 パルス幅被変調信号 Ｖ5 コンデンサ電圧 Ｖ6 駆動電圧 Ｖ7 画像信号 Ｖ8 クロックパルス Ｖ9 ラッチパルス Ｖ10〜Ｖ21、Ｖr1〜Ｖrm ステップ電圧 ＶR1〜ＶRm、ＶR10 、ＶR11 、ＶR20 、ＶR21 、
ＶRm0 、ＶRm1 ランプ電圧
ｎｂ シフトレジスタ １１ａ〜１１ｎ、１１１ａ〜１１ｎａ、１１１ｂ〜１１
ｎｂ ラッチ回路 ２３ａ〜２３ｎ セレクタ １２１〜１２ｎ パルス幅変調回路 １３１〜１３ｎ 選択スイッチ回路 １４１〜１４ｎ サンプリングスイッチ回路 １４１−１〜１４１−ｍ、１４ｎ−１〜１４ｎ−ｍ
サンプリングスイッチ １５１〜１５ｎ ホールドコンデンサ １６１〜１６ｎ 出力バッファ １７１〜１７ｍ 基準電圧入力端子 １８１〜１８ｎ 出力端子 ２０１〜２０ｍ 基準電圧端子 ａ1 、ａ2 （選択スイッチ回路の）入力 ａ11〜ａ1m （選択スイッチ回路の）出力 Ｑ1a〜Ｑmn 出力トランジスタ ＳＷ１〜ＳＷｍ スイッチ Ｖ3 パルス変調用基準クロック Ｖ4 パルス幅被変調信号 Ｖ5 コンデンサ電圧 Ｖ6 駆動電圧 Ｖ7 画像信号 Ｖ8 クロックパルス Ｖ9 ラッチパルス Ｖ10〜Ｖ21、Ｖr1〜Ｖrm ステップ電圧 ＶR1〜ＶRm、ＶR10 、ＶR11 、ＶR20 、ＶR21 、
ＶRm0 、ＶRm1 ランプ電圧
Claims (3)
- 【請求項１】 入力される画像信号に対応してアクティ
ブマトリクス液晶パネルの駆動電圧を出力する手段を備
えた液晶駆動回路において、 前記画像信号を転送するために縦続接続された複数個の
シフトレジスタと、 前記シフトレジスタのそれぞれ転送された前記画像信号
を保持し保持信号を出力する複数のラッチ回路と、 前記ラッチ回路からの保持信号によりパルス幅変調を行
う複数のパルス幅変調回路と、 前記パルス幅変調回路の出力を前記ラッチ回路からの保
持信号により選択して、外部から与えられる複数の基準
電圧の中の一つを選択するための信号として出力する複
数の選択スイッチ回路と、 前記選択スイッチ回路の出力により前記基準電圧を切り
替え出力する複数のサンプリングスイッチ回路と、 前記サンプリングスイッチ回路でサンプリングされた前
記基準電圧を駆動電圧として出力する複数の出力回路と
を備えたことを特徴とする液晶駆動回路。 - 【請求項２】 外部から与えられる前記基準電圧として
ステップ電圧を与えることを特徴とする請求項１に記載
の液晶駆動回路の駆動方法。 - 【請求項３】 外部から与えられる前記基準電圧として
ランプ電圧を与えることを特徴とする請求項１に記載の
液晶駆動回路の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216291A JP3235121B2 (ja) | 1991-07-31 | 1991-07-31 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216291A JP3235121B2 (ja) | 1991-07-31 | 1991-07-31 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535218A true JPH0535218A (ja) | 1993-02-12 |
| JP3235121B2 JP3235121B2 (ja) | 2001-12-04 |
Family
ID=16286720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19216291A Expired - Fee Related JP3235121B2 (ja) | 1991-07-31 | 1991-07-31 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235121B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05100629A (ja) * | 1991-10-08 | 1993-04-23 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその表示方法 |
| JPH06314080A (ja) * | 1993-04-14 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| JPH07168538A (ja) * | 1993-10-01 | 1995-07-04 | Sgs Thomson Microelectron Ltd | 駆動回路 |
| US6137462A (en) * | 1996-05-02 | 2000-10-24 | Lg Electronics Inc. | Liquid crystal display driving circuit |
| WO2003009271A1 (fr) * | 2001-07-16 | 2003-01-30 | Sony Corporation | Circuit de conversion n/a, afficheur l'utilisant et terminal mobile muni de cet afficheur |
| KR100417310B1 (ko) * | 1999-12-28 | 2004-02-05 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 구동방법, 전자기기 |
| US6778159B1 (en) | 1991-10-08 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and a method of driving the same |
| JP2005157013A (ja) * | 2003-11-27 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
| US7936295B2 (en) | 2006-11-07 | 2011-05-03 | Panasonic Corporation | Digital/analog converter circuit |
-
1991
- 1991-07-31 JP JP19216291A patent/JP3235121B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05100629A (ja) * | 1991-10-08 | 1993-04-23 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその表示方法 |
| US6778159B1 (en) | 1991-10-08 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and a method of driving the same |
| US7079124B2 (en) | 1991-10-08 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and driving method thereof |
| JPH06314080A (ja) * | 1993-04-14 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| JPH07168538A (ja) * | 1993-10-01 | 1995-07-04 | Sgs Thomson Microelectron Ltd | 駆動回路 |
| US6137462A (en) * | 1996-05-02 | 2000-10-24 | Lg Electronics Inc. | Liquid crystal display driving circuit |
| KR100417310B1 (ko) * | 1999-12-28 | 2004-02-05 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 구동방법, 전자기기 |
| WO2003009271A1 (fr) * | 2001-07-16 | 2003-01-30 | Sony Corporation | Circuit de conversion n/a, afficheur l'utilisant et terminal mobile muni de cet afficheur |
| JP2005157013A (ja) * | 2003-11-27 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
| US7936295B2 (en) | 2006-11-07 | 2011-05-03 | Panasonic Corporation | Digital/analog converter circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235121B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4693306B2 (ja) | マルチフォーマットサンプリングレジスタ、マルチフォーマットデジタル−アナログ変換器、マルチフォーマットデータドライバ、及びマルチフォーマットアクティブマトリクスディスプレイ | |
| JP3138866B2 (ja) | Ｔｆｔ−ｌｃｄ駆動回路 | |
| EP0600498B1 (en) | Circuit for driving liquid crystal device | |
| JP4359504B2 (ja) | フラットパネルディスプレイ用の簡略化したマルチ出力デジタルアナログ変換器 | |
| KR102089156B1 (ko) | 디스플레이 장치, 소스 구동 회로 및 그 제어 방법 | |
| JPH1173163A (ja) | 液晶表示装置の出力回路 | |
| JP3368819B2 (ja) | 液晶駆動回路 | |
| KR101169052B1 (ko) | 액정표시장치의 아날로그 샘플링 장치 | |
| US6999048B2 (en) | Integrated data driver structure used in a current-driving display device | |
| US10643567B2 (en) | Source driver and display apparatus including the same | |
| US8368671B2 (en) | Display device driving circuit with independently adjustable power supply voltage for buffers | |
| KR20190033707A (ko) | 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치 | |
| WO2006092755A2 (en) | Disital-to-analogue driving circuit for active matrix array device | |
| JP2002258813A (ja) | 液晶駆動装置 | |
| JPH0535218A (ja) | 液晶駆動回路とその駆動方法 | |
| JP2006078731A (ja) | 階調電圧生成回路及び階調電圧生成方法 | |
| JP7544624B2 (ja) | 出力回路、表示ドライバ及び表示装置 | |
| US8384641B2 (en) | Amplifier circuit and display device including same | |
| JP7564732B2 (ja) | 出力回路、表示ドライバ及び表示装置 | |
| JP3691034B2 (ja) | 信号出力装置及びこれを用いた液晶表示装置 | |
| JP4147480B2 (ja) | データ転送回路及びフラットディスプレイ装置 | |
| US11322071B2 (en) | Operational amplifier compensating for offset voltage, gamma circuit and source driver including same | |
| EP0493820B1 (en) | Driver circuit for liquid crystal display | |
| KR100755939B1 (ko) | 박막 트랜지스터 액정 디스플레이의 데이터 드라이버 | |
| JP2835254B2 (ja) | 表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080928 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090928 |
|
| LAPS | Cancellation because of no payment of annual fees |