JP3138866B2 - Tft−lcd駆動回路 - Google Patents

Tft−lcd駆動回路

Info

Publication number
JP3138866B2
JP3138866B2 JP11153563A JP15356399A JP3138866B2 JP 3138866 B2 JP3138866 B2 JP 3138866B2 JP 11153563 A JP11153563 A JP 11153563A JP 15356399 A JP15356399 A JP 15356399A JP 3138866 B2 JP3138866 B2 JP 3138866B2
Authority
JP
Japan
Prior art keywords
signal
output
polarity
unit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11153563A
Other languages
English (en)
Other versions
JP2000010075A (ja
Inventor
クァン・リョル・ゾン
Original Assignee
エルジイ・セミコン・カンパニイ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジイ・セミコン・カンパニイ・リミテッド filed Critical エルジイ・セミコン・カンパニイ・リミテッド
Publication of JP2000010075A publication Critical patent/JP2000010075A/ja
Application granted granted Critical
Publication of JP3138866B2 publication Critical patent/JP3138866B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はTFT−LCDの駆
動に関し、特にTFT−LCDのドット反転、すなわち
画素ごとに極性を反転させて表示するためのソース駆動
回路に関する。
【0002】
【従来の技術】一般に、TFTを用いた液晶表示装置
(LCD)の応用分野がモニタ、TV等の高画質が要求
される分野にまで広がるに従って、高画質が実現可能な
ドット反転方式の駆動方法が主な駆動方法として台頭し
てきた。しかしながら、ドット反転方式の場合、ソース
駆動回路から約10〜12V程度の高電圧を出力しなけ
ればならないため、出力端に高電圧素子を使用するか、
または一般的なCMOS工程で実施するためには特殊な
回路技法が要求されている。
【0003】以下、このようなドット反転用の従来のT
FT−LCD駆動回路を添付図面に基づいて説明する。
図1は従来のTFT−LCD駆動回路の構成ブロック図
であり、図2は従来の出力バッファ回路の構成図であ
る。従来のTFT−LCD駆動回路は、図1に示すよう
に、入力されるグレーレベルを示す画像信号データを入
力して一定のレベルの信号にレベル変換(VSS〜V DD
SS2〜VDD2にレベル変換する)して出力する第1レベ
ルシフト部1と、第1レベルシフト部1から出力される
信号を(+)極性のアナログ画像信号に変換して出力す
る第1デジタル/アナログ変換器2と、第1デジタル/
アナログ変換器2の出力をサンプリングしてホールドす
る第1サンプルアンドホールド部3と、入力されるグレ
ーレベルを示す画像信号データを入力して一定のレベル
の信号にレベル変換(VSS〜VDDをVSS1〜VDD1にレベ
ル変換する)して出力する第2レベルシフト部4と、第
2レベルシフト部4から出力される信号を(−)極性の
アナログ画像信号に変換して出力する第2デジタル/ア
ナログ変換器5と、第2デジタル/アナログ変換器5の
出力をサンプリングしてホールドする第2サンプルアン
ドホールド部6と、外部から入力される極性(+、−)
信号を入力として一定のレベルの信号にレベル変換(V
SS〜VDDをVSS2〜VDD2にレベル変換する)してイネー
ブル「ハイ」信号を出力する第3レベルシフト部7と、
外部から入力される極性(+、−)信号を入力として一
定のレベルの信号にレベル変換(V SS〜VDDをVSS1
DD1にレベル変換する)してイネーブル「ロー」信号
を出力する第4レベルシフト部8と、前記第3及び第4
レベルシフト部7、8のイネーブル信号に基づいて前記
第1サンプルアンドホールド部3及び第2サンプルアン
ドホールド部6の信号のうちのいずれか一つを選択して
出力する出力バッファ部9とを備える。
【0004】このように構成された従来の駆動回路の出
力バッファ部の構成を図2に示す。すなわち、第3レベ
ルシフト部7から出力されるイネーブル信号により第1
サンプルアンドホールド部3の出力をスイッチングする
第1トランジスタQ1と、第4レベルシフト部8から出
力されるイネーブル信号により第2サンプルアンドホー
ルド部6の出力をスイッチングする第2トランジスタQ
3と、第1、第2トランジスタQ1、Q3から出力され
る信号をそれぞれ所定の利得に増幅して出力する第3、
第4トランジスタQ2、Q4とから構成される。
【0005】次に、このように構成された従来のTFT
−LCDのソース駆動回路の動作について説明する。グ
レーレベルを示す4ビットのデジタル映像信号を、第1
レベルシフト部1、第1デジタル/アナログ変換器2、
及び第1サンプルアンドホールド部3を介して所定のレ
ベル(VSS2〜VDD2)に変換させて(+)極性のアナロ
グ信号を生成し、グレーレベルを示す4ビットのデジタ
ル映像信号を第2レベルシフト部4、第2デジタル/ア
ナログ変換器5、及び第2サンプルアンドホールド部6
を介して所定のレベル(VSS1〜VDD1)に変換させて
(−)極性のアナログ信号を生成する。そして、外部か
ら入力される極性(+、−)信号を、第3、第4レベル
シフト部7、8でそれぞれVSS2〜VDD2レベル、VSS1
〜VDD1レベルに変換させて出力バッファ部9のイネー
ブル信号として出力する。出力バッファ部9は、第3、
第4レベルシフト部7、8から出力される信号に基づい
て第1、第2サンプルアンドホールド部3、6から出力
される信号のうち一つを選択してTFT−LCDのデー
タラインへ印加する。
【0006】このように、従来のTFT−LCDのソー
ス駆動回路では、(+)極性映像信号を処理する回路部
と、(−)極性映像信号を処理する回路部をそれぞれ別
々に構成して、各回路部の電圧変化幅を5V以下に小さ
くして低電圧素子で各回路部を構成している。さらに、
出力端回路にシールドトランジスタ(shield transisto
r)を用いて、出力端回路を構成する各トランジスタの
ゲートとドレインとの間又はソースとドレインとの間に
高電圧がかからないようにして出力端を低電圧素子とし
て構成した。
【0007】
【発明が解決しようとする課題】上述したような従来の
TFT−LCDのソース駆動回路においては以下のよう
な問題点があった。1チャネルの映像信号を処理するに
あたって、(+)極性処理部と(−)極性処理部とが構
成されるため、回路のサイズが大きくなる。出力バッフ
ァ部で(+)極性の信号から(−)極性の信号にスイッ
チングするとき第4トランジスタQ4のソースとドレイ
ンとの間に瞬間的に高電圧が印加され、又(−)極性か
ら(+)極性の信号にスイッチングするとき第3トラン
ジスタQ2のソースとドレインとの間に瞬間的に高電圧
が印加されるため、これらのトランジスタが劣化し、信
頼性が低下する。本発明は上記した問題点を解決するた
めになされたものであり、その目的は、回路構成を単純
化し、且つ一般的なCMOS工程で実現できるTFT−
LCD駆動回路を提供することである。
【0008】
【課題を解決するための手段】上記目的を達成するため
の本発明のTFT−LCD駆動回路は、2チャネルのデ
ジタル映像信号を一時記憶して外部の極性信号に基づい
て(+)極性信号と(−)極性信号の順序を調節して出
力するミクシング部と、クロック信号の一周期長さのパ
ルスを順次に出力させるシフトレジスタと、前記シフト
レジスタから出力される信号に基づいて前記ミキシング
部から出力されるデジタル映像信号をラッチさせ、それ
ぞれ(+)極性信号処理部及び(−)極性信号処理部で
信号処理して出力するラッチ部と、各チャネル毎に前記
ラッチ部から出力される信号のレベルを所定のレベルに
変換して出力するレベルシフト部と、外部から入力され
る複数の基準電圧を、(+、−)極性信号に基づいて基
準電圧値の高い順序または低い順序に出力するパワース
イッチ部と、前記パワースイッチ部から出力される基準
電圧により、各チャネル毎にレベルシフタ部から出力さ
れるデジタル信号をアナログ信号に変換して出力するデ
ジタル/アナログ変換器と、(−)極性信号を処理する
キャパシタと(+)極性を処理するキャパシタとを備
え、(+)極性の処理時にデジタル/アナログ変換器1
6の出力値に一定値(Vx)を加える記憶部と、特定周
期毎に、記憶部の(+)極性を処理するキャパシタの両
端の電位差が一定値(Vx)を維持するように(+)極
性のキャパシタをリフレッシュさせるリフレッシュロジ
ック部と、記憶部から出力される値をそれぞれ増幅して
出力するバッファ部と、バッファ部の複数のバッファの
うち2個を一対として、その一対の一つの信号を選択し
て出力するスイッチング部と、を備えることを特徴とす
る。
【0009】
【発明の実施の形態】以下、本発明のTFT−LCD駆
動回路を添付図面に基づいてより詳細に説明する。図3
は本発明実施形態のTFT−LCD駆動回路の構成図、
図4は本実施形態のミキシング部の詳細回路部、図5は
本実施形態のパワースイッチ部の詳細回路図、図6は本
実施形態のパワースイッチ部の出力波形図、図7は本実
施形態のリフレッシュロジック部の概念図、図8は本実
施形態のスイッチング部の詳細回路図、図9は本実施形
態による図6のパワースイッチ部の出力値を示す表、図
10は本実施形態のデジタル/アナログ変換器の出力及
び記憶部の出力の説明図である。本発明のTFT−LC
D駆動回路は、図3に示すように、入力される2チャネ
ルのデジタル映像信号を一時記憶して外部の極性信号に
基づいて(+)極性信号と(−)極性信号の順序を調節
して出力するミキシング部11と、クロック信号の一周
期長さのパルスを順次出力させるシフトレジスタ部12
と、シフトレジスタ部12から出力される信号に基づい
てミキシング部11から出力されるデジタル映像信号を
ラッチして(+)極性信号処理部及び(−)極性信号処
理部でそれぞれ信号処理して出力するラッチ部13と、
TFT−LCDのチャネルに相応する個数のレベルシフ
トから構成され、各チャネル毎にラッチ部13から出力
される信号を所定のレベルに変換(VSS〜VDDをVSS1
〜VDD1のレベルに変換する)して出力するレベルシフ
ト部14と、外部から入力される複数の基準電圧を
(+、−)極性信号に基づいて基準電圧値の高い順序ま
たは低い順序で出力するパワースイッチング部15と、
TFT−LCDのチャネルに相応する個数のD/A変換
器から構成され、パワースイッチ部15から出力される
基準電圧により各チャネル毎にレベルシフト部14から
出力されるデジタル信号をアナログ信号に変換して出力
するデジタル/アナログ変換器16と、TFT−LCD
のチャネルに相応する個数のキャパシタ(C1、C2、
・・・)から構成され、(−)極性信号を処理するキャ
パシタと(+)極性を処理するキャパシタとに分けら
れ、(+)極性の処理時にデジタル/アナログ変換器1
6の出力値に一定値(Vx)を加える記憶部18と、特
定周期毎に、(+)極性を処理するキャパシタの両端の
電位差が一定値(Vx)を維持するように(+)極性の
キャパシタをリフレッシュさせるリフレッシュロジック
部17と、TFT−LCDのチャネルに相応する個数の
バッファから構成され、記憶部18から出力される値を
増幅して出力するバッファ部19と、TFT−LCDの
チャネルに相応する個数のスイッチング素子から構成さ
れ、バッファ部19の複数のバッファ中の隣り合うバッ
ファの出力のうち一つを選択して出力するスイッチング
部20とを備える。
【0010】ここで、レベルシフト部14、デジタル/
アナログ変換器16、記憶部18、バッファ部19のそ
れぞれの素子中の奇数番目は(−)極性信号を処理する
部分で、偶数番目は(+)極性信号を処理する部分であ
る。
【0011】次に、このような本実施形態のTFT−L
CD駆動回路の各部を更に詳細に説明する。まず、ミキ
シング部11は、図4に示すように、6ビットのデータ
をクロック信号(CLK,CLKB)によってラッチし
て出力する第1ラッチ素子21と、第1ラッチ素子21
の出力信号を第1ラッチ素子21と同じクロック信号に
よってラッチして出力する第2ラッチ素子22と、第1
ラッチ素子21の出力信号を第1ラッチ素子21の2分
周されたクロック信号(CLK2X,CLK2XB)に
よってラッチして出力する第3ラッチ素子23と、第2
ラッチ素子22の出力信号を第3ラッチ素子23と同じ
クロック信号(CLK2X,CLK2XB)によってラ
ッチして出力する第4ラッチ素子24と、極性信号(P
OL)をCON端に入力し、反転された極性信号(PO
L)をCONB端に入力し、第3、第4ラッチ素子2
3、24の出力信号のいずれかの信号を選択してラッチ
部13に出力するマルチプレクサ25と、極性信号(P
OL)を反転してマルチプレクサ25のCONB端に入
力するインバータ26とから構成される。この回路の入
出力タイミングを図11に示す。図中O、Eはそれぞれ
図3のO、Eに相当する。すなわち2チャネル分の信号
である。
【0012】パワースイッチ部15は、図5に示すよう
に、外部から入力される基準電圧(Vref 5)を外部の
制御信号(CON1)によりスイッチングする第1スイ
ッチS1と、外部から入力される基準電圧(Vref 0)
を外部の制御信号(CON1B)によりスイッチングす
る第2スイッチS2と、外部から入力される基準電圧
(Vref 4)を外部の制御信号(CON1)によりスイ
ッチングする第3スイッチS3と、外部から入力される
基準電圧(Vref 1)を外部の制御信号(CON1B)
によりスイッチングする第4スイッチS4と、外部から
入力される基準電圧(Vref 3)を外部の制御信号(C
ON1)によりスイッチングする第5スイッチS5と、
外部から入力される基準電圧(Vref 2)を外部の制御
信号(CON1B)によりスイッチングする第6スイッ
チS6と、外部から入力される基準電圧(Vref 2)を
外部の制御信号(CON1)によりスイッチングする第
7スイッチS7と、外部から入力される基準電圧(Vre
f 3)を外部の制御信号(CON1B)によりスイッチ
ングする第8スイッチS8と、外部から入力される基準
電圧(Vref 1)を外部の制御信号(CON1)により
スイッチングする第9スイッチS9と、外部から入力さ
れる基準電圧(Vref 4)を外部の制御信号(CON1
B)によりスイッチングする第10スイッチS10と、
外部から入力される基準電圧(Vref 0)を外部の制御
信号(CON1)によりスイッチングする第11スイッ
チS11と、外部から入力される基準電圧(Vref 5)
を外部の制御信号(CON1B)によりスイッチングす
る第12スイッチS12と、第1、第2スイッチS1、
S2から出力される信号を外部の制御信号(CON2)
によりスイッチングする第13スイッチS13と、第
3、第4スイッチS3、S4から出力される信号を外部
の制御信号(CON2)によりスイッチングする第14
スイッチS14と、第5、第6スイッチS5、S6から
出力される信号を外部の制御信号(CON2)によりス
イッチングする第15スイッチS15と、第7、第8ス
イッチS7、S8から出力される信号を外部の制御信号
(CON2)によりスイッチングする第16スイッチS
16と、第9、第10スイッチS9、S10から出力さ
れる信号を外部の制御信号(CON2)によりスイッチ
ングする第17スイッチS17と、第11、第12スイ
ッチS11、S12から出力される信号を外部の制御信
号(CON2)によりスイッチングする第18スイッチ
S18と、第13、第14、第15、第16、第17、
第18スイッチS13、S14、S15、S16、S1
7、S18の出力を出力端とする第1、第2、第3、第
4、第5、第6出力端V05、V04、V03、V0
2、V01、V00の間にそれぞれ接続され、外部の制
御信号(CON2B)によりそれぞれの隣接する出力端
を等電位にスイッチングする第19、第20、第21、
第22、第23スイッチS19、S20、S21、S2
2、S23とから構成される。
【0013】記憶部18においては、奇数番目のキャパ
シタC1は一方のノードは接地されており、他方のノー
ドはDACの出力及びバッファ部19の入力端に連結さ
れている。そして、偶数番目の(+)極性信号処理部分
のキャパシタC2はDACの出力端とバッファ部19の
入力端との間に連結されている。
【0014】バッファ部19は、記憶部18から出力さ
れる信号を増幅する役割を果たす。(−)極性信号処理
部には(−)極性を増幅するN−BUFがあり、(+)
極性信号処理部には(+)極性を増幅するP−BUFが
配置されており、各々の動作電圧はVSS1〜VDD1とV
SS2〜VDD2である。このVSS1〜VDD1とVSS2〜VDD2
それぞれ(−)信号と(+)信号範囲を含んでおり、5
Vの範囲以内である。
【0015】スイッチング部20の構成は、図8に示す
ように、外部のローのコントロール信号(CONL、C
ONLB)によりロー信号をスイッチングする第1伝送
ゲート31と、外部のコントロール信号(CONL,C
ONLB)により共通電圧(VCOM)をスイッチング
する第2伝送ゲート32と、外部のハイのコントロール
信号(CONH,CONHB)によりハイ信号をスイッ
チングする第3伝送ゲート33と、外部のハイのコント
ロール信号(CONH,CONHB)により共通電圧
(VCOM)をスイッチングする第4伝送ゲート34
と、共通電圧(VCOM)信号により第1、第2伝送ゲ
ート31、32の出力信号をスイッチングして出力する
NMOSトランジスタ35と、共通電圧(VCOM)信
号により第3、第4伝送ゲート33、34の出力信号を
スイッチングして出力するPMOSトランジスタ36と
から構成される。このスイッチング部20は、要するに
バッファ部19の2個のバッファを一対としてその一対
のいずれかを選択して出力するものである。
【0016】このように構成された本実施形態のTFT
−LCD駆動回路の動作について以下に説明する。ミキ
シング部11は、コントローラ(図示せず)から入力さ
れる2チャネル分のデジタル映像信号を記憶したのち、
図11に示すように、極性(POL)信号に基づいて
(+)極性信号はラッチ部13の(+)極性信号処理部
に入力され、(−)極性信号はラッチ部13の(−)極
性信号処理部に入力されるように、ラッチ部13に入力
される順序を調節する。すなわち、1チャネルの映像信
号は第1、第3ラッチ素子21、23を介し、別のチャ
ネルの映像信号は第2、第4ラッチ素子22、24を介
して、極性信号(POL)に基づいてマルチプレクサ2
5によりラッチ部13の(+)極性信号処理部または
(−)極性信号処理部に入力される。そして、シフトレ
ジスタ部12は、クロック信号(CLK)の一周期長さ
のパルスを順次出力させ、次段のラッチ中の一つをイネ
ーブルさせることにより、ミキシング部11の出力をラ
ッチ部13に順次入力させる。
【0017】ラッチ部13は、シフトレジスタ部12か
ら出力されるイネーブル信号により、ミキシング部11
から入力される映像信号を1チャネルずつ(+)極性信
号処理部と(−)極性信号処理部で順次処理してそれぞ
れのチャネルでレベルシフト部14へ出力する。その
際、(+)極性信号処理部で処理された信号は偶数番目
のレベルシフトへ出力し、(−)極性信号処理部で処理
された信号は奇数番目のレベルシフトへ出力する。レベ
ルシフト部14は、ラッチ部13から出力されるデジタ
ル映像信号のレベルを各チャネル毎にVSS〜VDDからV
SS1〜VDD1のレベルに変換して出力する。
【0018】パワースイッチ部15は、図6に示される
ような制御信号のタイミングにより、図9のように出力
端からの基準電圧値の大きさの順序が逆順になるように
出力する。つまり、CON1、CON2が「ハイ」の区
間ではVref 5からVref 0の順に出力され、CON2
が「ロー」、CON2Bが「ハイ」の区間ではすべて短
絡され、CON1B、CON2が「ハイ」の区間ではV
ref 0からVref 5の順に出力され、CON2Bが「ハ
イ」の区間では再度すべての信号が短絡されるようにす
る。すなわち、デジタル/アナログ変換器16へ供給す
る基準電圧を(+)極性チャネルと(−)極性チャネル
とで逆順になるように供給する。デジタル/アナログ変
換器16は、パワースイッチ部15から入力される基準
電圧値を用いて、レベルシフト部14から出力されるデ
ジタル信号をアナログ信号に変換して出力する。すなわ
ち、図10に示すように、入力される基準電圧に基づい
て大きさは同じで且つ位相は反対である信号を出力す
る。
【0019】記憶部18においては、奇数番目のキャパ
シタC1は、一方のノードは接地されており、他方のノ
ードはDACの出力とバッファ部19の入力端に連結さ
れている。これにより、DACの出力をそのままバッフ
ァ部19の入力端へ伝達し、DACの出力端がハイイン
ピダンス状態のときには以前の出力電圧を維持する。偶
数番目の(+)極性信号処理部分のキャパシタC2はD
ACの出力端とバッファ部19の入力端との間に連結さ
れており、リフレッシュロジック部17により常に両端
の電位差が一定値(Vx)に維持される。このVxはD
ACの出力に加えられて(+)極性の映像信号を作るた
めの補償電圧である。よって、キャパシタC2は、DA
Cの出力にVxの電圧を加えてバッファ部19へ伝達す
る電圧加算器の役割を果たし、キャパシタC1と同様に
DACの出力端がハイインピダンス状態のときには以前
の出力値を維持する。すなわち、図10に示すように、
(+)極性の場合にはVxだけ加えられる。
【0020】バッファ部19は、記憶部18から出力さ
れる信号をそれぞれ(−)極性増幅及び(+)極性増幅
を行う。最後に、スイッチング部20は、(+)極性信
号と(−)極性信号とをラインに応じて変える。つま
り、ドット反転方式は、奇数番目のラインでは+、−、
+、−の順に、偶数番目のラインでは−、+、−、+の
順に表示されるため、ラインに応じてバッファ部19の
バッファを2個一対とし、それらを切り換えてそれぞれ
のチャネルに出力している。
【0021】全体的に要約説明すれば、ミキシング部は
2チャネル信号を入力して、1チャネルの信号は(+)
極性信号処理部に与え、別の1チャネルの信号は(−)
極性信号処理部に与えて、それぞれ該当極性で処理す
る。そして、パワースイッチ部15及びデジタル/アナ
ログ変換器16では該当極性のアナログ信号を出力さ
せ、記憶部18及びリフレッシュロジック部17ではド
ット反転方式の駆動原理に基づいて(+)極性と(−)
極性を生成し、スイッチング部20ではラインに応じて
チャネルの極性順序を変える。
【0022】
【発明の効果】以上説明したように、本発明のTFT−
LCD駆動回路においては以下のような効果がある。5
V以下で駆動できるため、一般的なCMOS工程でドッ
ト反転用の駆動回路を実現することができる。1チャネ
ルの信号を処理するにあたって、従来では2つの信号処
理部及びデジタル/アナログ変換素子を必要としたが、
本発明では一つのデジタル/アナログ変換素子のみで実
現できる。このため、チップ面積を大幅に減少させるこ
とができる。出力端がスイッチングする前に一定の期間
にわたってすべてのデータラインを共通電圧(VCO
M)端子に連結して、電荷分配(charge sharing)効果
を得ることができるため、消費電力を減少させることが
できる。
【図面の簡単な説明】
【図1】 従来のTFT−LCD駆動回路の構成ブロッ
ク図。
【図2】 従来の出力バッファ回路の構成図。
【図3】 本発明実施形態のTFT−LCD駆動回路の
構成図。
【図4】 図3の実施形態のミキシング部の詳細回路
図。
【図5】 図3の実施形態のパワースイッチ部の詳細回
路図。
【図6】 図3の実施形態のパワースイッチ部のコント
ロール信号出力波形図。
【図7】 図3の実施形態のリフレッシュロジックの概
念図。
【図8】 図3の実施形態のスイッチング部の詳細回路
図。
【図9】 図3の実施形態の図6のパワースイッチ部の
出力値を示す図。
【図10】 図3の実施形態のデジタル/アナログ変換
器の出力及び記憶部の出力の説明図。
【図11】 図4のミキシング部の動作タイミングを示
す図。
【符号の説明】
11 ミキシング部 12 シフトレジスタ部 13 ラッチ部 14 レベルシフト部 15 パワースイッチ部 16 デジタル/アナログ変換器 17 リフレッシュロジック部 18 記憶部 19 バッファ部 20 スイッチング部 21、22、23、24 ラッチ素子 25 マルチプレクサ 26 インバータ 31、32、33、34 伝送ゲート 35、36 トランジスタ S1〜S23 スイッチ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 G09G 3/36

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 2チャネルのデジタル映像信号を一時記
    憶して外部の極性信号に基づいて(+)極性信号と
    (−)極性信号の順序を調節して出力するミクシング部
    と、 クロック信号の一周期長さのパルスを順次に出力させる
    シフトレジスタと、 前記シフトレジスタから出力される信号に基づいて前記
    ミキシング部から出力されるデジタル映像信号をラッチ
    させ、ミキシング部からの(+)極性信号を(+)極性
    信号処理部で及び(−)極性信号を(−)極性信号処理
    部でそれぞれ信号処理して出力するラッチ部と、 各チャネル毎に前記ラッチ部から出力された信号のレベ
    ルを所定のレベルに変換して出力するレベルシフト部
    と、 外部から入力される複数の基準電圧を、(+)、(−)
    極性信号に基づいて基準電圧値の高い順序または低い順
    序に出力するパワースイッチ部と、 前記パワースイッチ部から出力される基準電圧により、
    各チャネル毎にレベルシフタ部から出力されるデジタル
    信号をアナログ信号に変換して出力するデジタル/アナ
    ログ変換器と、 (−)極性信号を処理するキャパシタと(+)極性を処
    理するキャパシタとを備え、(+)極性の処理時にデジ
    タル/アナログ変換器16の出力値に一定値(Vx)を
    加える記憶部と、 特定周期毎に、記憶部の(+)極性を処理するキャパシ
    タの両端の電位差が一定値(Vx)を維持するように
    (+)極性のキャパシタをリフレッシュさせるリフレッ
    シュロジック部と、 記憶部から各チャネルごとに出力される値をそれぞれの
    バッファで増幅して出力するバッファ部と、 バッファ部の複数のバッファのうち2個を一対として、
    その一対の一つの信号を選択して出力するスイッチング
    部と、を備えることを特徴とするTFT−LCD駆動回
    路。
  2. 【請求項2】 前記レベルシフト部、デジタル/アナロ
    グ変換器、記憶部、バッファ部は、それぞれチャネルに
    相応する個数の素子から構成され、各部の奇数番目は
    (−)極性信号を処理する部分であり、偶数番目は
    (+)極性信号を処理する部分であることを特徴とする
    請求項1に記載のTFT−LCD駆動回路。
  3. 【請求項3】 前記ミキシング部は、 6ビットのデータをクロック信号(CLK、CLKB)
    によりラッチして出力する第1ラッチ素子と、 前記第1ラッチ素子の出力信号を第1ラッチ素子と同じ
    クロック信号によりラッチして出力する第2ラッチ素子
    と、 前記第1ラッチ素子の出力信号を第1ラッチ素子のクロ
    ックの2分周に相当するクロック信号(CLK2X,C
    LKB2X)によりラッチして出力する第3ラッチ素子
    と、 前記第2ラッチ素子の出力信号を第3ラッチ素子と同じ
    クロック信号(CLK2X、CLKB2X)によりラッ
    チして出力する第4ラッチ素子と、 外部の極性信号(POL)に基づいて前記第3、第4ラ
    ッチ素子の出力信号のいずれか一方を選択して前記ラッ
    チ部に出力するマルチプレクサとから構成されることを
    特徴とする請求項1に記載のTFT−LCD駆動回路。
  4. 【請求項4】 前記パワースイッチ部は、 外部から入力される基準電圧(Vref 5)を外部の制御
    信号(CON1)によりスイッチングする第1スイッチ
    と、 外部から入力される基準電圧(Vref 0)を外部の制御
    信号(CON1B)によりスイッチングする第2スイッ
    チと、 外部から入力される基準電圧(Vref 4)を外部の制御
    信号(CON1)によりスイッチングする第3スイッチ
    と、 外部から入力される基準電圧(Vref 1)を外部の制御
    信号(CON1B)によりスイッチングする第4スイッ
    チと、 外部から入力される基準電圧(Vref 3)を外部の制御
    信号(CON1)によりスイッチングする第5スイッチ
    と、 外部から入力される基準電圧(Vref 2)を外部の制御
    信号(CON1B)によりスイッチングする第6スイッ
    チと、 外部から入力される基準電圧(Vref 2)を外部の制御
    信号(CON1)によりスイッチングする第7スイッチ
    と、 外部から入力される基準電圧(Vref 3)を外部の制御
    信号(CON1B)によりスイッチングする第8スイッ
    チと、 外部から入力される基準電圧(Vref 1)を外部の制御
    信号(CON1)によりスイッチングする第9スイッチ
    と、 外部から入力される基準電圧(Vref 4)を外部の制御
    信号(CON1B)によりスイッチングする第10スイ
    ッチと、 外部から入力される基準電圧(Vref 0)を外部の制御
    信号(CON1)によりスイッチングする第11スイッ
    チと、 外部から入力される基準電圧(Vref 5)を外部の制御
    信号(CON1B)によりスイッチングする第12スイ
    ッチと、 前記第1、第2スイッチS1、S2から出力される信号
    を外部の制御信号(CON2)によりスイッチングする
    第13スイッチと、 前記第3、第4スイッチから出力される信号を外部の制
    御信号(CON2)によりスイッチングする第14スイ
    ッチと、 前記第5、第6スイッチから出力される信号を外部の制
    御信号(CON2)によりスイッチングする第15スイ
    ッチと、 前記第7、第8スイッチから出力される信号を外部の制
    御信号(CON2)によりスイッチングする第16スイ
    ッチと、 前記第9、第10スイッチから出力される信号を外部の
    制御信号(CON2)によりスイッチングする第17ス
    イッチと、 前記第11、第12スイッチから出力される信号を外部
    の制御信号(CON2)によりスイッチングする第18
    スイッチと、 前記第13、第14、第15、第16、第17、第18
    スイッチの出力を出力端とする第1、第2、第3、第
    4、第5、第6出力端の間にそれぞれ設けられ、外部の
    制御信号(CON2B)により前記各出力端の等電位に
    スイッチングする第19、第20、第21、第22、第
    23スイッチと、から構成されることを特徴とする請求
    項1に記載のTFT−LCD駆動回路。
  5. 【請求項5】 前記記憶部はチャネル数に相応する個数
    のキャパシタから構成され、 奇数番目のキャパシタC1は、一方のノードは接地され
    ており、他方のノードは前記デジタル/アナログ変換器
    の出力と前記バッファの入力端に連結されており、 偶数番目の(+)極性信号処理部分のキャパシタC2
    は、前記デジタル/アナログ変換器の出力端と前記バッ
    ファの入力端との間に連結されていることを特徴とする
    請求項1に記載のTFT−LCD駆動回路。
  6. 【請求項6】 前記バッファ部はチャネル数に相応する
    複数のバッファから構成され、(−)極性信号処理部に
    は(−)極性を増幅するバッファ(N−BUF)があ
    り、(+)極性信号処理部には(+)極性を増幅するバ
    ッファ(P−BUF)が配置されていることを特徴とす
    る請求項1に記載のTFT−LCD駆動回路。
  7. 【請求項7】 前記スイッチング部は、 外部のローのコントロール信号(CONL,CONL
    B)によりロー信号をスイッチングする第1伝送ゲート
    と、 外部のコントロール信号(CONL,CONLB)によ
    り共通電圧(VCOM)をスイッチングする第2伝送ゲ
    ートと、 外部のハイのコントロール信号(CONH,CONH
    B)によりハイ信号をスイッチングする第3伝送ゲート
    と、 外部のハイのコントロール信号(CONH,CONH
    B)によりハイ信号をスイッチングする第4伝送ゲート
    と、 前記共通電圧(VCOM)信号により前記第1、第2伝
    送ゲートの出力信号をスイッチングして出力するNMO
    Sトランジスタと、 前記共通電圧(VCOM)信号により前記第3、第4伝
    送ゲートの出力信号をスイッチングして出力するPMO
    Sトランジスタとから構成されることを特徴とする請求
    項1に記載のTFT−LCD駆動回路。
JP11153563A 1998-06-03 1999-06-01 Tft−lcd駆動回路 Expired - Fee Related JP3138866B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20637/1998 1998-06-03
KR1019980020637A KR100268904B1 (ko) 1998-06-03 1998-06-03 Tft-lcd 구동 회로

Publications (2)

Publication Number Publication Date
JP2000010075A JP2000010075A (ja) 2000-01-14
JP3138866B2 true JP3138866B2 (ja) 2001-02-26

Family

ID=19538309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11153563A Expired - Fee Related JP3138866B2 (ja) 1998-06-03 1999-06-01 Tft−lcd駆動回路

Country Status (3)

Country Link
US (1) US6373459B1 (ja)
JP (1) JP3138866B2 (ja)
KR (1) KR100268904B1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670938B1 (en) * 1999-02-16 2003-12-30 Canon Kabushiki Kaisha Electronic circuit and liquid crystal display apparatus including same
JP4806481B2 (ja) * 1999-08-19 2011-11-02 富士通セミコンダクター株式会社 Lcdパネル駆動回路
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
JP4031897B2 (ja) * 2000-02-29 2008-01-09 株式会社日立製作所 液晶表示装置
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP3638121B2 (ja) 2000-10-19 2005-04-13 シャープ株式会社 データ信号線駆動回路およびそれを備える画像表示装置
KR100760935B1 (ko) * 2001-02-19 2007-09-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
GB0105147D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active matrix display device
TW591268B (en) * 2001-03-27 2004-06-11 Sanyo Electric Co Active matrix type display device
US20020175890A1 (en) * 2001-05-23 2002-11-28 Matsushita Electric Industrial Co., Ltd Liquid crystal driver device and liquid crystal driver unit
JP4803902B2 (ja) * 2001-05-25 2011-10-26 株式会社 日立ディスプレイズ 表示装置
JP2002351430A (ja) 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP2003022054A (ja) * 2001-07-06 2003-01-24 Sharp Corp 画像表示装置
KR100396427B1 (ko) * 2001-08-20 2003-09-02 (주)픽셀칩스 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버
JP3795361B2 (ja) * 2001-09-14 2006-07-12 シャープ株式会社 表示駆動装置およびそれを用いる液晶表示装置
US7015889B2 (en) * 2001-09-26 2006-03-21 Leadis Technology, Inc. Method and apparatus for reducing output variation by sharing analog circuit characteristics
GB0130177D0 (en) * 2001-12-18 2002-02-06 Koninkl Philips Electronics Nv Liquid crystal display and driver
TWI284876B (en) * 2002-08-19 2007-08-01 Toppoly Optoelectronics Corp Device and method for driving liquid crystal display
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
JP2005030550A (ja) * 2003-06-19 2005-02-03 Nifco Inc 回転ダンパー
KR100608106B1 (ko) * 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
KR100585126B1 (ko) 2004-02-09 2006-06-01 삼성전자주식회사 보상 앰프를 가지는 액정 표시 장치의 소스 드라이버 및이를 포함하는 액정 표시 장치
JP4847702B2 (ja) * 2004-03-16 2011-12-28 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
KR101061631B1 (ko) 2004-03-30 2011-09-01 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
TWI273532B (en) * 2004-05-21 2007-02-11 Au Optronics Corp Data driving circuit and active matrix organic light emitting diode display
US8194006B2 (en) 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
GB2428509A (en) * 2005-07-15 2007-01-31 Global Silicon Ltd Driver circuit for a display element
KR101160835B1 (ko) 2005-07-20 2012-06-28 삼성전자주식회사 표시 장치의 구동 장치
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
GB0614259D0 (en) * 2006-07-18 2006-08-30 Global Silicon Ltd A debouncing circuit
KR100849214B1 (ko) * 2007-01-16 2008-07-31 삼성전자주식회사 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치
KR100819427B1 (ko) * 2007-06-05 2008-04-04 한국과학기술원 디스플레이 구동 장치
KR100938897B1 (ko) 2008-02-11 2010-01-27 삼성모바일디스플레이주식회사 액정표시장치 및 그 구동방법
TWI395187B (zh) 2008-06-26 2013-05-01 Novatek Microelectronics Corp 資料驅動器
TWI474305B (zh) * 2008-07-31 2015-02-21 Sitronix Technology Corp The polarity switching structure of point conversion system
US7663422B1 (en) * 2008-09-02 2010-02-16 Himax Technologies Limted Source driving circuit for preventing gamma coupling
KR100980347B1 (ko) * 2008-09-05 2010-09-06 주식회사 실리콘웍스 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
TWI522982B (zh) 2010-12-31 2016-02-21 友達光電股份有限公司 源極驅動器
KR101920885B1 (ko) 2011-09-29 2018-11-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI469127B (zh) * 2012-12-12 2015-01-11 Raydium Semiconductor Corp 電荷分享裝置及電荷分享方法
US9330618B2 (en) 2013-04-12 2016-05-03 Lg Display Co., Ltd. Driving circuit for display device and method of driving the same
US9748957B2 (en) * 2014-03-31 2017-08-29 Stmicroelectronics International N.V. Voltage level shifter circuit, system, and method for wide supply voltage applications
KR102656686B1 (ko) * 2016-11-21 2024-04-11 엘지디스플레이 주식회사 평판 패널 표시 장치의 데이터 구동 회로
KR20220017334A (ko) 2020-08-04 2022-02-11 김승태 빅데이터 기반 인테리어 자동 견적 시스템
KR102378240B1 (ko) 2021-09-23 2022-03-23 윤종열 거래 보증 및 전산화를 기반으로 한 시공업체 통합 중개 시스템
KR20230171227A (ko) 2022-06-13 2023-12-20 주식회사 에이치오토 네트워크를 이용한 인테리어 상품 실시간 견적방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09502045A (ja) * 1992-06-30 1997-02-25 ウェスチングハウス・ノーデン・システムズ、インコーポレイテッド 個別にステップ補正を行うグレイスケール階段状ランプ発生器
US5510748A (en) 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US5625373A (en) * 1994-07-14 1997-04-29 Honeywell Inc. Flat panel convergence circuit
US5604510A (en) * 1995-01-10 1997-02-18 Palomar Technologies Corporation Liquid crystal display drive with voltage translation
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
KR100204909B1 (ko) * 1997-02-28 1999-06-15 구본준 엘씨디 소스 드라이버
JPH10293564A (ja) * 1997-04-21 1998-11-04 Toshiba Corp 表示装置

Also Published As

Publication number Publication date
US6373459B1 (en) 2002-04-16
KR20000000788A (ko) 2000-01-15
JP2000010075A (ja) 2000-01-14
KR100268904B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
JP3138866B2 (ja) Tft−lcd駆動回路
US6335721B1 (en) LCD source driver
US6008801A (en) TFT LCD source driver
US7656378B2 (en) Drive circuit for display apparatus and display apparatus
US7463234B2 (en) Liquid crystal display and data latch circuit
KR100475975B1 (ko) 액정 표시 장치의 구동 장치 및 구동 방법
KR960016729B1 (ko) 액정 장치 구동 회로
US7190342B2 (en) Shift register and display apparatus using same
KR101096693B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR101169052B1 (ko) 액정표시장치의 아날로그 샘플링 장치
US20050206629A1 (en) [source driver and liquid crystal display using the same]
KR100248133B1 (ko) 다계조 액정 디스플레이에 화상을 표시하기 위한 화상신호를 제어하는 화상신호 제어회로 및 그 제어방법
JP2022101795A (ja) 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置
JPH05204339A (ja) 液晶駆動装置
US5367314A (en) Drive circuit for a display apparatus
JP5047699B2 (ja) 増幅回路、デジタルアナログ変換回路及び表示装置
US20040164941A1 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR20000023433A (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
US6717468B1 (en) Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
US5191333A (en) Two stage digital to analog connecting circuit
JPS63304229A (ja) 液晶パネルの駆動回路
JP2001337657A (ja) 液晶表示装置
JPH10177368A (ja) サンプリングホールド回路
JPH0535218A (ja) 液晶駆動回路とその駆動方法
JP3268075B2 (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3138866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees